JPS63222447A - 半導体基板 - Google Patents
半導体基板Info
- Publication number
- JPS63222447A JPS63222447A JP5606387A JP5606387A JPS63222447A JP S63222447 A JPS63222447 A JP S63222447A JP 5606387 A JP5606387 A JP 5606387A JP 5606387 A JP5606387 A JP 5606387A JP S63222447 A JPS63222447 A JP S63222447A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- thin film
- semiconductor
- crystal silicon
- single crystal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 86
- 239000004065 semiconductor Substances 0.000 title claims abstract description 35
- 239000010409 thin film Substances 0.000 claims abstract description 38
- 239000011810 insulating material Substances 0.000 claims description 6
- 229910021421 monocrystalline silicon Inorganic materials 0.000 abstract description 35
- 239000010408 film Substances 0.000 abstract description 21
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 18
- 239000010453 quartz Substances 0.000 abstract description 10
- 229910052814 silicon oxide Inorganic materials 0.000 abstract description 7
- 239000000463 material Substances 0.000 abstract description 3
- 229920002120 photoresistant polymer Polymers 0.000 abstract description 3
- 238000000137 annealing Methods 0.000 abstract description 2
- 229910052710 silicon Inorganic materials 0.000 description 16
- 239000010703 silicon Substances 0.000 description 16
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 15
- 239000000853 adhesive Substances 0.000 description 8
- 230000001070 adhesive effect Effects 0.000 description 8
- 238000000034 method Methods 0.000 description 7
- 239000013078 crystal Substances 0.000 description 6
- 238000005516 engineering process Methods 0.000 description 5
- 238000005530 etching Methods 0.000 description 5
- 238000004519 manufacturing process Methods 0.000 description 3
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000002513 implantation Methods 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 125000004430 oxygen atom Chemical group O* 0.000 description 2
- 239000007864 aqueous solution Substances 0.000 description 1
- 125000004429 atom Chemical group 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- KPUWHANPEXNPJT-UHFFFAOYSA-N disiloxane Chemical class [SiH3]O[SiH3] KPUWHANPEXNPJT-UHFFFAOYSA-N 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- -1 oxygen ions Chemical class 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 239000000376 reactant Substances 0.000 description 1
- 150000003376 silicon Chemical class 0.000 description 1
- 239000002699 waste material Substances 0.000 description 1
Landscapes
- Local Oxidation Of Silicon (AREA)
- Recrystallisation Techniques (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は絶縁性材上に単結晶半導体薄膜を形成して成る
半導体基板に関する。
半導体基板に関する。
本発明は、選択的に開口を有する半導体薄膜を絶縁性材
上に貼着することによって所謂ＳＯＩ基板を容易に構成
できるようにしたものである。
上に貼着することによって所謂ＳＯＩ基板を容易に構成
できるようにしたものである。
絶縁基板上に単結晶シリコン薄膜を形成する所謂Ｓ Ｏ
Ｉ （Ｓｉｌｉｃｏｎ Ｏｎ Ｉｎ５ｕｌａｔｏｒ）
技術の開発が進められている。数多いＳｏｌ技術の内の
一つとして貼り合せ法によるＳｏｌ技術がある。この方
法は、表面に熱酸化による５ｉ（ｈ膜を形成した単結晶
シリコン基板上に接着材又は熱酸化によってもう１枚の
単結晶シリコン基板を貼り合せ、上部のシリコン基板を
ラッピング等によって数μ以下に薄くしていわゆるＳｏ
ｌ基板を得るというものである。
Ｉ （Ｓｉｌｉｃｏｎ Ｏｎ Ｉｎ５ｕｌａｔｏｒ）
技術の開発が進められている。数多いＳｏｌ技術の内の
一つとして貼り合せ法によるＳｏｌ技術がある。この方
法は、表面に熱酸化による５ｉ（ｈ膜を形成した単結晶
シリコン基板上に接着材又は熱酸化によってもう１枚の
単結晶シリコン基板を貼り合せ、上部のシリコン基板を
ラッピング等によって数μ以下に薄くしていわゆるＳｏ
ｌ基板を得るというものである。
上述の貼り合せ法によるＳｏｌ技術の場合、貼り合せる
基板自体はシリコン基板でなくても良いが、上部は通常
のシリコン基板で鏡面研磨された〜５００μ厚程度の６
のを使用する必要がある。しかし、シリコン基板の浪費
とラッピングの難しさ、或は費用等に問題があった。
基板自体はシリコン基板でなくても良いが、上部は通常
のシリコン基板で鏡面研磨された〜５００μ厚程度の６
のを使用する必要がある。しかし、シリコン基板の浪費
とラッピングの難しさ、或は費用等に問題があった。
本発明は、上述の点に鑑み、低価格で作成でき、併せて
三次元デバイスへの応用を可使にし、また安定なデバイ
ス特性が得られるＳｏｌ基板即ち半導体基板を提供する
ものである。
三次元デバイスへの応用を可使にし、また安定なデバイ
ス特性が得られるＳｏｌ基板即ち半導体基板を提供する
ものである。
本発明は、選択的に開口（２５）を有する半導体＄１１
（２３）を絶縁性材（２６）上に貼着して半導体基板
（２９）を構成する。
（２３）を絶縁性材（２６）上に貼着して半導体基板
（２９）を構成する。
半導体薄膜（２３）は次のようにして形成する。
単結晶半導体基板（２１）にイオン打込み法により所要
の原子を打込み、基板表面近傍の内部に単結晶半導体と
エツチング特性の異なる膜（２２）を形成し、次に表面
の単結晶膜に選択的に開口（２５）を形成して後、開口
（２５）を通して下の膜（２２）をエツチング除去する
ことにより、表面の単結晶膜を基板（２１）から分離し
て半導体薄膜（２３）を形成する。
の原子を打込み、基板表面近傍の内部に単結晶半導体と
エツチング特性の異なる膜（２２）を形成し、次に表面
の単結晶膜に選択的に開口（２５）を形成して後、開口
（２５）を通して下の膜（２２）をエツチング除去する
ことにより、表面の単結晶膜を基板（２１）から分離し
て半導体薄膜（２３）を形成する。
半導体薄膜（２３）を貼着する基板としては、貼り付け
る手段が絶縁性であれば半導体基板、絶縁基板をとわず
何でもよい。
る手段が絶縁性であれば半導体基板、絶縁基板をとわず
何でもよい。
半導体Ｗｌ膜（２３）において、開口と開口との間の領
域は素子形成に十分な面積に選ばれる。
域は素子形成に十分な面積に選ばれる。
半導体薄膜（２３）を半導体基板（２１）から分離する
ようにして形成し、この半導体Ｉ膜（２３）を絶縁性材
（２６）上に貼着するのみで半導体基板即ちＳｏｌ基板
（２９）が構成される。
ようにして形成し、この半導体Ｉ膜（２３）を絶縁性材
（２６）上に貼着するのみで半導体基板即ちＳｏｌ基板
（２９）が構成される。
所定の厚さの半導体基板（２１）を用意すれば、多数枚
の半導体薄膜（２３）が得られることから、低価格でＳ
ＯＩ基板が作成できる。又、ｓｏｉ基板（２９）の半導
体薄膜（２３）に素子を形成し、その上に絶縁膜を被着
形成し、さらに基板（２１）がら分離した半導体薄膜（
２３）を貼着し、これに素子を形成するときは、いわゆ
る三次元デバイスが作成される。半導体薄膜（２３）は
極めて薄く形成できるため安定なデバイス特性が得られ
る。
の半導体薄膜（２３）が得られることから、低価格でＳ
ＯＩ基板が作成できる。又、ｓｏｉ基板（２９）の半導
体薄膜（２３）に素子を形成し、その上に絶縁膜を被着
形成し、さらに基板（２１）がら分離した半導体薄膜（
２３）を貼着し、これに素子を形成するときは、いわゆ
る三次元デバイスが作成される。半導体薄膜（２３）は
極めて薄く形成できるため安定なデバイス特性が得られ
る。
以下、本発明による半導体基板をその製法と共に説明す
る。
る。
実施例１
先ず、所定の面方位を有する単結晶シリコン薄膜を形成
する。これは、第１図Ａに示すように所定面方位を有す
る鏡面単結晶シリコン基板（いゎゆるＳｌウェハ）
（２１）を用意し、この基板（２１）に対しイオン打込
み技術によって酸素原子を基板表面より例えば０．２〜
０．３μ鴎の深さに例えばドーズ量１０” ｃｍ−３以
上打込み、アニール処理して基板（２１）表面から０．
２〜０．３μ−の内部にシリコン酸化膜（２２）を形成
する０次に第１図Ｂに示すようにシリコン酸化膜（２２
）上の所謂表面の単結晶シリコン薄膜（２３）上に極め
て細いスリット状開口を有する格子状のホトレジスト層
（２４）を形成し、このホトレジスト層（２４）をマス
クに単結晶シリコン薄！９！（２３）を格子状に選択エ
ツチングする。しかる後、このシリコン基板（２１）を
弗酸水溶液中に入れ、開口（２５）を通じて単結晶シリ
コン薄１ｌｌ（２３）下のシリコン酸化Ｉ！１Ｉ（２２
）を全てエツチング除去する。これにより、第１図Ｃ及
びＣ′に示すように例えば厚さ０．２〜０．３μ−で選
択的にスリット状の開口（２５）を有する単結晶シリコ
ン薄Ｉｌ！（２３）が基板（２１）より分離される。
する。これは、第１図Ａに示すように所定面方位を有す
る鏡面単結晶シリコン基板（いゎゆるＳｌウェハ）
（２１）を用意し、この基板（２１）に対しイオン打込
み技術によって酸素原子を基板表面より例えば０．２〜
０．３μ鴎の深さに例えばドーズ量１０” ｃｍ−３以
上打込み、アニール処理して基板（２１）表面から０．
２〜０．３μ−の内部にシリコン酸化膜（２２）を形成
する０次に第１図Ｂに示すようにシリコン酸化膜（２２
）上の所謂表面の単結晶シリコン薄膜（２３）上に極め
て細いスリット状開口を有する格子状のホトレジスト層
（２４）を形成し、このホトレジスト層（２４）をマス
クに単結晶シリコン薄！９！（２３）を格子状に選択エ
ツチングする。しかる後、このシリコン基板（２１）を
弗酸水溶液中に入れ、開口（２５）を通じて単結晶シリ
コン薄１ｌｌ（２３）下のシリコン酸化Ｉ！１Ｉ（２２
）を全てエツチング除去する。これにより、第１図Ｃ及
びＣ′に示すように例えば厚さ０．２〜０．３μ−で選
択的にスリット状の開口（２５）を有する単結晶シリコ
ン薄Ｉｌ！（２３）が基板（２１）より分離される。
この場合単結晶シリコン薄膜（２３）において、スリッ
ト状の開口（２３）間の領域は爾後素子を形成するに十
分な面積に形成される０例えば、開口（２３）の長さｌ
は５０μ鴫程度、開口（２１）の巾ｔは２μ−程度、隣
り合う開口（２３）間の間隔ｄはｌＯμｍ程度とするこ
とができる。
ト状の開口（２３）間の領域は爾後素子を形成するに十
分な面積に形成される０例えば、開口（２３）の長さｌ
は５０μ鴫程度、開口（２１）の巾ｔは２μ−程度、隣
り合う開口（２３）間の間隔ｄはｌＯμｍ程度とするこ
とができる。
一方、第１図りに示すように貼り合せを行う基板例えば
石英基板（２６）を用意し、この上に接着材（例えばス
ピン・オン・グラス又はシロキサン系接着材） （２
７）を形成する。そして、第１図Ｅに示すようにこの石
英基板（２６）上に前述の単結晶シリコン薄ｌ１ｌ（２
３）を重ね合せ、アニールして石英基板（２６）に単結
晶シリコン酸化膜（２３）を貼着゛する。このようにし
て石英基板（２６）に結晶方位の揃うた単結晶シリコン
薄Ｉ’１ｌ（２３）が形成された半導体基板即ちＳｏｌ
基板（２９）が得られる。
石英基板（２６）を用意し、この上に接着材（例えばス
ピン・オン・グラス又はシロキサン系接着材） （２
７）を形成する。そして、第１図Ｅに示すようにこの石
英基板（２６）上に前述の単結晶シリコン薄ｌ１ｌ（２
３）を重ね合せ、アニールして石英基板（２６）に単結
晶シリコン酸化膜（２３）を貼着゛する。このようにし
て石英基板（２６）に結晶方位の揃うた単結晶シリコン
薄Ｉ’１ｌ（２３）が形成された半導体基板即ちＳｏｌ
基板（２９）が得られる。
上剥では基板（２６）として石英基板を用いたが他の絶
縁基板、或は表面に絶縁層を有したシリコン基板、或は
接着材が絶縁性であるのでシリコン基板等を用いること
もできる。
縁基板、或は表面に絶縁層を有したシリコン基板、或は
接着材が絶縁性であるのでシリコン基板等を用いること
もできる。
かかるＳｏｔ基板（２９）によれば、単結晶シリコン基
板（２１）から分離した極めて薄い単結晶シリコン薄膜
（２３）を基板（２６）に貼着するのみで構成されるの
で、大面積のものが容易に得られる。
板（２１）から分離した極めて薄い単結晶シリコン薄膜
（２３）を基板（２６）に貼着するのみで構成されるの
で、大面積のものが容易に得られる。
特に単結晶シリコン薄膜の形成に際しては、酸素イオン
の打ち込み深さを制御することにより、単結晶シリコン
薄膜（２３）の膜厚を任意に制御でき極薄のシリコン薄
膜（２３）も容易に得られる。
の打ち込み深さを制御することにより、単結晶シリコン
薄膜（２３）の膜厚を任意に制御でき極薄のシリコン薄
膜（２３）も容易に得られる。
又シリコン基板以外の基板上に単結晶シリコン薄膜（２
３）を形成したＳｏｌ基板をも形成可能となる。
３）を形成したＳｏｌ基板をも形成可能となる。
単結晶シリコン薄膜（２３）としては選択的に開口（２
５）を有しているために大面積であっても基板（２６）
に対して均一に密着性よ（貼れる。又この貼着時に接着
材（２７）の反応物が開口より放出される。したがって
ＳＯＩ基板（２９）に素子を形成する際、その単結晶シ
リコン薄膜（２３）を島領域化した場合に島領域が剥離
したり、基板（２６）との界面から不純物、イオン等が
侵入し、デバイス特性を変化せしめる等の問題は生じな
い。
５）を有しているために大面積であっても基板（２６）
に対して均一に密着性よ（貼れる。又この貼着時に接着
材（２７）の反応物が開口より放出される。したがって
ＳＯＩ基板（２９）に素子を形成する際、その単結晶シ
リコン薄膜（２３）を島領域化した場合に島領域が剥離
したり、基板（２６）との界面から不純物、イオン等が
侵入し、デバイス特性を変化せしめる等の問題は生じな
い。
一方、貼り合せに使用したシリコン基板（２１）は０．
５μ肩程度、鏡面研磨するだけでイオン打ち込みによる
損傷部を完全に取り除くことが出来るので、再使用が可
能である０例えば２ｍｍ厚のシリコン基板（２１）を最
初に用意すると、厚みがｌｌ１ｌｌになるまで使用する
ことを考えると約１０００枚の貼り合せ用の単結晶シリ
コンｌｌ膜（２３）が得られることになる。このわずか
なラフピング工程と、１枚のシリコン基板（２１）から
１０００枚の貼り合せ用の単結晶シリコン薄膜（２３）
が得られることから、より低価格のＳＯｔ基板が得られ
、又３次元デバイスの作成が出来る。すなわち、上述の
ようにして作成したＳＯＩ基板（２９）の単結晶シリコ
ン薄膜（２３）に素子を作り、その上に絶縁膜を被着形
成して、更に単結晶シリコン薄ＦＪ（２３）を貼り合せ
、それに素子を形成する工程を繰返えせば３次元デバイ
スが作成できる。
５μ肩程度、鏡面研磨するだけでイオン打ち込みによる
損傷部を完全に取り除くことが出来るので、再使用が可
能である０例えば２ｍｍ厚のシリコン基板（２１）を最
初に用意すると、厚みがｌｌ１ｌｌになるまで使用する
ことを考えると約１０００枚の貼り合せ用の単結晶シリ
コンｌｌ膜（２３）が得られることになる。このわずか
なラフピング工程と、１枚のシリコン基板（２１）から
１０００枚の貼り合せ用の単結晶シリコン薄膜（２３）
が得られることから、より低価格のＳＯｔ基板が得られ
、又３次元デバイスの作成が出来る。すなわち、上述の
ようにして作成したＳＯＩ基板（２９）の単結晶シリコ
ン薄膜（２３）に素子を作り、その上に絶縁膜を被着形
成して、更に単結晶シリコン薄ＦＪ（２３）を貼り合せ
、それに素子を形成する工程を繰返えせば３次元デバイ
スが作成できる。
実施例２
実施例１と同様に単結晶シリコン基板（２１）に酸素原
子をイオン打込みし、アニールして基板（２１）の表面
より ０．２〜０．３μ胃の深さにシリコン酸化膜（２
２）を形成し、次に表面の単結晶シリコン薄膜（２３）
を選択的に開口（２５）を形成するように選択エツチン
グして後、内部のシリコン酸化ＩＩ！（２２）をエツチ
ング除去して単結晶シリコン薄膜（２３）を基板より分
離するが、このとき、第２図Ａに示すように基板（２１
）の周辺部のシリコン酸化１ｉｔ（２２）が残るように
して内側のシリコン酸化膜（２２）のみをエツチング除
去し、周辺部で基板（２１）に連結した状態の単結晶シ
リコン薄膜（２３）を形成するようになす。
子をイオン打込みし、アニールして基板（２１）の表面
より ０．２〜０．３μ胃の深さにシリコン酸化膜（２
２）を形成し、次に表面の単結晶シリコン薄膜（２３）
を選択的に開口（２５）を形成するように選択エツチン
グして後、内部のシリコン酸化ＩＩ！（２２）をエツチ
ング除去して単結晶シリコン薄膜（２３）を基板より分
離するが、このとき、第２図Ａに示すように基板（２１
）の周辺部のシリコン酸化１ｉｔ（２２）が残るように
して内側のシリコン酸化膜（２２）のみをエツチング除
去し、周辺部で基板（２１）に連結した状態の単結晶シ
リコン薄膜（２３）を形成するようになす。
この実施例２では特に単結晶シリコン薄１ｍ！（２３）
はシリコン基板（２１）に連結された状態で基板（２６
）に貼着できるので、貼着作業が容易となる。
はシリコン基板（２１）に連結された状態で基板（２６
）に貼着できるので、貼着作業が容易となる。
次で、第２図Ｂに示すように基板例えば石英基板（２６
）上に接着材（２７）を形成し、これに上述のシリコン
基板（２１）を下向きにして貼り合せを行う。この貼り
合せは２枚の基板（２１） （２Ｂ）を貼り合せた段
階で、２００〜３００℃の加熱を行って、分離された単
結晶シリコン薄Ｉｍ！（２３）が石英基板（２６）にあ
る程度接着するようにし、その後、単結晶シリコン薄１
１１１（２３）を下側の石英基板（２６）に沿って切断
し、シリコン基板（２１）を石英基板（２６）から分離
させる０次で、第２図Ｃの状態になった後、高温ベーキ
ングし接着材のうち不要なものをスリット状開口（２５
）から完全に放出させると同時に密着性を良好にし、目
的のＳｏｌ基板（２９）を得る。
）上に接着材（２７）を形成し、これに上述のシリコン
基板（２１）を下向きにして貼り合せを行う。この貼り
合せは２枚の基板（２１） （２Ｂ）を貼り合せた段
階で、２００〜３００℃の加熱を行って、分離された単
結晶シリコン薄Ｉｍ！（２３）が石英基板（２６）にあ
る程度接着するようにし、その後、単結晶シリコン薄１
１１１（２３）を下側の石英基板（２６）に沿って切断
し、シリコン基板（２１）を石英基板（２６）から分離
させる０次で、第２図Ｃの状態になった後、高温ベーキ
ングし接着材のうち不要なものをスリット状開口（２５
）から完全に放出させると同時に密着性を良好にし、目
的のＳｏｌ基板（２９）を得る。
本発明によれば、選択的に開口を有する半導体Ｗｉ膜を
絶縁性材上に貼着して半導体基板を構成することにより
、大面積の所謂Ｓｏｌ基板が安価に得られる。そして、
この半導体薄膜の貼着により３次元デバイスへの応用も
可能となり、また極めて薄い半導体薄膜が得られること
から安定なデバイス特性が得られるものである。
絶縁性材上に貼着して半導体基板を構成することにより
、大面積の所謂Ｓｏｌ基板が安価に得られる。そして、
この半導体薄膜の貼着により３次元デバイスへの応用も
可能となり、また極めて薄い半導体薄膜が得られること
から安定なデバイス特性が得られるものである。
第１図Ａ−Ｅは本発明の半導体基板の例を示す製造工程
順の断面図、第１図Ｃ′は第１図Ｃの平面図、第２図Ａ
−Ｃは本発明の半導体基板の他の製造例を示す工程図で
ある。 （２１）は単結晶シリコン基板、（２２）はシリコン酸
化膜、（２３）は単結晶シリコン薄膜、（２５）は開口
、（２６）は石英基板、（２７）は接着材である。
順の断面図、第１図Ｃ′は第１図Ｃの平面図、第２図Ａ
−Ｃは本発明の半導体基板の他の製造例を示す工程図で
ある。 （２１）は単結晶シリコン基板、（２２）はシリコン酸
化膜、（２３）は単結晶シリコン薄膜、（２５）は開口
、（２６）は石英基板、（２７）は接着材である。
Claims (1)
- 選択的に開口を有する半導体薄膜を絶縁性材上に貼着し
て成る半導体基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5606387A JPS63222447A (ja) | 1987-03-11 | 1987-03-11 | 半導体基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5606387A JPS63222447A (ja) | 1987-03-11 | 1987-03-11 | 半導体基板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63222447A true JPS63222447A (ja) | 1988-09-16 |
Family
ID=13016624
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5606387A Pending JPS63222447A (ja) | 1987-03-11 | 1987-03-11 | 半導体基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63222447A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4983538A (en) * | 1987-11-20 | 1991-01-08 | Fujitsu Limited | Method for fabricating a silicon carbide substrate |
-
1987
- 1987-03-11 JP JP5606387A patent/JPS63222447A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4983538A (en) * | 1987-11-20 | 1991-01-08 | Fujitsu Limited | Method for fabricating a silicon carbide substrate |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2685819B2 (ja) | 誘電体分離半導体基板とその製造方法 | |
| US3897627A (en) | Method for manufacturing semiconductor devices | |
| RU2121733C1 (ru) | Способ изготовления монокристаллических кремниевых площадок на кварцевой подложке | |
| JPH04365377A (ja) | 半導体装置 | |
| US4131985A (en) | Thin silicon devices | |
| JPS63222447A (ja) | 半導体基板 | |
| JPS6412543A (en) | Manufacture of semiconductor device | |
| JPS57180148A (en) | Manufacture of semiconductor device having dielectric isolation structure | |
| JPH01302740A (ja) | 誘電体分離半導体基板およびその製造方法 | |
| JP2857456B2 (ja) | 半導体膜の製造方法 | |
| JP3160966B2 (ja) | Ｓｏｉ基板の製造方法 | |
| JPH01305534A (ja) | 半導体基板の製造方法 | |
| JPH056883A (ja) | 半導体基板の製造方法 | |
| JPH04307735A (ja) | 半導体装置の製造方法 | |
| JPS6359531B2 (ja) | ||
| JPH04119648A (ja) | 半導体装置の製造方法 | |
| JPH05267663A (ja) | 半導体装置の製造方法 | |
| KR940005704B1 (ko) | 규소기판 직접 접착방법을 이용한 규소박막 제조방법 | |
| JPH04299859A (ja) | 半導体装置の製造方法 | |
| JPS60147129A (ja) | 誘電体絶縁分離基板の製造方法 | |
| JPH08222625A (ja) | 誘電体分離基板の製造方法 | |
| JPH1050824A (ja) | Ｓｏｉ基板の製造方法 | |
| JPH1012720A (ja) | 半導体装置の製造方法 | |
| JPS62124753A (ja) | 絶縁層分離基板の製法 | |
| JPH03286551A (ja) | 半導体装置の製造方法 |