JPS5971542A - 演算処理装置 - Google Patents
演算処理装置Info
- Publication number
- JPS5971542A JPS5971542A JP57182330A JP18233082A JPS5971542A JP S5971542 A JPS5971542 A JP S5971542A JP 57182330 A JP57182330 A JP 57182330A JP 18233082 A JP18233082 A JP 18233082A JP S5971542 A JPS5971542 A JP S5971542A
- Authority
- JP
- Japan
- Prior art keywords
- register
- instruction
- general
- arithmetic
- zero
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
- G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
- G06F7/52—Multiplying; Dividing
- G06F7/523—Multiplying only
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
- G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
- G06F7/499—Denomination or exception handling, e.g. rounding or overflow
- G06F7/49905—Exception handling
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computational Mathematics (AREA)
- Mathematical Analysis (AREA)
- Mathematical Optimization (AREA)
- Pure & Applied Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の属する技術公約０詩勢手
本発明はデータ処理装置に於ける演算処理装置に関する
ものである。
ものである。
従来、この種の演算制御装置は演算部の入力データとな
る汎用レジスタの出力データを判定して、特定の値を検
出する検出回路を有し、この検出回路の出力を参照して
制御部は指定された演算の実行方式を決定していた。従
って指定された演算の実行方式は指定された汎用レジス
タ内のデータを読み出さなければ決定できなかった。
る汎用レジスタの出力データを判定して、特定の値を検
出する検出回路を有し、この検出回路の出力を参照して
制御部は指定された演算の実行方式を決定していた。従
って指定された演算の実行方式は指定された汎用レジス
タ内のデータを読み出さなければ決定できなかった。
本発明の目的は、汎用レジスタに対応してフラグレジス
タを設け、汎用レジスタを用いる演算において汎用レジ
スタの値が特定の値の場合の演算を高速に容易に実行す
ることを可能とする演算処理装置を提供することにある
。
タを設け、汎用レジスタを用いる演算において汎用レジ
スタの値が特定の値の場合の演算を高速に容易に実行す
ることを可能とする演算処理装置を提供することにある
。
本発明は複数の汎用レジスタを用いた演算命令を実行す
る情報処理装置に於いて、前記汎用レジスタへの書込み
データを判定して特定の値であることを検出する検出回
路と、前記汎用レジスタに対応して設けられ前記検出回
路の出力を記憶する複数のフラグレジスタと、前記汎用
レジスタを用いた演算の実行に際し対応する前記フラグ
レジスタの内容を参照して指定された演算の実行方式を
決定する制御回路とを含んで構成される。
る情報処理装置に於いて、前記汎用レジスタへの書込み
データを判定して特定の値であることを検出する検出回
路と、前記汎用レジスタに対応して設けられ前記検出回
路の出力を記憶する複数のフラグレジスタと、前記汎用
レジスタを用いた演算の実行に際し対応する前記フラグ
レジスタの内容を参照して指定された演算の実行方式を
決定する制御回路とを含んで構成される。
次に本発明について図面を参照して詳細に説明する。
本発明の実施例な示す第１図において、本発明の演算処
理装置は制御部１と、演算部２と、汎用レジスタ群３と
、該汎用レジスタ群３の書き込みデータである演算部２
の出力の値を判定して零を検出する検出回路４と、汎用
レジスタ３に対応して存在し検出回路４の出力を記憶す
るフラグレジスタ群５より構成される。
理装置は制御部１と、演算部２と、汎用レジスタ群３と
、該汎用レジスタ群３の書き込みデータである演算部２
の出力の値を判定して零を検出する検出回路４と、汎用
レジスタ３に対応して存在し検出回路４の出力を記憶す
るフラグレジスタ群５より構成される。
汎用レジスタ３を用いる演算命令において、制御部１け
命令を解読した情報と、指定された汎用レジスタ３に対
応したフラグレジスタ５の内容により命令を実行する。
命令を解読した情報と、指定された汎用レジスタ３に対
応したフラグレジスタ５の内容により命令を実行する。
制御部１は演算部２に必要に応じてオペランドを供給し
、演算部２は制御部１より与えられる制御情報に従って
演算を実行する。演算部２で出力される演算結果は、汎
用レジスタあるいは主記憶装置へ格納される。演算結果
が汎用レジスタ３へ格納される場合、検出回路４は演算
結果の値を判定し零か否か検出し、その出力が汎用レジ
スタ３０更新タイミングに更新される汎用レジスタに対
応するフラグレジスタに格納される。
、演算部２は制御部１より与えられる制御情報に従って
演算を実行する。演算部２で出力される演算結果は、汎
用レジスタあるいは主記憶装置へ格納される。演算結果
が汎用レジスタ３へ格納される場合、検出回路４は演算
結果の値を判定し零か否か検出し、その出力が汎用レジ
スタ３０更新タイミングに更新される汎用レジスタに対
応するフラグレジスタに格納される。
次に２つのオペランドが汎用レジスタを用いる乗算にお
いてオペランド２が零の場合を例にと９１動作を説明す
る。制御部１は命令を解読した情報に従ってオペランド
１お工びオペランド２に対応する汎用レジスタ３とフラ
グレジスタ５を読み出す。オペランド２に対応するフラ
グレジスタ５の内容よりオペランド２が零であることを
知ると、制御部１は演算部２に対し乗算の指示は行なわ
ず、積すなわち演算結果が零になることにより演算部２
に対して演算結果を零として出力するよう指示する。演
算部２より出力される演算結果は命令で指定されたとこ
ろへ格納されて乗算命令が終了する。
いてオペランド２が零の場合を例にと９１動作を説明す
る。制御部１は命令を解読した情報に従ってオペランド
１お工びオペランド２に対応する汎用レジスタ３とフラ
グレジスタ５を読み出す。オペランド２に対応するフラ
グレジスタ５の内容よりオペランド２が零であることを
知ると、制御部１は演算部２に対し乗算の指示は行なわ
ず、積すなわち演算結果が零になることにより演算部２
に対して演算結果を零として出力するよう指示する。演
算部２より出力される演算結果は命令で指定されたとこ
ろへ格納されて乗算命令が終了する。
本発明は以上説明したように、汎用レジスタ対応にフラ
グレジスタを持つことにより、指定された汎用レジスタ
内のデータが特定の値の場合の演算を高速処理できると
いう効果がある。
グレジスタを持つことにより、指定された汎用レジスタ
内のデータが特定の値の場合の演算を高速処理できると
いう効果がある。
第１図は本発明の一実施例のブロック構成図である０
１・・・・・・制御部、２・・・・・・演算部、３・・
・・・・汎用レジスタ群、４・・・・・・検出回路、５
・・・・・・フラグレ・ジスタ生記すｔ＃、ｔ
主意こ４１．１１幣１ 図
・・・・汎用レジスタ群、４・・・・・・検出回路、５
・・・・・・フラグレ・ジスタ生記すｔ＃、ｔ
主意こ４１．１１幣１ 図
Claims (1)
- 複数の汎用レジスタを用いた演算命令を実行する情報処
理装置に於いて、前記汎用レジスタへの書込みデータを
判定して特定の値であることを検出する検出回路と、前
記汎用１／ジスタに対応して設けられ前記検出回路の出
力を記憶する複数のフラグレジスタと、前記汎用レジス
タを用いた演算の実行に際し対応する前記フラグレジス
タの内容を参照して指定された演算の実行方式を決定す
る制御回路とを含むことを特徴とする演算処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57182330A JPS5971542A (ja) | 1982-10-18 | 1982-10-18 | 演算処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57182330A JPS5971542A (ja) | 1982-10-18 | 1982-10-18 | 演算処理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5971542A true JPS5971542A (ja) | 1984-04-23 |
Family
ID=16116415
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57182330A Pending JPS5971542A (ja) | 1982-10-18 | 1982-10-18 | 演算処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5971542A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6282558B1 (en) | 1997-12-19 | 2001-08-28 | Matsushita Electric Industrial Co., Ltd. | Data processing system and register file |
| WO2006006842A2 (en) * | 2004-07-12 | 2006-01-19 | Halil Kilic | Digital processor and method of processing digital data |
-
1982
- 1982-10-18 JP JP57182330A patent/JPS5971542A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6282558B1 (en) | 1997-12-19 | 2001-08-28 | Matsushita Electric Industrial Co., Ltd. | Data processing system and register file |
| US6334135B2 (en) | 1997-12-19 | 2001-12-25 | Matsushita Electric Industrial Co., Ltd. | Data processing system and register file |
| WO2006006842A2 (en) * | 2004-07-12 | 2006-01-19 | Halil Kilic | Digital processor and method of processing digital data |
| WO2006006842A3 (en) * | 2004-07-12 | 2006-06-01 | Halil Kilic | Digital processor and method of processing digital data |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| ES8402954A1 (es) | Unidad para tratamiento de informacion. | |
| US4539635A (en) | Pipelined digital processor arranged for conditional operation | |
| JPS6313215B2 (ja) | ||
| US4967338A (en) | Loosely coupled pipeline processor | |
| EP0220682A2 (en) | Data processing system | |
| US4631672A (en) | Arithmetic control apparatus for a pipeline processing system | |
| US5293499A (en) | Apparatus for executing a RISC store and RI instruction pair in two clock cycles | |
| JPS5971542A (ja) | 演算処理装置 | |
| JPH0222413B2 (ja) | ||
| US4649478A (en) | Operation code selected overflow interrupts | |
| JPH0353322A (ja) | 情報処理装置 | |
| JPS5697173A (en) | Operation processing system by mask | |
| JP3658879B2 (ja) | パイプライン計算機 | |
| KR100246465B1 (ko) | 마이크로프로세서 스택 명령어의 수행사이클을 줄이기 위한 장치 및 그 방법 | |
| JPS6244657B2 (ja) | ||
| JPS6373335A (ja) | 情報処理装置 | |
| JPS59223846A (ja) | 演算処理装置 | |
| JPS61283930A (ja) | 情報処理装置 | |
| JPS6028014B2 (ja) | マイクロプロセツサ | |
| JPS6435630A (en) | Information processor | |
| JPS61143850A (ja) | 処理装置 | |
| JPH0476150B2 (ja) | ||
| JPS6389930A (ja) | マイクロプログラム制御装置 | |
| JPH01241627A (ja) | マイクロプログラム制御装置 | |
| JPH0638231B2 (ja) | マイクロプログラム制御装置 |