JPH01125109A - 利得制御回路 - Google Patents
利得制御回路Info
- Publication number
- JPH01125109A JPH01125109A JP28404087A JP28404087A JPH01125109A JP H01125109 A JPH01125109 A JP H01125109A JP 28404087 A JP28404087 A JP 28404087A JP 28404087 A JP28404087 A JP 28404087A JP H01125109 A JPH01125109 A JP H01125109A
- Authority
- JP
- Japan
- Prior art keywords
- gain control
- emitter
- gain
- input terminals
- amplifier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Landscapes
- Bipolar Integrated Circuits (AREA)
- Control Of Amplification And Gain Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、半導体集積回路、特に増幅器の利得制御回
路に関するものである。
路に関するものである。
第２図は、従来の利得制御回路の一例を示す。
図において（ｌａ）、 （ｌｂ）は利得設定用抵抗、
（２） 、 （３） 。
（２） 、 （３） 。
（ｌｌａ）、（ｌｌｂ）はトランジスタ、（４）は基準
電流用抵抗、（５）はダイオード、（６）は基準電圧用
抵抗、 （７） 。
電流用抵抗、（５）はダイオード、（６）は基準電圧用
抵抗、 （７） 。
（８）は定電流源、（９）は増幅器、αＯは負荷抵抗、
（１２ａ）。
（１２ａ）。
（１２ｂ）は利得制御電圧入力端子、 （１３ａ）、（
１３ｂ）は信号入力端子、α４は信号出力端子、（ａは
電源電圧端子、 ｕｅ 、叩、ａｓは抵抗である。
１３ｂ）は信号入力端子、α４は信号出力端子、（ａは
電源電圧端子、 ｕｅ 、叩、ａｓは抵抗である。
この回路の主要部分は、基準電圧発生用抵抗（６）。
定電流源（８八エミツタホロア用のトランジスタ（３）
。
。
利得設定用抵抗Ｌｌａ）、（ｌｂ） 、及び増幅器（９
）より構成される。
）より構成される。
ここに使用される増幅器（９）は、正と負の２つの利得
制御電圧入力端子（１２ａ）、（１２ｂ）間に加える電
位差により負荷抵抗αＯに流れる電流の直流分を変化さ
せることによって信号入力端子（１３ａ）、（１３ｂ）
から信号出力端子ａ４までの利得を制御できる。
制御電圧入力端子（１２ａ）、（１２ｂ）間に加える電
位差により負荷抵抗αＯに流れる電流の直流分を変化さ
せることによって信号入力端子（１３ａ）、（１３ｂ）
から信号出力端子ａ４までの利得を制御できる。
この回路の利得制御は、利得設定用抵抗（ｌａ）。
〔１ｂ〕の値で決定される電圧を利得制御電圧入力端子
（１ｚａ）に直接加えることによって行なわれる。
（１ｚａ）に直接加えることによって行なわれる。
従来の回路では、トランジスタ（３）のベース・エミッ
タ間電圧と利得設定用抵抗Ｌｌａ）、（ｌｂ）との温度
係数の差により、温度が変化すると、正負２つの利得制
御電圧入力端子（１２ａ）、（１２ｆｉ）間の電位差が
変化する。そのため６利得の温度に対する安定性が悪い
という問題があった。
タ間電圧と利得設定用抵抗Ｌｌａ）、（ｌｂ）との温度
係数の差により、温度が変化すると、正負２つの利得制
御電圧入力端子（１２ａ）、（１２ｆｉ）間の電位差が
変化する。そのため６利得の温度に対する安定性が悪い
という問題があった。
この発明は、上記の問題点を解決するためになされたも
ので、利得の温度に対する安定性が良い回路を提供する
ことを目的とする。
ので、利得の温度に対する安定性が良い回路を提供する
ことを目的とする。
口問題点を解決するための手段〕
この発明に係わる利得制御回路は、２組のエミッタホロ
ア回路を持ち、その２つのベースは、同一の電位を保ち
、２つのエミッタは、別々の２つの定電流源と増幅器の
利得制御電圧入力端子の正と負の端子にそれぞれ接続し
、利得の制御を電流源の電流値を設定する抵抗によって
行なうことにより利得の温度に対する安定性を改善しよ
うとするものである。
ア回路を持ち、その２つのベースは、同一の電位を保ち
、２つのエミッタは、別々の２つの定電流源と増幅器の
利得制御電圧入力端子の正と負の端子にそれぞれ接続し
、利得の制御を電流源の電流値を設定する抵抗によって
行なうことにより利得の温度に対する安定性を改善しよ
うとするものである。
この発明において、２つの利得制御入力端子に加えられ
る電圧は、どちらもエミッタホロア用のトランジスタの
エミッタ電圧となるので、温度が変化しても２つの入力
端子間の電位差は、はとんど変化しない。
る電圧は、どちらもエミッタホロア用のトランジスタの
エミッタ電圧となるので、温度が変化しても２つの入力
端子間の電位差は、はとんど変化しない。
以下、この発明の一実施例を図に従って説明する。
第１図において、（２ａ）、（２ｂ）は定電流源用トラ
ンジスタ、（３ａ）、（３ｂ）はエミッタホロア用トラ
ンジスタで、その他のものは第２図に示す従来の利得制
御回路におけるものと同等のものである。増幅器（９１
の利得は、正と負の２つの利得制御電圧入力端子（１２
ａ）、（１２ｆｉ）間の電位差、すなわち、２つのエミ
ッタホロア用トランジスタ（３ａ）、（３ｂ）のそれぞ
れのエミッタの電圧の差により決定される。
ンジスタ、（３ａ）、（３ｂ）はエミッタホロア用トラ
ンジスタで、その他のものは第２図に示す従来の利得制
御回路におけるものと同等のものである。増幅器（９１
の利得は、正と負の２つの利得制御電圧入力端子（１２
ａ）、（１２ｆｉ）間の電位差、すなわち、２つのエミ
ッタホロア用トランジスタ（３ａ）、（３ｂ）のそれぞ
れのエミッタの電圧の差により決定される。
２つのエミッタホロア用トランジスタ（３ａ）、（３ｂ
）のベースは、同一の電位に保たれているので、それら
のエミッタの電圧の差は、エミッタ電流の比によっての
み決定される。
）のベースは、同一の電位に保たれているので、それら
のエミッタの電圧の差は、エミッタ電流の比によっての
み決定される。
エミッタ電流は、エミッタに接続された定電流源用トラ
ンジスタ（２ａ）、（２ｂ）及び利得設定用抵抗（ｌａ
）、（ｌｂ）により決定される。
ンジスタ（２ａ）、（２ｂ）及び利得設定用抵抗（ｌａ
）、（ｌｂ）により決定される。
ここで、エミッタホロア用トランジスタ（３ａ）。
（３ｂ）は、同一の集積回路上に作ることにより、温度
特性がほぼ等しいものを作ることができ、また。
特性がほぼ等しいものを作ることができ、また。
エミッタ電流も利得設定用抵抗（ｌａ）、（ｌｂ）の値
を大きくすることで、その温度依存性を小さくすること
ができる。
を大きくすることで、その温度依存性を小さくすること
ができる。
以上のように、この発明によれば、増幅器の正と負の２
つの利得制御電圧入力端子ｔ１２ａ）、（１２ｂ）に、
その電圧がエミッタ電流の比によって決定されるエミッ
タホロア用トランジスタ（３ａ）、 （３ｂ）のエミッ
タの電圧を加えることによって温度特性の良い利得制御
回路を容易に実現することができる。
つの利得制御電圧入力端子ｔ１２ａ）、（１２ｂ）に、
その電圧がエミッタ電流の比によって決定されるエミッ
タホロア用トランジスタ（３ａ）、 （３ｂ）のエミッ
タの電圧を加えることによって温度特性の良い利得制御
回路を容易に実現することができる。
第１図は、この発明の一実施例による利得制御回路の回
路図、第２図は、従来の利得制御回路の回路図の一例で
ある。図において（ｌａ）、（ｌｂ）は利得設定用抵抗
、（２ａ） 、 （２ｂ）は定電流源用トランジスタ、
（３ａ）、（３ｂ）はエミッタホロア用トランジスタ
、（４）は基準電流用抵抗、（５）はダイオード、（６
）は基準電圧用抵抗、 （７１、（８）は定電流源、（
９）は増幅器。 αＱは負荷抵抗、 （ｌｌａ）、Ｌｌｌｂ）はトラン
ジスタ。 （１２ａ）、（１２ｂ）は利得制御電圧入力端子、 （
１３ａ）。 （１３１））は信号入力端子、α４は信号出力端子％叫
は電源電圧端子である。 なお各図中、同一符号は、同一または、相当部分を示す
。
路図、第２図は、従来の利得制御回路の回路図の一例で
ある。図において（ｌａ）、（ｌｂ）は利得設定用抵抗
、（２ａ） 、 （２ｂ）は定電流源用トランジスタ、
（３ａ）、（３ｂ）はエミッタホロア用トランジスタ
、（４）は基準電流用抵抗、（５）はダイオード、（６
）は基準電圧用抵抗、 （７１、（８）は定電流源、（
９）は増幅器。 αＱは負荷抵抗、 （ｌｌａ）、Ｌｌｌｂ）はトラン
ジスタ。 （１２ａ）、（１２ｂ）は利得制御電圧入力端子、 （
１３ａ）。 （１３１））は信号入力端子、α４は信号出力端子％叫
は電源電圧端子である。 なお各図中、同一符号は、同一または、相当部分を示す
。
Claims (1)
- 各エミッタが、増幅器の正と負の２つの利得制御入力
端子、および、２つの別々の電流源にそれぞれ接続され
、ベースが同一の一定電圧値に保たれている２つのトラ
ンジスタを有する、２組のエミツタホロア回路から構成
され、増幅器の利得を上記の電流源の電流値を設定する
抵抗によつて制御することを特徴とする利得制御回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62284040A JPH0744410B2 (ja) | 1987-11-10 | 1987-11-10 | 利得制御回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62284040A JPH0744410B2 (ja) | 1987-11-10 | 1987-11-10 | 利得制御回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01125109A true JPH01125109A (ja) | 1989-05-17 |
| JPH0744410B2 JPH0744410B2 (ja) | 1995-05-15 |
Family
ID=17673518
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62284040A Expired - Lifetime JPH0744410B2 (ja) | 1987-11-10 | 1987-11-10 | 利得制御回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0744410B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03261206A (ja) * | 1990-03-10 | 1991-11-21 | Mitsubishi Electric Corp | 半導体集積回路 |
| JPH04160810A (ja) * | 1990-10-24 | 1992-06-04 | Mitsubishi Electric Corp | 利得可変増幅器 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS51110954A (ja) * | 1975-03-25 | 1976-09-30 | Sanyo Electric Co | Shinpukuchoseikairo |
| JPS5280767A (en) * | 1975-12-27 | 1977-07-06 | Pioneer Electronic Corp | Voltage controlled gain controller |
-
1987
- 1987-11-10 JP JP62284040A patent/JPH0744410B2/ja not_active Expired - Lifetime
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS51110954A (ja) * | 1975-03-25 | 1976-09-30 | Sanyo Electric Co | Shinpukuchoseikairo |
| JPS5280767A (en) * | 1975-12-27 | 1977-07-06 | Pioneer Electronic Corp | Voltage controlled gain controller |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03261206A (ja) * | 1990-03-10 | 1991-11-21 | Mitsubishi Electric Corp | 半導体集積回路 |
| JPH04160810A (ja) * | 1990-10-24 | 1992-06-04 | Mitsubishi Electric Corp | 利得可変増幅器 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0744410B2 (ja) | 1995-05-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0110007Y2 (ja) | ||
| JP2510996B2 (ja) | 単一利得緩衝増幅器 | |
| JPH0695610B2 (ja) | バイアス電圧発生回路及びその方法 | |
| JP3119215B2 (ja) | 差動アンプ | |
| JPH0697726B2 (ja) | トランジスタ又はダイオードの模擬回路 | |
| JPH0770935B2 (ja) | 差動電流増幅回路 | |
| JPH01125109A (ja) | 利得制御回路 | |
| US4851759A (en) | Unity-gain current-limiting circuit | |
| JP2896029B2 (ja) | 電圧電流変換回路 | |
| US6559706B2 (en) | Mixer circuitry | |
| JP3103104B2 (ja) | バッファ回路 | |
| KR930007795B1 (ko) | 저전압동작형 증폭회로 | |
| JPH0462608B2 (ja) | ||
| JPS58181310A (ja) | 電圧利得制御増幅装置 | |
| JPS61157108A (ja) | 電圧−電流変換回路 | |
| JPH06120784A (ja) | ウインドウコンパレータ | |
| JPH066607Y2 (ja) | 利得制御回路 | |
| KR900005303B1 (ko) | 전원전압 추종형 바이아스회로 | |
| JPH03201809A (ja) | 差動出力回路 | |
| JPS6167310A (ja) | Ａｇｃ増幅回路 | |
| JP2828836B2 (ja) | 帰還型増幅器のバイアス回路 | |
| JPH0616572B2 (ja) | 半導体回路装置 | |
| JP2579932B2 (ja) | ヒステリシスコンパレ−タ | |
| JPS593608Y2 (ja) | 差動増幅器 | |
| JPH04245313A (ja) | 定電圧回路 |