JPH01111324A - 微細パターン形成方法 - Google Patents

微細パターン形成方法

Info

Publication number
JPH01111324A
JPH01111324A JP62269678A JP26967887A JPH01111324A JP H01111324 A JPH01111324 A JP H01111324A JP 62269678 A JP62269678 A JP 62269678A JP 26967887 A JP26967887 A JP 26967887A JP H01111324 A JPH01111324 A JP H01111324A
Authority
JP
Japan
Prior art keywords
film
resist
pattern
organic
electron beam
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP62269678A
Other languages
English (en)
Other versions
JP2610898B2 (ja
Inventor
Kazuhiko Hashimoto
和彦 橋本
Taichi Koizumi
太一 小泉
Kenji Kawakita
川北 憲司
Noboru Nomura
登 野村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP62269678A priority Critical patent/JP2610898B2/ja
Priority to KR1019880013966A priority patent/KR930000293B1/ko
Priority to US07/262,871 priority patent/US4936951A/en
Publication of JPH01111324A publication Critical patent/JPH01111324A/ja
Priority to US07/520,654 priority patent/US4976818A/en
Application granted granted Critical
Publication of JP2610898B2 publication Critical patent/JP2610898B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Electron Beam Exposure (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、多層レジスト法を用いて、半導体基板上に電
子ビーム直接描画により、高精度微細加工用の任意のレ
ジストパターンを形成する微細パターン形成方法に関す
るものである。
従来の技術 従来、IC及びLSI等の製造においては、紫外線を用
いたホトリソグラフィーによってパターン形成を行なっ
ている。近年LSI素子のパターン寸法の微細化、また
、ムSZCの製造に伴ない。
電子ビーム直接描画技術を用いるようになってきている
。パターン形成に使用される電子ビームレジストは一般
に、耐ドライエツチ性が悪いため、また、電子ビームの
基板からの反射による近接効果によりパターンの解像性
が悪くなるため、電子ビームリソグラフィーにおいては
多層レジスト法が使用されている。多層レジスト法のう
ち、二層レジストは高分子有機膜上に、それとミキシン
グをおこさないシリコン含有レジストを塗布した構造を
しておシ、また、三層レジストは二層レジストの高分子
有機膜とレジストとの間に無機膜、主にSi、02、ま
たは有機ポリシロキサン膜(soG)を形成した構造を
しており、どちらも基板からの電子の反射による近接効
果を押える働きをしている。しかし、これらの多層レジ
ストでは有機膜が非常に厚いため、新たな問題点が生じ
てくる。それは絶縁膜による電子のチャージ・アップ効
果である。電子が絶縁膜であるレジスト、有機膜。
SiO□中に蓄積してくると、パターンのずれ、パッテ
ィングエラー、フィールドのずれ等、パターンを正確に
描画することが出来なくなってしまう。
発明が解決しようとする問題点 上記の様に、電子線リソグラフィーにおいては、電子線
レジストの耐ドライエツチ性の低さ、電子による近接効
果等の問題点があシ、多層レジストにより解決を図ろう
としている。しかし、多層レジスト法を用いると、レジ
スト等の絶縁膜が厚いため、電子のチャージ・アップ効
果が顕著にあられれてきてパターンの正確な描画が困難
になってくる。この多層レジストにおける問題点を解決
するために、中間層に金属、特に導伝率の高い金属薄膜
を用いている。例えば、SOG、SiO□にかわりSi
、W、ム1等の金属薄膜を中間層として用いることによ
り、チャージアップを防ぎ正確なパターン描画を行うこ
とができる。しかし、レジストプロセスに金属を用いる
ため、コンタミネーションの問題がある。また、金属を
スパッタ蒸着しなければならないのでプロセスが複雑、
困難となり、パターン形成後の金属のエツチング、金部
の剥離等のプロセス上の問題点、描画においては、金属
薄膜があるため基板からの反射二次電子の減少により位
置合わせが困難になる等の問題点が発生する。
問題点を解決するための手段 本発明は、多層レジスト法を用いて電子ビーム直接描画
を行う前に、中間層であるsoeまたはシリコン含有レ
ジストを還元することによって、導伝率を上げて電子ビ
ーム露光を行い、電子によるチャージ、アップをなくし
、正確な微細パターンを形成することができる方法であ
る。
SOGまたはシリコン含有レジストを還元する方法とし
て、まず還元力のあるガス例えば”2+co、so2等
のガスをイオン照射することにより。
導伝率を上げることができる。その後、SOG上に通常
の電子線レジストを塗布し、露光すると、余分の電子は
導伝率の高いSOGを伝わっていく。
また、二層レジストの場合、シリコン含有レジスト自身
の導伝率が高いので、レジストを伝わっていくので、電
子のチャージ、アップはなくなり、正確な微細なバター
/を多層レジスト上に電子線を用いて描画することがで
きる。
また、別の還元方法として、還元性のある溶液。
例えばRCHO(R=Hor、CH3)、(COOH)
2H2S O3等の溶液をSOGまたはシリコン含有レ
ジスト上に滴下し1表面を還元して導伝率を上げる。そ
うすることによって、チャージ、アップのない正確なパ
ターン描画を行うことができる。
作用 本発明は前記したプロセスにより、三層レジストの中間
層としての有機ポリシロキサン膜(30G)または二層
レジストの上層レジストとしてのシリコン含有レジスト
にイオン照射、または還元性溶液処理することにより、
導伝率を上げ、電子ビーム露光時のチャージアップを防
ぎ、正確な微細パターンを形成することができる。従っ
て、前記プロセスは、多層レジストを用いて電子線直接
描画を行う時、正確なパターン描画に有効に作用する。
実施例 本発明の一実施例を第1図に示す。半導体基板1上に下
層膜2として高分子有機膜を塗布し、この上に5OG3
をスピンコードした。この上から加速電圧4oxv、ド
ーズ量I X 10 ” io n!!/crIでH+
イオンを全面−括照射した(a)。次に、上層レジスト
としてPMM人レジスト5をスピンコードシ、加速電圧
2oKV、ドーズ量1’OOμC/cIIで電子線露光
を行った(b)。H+イオン照射されたSoGは導伝率
が高くなっている。メチルイソブチルケトン(MIBK
)とイソプロピルアルコール(IPA)の混合液で60
秒間現像を行った所、正確な微細パターンがあられれた
(C)。このレジストパターン5Pをマスクとして、中
間層SOGをドライエツチングし、下層膜をエツチング
して。
垂直形状の微細パターンを形成することができた((1
)。
以上のように、本実施例によれば、中間層SOG+ にHイオン照射した三層レジストを用いて電子線直接描
画を行うと、チャージアップを防ぐことができ、正確な
微細パターンを形成することができる。また、H+イオ
ン以外に、還元性のあるガス、例えばco、so□等で
あればいずれでもよい。
次に本発明の第2の実施例を第2図に示す。半導体基板
1上に下層膜2を塗布し、この上に5OG3をスピンコ
ードした。この上にアルデヒド液14を滴下し、1分間
放置し、スピン乾燥した(a)。次に、上層レジストと
してPMM人レジスト16をスピンコードし、加速電圧
20KV、ドーズ量1oOμC/crilで電子線露光
を行った(b)。アルデヒド液で表面処理したSOGは
導伝率が高くなっているので、MlBKとIPAの混合
液で、60秒間現像を行った所、正確な微細パターンが
あられれた(0)。このレジストパターン16Pをマス
クとして中間層SOG、下層膜をドライエツチングして
垂直形状の微細パターンを形成することができた(d)
以上のように1本実施例によれば、中間層SOGにアル
デヒド液で表面処理した三層レジストを用いて電子線直
接描画を行うと、チャージアップを防ぐことができ、正
確な微細パターンを形成することができる。また、アル
デヒド液以外に還元剤として作用する(COoH)2.
H2SO3等であればいずれでもよい。
次に本発明の第3の実施例を第3図に示す。半導体基板
1上に下層膜2を塗布し、この上に上層レジストとして
シリコン含有レジストであるSIRをスピンコードした
。この上から加速電圧40KV。
ドーズ量1x 1o14ions/d(でH+イオンを
全面−括照射した(IL)。次に、加速電圧20KV、
ドーズ量10μC/crlで電子線露光を行った(b)
。H+イオン照射されたシリコン含有レジストは導伝率
が高くなっているので、専用現像液で30秒間現像を行
った所、正確な微細パターンがあられれた(C)。この
レジストパターン25Pをマスクとして下層膜をドライ
エツチングして垂直形状の微細パターンを形成すること
ができた(d)。
以上のように、本実施例によれば、二層レジストの上層
レジストにH+イオンまたは他の還元性ガスイオンを照
射することによって、チャージ、アップを防ぐことがで
き、正確な微細パターンを形成することができる。また
、アルデヒド液等の還元剤として作用するもので表面処
理をしても同様の効果を得ることができる。
発明の詳細 な説明したように、本発明によれば、三層レジストの中
間層、有機ポリシロキサン膜を還元ガスイオンまたは還
元溶剤によって還元することによシ、電子線露光時にお
こるチャージ、アップを防ぐことができ、正確な微細パ
ターンを形成することができる。また、二層レジストの
上層シリコン含有レジストを同様に還元することによっ
て、露光時のチャージ、アップを防ぎ、正確な微細パタ
ーンを形成することができ、超高密度集積回路の製造に
大きく寄与するととができる。
【図面の簡単な説明】
第1図は本発明の第1の実施例方法の工程断面図、第2
図は同第2の実施例方法の工程断面図、第3図は同第3
の実施例方法の工程断面図である。 1・・・・・・半導体基板、2・・・・・・下層膜、3
・・・・・・SOG。 4.24・・・・・・Hイオン、6.16・・・・・・
PMMAレジスト、6・・・・・・電子線、14・・・
・・・アルデヒド液。 23・・・・・・SNRレジスト。 代理人の氏名 弁理士 中 尾 敏 男 ほか1名7−
−−卒導イ苓基ネ更   、Sl’−PrM門ハレジス
ト第 1121−

Claims (3)

    【特許請求の範囲】
  1. (1)半導体基板上に高分子有機膜を塗布し熱処理する
    工程と、上記高分子有機膜上に有機ポリシロキサン膜を
    塗布し熱処理した後、水素、一酸化炭素、シラン亜硫酸
    等の還元力のあるガスを上記有機ポリシロキサン膜上に
    イオン照射する工程と、上記有機ポリシロキサン膜上に
    電子線レジスト膜を塗布し熱処理する工程と、上記レジ
    スト膜にパターンを描画し現像する工程と、上記レジス
    トパターンをマスクとして上記有機ポリシロキサン膜を
    エッチングする工程と、上記有機ポリシロキサンパター
    ンをマスクとして上記高分子有機膜をエッチングする工
    程とから成る微細パターン形成方法。
  2. (2)半導体基板上に高分子有機膜を塗布し熱処理する
    工程と、上記高分子有機膜上に有機ポリシロキサン膜を
    塗布し熱処理した後、アルデヒド、シュウ酸、亜硫酸等
    の還元性のある溶液を上記有機ポリシロキサン膜上に滴
    下し上記溶液を除去する工程と、上記有機ポリシロキサ
    ン膜上に電子線レジスト膜を塗布し熱処理する工程と、
    上記レジスト膜にパターンを描画し現像する工程と、上
    記レジストパターンをマスクとして上記有機ポリシロキ
    サン膜をエッチングする工程と、上記有機ポリシロキサ
    ンパターンをマスクとして上記高分子有機膜をエッチン
    グする工程とから成る微細パターン形成方法。
  3. (3)半導体基板上に高分子有機膜を塗布し、熱処理す
    る工程と、上記高分子有機膜上に電子線レジストとして
    のシリコン含有レジストを塗布し熱処理した後、上記レ
    ジスト上に還元力のあるガスをイオン照射するか、また
    は、還元性のある溶液を滴下する工程と、上記レジスト
    膜にパターンを描画し現像する工程と、上記レジストパ
    ターンをマスクとして上記高分子有機膜をエッチングす
    る工程とから成る微細パターン形成方法。
JP62269678A 1987-10-26 1987-10-26 微細パターン形成方法 Expired - Lifetime JP2610898B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP62269678A JP2610898B2 (ja) 1987-10-26 1987-10-26 微細パターン形成方法
KR1019880013966A KR930000293B1 (ko) 1987-10-26 1988-10-26 미세패턴형성방법
US07/262,871 US4936951A (en) 1987-10-26 1988-10-26 Method of reducing proximity effect in electron beam resists
US07/520,654 US4976818A (en) 1987-10-26 1990-04-24 Fine pattern forming method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62269678A JP2610898B2 (ja) 1987-10-26 1987-10-26 微細パターン形成方法

Publications (2)

Publication Number Publication Date
JPH01111324A true JPH01111324A (ja) 1989-04-28
JP2610898B2 JP2610898B2 (ja) 1997-05-14

Family

ID=17475669

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62269678A Expired - Lifetime JP2610898B2 (ja) 1987-10-26 1987-10-26 微細パターン形成方法

Country Status (1)

Country Link
JP (1) JP2610898B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980031110A (ko) * 1996-10-31 1998-07-25 김영환 반도체 소자의 감광막 패턴 형성방법
WO2005093800A1 (ja) * 2004-03-25 2005-10-06 Matsushita Electric Industrial Co., Ltd. 不純物導入方法、不純物導入装置およびこの方法を用いて形成された半導体装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59105637A (ja) * 1982-12-09 1984-06-19 Fujitsu Ltd レジストパタ−ン形成方法
JPS6053023A (ja) * 1983-09-02 1985-03-26 Hitachi Ltd パタ−ン形成方法
JPS60262151A (ja) * 1984-06-11 1985-12-25 Nippon Telegr & Teleph Corp <Ntt> 三層レジスト用中間層材料及びその利用方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59105637A (ja) * 1982-12-09 1984-06-19 Fujitsu Ltd レジストパタ−ン形成方法
JPS6053023A (ja) * 1983-09-02 1985-03-26 Hitachi Ltd パタ−ン形成方法
JPS60262151A (ja) * 1984-06-11 1985-12-25 Nippon Telegr & Teleph Corp <Ntt> 三層レジスト用中間層材料及びその利用方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980031110A (ko) * 1996-10-31 1998-07-25 김영환 반도체 소자의 감광막 패턴 형성방법
WO2005093800A1 (ja) * 2004-03-25 2005-10-06 Matsushita Electric Industrial Co., Ltd. 不純物導入方法、不純物導入装置およびこの方法を用いて形成された半導体装置
US7682954B2 (en) 2004-03-25 2010-03-23 Panasonic Corporation Method of impurity introduction, impurity introduction apparatus and semiconductor device produced with use of the method

Also Published As

Publication number Publication date
JP2610898B2 (ja) 1997-05-14

Similar Documents

Publication Publication Date Title
KR930000293B1 (ko) 미세패턴형성방법
JP2532589B2 (ja) 微細パタ―ン形成方法
EP0021719A2 (en) Method for producing negative resist images, and resist images
JPH01111324A (ja) 微細パターン形成方法
US6566274B1 (en) Lithography process for transparent substrates
JP3118887B2 (ja) パターン形成方法
US4508813A (en) Method for producing negative resist images
JPH03138922A (ja) 微細パターン形成方法
JP4675450B2 (ja) 薄膜パターンの形成方法
JPS63254729A (ja) レジストパタ−ンの形成方法
JPH01218021A (ja) 微細パターン形成方法
WO1983003485A1 (en) Electron beam-optical hybrid lithographic resist process
JPH0778756A (ja) 微細パターン形成方法
JPH02101469A (ja) 微細パターン形成方法
JPH06110214A (ja) レジストパターンの形成方法
JPH02174216A (ja) 半導体装置の製造方法
JP4017231B2 (ja) 化学増幅レジストの感度促進方法およびパターン形成方法
JPH03141632A (ja) パターン形成法及び半導体装置の製造方法
JPH0779076B2 (ja) 半導体装置の製造方法
JPH0354817A (ja) パタン形成方法
JPH03188447A (ja) レジストパターンの形成方法
KR100208321B1 (ko) 패턴형성방법
JPS6054775B2 (ja) ドライ現像方法
JPS63254728A (ja) レジストパタ−ンの形成方法
JPH02252231A (ja) 微細パターン形成方法