JP4675450B2 - 薄膜パターンの形成方法 - Google Patents
薄膜パターンの形成方法 Download PDFInfo
- Publication number
- JP4675450B2 JP4675450B2 JP2000112564A JP2000112564A JP4675450B2 JP 4675450 B2 JP4675450 B2 JP 4675450B2 JP 2000112564 A JP2000112564 A JP 2000112564A JP 2000112564 A JP2000112564 A JP 2000112564A JP 4675450 B2 JP4675450 B2 JP 4675450B2
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- resist
- thin film
- silicon
- resist pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Photosensitive Polymer And Photoresist Processing (AREA)
- Materials For Photolithography (AREA)
- Drying Of Semiconductors (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Description
【発明の属する技術分野】
本発明は、薄膜パターンと、その形成方法に関し、さらに詳しく述べると、上層のレジストパターンをドライエッチング処理によって下層に転写することによって微細な薄膜パターンを形成する方法に関する。本発明の薄膜パターンは、例えば、半導体装置、磁気ヘッドなどの各種の電子機器の1構成員として、あるいはそのようなデバイスの製造においてフォトマスクなどとして、有利に使用することができる。
【0002】
【従来の技術】
周知の通り、電子機器用の微細パターンの形成のため、薄膜形成技術と写真蝕刻技術(リソグラフィ)が多用されており、また、このような加工技術の進歩によって、電子機器に実装される素子はますます微細化される傾向にある。したがって、現在、ULSI、磁気ヘッドなどのような電子回路機器が実用化されるようになっている。
【0003】
さらに具体的に説明すると、電子回路機器の微細な配線パターンの形成では、下記の工程:
(1)被加工基板上に配線材料からなる薄膜を例えば蒸着によって形成し、
(2)被加工基板上の薄膜の上にさらにレジスト材料を塗布してレジスト膜を形成し、
(3)レジスト膜を、その上に配置したマスクを介して、可視光、紫外線、遠紫外線、X線等の放射線に選択的に露光することによって、あるいは電子線の径を絞って直接描画することによって、レジスト膜の溶解特性を選択的に変化せしめ、
(4)現像によって、レジスト膜をその溶解特性に従って選択的に溶解除去してレジストパターンを形成し、そして
(5)レジストパターンをマスクとして、下地の配線材料の薄膜をウエットエッチング又はドライエッチングすること
によって微細な配線パターンを形成する方法などが実用化されている。
【0004】
ところで、近年において、ULSIのデュアルダマシンプロセスやフォトマスク用電子線露光の近接効果防止プロセス、磁気抵抗効果型ヘッド(MRヘッド)のライト磁極形成プロセス、マルチチップモジュール(MCM)のスルーホール形成プロセス、さらにはマイクロマシニング用パターン形成プロセスなどにおいては、微細で高アスペクト比のパターンを高精度に形成することが不可欠となっている。また、一方で次世代リソグラフィとして検討されているArFエキシマ光、真空紫外線(VUV)、極端紫外線(EUV)等を露光源として使用したリソグラフィでは、使用されるレジスト材料の透過率が低いことから、レジスト膜を薄膜化することが不可欠となってきている。
【0005】
上記したような課題、すなわち、微細で高アスペクト比のパターンを高精度に薄膜の形で形成することを解決するため、表面イメージング法が検討されている。表面イメージング法は、レジスト膜をパターニングした後、それによって得られたレジストパターンをドライエッチングで下地に転写する方法であり、シリコン(Si)含有レジスト法と表面シリル化法とがある。
【0006】
しかしながら、従来の表面イメージング法では、上層のレジストパターンを下層にドライエッチングで転写する際に、上層のSi含有レジストパターンのエッチング耐性を十分に大きくできないため、転写時の寸法変動が大きいという問題がある。すなわち、上層のレジストパターンをマスクとして下層をドライエッチングにより選択的に除去する際に、上層のパターンの膜減りに原因して下層が余計に除去されてしまい、パターン寸法が先細りになるという問題である。
【0007】
上層のSi含有レジストパターン(マスク)に原因するこの問題を解決するため、上層レジストのSi含有率を高めたり膜厚を増大させたりすることも試みられているが、高解像性を保ちつつ実質的な精度でパターンを転写できないという問題が依然として残されている。
また、特開平4−250624号公報では、上層のSi含有レジストパターンに原因する上述の問題を解決することが目的ではないが、上層のレジストパターンをマスクとして下層のSiO2 膜をドライエッチングで選択的に除去してSiO2 絶縁膜を形成する際の問題点、すなわち、▲1▼レジストパターンのアスペクト比が高い場合に、エッチングガスが下層まで到達しないので、レジストパターンがSiO2 膜に正確に転写されないこと、及び▲2▼レジストパターンとSiO2 膜のエッチングの選択比がエッチング条件によって変化する場合に、得られるSiO2 パターンの形状が著しく変化すること、を解決するため、SiO2 パターンの形成工程で、ドライエッチングを行わないことを提案している。すなわち、このSiO2 絶縁膜の形成方法は、Si含有レジスト膜を半導体基板上に形成した後、そのSi含有レジスト膜をパターニングし、さらにそのSi含有レジストパターンをO2プラズマの照射によってSiO2 パターンに変換し、これを絶縁膜として用いることを特徴としている。しかし、このパターン形成方法はSiO2 パターンを絶縁膜として使用するものであるので、このパターンを特にドライエッチングのマスクとして利用し、下地に転写することについてや、高アスペクト比のパターンを得る手法に関することについての教示がない。
【0008】
【発明が解決しようとする課題】
本発明は、上記したような従来の技術の問題点を解決して、ドライエッチング時においてエッチングの選択比を高めることができ、よって、薄膜パターンを高アスペクト比で高精度に形成することができ、転写の際のパターン寸法の細りを抑えることのできる薄膜パターンの形成方法を提供することにある。
【0009】
本発明は、また、各種の電子部品においてその構成員として使用したり、さもなければ、そのような電子部品の製造に用いるフォトマスクを製造する際に使用することのできる微細な薄膜パターンを提供することにある。
【0010】
【課題を解決するための手段】
本発明者らは、上記した目的を達成すべく鋭意研究した結果、被加工基板上に薄膜パターンを形成する際に、被加工基板上にすでに形成されている薄膜をドライエッチング処理によって選択的に除去する工程において、ドライエッチング処理に対して耐性が付与されたシリコン含有材料由来のレジストパターンをマスクとして実施すること、また、そのために、ドライエッチング処理に先がけて、レジストパターンをガラス化処理することが有用であるという知見を得、本発明を完成した。
【0011】
本発明は、その1つの面において、被加工基板上に形成された薄膜パターンであって、前記薄膜パターンが、パターニングとそれに続くガラス化処理によって形成されたシリコン含有材料由来のレジストパターンをマスクとし、そのレジストパターンを前記被加工基板上にすでに形成されている薄膜にドライエッチング処理で転写することによって形成されたものであることを特徴とする薄膜パターンにある。
【0012】
また、本発明は、そのもう1つの面において、被加工基板上に薄膜パターンを形成する方法であって、下記の工程:
前記被加工基板上に、前記薄膜パターンの薄膜形成材料から所定の膜厚で下地層を形成し、
前記下地層の上に、露光及び現像によって前記薄膜パターンに相当するレジストパターンを形成し、
前記レジストパターンをガラス化し、そして
前記レジストパターンをマスクとし、前記レジストパターンを前記下地層にドライエッチング処理で転写すること
を含んでなることを特徴とする薄膜パターンの形成方法にある。
【0013】
【発明の実施の形態】
次いで、本発明をその実施の形態についてさらに詳しく説明する。
図1は、本発明による薄膜パターンの典型例を示した断面図である。図示の例では、被加工基板1の上に、パターニングとそれに続くガラス化処理によって形成されたシリコン含有材料由来のレジストパターン3(以下、上層レジストパターンともいう)と、そのレジストパターン3をマスクとしてドライエッチング処理によって形成された薄膜パターン2(通常、レジスト材料からなり、したがって、以下、下層レジストパターンともいう)とが形成されている。また、本発明の薄膜パターンでは、必要に応じて、マスクとして使用したレジストパターン3が、フッ酸による洗浄やフッ素プラズマ処理によって除去されていてもよい。また、薄膜パターン2が、レジスト材料以外の機能性材料から形成されていてもよい。すなわち、薄膜パターン2が、ドライエッチング処理によって選択的に除去され得る配線材料などから形成されていてもよい。さらに、図示しないけれども、被加工基板1は、その表面にコロナ放電処理やその他の表面処理が施されていてもよく、あるいは被加工基板1とその上の薄膜パターン2の間に、電子機器などの分野において一般的な任意の保護膜や中間層が介在せしめられていてもよい。例えば、MRヘッドの場合には、アルチック(Al2 O3 TiC)基板からなる被加工基板1の表面を純水洗浄、O2プラズマ処理、そして超音波洗浄により処理した後、アルミナ(Al2 O3 )保護膜を形成することができる。
【0014】
本発明の実施において、被加工基板は、特に限定されるものではなく、電子機器の分野で通常使用されている基板を任意に使用することができる。適当な基板は、例えば、半導体装置の製造に一般的に使用されている半導体基板、例えば、シリコン基板、GaAs基板など、MRヘッド等の磁気ヘッドで使用されている基板、例えば、アルチック基板など、フォトマスク基板、例えば、金属薄膜を表面に有するガラス基板などを挙げることができる。このような被加工基板は、必要に応じて、その表面が表面処理されていてもよく、あるいはめっき層やその他の被膜を有していてもよい。
【0015】
薄膜パターンは、そのパターンが上層のレジストパターンをマスクとしたドライエッチング法によって形成され得る限り、任意の薄膜形成材料から形成するができる。すなわち、多層レジスト法の下層レジストであってもよく、あるいは、例えば導電膜、絶縁膜、電極等のように、電子機器の1構成員であってもよい。このような薄膜は、例えば、塗布、スパッタリング、蒸着などの常用の成膜法を使用して任意の膜厚で形成することができ、必要に応じて、エッチングなどによってパターン化されていてもよい。
【0016】
薄膜パターンの膜厚は、その薄膜パターンの使用目的やパターン形成の条件などに応じて広い範囲で変更することができるけれども、なるべく高いアスペクト比を得ることが望ましいことを考慮した場合、通常、0.01〜1,000μm の範囲であることが好ましく、さらに好ましくは、0.1〜100μm の範囲である。この薄膜パターンの膜厚が0.01μm を下回る場合には、特に本プロセスを適用する必要はなく、反対に、1,000μm を上回る膜厚をそなえた薄膜パターンは、常用のドライエッチング処理の場合、パターンの変形等の欠陥をともなうおそれがある。
【0017】
上記した薄膜パターンの形成においてマスクとして使用されるレジストパターンは、薄膜形成材料の上にシリコン含有材料の薄膜を所定の膜厚で被着することによって形成することができる。シリコン含有材料の被着には、その材料をスピンコート法やその他の塗布法で塗布して乾燥する方法を有利に使用することができる。さもなければ、シリコン含有材料の被着は、必要に応じて、スパッタリング、蒸着などの常用の成膜法を使用して実施してもよい。引き続いて、レジストパターンの形成のため、シリコン含有材料の薄膜を所望のパターンで露光し、現像する。この露光及び現像工程は、使用したシリコン含有材料の種類(ポジ型又はネガ型)に応じて、薄膜パターン形成部位のみに露光を施してその露光領域を現像液に不溶化し、非露光領域を現像液で溶解除去する方法、あるいは薄膜パターン形成部位を除いて露光を施してその露光領域を現像液に可溶化し、露光領域を現像液で溶解除去する方法で実施することができる。いずれの方法でも、露光及び現像の条件は、通常用いられている条件でよい。
【0018】
また、通常のレジストを露光し、露光部位の極性を変化させ、引き続きこれをシリル化剤にさらして選択的にシリル化することで、シリコン含有パターンを得る方法も用いることができる。
本発明に従うと、このようにして形成されたレジストパターンをドライエッチング法で下地の薄膜に転写する前、レジストパターンのシリコン含有材料をガラス化処理して、対応のSiO2 に変換する。ここで、「ガラス化処理」とは、シリコン含有材料の表面から有機成分を除去して強固なSi−O結合の含有量を高め、よりガラス(SiO2 )に近い形へと変換することを意味している。本発明では、このようなガラス化工程を行うことで、引き続いて実施するドライエッチングの選択比を高め、ドライエッチングの寸法シフト(転写の際のパターン寸法の細りなど)を大幅に低減できる。
【0019】
レジストパターンを形成するためのシリコン含有材料としては、この技術分野においてレジストとしての有用性が評価されているいろいろなシリコン含有材料を使用することができるが、その使用目的に鑑みて、パターニングとその後のガラス化処理によって、ドライエッチングに対する優れた耐性を発現できるようなシリコン含有材料でなければならない。適当なシリコン含有材料は、有機珪素ポリマー、例えば、主鎖が珪素原子からなるポリマー、例えばポリシラン、主鎖が珪素原子及び炭素原子からなるポリマー、例えばポリカルボシランなど、主鎖が珪素原子、ヘテロ原子、酸素原子からなるポリマー、例えばポリシロキサン(シリコーン)、ポリシラザン、ポリメタロシロキサンなど、及びその他の有機珪素ポリマーである。
【0020】
本発明者らは、このような有機珪素ポリマーのなかでも、3次元骨格のシロキサン結合を分子中に有するオルガノシリコーンが、シリコン含有材料として特に有用であることを確認した。このようなオルガノシリコーンは、耐熱性が大であるばかりでなく、3次元骨格の存在に由来してSi含有量が多く、したがってガラス化処理を容易に実施することができ、また、高Si含有量の帰結として有機基の量が少なく、したがってよりガラスに近い形に変換可能である。実際に、このオルガノシリコーンを使用すると、ドライエッチングによってレジストパターンの転写の行う間に、そのレジストパターンがほとんど削られることがない。3次元骨格のシロキサン結合を分子中に有するオルガノシリコーンとしては、いろいろな化合物があるけれども、本発明の実施に好適な化合物は、例えば、下記一般式(1)又は(2)によって表される化合物などである。
【0021】
【化1】
【0022】
上記したシリコン含有パターンのガラス化処理は、好ましくは、シリコン含有パターンを酸化すること又はシリコン含有パターンを架橋させることによって行うことができ、さもなければ、シリコン含有パターンの酸化に続けてそれを架橋させるなどして、このような2方法を組み合わせて行ってもよい。シリコン含有パターンの酸化は、特に有機成分を除去してガラス化を進行させるのに有効であり、また、シリコン含有パターンの架橋は、耐熱性やドライエッチング耐性を高めるのに有効である。
【0023】
さらに説明すると、シリコン含有パターンを酸化する方法は、特に限定されるわけではないけれども、オゾン酸化処理が特に有効である。具体的には、オゾン発生機で発生させたオゾンを処理容器に導入し、その処理容器内に配置したシリコン含有パターンをオゾン雰囲気にさらす方法を有利に使用することができる。さもなければ、シリコン含有パターンに対して等方性の酸素プラズマ処理を行う方法も有利に使用することができる。
【0024】
また、シリコン含有パターンを架橋させる方法は、特に限定されるわけではないけれども、電子線の照射処理や、遠紫外線の照射処理、真空紫外線の照射処理などによって有利に実施することができる。それぞれの処理の好ましい実施条件を以下に説明する。
電子線の照射処理:市販のEBキュア装置などを用いることができる。照射の均一性を向上させるために、被照射基板又は光源を摺動することが好ましい。
遠紫外線の照射処理:市販のHgランプやHg−Xeランプ、あるいはKrF,KrCl,XeClのエキシマ光による装置などを用いることができる。照射の均一性を向上させるために、被照射基板又は光源を摺動することが好ましい。また、オゾン酸化を同時に行うためには、空気中での照射が好ましい。
真空紫外線の照射処理:市販のD2 ランプ光あるいはXe2 ,Kr2 ,Ar2 のエキシマ光による装置などを用いることができる。照射の均一性を向上させるために、被照射基板又は光源を摺動することが好ましい。空気中、不活性ガス中および真空中で照射することができる。
【0025】
また、シリコン含有パターンを酸化しながら架橋させる方法は、特に限定されるわけではないけれども、酸素含有雰囲気(空気も含む)中で電子線の照射や、遠紫外線の照射、真空紫外線の照射などを行うことによって有利に実施することができる。特に、真空紫外線の照射を行う場合には、キセノン(Xe)エキシマ光を好ましく用いることができ、その際、処理容器内の被加工基板と真空紫外線の照射面との距離が7mm以下であると、酸化と架橋の処理を同時に効果的に行うことができる。
【0026】
さらにまた、上記したような酸化処理、架橋処理、あるいは酸化とそれに続く架橋処理は、加熱ランプなどを使用して被加工基板を加熱しながら実施するのが好ましい。処理効率が高められるからである。被加工基板の加熱温度は、広い範囲で変更することができるというものの、通常、50〜300℃の範囲であるのが好ましい。加熱温度が50℃を下回ると、所期の処理促進を達成することができず、反対に300℃を上回ると、素子の損傷やレジストパターンの軟化などを引き起こすおそれがある。
【0027】
引き続いて、得られたガラス化レジストパターンをマスクとしてドライエッチングを行い、そのレジストパターンを下地の薄膜形成材料に転写する。ドライエッチングは、常用の技法にしたがって行うことができる。適当なドライエッチング法の一例として、以下に列挙するものに限定されるわけではないけれども、プラズマエッチング、反応性イオンエッチング(RIE)、イオンビームエッチングなどを挙げることができる。どの方法も、通常、一般的なエッチング条件を適用して実施することができる。例えば、プラズマエッチングは、高密度プラズマドライエッチング装置を使用して、次のような処理条件で実施することができる。
【0028】
ガス圧:1〜10mTorr
印加周波数:13.56MHz
酸素流量:5〜50sccm
rfパワー:バイアス100〜300W、コイル300〜800W
上記したようなドライエッチングによって、レジストパターンを下地の薄膜形成材料に高精度で転写することができる。その際、得られる薄膜パターンにおいて変形や先細り等の欠陥は発生しない。
【0029】
本発明の薄膜パターンにおいて、そのアスペクト比(薄膜パターンの幅:高さの比)は、その薄膜パターンの使途などに応じて広い範囲で変更することができ、通常、1:1〜1:30の範囲である。この薄膜パターンの場合には、半導体プロセスの場合に一般的な〜1:2程度の比較的に低いアスペクト比から、磁気ヘッドプロセスの場合に一般的な〜1:30程度の非常に高いアスペクト比まで、所望に応じて任意にアスペクト比をコントロールし得るという点で注目に値する。また、磁気ヘッドの磁極のように、ライトコア幅が〜0.5μm で、レジスト膜の膜厚が約10μm である場合(すなわち、アスペクト比が〜1:20)でも、満足のいく形で寸法精度を出すことができるという点でも注目に値する。
【0030】
本発明に従うと、被加工基板上に薄膜パターンを形成する方法も提供される。このパターン形成方法は、上記の薄膜パターンの説明から容易に理解できるであろうが、さらなる理解のため、図2を参照しながら、パターン形成工程を順を追って説明することにする。
先ず、図2の工程(A)に示すように、被加工基板1の上に、薄膜パターンを形成するための材料を所定の膜厚で塗布して下地層12を形成する。さらに、この薄膜形成材料からなる下地層12の上に、本発明の実施において好適なシリコン含有材料を所定の膜厚で塗布してレジスト層13を形成する。下地層12及びレジスト層13の形成は、それぞれ、前記したようにして有利に実施することができる。
【0031】
上記のようにして下地層12及びレジスト層13を順次形成した後、工程(B)で、レジスト層13のパターニングを行う。例えば、使用したシリコン含有材料がネガ型レジストである場合、レジスト層13を所望とする薄膜パターンに相当する露光パターンにさらして露光領域を現像液に不溶化し、非露光領域のみを溶解除去する。図示のような、薄膜パターンに相当するレジストパターン13が得られる。
【0032】
次いで、先の工程で形成したレジストパターン13をガラス化する。このガラス化工程は、先に説明したように、Si含有パターンのオゾン酸化処理、等方性の酸素プラズマ処理等の酸化処理によって有利に実施することができ、また、好ましくは、この酸化処理に加えて、Si含有パターンの架橋を実施することができる。Si含有パターンの架橋工程は、架橋に好適な高エネルギー線である電子線や真空紫外線などを照射することによって有利に実施することができる。さらに、このガラス化工程は、Si含有パターンを酸化しながら架橋を実施すること、例えば、空気中やその他の酸素含有雰囲気中で加熱下に遠紫外線、真空紫外線などを照射することによっても有利に実施することができる。真空紫外線としては、オゾンの発生率が高く、Si含有パターンを架橋させることができ、装置も低価格であることから、Xeエキシマ光を有利に使用することができる。さらにまた、このような酸化工程や架橋工程は、先にも説明したように、通常、50〜300℃の温度に加熱した状態で実施するのが好ましく、特に、分子運動の観点からは、250〜300℃の温度が好適である。工程(C)に示すように、ガラス化されたレジストパターン3が得られる。
【0033】
次いで、工程(D)に示すように、ガラス化されたレジストパターン3をマスクとして使用して、その下の薄膜形成材料からなる下地層12をドライエッチング処理する。図示のように下地層12が徐々にエッチングされていき、最終的には、図1に示したように、レジストパターン3が下地層12に正確に転写されて、所望とする薄膜パターン2を得ることができる。
【0034】
本発明の薄膜パターン及びその形成方法は、いろいろな分野で有利に使用することができる。例えば、薄膜パターンを多層レジスト法のレジストパターンとして使用することができる。すなわち、2層レジスト法の場合、薄膜パターンを下層レジストとして、その上のシリコン含有パターンを上層レジストとして、それぞれ使用することができる。このようにして形成されたレジストパターンは、そのレジストパターンの下地をエッチングする際に、マスクとして有利に使用することができる。
【0035】
また、本発明の薄膜パターンは、半導体装置、磁気ヘッド等の電子機器の1構成員として有利に使用することができる。具体的には、そのレジストパターンの種類に依存するけれども、レジストパターンそのものを電子機器の絶縁膜、配線、電極などの機能性要素として使用することができる。
図3は、本発明の薄膜パターンをMRヘッドのライト磁極の形成に使用した例を示したものである。図示の例では、幅が狭く通常精度を出して加工することが困難であるとされているライトコア幅〜1μm のライト磁極24が、めっきベース22を備えたアルチック(Al2 O3 TiC)基板21の上に形成されている。ライト磁極24を形成するため、アルチック基板21の表面にNiFeを塗布、スパッタリング、蒸着などによって成膜してめっきベース22を形成した後、薄膜形成材料及びシリコン含有材料を順次塗布し、さらにそれらの材料をパターニングする。次いで、得られたレジストパターン3を本発明に従いガラス化した後、そのレジストパターン3を下地の薄膜形成材料に転写する。高アスペクト比の薄膜パターン2が得られる。実際、このようにして得ることのできるライトコア幅wは約1μm であり、薄膜パターン2とその上のレジストパターン3の合計高さ(すなわち、ライトコアの深さ)は約10μm である。引き続いて、アルチック基板21をNiFeのめっき浴に浸漬してめっきを行う。図示しないが、薄膜パターン2とその上のレジストパターン3を溶解除去すると、NiFeからなるライト磁極24が得られる。
【0036】
本発明の薄膜パターンは、上述のように、MRヘッドのライト磁極の形成に有利に使用することができる。このようなパターンめっきプロセスは、また、MRヘッドの上部シールド(下部磁極)、上部磁極、ライトコイルなどの形成にも有利に使用することができる。
【0037】
【実施例】
引き続いて、本発明をその実施例について説明する。
実施例1
ガラスからなるフォトマスク基板の上にクロム及び酸化クロムをそれぞれ膜厚0.06μm 及び0.03μm で成膜した後、スルホン化ポリアニリン系有機導電性材料(三菱レイヨン製)を膜厚2μm で塗布し、100℃で5分間にわたってハードベークした。このようにして下層レジストを形成した後、上層レジストを形成するため、末端にクロロメチルフェニルエチル基とメチル基を有する3次元ポリフェニレンシロキサンレジスト(特許第1911959号参照)を膜厚0.2μm で塗布し、100℃で1分間にわたってプリベークした。次いで、上層レジストパターンの形成のため、上層レジストのみについて電子線露光と有機溶剤による現像を行った。ここで、露光条件は、加速電圧30kV、16μC/cm2 であり、また、現像液として使用した有機溶剤は、芳香族炭化水素であった。0.2μm のライン・アンド・スペースの上層レジストパターンが得られた。
【0038】
上層レジストパターンの形成後、そのガラス化を行った。上層レジストパターンを備えた基板にXeエキシマ光を照射した。光源は、Xeエキシマランプ(ウシオ電機製、商品名「UER200−172」)であり、照射距離(光源から基板までの距離)は5mmであり、そして空気中での照射量は200mJ/cm2 であった。
【0039】
その後、平行平板型ドライエッチング装置に基板を入れ、印加周波数13.56MHz、rfパワー0.22W/cm2 の条件で下層レジストの酸素プラズマエッチングを行った。上層のラインパターンが下層レジストに転写され、2層構造のラインパターンが得られた。得られたラインパターンを走査電子顕微鏡で観察したところ、上層ラインパターンは細ることなく下層レジストに転写されていることが観察された。また、本例の場合、上層レジストの下層レジストに対するエッチング選択比は、約100倍であった。
比較例1
前記実施例1に記載の手法を繰り返したが、本例の場合、比較のため、ガラス化工程(Xeエキシマ光の照射工程)を省略した。その結果、下層レジストの酸素プラズマエッチングによって上層のラインパターンを下層レジストに転写した時、10〜20%のパターンの細りが観察された。また、上層ラインパターンの形状を観察したところ、前記実施例1と比較して、パターンエッジの大きな変形が確認された。さらに、上層レジストの下層レジストに対するエッチング選択比は、前記実施例1と比較して、30〜50%の低下があることが確認された。
実施例2
シリコンウエハに下層レジスト(シップレー社製、商品名「MP−1300」)を膜厚0.5μm で塗布し、200℃で10分間にわたってハードベークした。このようにして下層レジストを形成した後、上層レジストを形成するため、末端にクロロメチルフェニルエチル基とカルボキシプロピル基、メチル基を有する3次元シロキサンレジスト(特開平11−130860号参照)を膜厚0.05μm で塗布し、100℃で1分間にわたってプリベークした。次いで、上層レジストパターンの形成のため、上層レジストのみについて真空紫外線(VUV)露光とアルカリ水溶液による現像を行った。ここで、露光量は20mJ/cm2 であった。0.12μm のライン・アンド・スペースの上層レジストパターンが得られた。
【0040】
上層レジストパターンの形成後、そのガラス化を行った。上層レジストパターンを備えた基板に遠紫外線を照射した。光源は、水銀ランプ(ウシオ電機製)であり、照射距離(光源から基板までの距離)は10mmであり、そして空気中での照射量は500mJ/cm2 であった。
その後、平行平板型ドライエッチング装置に基板を入れ、印加周波数13.56MHz、rfパワー0.22W/cm2 の条件で下層レジストの酸素プラズマエッチングを行った。上層のラインパターンが下層レジストに転写され、2層構造のラインパターンが得られた。得られたラインパターンを走査電子顕微鏡で観察したところ、上層ラインパターンは細ることなく下層レジストに転写されていることが観察された。また、本例の場合、上層レジストの下層レジストに対するエッチング選択比は、約80倍であった。
【0041】
比較のため、ガラス化工程(遠紫外線の照射工程)を省略して上記の手法を繰り返したところ、上層ラインパターンが細った状態で下層レジストに転写されていること、また、上層レジストの下層レジストに対するエッチング選択比は、上記の手法の場合に比較して約30%の低下があること、が確認された。
実施例3
アルチック基板の上にNiFeめっきベースを施した後、下層レジスト(クラリアント社製、商品名「AZP−4620」)を膜厚5μm で塗布し、180℃で10分間にわたってハードベークした。このようにして下層レジストを形成した後、上層レジスト(富士フィルムオーリン社製、商品名「FH−SP」)を膜厚1.0μm で塗布し、90℃で2分間にわたってプリベークした。次いで、上層レジストパターンの形成のため、上層レジストのみについてi線露光と有機溶剤による現像を行った。ここで、露光量は200mJ/cm2 であり、また、現像液は“ZTMA100”(日本ゼオン製)であった。0.4μm のライン・アンド・スペースの上層レジストパターンが得られた。
【0042】
上層レジストパターンの形成後、そのガラス化を行った。上層レジストパターンを備えた基板を平行平板型ドライエッチング装置に入れ、ガス圧50 mTorr、印加周波数13.56MHz、酸素流量50sccm、rfパワー0.05W/cm2 の等方性の高い条件で10秒間にわたって酸素プラズマ処理を行った。
上記のようにして上層レジストの酸化を進行させた後、ICPプラズマエッチング装置で、ガス圧3 mTorr、酸素流量10sccm、プラテンパワー200W、コイルパワー600Wの条件で下層レジストの酸素プラズマエッチングを行った。上層のラインパターンが下層レジストに転写され、2層構造のラインパターンが得られた。得られたラインパターンを走査電子顕微鏡で観察したところ、上層ラインパターンは細ることなく下層レジストに転写されていることが観察された。また、本例の場合、上層レジストの下層レジストに対するエッチング選択比は、約30倍であった。
【0043】
次に、このレジストパターンの開口した部分に厚さ3μm のNiFe膜をめっき法により製膜し、次にレジスト膜を剥離液“MS2001”(富士フィルムオーリン社製)にて剥離した。これにより、MRヘッドのライト磁極を再現性よく形成できた。
比較のため、ガラス化工程(酸素プラズマ処理)を省略して上記の手法を繰り返したところ、上層ラインパターンが細った状態で下層レジストに転写されていること、また、上層レジストの下層レジストに対するエッチング選択比は、上記の手法の場合に比較して約25%の低下があること、が確認された。
〔付記〕
本発明は、特許請求の範囲との関連においてまとめると、下記の通りである。
【0044】
(付記1) 被加工基板上に形成された薄膜パターンであって、前記薄膜パターンが、パターニングとそれに続くガラス化処理によって形成されたシリコン含有材料由来のレジストパターンをマスクとし、そのレジストパターンを前記被加工基板上にすでに形成されている薄膜にドライエッチング処理で転写することによって形成されたものであることを特徴とする薄膜パターン。(1)
(付記2) 前記シリコン含有材料のガラス化が、前記シリコン含有材料のパターンを酸化すること及び(又は)架橋させることによって行われたものであることを特徴とする付記1に記載の薄膜パターン。(2)
(付記3) 前記シリコン含有材料が、3次元骨格のシロキサン結合を分子中に有するオルガノシリコーンであることを特徴とする付記1又は2に記載の薄膜パターン。(3)
(付記4) 前記レジストパターンが、多層レジスト法の上層レジストであることを特徴とする付記1〜3のいずれか1項に記載の薄膜パターン。(4)
(付記5) 前記薄膜パターンが、半導体装置、磁気ヘッド等の電子機器の1構成員として使用されることを特徴とする付記1〜3のいずれか1項に記載の薄膜パターン。
【0045】
(付記6) 被加工基板上に薄膜パターンを形成する方法であって、下記の工程:
前記被加工基板上に、前記薄膜パターンの薄膜形成材料から所定の膜厚で下地層を形成し、
前記下地層の上に、露光及び現像によって前記薄膜パターンに相当するレジストパターンを形成し、
前記レジストパターンをガラス化し、そして
前記レジストパターンをマスクとし、前記レジストパターンを前記下地層にドライエッチング処理で転写すること
を含んでなることを特徴とする薄膜パターンの形成方法。(5)
(付記7) 前記レジストパターンのガラス化工程を、前記レジストパターンを酸化すること及び(又は)架橋させることによって行うことを特徴とする付記6に記載の薄膜パターンの形成方法。(6)
【0046】
【発明の効果】
以上に説明したように、本発明によれば、シリコン含有材料のドライエッチング耐性を向上させることができるので、シリコン含有材料に由来するレジストパターンを下地に転写するためにドライエッチングを行う際に寸法シフトを低減でき、電子回路素子等の微細パターンの形成及びその歩留りの向上を図ることができ、さらには、製造される電子機器の信頼性の大幅な向上を達成することができる。
【図面の簡単な説明】
【図1】本発明による薄膜パターンの一例を示した断面図である。
【図2】図1に示した薄膜パターンの形成方法を順を追って示した断面図である。
【図3】本発明の薄膜パターン形成方法をMRヘッドのライト磁極の形成に応用した例を示した断面図である。
【符号の説明】
1…被加工基板
2…薄膜パターン
3…レジストパターン
12…下地層
13…レジスト層
21…アルチック基板
22…めっきベース
24…NiFeめっき
Claims (2)
- 被加工基板上に、レジスト材料からなる下地層を形成し、
前記下地層の上に、露光及び現像液による現像によって、3次元骨格のシロキサン結合を分子中に有し、末端にクロロメチルフェニルエチル基を有するオルガノシリコーンからなるシリコン含有材料のレジストパターンを形成し、
前記シリコン含有材料のレジストパターンをガラス化処理し、
前記露光及び現像液による現像と、それに続く前記ガラス化処理によって前記下地層の上面のみに形成された前記シリコン含有材料のレジストパターンをマスクとし、
前記マスクを前記下地層にドライエッチング処理で転写することを含んでなり、
前記ガラス化処理は、照射処理を用いて前記シリコン含有材料のレジストパターンを酸化しながら架橋させることによって行い、
前記照射処理は、前記被加工基板を加熱しながら、酸素含有雰囲気中で真空紫外線としてキセノンエキシマ光を用いる
ことを特徴とする薄膜パターンの形成方法。 - 前記シリコン含有材料のレジストパターンが、多層レジスト法の上層レジストであることを特徴とする請求項1に記載の薄膜パターンの形成方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000112564A JP4675450B2 (ja) | 2000-04-13 | 2000-04-13 | 薄膜パターンの形成方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000112564A JP4675450B2 (ja) | 2000-04-13 | 2000-04-13 | 薄膜パターンの形成方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001297970A JP2001297970A (ja) | 2001-10-26 |
JP4675450B2 true JP4675450B2 (ja) | 2011-04-20 |
Family
ID=18624710
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000112564A Expired - Fee Related JP4675450B2 (ja) | 2000-04-13 | 2000-04-13 | 薄膜パターンの形成方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4675450B2 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7468227B2 (en) | 2004-11-16 | 2008-12-23 | Applied Materials, Inc. | Method of reducing the average process bias during production of a reticle |
JP4795356B2 (ja) * | 2005-08-30 | 2011-10-19 | 独立行政法人理化学研究所 | 微細パターン形成方法 |
JP6944255B2 (ja) * | 2017-03-14 | 2021-10-06 | Hoya株式会社 | 転写用マスクの製造方法、および半導体デバイスの製造方法 |
JP7039865B2 (ja) * | 2017-05-26 | 2022-03-23 | 大日本印刷株式会社 | パターン形成方法、凹凸構造体の製造方法、レプリカモールドの製造方法、レジストパターン改質装置及びパターン形成システム |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04176123A (ja) * | 1990-11-08 | 1992-06-23 | Nec Corp | 半導体装置の製造方法 |
JPH0794477A (ja) * | 1993-09-22 | 1995-04-07 | Hitachi Ltd | ドライエッチング方法 |
JPH07261398A (ja) * | 1994-02-25 | 1995-10-13 | At & T Corp | エネルギー感受性材料及びそれらの使用方法 |
JPH08181091A (ja) * | 1994-12-27 | 1996-07-12 | Hitachi Ltd | パターン形成方法 |
JPH11130860A (ja) * | 1997-08-29 | 1999-05-18 | Fujitsu Ltd | ケイ素含有ポリマ並びにこれを用いたレジスト組成物及びレジストパターン形成方法 |
JP2000031118A (ja) * | 1998-07-08 | 2000-01-28 | Toshiba Corp | パターン形成方法 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6457618A (en) * | 1987-08-27 | 1989-03-03 | Nec Corp | Pattern forming method |
JPH04250624A (ja) * | 1991-01-25 | 1992-09-07 | Oki Electric Ind Co Ltd | パターン形成方法 |
-
2000
- 2000-04-13 JP JP2000112564A patent/JP4675450B2/ja not_active Expired - Fee Related
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04176123A (ja) * | 1990-11-08 | 1992-06-23 | Nec Corp | 半導体装置の製造方法 |
JPH0794477A (ja) * | 1993-09-22 | 1995-04-07 | Hitachi Ltd | ドライエッチング方法 |
JPH07261398A (ja) * | 1994-02-25 | 1995-10-13 | At & T Corp | エネルギー感受性材料及びそれらの使用方法 |
JPH08181091A (ja) * | 1994-12-27 | 1996-07-12 | Hitachi Ltd | パターン形成方法 |
JPH11130860A (ja) * | 1997-08-29 | 1999-05-18 | Fujitsu Ltd | ケイ素含有ポリマ並びにこれを用いたレジスト組成物及びレジストパターン形成方法 |
JP2000031118A (ja) * | 1998-07-08 | 2000-01-28 | Toshiba Corp | パターン形成方法 |
Also Published As
Publication number | Publication date |
---|---|
JP2001297970A (ja) | 2001-10-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR930000293B1 (ko) | 미세패턴형성방법 | |
JP5290204B2 (ja) | 微細パターンマスクおよびその製造方法、ならびにそれを用いた微細パターンの形成方法 | |
JP4024898B2 (ja) | 珪素組成物、これを用いたパターン形成方法、および電子部品の製造方法 | |
JP4675450B2 (ja) | 薄膜パターンの形成方法 | |
US20030186547A1 (en) | Method for forming fine patterns in semiconductor device | |
JP4219348B2 (ja) | 微細加工方法 | |
JPH04176123A (ja) | 半導体装置の製造方法 | |
JP2004134720A (ja) | ドライリソグラフィ法およびこれを用いたゲートパターン形成方法 | |
WO1983003485A1 (en) | Electron beam-optical hybrid lithographic resist process | |
JPH1184683A (ja) | パターン形成方法及び半導体装置の製造方法 | |
JP3179068B2 (ja) | パターン形成方法 | |
JP2692059B2 (ja) | 電子線レジストパターンの形成方法 | |
JP3257126B2 (ja) | パターン形成方法 | |
JP2610898B2 (ja) | 微細パターン形成方法 | |
JPH0542810B2 (ja) | ||
JPH02156244A (ja) | パターン形成方法 | |
JPH04250624A (ja) | パターン形成方法 | |
JPH05142788A (ja) | レジストパターンの形成方法 | |
JPH01218021A (ja) | 微細パターン形成方法 | |
JPS6386434A (ja) | レジストパタ−ン形成方法 | |
JPH08328265A (ja) | 微細パターン形成方法 | |
JPH09171951A (ja) | レジストパターンの形成方法 | |
JP2000347406A (ja) | レジストパターン形成方法及び半導体装置の製造方法 | |
JP3563138B2 (ja) | 感光性樹脂組成物を用いたパターン形成方法 | |
JPH0822116A (ja) | パターン形成方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070308 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090901 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091102 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100525 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100726 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20100907 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101206 |
|
A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20101213 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110118 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110126 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140204 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |