JPS63254729A - レジストパタ−ンの形成方法 - Google Patents

レジストパタ−ンの形成方法

Info

Publication number
JPS63254729A
JPS63254729A JP8954187A JP8954187A JPS63254729A JP S63254729 A JPS63254729 A JP S63254729A JP 8954187 A JP8954187 A JP 8954187A JP 8954187 A JP8954187 A JP 8954187A JP S63254729 A JPS63254729 A JP S63254729A
Authority
JP
Japan
Prior art keywords
film
pattern
electron beam
resist
conductive polymer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP8954187A
Other languages
English (en)
Other versions
JPH0795509B2 (ja
Inventor
Hisashi Watanabe
尚志 渡辺
Yoshihiro Todokoro
義博 戸所
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electronics Corp filed Critical Matsushita Electronics Corp
Priority to JP62089541A priority Critical patent/JPH0795509B2/ja
Publication of JPS63254729A publication Critical patent/JPS63254729A/ja
Priority to US07/602,930 priority patent/US5139922A/en
Publication of JPH0795509B2 publication Critical patent/JPH0795509B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Drying Of Semiconductors (AREA)
  • Electron Beam Exposure (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、電子ビーム露光を用いたレジストパターンの
形成方法に関するものである。
従来の技術 半導体装置のパターンが微細化されるにつれて、電子ビ
ーム露光がパターン形成に採用されるようになった。ま
た、解像度の向上および基板の凹凸の影響の軽減を意図
し、レジストを多層構造とする配慮も払われている。さ
らに、多層構造レジスト膜を使用した電子ビーム露光に
おいては下層レジストの膜厚が大であると入射電子によ
り下層レジストが帯電し、電子ビームが曲げられて描画
パターンの位置ずれが発生するため、レジスト間に導電
性を持つシリコン(Si )薄膜を配置し、下層レジス
トの帯電を防止する対策が講じられている。
発明が解決しようとする問題点 このような従来の方法では、多層構造のレジスト間に本
来は不必要である導電性のSi薄膜を形成しなければな
らず、また、S1薄膜の形成のためにプラズマCVDあ
るいは蒸着などの処理を施す必要があり、これらの工程
が、塗布、熱処理工程などからなるホトレジスト工程と
は異質なものであるため工程が複雑化する問題があった
問題点を解決するための手段 本発明は、このような問題点の排除を意図してなされた
ものであり、基板上に電子ビームレジスト膜と導電性高
分子薄膜を重ねて形成したのち熱処理、電子ビーム露光
処理を順次施し、次いで、前記導電性高分子薄膜を除去
し、こののち、前記電子ビームレジスト膜を現像して゛
パターンを形成する方法である。
作用 本発明のレジストパターンの形成方法によれば、Si薄
膜を用いることなく帯電現象を防止することが可能とな
り、パターンの歪み、位置ずれのない高精度のレジスト
パターンが実現される。
実施例 以下に第1図〜第4図を参照して本発明のレジストパタ
ーンの形成方法について詳しく説明する。
第1図は、本発明のレジストパターンの形成方法の第1
の実施例を説明するための図であり、この方法において
は、先ず、半絶縁性GaA+基板1の表面上に電子ビー
ムレジスト膜2としてポリメチルメタクリレート(PM
Mム)膜を0.5μmの厚さで塗布し、160℃、30
分のプリベークを行う。次いで、導電性高分子薄膜3−
とじて、ポリスチレンスルホン酸アンモニウム膜t0.
2μmの厚さで形成し、こののち、100’C139分
の熱処理を施す〔第1図&〕。
次いで、所定領域を電子ビーム露光する。さらに、ポジ
型ホトレジスト用の有機アルカリ現像液を用いて導電性
高分子薄膜3を除去し、最後に、メチルイソブチルケト
ン(MIBK)現像液により電子ビームレジスト膜2を
現像してPMM人膜にパターン4を形成する〔第1図b
〕。
このようにして形成されたパターンにおいては、パター
ン歪み、パターンの位置ずれは全く見られなかった。上
記と同じ半絶縁性GaAs基板を用い、ポリスチレンス
ルホン酸アンモニウム膜を形成スることなく、電子ビー
ム露光、現像の処理を施して形成した電子ビームレジス
トパターンではパターン歪み、パターンの位置ずれが非
常に大きいことが確認された。なお、ポリスチレンスル
ホン酸アンモニウムは水溶性であるため、PMMA上に
容易に塗布できる。また、PMMム以外の各種レジスト
上に塗布しても、両者の境界付近で混合することなく、
塗布できる。また、ポリスチレンスルホン酸アンモニウ
ムは有機アルカリ系現像液で除去することができるだめ
、PMMムやその他の電子ビームレジストが影響を受け
ることはない。
ところで、ポリスチレンスルホン酸アンモニウムの構造
は第2図で示すようにポリスチレンスルホン酸のアニオ
ン基と正電荷を帯びたアンモニウム基の塩とからなるも
のであって、イオン伝導性を有している。また、アンモ
ニウム基は、窒素と水素とから構成され、金属を含まな
いため、半導体基板を汚染するおそれがなく、半導体装
置の製造工程におけるレジストパターンの形成に特に好
適である。勿論、アンモニウム基以外の他の正電荷を帯
びた基を用いることもできる。
第3図は、熱処理温度を変化させた場合のポリスチレン
スルホン酸アンモニウム膜のシート抵抗の変化とスパッ
タ蒸着で形成したS1膜のシート抵抗とを示した図であ
る。この図から明らかなように、ポリスチレンスルホン
酸アンモニウム膜のシート抵抗は、熱処理温度の上昇に
つれて高くなる。しかしながら、200’Cの熱処理温
度では、6 X 10’Ω/口 のシート抵抗が得られ
ており、スパッタ蒸着で形成したSi膜のシート抵抗よ
りもわずかに大きい程度である。したがって、電子ビー
ム露光時に入射する電子を放電させるのに十分な低い抵
抗値が得られており、入射電子が帯電することはない。
第4図は、基板としてシリコン基板を用いるとともに、
この基板上に最上層がポリスチレンスルホン酸アンモニ
ウム膜である3層レジストを形成し、これをパターンす
る他の実施例を示す図である。
この方法では、シリコン基板6を準備し、先ず、この上
に有機薄膜6としてノボラック系ポジ形レジスト膜を2
μmの厚さに塗布し、270℃、30分の熱処理を施す
。次いで、塗布シリコン酸化膜(SOG)7を0.2 
μ!11の厚さに塗布し、260℃、30分の熱処理を
施す。さらに、電子ビームレジスト2としてクロロメチ
ル化ポリスチレン膜を0.5μmの厚さに塗布し、13
0℃、30分のプリベーク処理を施したのち、導電性高
分子薄膜3としてポリスチレンスルホン酸アンモニウム
膜を0.2μmの厚さに塗布し、100℃、30分の熱
処理を施す〔第4図a〕。
次に、露光量6μC/crIで電子ビーム露光を行った
のち、有機アルカリ現像液でポリスチレンスルホン酸ア
ンモニウム膜を除去し、さらに、酢酸イソアミルとエチ
ルセルソルブを1対4の割合で混合した現像液でクロロ
メチル化ポリスチレン膜2を現像して所定のパターン4
を形成する〔第4図b〕。
最後に、クロロメチル化ポリスチレン膜2をマスクとし
てG HF、102プラズマエツチングにより塗布シリ
コン酸化膜7を選択的に除去し、さらに、塗布シリコン
酸化膜7をマスクとして02  プラズマによるエツチ
ング処理を有機薄膜6に施すことによって、所定のパタ
ーン8を形成する〔第4図C〕。
このような過程を経て形成したパターンでは、±0.1
μl11(3σ)の高い重ね合せ精度が得られた。なお
、導電性高分子薄膜を使用することなくパターンを形成
した場合には、帯電による位置ずれが生じるため、重ね
合せ精度が±0.7μl11(3σ)と低下することが
確認された。
発明の効果 以上の説明から明らかなように、本発明のレジストパタ
ーンの形成方法によれば、入射電子によるレジスト膜の
帯電を排除した電子ビーム露光が可能となり、このため
、電子ビームが曲げられることがなく、パターン歪みお
よびパターンの位置ずれのないレジストパターンを形成
することができる。また、導電性高分子薄膜の形成と除
去が容易で、しかも、この際に電子ビームレジストに悪
影響を及ぼすこと、基板を汚染することなどのおそれも
ない。
【図面の簡単な説明】
第1図aおよびbは本発明のレジストパターンの形成方
法によりレジストパターンが形成される過程を示す断面
図、第2図はポリスチレンスルホン酸アンモニウムの構
造を示す分子構造図、第3図は熱処理温度を変化させた
場合のポリスチレンスルホン酸アンモニウム膜のシート
抵抗の変化とスパッタ蒸着で形成しだSi膜のシート抵
抗とを示した特性図、第4図IL −0は本発明のレジ
ストパターンの形成方法の他の実施例によりレジストパ
ターンが形成される過程を示す断面図である。 1・・・・・・半絶縁性GaAg基板、2・・・・・・
電子ビームレジスト、3・・・・・・導電性高分子薄膜
、4・・・・・・パターン、6・・・・・・シリコン基
板、6・・・・・・有機薄膜、7・・・・・・塗布シリ
コン酸化膜、8・・・・・・パターン。 代理人の氏名 弁理士 中 尾 敏 男 ほか1名第2
図 第31 づン) ヌ発 王! 五 ノ%  < ′cノ’l−@
子ど−6しジ林 3−傳完狂88子傳腹 ダ、δ−−−へ′ターン

Claims (2)

    【特許請求の範囲】
  1. (1)基板上に電子ビームレジスト膜と導電性高分子薄
    膜を重ねて形成したのち、熱処理、電子ビーム露光処理
    を順次施し、次いで、前記導電性高分子薄膜を除去し、
    こののち、前記電子ビームレジスト膜を現像してパター
    ン形成を行うことを特徴とするレジストパターンの形成
    方法。
  2. (2)導電性高分子薄膜がポリスチレンスルホン酸アン
    モニウム膜であることを特徴とする特許請求の範囲第1
    項に記載のレジストパターンの形成方法。
JP62089541A 1987-04-10 1987-04-10 レジストパタ−ンの形成方法 Expired - Lifetime JPH0795509B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP62089541A JPH0795509B2 (ja) 1987-04-10 1987-04-10 レジストパタ−ンの形成方法
US07/602,930 US5139922A (en) 1987-04-10 1990-10-25 Method of making resist pattern

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62089541A JPH0795509B2 (ja) 1987-04-10 1987-04-10 レジストパタ−ンの形成方法

Publications (2)

Publication Number Publication Date
JPS63254729A true JPS63254729A (ja) 1988-10-21
JPH0795509B2 JPH0795509B2 (ja) 1995-10-11

Family

ID=13973674

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62089541A Expired - Lifetime JPH0795509B2 (ja) 1987-04-10 1987-04-10 レジストパタ−ンの形成方法

Country Status (1)

Country Link
JP (1) JPH0795509B2 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5019485A (en) * 1988-10-13 1991-05-28 Fujitsu Limited Process of using an electrically conductive layer-providing composition for formation of resist patterns
EP0459255A2 (en) * 1990-05-30 1991-12-04 Hitachi, Ltd. Method for suppression of electrification
JPH07176470A (ja) * 1992-12-23 1995-07-14 At & T Corp 半導体素子のパターン化方法
US5641715A (en) * 1994-02-24 1997-06-24 Hitachi, Ltd. Semiconductor IC device fabricating method
US6838384B2 (en) 2000-02-21 2005-01-04 Tdk Corporation Thin-film patterning method, manufacturing method of thin-film device and manufacturing method of thin-film magnetic head

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS54116883A (en) * 1978-03-02 1979-09-11 Mitsubishi Electric Corp Electron beam exposure method
JPS56125833A (en) * 1980-03-07 1981-10-02 Chiyou Lsi Gijutsu Kenkyu Kumiai Exposing method for electron beam

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS54116883A (en) * 1978-03-02 1979-09-11 Mitsubishi Electric Corp Electron beam exposure method
JPS56125833A (en) * 1980-03-07 1981-10-02 Chiyou Lsi Gijutsu Kenkyu Kumiai Exposing method for electron beam

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5019485A (en) * 1988-10-13 1991-05-28 Fujitsu Limited Process of using an electrically conductive layer-providing composition for formation of resist patterns
EP0459255A2 (en) * 1990-05-30 1991-12-04 Hitachi, Ltd. Method for suppression of electrification
US5256454A (en) * 1990-05-30 1993-10-26 Hitachi, Ltd. Method for suppression of electrification
KR100222485B1 (ko) * 1990-05-30 1999-10-01 오하시 미츠오 대전방지방법
JPH07176470A (ja) * 1992-12-23 1995-07-14 At & T Corp 半導体素子のパターン化方法
US5641715A (en) * 1994-02-24 1997-06-24 Hitachi, Ltd. Semiconductor IC device fabricating method
US6838384B2 (en) 2000-02-21 2005-01-04 Tdk Corporation Thin-film patterning method, manufacturing method of thin-film device and manufacturing method of thin-film magnetic head

Also Published As

Publication number Publication date
JPH0795509B2 (ja) 1995-10-11

Similar Documents

Publication Publication Date Title
JP2532589B2 (ja) 微細パタ―ン形成方法
JPS63254729A (ja) レジストパタ−ンの形成方法
JPS6239817B2 (ja)
JPS63204724A (ja) レジストパタ−ンの形成方法
JPS63254728A (ja) レジストパタ−ンの形成方法
WO1983003485A1 (en) Electron beam-optical hybrid lithographic resist process
JPH0451151A (ja) 位相シフトレチクルの製作方法
JPH01128522A (ja) レジストパターンの形成方法
JPH02156244A (ja) パターン形成方法
JPS646448B2 (ja)
JP2713061B2 (ja) レジストパターンの形成方法
JPH01239928A (ja) パターン形成方法
JPH0683025A (ja) フォトマスクとその形成方法
JPH03236216A (ja) 半導体装置の製造方法
JPH03188447A (ja) レジストパターンの形成方法
JPH01140629A (ja) パターン形成方法
JPS62297841A (ja) レジストパタ−ン形成方法
JPS6321831A (ja) パタ−ン形成方法
JPS6229134A (ja) 微細パタ−ンの形成方法
JPH06177068A (ja) パターン形成方法、及び半導体装置の製造方法
JPH05291303A (ja) ネガ型レジストパターンの形成方法
JPS63202025A (ja) 半導体装置の製造方法
JPH03180024A (ja) 多層レジスト膜形成方法
JPH01111324A (ja) 微細パターン形成方法
JPS63278333A (ja) パタ−ン形成方法