JPH01100800A - メモリ制御方式 - Google Patents

メモリ制御方式

Info

Publication number
JPH01100800A
JPH01100800A JP62259028A JP25902887A JPH01100800A JP H01100800 A JPH01100800 A JP H01100800A JP 62259028 A JP62259028 A JP 62259028A JP 25902887 A JP25902887 A JP 25902887A JP H01100800 A JPH01100800 A JP H01100800A
Authority
JP
Japan
Prior art keywords
output
code data
register
program counter
rom
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP62259028A
Other languages
English (en)
Inventor
Yukishige Maeda
前田　幸茂
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC IC Microcomputer Systems Co Ltd
Original Assignee
NEC IC Microcomputer Systems Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC IC Microcomputer Systems Co Ltd filed Critical NEC IC Microcomputer Systems Co Ltd
Priority to JP62259028A priority Critical patent/JPH01100800A/ja
Publication of JPH01100800A publication Critical patent/JPH01100800A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Stored Programmes (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は読出し専用メモリ（以下ＲＯＭという）のメモ
リ制御方式、特にＲＯＭに格納したユーザプログラムに
ミスが発生し場合のメモリ制御方式〔従来の技術〕 従来、半導体気構回路などに内蔵されている記憶装置（
ＲＯＭ）に格納されたユーザプログラムは、第２図に示
すようにプログラムカウンタ２１４によってアドレス信
号２０１を発生させＲＯＭ２１５をアクセスし、指定さ
れたアドレスからユーザプログラムのコードデータを出
力し、その命令によって内部ゲート群２１６を制御し目
的の機能動作を行っていた。したがって上記のコードデ
ータにミスが発生した場合にはＲＯＭを作り直す必要が
あり、多大な時閉と費用がかかるという欠点がある。
〔発明が解決しようとする問題点〕
本発明が解決しようとする問題点、換言すれば本発明の
目的は、コードデータの訂正部分を格納し必要に応じて
アクセスする手段を設けるようにして上記の欠点を改善
したメモリ制御方式を提供することにある。
〔問題点を解決するための手段〕
本発明のメモリ制御方式は、読出し専用メモリと書換え
可能な第一のレジスタとを同時にアドレッシングするプ
ログラムカウンタと、前記プログラムカウンタの出力と
書き換え可能な第二のレジスタの出力とを比較する比較
回路と、前記比較回路の出力信号に従って前記読出し専
用メモリの出力を前記第一のレジスタの出力に切り換え
る切換回路とを有して構成される。
〔実施例〕
以下、本発明によるメモリ制御方式について図面を参照
して説明する。
第１図は本発明の一実施例のブロック図である。
同図においてメモリ制御方式は汎用端子１１１からアド
レスを格納する第二のレジスタ１１５にアドレスを書き
込んだり、データを格納する第一のレジスタ１１６にデ
ータを書き込む、１１８はプログラムカウンタ、１１７
は第二のレジスタ１１５の出力とプログラムカウンタ１
１８の出力を比較する比較器、１１９はユーザプログラ
ムを格納するＲＯＭ、１１４はＲＯＭ１１９の出力と第
一のレジスタ１１６の出力とを比較器１１７の出力によ
って切り換える切換回路、１０１は比較器１１７の出力
でありプログラムカウンタ１１８の出力と第二のレジス
タの出力とが一致したときに変化する信号線、１２０は
ゲート群である。
今、ユーザプログラムを格納したＲＯＭ１１９のＡＢ番
地のコードデータに不具合が発見された場合、まず汎用
端子１１１から第二のレジスタ１１５にＡＢをセットし
、次に正しいコードデータを第一のレジスタ１１６にセ
ットし動作を開始する。このとき、プログラムカウンタ
１１８の出力つまりＲＯＭアドレスは順次変化し、プロ
グラムカウンタ１１８の出力でアドレッシングされたコ
ードデータをＲＯＭ１１９から出力し切り換え回路１１
４によってゲート群１２０に入力する。
プログラムカウンタ１１８の出力がＡＢ番地になると第
二のレジスタ１１５の出力とプログラムカウンタ１１８
の出力とが一致するので、比較器１１７の出力端子１０
１が変化して切り換え回路１１４によって第一のレジス
タ１１６の出力つまり正しいコードデータをゲート群１
２０に入力することができる。
上記の実施例では単一アドレスについて説明したが、第
一のレジスタおよび第二のレジスタを複数個準備するこ
とによって複数アドレスについてもコードデータを変更
できる。またレジスタのかわりにランダムアクセスメモ
リ（ＲＡＭ）を用いることも可能である。
〔発明の効果〕
以上説明したように本発明のメモリ制御方式によれば、
コードデータミスによる再試作をする必要がなく、費用
を軽減し時間を短縮する効果がある。
【図面の簡単な説明】
第１図は本発明の一実施例のメモリ制御方式のブロック
図、第２図は従来のメモリ制御方式の例を示すブロック
図である。 １１４・・・切換え回路、１１５，１１６・・・レジス
タ、１１７・・・比較器、１１８・・・プログラムカウ
ンタ、１１９・・・ＲＯＭ。

Claims (1)

    【特許請求の範囲】
  1. 　読出し専用メモリと書換え可能な第一のレジスタとを
    同時にアドレッシングするプログラムカウンタと、前記
    プログラムカウンタの出力と書き換え可能な第二のレジ
    スタの出力とを比較する比較回路と、前記比較回路の出
    力信号に従って前記読出し専用メモリの出力を前記第一
    のレジスタの出力に切り換える切換回路とを有すること
    を特徴とするメモリ制御方式。
JP62259028A 1987-10-13 1987-10-13 メモリ制御方式 Pending JPH01100800A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62259028A JPH01100800A (ja) 1987-10-13 1987-10-13 メモリ制御方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62259028A JPH01100800A (ja) 1987-10-13 1987-10-13 メモリ制御方式

Publications (1)

Publication Number Publication Date
JPH01100800A true JPH01100800A (ja) 1989-04-19

Family

ID=17328336

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62259028A Pending JPH01100800A (ja) 1987-10-13 1987-10-13 メモリ制御方式

Country Status (1)

Country Link
JP (1) JPH01100800A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0621174U (ja) * 1992-03-27 1994-03-18 中島通信機工業株式会社 同軸ケーブル用コネクター

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5613595A (en) * 1979-07-13 1981-02-09 Fuji Electric Co Ltd Data selector

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5613595A (en) * 1979-07-13 1981-02-09 Fuji Electric Co Ltd Data selector

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0621174U (ja) * 1992-03-27 1994-03-18 中島通信機工業株式会社 同軸ケーブル用コネクター

Similar Documents

Publication Publication Date Title
US5048019A (en) Method of testing a read-only memory and device for performing the method
JPH01100800A (ja) メモリ制御方式
JPS6041133A (ja) 制御プログラム修正方式
JPS63156231A (ja) リ−ドオンリ−メモリ内命令の変更方法
JPH06314190A (ja) 電子装置
JPH0581145A (ja) Ｅｅｐｒｏｍへのデータ書き込み回路
JPS58143500A (ja) インタ−リ−ブ可能な記憶装置
JPH023197A (ja) デュアルポートメモリ
JPH05166391A (ja) メモリ装置
JP3351165B2 (ja) プログラマブル・コントローラ及びプログラマブル・コントローラのプログラム変更方法
JPH0398119A (ja) 記憶装置
JPH01134798A (ja) メモリ制御装置
JPH03266141A (ja) マイクロプロセッサシステム
JPH0423147A (ja) バンク切り換え方式
JPH02136921A (ja) レジスタアクセス方式
JPS61134856A (ja) Ｒａｍチエツク回路
JPH02238533A (ja) メモリ回路
JPS6346858B2 (ja)
JPH05290589A (ja) 半導体集積回路
JPH01136255A (ja) アドレス変換装置
JPH02105945A (ja) トリガ出力付マイクロコンピユータ
JPS62219126A (ja) プログラム制御方式
JPH02280231A (ja) マイクロプログラム制御装置
JPH06324952A (ja) メモリ装置のパトロール制御回路
JPH03191439A (ja) シングルチップマイクロコンピュータ