JP7508370B2 - 半導体装置、半導体ウェハ、及び電子機器 - Google Patents

半導体装置、半導体ウェハ、及び電子機器 Download PDF

Info

Publication number
JP7508370B2
JP7508370B2 JP2020552175A JP2020552175A JP7508370B2 JP 7508370 B2 JP7508370 B2 JP 7508370B2 JP 2020552175 A JP2020552175 A JP 2020552175A JP 2020552175 A JP2020552175 A JP 2020552175A JP 7508370 B2 JP7508370 B2 JP 7508370B2
Authority
JP
Japan
Prior art keywords
oxide
transistor
conductor
insulator
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020552175A
Other languages
English (en)
Other versions
JPWO2020079572A5 (ja
JPWO2020079572A1 (ja
Inventor
絵莉 佐藤
達也 大貫
裕人 八窪
寛司 國武
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of JPWO2020079572A1 publication Critical patent/JPWO2020079572A1/ja
Publication of JPWO2020079572A5 publication Critical patent/JPWO2020079572A5/ja
Application granted granted Critical
Publication of JP7508370B2 publication Critical patent/JP7508370B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45475—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using IC blocks as the active amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G11/00—Limiting amplitude; Limiting rate of change of amplitude ; Clipping in general
    • H03G11/02—Limiting amplitude; Limiting rate of change of amplitude ; Clipping in general by means of diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H01L29/78648—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate arranged on opposing sides of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78663—Amorphous silicon transistors
    • H01L29/78669—Amorphous silicon transistors with inverted-type structure, e.g. with bottom gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78678—Polycrystalline or microcrystalline silicon transistor with inverted-type structure, e.g. with bottom gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Measurement Of Current Or Voltage (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Amplifiers (AREA)

Description

特許法第３０条第２項適用 ［刊行物名］ ｉｎｔｅｒｎａｔｉｏｎａｌ ＥＬＥＣＴＲＯＮ ＤＥＶＩＣＥＳ ｍｅｅｔｉｎｇ ２０１８ ＴＥＣＨＮＩＣＡＬ ＤＩＧＥＳＴ， ３１２－３１５ 発行年月日 平成３０年１２月１日 ［集会名］ ２０１８ ＩＥＥＥ Ｉｎｔｅｒｎａｔｉｏｎａｌ Ｅｌｅｃｔｒｏｎ Ｄｅｖｉｃｅｓ Ｍｅｅｔｉｎｇ 開催日 平成３０年１２月１日－５日
本発明の一態様は、半導体装置、半導体ウェハ、及び電子機器に関する。
なお本発明の一態様は、上記の技術分野に限定されない。本明細書等で開示する発明の技術分野は、物、方法、又は、製造方法に関するものである。又は、本発明の一態様は、プロセス、マシン、マニュファクチャ、又は、組成物（コンポジション・オブ・マター）に関するものである。そのため、より具体的に本明細書で開示する本発明の一態様の技術分野としては、半導体装置、表示装置、液晶表示装置、発光装置、蓄電装置、撮像装置、記憶装置、信号処理装置、プロセッサ、電子機器、システム、それらの駆動方法、それらの製造方法、又はそれらの検査方法を一例として挙げることができる。
センサは、検知する対象物を電気信号などに変換する機能を有し、対象物に関する情報を電気信号に変換することによって、表示装置を用いて対象物に関する情報を視覚的に表示する、記憶装置を用いて対象物に関する情報を記憶する、など別の装置によって処理を行うことができる。具体的には、センサは、検知した対象物を電流値として変換して、当該電流値を測定することで、当該対象物に関わる量などを観測することができる。電流を測定する装置、方法については、特許文献１などに開示されている。
特開２０１２－１３７３５９号公報
物理量などを検知して電流を発生させるセンサにおいて、当該電流を読み出す手段としては、例えば、反転増幅回路などを用いる方法が挙げられる。この方法によって、当該電流を入力電流として、反転増幅回路によって電圧を出力し、当該電圧から入力電流の値を測定する。しかし、近年、センサの小型化、センサの出力する電流の微小化が図られてきており、微小な電流を正確に読み出すための回路が必要とされている。
本発明の一態様は、微小な電流を測定できる半導体装置などを提供することを課題の一とする。また、本発明の一態様は、新規な半導体装置などを提供することを課題の一とする。また、本発明の一態様は、当該半導体装置を有する新規な電子機器などを提供することを課題の一とする。
なお本発明の一態様の課題は、上記列挙した課題に限定されない。上記列挙した課題は、他の課題の存在を妨げるものではない。なお他の課題は、以下の記載で述べる、本項目で言及していない課題である。本項目で言及していない課題は、当業者であれば明細書又は図面等の記載から導き出せるものであり、これらの記載から適宜抽出することができる。なお、本発明の一態様は、上記列挙した課題、及び他の課題のうち、少なくとも一つの課題を解決するものである。なお、本発明の一態様は、上記列挙した課題、及び他の課題の全てを解決する必要はない。
（１）
本発明の一態様は、トランジスタと、オペアンプと、を有し、オペアンプの反転入力端子は、トランジスタの第１端子及びゲートに電気的に接続され、オペアンプの出力端子は、トランジスタの第２端子に電気的に接続され、トランジスタは、チャネル形成領域に金属酸化物を有する半導体装置である。
（２）
又はまた、本発明の一態様は、上記（１）の構成において、トランジスタのオフ電流が１．０×１０－１２Ａ以下である半導体装置である。
（３）
又はまた、本発明の一態様は、上記（１）の構成において、トランジスタは、バックゲートを有し、バックゲートにトランジスタのしきい値電圧をプラス側にシフトさせる電位を入力することにより、トランジスタのオフ電流を１．０×１０－１５Ａ以下にする機能を有する半導体装置である。
（４）
又は、本発明の一態様は、第１回路と、オペアンプと、を有し、オペアンプの反転入力端子は、第１回路の第１端子に電気的に接続され、オペアンプの出力端子は、第１回路の第２端子に電気的に接続され、第１回路は、トランジスタを有し、トランジスタは、チャネル形成領域に金属酸化物を有し、第１回路は、第１端子‐第２端子間に１．０×１０－１２Ａ以下の電流を流す機能を有する半導体装置である。
（５）
又は、本発明の一態様は、上記（４）の構成において、トランジスタは、バックゲートを有する、半導体装置である。
（６）
又はまた、本発明の一態様は、上記（１）乃至（５）のいずれか一の構成において、金属酸化物は、Ｉｎ‐Ｍ‐Ｚｎ酸化物（元素Ｍは、アルミニウム、ガリウム、イットリウム、銅、バナジウム、ベリリウム、ホウ素、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、又はマグネシウムから選ばれた一種、又は複数種）を有する半導体装置である。
（７）
又はまた、本発明の一態様は、上記（１）乃至（６）のいずれか一の半導体装置を複数個有し、ダイシング用の領域を有する半導体ウェハである。
（８）
又はまた、本発明の一態様は、上記（１）乃至（６）のいずれか一の半導体装置と、検出部と、筐体と、を有し、検出部は、検知対象物を検知することで電流を出力する機能を有し、電流は、半導体装置に入力される電子機器である。
なお、本明細書等において、半導体装置とは、半導体特性を利用した装置であり、半導体素子（トランジスタ、ダイオード、フォトダイオード等）を含む回路、同回路を有する装置等をいう。また、半導体特性を利用することで機能しうる装置全般をいう。例えば、集積回路、集積回路を備えたチップや、パッケージにチップを収納した電子部品は半導体装置の一例である。また、記憶装置、表示装置、発光装置、照明装置及び電子機器等は、それ自体が半導体装置であり、半導体装置を有している場合がある。
また、本明細書等において、ＸとＹとが接続されていると記載されている場合は、ＸとＹとが電気的に接続されている場合と、ＸとＹとが機能的に接続されている場合と、ＸとＹとが直接接続されている場合とが、本明細書等に開示されているものとする。したがって、所定の接続関係、例えば、図又は文章に示された接続関係に限定されず、図又は文章に示された接続関係以外のものも、図又は文章に開示されているものとする。Ｘ、Ｙは、対象物（例えば、装置、素子、回路、配線、電極、端子、導電膜、層など）であるとする。
ＸとＹとが電気的に接続されている場合の一例としては、ＸとＹとの電気的な接続を可能とする素子（例えば、スイッチ、トランジスタ、容量素子、インダクタ、抵抗素子、ダイオード、表示素子、発光素子、負荷など）が、ＸとＹとの間に１個以上接続されることが可能である。なお、スイッチは、オンオフが制御される機能を有している。つまり、スイッチは、導通状態（オン状態）、又は、非導通状態（オフ状態）になり、電流を流すか流さないかを制御する機能を有している。
ＸとＹとが機能的に接続されている場合の一例としては、ＸとＹとの機能的な接続を可能とする回路（例えば、論理回路（インバータ、ＮＡＮＤ回路、ＮＯＲ回路など）、信号変換回路（ＤＡ変換回路、ＡＤ変換回路、ガンマ補正回路など）、電位レベル変換回路（電源回路（昇圧回路、降圧回路など）、信号の電位レベルを変えるレベルシフタ回路など）、電圧源、電流源、切り替え回路、増幅回路（信号振幅又は電流量などを大きく出来る回路、オペアンプ、差動増幅回路、ソースフォロワ回路、バッファ回路など）、信号生成回路、記憶回路、制御回路など）が、ＸとＹとの間に１個以上接続されることが可能である。なお、一例として、ＸとＹとの間に別の回路を挟んでいても、Ｘから出力された信号がＹへ伝達される場合は、ＸとＹとは機能的に接続されているものとする。
なお、ＸとＹとが電気的に接続されている、と明示的に記載する場合は、ＸとＹとが電気的に接続されている場合（つまり、ＸとＹとの間に別の素子又は別の回路を挟んで接続されている場合）と、ＸとＹとが機能的に接続されている場合（つまり、ＸとＹとの間に別の回路を挟んで機能的に接続されている場合）と、ＸとＹとが直接接続されている場合（つまり、ＸとＹとの間に別の素子又は別の回路を挟まずに接続されている場合）とを含むものとする。つまり、電気的に接続されている、と明示的に記載する場合は、単に、接続されている、とのみ明示的に記載されている場合と同じであるとする。
また、例えば、「ＸとＹとトランジスタのソース（又は第１の端子など）とドレイン（又は第２の端子など）とは、互いに電気的に接続されており、Ｘ、トランジスタのソース（又は第１の端子など）、トランジスタのドレイン（又は第２の端子など）、Ｙの順序で電気的に接続されている。」と表現することができる。又は、「トランジスタのソース（又は第１の端子など）は、Ｘと電気的に接続され、トランジスタのドレイン（又は第２の端子など）はＹと電気的に接続され、Ｘ、トランジスタのソース（又は第１の端子など）、トランジスタのドレイン（又は第２の端子など）、Ｙは、この順序で電気的に接続されている」と表現することができる。又は、「Ｘは、トランジスタのソース（又は第１の端子など）とドレイン（又は第２の端子など）とを介して、Ｙと電気的に接続され、Ｘ、トランジスタのソース（又は第１の端子など）、トランジスタのドレイン（又は第２の端子など）、Ｙは、この接続順序で設けられている」と表現することができる。これらの例と同様な表現方法を用いて、回路構成における接続の順序について規定することにより、トランジスタのソース（又は第１の端子など）と、ドレイン（又は第２の端子など）とを、区別して、技術的範囲を決定することができる。なお、これらの表現方法は、一例であり、これらの表現方法に限定されない。ここで、Ｘ、Ｙは、対象物（例えば、装置、素子、回路、配線、電極、端子、導電膜、層、など）であるとする。
なお、回路図上は独立している構成要素同士が電気的に接続しているように図示されている場合であっても、１つの構成要素が、複数の構成要素の機能を併せ持っている場合もある。例えば配線の一部が電極としても機能する場合は、一の導電膜が、配線の機能、及び電極の機能の両方の構成要素の機能を併せ持っている。したがって、本明細書における電気的に接続とは、このような、一の導電膜が、複数の構成要素の機能を併せ持っている場合も、その範疇に含める。
また、本明細書等において、「抵抗素子」とは、例えば、０Ωよりも高い抵抗値を有する回路素子、配線などとすることができる。そのため、本明細書等において、「抵抗素子」は、抵抗値を有する配線、ソース‐ドレイン間に電流が流れるトランジスタ、ダイオード、コイルなどを含む場合がある。そのため、「抵抗素子」という用語は、「抵抗」「負荷」「抵抗値を有する領域」などの用語に言い換えることができ、逆に「抵抗」「負荷」「抵抗値を有する領域」という用語は、「抵抗素子」などの用語に言い換えることができる。抵抗値としては、例えば、好ましくは１ｍΩ以上１０Ω以下、より好ましくは５ｍΩ以上５Ω以下、更に好ましくは１０ｍΩ以上１Ω以下とすることができる。また、例えば、１Ω以上１×１０９Ω以下としてもよい。
また、本明細書等において、「容量素子」とは、例えば、０Ｆよりも高い静電容量の値を有する回路素子の他に、静電容量の値を有する配線の領域、寄生容量、トランジスタのゲート容量などとすることができる。そのため、本明細書等において、「容量素子」は、一対の電極と、当該電極の間に含まれている誘電体と、を含む回路素子だけでなく、配線と配線との間に現れる寄生容量、トランジスタのソース又はドレインの一方とゲートとの間に現れるゲート容量なども含む場合がある。また、「容量素子」「寄生容量」「ゲート容量」などという用語は、「容量」などの用語に言い換えることができ、逆に、「容量」という用語は、「容量素子」「寄生容量」「ゲート容量」などの用語に言い換えることができる。また、「容量」の「一対の電極」という用語は、「一対の導電体」「一対の導電領域」「一対の領域」などに言い換えることができる。なお、静電容量の値としては、例えば、０．０５ｆＦ以上１０ｐＦ以下とすることができる。また、例えば、１ｐＦ以上１０μＦ以下としてもよい。
また、本明細書等において、トランジスタは、ゲート、ソース、及びドレインと呼ばれる３つの端子を有する。ゲートは、トランジスタの導通状態を制御する制御端子である。ソース又はドレインとして機能する２つの端子は、トランジスタの入出力端子である。２つの入出力端子は、トランジスタの導電型（ｎチャネル型、ｐチャネル型）及びトランジスタの３つの端子に与えられる電位の高低によって、一方がソースとなり他方がドレインとなる。このため、本明細書等においては、ソースやドレインの用語は、言い換えることができるものとする。また、本明細書等では、トランジスタの接続関係を説明する際、「ソース又はドレインの一方」（又は第１電極、又は第１端子）、「ソース又はドレインの他方」（又は第２電極、又は第２端子）という表記を用いる。なお、トランジスタの構造によっては、上述した３つの端子に加えて、バックゲートを有する場合がある。この場合、本明細書等において、トランジスタのゲート又はバックゲートの一方を第１ゲートと呼称し、トランジスタのゲート又はバックゲートの他方を第２ゲートと呼称することがある。更に、同じトランジスタにおいて、「ゲート」と「バックゲート」の用語は互いに入れ換えることができる。また、トランジスタが、３以上のゲートを有する場合は、本明細書等においては、それぞれのゲートを第１ゲート、第２ゲート、第３ゲートなどと呼称することがある。
また、本明細書等において、ノードは、回路構成やデバイス構造等に応じて、端子、配線、電極、導電層、導電体、不純物領域等と言い換えることが可能である。また、端子、配線等をノードと言い換えることが可能である。
また、本明細書等において、「電圧」と「電位」は、適宜言い換えることができる。「電圧」は、基準となる電位からの電位差のことであり、例えば基準となる電位をグラウンド電位（接地電位）とすると、「電圧」を「電位」に言い換えることができる。なお、グラウンド電位は必ずしも０Ｖを意味するとは限らない。また、電位は相対的なものであり、基準となる電位が変わることによって、配線に与えられる電位、回路などに印加される電位、回路などから出力される電位なども変化する。
「電流」とは、電荷の移動現象（電気伝導）のことであり、例えば、「正の荷電体の電気伝導が起きている」という記載は、「その逆向きに負の荷電体の電気伝導が起きている」と換言することができる。そのため、本明細書等において、「電流」とは、特に断らない限り、キャリアの移動に伴う電荷の移動現象（電気伝導）をいうものとする。ここでいうキャリアとは、電子、正孔、アニオン、カチオン、錯イオン等が挙げられ、電流の流れる系（例えば、半導体、金属、電解液、真空中など）によってキャリアが異なる。また、配線等における「電流の向き」は、正のキャリアが移動する方向とし、正の電流量で記載する。換言すると、負のキャリアが移動する方向は、電流の向きと逆の方向となり、負の電流量で表現される。そのため、本明細書等において、電流の正負（又は電流の向き）について断りがない場合、「素子Ａから素子Ｂに電流が流れる」等の記載は「素子Ｂから素子Ａに電流が流れる」等に言い換えることができるものとする。また、「素子Ａに電流が入力される」等の記載は「素子Ａから電流が出力される」等に言い換えることができるものとする。
また、本明細書等において、「第１」、「第２」、「第３」という序数詞は、構成要素の混同を避けるために付したものである。従って、構成要素の数を限定するものではない。また、構成要素の順序を限定するものではない。例えば、本明細書等の実施の形態の一において「第１」に言及された構成要素が、他の実施の形態、あるいは特許請求の範囲において「第２」に言及された構成要素とすることもありうる。また例えば、本明細書等の実施の形態の一において「第１」に言及された構成要素を、他の実施の形態、あるいは特許請求の範囲において省略することもありうる。
また、本明細書等において、「上に」、「下に」などの配置を示す語句は、構成同士の位置関係を、図面を参照して説明するために、便宜上用いている場合がある。また、構成同士の位置関係は、各構成を描写する方向に応じて適宜変化するものである。従って、明細書等で説明した語句に限定されず、状況に応じて適切に言い換えることができる。例えば、「導電体の上面に位置する絶縁体」の表現では、示している図面の向きを１８０度回転することによって、「導電体の下面に位置する絶縁体」と言い換えることができる。
また、「上」や「下」の用語は、構成要素の位置関係が直上又は直下で、かつ、直接接していることを限定するものではない。例えば、「絶縁層Ａ上の電極Ｂ」の表現であれば、絶縁層Ａの上に電極Ｂが直接接して形成されている必要はなく、絶縁層Ａと電極Ｂとの間に他の構成要素を含むものを除外しない。
また、本明細書等において、「膜」、「層」などの語句は、状況に応じて、互いに入れ替えることが可能である。例えば、「導電層」という用語を、「導電膜」という用語に変更することが可能な場合がある。又は、例えば、「絶縁膜」という用語を、「絶縁層」という用語に変更することが可能な場合がある。又は、場合によっては、又は、状況に応じて、「膜」、「層」などの語句を使わずに、別の用語に入れ替えることが可能である。例えば、「導電層」又は「導電膜」という用語を、「導電体」という用語に変更することが可能な場合がある。又は、例えば、「絶縁層」「絶縁膜」という用語を、「絶縁体」という用語に変更することが可能な場合がある。
また、本明細書等において「電極」や「配線」の用語は、これらの構成要素を機能的に限定するものではない。例えば、「電極」は「配線」の一部として用いられることがあり、その逆もまた同様である。さらに、「電極」や「配線」の用語は、複数の「電極」や「配線」が一体となって形成されている場合なども含む。
また、本明細書等において、「配線」、「信号線」、「電源線」などの用語は、場合によっては、又は、状況に応じて、互いに入れ替えることが可能である。例えば、「配線」という用語を、「信号線」という用語に変更することが可能な場合がある。また、例えば、「配線」という用語を、「電源線」などの用語に変更することが可能な場合がある。また、その逆も同様で、「信号線」「電源線」などの用語を、「配線」という用語に変更することが可能な場合がある。「電源線」などの用語は、「信号線」などの用語に変更することが可能な場合がある。また、その逆も同様で「信号線」などの用語は、「電源線」などの用語に変更することが可能な場合がある。また、配線に印加されている「電位」という用語を、場合によっては、又は、状況に応じて、「信号」などという用語に変更することが可能な場合がある。また、その逆も同様で、「信号」などの用語は、「電位」という用語に変更することが可能な場合がある。
本明細書等において、スイッチとは、導通状態（オン状態）、又は、非導通状態（オフ状態）になり、電流を流すか流さないかを制御する機能を有するものをいう。又は、スイッチとは、電流を流す経路を選択して切り替える機能を有するものをいう。一例としては、電気的なスイッチ、機械的なスイッチなどを用いることができる。つまり、スイッチは、電流を制御できるものであればよく、特定のものに限定されない。
電気的なスイッチの一例としては、トランジスタ（例えば、バイポーラトランジスタ、ＭＯＳトランジスタなど）、ダイオード（例えば、ＰＮダイオード、ＰＩＮダイオード、ショットキーダイオード、ＭＩＭ（Ｍｅｔａｌ Ｉｎｓｕｌａｔｏｒ Ｍｅｔａｌ）ダイオード、ＭＩＳ（Ｍｅｔａｌ Ｉｎｓｕｌａｔｏｒ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）ダイオード、ダイオード接続のトランジスタなど）、又はこれらを組み合わせた論理回路などがある。なお、スイッチとしてトランジスタを用いる場合、トランジスタの「導通状態」とは、トランジスタのソース電極とドレイン電極が電気的に短絡されているとみなせる状態をいう。また、トランジスタの「非導通状態」とは、トランジスタのソース電極とドレイン電極が電気的に遮断されているとみなせる状態をいう。なおトランジスタを単なるスイッチとして動作させる場合には、トランジスタの極性（導電型）は特に限定されない。
機械的なスイッチの一例としては、ＭＥＭＳ（マイクロ・エレクトロ・メカニカル・システム）技術を用いたスイッチがある。そのスイッチは、機械的に動かすことが可能な電極を有し、その電極が動くことによって、導通と非導通とを制御して動作する。
本明細書等において、半導体の不純物とは、例えば、半導体層を構成する主成分以外をいう。例えば、濃度が０．１原子％未満の元素は不純物である。不純物が含まれることにより、例えば、半導体にＤＯＳ（Ｄｅｎｓｉｔｙ ｏｆ Ｓｔａｔｅｓ）が形成されることや、キャリア移動度が低下することや、結晶性が低下することなどが起こる場合がある。半導体が酸化物半導体である場合、半導体の特性を変化させる不純物としては、例えば、第１族元素、第２族元素、第１３族元素、第１４族元素、第１５族元素、主成分以外の遷移金属などがあり、特に、例えば、水素（水にも含まれる）、リチウム、ナトリウム、シリコン、ホウ素、リン、炭素、窒素などがある。具体的には、半導体がシリコン層である場合、半導体の特性を変化させる不純物としては、例えば、酸素、水素を除く第１族元素、第２族元素、第１３族元素、第１５族元素などがある。
また、本明細書等について、Ｉｎ：Ｇａ：Ｚｎ＝４：２：３またはその近傍の組成とは、原子数の総和に対して、Ｉｎが４の場合、Ｇａが１以上３以下（１≦Ｇａ≦３）であり、Ｚｎが２以上４．１以下（２≦Ｚｎ≦４．１）である組成を示すものとする。また、Ｉｎ：Ｇａ：Ｚｎ＝５：１：６またはその近傍の組成とは、原子数の総和に対して、Ｉｎが５の場合、Ｇａが０．１より大きく２以下（０．１＜Ｇａ≦２）であり、Ｚｎが５以上７以下（５≦Ｚｎ≦７）である組成を示すものとする。また、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１またはその近傍の組成とは、原子数の総和に対して、Ｉｎが１の場合、Ｇａが０．１より大きく２以下（０．１＜Ｇａ≦２）であり、Ｚｎが０．１より大きく２以下（０．１＜Ｚｎ≦２）である組成を示すものとする。また、Ｉｎ：Ｇａ：Ｚｎ＝５：１：３またはその近傍の組成とは、原子数の総和に対して、Ｉｎが５の場合、Ｇａが０．５以上１．５以下（０．５≦Ｇａ≦１．５）であり、Ｚｎが２以上４．１以下（２≦Ｚｎ≦４．１）である組成を示すものとする。また、Ｉｎ：Ｇａ：Ｚｎ＝１０：１：３またはその近傍の組成とは、原子数の総和に対して、Ｉｎが１０の場合、Ｇａが０．５以上１．５以下（０．５≦Ｇａ≦１．５）であり、Ｚｎが２以上４．１以下（２≦Ｚｎ≦４．１）である組成を示すものとする。
本発明の一態様によって、微小な電流を測定できる半導体装置などを提供することができる。また、本発明の一態様によって、新規な半導体装置などを提供することができる。また、本発明の一態様によって、当該半導体装置を有する新規な電子機器などを提供することができる。
なお本発明の一態様の効果は、上記列挙した効果に限定されない。上記列挙した効果は、他の効果の存在を妨げるものではない。なお他の効果は、以下の記載で述べる、本項目で言及していない効果である。本項目で言及していない効果は、当業者であれば明細書又は図面等の記載から導き出せるものであり、これらの記載から適宜抽出することができる。なお、本発明の一態様は、上記列挙した効果、及び他の効果のうち、少なくとも一つの効果を有するものである。従って本発明の一態様は、場合によっては、上記列挙した効果を有さない場合もある。
図１Ａ、図１Ｂ、図１Ｃは半導体装置の一例を示す回路図である。
図２はトランジスタの電流‐電圧特性を説明する図である。
図３Ａ、図３Ｂ、図３Ｃ、図３Ｄ、図３Ｅ、図３Ｆは半導体装置の一例を示す回路図である。
図４は半導体装置の構成を説明する断面模式図である。
図５は半導体装置の構成を説明する断面模式図である。
図６Ａ、図６Ｂ、図６Ｃは半導体装置の構成を説明する断面模式図である。
図７Ａは容量素子の構造例を示す上面図、図７Ｂは容量素子の構造例を示す断面斜視図、図７Ｃは容量素子の構造例を示す断面斜視図である。
図８Ａは容量素子の構造例を示す上面図、図８Ｂは容量素子の構造例を示す断面図、図８Ｃは容量素子の構造例を示す断面斜視図である。
図９Ａは酸化物半導体の結晶構造の分類を示す表、図９Ｂは石英ガラスのＸＲＤスペクトル、図９Ｃは結晶性ＩＧＺＯのＸＲＤスペクトルである。
図１０Ａは半導体ウェハの一例を示す斜視図、図１０Ｂは分断された半導体ウェハの一例を示す斜視図、図１０Ｃ、図１０Ｄは電子部品の一例を示す斜視図である。
図１１は電子機器の構成例を説明するブロック図である。
図１２Ａ、図１２Ｂ、図１２Ｃ、図１２Ｄ、図１２Ｅは製品の一例を説明する斜視図である。
図１３Ａ、図１３Ｂは製品の一例を説明する斜視図である。
図１４Ａ、図１４Ｂは回路計算の条件を説明する図である。
図１５はダイオード接続されたトランジスタの電圧‐電流特性を説明する図である。
図１６は回路計算の結果を説明する図である。
図１７は回路計算の結果を説明する図である。
図１８は回路計算の結果を説明する図である。
図１９は測定回路を示す図である。
図２０はオフ電流の温度依存性を示す図である。
図２１はＣＡＡＣ‐ＩＧＺＯ膜の、Ｈａｌｌ移動度およびキャリア密度の温度依存性を示す図である。
図２２は遮断周波数の温度依存性を示す図である。
図２３は複数のＦＥＴのしきい値電圧のばらつきを示す分布図である。
図２４Ａ、図２４Ｂは加速試験の結果を示す図である。
図２５Ａ、図２５Ｂは加速試験の結果を示す図である。
本明細書等において、金属酸化物（ｍｅｔａｌ ｏｘｉｄｅ）とは、広い意味での金属の酸化物である。金属酸化物は、酸化物絶縁体、酸化物導電体（透明酸化物導電体を含む）、酸化物半導体（Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ又は単にＯＳともいう）などに分類される。例えば、トランジスタの活性層に金属酸化物を用いた場合、当該金属酸化物を酸化物半導体と呼称する場合がある。つまり、金属酸化物が増幅作用、整流作用、及びスイッチング作用の少なくとも１つを有するトランジスタのチャネル形成領域を構成し得る場合、当該金属酸化物を、金属酸化物半導体（ｍｅｔａｌ ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒ）と呼ぶことができる。また、ＯＳ ＦＥＴ、又はＯＳトランジスタと記載する場合においては、金属酸化物又は酸化物半導体を有するトランジスタと換言することができる。
また、本明細書等において、窒素を有する金属酸化物も金属酸化物（ｍｅｔａｌ ｏｘｉｄｅ）と総称する場合がある。また、窒素を有する金属酸化物を、金属酸窒化物（ｍｅｔａｌ ｏｘｙｎｉｔｒｉｄｅ）と呼称してもよい。
また、本明細書等において、各実施の形態に示す構成は、他の実施の形態に示す構成と適宜組み合わせて、本発明の一態様とすることができる。また、１つの実施の形態の中に、複数の構成例が示される場合は、互いに構成例を適宜組み合わせることが可能である。
なお、ある一つの実施の形態の中で述べる内容（一部の内容でもよい）は、その実施の形態で述べる別の内容（一部の内容でもよい）と、一つ若しくは複数の別の実施の形態で述べる内容（一部の内容でもよい）との少なくとも一つの内容に対して、適用、組み合わせ、又は置き換えなどを行うことができる。
なお、実施の形態の中で述べる内容とは、各々の実施の形態において、様々な図を用いて述べる内容、又は明細書に記載される文章を用いて述べる内容のことである。
なお、ある一つの実施の形態において述べる図（一部でもよい）は、その図の別の部分、その実施の形態において述べる別の図（一部でもよい）と、一つ若しくは複数の別の実施の形態において述べる図（一部でもよい）との少なくとも一つの図に対して、組み合わせることにより、さらに多くの図を構成させることができる。
本明細書に記載の実施の形態については、図面を参照しながら説明する。但し、実施の形態は多くの異なる態様で実施することが可能であり、趣旨及びその範囲から逸脱することなく、その形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は、実施の形態の記載内容に限定して解釈されるものではない。なお、実施の形態の発明の構成において、同一部分又は同様な機能を有する部分には同一の符号を異なる図面間で共通して用い、その繰り返しの説明は省略する場合がある。また、斜視図などにおいて、図面の明確性を期すために、一部の構成要素の記載を省略している場合がある。
本明細書等において、複数の要素に同じ符号を用いる場合、特に、それらを区別する必要があるときには、符号に“＿１”、“［ｎ］”、“［ｍ，ｎ］”等の識別用の符号を付記して記載する場合がある。
また、本明細書の図面において、大きさ、層の厚さ、又は領域は、明瞭化のために誇張されている場合がある。よって、必ずしもそのスケールに限定されない。なお図面は、理想的な例を模式的に示したものであり、図面に示す形状又は値などに限定されない。例えば、ノイズによる信号、電圧、若しくは電流のばらつき、又は、タイミングのずれによる信号、電圧、若しくは電流のばらつきなどを含むことが可能である。
（実施の形態１）
本実施の形態では、本発明の一態様の半導体装置である、微小な電流の測定が可能な回路について説明する。
図１Ａに、本発明の一態様の半導体装置である、電流の測定が可能な回路を示す。回路２０は、トランジスタＭ１と、オペアンプＯＰ１と、を有する。また、回路２０は、入力端子ＩＴと、出力端子ＯＴと、を有する。
トランジスタＭ１は、チャネル形成領域に金属酸化物を有する、ＯＳトランジスタである。当該金属酸化物としては、例えば、インジウム、元素Ｍ（元素Ｍはアルミニウム、ガリウム、イットリウム、銅、バナジウム、ベリリウム、ホウ素、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、又はマグネシウムから選ばれた一種又は複数種の材料とする。）、亜鉛から一又は複数選ばれる材料とすることができる。特に、インジウム、ガリウム、亜鉛からなる金属酸化物は、バンドギャップが高く、真性（Ｉ型ともいう。）、又は実質的に真性である半導体であって、当該金属酸化物のキャリア濃度は、１×１０１８ｃｍ－３以下であることが好ましく、１×１０１７ｃｍ－３未満であることがより好ましく、１×１０１６ｃｍ－３未満であることがさらに好ましく、１×１０１３ｃｍ－３未満であることがさらに好ましく、１×１０１２ｃｍ－３未満であることがさらに好ましい。また、当該金属酸化物がチャネル形成領域に含まれるＯＳトランジスタのオフ電流は、チャネル幅１μｍあたり１０ａＡ（１×１０－１７Ａ）以下、好ましくはチャネル幅１μｍあたり１ａＡ（１×１０－１８Ａ）以下、さらには好ましくはチャネル幅１μｍあたり１０ｚＡ（１×１０－２０Ａ）以下、さらに好ましくはチャネル幅１μｍあたり１ｚＡ（１×１０－２１Ａ）以下、さらに好ましくはチャネル幅１μｍあたり１００ｙＡ（１×１０－２２Ａ）以下とすることができる。また当該ＯＳトランジスタは、金属酸化物のキャリア濃度が低いため、ＯＳトランジスタの温度が変化した場合でも、オフ電流は低いままとなる。例えば、ＯＳトランジスタの温度が１５０℃であっても、オフ電流を、チャネル幅１μｍあたり１００ｚＡとすることもできる。
なお、本明細書におけるｎチャネル型トランジスタのオフ電流とは、当該トランジスタに印加されるゲート‐ソース電圧が当該トランジスタのしきい値電圧よりも低いときに、ソース‐ドレイン間に流れるリーク電流とすることができる。また、当該トランジスタがオフ状態のときに流れるリーク電流とすることができる。
また、図１Ａに示すとおり、トランジスタＭ１は、バックゲートを有する構造としてもよい。図１Ａでは、トランジスタＭ１のバックゲートの電気的な接続先については具体的に図示していないが、回路２０の設計段階において、トランジスタＭ１のバックゲートの電気的な接続先を自由に決めてもよい。例えば、トランジスタＭ１のゲートとバックゲートを電気的に接続する構成にすることによって、トランジスタＭ１のオン状態のときに流れる電流を大きくすることができる。また、例えば、トランジスタＭ１のバックゲートに、外部回路と電気的に接続するための配線を設けた構成にすることによって、当該外部回路によってトランジスタＭ１のバックゲートに電位を与えることで、トランジスタＭ１のしきい値電圧を変動させることができる。なお、トランジスタＭ１は、バックゲートを有さない構造としてもよい。
オペアンプＯＰ１は、ＣＭＯＳ（相補型ＭＯＳ）プロセスで形成される回路とするのが好ましい。また、ＣＭＯＳプロセスには、単結晶シリコン、多結晶シリコン、微結晶シリコンがチャネル形成領域に含まれるトランジスタ（以下、Ｓｉトランジスタと呼称する。）を用いることができる。特に、Ｓｉトランジスタは、高い電界効果移動度と高い信頼性を備えるため、オペアンプＯＰ１の回路構成としてＳｉトランジスタを適用するのが好ましい。
また、オペアンプＯＰ１は、ＯＳトランジスタを用いた単極性回路としてもよい。ＯＳトランジスタのチャネル形成領域に含まれる金属酸化物において、インジウムを含む金属酸化物（例えば、Ｉｎ酸化物）、あるいは亜鉛を含む金属酸化物（例えば、Ｚｎ酸化物）では、ｎ型半導体は作製できているが、ｐ型半導体は移動度及び信頼性の点で作製が難しい。そのため、ＯＳトランジスタでオペアンプＯＰ１を構成する場合、単極性回路として設計すればよい。この場合、回路２０を製造する際、オペアンプＯＰ１はトランジスタＭ１と同時に作製することができるため、回路２０の製造時間を短くすることができる。
また、オペアンプＯＰ１は、ｎチャネル型トランジスタとしてＯＳトランジスタを用い、ｐチャネル型トランジスタとしてＳｉトランジスタを用いた回路構成としてもよい。
なお、本明細書などにおいて、「オペアンプ」は、「差動増幅回路」に置き換えることができる。
入力端子ＩＴは、オペアンプＯＰ１の反転入力端子と、トランジスタＭ１の第１端子と、トランジスタＭ１のゲートと、に電気的に接続され、出力端子ＯＴは、オペアンプＯＰ１の出力端子と、トランジスタＭ１の第２端子と、に電気的に接続されている。そして、オペアンプＯＰ１の非反転入力端子は、配線ＧＮＤＬに電気的に接続されている。
配線ＧＮＤＬは、定電圧を与える機能を有する配線である。当該定電圧としては、例えば、接地電位（ＧＮＤという場合がある。）とすることができる。また、配線ＧＮＤＬが与える定電圧は、接地電位以外の電圧としてもよい。本説明では、配線ＧＮＤＬが与える定電圧は、接地電位とする。
図１Ａに示すとおり、トランジスタＭ１はダイオード接続の構成となっている。そのため、図１Ａの回路２０は、図１Ｂに示す回路１０の等価回路とすることができる。
回路１０は、回路２０のトランジスタＭ１をダイオード素子ＤＥに置き換えた回路であって、ダイオード素子ＤＥの入力端子は、入力端子ＩＴと、オペアンプＯＰ１の反転入力端子と、に電気的に接続され、ダイオード素子ＤＥの出力端子は、出力端子ＯＴと、オペアンプＯＰ１の出力端子と、に電気的に接続されている。
図１Ｂに示すとおり、回路１０は、対数変換回路の構成となっている。ダイオード素子ＤＥが理想的なｐｎ接合で、且つ大きな順電圧がかかっている場合、入力端子ＩＴから入力電流Ｉｉｎが入力されたときの出力電圧Ｖｏｕｔは、次の式として表すことができる。
Figure 0007508370000001
なお、ｋはボルツマン定数、Ｔは絶対温度、ｑは単位電荷、Ｉ０は飽和電流量である。
上式のとおり、回路１０を用いることによって、出力電圧Ｖｏｕｔは、入力電流Ｉｉｎの対数を変数とする一次式として表すことができる。つまり、ダイオードの順方向電流‐電圧特性の電圧範囲を利用することによって、入力電流Ｉｉｎを測定することができる。
ところで、測定できる電流値の下限は、ダイオード素子ＤＥの電流‐電圧特性によって決まる。例えば、回路１０のダイオード素子ＤＥとして、ｐｎ接合ダイオード、バイポーラトランジスタなどを適用した場合、回路１０による、測定が可能な電流の範囲は、概ね１．０ｐＡ（１．０×１０－１２Ａ）以上１０ｍＡ以下となる。そのため、この場合の回路１０を用いて、１．０ｆＡより低い電流を測定するのは好ましくない。また、回路１０のダイオード素子ＤＥとして、ｐｎ接合ダイオード、バイポーラトランジスタなどを適用した場合、ダイオードの電流‐電圧特性は、上式のとおり温度にも依存するため、電流測定は環境の温度の影響を受ける場合がある。
ここで、図１Ａの回路２０のとおり、ダイオード素子ＤＥとして、ダイオード接続されたトランジスタＭ１を考える。
初めに、トランジスタＭ１としてＯＳトランジスタを用いることによる利点について説明する。図２は、ＯＳトランジスタとＳｉトランジスタとのそれぞれのドレイン電流Ｉｄとゲート‐ソース間電圧Ｖｇｓの特性の一例を示した模式図であり、ＯＳトランジスタは特性ＩＶＣ１ａを示し、Ｓｉトランジスタは特性ＩＶＣ２を示す。なお、ドレイン電流Ｉｄは対数表示とし、ゲート‐ソース間電圧Ｖｇｓは線形表示としている。図２に示すとおり、ＯＳトランジスタのオフ電流は、Ｓｉトランジスタのオフ電流よりも小さくなる。
具体的には、ＯＳトランジスタのオフ電流は、チャネル幅１μｍあたり１０ａＡ（１．０×１０－１７Ａ）以下、さらに好ましくはチャネル幅１μｍあたり１００ｙＡ（１．０×１０－２２Ａ）以下とすることができる。そのため、トランジスタＭ１としてＯＳトランジスタを適用することによって、回路２０の入力端子ＩＴから出力端子ＯＴに当該オフ電流を流すことができ、出力端子ＯＴから当該オフ電流に応じた出力電圧Ｖｏｕｔを出力することができる。
つまり、図１Ａの回路２０においてトランジスタＭ１に流れるオフ電流を、図１Ｂの回路１０のダイオード素子ＤＥ（ｐｎ接合ダイオード、バイポーラトランジスタなど）の順方向に流れる電流よりも小さくすることができるため、図１Ａの回路２０を用いることによって、図１Ｂの回路１０よりも測定下限が低い電流を測定することができる。
また、トランジスタＭ１がバックゲートを有するトランジスタである場合、バックゲートに所望の電位を与えてトランジスタＭ１のしきい値電圧を変動させることで、図２に示すとおり、特性ＩＶＣ１ａを特性ＩＶＣ１ｂにシフトさせることができ、トランジスタＭ１のゲート‐ソース電圧Ｖｇｓが０Ｖのときのドレイン電流Ｉｄを変化させることができる。つまり、トランジスタＭ１をオフ状態に保ったまま、トランジスタＭ１のしきい値電圧を変動させることで、オフ電流を変化させることができる。例えば、トランジスタＭ１のしきい値電圧を変動させることによって、そのオフ電流をチャネル幅１μｍあたり１．０ｆＡ（１．０×１０－１５Ａ）以下、好ましくはチャネル幅１μｍあたり１．０ｐＡ（１．０×１０－１２Ａ）以下、より好ましくはチャネル幅１μｍあたり１．０ｎＡ（１．０×１０－９Ａ）以下、より好ましくはチャネル幅１μｍあたり１．０μＡ（１．０×１０－６Ａ）以下にすることができる。
また、ＯＳトランジスタは、Ｓｉトランジスタと比較して、温度変化に対してオフ電流の変化は小さい。そのため、トランジスタＭ１を有する回路２０は、ダイオード素子ＤＥ（ｐｎ接合ダイオード、バイポーラトランジスタなど）を有する回路１０よりも、温度に対して安定的に電流の測定を行うことができる。
なお、本発明の一態様の半導体装置は、図１Ａに示す回路２０に限定されず、状況に応じて、回路構成を変更することができる。例えば、図１Ｃに示すとおり、図１Ａの回路２０のトランジスタＭ１のゲートの電気的な接続を変更してもよい。図１Ｃに示す回路２０Ａでは、トランジスタＭ１のゲートは、トランジスタＭ１の第１端子ではなく、第２端子に電気的に接続されている。この場合、トランジスタＭ１は第２端子から第１端子に電流が流れる方向を順方向とするダイオード素子として機能する。
なお、本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせることができる。
（実施の形態２）
本実施の形態では、先の実施の形態で説明した図１Ａとは異なる、微小な電流の測定が可能な回路について説明する。
図３Ａに示す回路２１は、図１Ａの回路２０のトランジスタＭ１を回路ＯＳＣに置き換えた回路であって、回路ＯＳＣの第１端子は、入力端子ＩＴと、オペアンプＯＰ１の反転入力端子と、に電気的に接続され、回路ＯＳＣの第２端子は、出力端子ＯＴと、オペアンプＯＰ１の出力端子と、に電気的に接続されている。
回路ＯＳＣは、ＯＳトランジスタを有する回路であって、回路ＯＳＣの第１端子‐第２端子間に流れる電流を１．０μＡ（１．０×１０－６Ａ）以下、好ましくは１．０ｐＡ（１．０×１０－１２Ａ）以下、より好ましくは１．０ａＡ（１．０×１０－１８Ａ）以下、より好ましくは１．０ｚＡ（１．０×１０－２１Ａ）、より好ましくは１００ｙＡ（１．０×１０－２２Ａ）とすることができる。
回路ＯＳＣの具体的な構成としては、例えば、図３Ｂに示す回路ＯＳＣとすることができる。図３Ｂには、回路２１の一例である回路２１Ａを示しており、回路２１Ａに含まれる回路ＯＳＣは、トランジスタＭ１［１］乃至Ｍ１［ｍ］（ｍは２以上の整数とする。）を有する。
図３Ｂの回路ＯＳＣにおいて、トランジスタＭ１［１］乃至Ｍ１［ｍ］のそれぞれは、ダイオード接続の構成となっており、トランジスタＭ１［１］乃至Ｍ１［ｍ］は直列に電気的に接続されている。直列に接続されたトランジスタＭ１［１］乃至Ｍ１［ｍ］の一端は、回路ＯＳＣの第１端子に電気的に接続され、直列に接続されたトランジスタＭ１［１］乃至Ｍ１［ｍ］の他端は、回路ＯＳＣの第２端子に電気的に接続されている。
なお、トランジスタＭ１［１］乃至Ｍ１［ｍ］は、全てがＯＳトランジスタとしてもよい。また、トランジスタＭ１［１］乃至Ｍ１［ｍ］は、少なくとも一がＯＳトランジスタとし、残りはＯＳトランジスタ以外のトランジスタ（例えば、Ｓｉ、Ｇｅなどの半導体を活性層としたトランジスタ、ＺｎＳｅ、ＣｄＳ、ＧａＡｓ、ＩｎＰ、ＧａＮ、ＳｉＧｅなどの化合物半導体を活性層としたトランジスタ、カーボンナノチューブを活性層としたトランジスタ、有機半導体を活性層としたトランジスタ等）としてもよい。
また、回路２１Ａの回路ＯＳＣに含まれているトランジスタＭ１［１］乃至Ｍ１［ｍ］のゲートは、図３Ｃに示すとおり、互いに電気的に接続されている構成にすることができる。具体的には、図３Ｃに示す回路２１Ｂの回路ＯＳＣでは、トランジスタＭ１［１］乃至Ｍ１［ｍ］のそれぞれのゲートは、トランジスタＭ１［１］の第１端子に電気的に接続されている。回路ＯＳＣにおいて、トランジスタＭ１［１］乃至Ｍ１［ｍ］の電気的な接続を図３Ｃに示すような構成にすることで、実質的にチャネル長の長いトランジスタでダイオード素子を構成することができる。
また、回路２１Ａの回路ＯＳＣに、回路ＣＥを設けてもよい。図３Ｄに示す回路２１Ｃでは、回路ＯＳＣは、直列に電気的に接続されたトランジスタＭ１［１］乃至Ｍ１［ｍ］に対して、回路ＣＥが電気的に接続された構成となっている。回路ＣＥとしては、例えば、回路素子を適用することができ、具体的には、抵抗素子、ダイオード素子、容量素子などを用いることができる。また、回路ＣＥとしては、例えば、回路素子が並列に接続された回路とすることができる。なお、図３Ｄでは、回路ＣＥは、トランジスタＭ１［ｍ］と、回路ＯＳＣの第２端子との間に設けた図を示しているが、回路ＣＥは、トランジスタＭ１［１］と、回路ＯＳＣの第１端子との間に、又は直列に電気的に接続されたトランジスタＭ１［１］乃至Ｍ１［ｍ］のいずれかのトランジスタ同士の間に設けてもよい。
図３Ｂ乃至図３Ｄの回路ＯＳＣとは異なる、図３Ａの回路ＯＳＣの具体的な構成として、例えば、図３Ｅに示す回路ＯＳＣとすることができる。図３Ｄには、回路２１の一例である回路２１Ｄを示しており、回路２１Ｄに含まれる回路ＯＳＣは、回路２１Ａと同様に、トランジスタＭ１［１］乃至Ｍ１［ｍ］（ｍは２以上の整数である。）を有する。
図３Ｅの回路ＯＳＣにおいて、トランジスタＭ１［１］乃至Ｍ１［ｍ］のそれぞれは、ダイオード接続の構成となっており、トランジスタＭ１［１］乃至Ｍ１［ｍ］は並列に電気的に接続されている。つまり、トランジスタＭ１［１］乃至Ｍ１［ｍ］のそれぞれの第１端子及びゲートは、回路ＯＳＣの第１端子に電気的に接続され、トランジスタＭ１［１］乃至Ｍ１［ｍ］のそれぞれの第２端子は、回路ＯＳＣの第２端子に電気的に接続されている。
また、回路２１Ｄの回路ＯＳＣに、容量素子Ｃ１を設けてもよい。図３Ｆに示す回路２１Ｅでは、回路ＯＳＣは、並列に電気的に接続されたトランジスタＭ１［１］乃至Ｍ１［ｍ］に対して、更に容量素子Ｃ１が電気的に並列に接続された構成となっている。具体的には、容量素子Ｃ１の第１端子は、トランジスタＭ１［１］乃至Ｍ１［ｍ］の第１端子及びゲートと、オペアンプＯＰ１の反転入力端子と、に電気的に接続され、容量素子Ｃ１の第２端子は、トランジスタＭ１［１］乃至Ｍ１［ｍ］の第２端子と、オペアンプＯＰ１の出力端子と、に電気的に接続されている。回路２１Ｅは、容量素子Ｃ１によって、オペアンプＯＰ１の反転入力端子‐出力端子間の電位を保持することができるため、ダイオード接続されたトランジスタＭ１［１］乃至Ｍ１［ｍ］のそれぞれの第１端子‐第２端子間に流れる電流を安定に流すことができる。なお、図３Ｆの回路２１Ｅでは、複数のトランジスタとして、トランジスタＭ１［１］乃至Ｍ１［ｍ］を図示しているが、回路２１Ｅは、トランジスタＭ１［１］乃至Ｍ１［ｍ］でなく、１つのトランジスタＭ１として構成してもよい。
なお、トランジスタＭ１［１］乃至Ｍ１［ｍ］は、全てがＯＳトランジスタとするのが好ましい。
図３Ａ乃至図３Ｆに示す回路２１、２１Ａ、２１Ｂ、２１Ｃ、２１Ｄ、２１Ｅを用いても、実施の形態１で説明した回路２０と同様に、微小な電流量を測定することができる。
なお、本実施の形態は、本明細書で示す他の実施の形態、実施例と適宜組み合わせることができる。
（実施の形態３）
本実施の形態では、上記実施の形態で説明した半導体装置の構成に適用可能なトランジスタの構成、具体的には異なる電気特性を有するトランジスタを積層して設ける構成について説明する。当該構成とすることで、半導体装置の設計自由度を高めることができる。また、異なる電気特性を有するトランジスタを積層して設けることで、半導体装置の集積度を高めることができる。
図４に示す半導体装置は、トランジスタ３００と、トランジスタ５００と、容量素子６００と、を有している。図６Ａはトランジスタ５００のチャネル長方向の断面図であり、図６Ｂはトランジスタ５００のチャネル幅方向の断面図であり、図６Ｃはトランジスタ３００のチャネル幅方向の断面図である。
トランジスタ５００は、チャネル形成領域に金属酸化物を有するトランジスタ（ＯＳトランジスタ）である。トランジスタ５００は、オフ電流が小さいため、これをメモリセルが有する書き込みトランジスタに用いることにより、長期にわたり書き込んだデータ電圧あるいは電荷を保持することが可能である。つまり、リフレッシュ動作の頻度が少ない、あるいは、リフレッシュ動作を必要としないため、半導体装置の消費電力を低減することができる。
本実施の形態で説明する半導体装置は、トランジスタ５００がトランジスタ３００の上方に設けられ、容量素子６００がトランジスタ３００、及びトランジスタ５００の上方に設けられた構成となっている。
トランジスタ３００は、基板３１１上に設けられ、導電体３１６、絶縁体３１５、基板３１１の一部からなる半導体領域３１３、ソース領域又はドレイン領域として機能する低抵抗領域３１４ａ、及び低抵抗領域３１４ｂを有する。なお、トランジスタ３００は、例えば、上記実施の形態におけるオペアンプＯＰ１が有するトランジスタ等に適用することができる。
トランジスタ３００は、図６Ｃに示すように、半導体領域３１３の上面及びチャネル幅方向の側面が絶縁体３１５を介して導電体３１６に覆われている。このように、トランジスタ３００をＦｉｎ型とすることにより、実効上のチャネル幅が増大することによりトランジスタ３００のオン特性を向上させることができる。また、ゲート電極の電界の寄与を高くすることができるため、トランジスタ３００のオフ特性を向上させることができる。
なお、トランジスタ３００は、ｐチャネル型、あるいはｎチャネル型のいずれでもよい。
半導体領域３１３のチャネルが形成される領域、その近傍の領域、ソース領域、又はドレイン領域となる低抵抗領域３１４ａ、及び低抵抗領域３１４ｂなどにおいて、シリコン系半導体などの半導体を含むことが好ましく、単結晶シリコンを含むことが好ましい。又は、Ｇｅ（ゲルマニウム）、ＳｉＧｅ（シリコンゲルマニウム）、ＧａＡｓ（ガリウムヒ素）、ＧａＡｌＡｓ（ガリウムアルミニウムヒ素）などを有する材料で形成してもよい。結晶格子に応力を与え、格子間隔を変化させることで有効質量を制御したシリコンを用いた構成としてもよい。又はＧａＡｓとＧａＡｌＡｓ等を用いることで、トランジスタ３００をＨＥＭＴ（Ｈｉｇｈ Ｅｌｅｃｔｒｏｎ Ｍｏｂｉｌｉｔｙ Ｔｒａｎｓｉｓｔｏｒ）としてもよい。
低抵抗領域３１４ａ、及び低抵抗領域３１４ｂは、半導体領域３１３に適用される半導体材料に加え、ヒ素、リンなどのｎ型の導電性を付与する元素、又はホウ素などのｐ型の導電性を付与する元素を含む。
ゲート電極として機能する導電体３１６は、ヒ素、リンなどのｎ型の導電性を付与する元素、もしくはホウ素などのｐ型の導電性を付与する元素を含むシリコンなどの半導体材料、金属材料、合金材料、又は金属酸化物材料などの導電性材料を用いることができる。
なお、導電体の材料によって仕事関数が決まるため、当該導電体の材料を選択することで、トランジスタのしきい値電圧を調整することができる。具体的には、導電体に窒化チタンや窒化タンタルなどの材料を用いることが好ましい。さらに導電性と埋め込み性を両立するために導電体にタングステンやアルミニウムなどの金属材料を積層として用いることが好ましく、特にタングステンを用いることが耐熱性の点で好ましい。
なお、図４に示すトランジスタ３００は一例であり、その構造に限定されず、回路構成や駆動方法に応じて適切なトランジスタを用いればよい。例えば、半導体装置をＯＳトランジスタのみの単極性回路（ｎチャネル型トランジスタのみ、などと同極性のトランジスタを意味する）とする場合、図５に示すとおり、トランジスタ３００の構成を、酸化物半導体を用いているトランジスタ５００と同様の構成にすればよい。なお、トランジスタ５００の詳細については後述する。
トランジスタ３００を覆って、絶縁体３２０、絶縁体３２２、絶縁体３２４、及び絶縁体３２６が順に積層して設けられている。
絶縁体３２０、絶縁体３２２、絶縁体３２４、及び絶縁体３２６として、例えば、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化アルミニウム、酸化窒化アルミニウム、窒化酸化アルミニウム、窒化アルミニウムなどを用いればよい。
なお、本明細書中において、酸化窒化シリコンとは、その組成として窒素よりも酸素の含有量が多い材料を指し、窒化酸化シリコンとは、その組成として、酸素よりも窒素の含有量が多い材料を示す。また、本明細書中において、酸化窒化アルミニウムとは、その組成として窒素よりも酸素の含有量が多い材料を指し、窒化酸化アルミニウムとは、その組成として、酸素よりも窒素の含有量が多い材料を示す。
絶縁体３２２は、その下方に設けられるトランジスタ３００などによって生じる段差を低減するための平坦化膜としての機能を有していてもよい。例えば、絶縁体３２２の上面は、平坦性を高めるために化学機械研磨（ＣＭＰ）法等を用いた平坦化処理により平坦化されていてもよい。
また、絶縁体３２４には、基板３１１、又はトランジスタ３００などから、トランジスタ５００が設けられる領域に、水素や不純物が拡散しないようなバリア性を有する膜を用いることが好ましい。
水素に対するバリア性を有する膜の一例として、例えば、ＣＶＤ法で形成した窒化シリコンを用いることができる。ここで、トランジスタ５００等の酸化物半導体を有する半導体素子に、水素が拡散することで、当該半導体素子の特性が低下する場合がある。したがって、トランジスタ５００と、トランジスタ３００との間に、水素の拡散を抑制する膜を用いることが好ましい。水素の拡散を抑制する膜とは、具体的には、水素の脱離量が少ない膜とする。
水素の脱離量は、例えば、昇温脱離ガス分析法（ＴＤＳ）などを用いて分析することができる。例えば、絶縁体３２４の水素の脱離量は、ＴＤＳ分析において、膜の表面温度が５０℃から５００℃の範囲において、水素原子に換算した脱離量が、絶縁体３２４の面積当たりに換算して、１０×１０１５ａｔｏｍｓ／ｃｍ２以下、好ましくは５×１０１５ａｔｏｍｓ／ｃｍ２以下であればよい。
なお、絶縁体３２６は、絶縁体３２４よりも誘電率が低いことが好ましい。例えば、絶縁体３２６の比誘電率は４未満が好ましく、３未満がより好ましい。また例えば、絶縁体３２６の比誘電率は、絶縁体３２４の比誘電率の０．７倍以下が好ましく、０．６倍以下がより好ましい。誘電率が低い材料を層間膜とすることで、配線間に生じる寄生容量を低減することができる。
また、絶縁体３２０、絶縁体３２２、絶縁体３２４、及び絶縁体３２６には容量素子６００、又はトランジスタ５００と接続する導電体３２８、及び導電体３３０等が埋め込まれている。なお、導電体３２８、及び導電体３３０は、プラグ又は配線としての機能を有する。また、プラグ又は配線としての機能を有する導電体は、複数の構造をまとめて同一の符号を付与する場合がある。また、本明細書等において、配線と、配線と接続するプラグとが一体物であってもよい。すなわち、導電体の一部が配線として機能する場合、及び導電体の一部がプラグとして機能する場合もある。
各プラグ、及び配線（導電体３２８、導電体３３０等）の材料としては、金属材料、合金材料、金属窒化物材料、又は金属酸化物材料などの導電性材料を、単層又は積層して用いることができる。耐熱性と導電性を両立するタングステンやモリブデンなどの高融点材料を用いることが好ましく、特にタングステンを用いることが好ましい。又は、アルミニウムや銅などの低抵抗導電性材料で形成することが好ましい。低抵抗導電性材料を用いることで配線抵抗を低くすることができる。
絶縁体３２６、及び導電体３３０上に、配線層を設けてもよい。例えば、図４において、絶縁体３５０、絶縁体３５２、及び絶縁体３５４が順に積層して設けられている。また、絶縁体３５０、絶縁体３５２、及び絶縁体３５４には、導電体３５６が形成されている。導電体３５６は、トランジスタ３００と接続するプラグ、又は配線としての機能を有する。なお導電体３５６は、導電体３２８、及び導電体３３０と同様の材料を用いて設けることができる。
なお、例えば、絶縁体３５０は、絶縁体３２４と同様に、水素に対するバリア性を有する絶縁体を用いることが好ましい。また、導電体３５６は、水素に対するバリア性を有する導電体を含むことが好ましい。特に、水素に対するバリア性を有する絶縁体３５０が有する開口部に、水素に対するバリア性を有する導電体が形成される。当該構成により、トランジスタ３００とトランジスタ５００とは、バリア層により分離することができ、トランジスタ３００からトランジスタ５００への水素の拡散を抑制することができる。
なお、水素に対するバリア性を有する導電体としては、例えば、窒化タンタル等を用いるとよい。また、窒化タンタルと導電性が高いタングステンを積層することで、配線としての導電性を保持したまま、トランジスタ３００からの水素の拡散を抑制することができる。この場合、水素に対するバリア性を有する窒化タンタル層が、水素に対するバリア性を有する絶縁体３５０と接する構造であることが好ましい。
絶縁体３５４、及び導電体３５６上に、配線層を設けてもよい。例えば、図４において、絶縁体３６０、絶縁体３６２、及び絶縁体３６４が順に積層して設けられている。また、絶縁体３６０、絶縁体３６２、及び絶縁体３６４には、導電体３６６が形成されている。導電体３６６は、プラグ又は配線としての機能を有する。なお導電体３６６は、導電体３２８、及び導電体３３０と同様の材料を用いて設けることができる。
なお、例えば、絶縁体３６０は、絶縁体３２４と同様に、水素に対するバリア性を有する絶縁体を用いることが好ましい。また、導電体３６６は、水素に対するバリア性を有する導電体を含むことが好ましい。特に、水素に対するバリア性を有する絶縁体３６０が有する開口部に、水素に対するバリア性を有する導電体が形成されることが好ましい。当該構成により、トランジスタ３００とトランジスタ５００とは、バリア層により分離することができ、トランジスタ３００からトランジスタ５００への水素の拡散を抑制することができる。
絶縁体３６４、及び導電体３６６上に、配線層を設けてもよい。例えば、図４において、絶縁体３７０、絶縁体３７２、及び絶縁体３７４が順に積層して設けられている。また、絶縁体３７０、絶縁体３７２、及び絶縁体３７４には、導電体３７６が形成されている。導電体３７６は、プラグ又は配線としての機能を有する。なお導電体３７６は、導電体３２８、及び導電体３３０と同様の材料を用いて設けることができる。
なお、例えば、絶縁体３７０は、絶縁体３２４と同様に、水素に対するバリア性を有する絶縁体を用いることが好ましい。また、導電体３７６は、水素に対するバリア性を有する導電体を含むことが好ましい。特に、水素に対するバリア性を有する絶縁体３７０が有する開口部に、水素に対するバリア性を有する導電体が形成されることが好ましい。当該構成により、トランジスタ３００とトランジスタ５００とは、バリア層により分離することができ、トランジスタ３００からトランジスタ５００への水素の拡散を抑制することができる。
絶縁体３７４、及び導電体３７６上に、配線層を設けてもよい。例えば、図４において、絶縁体３８０、絶縁体３８２、及び絶縁体３８４が順に積層して設けられている。また、絶縁体３８０、絶縁体３８２、及び絶縁体３８４には、導電体３８６が形成されている。導電体３８６は、プラグ又は配線としての機能を有する。なお導電体３８６は、導電体３２８、及び導電体３３０と同様の材料を用いて設けることができる。
なお、例えば、絶縁体３８０は、絶縁体３２４と同様に、水素に対するバリア性を有する絶縁体を用いることが好ましい。また、導電体３８６は、水素に対するバリア性を有する導電体を含むことが好ましい。特に、水素に対するバリア性を有する絶縁体３８０が有する開口部に、水素に対するバリア性を有する導電体が形成されることが好ましい。当該構成により、トランジスタ３００とトランジスタ５００とは、バリア層により分離することができ、トランジスタ３００からトランジスタ５００への水素の拡散を抑制することができる。
上記において、導電体３５６を含む配線層、導電体３６６を含む配線層、導電体３７６を含む配線層、及び導電体３８６を含む配線層、について説明したが、本実施の形態に係る半導体装置はこれに限られるものではない。導電体３５６を含む配線層と同様の配線層を３層以下にしてもよいし、導電体３５６を含む配線層と同様の配線層を５層以上にしてもよい。
絶縁体３８４上には絶縁体５１０、絶縁体５１２、絶縁体５１４、及び絶縁体５１６が、順に積層して設けられている。絶縁体５１０、絶縁体５１２、絶縁体５１４、及び絶縁体５１６のいずれかは、酸素や水素に対してバリア性のある物質を用いることが好ましい。
例えば、絶縁体５１０、及び絶縁体５１４には、例えば、基板３１１、又はトランジスタ３００を設ける領域などから、トランジスタ５００を設ける領域に、水素や不純物が拡散しないようなバリア性を有する膜を用いることが好ましい。したがって、絶縁体３２４と同様の材料を用いることができる。
水素に対するバリア性を有する膜の一例として、ＣＶＤ法で形成した窒化シリコンを用いることができる。ここで、トランジスタ５００等の酸化物半導体を有する半導体素子に、水素が拡散することで、当該半導体素子の特性が低下する場合がある。したがって、トランジスタ５００と、トランジスタ３００との間に、水素の拡散を抑制する膜を用いることが好ましい。水素の拡散を抑制する膜とは、具体的には、水素の脱離量が少ない膜とする。
また、水素に対するバリア性を有する膜として、例えば、絶縁体５１０、及び絶縁体５１４には、酸化アルミニウム、酸化ハフニウム、酸化タンタルなどの金属酸化物を用いることが好ましい。
特に、酸化アルミニウムは、酸素、及びトランジスタの電気特性の変動要因となる水素、水分などの不純物、の両方に対して膜を透過させない遮断効果が高い。したがって、酸化アルミニウムは、トランジスタの作製工程中及び作製後において、水素、水分などの不純物のトランジスタ５００への混入を防止することができる。また、トランジスタ５００を構成する酸化物からの酸素の放出を抑制することができる。そのため、トランジスタ５００に対する保護膜として用いることに適している。
また、例えば、絶縁体５１２、及び絶縁体５１６には、絶縁体３２０と同様の材料を用いることができる。また、これらの絶縁体に、比較的誘電率が低い材料を適用することで、配線間に生じる寄生容量を低減することができる。例えば、絶縁体５１２、及び絶縁体５１６として、酸化シリコン膜や酸化窒化シリコン膜などを用いることができる。
また、絶縁体５１０、絶縁体５１２、絶縁体５１４、及び絶縁体５１６には、導電体５１８、及びトランジスタ５００を構成する導電体（例えば、導電体５０３）等が埋め込まれている。なお、導電体５１８は、容量素子６００、又はトランジスタ３００と接続するプラグ、又は配線としての機能を有する。導電体５１８は、導電体３２８、及び導電体３３０と同様の材料を用いて設けることができる。
特に、絶縁体５１０、及び絶縁体５１４と接する領域の導電体５１８は、酸素、水素、及び水に対するバリア性を有する導電体であることが好ましい。当該構成により、トランジスタ３００とトランジスタ５００とは、酸素、水素、及び水に対するバリア性を有する層で、分離することができ、トランジスタ３００からトランジスタ５００への水素の拡散を抑制することができる。
絶縁体５１６の上方には、トランジスタ５００が設けられている。
図６Ａ、図６Ｂに示すように、トランジスタ５００は、絶縁体５１４及び絶縁体５１６に埋め込まれるように配置された導電体５０３と、絶縁体５１６及び導電体５０３の上に配置された絶縁体５２０と、絶縁体５２０の上に配置された絶縁体５２２と、絶縁体５２２の上に配置された絶縁体５２４と、絶縁体５２４の上に配置された酸化物５３０ａと、酸化物５３０ａの上に配置された酸化物５３０ｂと、酸化物５３０ｂ上に互いに離れて配置された導電体５４２ａ及び導電体５４２ｂと、導電体５４２ａ及び導電体５４２ｂ上に配置され、導電体５４２ａと導電体５４２ｂの間に重畳して開口が形成された絶縁体５８０と、開口の底面及び側面に配置された酸化物５３０ｃと、酸化物５３０ｃの形成面に配置された絶縁体５５０と、絶縁体５５０の形成面に配置された導電体５６０と、を有する。
また、図６Ａ、図６Ｂに示すように、酸化物５３０ａ、酸化物５３０ｂ、導電体５４２ａ、及び導電体５４２ｂと、絶縁体５８０との間に絶縁体５４４が配置されることが好ましい。また、図６Ａ、図６Ｂに示すように、導電体５６０は、絶縁体５５０の内側に設けられた導電体５６０ａと、導電体５６０ａの内側に埋め込まれるように設けられた導電体５６０ｂと、を有することが好ましい。また、図６Ａ、図６Ｂに示すように、絶縁体５８０、導電体５６０、及び絶縁体５５０の上に絶縁体５７４が配置されることが好ましい。
なお、以下において、酸化物５３０ａ、酸化物５３０ｂ、及び酸化物５３０ｃをまとめて酸化物５３０という場合がある。
なお、トランジスタ５００では、チャネルが形成される領域と、その近傍において、酸化物５３０ａ、酸化物５３０ｂ、及び酸化物５３０ｃの３層を積層する構成について示しているが、本発明はこれに限られるものではない。例えば、酸化物５３０ｂの単層、酸化物５３０ｂと酸化物５３０ａの２層構造、酸化物５３０ｂと酸化物５３０ｃの２層構造、又は４層以上の積層構造を設ける構成にしてもよい。また、トランジスタ５００では、導電体５６０を２層の積層構造として示しているが、本発明はこれに限られるものではない。例えば、導電体５６０が、単層構造であってもよいし、３層以上の積層構造であってもよい。また、図４、図６Ａに示すトランジスタ５００は一例であり、その構造に限定されず、回路構成や駆動方法に応じて適切なトランジスタを用いればよい。
ここで、導電体５６０は、トランジスタのゲート電極として機能し、導電体５４２ａ及び導電体５４２ｂは、それぞれソース電極又はドレイン電極として機能する。上記のように、導電体５６０は、絶縁体５８０の開口、及び導電体５４２ａと導電体５４２ｂに挟まれた領域に埋め込まれるように形成される。導電体５６０、導電体５４２ａ及び導電体５４２ｂの配置は、絶縁体５８０の開口に対して、自己整合的に選択される。つまり、トランジスタ５００において、ゲート電極を、ソース電極とドレイン電極の間に、自己整合的に配置させることができる。よって、導電体５６０を位置合わせのマージンを設けることなく形成することができるので、トランジスタ５００の占有面積の縮小を図ることができる。これにより、半導体装置の微細化、高集積化を図ることができる。
さらに、導電体５６０が、導電体５４２ａと導電体５４２ｂの間の領域に自己整合的に形成されるので、導電体５６０は、導電体５４２ａ又は導電体５４２ｂと重畳する領域を有さない。これにより、導電体５６０と導電体５４２ａ及び導電体５４２ｂとの間に形成される寄生容量を低減することができる。よって、トランジスタ５００のスイッチング速度を向上させ、高い周波数特性を有せしめることができる。
導電体５６０は、第１のゲート（トップゲートともいう）電極として機能する場合がある。また、導電体５０３は、第２のゲート（ボトムゲートともいう）電極として機能する場合がある。その場合、導電体５０３に印加する電位を、導電体５６０に印加する電位と、連動させず、独立して変化させることで、トランジスタ５００のしきい値電圧を制御することができる。特に、導電体５０３に負の電位を印加することにより、トランジスタ５００のしきい値電圧を０Ｖより大きくし、オフ電流を低減することが可能となる。したがって、導電体５０３に負の電位を印加したほうが、印加しない場合よりも、導電体５６０に印加する電位が０Ｖのときのドレイン電流を小さくすることができる。
導電体５０３は、酸化物５３０、及び導電体５６０と、重なるように配置する。これにより、導電体５６０、及び導電体５０３に電位を印加した場合、導電体５６０から生じる電界と、導電体５０３から生じる電界と、がつながり、酸化物５３０に形成されるチャネル形成領域を覆うことができる。本明細書等において、第１のゲート電極、及び第２のゲート電極の電界によって、チャネル形成領域を電気的に取り囲むトランジスタの構造を、ｓｕｒｒｏｕｎｄｅｄ ｃｈａｎｎｅｌ（Ｓ‐ｃｈａｎｎｅｌ）構造とよぶ。
また、導電体５０３は、導電体５１８と同様の構成であり、絶縁体５１４及び絶縁体５１６の開口の内壁に接して導電体５０３ａが形成され、さらに内側に導電体５０３ｂが形成されている。なお、トランジスタ５００では、導電体５０３ａ及び導電体５０３ｂを積層する構成について示しているが、本発明はこれに限られるものではない。例えば、導電体５０３は、単層、又は３層以上の積層構造として設ける構成にしてもよい。
ここで、導電体５０３ａは、水素原子、水素分子、水分子、銅原子などの不純物の拡散を抑制する機能を有する（上記不純物が透過しにくい。）導電性材料を用いることが好ましい。又は、酸素（例えば、酸素原子、酸素分子などの少なくとも一）の拡散を抑制する機能を有する（上記酸素が透過しにくい。）導電性材料を用いることが好ましい。なお、本明細書において、不純物、又は酸素の拡散を抑制する機能とは、上記不純物、又は上記酸素のいずれか一又は、すべての拡散を抑制する機能とする。
例えば、導電体５０３ａが酸素の拡散を抑制する機能を持つことにより、導電体５０３ｂが酸化して導電率が低下することを抑制することができる。
また、導電体５０３が配線の機能を兼ねる場合、導電体５０３ｂは、タングステン、銅、又はアルミニウムを主成分とする、導電性が高い導電性材料を用いることが好ましい。その場合、導電体５０３ｂは、必ずしも設けなくともよい。なお、導電体５０３ｂを単層で図示したが、積層構造としてもよく、例えば、チタン又は窒化チタンと上記導電性材料との積層としてもよい。
絶縁体５２０、絶縁体５２２、及び絶縁体５２４、は第２のゲート絶縁膜としての機能を有し、及び絶縁体５５０は、第１のゲート絶縁膜としての機能を有する。
ここで、酸化物５３０と接する絶縁体５２４は、化学量論的組成を満たす酸素よりも多くの酸素を含む絶縁体を用いることが好ましい。つまり、絶縁体５２４には、過剰酸素領域が形成されていることが好ましい。このような過剰酸素を含む絶縁体を酸化物５３０に接して設けることにより、酸化物５３０中の酸素欠損を低減し、トランジスタ５００の信頼性を向上させることができる。
過剰酸素領域を有する絶縁体として、具体的には、加熱により一部の酸素が脱離する酸化物材料を用いることが好ましい。加熱により酸素を脱離する酸化物とは、ＴＤＳ（Ｔｈｅｒｍａｌ Ｄｅｓｏｒｐｔｉｏｎ Ｓｐｅｃｔｒｏｓｃｏｐｙ）分析にて、酸素原子に換算しての酸素の脱離量が１．０×１０１８ａｔｏｍｓ／ｃｍ３以上、好ましくは１．０×１０１９ａｔｏｍｓ／ｃｍ３以上、さらに好ましくは２．０×１０１９ａｔｏｍｓ／ｃｍ３以上、又は３．０×１０２０ａｔｏｍｓ／ｃｍ３以上である酸化物膜である。なお、上記ＴＤＳ分析時における膜の表面温度としては１００℃以上７００℃以下、又は１００℃以上４００℃以下の範囲が好ましい。
また、上記過剰酸素領域を有する絶縁体と、酸化物５３０と、を接して加熱処理、マイクロ波処理、またはＲＦ処理のいずれか一または複数の処理を行っても良い。当該処理を行うことで、酸化物５３０中の水、または水素を除去することができる。例えば、酸化物５３０において、ＶＯＨの結合が切断される反応が起きる、別言すると「ＶＯＨ→ＶＯ＋Ｈ」という反応が起きて、脱水素化することができる。このとき発生した水素の一部は、酸素と結合してＨ２Ｏとして、酸化物５３０、または酸化物５３０近傍の絶縁体から除去される場合がある。また、水素の一部は、導電体５４２ａ又は／及び導電体５４２ｂに拡散または捕獲（ゲッタリングともいう）される場合がある。
また、上記マイクロ波処理は、例えば、高密度プラズマを発生させる電源を有する装置、または、基板側にＲＦを印加する電源を有する装置を用いると好適である。例えば、酸素を含むガスを用い、且つ高密度プラズマを用いることより、高密度の酸素ラジカルを生成することができ、基板側にＲＦを印加することで、高密度プラズマによって生成された酸素ラジカルを、効率よく酸化物５３０、または酸化物５３０近傍の絶縁体中に導入することができる。また、上記マイクロ波処理は、圧力を１３３Ｐａ以上、好ましくは２００Ｐａ以上、さらに好ましくは４００Ｐａ以上とすればよい。また、マイクロ波処理を行う装置内に導入するガスとしては、例えば、酸素と、アルゴンとを用い、酸素流量比（Ｏ２／（Ｏ２＋Ａｒ））が５０％以下、好ましくは１０％以上３０％以下で行うとよい。
また、トランジスタ５００の作製工程中において、酸化物５３０の表面が露出した状態で、加熱処理を行うと好適である。当該加熱処理は、例えば、１００℃以上４５０℃以下、より好ましくは３５０℃以上４００℃以下で行えばよい。なお、加熱処理は、窒素ガスもしくは不活性ガスの雰囲気、または酸化性ガスを１０ｐｐｍ以上、１％以上、もしくは１０％以上含む雰囲気で行う。例えば、加熱処理は酸素雰囲気で行うことが好ましい。これにより、酸化物５３０に酸素を供給して、酸素欠損（ＶＯ）の低減を図ることができる。また、加熱処理は減圧状態で行ってもよい。または、加熱処理は、窒素ガスもしくは不活性ガスの雰囲気で加熱処理した後に、脱離した酸素を補うために、酸化性ガスを１０ｐｐｍ以上、１％以上、または１０％以上含む雰囲気で行ってもよい。または、酸化性ガスを１０ｐｐｍ以上、１％以上、または１０％以上含む雰囲気で加熱処理した後に、連続して窒素ガスもしくは不活性ガスの雰囲気で加熱処理を行っても良い。
なお、酸化物５３０に加酸素化処理を行うことで、酸化物５３０中の酸素欠損を、供給された酸素により修復させる、別言すると「ＶＯ＋Ｏ→ｎｕｌｌ」という反応を促進させることができる。さらに、酸化物５３０中に残存した水素に供給された酸素が反応することで、当該水素をＨ２Ｏとして除去する（脱水化する）ことができる。これにより、酸化物５３０中に残存していた水素が酸素欠損に再結合してＶＯＨが形成されるのを抑制することができる。
また、絶縁体５２４が、過剰酸素領域を有する場合、絶縁体５２２は、酸素（例えば、酸素原子、酸素分子など）の拡散を抑制する機能を有する（上記酸素が透過しにくい）ことが好ましい。
絶縁体５２２が、酸素や不純物の拡散を抑制する機能を有することで、酸化物５３０が有する酸素は、絶縁体５２０側へ拡散することがなく、好ましい。また、導電体５０３が、絶縁体５２４や、酸化物５３０が有する酸素と反応することを抑制することができる。
絶縁体５２２は、例えば、酸化アルミニウム、酸化ハフニウム、アルミニウム及びハフニウムを含む酸化物（ハフニウムアルミネート）、酸化タンタル、酸化ジルコニウム、チタン酸ジルコン酸鉛（ＰＺＴ）、チタン酸ストロンチウム（ＳｒＴｉＯ３）、又は（Ｂａ，Ｓｒ）ＴｉＯ３（ＢＳＴ）などのいわゆるｈｉｇｈ‐ｋ材料を含む絶縁体を単層又は積層で用いることが好ましい。トランジスタの微細化、及び高集積化が進むと、ゲート絶縁膜の薄膜化により、リーク電流などの問題が生じる場合がある。ゲート絶縁膜として機能する絶縁体にｈｉｇｈ‐ｋ材料を用いることで、物理膜厚を保ちながら、トランジスタ動作時のゲート電位の低減が可能となる。
特に、不純物、及び酸素などの拡散を抑制する機能を有する（上記酸素が透過しにくい）絶縁性材料であるアルミニウム、ハフニウムの一方又は双方の酸化物を含む絶縁体を用いるとよい。アルミニウム、ハフニウムの一方又は双方の酸化物を含む絶縁体として、酸化アルミニウム、酸化ハフニウム、アルミニウム及びハフニウムを含む酸化物（ハフニウムアルミネート）などを用いることが好ましい。このような材料を用いて絶縁体５２２を形成した場合、絶縁体５２２は、酸化物５３０からの酸素の放出や、トランジスタ５００の周辺部から酸化物５３０への水素等の不純物の混入を抑制する層として機能する。
又は、これらの絶縁体に、例えば、酸化アルミニウム、酸化ビスマス、酸化ゲルマニウム、酸化ニオブ、酸化シリコン、酸化チタン、酸化タングステン、酸化イットリウム、酸化ジルコニウムを添加してもよい。又はこれらの絶縁体を窒化処理してもよい。上記の絶縁体に酸化シリコン、酸化窒化シリコン又は窒化シリコンを積層して用いてもよい。
また、絶縁体５２０は、熱的に安定していることが好ましい。例えば、酸化シリコン及び酸化窒化シリコンは、熱的に安定であるため、好適である。また、ｈｉｇｈ‐ｋ材料の絶縁体を酸化シリコン、または酸化窒化シリコンと組み合わせることで、熱的に安定かつ比誘電率の高い積層構造の絶縁体５２０を得ることができる。
なお、図６Ａ、図６Ｂのトランジスタ５００では、３層の積層構造からなる第２のゲート絶縁膜として、絶縁体５２０、絶縁体５２２、及び絶縁体５２４が図示されているが、第２のゲート絶縁膜は、単層、２層、又は４層以上の積層構造を有していてもよい。その場合、同じ材料からなる積層構造に限定されず、異なる材料からなる積層構造でもよい。
トランジスタ５００は、チャネル形成領域を含む酸化物５３０に、酸化物半導体として機能する金属酸化物を用いることが好ましい。例えば、酸化物５３０として、Ｉｎ‐Ｍ‐Ｚｎ酸化物（元素Ｍは、アルミニウム、ガリウム、イットリウム、銅、バナジウム、ベリリウム、ホウ素、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、又はマグネシウムなどから選ばれた一種、又は複数種）等の金属酸化物を用いるとよい。特に、酸化物５３０として適用できるＩｎ‐Ｍ‐Ｚｎ酸化物は、実施の形態４で説明するＣＡＡＣ‐ＯＳ、ＣＡＣ‐ＯＳであることが好ましい。また、酸化物５３０として、Ｉｎ‐Ｇａ酸化物、Ｉｎ‐Ｚｎ酸化物を用いてもよい。
また、トランジスタ５００には、キャリア濃度の低い金属酸化物を用いることが好ましい。金属酸化物のキャリア濃度を低くする場合においては、金属酸化物中の不純物濃度を低くし、欠陥準位密度を低くすればよい。本明細書等において、不純物濃度が低く、欠陥準位密度の低いことを高純度真性または実質的に高純度真性という。なお、金属酸化物中の不純物としては、例えば、水素、窒素、アルカリ金属、アルカリ土類金属、鉄、ニッケル、シリコン等がある。
特に、金属酸化物に含まれる水素は、金属原子と結合する酸素と反応して水になるため、金属酸化物中に酸素欠損を形成する場合がある。また、酸化物５３０中の酸素欠損に水素が入った場合、酸素欠損と水素とが結合しＶＯＨを形成する場合がある。ＶＯＨはドナーとして機能し、キャリアである電子が生成されることがある。また、水素の一部が金属原子と結合する酸素と結合して、キャリアである電子を生成する場合がある。従って、水素が多く含まれている金属酸化物を用いたトランジスタは、ノーマリーオン特性となりやすい。また、金属酸化物中の水素は、熱、電界などのストレスによって動きやすいため、金属酸化物に多くの水素が含まれると、トランジスタの信頼性が悪化する恐れもある。本発明の一態様においては、酸化物５３０中のＶＯＨをできる限り低減し、高純度真性または実質的に高純度真性にすることが好ましい。このように、ＶＯＨが十分低減された金属酸化物を得るには、金属酸化物中の水分、水素などの不純物を除去すること（脱水、脱水素化処理と記載する場合がある。）と、金属酸化物に酸素を供給して酸素欠損を補填すること（加酸素化処理と記載する場合がある。）が重要である。ＶＯＨなどの不純物が十分に低減された金属酸化物をトランジスタのチャネル形成領域に用いることで、安定した電気特性を付与することができる。
酸素欠損に水素が入った欠陥は、金属酸化物のドナーとして機能しうる。しかしながら、当該欠陥を定量的に評価することは困難である。そこで、金属酸化物においては、ドナー濃度ではなく、キャリア濃度で評価される場合がある。よって、本明細書等では、金属酸化物のパラメータとして、ドナー濃度ではなく、電界が印加されない状態を想定したキャリア濃度を用いる場合がある。つまり、本明細書等に記載の「キャリア濃度」は、「ドナー濃度」と言い換えることができる場合がある。
よって、金属酸化物を酸化物５３０に用いる場合、金属酸化物中の水素はできる限り低減されていることが好ましい。具体的には、金属酸化物において、二次イオン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ）により得られる水素濃度を、１×１０２０ａｔｏｍｓ／ｃｍ３未満、好ましくは１×１０１９ａｔｏｍｓ／ｃｍ３未満、より好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３未満、さらに好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３未満とする。水素などの不純物が十分に低減された金属酸化物をトランジスタのチャネル形成領域に用いることで、安定した電気特性を付与することができる。
また、酸化物５３０に金属酸化物を用いる場合、チャネル形成領域の金属酸化物のキャリア濃度は、１×１０１８ｃｍ－３以下であることが好ましく、１×１０１７ｃｍ－３未満であることがより好ましく、１×１０１６ｃｍ－３未満であることがさらに好ましく、１×１０１３ｃｍ－３未満であることがさらに好ましく、１×１０１２ｃｍ－３未満であることがさらに好ましい。なお、チャネル形成領域の金属酸化物のキャリア濃度の下限値については、特に限定は無いが、例えば、１×１０－９ｃｍ－３とすることができる。
また、酸化物５３０に金属酸化物を用いる場合、導電体５４２ａ（導電体５４２ｂ）と酸化物５３０とが接することで、酸化物５３０中の酸素が導電体５４２ａ（導電体５４２ｂ）へ拡散し、導電体５４２ａ（導電体５４２ｂ）が酸化する場合がある。導電体５４２ａ（導電体５４２ｂ）が酸化することで、導電体５４２ａ（導電体５４２ｂ）の導電率が低下する蓋然性が高い。なお、酸化物５３０中の酸素が導電体５４２ａ（導電体５４２ｂ）へ拡散することを、導電体５４２ａ（導電体５４２ｂ）が酸化物５３０中の酸素を吸収する、と言い換えることができる。
また、酸化物５３０中の酸素が導電体５４２ａ及び導電体５４２ｂへ拡散することで、導電体５４２ａと酸化物５３０ｂとの間の界面とその界面付近、および、導電体５４２ｂと酸化物５３０ｂとの間の界面とその界面付近に絶縁性を有する領域が形成される場合がある。当該領域は、導電体５４２ａ及び導電体５４２ｂよりも酸素を多く含むため、当該領域は導電体５４２ａ及び導電体５４２ｂよりも電気抵抗が高いと推定される。このとき、導電体５４２ａ及び導電体５４２ｂと、当該領域と、酸化物５３０ｂとの３層構造は、金属‐絶縁体‐半導体からなる３層構造とみなすことができ、ＭＩＳ（Ｍｅｔａｌ‐Ｉｎｓｕｌａｔｏｒ‐Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）構造と呼ぶ、またはＭＩＳ構造を主としたダイオード接合構造と呼ぶ場合がある。
なお、上記の絶縁性をを有する領域は、導電体５４２ａ（導電体５４２ｂ）と酸化物５３０ｂとの間に形成されることに限られず、例えば、絶縁性を有する領域が、導電体５４２ａ（導電体５４２ｂ）と酸化物５３０ｃとの間に形成される場合や、導電体５４２ａ（導電体５４２ｂ）と酸化物５３０ｂとの間、および導電体５４２ａ（導電体５４２ｂ）と酸化物５３０ｃとの間に形成される場合がある。
また、酸化物５３０においてチャネル形成領域として機能する金属酸化物は、バンドギャップが２ｅＶ以上、好ましくは２．５ｅＶ以上のものを用いることが好ましい。このように、バンドギャップの大きい金属酸化物を用いることで、トランジスタのオフ電流を低減することができる。
酸化物５３０は、酸化物５３０ｂ下に酸化物５３０ａを有することで、酸化物５３０ａよりも下方に形成された構造物から、酸化物５３０ｂへの不純物の拡散を抑制することができる。また、酸化物５３０ｂ上に酸化物５３０ｃを有することで、酸化物５３０ｃよりも上方に形成された構造物から、酸化物５３０ｂへの不純物の拡散を抑制することができる。
なお、酸化物５３０は、各金属原子の原子数比が異なる酸化物により、積層構造を有することが好ましい。具体的には、酸化物５３０ａに用いる金属酸化物において、構成元素中の元素Ｍの原子数比が、酸化物５３０ｂに用いる金属酸化物における、構成元素中の元素Ｍの原子数比より、大きいことが好ましい。また、酸化物５３０ａに用いる金属酸化物において、Ｉｎに対する元素Ｍの原子数比が、酸化物５３０ｂに用いる金属酸化物における、Ｉｎに対する元素Ｍの原子数比より大きいことが好ましい。また、酸化物５３０ｂに用いる金属酸化物において、元素Ｍに対するＩｎの原子数比が、酸化物５３０ａに用いる金属酸化物における、元素Ｍに対するＩｎの原子数比より大きいことが好ましい。また、酸化物５３０ｃは、酸化物５３０ａ又は酸化物５３０ｂに用いることができる金属酸化物を、用いることができる。
例えば、酸化物５３０としてＩｎ‐Ｇａ‐Ｚｎ酸化物が用いられる場合を考える。酸化物５３０ｂとして、ＩｎとＧａとＺｎとの原子数比がＩｎ：Ｇａ：Ｚｎ＝４：２：３から４．１またはその近傍の組成であるＩｎ‐Ｇａ‐Ｚｎ酸化物が用いられる場合、酸化物５３０ａとしては、原子数比がＩｎ：Ｇａ：Ｚｎ＝１：３：４またはその近傍の組成、又はＩｎ：Ｇａ：Ｚｎ＝１：１：１またはその近傍の組成であるＩｎ‐Ｇａ‐Ｚｎ酸化物が用いられるのが好ましい。また、酸化物５３０ｃは、上述した組成のうちのいずれか一を満たすＩｎ‐Ｇａ‐Ｚｎ酸化物であることが好ましい。
また、例えば、酸化物５３０ａに用いる金属酸化物における元素Ｍに対するＩｎの原子数比が、酸化物５３０ｂに用いる金属酸化物における元素Ｍに対するＩｎの原子数比より小さい場合、酸化物５３０ｂとして、ＩｎとＧａとＺｎとの原子数比がＩｎ：Ｇａ：Ｚｎ＝５：１：６またはその近傍、Ｉｎ：Ｇａ：Ｚｎ＝５：１：３またはその近傍、Ｉｎ：Ｇａ：Ｚｎ＝１０：１：３またはその近傍などの組成であるＩｎ‐Ｇａ‐Ｚｎ酸化物を用いることができる。
また、酸化物５３０ａ及び酸化物５３０ｃの伝導帯下端のエネルギーが、酸化物５３０ｂの伝導帯下端のエネルギーより高くなることが好ましい。また、言い換えると、酸化物５３０ａ及び酸化物５３０ｃの電子親和力が、酸化物５３０ｂの電子親和力より小さいことが好ましい。
ここで、酸化物５３０ａ、酸化物５３０ｂ、及び酸化物５３０ｃの接合部において、伝導帯下端のエネルギー準位はなだらかに変化する。換言すると、酸化物５３０ａ、酸化物５３０ｂ、及び酸化物５３０ｃの接合部における伝導帯下端のエネルギー準位は、連続的に変化又は連続接合するともいうことができる。このようにするためには、酸化物５３０ａと酸化物５３０ｂとの界面、及び酸化物５３０ｂと酸化物５３０ｃとの界面において形成される混合層の欠陥準位密度を低くするとよい。
具体的には、酸化物５３０ａと酸化物５３０ｂ、酸化物５３０ｂと酸化物５３０ｃが、酸素以外に共通の元素を有する（主成分とする）ことで、欠陥準位密度が低い混合層を形成することができる。例えば、酸化物５３０ｂがＩｎ‐Ｇａ‐Ｚｎ酸化物の場合、酸化物５３０ａ及び酸化物５３０ｃとして、Ｉｎ‐Ｇａ‐Ｚｎ酸化物、Ｇａ‐Ｚｎ酸化物、酸化ガリウムなどを用いるとよい。
このとき、キャリアの主たる経路は酸化物５３０ｂとなる。酸化物５３０ａ、酸化物５３０ｃを上述の構成とすることで、酸化物５３０ａと酸化物５３０ｂとの界面、及び酸化物５３０ｂと酸化物５３０ｃとの界面における欠陥準位密度を低くすることができる。そのため、界面散乱によるキャリア伝導への影響が小さくなり、トランジスタ５００は高いオン電流を得られる。
酸化物５３０ｂ上には、ソース電極、及びドレイン電極として機能する導電体５４２ａ、及び導電体５４２ｂが設けられる。導電体５４２ａ、及び導電体５４２ｂとしては、アルミニウム、クロム、銅、銀、金、白金、タンタル、ニッケル、チタン、モリブデン、タングステン、ハフニウム、バナジウム、ニオブ、マンガン、マグネシウム、ジルコニウム、ベリリウム、インジウム、ルテニウム、イリジウム、ストロンチウム、ランタンから選ばれた金属元素、又は上述した金属元素を成分とする合金か、上述した金属元素を組み合わせた合金等を用いることが好ましい。例えば、窒化タンタル、窒化チタン、窒化タングステン、チタンとアルミニウムを含む窒化物、タンタルとアルミニウムを含む窒化物、酸化ルテニウム、窒化ルテニウム、ストロンチウムとルテニウムを含む酸化物、ランタンとニッケルを含む酸化物などを用いることが好ましい。また、窒化タンタル、窒化チタン、チタンとアルミニウムを含む窒化物、タンタルとアルミニウムを含む窒化物、酸化ルテニウム、窒化ルテニウム、ストロンチウムとルテニウムを含む酸化物、ランタンとニッケルを含む酸化物は、酸化しにくい導電性材料、又は、酸素を吸収しても導電性を維持する材料であるため、好ましい。更に、窒化タンタルなどの金属窒化物膜は、水素又は酸素に対するバリア性があるため好ましい。
また、図６では、導電体５４２ａ、及び導電体５４２ｂを単層構造として示したが、２層以上の積層構造としてもよい。例えば、窒化タンタル膜とタングステン膜を積層するとよい。また、チタン膜とアルミニウム膜を積層してもよい。また、タングステン膜上にアルミニウム膜を積層する二層構造、銅‐マグネシウム‐アルミニウム合金膜上に銅膜を積層する二層構造、チタン膜上に銅膜を積層する二層構造、タングステン膜上に銅膜を積層する二層構造としてもよい。
また、チタン膜又は窒化チタン膜と、そのチタン膜又は窒化チタン膜上に重ねてアルミニウム膜又は銅膜を積層し、さらにその上にチタン膜又は窒化チタン膜を形成する三層構造、モリブデン膜又は窒化モリブデン膜と、そのモリブデン膜又は窒化モリブデン膜上に重ねてアルミニウム膜又は銅膜を積層し、さらにその上にモリブデン膜又は窒化モリブデン膜を形成する三層構造等がある。なお、酸化インジウム、酸化錫又は酸化亜鉛を含む透明導電材料を用いてもよい。
また、図６Ａに示すように、酸化物５３０の、導電体５４２ａ（導電体５４２ｂ）との界面とその近傍には、低抵抗領域として、領域５４３ａ、及び領域５４３ｂが形成される場合がある。このとき、領域５４３ａはソース領域又はドレイン領域の一方として機能し、領域５４３ｂはソース領域又はドレイン領域の他方として機能する。また、領域５４３ａと領域５４３ｂに挟まれる領域にチャネル形成領域が形成される。
酸化物５３０と接するように上記導電体５４２ａ（導電体５４２ｂ）を設けることで、領域５４３ａ（領域５４３ｂ）の酸素濃度が低減する場合がある。また、領域５４３ａ（領域５４３ｂ）に導電体５４２ａ（導電体５４２ｂ）に含まれる金属と、酸化物５３０の成分とを含む金属化合物層が形成される場合がある。このような場合、領域５４３ａ（領域５４３ｂ）のキャリア濃度が増加し、領域５４３ａ（領域５４３ｂ）は、低抵抗領域となる。
絶縁体５４４は、導電体５４２ａ、及び導電体５４２ｂを覆うように設けられ、導電体５４２ａ、及び導電体５４２ｂの酸化を抑制する。このとき、絶縁体５４４は、酸化物５３０の側面を覆い、絶縁体５２４と接するように設けられてもよい。
絶縁体５４４として、ハフニウム、アルミニウム、ガリウム、イットリウム、ジルコニウム、タングステン、チタン、タンタル、ニッケル、ゲルマニウム、ネオジム、ランタン又は、マグネシウムなどから選ばれた一種、又は二種以上が含まれた金属酸化物を用いることができる。また、絶縁体５４４として、窒化酸化シリコン又は窒化シリコンなども用いることができる。
特に、絶縁体５４４として、アルミニウム、又はハフニウムの一方又は双方の酸化物を含む絶縁体である、酸化アルミニウム、酸化ハフニウム、アルミニウム、ハフニウムを含む酸化物（ハフニウムアルミネート）などを用いることが好ましい。特に、ハフニウムアルミネートは、酸化ハフニウム膜よりも、耐熱性が高い。そのため、後の工程での熱処理において、結晶化しにくいため好ましい。なお、導電体５４２ａ、及び導電体５４２ｂが耐酸化性を有する材料、又は、酸素を吸収しても著しく導電性が低下しない材料の場合、絶縁体５４４は、必須の構成ではない。求めるトランジスタ特性により、適宜設計すればよい。
絶縁体５４４を有することで、絶縁体５８０に含まれる水、及び水素などの不純物が酸化物５３０ｃ、絶縁体５５０を介して、酸化物５３０ｂに拡散することを抑制することができる。また、絶縁体５８０が有する過剰酸素により、導電体５６０が酸化するのを抑制することができる。
絶縁体５５０は、第１のゲート絶縁膜として機能する。絶縁体５５０は、酸化物５３０ｃの内側（上面、及び側面）に接して配置することが好ましい。絶縁体５５０は、上述した絶縁体５２４と同様に、過剰に酸素を含み、かつ加熱により酸素が放出される絶縁体を用いて形成することが好ましい。
具体的には、過剰酸素を有する酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、フッ素を添加した酸化シリコン、炭素を添加した酸化シリコン、炭素、及び窒素を添加した酸化シリコン、空孔を有する酸化シリコンを用いることができる。特に、酸化シリコン、及び酸化窒化シリコンは熱に対し安定であるため好ましい。
加熱により酸素が放出される絶縁体を、絶縁体５５０として、酸化物５３０ｃの上面に接して設けることにより、絶縁体５５０から、酸化物５３０ｃを通じて、酸化物５３０ｂのチャネル形成領域に効果的に酸素を供給することができる。また、絶縁体５２４と同様に、絶縁体５５０中の水又は水素などの不純物濃度が低減されていることが好ましい。絶縁体５５０の膜厚は、１ｎｍ以上２０ｎｍ以下とするのが好ましい。
また、絶縁体５５０が有する過剰酸素を、効率的に酸化物５３０へ供給するために、絶縁体５５０と導電体５６０との間に金属酸化物を設けてもよい。当該金属酸化物は、絶縁体５５０から導電体５６０への酸素拡散を抑制することが好ましい。酸素の拡散を抑制する金属酸化物を設けることで、絶縁体５５０から導電体５６０への過剰酸素の拡散が抑制される。つまり、酸化物５３０へ供給する過剰酸素量の減少を抑制することができる。また、過剰酸素による導電体５６０の酸化を抑制することができる。当該金属酸化物としては、絶縁体５４４に用いることができる材料を用いればよい。
なお、絶縁体５５０は、第２のゲート絶縁膜と同様に、積層構造としてもよい。トランジスタの微細化、及び高集積化が進むと、ゲート絶縁膜の薄膜化により、リーク電流などの問題が生じる場合があるため、ゲート絶縁膜として機能する絶縁体を、ｈｉｇｈ‐ｋ材料と、熱的に安定している材料との積層構造とすることで、物理膜厚を保ちながら、トランジスタ動作時のゲート電位の低減が可能となる。また、熱的に安定かつ比誘電率の高い積層構造とすることができる。
第１のゲート電極として機能する導電体５６０は、図６Ａ、図６Ｂでは２層構造として示しているが、単層構造でもよいし、３層以上の積層構造であってもよい。
導電体５６０ａは、水素原子、水素分子、水分子、窒素原子、窒素分子、酸化窒素分子（Ｎ２Ｏ、ＮＯ、ＮＯ２など）、銅原子などの不純物の拡散を抑制する機能を有する導電性材料を用いることが好ましい。又は、酸素（例えば、酸素原子、酸素分子などの少なくとも一）の拡散を抑制する機能を有する導電性材料を用いることが好ましい。導電体５６０ａが酸素の拡散を抑制する機能を持つことにより、絶縁体５５０に含まれる酸素により、導電体５６０ｂが酸化して導電率が低下することを抑制することができる。酸素の拡散を抑制する機能を有する導電性材料としては、例えば、タンタル、窒化タンタル、ルテニウム、又は酸化ルテニウムなどを用いることが好ましい。また、導電体５６０ａとして、酸化物５３０に適用できる酸化物半導体を用いることができる。その場合、導電体５６０ｂをスパッタリング法で成膜することで、導電体５６０ａの電気抵抗値を低下させて導電体にすることができる。これをＯＣ（Ｏｘｉｄｅ Ｃｏｎｄｕｃｔｏｒ）電極と呼ぶことができる。
また、導電体５６０ｂは、タングステン、銅、又はアルミニウムを主成分とする導電性材料を用いることが好ましい。また、導電体５６０ｂは、配線としても機能するため、導電性が高い導電体を用いることが好ましい。また、導電体５６０ｂは積層構造としてもよく、例えば、チタン又は窒化チタンと上記導電性材料との積層構造としてもよい。
絶縁体５８０は、絶縁体５４４を介して、導電体５４２ａ、及び導電体５４２ｂ上に設けられる。絶縁体５８０は、過剰酸素領域を有することが好ましい。例えば、絶縁体５８０として、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、フッ素を添加した酸化シリコン、炭素を添加した酸化シリコン、炭素、及び窒素を添加した酸化シリコン、空孔を有する酸化シリコン、又は樹脂などを有することが好ましい。特に、酸化シリコン、及び酸化窒化シリコンは、熱的に安定であるため好ましい。特に、酸化シリコン、空孔を有する酸化シリコンは、後の工程で、容易に過剰酸素領域を形成することができるため好ましい。
過剰酸素領域を有し、かつ加熱により酸素が放出される絶縁体５８０を、酸化物５３０ｃと接して設けることで、絶縁体５８０中の酸素を、酸化物５３０ｃを通じて、酸化物５３０ａ、酸化物５３０ｂへと効率良く供給することができる。なお、絶縁体５８０中の水又は水素などの不純物濃度が低減されていることが好ましい。
絶縁体５８０の開口は、導電体５４２ａと導電体５４２ｂの間の領域に重畳して形成される。これにより、導電体５６０は、絶縁体５８０の開口、及び導電体５４２ａと導電体５４２ｂに挟まれた領域に、埋め込まれるように形成される。
半導体装置を微細化するに当たり、ゲート長を短くすることが求められるが、導電体５６０の導電性が下がらないようにする必要がある。そのために導電体５６０の膜厚を大きくすると、導電体５６０はアスペクト比が高い形状となりうる。本実施の形態では、導電体５６０を絶縁体５８０の開口に埋め込むように設けるため、導電体５６０をアスペクト比の高い形状にしても、工程中に導電体５６０を倒壊させることなく、形成することができる。
絶縁体５７４は、絶縁体５８０の上面、導電体５６０の上面、及び絶縁体５５０の上面に接して設けられることが好ましい。絶縁体５７４をスパッタリング法で成膜することで、絶縁体５５０、及び絶縁体５８０へ過剰酸素領域を設けることができる。これにより、当該過剰酸素領域から、酸化物５３０中に酸素を供給することができる。
例えば、絶縁体５７４として、ハフニウム、アルミニウム、ガリウム、イットリウム、ジルコニウム、タングステン、チタン、タンタル、ニッケル、ゲルマニウム、又はマグネシウムなどから選ばれた一種、又は二種以上が含まれた金属酸化物を用いることができる。
特に、酸化アルミニウムはバリア性が高く、０．５ｎｍ以上３．０ｎｍ以下の薄膜であっても、水素、及び窒素の拡散を抑制することができる。したがって、スパッタリング法で成膜した酸化アルミニウムは、酸素供給源であるとともに、水素などの不純物のバリア膜としての機能も有することができる。
また、絶縁体５７４の上に、層間膜として機能する絶縁体５８１を設けることが好ましい。絶縁体５８１は、絶縁体５２４などと同様に、膜中の水又は水素などの不純物濃度が低減されていることが好ましい。
また、絶縁体５８１、絶縁体５７４、絶縁体５８０、及び絶縁体５４４に形成された開口に、導電体５４０ａ、及び導電体５４０ｂを配置する。導電体５４０ａ及び導電体５４０ｂは、導電体５６０を挟んで対向して設ける。導電体５４０ａ及び導電体５４０ｂは、後述する導電体５４６、及び導電体５４８と同様の構成である。
絶縁体５８１上には、絶縁体５８２が設けられている。絶縁体５８２は、酸素や水素に対してバリア性のある物質を用いることが好ましい。したがって、絶縁体５８２には、絶縁体５１４と同様の材料を用いることができる。例えば、絶縁体５８２には、酸化アルミニウム、酸化ハフニウム、酸化タンタルなどの金属酸化物を用いることが好ましい。
特に、酸化アルミニウムは、酸素、及びトランジスタの電気特性の変動要因となる水素、水分などの不純物、の両方に対して膜を透過させない遮断効果が高い。したがって、酸化アルミニウムは、トランジスタの作製工程中及び作製後において、水素、水分などの不純物のトランジスタ５００への混入を防止することができる。また、トランジスタ５００を構成する酸化物からの酸素の放出を抑制することができる。そのため、トランジスタ５００に対する保護膜として用いることに適している。
また、絶縁体５８２上には、絶縁体５８６が設けられている。絶縁体５８６は、絶縁体３２０と同様の材料を用いることができる。また、これらの絶縁体に、比較的誘電率が低い材料を適用することで、配線間に生じる寄生容量を低減することができる。例えば、絶縁体５８６として、酸化シリコン膜や酸化窒化シリコン膜などを用いることができる。
また、絶縁体５２０、絶縁体５２２、絶縁体５２４、絶縁体５４４、絶縁体５８０、絶縁体５７４、絶縁体５８１、絶縁体５８２、及び絶縁体５８６には、導電体５４６、及び導電体５４８等が埋め込まれている。
導電体５４６、及び導電体５４８は、容量素子６００、トランジスタ５００、又はトランジスタ３００と接続するプラグ、又は配線としての機能を有する。導電体５４６、及び導電体５４８は、導電体３２８、及び導電体３３０と同様の材料を用いて設けることができる。
なお、トランジスタ５００の形成後、トランジスタ５００を囲むように開口を形成し、当該開口を覆うように、水素、または水に対するバリア性が高い絶縁体を形成してもよい。上述のバリア性の高い絶縁体でトランジスタ５００を包み込むことで、外部から水分、および水素が侵入するのを防止することができる。または、複数のトランジスタ５００をまとめて、水素、または水に対するバリア性が高い絶縁体で包み込んでもよい。なお、トランジスタ５００を囲むように開口を形成する場合、例えば、絶縁体５１４または絶縁体５２２に達する開口を形成し、絶縁体５１４または絶縁体５２２に接するように上述のバリア性の高い絶縁体を形成すると、トランジスタ５００の作製工程の一部を兼ねられるため、好適である。なお、水素、または水に対するバリア性が高い絶縁体としては、例えば、絶縁体５２２と同様の材料を用いればよい。
続いて、トランジスタ５００の上方には、容量素子６００が設けられている。容量素子６００は、導電体６１０と、導電体６２０、絶縁体６３０とを有する。
また、導電体５４６、及び導電体５４８上に、導電体６１２を設けてもよい。導電体６１２は、トランジスタ５００と接続するプラグ、又は配線としての機能を有する。導電体６１０は、容量素子６００の電極としての機能を有する。なお、導電体６１２、及び導電体６１０は、同時に形成することができる。
導電体６１２、及び導電体６１０には、モリブデン、チタン、タンタル、タングステン、アルミニウム、銅、クロム、ネオジム、スカンジウムから選ばれた元素を含む金属膜、又は上述した元素を成分とする金属窒化物膜（窒化タンタル膜、窒化チタン膜、窒化モリブデン膜、窒化タングステン膜）等を用いることができる。又は、インジウム錫酸化物、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム亜鉛酸化物、酸化ケイ素を添加したインジウム錫酸化物などの導電性材料を適用することもできる。
図４では、導電体６１２、及び導電体６１０は単層構造を示したが、当該構成に限定されず、２層以上の積層構造でもよい。例えば、バリア性を有する導電体と導電性が高い導電体との間に、バリア性を有する導電体、及び導電性が高い導電体に対して密着性が高い導電体を形成してもよい。
絶縁体６３０を介して、導電体６１０と重畳するように、導電体６２０を設ける。なお、導電体６２０は、金属材料、合金材料、又は金属酸化物材料などの導電性材料を用いることができる。耐熱性と導電性を両立するタングステンやモリブデンなどの高融点材料を用いることが好ましく、特にタングステンを用いることが好ましい。また、導電体などの他の構造と同時に形成する場合は、低抵抗金属材料であるＣｕ（銅）やＡｌ（アルミニウム）等を用いればよい。
導電体６２０、及び絶縁体６３０上には、絶縁体６４０が設けられている。絶縁体６４０は、絶縁体３２０と同様の材料を用いて設けることができる。また、絶縁体６４０は、その下方の凹凸形状を被覆する平坦化膜として機能してもよい。
次に、図４、図５の半導体装置の容量素子６００について説明する。図７では、半導体装置に適用できる容量素子６００の一例として、容量素子６００Ａについて示している。図７Ａは容量素子６００Ａの上面図であり、図７Ｂは容量素子６００Ａの一点鎖線Ｌ３‐Ｌ４における断面を示した斜視図であり、図７Ｃは容量素子６００Ａの一点鎖線Ｗ３‐Ｌ４における断面を示した斜視図である。
導電体６１０は、容量素子６００Ａの一対の電極の一方として機能し、導電体６２０は、容量素子６００Ａの一対の電極の他方として機能する。また、絶縁体６３０は、一対の電極に挟まれる誘電体として機能する。
容量素子６００は、導電体６１０の下部において、導電体５４６と、導電体５４８とに電気的に接続されている。導電体５４６と、導電体５４８は、別の回路素子と接続するためのプラグ、又は配線として機能する。また図７では、導電体５４６と、導電体５４８と、をまとめて導電体５４０と記載している。
また、図７では、図を明瞭に示すために、導電体５４６及び導電体５４８が埋め込まれている絶縁体５８６と、導電体６２０及び絶縁体６３０を覆っている絶縁体６４０と、を省略している。
なお、図４、図５、図７に示す容量素子６００はプレーナ型であるが、容量素子の形状はこれに限定されない。例えば、容量素子６００は、図８に示すシリンダ型の容量素子６００Ｂとしてもよい。
図８Ａは容量素子６００Ｂの上面図であり、図８Ｂは容量素子６００Ｂの一点鎖線Ｌ３‐Ｌ４における断面図であり、図８Ｃは容量素子６００Ｂの一点鎖線Ｗ３‐Ｌ４における断面を示した斜視図である。
図８Ｂにおいて、容量素子６００Ｂは、導電体５４０が埋め込まれている絶縁体５８６上の絶縁体６３１と、開口部を有する絶縁体６５１と、一対の電極の一方として機能する導電体６１０と、一対の電極の他方として機能する導電体６２０と、を有する。
また、図８Ｃでは、図を明瞭に示すために、絶縁体５８６と、絶縁体６５０と、絶縁体６５１と、を省略している。
絶縁体６３１としては、例えば、絶縁体５８６と同様の材料を用いることができる。
また、絶縁体６３１には、導電体５４０に電気的に接続されるように導電体６１１が埋め込まれている。導電体６１１は、例えば、導電体３３０、導電体５１８と同様の材料を用いることができる。
絶縁体６５１としては、例えば、絶縁体５８６と同様の材料を用いることができる。
また、絶縁体６５１は、前述の通り、開口部を有し、当該開口部は導電体６１１に重畳している。
導電体６１０は、当該開口部の底部と、側面と、に形成されている。つまり、導電体６１０は、導電体６１１に重畳し、かつ導電体６１１に電気的に接続されている。
なお、導電体６１０の形成方法としては、エッチング法などによって絶縁体６５１に開口部を形成し、次に、スパッタリング法、ＡＬＤ法などによって導電体６１０を成膜する。その後、ＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）法などによって、開口部に成膜された導電体６１０を残して、絶縁体６５１上に成膜された導電体６１０を除去すればよい。
絶縁体６３０は、絶縁体６５１上と、導電体６１０の形成面上と、に位置する。なお、絶縁体６３０は、容量素子において、一対の電極に挟まれる誘電体として機能する。
導電体６２０は、絶縁体６５１の開口部が埋まるように、絶縁体６３０上に形成されている。
絶縁体６５０は、絶縁体６３０と、導電体６２０と、を覆うように形成されている。
図８に示すシリンダ型の容量素子６００Ｂは、プレーナ型の容量素子６００Ａよりも静電容量の値を高くすることができる。そのため、容量素子６００Ｂを適用することによって、長時間、容量素子の端子間の電圧を維持することができる。
本構造を用いることで、酸化物半導体を有するトランジスタを用いた半導体装置において、微細化又は高集積化を図ることができる。
なお、本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせることができる。
（実施の形態４）
本実施の形態では、上記の実施の形態で説明したＯＳトランジスタに用いることができる金属酸化物であるＣＡＣ‐ＯＳ（Ｃｌｏｕｄ‐Ａｌｉｇｎｅｄ Ｃｏｍｐｏｓｉｔｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、及びＣＡＡＣ‐ＯＳ（ｃ‐ａｘｉｓ Ａｌｉｇｎｅｄ Ｃｒｙｓｔａｌｌｉｎｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）の構成について説明する。
＜金属酸化物の構成＞
ＣＡＣ‐ＯＳ又はＣＡＣ‐ｍｅｔａｌ ｏｘｉｄｅとは、材料の一部では導電性の機能と、材料の一部では絶縁性の機能とを有し、材料の全体では半導体としての機能を有する。なお、ＣＡＣ‐ＯＳ又はＣＡＣ‐ｍｅｔａｌ ｏｘｉｄｅを、トランジスタの活性層に用いる場合、導電性の機能は、キャリアとなる電子（又はホール）を流す機能であり、絶縁性の機能は、キャリアとなる電子を流さない機能である。導電性の機能と、絶縁性の機能とを、それぞれ相補的に作用させることで、スイッチングさせる機能（Ｏｎ／Ｏｆｆさせる機能）をＣＡＣ‐ＯＳ又はＣＡＣ‐ｍｅｔａｌ ｏｘｉｄｅに付与することができる。ＣＡＣ‐ＯＳ又はＣＡＣ‐ｍｅｔａｌ ｏｘｉｄｅにおいて、それぞれの機能を分離させることで、双方の機能を最大限に高めることができる。
また、ＣＡＣ‐ＯＳ又はＣＡＣ‐ｍｅｔａｌ ｏｘｉｄｅは、導電性領域、及び絶縁性領域を有する。導電性領域は、上述の導電性の機能を有し、絶縁性領域は、上述の絶縁性の機能を有する。また、材料中において、導電性領域と、絶縁性領域とは、ナノ粒子レベルで分離している場合がある。また、導電性領域と、絶縁性領域とは、それぞれ材料中に偏在する場合がある。また、導電性領域は、周辺がぼけてクラウド状に連結して観察される場合がある。
また、ＣＡＣ‐ＯＳ又はＣＡＣ‐ｍｅｔａｌ ｏｘｉｄｅにおいて、導電性領域と、絶縁性領域とは、それぞれ０．５ｎｍ以上１０ｎｍ以下、好ましくは０．５ｎｍ以上３ｎｍ以下のサイズで材料中に分散している場合がある。
また、ＣＡＣ‐ＯＳ又はＣＡＣ‐ｍｅｔａｌ ｏｘｉｄｅは、異なるバンドギャップを有する成分により構成される。例えば、ＣＡＣ‐ＯＳ又はＣＡＣ‐ｍｅｔａｌ ｏｘｉｄｅは、絶縁性領域に起因するワイドギャップを有する成分と、導電性領域に起因するナローギャップを有する成分と、により構成される。当該構成の場合、キャリアを流す際に、ナローギャップを有する成分において、主にキャリアが流れる。また、ナローギャップを有する成分が、ワイドギャップを有する成分に相補的に作用し、ナローギャップを有する成分に連動してワイドギャップを有する成分にもキャリアが流れる。このため、上記ＣＡＣ‐ＯＳ又はＣＡＣ‐ｍｅｔａｌ ｏｘｉｄｅをトランジスタのチャネル形成領域に用いる場合、トランジスタのオン状態において高い電流駆動力、つまり大きなオン電流、及び高い電界効果移動度を得ることができる。
すなわち、ＣＡＣ‐ＯＳ又はＣＡＣ‐ｍｅｔａｌ ｏｘｉｄｅは、マトリックス複合材（ｍａｔｒｉｘ ｃｏｍｐｏｓｉｔｅ）、又は金属マトリックス複合材（ｍｅｔａｌ ｍａｔｒｉｘ ｃｏｍｐｏｓｉｔｅ）と呼称することもできる。
＜金属酸化物の構造＞
酸化物半導体は、単結晶酸化物半導体と、それ以外の非単結晶酸化物半導体と、に分けられる。非単結晶酸化物半導体としては、例えば、ＣＡＡＣ‐ＯＳ（ｃ‐ａｘｉｓ ａｌｉｇｎｅｄ ｃｒｙｓｔａｌｌｉｎｅ ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、多結晶酸化物半導体、ｎｃ‐ＯＳ（ｎａｎｏｃｒｙｓｔａｌｌｉｎｅ ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、擬似非晶質酸化物半導体（ａ‐ｌｉｋｅ ＯＳ：ａｍｏｒｐｈｏｕｓ‐ｌｉｋｅ ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒ）及び非晶質酸化物半導体などがある。
また、酸化物半導体は、結晶構造に着目した場合、上記とは異なる分類となる場合がある。ここで、酸化物半導体における、結晶構造の分類について、図９Ａを用いて説明を行う。図９Ａは、酸化物半導体、代表的にはＩＧＺＯ（Ｉｎと、Ｇａと、Ｚｎと、を含む金属酸化物）の結晶構造の分類を説明する図である。
図９Ａに示すように、ＩＧＺＯは、大きく分けてＡｍｏｒｐｈｏｕｓと、Ｃｒｙｓｔａｌｌｉｎｅと、Ｃｒｙｓｔａｌと、に分類される。また、Ａｍｏｒｐｈｏｕｓの中には、ｃｏｍｐｌｅｔｅｌｙ ａｍｏｒｐｈｏｕｓが含まれる。また、Ｃｒｙｓｔａｌｌｉｎｅの中には、ＣＡＡＣ（ｃ‐ａｘｉｓ ａｌｉｇｎｅｄ ｃｒｙｓｔａｌｌｉｎｅ）、ｎｃ（ｎａｎｏｃｒｙｓｔａｌｌｉｎｅ）、及びＣＡＣ（Ｃｌｏｕｄ‐Ａｌｉｇｎｅｄ Ｃｏｍｐｏｓｉｔｅ）が含まれる。また、Ｃｒｙｓｔａｌの中には、ｓｉｎｇｌｅ ｃｒｙｓｔａｌ、及びｐｏｌｙ ｃｒｙｓｔａｌが含まれる。
なお、図９Ａに示す太枠内の構造は、Ｎｅｗｃｒｙｓｔａｌｌｉｎｅ ｐｈａｓｅに属する構造である。当該構造は、Ａｍｏｒｐｈｏｕｓと、Ｃｒｙｓｔａｌとの間の境界領域にある。すなわち、エネルギー的に不安定なＡｍｏｒｐｈｏｕｓと、Ｃｒｙｓｔａｌｌｉｎｅとは全く異なる構造と言い換えることができる。
なお、膜または基板の結晶構造は、Ｘ線回折（ＸＲＤ：Ｘ‐Ｒａｙ Ｄｉｆｆｒａｃｔｉｏｎ）像を用いて評価することができる。ここで、石英ガラス、及びｃｒｙｓｔａｌｌｉｎｅに分類される結晶構造を有するＩＧＺＯ（結晶性ＩＧＺＯともいう。）のＸＲＤスペクトルを図９Ｂ、図９Ｃに示す。また、図９Ｂが石英ガラス、図９Ｃが結晶性ＩＧＺＯのＸＲＤスペクトルである。なお、図９Ｃに示す結晶性ＩＧＺＯとしては、Ｉｎ：Ｇａ：Ｚｎ＝４：２：３［原子数比］の組成である。また、図９Ｃに示す結晶性ＩＧＺＯとしては、厚さ５００ｎｍである。
図９Ｂの矢印に示すように、石英ガラスは、ＸＲＤスペクトルのピークがほぼ対称である。一方で、図９Ｃの矢印に示すように、結晶性ＩＧＺＯは、ＸＲＤスペクトルのピークが非対称である。ＸＲＤスペクトルのピークが非対称であることは、結晶の存在を明示している。別言すると、ＸＲＤスペクトルのピークで左右対称でないと、Ａｍｏｒｐｈｏｕｓであるとは言えない。
ＣＡＡＣ‐ＯＳは、ｃ軸配向性を有し、かつａ‐ｂ面方向において複数のナノ結晶が連結し、歪みを有した結晶構造となっている。なお、歪みとは、複数のナノ結晶が連結する領域において、格子配列の揃った領域と、別の格子配列の揃った領域と、の間で格子配列の向きが変化している箇所を指す。
ナノ結晶は、六角形を基本とするが、正六角形状とは限らず、非正六角形状である場合がある。また、歪みにおいて、五角形、及び七角形などの格子配列を有する場合がある。なお、ＣＡＡＣ‐ＯＳにおいて、歪み近傍においても、明確な結晶粒界（グレインバウンダリーともいう）を確認することはできない。即ち、格子配列の歪みによって、結晶粒界の形成が抑制されていることがわかる。これは、ＣＡＡＣ‐ＯＳが、ａ‐ｂ面方向において酸素原子の配列が稠密でないことや、金属元素が置換することで原子間の結合距離が変化することなどによって、歪みを許容することができるためと考えられる。
また、ＣＡＡＣ‐ＯＳは、インジウム、及び酸素を有する層（以下、Ｉｎ層）と、元素Ｍ、亜鉛、及び酸素を有する層（以下、（Ｍ，Ｚｎ）層）とが積層した、層状の結晶構造（層状構造ともいう）を有する傾向がある。なお、インジウムと元素Ｍは、互いに置換可能であり、（Ｍ，Ｚｎ）層の元素Ｍがインジウムと置換した場合、（Ｉｎ，Ｍ，Ｚｎ）層と表すこともできる。また、Ｉｎ層のインジウムが元素Ｍと置換した場合、（Ｉｎ，Ｍ）層と表すこともできる。
ＣＡＡＣ‐ＯＳは結晶性の高い酸化物半導体である。一方、ＣＡＡＣ‐ＯＳは、明確な結晶粒界を確認することはできないため、結晶粒界に起因する電子移動度の低下が起こりにくいといえる。また、酸化物半導体の結晶性は不純物の混入や欠陥の生成などによって低下する場合があるため、ＣＡＡＣ‐ＯＳは不純物や欠陥（酸素欠損など）の少ない酸化物半導体ともいえる。従って、ＣＡＡＣ‐ＯＳを有する酸化物半導体は、物理的性質が安定する。そのため、ＣＡＡＣ‐ＯＳを有する酸化物半導体は熱に強く、信頼性が高い。また、ＣＡＡＣ‐ＯＳは、製造工程における高い温度（所謂サーマルバジェット）に対しても安定である。したがって、ＯＳトランジスタにＣＡＡＣ‐ＯＳを用いると、製造工程の自由度を広げることが可能となる。
ｎｃ‐ＯＳは、微小な領域（例えば、１ｎｍ以上１０ｎｍ以下の領域、特に１ｎｍ以上３ｎｍ以下の領域）において原子配列に周期性を有する。また、ｎｃ‐ＯＳは、異なるナノ結晶間で結晶方位に規則性が見られない。そのため、膜全体で配向性が見られない。したがって、ｎｃ‐ＯＳは、分析方法によっては、ａ‐ｌｉｋｅ ＯＳや非晶質酸化物半導体と区別が付かない場合がある。
ａ‐ｌｉｋｅ ＯＳは、ｎｃ‐ＯＳと非晶質酸化物半導体との間の構造を有する酸化物半導体である。ａ‐ｌｉｋｅ ＯＳは、鬆又は低密度領域を有する。即ち、ａ‐ｌｉｋｅ ＯＳは、ｎｃ‐ＯＳ及びＣＡＡＣ‐ＯＳと比べて、結晶性が低い。
酸化物半導体は、多様な構造をとり、それぞれが異なる特性を有する。本発明の一態様の酸化物半導体は、非晶質酸化物半導体、多結晶酸化物半導体、ａ‐ｌｉｋｅ ＯＳ、ｎｃ‐ＯＳ、ＣＡＡＣ‐ＯＳのうち、二種以上を有していてもよい。
＜酸化物半導体を有するトランジスタ＞
続いて、上記酸化物半導体をトランジスタに用いる場合について説明する。
上記酸化物半導体をトランジスタに用いることで、高い電界効果移動度のトランジスタを実現することができる。また、信頼性の高いトランジスタを実現することができる。
また、トランジスタには、キャリア濃度の低い酸化物半導体を用いることが好ましい。酸化物半導体膜のキャリア濃度を低くする場合においては、酸化物半導体膜中の不純物濃度を低くし、欠陥準位密度を低くすればよい。本明細書等において、不純物濃度が低く、欠陥準位密度の低いことを高純度真性又は実質的に高純度真性と言う。
また、高純度真性又は実質的に高純度真性である酸化物半導体膜は、欠陥準位密度が低いため、トラップ準位密度も低くなる場合がある。
また、酸化物半導体のトラップ準位に捕獲された電荷は、消失するまでに要する時間が長く、あたかも固定電荷のように振る舞うことがある。そのため、トラップ準位密度の高い酸化物半導体にチャネル形成領域が形成されるトランジスタは、電気特性が不安定となる場合がある。
従って、トランジスタの電気特性を安定にするためには、酸化物半導体中の不純物濃度を低減することが有効である。また、酸化物半導体中の不純物濃度を低減するためには、近接する膜中の不純物濃度も低減することが好ましい。不純物としては、水素、窒素、アルカリ金属、アルカリ土類金属、鉄、ニッケル、シリコン等がある。
＜不純物＞
ここで、酸化物半導体中における各不純物の影響について説明する。
酸化物半導体において、第１４族元素の一つであるシリコンや炭素が含まれると、酸化物半導体において欠陥準位が形成される。このため、酸化物半導体におけるシリコンや炭素の濃度と、酸化物半導体との界面近傍のシリコンや炭素の濃度（二次イオン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ）により得られる濃度）を、２×１０１８ａｔｏｍｓ／ｃｍ３以下、好ましくは２×１０１７ａｔｏｍｓ／ｃｍ３以下とする。
また、酸化物半導体にアルカリ金属又はアルカリ土類金属が含まれると、欠陥準位を形成し、キャリアを生成する場合がある。従って、アルカリ金属又はアルカリ土類金属が含まれている酸化物半導体を用いたトランジスタはノーマリーオン特性となりやすい。このため、酸化物半導体中のアルカリ金属又はアルカリ土類金属の濃度を低減することが好ましい。具体的には、ＳＩＭＳにより得られる酸化物半導体中のアルカリ金属又はアルカリ土類金属の濃度を、１×１０１８ａｔｏｍｓ／ｃｍ３以下、好ましくは２×１０１６ａｔｏｍｓ／ｃｍ３以下にする。
また、酸化物半導体において、窒素が含まれると、キャリアである電子が生じ、キャリア濃度が増加し、ｎ型化しやすい。この結果、窒素が含まれている酸化物半導体を半導体に用いたトランジスタはノーマリーオン特性となりやすい。従って、該酸化物半導体において、窒素はできる限り低減されていることが好ましい、例えば、酸化物半導体中の窒素濃度は、ＳＩＭＳにおいて、５×１０１９ａｔｏｍｓ／ｃｍ３未満、好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３以下、より好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３以下、さらに好ましくは５×１０１７ａｔｏｍｓ／ｃｍ３以下とする。
また、酸化物半導体に含まれる水素は、金属原子と結合する酸素と反応して水になるため、酸素欠損を形成する場合がある。該酸素欠損に水素が入ることで、キャリアである電子が生成される場合がある。また、水素の一部が金属原子と結合する酸素と結合して、キャリアである電子を生成することがある。従って、水素が含まれている酸化物半導体を用いたトランジスタはノーマリーオン特性となりやすい。このため、酸化物半導体中の水素はできる限り低減されていることが好ましい。具体的には、酸化物半導体において、ＳＩＭＳにより得られる水素濃度を、１×１０２０ａｔｏｍｓ／ｃｍ３未満、好ましくは１×１０１９ａｔｏｍｓ／ｃｍ３未満、より好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３未満、さらに好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３未満とする。
不純物が十分に低減された酸化物半導体をトランジスタのチャネル形成領域に用いることで、安定した電気特性を付与することができる。
なお、本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせることができる。
（実施の形態５）
本実施の形態は、上記実施の形態に示す半導体装置などが形成された半導体ウェハ、及び当該半導体装置が組み込まれた電子部品の一例を示す。
＜半導体ウェハ＞
初めに、半導体装置などが形成された半導体ウェハの例を、図１０Ａを用いて説明する。
図１０Ａに示す半導体ウェハ４８００は、ウェハ４８０１と、ウェハ４８０１の上面に設けられた複数の回路部４８０２と、を有する。なお、ウェハ４８０１の上面において、回路部４８０２の無い部分は、スペーシング４８０３であり、ダイシング用の領域である。
半導体ウェハ４８００は、ウェハ４８０１の表面に対して、前工程によって複数の回路部４８０２を形成することで作製することができる。また、その後に、ウェハ４８０１の複数の回路部４８０２が形成された反対側の面を研削して、ウェハ４８０１の薄膜化してもよい。この工程により、ウェハ４８０１の反りなどを低減し、部品としての小型化を図ることができる。
次の工程としては、ダイシング工程が行われる。ダイシングは、一点鎖線で示したスクライブラインＳＣＬ１及びスクライブラインＳＣＬ２（ダイシングライン、又は切断ラインと呼ぶ場合がある）に沿って行われる。なお、スペーシング４８０３は、ダイシング工程を容易に行うために、複数のスクライブラインＳＣＬ１が平行になるように設け、複数のスクライブラインＳＣＬ２が平行になるように設け、スクライブラインＳＣＬ１とスクライブラインＳＣＬ２が垂直になるように設けるのが好ましい。
ダイシング工程を行うことにより、図１０Ｂに示すようなチップ４８００ａを、半導体ウェハ４８００から切り出すことができる。チップ４８００ａは、ウェハ４８０１ａと、回路部４８０２と、スペーシング４８０３ａと、を有する。なお、スペーシング４８０３ａは、極力小さくなるようにするのが好ましい。この場合、隣り合う回路部４８０２の間のスペーシング４８０３の幅が、スクライブラインＳＣＬ１の切りしろと、又はスクライブラインＳＣＬ２の切りしろとほぼ同等の長さであればよい。
なお、本発明の一態様の素子基板の形状は、図１０Ａに図示した半導体ウェハ４８００の形状に限定されない。例えば、矩形の形状の半導体ウェハであってもよい。素子基板の形状は、素子の作製工程、及び素子を作製するための装置に応じて、適宜変更することができる。
＜電子部品＞
次に、チップ４８００ａが組み込まれた電子部品の例を、図１０Ｃ、図１０Ｄを用いて説明を行う。
図１０Ｃに電子部品４７００および電子部品４７００が実装された基板（実装基板４７０４）の斜視図を示す。図１０Ｃに示す電子部品４７００は、リード４７０１と、上述したチップ４８００ａと、を有し、ＩＣチップ等として機能する。
電子部品４７００は、例えば、リードフレームのリード４７０１とチップ４８００ａ上の電極とを金属の細線（ワイヤー）で電気的に接続するワイヤーボンディング工程と、エポキシ樹脂等によって封止するモールド工程と、リードフレームのリード４７０１へのメッキ処理と、パッケージの表面への印字処理と、を行うことで作製することができる。また、ワイヤーボンディング工程は、例えば、ボールボンディングや、ウェッジボンディングなどを用いることができる。また、図１０Ｃでは、電子部品４７００のパッケージにＱＦＰ（Ｑｕａｄ Ｆｌａｔ Ｐａｃｋａｇｅ）を適用しているが、パッケージの態様はこれに限定されない。
電子部品４７００は、例えばプリント基板４７０２に実装される。このようなＩＣチップが複数組み合わされて、それぞれがプリント基板４７０２上で電気的に接続されることで実装基板４７０４が完成する。
図１０Ｄに電子部品４７３０の斜視図を示す。電子部品４７３０は、ＳｉＰ（Ｓｙｓｔｅｍ ｉｎ Ｐａｃｋａｇｅ）またはＭＣＭ（Ｍｕｌｔｉ Ｃｈｉｐ Ｍｏｄｕｌｅ）の一例である。電子部品４７３０は、パッケージ基板４７３２（プリント基板）上にインターポーザ４７３１が設けられ、インターポーザ４７３１上に半導体装置４７３５、および複数の半導体装置４７１０が設けられている。
電子部品４７３０では、半導体装置４７１０を有する。半導体装置４７１０としては、例えば、上記実施の形態で説明した半導体装置、広帯域メモリ（ＨＢＭ：Ｈｉｇｈ Ｂａｎｄｗｉｄｔｈ Ｍｅｍｏｒｙ）などとすることができる。また、半導体装置４７３５は、ＣＰＵ、ＧＰＵ、ＦＰＧＡ、記憶装置などの集積回路（半導体装置）を用いることができる。
パッケージ基板４７３２は、セラミック基板、プラスチック基板、またはガラスエポキシ基板などを用いることができる。インターポーザ４７３１は、シリコンインターポーザ、樹脂インターポーザなどを用いることができる。
インターポーザ４７３１は、複数の配線を有し、端子ピッチの異なる複数の集積回路を電気的に接続する機能を有する。複数の配線は、単層または多層で設けられる。また、インターポーザ４７３１は、インターポーザ４７３１上に設けられた集積回路をパッケージ基板４７３２に設けられた電極と電気的に接続する機能を有する。これらのことから、インターポーザを「再配線基板」または「中間基板」と呼ぶ場合がある。また、インターポーザ４７３１に貫通電極を設けて、当該貫通電極を用いて集積回路とパッケージ基板４７３２を電気的に接続する場合もある。また、シリコンインターポーザでは、貫通電極として、ＴＳＶ（Ｔｈｒｏｕｇｈ Ｓｉｌｉｃｏｎ Ｖｉａ）を用いることも出来る。
インターポーザ４７３１としてシリコンインターポーザを用いることが好ましい。シリコンインターポーザでは能動素子を設ける必要が無いため、集積回路よりも低コストで作製することができる。一方で、シリコンインターポーザの配線形成は半導体プロセスで行なうことができるため、樹脂インターポーザでは難しい微細配線の形成が容易である。
ＨＢＭでは、広いメモリバンド幅を実現するために多くの配線を接続する必要がある。このため、ＨＢＭを実装するインターポーザには、微細かつ高密度の配線形成が求められる。よって、ＨＢＭを実装するインターポーザには、シリコンインターポーザを用いることが好ましい。
また、シリコンインターポーザを用いたＳｉＰやＭＣＭなどでは、集積回路とインターポーザ間の膨張係数の違いによる信頼性の低下が生じにくい。また、シリコンインターポーザは表面の平坦性が高いため、シリコンインターポーザ上に設ける集積回路とシリコンインターポーザ間の接続不良が生じにくい。特に、インターポーザ上に複数の集積回路を横に並べて配置する２．５Ｄパッケージ（２．５次元実装）では、シリコンインターポーザを用いることが好ましい。
また、電子部品４７３０と重ねてヒートシンク（放熱板）を設けてもよい。ヒートシンクを設ける場合は、インターポーザ４７３１上に設ける集積回路の高さを揃えることが好ましい。例えば、本実施の形態に示す電子部品４７３０では、半導体装置４７１０と半導体装置４７３５の高さを揃えることが好ましい。
電子部品４７３０を他の基板に実装するため、パッケージ基板４７３２の底部に電極４７３３を設けてもよい。図１０Ｄでは、電極４７３３を半田ボールで形成する例を示している。パッケージ基板４７３２の底部に半田ボールをマトリクス状に設けることで、ＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）実装を実現できる。また、電極４７３３を導電性のピンで形成してもよい。パッケージ基板４７３２の底部に導電性のピンをマトリクス状に設けることで、ＰＧＡ（Ｐｉｎ Ｇｒｉｄ Ａｒｒａｙ）実装を実現できる。
電子部品４７３０は、ＢＧＡおよびＰＧＡに限らず様々な実装方法を用いて他の基板に実装することができる。例えば、ＳＰＧＡ（Ｓｔａｇｇｅｒｅｄ Ｐｉｎ Ｇｒｉｄ Ａｒｒａｙ）、ＬＧＡ（Ｌａｎｄ Ｇｒｉｄ Ａｒｒａｙ）、ＱＦＰ（Ｑｕａｄ Ｆｌａｔ Ｐａｃｋａｇｅ）、ＱＦＪ（Ｑｕａｄ Ｆｌａｔ Ｊ‐ｌｅａｄｅｄ ｐａｃｋａｇｅ）、またはＱＦＮ（Ｑｕａｄ Ｆｌａｔ Ｎｏｎ‐ｌｅａｄｅｄ ｐａｃｋａｇｅ）などの実装方法を用いることができる。
なお、本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせることができる。
（実施の形態６）
本実施の形態では、上記の実施の形態で述べた半導体装置を適用した電子機器について説明する。
図１１は、上記の実施の形態で述べた半導体装置の構成例を示している。電子機器１００は、当該半導体装置とする回路２０と、検出部３０と、処理部４０と、記憶部５０と、表示部６０と、電源回路７０と、を有する。
電子機器１００は、外部から検知対象物９０を取得して、検知対象物９０を電気信号などの情報に変換するセンサとしての機能を有する。検知対象物９０とは、例えば、温度、光（可視光、Ｘ線、紫外線、赤外線などを含む）、音、水やガスなどの物質（成分）、力、変位、位置、速度、加速度、角速度、回転数、磁気、電場、電流、電圧、電力、放射線、流量、傾度などを含む。
検出部３０は、上記に記した検知対象物９０の一、又は選ばれた複数を検知する機能と、検知対象物９０を検知した際に電流を出力する機能を有する。なお、検出部３０は、検知対象物の量、強さ、大きさなどに応じて、出力する電流の大きさが変化する構成とするのが好ましい。出力された電流は、回路２０の入力端子に入力される。
回路２０は、上記の実施の形態で説明したとおり、入力端子に入力された電流に応じた電圧を出力端子に出力する。当該電圧は処理部４０に供給される。
電源回路７０は、電子機器１００に含まれる回路２０や検出部３０などの装置に電力を供給する機能を有する。
処理部４０は、回路２０から出力された電圧に基づいて、検知対象物９０の物理量を算出する機能を有する。算出した物理量は、記憶部５０、及び／又は表示部６０に送られる。
記憶部５０は、処理部４０から送られた物理量を記憶する機能を有する。なお、電子機器１００の用途によっては、記憶部５０は電子機器１００に含まれていなくてもよい。
表示部６０は、処理部４０から送られた物理量を視覚的に表示する機能を有する。表示部６０は、例えば、表示装置（液晶表示装置、発光装置など）、メータ（計量器）などを適用することができる。
次に、電子機器１００として利用が可能な製品の一例を説明する。
［ビデオカメラ］
上記で説明した電子機器１００は、ビデオカメラに適用することができる。
図１２Ａには、撮像装置の一例であるビデオカメラ６３００が図示されている。ビデオカメラ６３００は、第１筐体６３０１、第２筐体６３０２、表示部６３０３、操作キー６３０４、レンズ６３０５、接続部６３０６等を有する。操作キー６３０４及びレンズ６３０５は第１筐体６３０１に設けられており、表示部６３０３は第２筐体６３０２に設けられている。そして、第１筐体６３０１と第２筐体６３０２とは、接続部６３０６により接続されており、第１筐体６３０１と第２筐体６３０２の間の角度は、接続部６３０６により変更が可能である。表示部６３０３における映像を、接続部６３０６における第１筐体６３０１と第２筐体６３０２との間の角度に従って切り替える構成としてもよい。
ビデオカメラ６３００は、検知対象物９０の検出として映像を撮影する。このため、検出部３０は、ビデオカメラ６３００内の光電変換素子（撮像素子）を含むセル（イメージセンサ）に相当し、表示部６０は、表示部６３０３に相当する。
［カメラ］
上記で説明した電子機器１００は、カメラに適用することができる。
図１２Ｂには、撮像装置の一例であるデジタルカメラ６２４０が図示されている。デジタルカメラ６２４０は、筐体６２４１、表示部６２４２、操作ボタン６２４３、シャッターボタン６２４４等を有し、また、デジタルカメラ６２４０には、着脱可能なレンズ６２４６が取り付けられている。なお、ここではデジタルカメラ６２４０を、レンズ６２４６を筐体６２４１から取り外して交換することが可能な構成としたが、レンズ６２４６と筐体６２４１とが一体となっていてもよい。また、デジタルカメラ６２４０は、ストロボ装置や、ビューファインダー等を別途装着することができる構成としてもよい。
デジタルカメラ６２４０は、検知対象物９０の検出として被写体を画像として撮影する。このため、検出部３０は、デジタルカメラ６２４０内の光電変換素子（撮像素子）を含むセル（イメージセンサ）に相当し、表示部６０は、表示部６２４２に相当する。
また、検知対象物９０は被写体だけでなく、外光の明るさも検知対象物９０としてもよい。これにより、デジタルカメラ６２４０は、環境の明るさに合わせて自動的にフラッシュを焚く機能、撮像した画像を調色する機能などを有することができる。
［ロボット］
上記で説明した電子機器１００は、ロボットに適用することができる。
図１２Ｃは、ロボットの一例を示している。ロボット６１４０は、それぞれの接触センサ６１４１ａ乃至６１４１ｅを有する。ロボット６１４０は、接触センサ６１４１ａ乃至６１４１ｅを用いて、対象物をつかむことができる。接触センサ６１４１ａ乃至６１４１ｅとしては、例えば、対象物に触れたときの接地面積に応じて、対象物に対して電流が流れる機能を有し、流れる電流の量からロボット６１４０が対象物をつかんでいるという認識をすることができる。
図１２Ｄは、産業用ロボットの一例を示している。産業用ロボットは、駆動範囲を細かく制御するために複数の駆動軸を有することが好ましい。産業用ロボット６１５０は、機能部６１５１、制御部６１５２、駆動軸６１５３、駆動軸６１５４、及び駆動軸６１５５を備えた例を示している。機能部６１５１は画像検出モジュールなどのセンサを有していることが好ましい。
また、機能部６１５１は、対象物をつかむ、切る、溶接する、塗布する、貼付するなどの機能のいずれか一もしくは複数の機能を有していることが好ましい。産業用ロボット６１５０は、応答性が向上すると、生産性が比例して向上する。また、産業用ロボット６１５０が精密な動作を行うためには、微小電流を検知するセンサなどを設けることが好ましい。
［報知器］
上記で説明した電子機器１００は、報知器に適用することができる。図１２Ｅには、報知器６９００が図示されており、報知器６９００は、感知機６９０１と、受信機６９０２と、発信機６９０３とを有する。
感知機６９０１は、センサ回路６９０４、窓６９０５、操作キー６９０６等を有する。窓６９０５を通過した光は、センサ回路６９０４に照射される。センサ回路６９０４としては、例えば、漏水、漏電、ガス漏洩、火災、氾濫する恐れのある河川の水位、地震の震度、放射線などを検知対象物９０とする検知器とすることができる。感知機６９０１は、例えば、規定値以上の検知対象物９０がセンサ回路６９０４にて感知されると、その情報を受信機６９０２に送る。受信機６９０２は、表示部６９０７、操作キー６９０８、操作キー６９０９、配線６９１０等を有する。受信機６９０２は、感知機６９０１からの情報に従って、発信機６９０３の動作を制御する。発信機６９０３は、スピーカ６９１１、照明装置６９１２などを有する。発信機６９０３は、受信機６９０２からの命令に従って、警報を発信する機能を有する。図１２Ｅでは、発信機６９０３が、スピーカ６９１１を用いた音声による警報と、赤色灯などの照明装置６９１２を用いた光による警報とを共に行う例を示しているが、いずれか一方のみの警報またはそれ以外の警報を、発信機６９０３が行うようにしてもよい。
また、センサ回路が火災報知器として機能する場合、警報の発信に伴い、シャッターなどの防火設備に、所定の動作を行う旨の命令を受信機６９０２が送るようにしても良い。また、図１２Ｅでは、受信機６９０２と感知機６９０１との間において無線で信号の送受信が行われる場合を例示したが、配線等を介して信号の送受信が行われていてもよい。また、図１２Ｅでは、受信機６９０２から発信機６９０３へ、配線６９１０を介して信号の送信が行われている場合を例示したが、無線で信号の送信が行われていてもよい。
［ＩＣＤ］
上記で説明した電子機器１００は、植え込み型除細動器（ＩＣＤ）に適用することができる。
図１３Ａは、ＩＣＤの一例を示す断面模式図である。ＩＣＤ本体５３００は、バッテリー５３０１ａ、５３０１ｂと、レギュレータと、制御回路と、アンテナ５３０４と、右心房へのワイヤ５３０２、右心室へのワイヤ５３０３とを少なくとも有している。
ＩＣＤ本体５３００は手術により体内に設置され、二本のワイヤは、人体の鎖骨下静脈５３０５及び上大静脈５３０６を通過させて一方のワイヤ先端が右心室、もう一方のワイヤ先端が右心房に設置されるようにする。
ＩＣＤ本体５３００は、ペースメーカのとしての機能を有し、心拍数が規定の範囲から外れた場合に心臓に対してペーシングを行う。また、ペーシングによって心拍数が改善しない場合（速い心室頻拍や心室細動など）、電気ショックによる治療が行われる。
ＩＣＤ本体５３００は、ペーシング及び電気ショックを適切に行うため、心拍数を常に監視する必要がある。そのため、ＩＣＤ本体５３００は、心拍数を検知するためのセンサを有する。そして、当該センサとして図１１の電子機器１００を適用することができる。この場合、検知対象物９０は心拍数となる。また、ＩＣＤ本体５３００は体内に設置されるため、表示部６０は有さなくてもよい。また、ＩＣＤ本体５３００は、記憶部５０に、心拍数のデータ、ペーシングによる治療を行った回数、時間などを記憶することができる。
また、アンテナ５３０４で電力が受信でき、その電力は複数のバッテリー５３０１ａ、５３０１ｂに充電され、ペースメーカの交換頻度を少なくすることができる。ＩＣＤ本体５３００は複数のバッテリーを有しているため、安全性が高く、一方が故障したとしてももう一方が機能させることができるため、補助電源としても機能する。
また、電力を受信できるアンテナ５３０４とは別に、生理信号を送信できるアンテナを有していてもよく、例えば、脈拍、呼吸数、心拍数、体温などの生理信号を外部のモニタ装置で確認できるような心臓活動を監視するシステムを構成してもよい。
図１３Ｂに示すセンサ５９００は、接着パッド等を用いて人体に取り付けられる。センサ５９００は、配線５９３２を介して人体に取り付けられた電極５９３１等に信号を与えて心拍数、心電図等の生体情報等を取得する。取得された情報は無線信号として、読み取り器等の端末に送信される。
なお、本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせることができる。
＜計算とその結果＞
図１Ａに示す回路２０の構成において、微小な電流の計測が適切に行われているかを確認するため、回路シミュレータを用いて計算を行った。
当該計算で使用したソフトウェアは、ＳＩＬＶＡＣＯ社のＳｍａｒｔＳｐｉｃｅ（ｖｅｒｓｉｏｎ ８．２．１２．Ｒ）という回路シミュレータである。当該シミュレータを用いて、トランジスタＭ１の第１端子に入力される電流に対する、出力端子ＯＴから出力される出力電圧Ｖｏｕｔについて計算を行った。
初めに、当該計算を行うための回路構成について説明する。図１４Ａは、図１Ａに示す回路２０を基として、回路シミュレータに入力した回路構成である。回路２０Ｓは、図１Ａの回路２０に加え、定電圧源ＶＣ１、ＶＣ２、定電流源ＣＣ１を有する。
定電圧源ＶＣ１の＋側端子は、オペアンプＯＰ１の高電源電位入力端子ＤＴと、定電流源ＣＣ１の－側端子と、に電気的に接続され、定電流源ＣＣ１の＋側端子は、トランジスタＭ１の第１端子及びゲートと、オペアンプＯＰ１の反転入力端子と、に電気的に接続されている。定電圧源ＶＣ２の＋側端子は、オペアンプＯＰ１の非反転入力端子に電気的に接続されている。配線ＧＮＤＬは、定電圧源ＶＣ１の－側端子と、定電圧源ＶＣ２の－側端子と、オペアンプＯＰ１の低電源電位入力端子ＳＴと、に電気的に接続されている。なお、当該計算において、配線ＧＮＤＬの電位は、０Ｖとしている。
定電圧源ＶＣ１は、＋側端子と－側端子との間に３．３Ｖの電圧を与え、定電圧源ＶＣ２は、＋側端子と－側端子との間に１．５Ｖの電圧を与える条件としている。また、定電流源ＣＣ１は、回路２０Ｓの入力端子ＩＴに入力するための電流Ｉｉｎを生成する回路として機能し、当該計算では、１ｚＡから１ｍＡまでの電流を入力端子ＩＴに入力する。
また、当該計算の条件において、トランジスタＭ１のチャネル長を０．３６μｍ、チャネル幅を０．３６μｍ、しきい値電圧を０．８３Ｖとした。
回路２０Ｓの電圧Ｖｏｕｔと電流Ｉｉｎの特性を算出するにあたり、初めにダイオード接続されたトランジスタＭ１のダイオード特性について説明する。図１４Ｂは、図１４Ａのダイオード接続されたトランジスタＭ１のみを図示している。ゲートに印加される電圧をＶｇ（トランジスタＭ１の第１端子‐第２端子間に印加される電圧をＶｄ）としたとき、トランジスタＭ１の第１端子‐第２端子間に流れる電流Ｉｄは、同様の回路シミュレータを用いた計算によって、図１５の結果となる。
次に、回路２０Ｓにおける、トランジスタＭ１の第１端子に入力される電流Ｉｉｎに対する、出力端子ＯＴから出力される出力電圧Ｖｏｕｔについて計算を行った。当該計算の結果を図１６に示す。
図１６より、１ｚＡから１ｆＡ近傍までの電流Ｉｉｎが入力端子ＩＴに入力されたとき、出力電圧Ｖｏｕｔはおよそ１．５Ｖの一定の電圧として出力されていることが分かる。これは、オペアンプＯＰ１に入力される差動電圧が動作範囲外となっているからであり、回路２０Ｓでは、出力電圧Ｖｏｕｔはおよそ１．５Ｖに飽和して出力される。このため、１ｚＡから１ｆＡ近傍までの電流Ｉｉｎにおいて、それぞれ異なる出力電圧Ｖｏｕｔを出力することができないため、１ｚＡから１ｆＡ近傍までの電流Ｉｉｎを測定することができない。なお、１ｚＡから１ｆＡ近傍までの電流Ｉｉｎにおける出力電圧Ｖｏｕｔの特性は、電流Ｉｄがおよそ１ｆＡ以下のときのトランジスタＭ１のダイオード特性（図１５）に相当し、トランジスタＭ１のＶｇはほぼ０Ｖとなっている。
また、２ｎＡ近傍の電流Ｉｉｎが入力端子ＩＴに入力されたとき、出力電圧Ｖｏｕｔはおよそ０．６Ｖとして出力され、その後電流Ｉｉｎを上げていくと、急勾配で出力電圧Ｖｏｕｔが下がっていき、７０ｎＡ近傍において出力電圧Ｖｏｕｔが０Ｖとなる。この電流Ｉｉｎ‐出力電圧Ｖｏｕｔの特性は、電流Ｉｄがおよそ２ｎＡ以上７０ｎＡ以下の範囲のときのトランジスタＭ１のダイオード特性（図１５）に相当し、この電流範囲のトランジスタＭ１のダイオード特性は、１００ｐＡ以上２ｎＡ未満の範囲よりも傾きが緩やかとなる。
そして、７０ｎＡ近傍よりも大きい電流Ｉｉｎが入力端子ＩＴに入力されると、出力電圧Ｖｏｕｔはおよそ０Ｖの一定の電圧として出力される。一方、トランジスタＭ１のダイオード特性（図１５）では、７０ｎＡ以上の電流Ｉｄが流れるとき、トランジスタＭ１のＶｇはおよそ１．５Ｖ以上となるが、回路２０Ｓでは、オペアンプＯＰ１に入力される差動電圧が動作範囲外となっているため、出力電圧Ｖｏｕｔはおよそ０Ｖに飽和して出力される。そのため、７０ｎＡ近傍よりも大きい電流Ｉｉｎが入力端子ＩＴに入力されている場合、トランジスタＭ１のＶｇはおよそ１．５Ｖの一定電圧となる。
ここで、図１６において、１０ｆＡから１ｎＡまでの電流Ｉｉｎの範囲を拡大した電流‐電圧特性を、図１７に示す。図１７より、電流Ｉｉｎが１０ｆＡから１ｎＡまでの範囲であるとき、出力電圧Ｖｏｕｔは、負の傾きを有する一次式として表すことができる。この一次式で表せられる範囲を、ここでは、測定可能領域と呼称する。なお、この領域は、トランジスタＭ１のダイオード特性（図１５）の電流Ｉｄが１０ｆＡから１ｎＡまでの範囲に相当する。このため、ダイオード接続されたトランジスタＭ１をダイオード素子として用いることにより、回路２０Ｓは、１０ｆＡから１ｎＡまでの電流Ｉｉｎを測定することができる。
次に、トランジスタＭ１のしきい値電圧を０．８３Ｖからプラス側に、及び０．８３Ｖからマイナス側に変化させたときの、回路２０Ｓの電流‐電圧特性を図１８に示す。しきい値電圧は、条件ＣＮ０乃至条件ＣＮ１１に従って変化させている。条件ＣＮ０は、図１６に示した回路２０Ｓの電流‐電圧特性と同じ条件であって、トランジスタＭ１のしきい値電圧が０．８３Ｖの条件である。条件ＣＮ１乃至条件ＣＮ７は、条件ＣＮ０におけるトランジスタＭ１のしきい値電圧をマイナス側にシフトさせた条件であって、それぞれの条件のしきい値電圧のシフト量は－０．４Ｖ、－０．８Ｖ、－１．２Ｖ、－１．６Ｖ、－２．０Ｖ、－２．４Ｖ、－２．８Ｖである。また、条件ＣＮ８乃至条件ＣＮ１１のそれぞれは、条件ＣＮ０におけるトランジスタＭ１のしきい値電圧をプラス側にシフトさせた条件であって、それぞれの条件のしきい値電圧のシフト量は０．４Ｖ、０．８Ｖ、１．２Ｖ、１．６Ｖの条件である。
条件ＣＮ０から条件ＣＮ７に変化させて、トランジスタＭ１のしきい値電圧を０Ｖから下げたとき、電流‐電圧の特性の傾きを有する領域において、当該傾きが負側に急峻となるため、電流Ｉｉｎの測定可能領域が狭くなる。
一方、条件ＣＮ０、条件ＣＮ８乃至条件ＣＮ１１と変化させて、トランジスタＭ１のしきい値電圧を０Ｖから上げたとき、測定可能領域は、条件ＣＮ８では１００ａＡ近傍から１ｎＡ近傍までの範囲、条件ＣＮ９では１ａＡ近傍から１００ｐＡ近傍までの範囲、更に条件ＣＮ１０では１ｚＡ近傍から１ｐＡ近傍までの範囲となった。このことから、回路２０Ｓにおいて、トランジスタＭ１のしきい値電圧をプラス側にシフトさせることによって、より微小な電流を測定することができる。
＜ＣＡＡＣ‐ＩＧＺＯ ＦＥＴの高温特性＞
本発明の一態様の半導体装置に備えることができる電界効果型のＯＳトランジスタ（以後、ＣＡＡＣ‐ＩＧＺＯ ＦＥＴと呼称する。）は、温度依存性が低く、高温環境下でも安定して動作することができる。本実施例では、ＣＡＡＣ‐ＩＧＺＯ ＦＥＴの高温特性に関する実験とその結果について説明する。
ＣＡＡＣ‐ＩＧＺＯ ＦＥＴは、ＣＭＯＳなどの半導体製造プロセスのＢＥＯＬ（Ｂａｃｋ Ｅｎｄ Ｏｆ Ｌｉｎｅ）工程で作製できる。よって、Ｓｉトランジスタ（Ｓｉトランジスタのうち、電界効果型のＳｉトランジスタを「Ｓｉ ＦＥＴ」ともいう。）との積層が可能である。例えば、ＣＭＯＳプロセスで高速動作が必要な回路を作製し、低リーク電流が求められる回路をＣＡＡＣ‐ＩＧＺＯプロセスで作製するといった応用が可能である。
また、Ｓｉ ＦＥＴは温度上昇にともなってオフ電流が増加するが、ＣＡＡＣ‐ＩＧＺＯ ＦＥＴではオフ電流は常に測定下限である。そこで、Ｌ（チャネル長）／Ｗ（チャネル幅）＝６０ｎｍ／１２０ｎｍのＳｉ ＦＥＴのオフ電流と、Ｌ／Ｗ＝６０ｎｍ／６０ｎｍのＣＡＡＣ‐ＩＧＺＯ ＦＥＴのオフ電流の温度特性を比較した。両者のオフ電流の測定は、図１９に示す回路を用いて行なった。
図１９に示す回路は、ＤＵＴ（Ｄｅｖｉｃｅ Ｕｎｄｅｒ Ｔｅｓｔ）となるＦＥＴと、書き込み用トランジスタＷＦＥＴと、読み出し回路ＳＦと、を有する。書き込み用トランジスタＷＦＥＴは、ＣＡＡＣ‐ＩＧＺＯ ＦＥＴとしている。読み出し回路ＳＦは、直列に接続されたＣＡＡＣ‐ＩＧＺＯ ＦＥＴを有する。ＤＵＴとなるＦＥＴの端子Ｓは、ソース電圧を入力する端子として機能する。なお、図１９のＤＵＴとしては、トップゲートＴＧとバックゲートＢＧとを有するＣＡＡＣ‐ＩＧＺＯ ＦＥＴを図示しており、ＤＵＴがＳｉ ＦＥＴの場合はこの限りではない。
図１９において、Ｓｉ ＦＥＴをＤＵＴとした場合、Ｓｉ ＦＥＴのオフ電流の測定条件は、ゲート電圧ＶＧ＝－１．０Ｖ、ソース電圧ＶＳ＝０Ｖ、ドレイン電圧ＶＤ＝１．２Ｖ、ボディー電圧ＶＢ＝０Ｖとした。また、図１９において、ＣＡＡＣ‐ＩＧＺＯ ＦＥＴをＤＵＴとした場合、ＣＡＡＣ‐ＩＧＺＯ ＦＥＴのオフ電流の測定条件は、ゲート電圧ＶＧ＝－２．０Ｖ、ソース電圧ＶＳ＝０Ｖ、ドレイン電圧ＶＤ＝２．０Ｖ、バックゲート電圧ＶＢＧ＝－３．０Ｖとした。
測定結果を図２０に示す。測定温度１５０℃において、Ｓｉ ＦＥＴのオフ電流は約２．２×１０－６Ａであり、ＣＡＡＣ‐ＩＧＺＯ ＦＥＴのオフ電流は約３．９×１０－２０Ａであった。ＣＡＡＣ‐ＩＧＺＯ ＦＥＴは、高温環境下でも低いオフ電流を維持できる。また、バックゲート電圧を調節することで、オフ電流をさらに下げることが可能である。
次に、図２１に、ＣＡＡＣ‐ＩＧＺＯ膜の、Ｈａｌｌ移動度およびキャリア密度の温度依存性を示す。図２１より、ＣＡＡＣ‐ＩＧＺＯ膜のＨａｌｌ移動度は、温度変化に対してほぼ変化が無いことがわかる。ＣＡＡＣ‐ＩＧＺＯ膜のＨａｌｌ移動度は、フォノン散乱よりもクーロン散乱が支配的であることが想定されるため、高温においても下がらない。
次に、２７℃および１５０℃でのＣＡＡＣ‐ＩＧＺＯ ＦＥＴとＳｉ ＦＥＴの遮断周波数ｆＴを測定した。測定ＤＵＴは、Ｌ／Ｗ＝６０ｎｍ／４８０ｎｍのＳｉ ＦＥＴとＬ／Ｗ＝２１ｎｍ／２５ｎｍのＣＡＡＣ‐ＩＧＺＯ ＦＥＴを用いて行なった。また、Ｓｉ ＦＥＴの測定は、Ｓｉ ＦＥＴを２１個並列に接続して行なった（Ｍ＝２１）。ＣＡＡＣ‐ＩＧＺＯ ＦＥＴの測定は、ＣＡＡＣ‐ＩＧＺＯ ＦＥＴを６７２個並列に接続して行なった（Ｍ＝６７２）。
測定結果を図２２に示す。Ｓｉ ＦＥＴの遮断周波数ｆＴの２７℃から１５０℃における変化率は－３６％、ＣＡＡＣ‐ＩＧＺＯ ＦＥＴの遮断周波数ｆＴの２７℃から１５０℃における変化率は＋５５％であった。Ｓｉ ＦＥＴと比較して、ＣＡＡＣ‐ＩＧＺＯ ＦＥＴは、２７℃の遮断周波数ｆＴと１５０℃の遮断周波数ｆＴが減少せず増加する特性が得られた。また、今回測定したＳｉ ＦＥＴでは、測定温度１５０℃、ＶＤ＝１．２Ｖでの遮断周波数は８８ＧＨｚであって、ＣＡＡＣ‐ＩＧＺＯ ＦＥＴでは、測定温度１５０℃、ＶＤ＝２．５Ｖでの遮断周波数ｆＴは５１ＧＨｚであった。
これらのことから、ＣＡＡＣ‐ＩＧＺＯ ＦＥＴは、Ｓｉ ＦＥＴよりも遮断周波数ｆＴの温度増加により、移動度が下がらないことがわかった。また、ＣＡＡＣ‐ＩＧＺＯ ＦＥＴにバックゲート電極を設けることで、温度変化によるしきい値電圧の変動を抑制できることがわかった。また、ＣＡＡＣ‐ＩＧＺＯ ＦＥＴは、温度変化に対する遮断周波数ｆＴの変化量がＳｉ ＦＥＴに比べて低いことがわかった。また、ＣＡＡＣ‐ＩＧＺＯ ＦＥＴは、高温環境下においてもオフ電流が１０－２０Ａと極めて少ないことがわかった。ＣＡＡＣ‐ＩＧＺＯ ＦＥＴを用いることで、動作温度範囲が広い環境下において低消費電力な回路や半導体装置、電子機器などを実現できる。
＜ＣＡＡＣ‐ＩＧＺＯ ＦＥＴのしきい値電圧のばらつき、及び信頼性＞
本発明の一態様の半導体装置に備えることができる電界効果型のＯＳトランジスタである、ＣＡＡＣ‐ＩＧＺＯ ＦＥＴは、しきい値電圧のばらつきが小さく、劣化によるしきい値電圧の変化も小さい。そのため、ＣＡＡＣ‐ＩＧＺＯ ＦＥＴは、高い信頼性を有する。本実施例では、ＣＡＡＣ‐ＩＧＺＯ ＦＥＴのしきい値電圧のばらつきの度合いを調査した結果と、加速試験によるＣＡＡＣ‐ＩＧＺＯ ＦＥＴのしきい値電圧の変化の測定結果について説明する。
初めに、ＣＡＡＣ‐ＩＧＺＯ ＦＥＴのしきい値電圧のばらつきの度合いの調査について説明する。調査の方法としては、１枚のウェハの面内にＬ／Ｗ＝６０ｎｍ／６０ｎｍのＣＡＡＣ‐ＩＧＺＯ ＦＥＴを５１２個形成し、それぞれのＣＡＡＣ‐ＩＧＺＯ ＦＥＴに対して、ゲート‐ソース間電圧ＶＧＳとソース‐ドレイン間電流ＩＤＳとの特性の測定を行い、測定したそれぞれのＣＡＡＣ‐ＩＧＺＯ ＦＥＴの特性から、ＣＡＡＣ‐ＩＧＺＯ ＦＥＴのしきい値電圧Ｖｔｈを見積もった。なお、ここでのしきい値電圧Ｖｔｈは、ＣＡＡＣ‐ＩＧＺＯ ＦＥＴが、グラデュアルチャネル近似に当てはまるものと仮定し、飽和領域におけるソース‐ドレイン間電流ＩＤＳからＶｔｈを計算した。また、ゲート‐ソース間電圧ＶＧＳとソース‐ドレイン間電流ＩＤＳとの特性の測定条件は、ＣＡＡＣ‐ＩＧＺＯ ＦＥＴのソース‐ドレイン間電圧ＶＤＳ＝１．２Ｖ、バックゲート‐ソース間電圧ＶＢＳ＝０Ｖとした。
図２３は、５１２個のＣＡＡＣ‐ＩＧＺＯ ＦＥＴのしきい値電圧Ｖｔｈの割合を示した分布図である。また、計算の結果から、ＣＡＡＣ‐ＩＧＺＯ ＦＥＴのしきい値電圧Ｖｔｈの平均値μは３８８ｍＶ、標準偏差σは７６ｍＶと見積もられた。この結果から、ＣＡＡＣ‐ＩＧＺＯ ＦＥＴは、しきい値電圧のばらつきが小さいことが分かった。また、しきい値電圧のばらつきが小さいため、バックゲート‐ソース間電圧ＶＢＳを適切にすることで、しきい値電圧を例えば０Ｖなどに調整することができる。
次に、加速試験によるＣＡＡＣ‐ＩＧＺＯ ＦＥＴのしきい値電圧の変化の測定について説明する。本加速試験では、１５０℃の環境下において、ゲート電圧ＶＧ＝３．６３Ｖ、ソース電圧ＶＳ＝０Ｖ、ドレイン電圧ＶＤ＝０Ｖ、バックゲート電圧ＶＢＳ＝０Ｖとして、Ｌ／Ｗ＝６０ｎｍ／６０ｎｍのＣＡＡＣ‐ＩＧＺＯ ＦＥＴのしきい値電圧Ｖｔｈの変化を測定した。また、本加速試験では、しきい値電圧Ｖｔｈだけでなく、ソース‐ドレイン間電流Ｉｄｓ、Ｓ値（ｓｕｂｔｈｒｅｓｈｏｌｄ ｓｗｉｎｇ、ＳＳなどと呼称される。）、電界効果移動度μＦＥについても測定を行った。なお、Ｓ値とは、トランジスタのサブスレッショルド領域において、ドレイン電流が１桁変化するのに必要なゲート電圧の変化量の最小値であって、Ｓ値が小さいほど、トランジスタのオンとオフとのスイッチング動作を急峻に行うことができる。
また、それぞれのＣＡＡＣ‐ＩＧＺＯ ＦＥＴの物性値、特性などを測定するため、加速試験中の任意のタイミングで、ソース‐ドレイン間電圧ＶＤＳ＝１．２Ｖ、バックゲート電圧ＶＢＳ＝０Ｖとして、ソース‐ドレイン間電流Ｉｄｓを取得した。また、しきい値電圧Ｖｔｈは、ソース‐ドレイン間電流Ｉｄｓが１．０×１０－１２Ａとなるときのゲート‐ソース間電圧とした。
図２４Ａ、図２４Ｂ、図２５Ａ、及び図２５Ｂのそれぞれは、２０００時間の加速試験による、しきい値電圧Ｖｔｈ、ソース‐ドレイン間電流Ｉｄｓ、Ｓ値、電界効果移動度μＦＥの経時変化の結果を示している。図２４Ａに示す結果より、加速試験開始から１７９０時間までにおいて、ＣＡＡＣ‐ＩＧＺＯ ＦＥＴのしきい値電圧の変化量｜ΔＶｔｈ｜は１００ｍＶ以下であることが分かった。また、図２４Ｂ、図２５Ａ、及び図２５Ｂに示す結果から、加速試験における、ソース‐ドレイン間電流Ｉｄｓ、Ｓ値、電界効果移動度μＦＥのそれぞれの変化量についても、図２４Ａと同様に小さいことが分かった。
以上から、１枚のウェハに同時に形成された複数のＣＡＡＣ‐ＩＧＺＯ ＦＥＴにおいて、ＣＡＡＣ‐ＩＧＺＯ ＦＥＴのしきい値電圧のばらつきは小さいことが分かった。したがって、ＣＡＡＣ‐ＩＧＺＯ ＦＥＴを用いることによって、回路や半導体装置、電子機器などの歩留まりを高めることができる。また、ＣＡＡＣ‐ＩＧＺＯ ＦＥＴは、しきい値電圧、ソース‐ドレイン間電流Ｉｄｓ、Ｓ値、電界効果移動度μＦＥにおいて、高い信頼性を有することが分かった。これらから、ＣＡＡＣ‐ＩＧＺＯ ＦＥＴを用いることによって、信頼性の高い回路や半導体装置、電子機器などを実現できる。
なお、本実施例は、本明細書に記載の各実施の形態と適宜組み合わせることができる。
Ｍ１：トランジスタ、ＤＥ：ダイオード素子、Ｃ１：容量素子、ＯＰ１：オペアンプ、ＯＳＣ：回路、ＣＥ：回路、ＩＴ：入力端子、ＯＴ：出力端子、ＤＴ：高電源電位入力端子、ＳＴ：低電源電位入力端子、ＧＮＤＬ：配線、ＶＣ１：定電圧源、ＶＣ２：定電圧源、ＣＣ１：定電流源、ＩＶＣ１ａ：特性、ＩＶＣ１ｂ：特性、ＩＶＣ２：特性、ＴＧ：トップゲート、ＢＧ：バックゲート、Ｓ：端子、ＷＦＥＴ：書き込み用トランジスタ、ＳＦ：読み出し回路、１０：回路、２０：回路、２０Ａ：回路、２０Ｓ：回路、２１：回路、２１Ａ：回路、２１Ｂ：回路、２１Ｃ：回路、２１Ｄ：回路、２１Ｅ：回路、３０：検出部、４０：処理部、５０：記憶部、６０：表示部、７０：電源回路、９０：検知対象物、３００：トランジスタ、３１１：基板、３１３：半導体領域、３１４ａ：低抵抗領域、３１４ｂ：低抵抗領域、３１５：絶縁体、３１６：導電体、３２０：絶縁体、３２２：絶縁体、３２４：絶縁体、３２６：絶縁体、３２８：導電体、３３０：導電体、３５０：絶縁体、３５２：絶縁体、３５４：絶縁体、３５６：導電体、３６０：絶縁体、３６２：絶縁体、３６４：絶縁体、３６６：導電体、３７０：絶縁体、３７２：絶縁体、３７４：絶縁体、３７６：導電体、３８０：絶縁体、３８２：絶縁体、３８４：絶縁体、３８６：導電体、５００：トランジスタ、５０３：導電体、５０３ａ：導電体、５０３ｂ：導電体、５０５：導電体、５１０：絶縁体、５１２：絶縁体、５１４：絶縁体、５１６：絶縁体、５１８：導電体、５２０：絶縁体、５２２：絶縁体、５２４：絶縁体、５３０：酸化物、５３０ａ：酸化物、５３０ｂ：酸化物、５３０ｃ：酸化物、５４０：導電体、５４０ａ：導電体、５４０ｂ：導電体、５４２ａ：導電体、５４２ｂ：導電体、５４３ａ：領域、５４３ｂ：領域、５４４：絶縁体、５４６：導電体、５４８：導電体、５５０：絶縁体、５６０：導電体、５６０ａ：導電体、５６０ｂ：導電体、５７４：絶縁体、５８０：絶縁体、５８１：絶縁体、５８２：絶縁体、５８６：絶縁体、６００：容量素子、６００Ａ：容量素子、６００Ｂ：容量素子、６１０：導電体、６１１：導電体、６１２：導電体、６２０：導電体、６３０：絶縁体、６３１：絶縁体、６４０：絶縁体、６５０：絶縁体、６５１：絶縁体、４７００：電子部品、４７０１：リード、４７０２：プリント基板、４７０４：実装基板、４７１０：半導体装置、４７３０：電子部品、４７３１：インターポーザ、４７３２：パッケージ基板、４７３３：電極、４７３５：半導体装置、４８００：半導体ウェハ、４８００ａ：チップ、４８０１：ウェハ、４８０１ａ：ウェハ、４８０２：回路部、４８０３：スペーシング、４８０３ａ：スペーシング、５３００：ＩＣＤ本体、５３０１ａ：バッテリー、５３０１ｂ：バッテリー、５３０２：ワイヤ、５３０３：ワイヤ、５３０４：アンテナ、５３０５：鎖骨下静脈、５３０６：上大静脈、５９００：センサ、５９３１：電極、５９３２：配線、６１４０：ロボット、６１４１ａ：接触センサ、６１４１ｂ：接触センサ、６１４１ｃ：接触センサ、６１４１ｄ：接触センサ、６１４１ｅ：接触センサ、６１５０：産業用ロボット、６１５１：機能部、６１５２：制御部、６１５３：駆動軸、６１５４：駆動軸、６１５５：駆動軸、６２４０：デジタルカメラ、６２４１：筐体、６２４２：表示部、６２４３：操作ボタン、６２４４：シャッターボタン、６２４６：レンズ、６３００：ビデオカメラ、６３０１：第１筐体、６３０２：第２筐体、６３０３：表示部、６３０４：操作キー、６３０５：レンズ、６３０６：接続部、６９００：報知器、６９０１：感知機、６９０２：受信機、６９０３：発信機、６９０４：センサ回路、６９０５：窓、６９０６：操作キー、６９０７：表示部、６９０８：操作キー、６９０９：操作キー、６９１０：配線、６９１１：スピーカ、６９１２：照明装置

Claims (3)

  1. 第１のトランジスタと、第２のトランジスタと、オペアンプと、を有し、
    前記オペアンプの反転入力端子は、前記第１のトランジスタの第１端子及びゲートに電気的に接続され、
    前記第１のトランジスタの第２端子は、前記第２のトランジスタの第１端子及びゲートに電気的に接続され、
    前記オペアンプの出力端子は、前記第２のトランジスタの第２端子に電気的に接続され、
    前記オペアンプは、チャネル形成領域に金属酸化物を有するトランジスタを用いた単極性回路であり、
    前記第１及び第２のトランジスタは、チャネル形成領域に金属酸化物を有し、
    前記第１及び第２のトランジスタは、バックゲートを有し、
    前記バックゲートに、前記第１及び第２のトランジスタのしきい値電圧をプラス側にシフトさせる電位を入力することにより、前記第１及び第２のトランジスタのオフ電流を１．０×１０－１５Ａ以下にする機能を有する、半導体装置。
  2. 請求項１の半導体装置を複数個有し、
    ダイシング用の領域を有する、半導体ウェハ。
  3. 請求項１の半導体装置と、検出部と、筐体と、を有し、
    前記検出部は、検知対象物を検知することで電流を出力する機能を有し、
    前記電流は、前記半導体装置に入力される、電子機器。
JP2020552175A 2018-10-18 2019-10-15 半導体装置、半導体ウェハ、及び電子機器 Active JP7508370B2 (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2018196390 2018-10-18
JP2018196390 2018-10-18
JP2019011578 2019-01-25
JP2019011578 2019-01-25
PCT/IB2019/058754 WO2020079572A1 (ja) 2018-10-18 2019-10-15 半導体装置、半導体ウェハ、及び電子機器

Publications (3)

Publication Number Publication Date
JPWO2020079572A1 JPWO2020079572A1 (ja) 2021-12-23
JPWO2020079572A5 JPWO2020079572A5 (ja) 2022-08-02
JP7508370B2 true JP7508370B2 (ja) 2024-07-01

Family

ID=70284280

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020552175A Active JP7508370B2 (ja) 2018-10-18 2019-10-15 半導体装置、半導体ウェハ、及び電子機器

Country Status (6)

Country Link
US (2) US11935961B2 (ja)
JP (1) JP7508370B2 (ja)
KR (1) KR20210076105A (ja)
CN (1) CN112888952A (ja)
TW (1) TWI835890B (ja)
WO (1) WO2020079572A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021124388A1 (ja) * 2019-12-16 2021-06-24 国立大学法人東北大学 把持装置、制御方法及びプログラム

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000045437A (ja) 1998-07-27 2000-02-15 Showa Koki Co Ltd 板材支持用方立
US20070273411A1 (en) 2004-05-13 2007-11-29 University Of Florida Amplifier with pulse coded output and remote signal reconstruction from the pulse output
JP2013040921A (ja) 2011-07-15 2013-02-28 Semiconductor Energy Lab Co Ltd 光検出装置
JP2013255222A (ja) 2012-05-09 2013-12-19 Semiconductor Energy Lab Co Ltd 半導体装置及びその駆動方法
JP2016040888A (ja) 2014-08-13 2016-03-24 株式会社ソシオネクスト 半導体装置
US20170077883A1 (en) 2015-09-15 2017-03-16 Mediatek Inc. Self-regulated reference for switched capacitor circuit

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4197511A (en) * 1978-12-18 1980-04-08 Bell Telephone Laboratories, Incorporated Linear load MOS transistor circuit
JPS57107621A (en) 1980-12-25 1982-07-05 Seiko Epson Corp Amplifying circuit
US4705946A (en) * 1985-09-05 1987-11-10 Hughes Aircraft Company Infrared sensor comprising improved feedback limited amplifier and associated method for amplifying electronic signals
US4876534A (en) * 1988-02-05 1989-10-24 Synaptics Incorporated Scanning method and apparatus for current signals having large dynamic range
JPH0580695A (ja) 1991-09-18 1993-04-02 Mitsubishi Electric Corp 地図表示システム
US5216385A (en) * 1991-12-31 1993-06-01 Intel Corporation Resistorless trim amplifier using MOS devices for feedback elements
JP2942418B2 (ja) * 1992-06-15 1999-08-30 三菱電機株式会社 光電変換圧縮回路および光電変換回路
US5442282A (en) * 1992-07-02 1995-08-15 Lsi Logic Corporation Testing and exercising individual, unsingulated dies on a wafer
US5757299A (en) 1994-09-30 1998-05-26 Yamaha Corporation Analog-Digital converter using delta sigma modulation digital filtering, and gain-scaling
JP2979982B2 (ja) 1994-10-25 1999-11-22 ヤマハ株式会社 Ｃｍｏｓ差動増幅回路及びこれを用いたδς変調器
JPH11311644A (ja) 1998-04-28 1999-11-09 Sony Corp ピークホールド回路
WO2000045437A1 (fr) 1999-01-26 2000-08-03 Hitachi, Ltd. Procede de reglage de polarisation inverse de circuit mos, et circuit integre mos
US6538491B1 (en) * 2000-09-26 2003-03-25 Oki America, Inc. Method and circuits for compensating the effect of switch resistance on settling time of high speed switched capacitor circuits
JP2004030478A (ja) 2002-06-27 2004-01-29 Shinobu Hattori データベース検索システム
CN106508091B (zh) * 2006-08-11 2011-06-01 中国科学院电子学研究所 一种互补金属氧化物半导体可控增益前置放大方法及电路
JP4877998B2 (ja) * 2007-03-30 2012-02-15 ルネサスエレクトロニクス株式会社 半導体集積回路装置
JP5104606B2 (ja) 2008-07-07 2012-12-19 株式会社デンソー 物理量検出回路
KR101789309B1 (ko) 2009-10-21 2017-10-23 가부시키가이샤 한도오따이 에네루기 켄큐쇼 아날로그 회로 및 반도체 장치
JP5691158B2 (ja) * 2009-11-13 2015-04-01 ミツミ電機株式会社 出力電流検出回路および送信回路
JP4691208B1 (ja) 2010-12-27 2011-06-01 イイダ電子株式会社 微小電流測定装置及び線間非接触電圧計測装置
KR102582523B1 (ko) 2015-03-19 2023-09-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 전자 기기
US10014851B2 (en) * 2016-11-02 2018-07-03 Texas Instruments Incorporated Current sensing and control for a transistor power switch

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000045437A (ja) 1998-07-27 2000-02-15 Showa Koki Co Ltd 板材支持用方立
US20070273411A1 (en) 2004-05-13 2007-11-29 University Of Florida Amplifier with pulse coded output and remote signal reconstruction from the pulse output
JP2013040921A (ja) 2011-07-15 2013-02-28 Semiconductor Energy Lab Co Ltd 光検出装置
JP2013255222A (ja) 2012-05-09 2013-12-19 Semiconductor Energy Lab Co Ltd 半導体装置及びその駆動方法
JP2016040888A (ja) 2014-08-13 2016-03-24 株式会社ソシオネクスト 半導体装置
US20170077883A1 (en) 2015-09-15 2017-03-16 Mediatek Inc. Self-regulated reference for switched capacitor circuit

Also Published As

Publication number Publication date
US20240154040A1 (en) 2024-05-09
JPWO2020079572A1 (ja) 2021-12-23
KR20210076105A (ko) 2021-06-23
CN112888952A (zh) 2021-06-01
US11935961B2 (en) 2024-03-19
WO2020079572A1 (ja) 2020-04-23
TW202029456A (zh) 2020-08-01
US20210384355A1 (en) 2021-12-09
TWI835890B (zh) 2024-03-21

Similar Documents

Publication Publication Date Title
US11699068B2 (en) Imaging device, imaging module, electronic device, and imaging system
US20240154040A1 (en) Semiconductor Device, Semiconductor Wafer, and Electronic Device
US20230230994A1 (en) Imaging device and electronic device
WO2021009607A1 (ja) 記憶装置、半導体装置、及び電子機器
JP2023140355A (ja) 半導体装置
JP7325439B2 (ja) 蓄電装置
JP7273064B2 (ja) ヒステリシスコンパレータ、半導体装置、及び蓄電装置
US11356089B2 (en) Semiconductor device
JP7350768B2 (ja) 検知装置、半導体装置
JP7344904B2 (ja) 半導体装置
WO2022018560A1 (ja) 半導体装置
WO2020079539A1 (ja) 半導体装置

Legal Events

Date Code Title Description
A80 Written request to apply exceptions to lack of novelty of invention

Free format text: JAPANESE INTERMEDIATE CODE: A801

Effective date: 20210406

A80 Written request to apply exceptions to lack of novelty of invention

Free format text: JAPANESE INTERMEDIATE CODE: A80

Effective date: 20210407

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220725

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220725

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230822

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20231003

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20240109

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20240220

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240528

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240619

R150 Certificate of patent or registration of utility model

Ref document number: 7508370

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150