CN112888952A - 半导体装置、半导体晶片以及电子设备 - Google Patents

半导体装置、半导体晶片以及电子设备 Download PDF

Info

Publication number
CN112888952A
CN112888952A CN201980067176.XA CN201980067176A CN112888952A CN 112888952 A CN112888952 A CN 112888952A CN 201980067176 A CN201980067176 A CN 201980067176A CN 112888952 A CN112888952 A CN 112888952A
Authority
CN
China
Prior art keywords
transistor
oxide
insulator
conductor
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201980067176.XA
Other languages
English (en)
Inventor
佐藤绘莉
大贯达也
八洼裕人
国武宽司
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of CN112888952A publication Critical patent/CN112888952A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45475—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using IC blocks as the active amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G11/00—Limiting amplitude; Limiting rate of change of amplitude ; Clipping in general
    • H03G11/02—Limiting amplitude; Limiting rate of change of amplitude ; Clipping in general by means of diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H01L29/78648—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate arranged on opposing sides of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78663—Amorphous silicon transistors
    • H01L29/78669—Amorphous silicon transistors with inverted-type structure, e.g. with bottom gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78678—Polycrystalline or microcrystalline silicon transistor with inverted-type structure, e.g. with bottom gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Measurement Of Current Or Voltage (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Amplifiers (AREA)

Abstract

提供一种能够测量微小电流的半导体装置。一种包括运算放大器及二极管元件的半导体装置，电流被输入的第一端子与运算放大器的反相输入端子及二极管元件的输入端子电连接，电压被输出的第二端子与运算放大器的输出端子及二极管元件的输出端子电连接。作为二极管元件，使用在沟道形成区域中包括金属氧化物的二极管连接的晶体管。因为该晶体管的关态电流极低，所以可以在第一端子和第二端子之间流过微小电流。由此，通过从第二端子输出电压，可以根据该电压估计流过到第一端子的微小电流。

Description

半导体装置、半导体晶片以及电子设备
技术领域
本发明的一个方式涉及一种半导体装置、半导体晶片以及电子设备。
注意，本发明的一个方式不限定于上述技术领域。本说明书等所公开的发明的技术领域涉及一种物体、方法或制造方法。另外，本发明的一个方式涉及一种工序(process)、机器(machine)、产品(manufacture)或者组合物(composition of matter)。因此，更具体地说，作为本说明书所公开的本发明的一个方式的技术领域的一个例子可以举出半导体装置、显示装置、液晶显示装置、发光装置、蓄电装置、摄像装置、存储装置、信号处理装置、处理器、电子设备、***、它们的驱动方法、它们的制造方法或它们的检查方法。
背景技术
传感器具有将检测对象物转换为电信号等的功能，通过将关于对象物的信息转换为电信号，可以使用另外的装置进行处理诸如使用显示装置视觉上显示有关对象物的信息、使用存储装置储存有关对象物的信息等。具体而言，传感器可以通过将检测出的对象物转换为电流值并测量该电流值，来检测有关该对象物的量等。专利文献1等已公开了测量电流的装置、方法。
[先行技术文献]
[专利文献]
[专利文献1]日本专利申请公开第2012-137359号公报
发明内容
发明所要解决的技术问题
在检测物理量等产生电流的传感器中，作为读出该电流的方法，例如可以举出使用反相放大电路等的方法。通过采用这种方法，以该电流为输入电流使用反相放大电路输出电压，并根据该电压测量输入电流值。然而，近年来，实现传感器的小型化、传感器所输出的电流的微小化，因此需要用来准确地读出微小电流的电路。
本发明的一个方式的目的之一是提供一种能够测量微小电流的半导体装置等。本发明的一个方式的目的之一是提供一种新颖的半导体装置等。本发明的一个方式的目的之一是提供一种包括该半导体装置的新颖的电子设备等。
注意，本发明的一个方式的目的不局限于上述目的。上述目的不妨碍其他目的的存在。另外，其他目的是本部分没有提到而将在下面的记载中进行说明的目的。所属技术领域的普通技术人员可以从说明书或附图等的记载中导出并适当抽出本部分没有提到的目的。另外，本发明的一个方式实现上述目的及/或其他目的中的至少一个目的。此外，本发明的一个方式并不需要实现所有的上述目的及其他目的。
解决技术问题的手段
(1)
本发明的一个方式是一种半导体装置，包括：晶体管；以及运算放大器，其中，运算放大器的反相输入端子与晶体管的第一端子及栅极电连接，运算放大器的输出端子与晶体管的第二端子电连接，并且，晶体管在沟道形成区域中包括金属氧化物。
(2)
在上述(1)的结构中，本发明的一个方式是一种半导体装置，其中晶体管的关态电流为1.0×10-12A以下。
(3)
在上述(1)的结构中，本发明的一个方式是一种半导体装置，其中晶体管包括背栅极，并且该半导体装置具有通过对背栅极输入使晶体管的阈值电压转移到正一侧的电位来使晶体管的关态电流为1.0×10-15A以下的功能。
(4)
本发明的一个方式是一种半导体装置，包括：第一电路；以及运算放大器，其中，运算放大器的反相输入端子与第一电路的第一端子电连接，运算放大器的输出端子与第一电路的第二端子电连接，第一电路包括晶体管，晶体管在沟道形成区域中包括金属氧化物，并且，第一电路具有在第一端子和第二端子之间流过1.0×10-12A以下的电流的功能。
(5)
在上述(4)的结构中，本发明的一个方式是一种半导体装置，其中晶体管包括背栅极。
(6)
在上述(1)至(5)中任一个结构中，本发明的一个方式是一种半导体装置，其中金属氧化物包含In-M-Zn氧化物(元素M是选自铝、镓、钇、铜、钒、铍、硼、钛、铁、镍、锗、锆、钼、镧、铈、钕、铪、钽、钨和镁中的一种或多种)。
(7)
本发明的一个方式是一种包括多个上述(1)至(6)中任一个半导体装置并具有切割用区域的半导体晶片。
(8)
本发明的一个方式是一种电子设备，包括：上述(1)至(6)中任一个半导体装置；测出部；以及框体，其中，测出部具有检测出检测对象物来输出电流的功能，并且，电流被输入到半导体装置。
注意，在本说明书等中，半导体装置是指利用半导体特性的装置以及包括半导体元件(晶体管、二极管、光电二极管等)的电路及包括该电路的装置等。另外，半导体装置是指能够利用半导体特性而工作的所有装置。例如，集成电路、具备集成电路的芯片或在其封装中容纳有芯片的电子构件是半导体装置的一个例子。另外，存储装置、显示装置、发光装置、照明装置以及电子设备等本身是半导体装置，或者有时包括半导体装置。
此外，在本说明书等中，当明确地记载为X与Y连接时，表示在本说明书等中公开了如下情况：X与Y电连接的情况；X与Y在功能上连接的情况；以及X与Y直接连接的情况。因此，不局限于附图或文中所示的连接关系等规定的连接关系，附图或文中所示的连接关系以外的连接关系也公开于附图或文中。X和Y为对象物(例如，装置、元件、电路、布线、电极、端子、导电膜和层等)。
作为X和Y电连接的情况的一个例子，可以在X和Y之间连接一个以上的能够电连接X和Y的元件(例如开关、晶体管、电容器、电感器、电阻器、二极管、显示元件、发光元件、负载等)。另外，开关具有控制开启和关闭的功能。换言之，通过使开关处于导通状态(开启状态)或非导通状态(关闭状态)来控制是否使电流流过。
作为X和Y在功能上连接的情况的一个例子，可以在X和Y之间连接一个以上的能够在功能上连接X和Y的电路(例如，逻辑电路(反相器、NAND电路、NOR电路等)、信号转换电路(DA转换电路、AD转换电路、γ(伽马)校正电路等)、电位电平转换电路(电源电路(升压电路、降压电路等)、改变信号的电位电平的电平转换器电路等)、电压源、电流源、切换电路、放大电路(能够增大信号振幅或电流量等的电路、运算放大器、差动放大电路、源极跟随电路、缓冲器电路等)、信号产生电路、存储电路、控制电路等)。注意，例如，即使在X与Y之间夹有其他电路，当从X输出的信号传送到Y时，也可以说X与Y在功能上是连接着的。
此外，当明确地记载为X与Y电连接时，包括如下情况：X与Y电连接的情况(换言之，以中间夹有其他元件或其他电路的方式连接X与Y的情况)；X与Y在功能上连接的情况(换言之，以中间夹有其他电路的方式在功能上连接X与Y的情况)；以及X与Y直接连接的情况(换言之，以中间不夹有其他元件或其他电路的方式连接X与Y的情况)。换言之，当明确记载有电连接时，与只明确记载有连接的情况相同。
例如，可以表达为“X、Y、晶体管的源极(或第一端子等)及晶体管的漏极(或第二端子等)互相电连接，并按X、晶体管的源极(或第一端子等)、晶体管的漏极(或第二端子等)及Y的顺序电连接”。或者，可以表达为“晶体管的源极(或第一端子等)与X电连接，晶体管的漏极(或第二端子等)与Y电连接，并以X、晶体管的源极(或第一端子等)、晶体管的漏极(或第二端子等)、Y的顺序依次电连接”。或者，可以表达为“X通过晶体管的源极(或第一端子等)及晶体管的漏极(或第二端子等)与Y电连接，X、晶体管的源极(或第一端子等)、晶体管的漏极(或第二端子等)、Y依次设置为相互连接”。通过使用与这种例子相同的表达方法规定电路结构中的连接顺序，可以区别晶体管的源极(或第一端子等)与晶体管的漏极(或第二端子等)而决定技术范围。注意，这些表达方法只是一个例子而已，不局限于上述表达方法。在此，X、Y为对象物(例如，装置、元件、电路、布线、电极、端子、导电膜及层等)。
另外，即使在电路图上独立的构成要素彼此电连接，也有时一个构成要素兼有多个构成要素的功能。例如，在布线的一部分用作电极时，一个导电膜兼有布线和电极的两个构成要素的功能。因此，本说明书中的“电连接”的范畴内还包括这种一个导电膜兼有多个构成要素的功能的情况。
在本说明书等中，“电阻器”例如可以是指具有高于0Ω的电阻值的电路元件、布线等。因此，在本说明书等中，“电阻器”有时包括具有电阻值的布线、电流流过源极和漏极之间的晶体管、二极管、线圈等。因此，“电阻器”也可以称为“电阻”、“负载”、“具有电阻值的区域”等，与此相反，“电阻”、“负载”、“具有电阻值的区域”也可以称为“电阻器”等。作为电阻值，例如优选为1mΩ以上且10Ω以下，更优选为5mΩ以上且5Ω以下，进一步优选为10mΩ以上且1Ω以下。此外，例如也可以为1Ω以上且1×109Ω以下。
在本说明书等中，例如，“电容器”除了是指具有高于0F的静电电容值的电路元件之外还可以是指具有静电电容值的布线的区域、寄生电容、晶体管的栅极电容等。因此，在本说明书等中，“电容器”有时除包括具有一对电极及在该电极之间的介电体的电路元件外还包括产生在布线和布线之间的寄生电容、产生在晶体管的源极和漏极中的一个与栅极之间栅极电容等。“电容器”、“寄生电容”、“栅极电容”等也可以称为“电容”等，与此相反，“电容”也可以称为“电容器”、“寄生电容”、“栅极电容”等。另外，“电容”的“一对电极”也可以称为“一对导电体”、“一对导电区域”、“一对区域”等。静电电容值例如可以为0.05fF以上且10pF以下。此外，例如，还可以为1pF以上且10μF以下。
在本说明书等中，晶体管包括栅极、源极以及漏极这三个端子。栅极被用作控制晶体管的导通状态的控制端子。被用作源极或漏极的两个端子是晶体管的输入输出端子。根据晶体管的导电型(n沟道型、p沟道型)及对晶体管的三个端子施加的电位的高低，两个输入输出端子中的一方被用作源极而另一方被用作漏极。此外，在本说明书等中，源极和漏极可以相互调换。在本说明书等中，在说明晶体管的连接关系时，使用“源极和漏极中的一个”(第一电极或第一端子)、“源极和漏极中的另一个”(第二电极或第二端子)的表述。注意，根据晶体管结构，有时除了上述三个端子之外还包括背栅极。在此情况下，在本说明书等中，有时晶体管的栅极和背栅极中的一个称为第一栅极，晶体管的栅极和背栅极中的另一个称为第二栅极。再者，在同一个晶体管中，“栅极”和“背栅极”可以相互调换。此外，在晶体管包括三个以上的栅极的情况下，在本说明书等中有时将栅极的每一个称为第一栅极、第二栅极、第三栅极等。
在本说明书等中，节点也可以根据电路结构或装置结构等称为端子、布线、电极、导电层、导电体或杂质区域等。另外，端子、布线等也可以称为节点。
另外，在本说明书等中，可以适当地调换“电压”和“电位”。“电压”是指与基准电位的电位差，例如在基准电位为接地电位时，可以将“电压”称为“电位”。注意，接地电位不一定是指0V。此外，电位是相对性的，根据基准电位的变化而供应到布线的电位、施加到电路等的电位、从电路等输出的电位等也产生变化。
“电流”是指电荷的移动现象(导电)，例如，“产生带正电体的导电”也可以记为“在与其相反方向上产生带负电体的导电”。因此，在本说明书等中，在没有特别的说明的情况下“电流”是指伴随载流子的移动的电荷的移动现象(导电)。作为这里的载流子，可以举出电子、空穴、阴离子、阳离子、络离子等，载流子根据电流流过的***(例如，半导体、金属、电解液、真空中等)而不同。此外，布线等中的“电流的方向”是正载流子移动的方向，以正电流量记载。换言之，负载流子移动的方向与电流的方向相反，以负电流量表示。因此，在本说明书等中，在对电流的正负(或电流的方向)没有特别的限制的情况下，“电流从元件A到元件B流过”等记载也可以记为“电流从元件B到元件A流过”。此外，“元件A被输入电流”等记载也可以记为“从元件A输出电流”等。
另外，在本说明书等中，“第一”、“第二”、“第三”等序数词是为了避免构成要素的混淆而附加上的。因此，这不是为了限定构成要素的数量而附加上的。此外，这不是为了限定构成要素的顺序而附加上的。例如，在本说明书等的实施方式之一中附有“第一”的构成要素有可能在其他实施方式或权利要求书中附有“第二”。此外，例如，在本说明书等的实施方式之一中附有“第一”的构成要素也有可能在其他实施方式或权利要求书中被省略。
在本说明书等中，为方便起见，使用了“上”、“下”等表示配置的词句，以参照附图说明构成要素的位置关系。构成要素的位置关系根据描述各构成要素的方向适当地改变。因此，表示配置的词句不局限于本说明书等中所示的记载，根据情况可以适当地更换表达方式。例如，如果是“位于导电体的顶面的绝缘体”的表述，通过将所示的附图的方向旋转180度，则可以称为“位于导电体的下面的绝缘体”。
此外，“上”或“下”这样的词句不限定构成要素的位置关系为“正上”或“正下”且直接接触的情况。例如，当记载为“绝缘层A上的电极B”时，不一定必须在绝缘层A上直接接触地形成有电极B，也可以包括绝缘层A与电极B之间包括其他构成要素的情况。
另外，在本说明书等中，根据情况或状况，可以互相调换“膜”和“层”等词句。例如，有时可以将“导电层”调换为“导电膜”。此外，有时可以将“绝缘膜”变换为“绝缘层”。另外，根据情况或状态，可以使用其他词句代替“膜”和“层”等词句。例如，有时可以将“导电层”或“导电膜”变换为“导电体”。此外，例如有时可以将“绝缘层”或“绝缘膜”变换为“绝缘体”。
另外，在本说明书等中，“电极”或“布线”不在功能上限定其构成要素。例如，有时将“电极”用作“布线”的一部分，反之亦然。再者，“电极”或“布线”还包括多个“电极”或“布线”被形成为一体的情况等。
此外，在本说明书等中，根据情况或状态，可以互相调换“布线”、“信号线”及“电源线”等词句。例如，有时可以将“布线”变换为“信号线”。此外，例如有时可以将“布线”变换为“电源线”。反之亦然，有时可以将“信号线”或“电源线”变换为“布线”。有时可以将“电源线”变换为“信号线”。反之亦然，有时可以将“信号线”变换为“电源线”。另外，根据情况或状态，可以互相将施加到布线的“电位”变换为“信号”。反之亦然，有时可以将“信号”等变换为“电位”。
在本说明书等中，开关是指具有通过变为导通状态(开启状态)或非导通状态(关闭状态)来控制是否使电流流过的功能的元件。另外，开关是指具有选择并切换电流路径的功能的元件。作为一个例子，可以使用电开关或机械开关等。换而言之，开关只要可以控制电流，就不局限于特定的元件。
电开关的例子包括晶体管(例如双极晶体管或MOS晶体管)、二极管(例如PN二极管、PIN二极管、肖特基二极管、MIM(Metal Insulator Metal：金属-绝缘体-金属)二极管、MIS(Metal Insulator Semiconductor：金属-绝缘体-半导体)二极管或者二极管连接的晶体管等)或者组合这些元件的逻辑电路。当作为开关使用晶体管时，晶体管的“导通状态”是指晶体管的源电极与漏电极在电性上短路的状态。另外，晶体管的“非导通状态”是指晶体管的源电极与漏电极在电性上断开的状态。当仅将晶体管用作开关时，对晶体管的极性(导电型)没有特别的限制。
作为机械开关的一个例子，可以举出利用MEMS(微电子机械***)技术的开关。该开关具有以机械方式可动的电极，并且通过移动该电极来控制导通和非导通而进行工作。
在本说明书等中，半导体的杂质例如是构成半导体层的主要成分之外的物质。例如，浓度低于0.1原子％的元素是杂质。有时由于包含杂质而例如发生在半导体中形成DOS(Density of States：态密度)、载流子迁移率降低或结晶性降低等情况。在半导体是氧化物半导体时，作为改变半导体的特性的杂质，例如有第1族元素、第2族元素、第13族元素、第14族元素、第15族元素或主要成分之外的过渡金属等，特别是，例如有氢(也包含在水中)、锂、钠、硅、硼、磷、碳、氮等。具体而言，在半导体是硅层时，作为改变半导体的特性的杂质，例如有氧、除了氢之外的第1族元素、第2族元素、第13族元素、第15族元素等。
在本说明书等中，In：Ga：Zn＝4：2：3或其附近的组成是指在原子数的总和中In为4时，Ga为1以上且3以下(1≤Ga≤3)，Zn为2以上且4.1以下(2≤Zn≤4.1)的组成。此外，In：Ga：Zn＝5：1：6或其附近的组成是指在原子数的总和中In为5时，Ga大于0.1且2以下(0.1＜Ga≤2)，Zn为5以上且7以下(5≤Zn≤7)的组成。此外，In：Ga：Zn＝1：1：1或其附近的组成是指在原子数的总和中In为1时，Ga大于0.1且2以下(0.1＜Ga≤2)，Zn大于0.1且2以下(0.1＜Zn≤2)的组成。此外，In：Ga：Zn＝5：1：3或其附近的组成是指在原子数的总和中In为5时，Ga为0.5以上且1.5以下(0.5≤Ga≤1.5)，Zn为2以上且4.1以下(2≤Zn≤4.1)的组成。此外，In：Ga：Zn＝10：1：3或其附近的组成是指在原子数的总和中In为10时，Ga为0.5且1.5以下(0.5≤Ga≤1.5)，Zn为2以上且4.1以下(2≤Zn≤4.1)的组成。
发明效果
根据本发明的一个方式，可以提供一种能够测量微小电流的半导体装置等。根据本发明的一个方式，可以提供一种新颖的半导体装置等。根据本发明的一个方式，可以提供包括该半导体装置的新颖的电子设备等。
注意，本发明的一个方式的效果不局限于上述效果。上述效果不妨碍其他效果的存在。另外，其他效果是本部分没有提到而将在下面的记载中进行说明的效果。所属技术领域的普通技术人员可以从说明书或附图等的记载中导出并适当抽出本部分没有提到的效果。另外，本发明的一个方式具有上述效果及/或其他效果中的至少一个效果。此外，根据情况，本发明的一个方式有时不具有所有的上述效果。
附图简要说明
图1A、图1B及图1C是示出半导体装置的一个例子的电路图。
图2是说明晶体管的电流-电压特性的图。
图3A、图3B、图3C、图3D、图3E及图3F是示出半导体装置的一个例子的电路图。
图4是说明半导体装置的结构的截面示意图。
图5是说明半导体装置的结构的截面示意图。
图6A、图6B及图6C是说明半导体装置的结构的截面示意图。
图7A是示出电容器的结构例子的俯视图，图7B是示出电容器的结构例子的截面立体图，图7C是示出电容器的结构例子的截面立体图。
图8A是示出电容器的结构例子的俯视图，图8B是示出电容器的结构例子的截面图，图8C是示出电容器的结构例子的截面立体图。
图9A是示出氧化物半导体的结晶结构的分类的表，图9B是石英玻璃的XRD光谱，图9C是结晶IGZO的XRD光谱。
图10A是示出半导体晶片的一个例子的立体图，图10B是示出被分割的半导体晶片的一个例子的立体图，图10C及图10D是示出电子构件的一个例子的立体图。
图11是说明电子设备的结构例子的框图。
图12A、图12B、图12C、图12D及图12E是说明产品的一个例子的立体图。
图13A及图13B是说明产品的一个例子的立体图。
图14A及图14B是说明电路计算的条件的图。
图15是说明二极管连接的晶体管的电压-电流特性的图。
图16是说明电路计算结果的图。
图17是说明电路计算结果的图。
图18是说明电路计算结果的图。
图19是示出测量电路的图。
图20是示出关态电流的温度依赖性的图。
图21是示出CAAC-IGZO膜的Hall迁移率及载流子密度的温度依赖性的图。
图22是示出截止频率的温度依赖性的图。
图23是示出多个FET的阈值电压的不均匀的分布图。
图24A及图24B是示出加速测试结果的图。
图25A及图25B是示出加速测试结果的图。
实施发明的方式
在本说明书等中，金属氧化物(metal oxide)是指广义上的金属的氧化物。金属氧化物被分类为氧化物绝缘体、氧化物导电体(包括透明氧化物导电体)和氧化物半导体(Oxide Semiconductor，也可以简称为OS)等。例如，在将金属氧化物用于晶体管的活性层的情况下，有时将该金属氧化物称为氧化物半导体。换言之，在金属氧化物能够构成包括具有放大作用、整流作用及开关作用中的至少一个的晶体管的沟道形成区域时，可以将该金属氧化物称为金属氧化物半导体(metal oxide semiconductor)。此外，可以将OS FET或OS晶体管称为包含金属氧化物或氧化物半导体的晶体管。
此外，在本说明书等中，有时将包含氮的金属氧化物也称为金属氧化物(metaloxide)。此外，也可以将包含氮的金属氧化物称为金属氧氮化物(metal oxynitride)。
此外，在本说明书等中，各实施方式所示的结构可以与其他实施方式所示的结构适当地组合而构成本发明的一个方式。另外，当在一个方式中示出多个结构例子时，可以适当地组合结构例子。
另外，可以将某一实施方式中说明的内容(或其一部分)应用/组合/替换成该实施方式中说明的其他内容(或其一部分)和另一个或多个其他实施方式中说明的内容(或其一部分)中的至少一个内容。
注意，实施方式中说明的内容是指各实施方式中利用各种附图所说明的内容或者利用说明书所记载的文章而说明的内容。
另外，通过将某一实施方式中示出的附图(或其一部分)与该附图的其他部分、该实施方式中示出的其他附图(或其一部分)和另一个或多个其他实施方式中示出的附图(或其一部分)中的至少一个附图组合，可以构成更多图。
参照附图对实施方式进行说明。但是，所属技术领域的普通技术人员可以很容易地理解一个事实，就是实施方式可以以多个不同形式来实施，其方式和详细内容可以在不脱离本发明的宗旨及其范围的条件下被变换为各种各样的形式。因此，本发明不应该被解释为仅限定在实施方式所记载的内容中。注意，在实施方式中的发明的结构中，在不同的附图中共同使用相同的附图标记来表示相同的部分或具有相同功能的部分，而省略反复说明。在立体图等中，为了明确起见，有时省略部分构成要素的图示。
在本说明书等中，当使用同一符号表示多个构成要素时，尤其是当需要将它们区别开来时，有时对该符号附上“_1”、“[n]”、“[m，n]”等用来区别的符号。
在本说明书的附图中，为了明确起见而有时夸大表示大小、层的厚度或区域。因此，本发明并不一定限定于上述尺寸。在附图中，示意性地示出理想的例子，因此本发明不局限于附图所示的形状或数值等。例如，可以包括噪声或定时偏差等所引起的信号、电压或电流的不均匀等。
(实施方式1)
在本实施方式中，说明作为本发明的一个方式的半导体装置的能够测量微小电流的电路。
图1A示出作为本发明的一个方式的半导体装置的能够测量电流的电路。电路20包括晶体管M1及运算放大器OP1。此外，电路20包括输入端子IT及输出端子OT。
晶体管M1是在沟道形成区域中包括金属氧化物的OS晶体管。作为该金属氧化物，例如可以采用铟、元素M(元素M为选自铝、镓、钇、铜、钒、铍、硼、钛、铁、镍、锗、锆、钼、镧、铈、钕、铪、钽、钨和镁中的一种或多种材料)和锌中之一个或多个材料。特别是，由铟、镓、锌而成的金属氧化物优选是带隙高、本征(也称为I型)或实质上本征的半导体，并且该金属氧化物的载流子浓度优选为1×1018cm-3以下，更优选低于1×1017cm-3，进一步优选低于1×1016cm-3，进一步优选低于1×1013cm-3，进一步优选低于1×1012cm-3。此外，在沟道形成区域中包括该金属氧化物的OS晶体管的每沟道宽度1μm的关态电流可以为10aA(1×10-17A)以下，优选为1aA(1×10-18A)以下，更优选为10zA(1×10-20A)以下，进一步优选为1zA(1×10- 21A)以下，进一步优选为100yA(1×10-22A)以下。另外，在该OS晶体管中，金属氧化物的载流子浓度低，所以即使OS晶体管的温度产生变化，也保持低关态电流。例如，即使OS晶体管的温度为150℃，每沟道宽度1μm的关态电流也可以为100zA。
注意，本说明书中的n沟道型晶体管的关态电流可以是指在施加到该晶体管的栅极-源极电压低于该晶体管的阈值电压时在源极-漏极之间流过的泄漏电流。另外，还可以是指在该晶体管处于关闭状态时流过的泄漏电流。
此外，如图1A所示，晶体管M1也可以具有包括背栅极的结构。虽然图1A未图示晶体管M1的背栅极的具体的电连接对象，但是也可以在电路20的设计阶段中自由地决定晶体管M1的背栅极的电连接对象。例如，通过使晶体管M1的栅极和背栅极电连接，可以增大在晶体管M1的开启状态下流过的电流。此外，例如，当采用在晶体管M1的背栅极设置用来与外部电路电连接的布线的结构时，通过由该外部电路对晶体管M1的背栅极供应电位，可以使晶体管M1的阈值电压变动。另外，晶体管M1也可以不包括背栅极。
运算放大器OP1优选是通过CMOS(互补型MOS)工艺形成的电路。此外，在CMOS工艺中可以采用沟道形成区域包括单晶硅、多晶硅、微晶硅的晶体管(下面称为Si晶体管)。特别是，Si晶体管具有高场效应迁移率及高可靠性，所以作为运算放大器OP1的电路结构，优选应用Si晶体管。
此外，运算放大器OP1也可以是使用OS晶体管的单极性电路。在OS晶体管的沟道形成区域所包括的金属氧化物中，在使用包含铟的金属氧化物(例如，In氧化物)或包含锌的金属氧化物(例如，Zn氧化物)时可以制造n型半导体，但是从迁移率及可靠性的观点来看难以制造p型半导体。因此，在由OS晶体管构成运算放大器OP1时，将其设计为单极性电路，即可。在此情况下，当制造电路20时与晶体管M1同时制造运算放大器OP1，可以缩短电路20的制造时间。
此外，运算放大器OP1也可以具有如下电路结构：作为n沟道型晶体管使用OS晶体管，作为p沟道型晶体管使用Si晶体管。
注意，在本说明书等中，可以将“运算放大器”调换为“差动放大电路”。
输入端子IT与运算放大器OP1的反相输入端子、晶体管M1的第一端子及晶体管M1的栅极电连接，输出端子OT与运算放大器OP1的输出端子及晶体管M1的第二端子电连接。而且，运算放大器OP1的非反相输入端子与布线GNDL电连接。
布线GNDL是具有供应恒定电压的功能的布线。作为该恒定电压，例如可以设定为接地电位(有时称为GND)。此外，布线GNDL所供应的恒定电压也可以为接地电位以外的电压。在本说明中，布线GNDL所供应的恒定电压为接地电位。
如图1A所示，晶体管M1具有二极管连接结构。因此，图1A的电路20也可以为图1B所示的电路10的等效电路。
电路10是将电路20的晶体管M1调换为二极管元件DE的电路，二极管元件DE的输入端子与输入端子IT及运算放大器OP1的反相输入端子电连接，二极管元件DE的输出端子与输出端子OT及运算放大器OP1的输出端子电连接。
如图1B所示，电路10具有对数转换电路结构。在二极管元件DE具有理想的pn结并被施加大的正向电压时，可以以如下算式表示从输入端子IT输入输入电流Iin时的输出电压Vout。
[算式1]
Figure BDA0003016002420000171
注意，k是玻尔兹曼常数，T是绝对温度，q是单位电荷，I0是饱和电流量。
如上述算式所示，通过使用电路10，可以将输出电压Vout表示为输入电流Iin的对数为变数的线性式。也就是说，通过利用二极管的正向方向电流-电压特性的电压范围，可以测量输入电流Iin。
此外，能够测量的电流值的下限取决于二极管元件DE的电流-电压特性。例如，在作为电路10的二极管元件DE应用pn结二极管、双极性晶体管等时，能够由电路10测量的电流的范围大约为1.0pA(1.0×10-12A)以上且10mA以下。因此，使用此时的电路10测量低于1.0fA的电流是不优选的。此外，当作为电路10的二极管元件DE，应用pn结二极管、双极性晶体管等时，如上述算式所示，二极管的电流-电压特性依赖于温度，因此电流测量有时受到环境的温度的影响。
在此，如图1A的电路20所示，作为二极管元件DE考虑二极管连接的晶体管M1。
首先，说明作为晶体管M1使用OS晶体管的优点。图2是示出OS晶体管及Si晶体管的各漏极电流Id和栅极-源极间电压Vgs的特性的一个例子的示意图，OS晶体管呈现特性IVC1a，Si晶体管呈现特性IVC2。漏极电流Id是对数显示，栅极-源极间电压Vgs是线性显示。如图2所示，OS晶体管的关态电流小于Si晶体管的关态电流。
具体而言，OS晶体管的每沟道宽度1μm的关态电流优选为10aA(1.0×10-17A)以下，更优选为100yA(1.0×10-22A)以下。因此，通过作为晶体管M1应用OS晶体管，可以使该关态电流从电路20的输入端子IT流过输出端子OT，并可以从输出端子OT输出对应于该关态电流的输出电压Vout。
也就是说，在图1A的电路20中，可以使在晶体管M1中流过的关态电流小于在图1B的电路10的二极管元件DE(pn结二极管、双极性晶体管等)的正向方向上流过的电流，因此通过使用图1A的电路20，可以测量其测量下限低于图1B的电路10的电流。
此外，在晶体管M1是包括背栅极的晶体管时，通过对背栅极供应所希望的电位来使晶体管M1的阈值电压变动，如图2所示，可以使特性IVC1a转移到特性IVC1b，从而可以改变晶体管M1的栅极-源极电压Vgs为0V时的漏极电流Id。也就是说，通过在将晶体管M1保持为关闭的状态下使晶体管M1的阈值电压变动，可以改变关态电流。例如，在使晶体管M1的阈值电压变动时，其每沟道宽度1μm的关态电流可以为1.0fA(1.0×10-15A)以下，优选为1.0pA(1.0×10-12A)以下，更优选为1.0nA(1.0×10-9A)以下，进一步优选为1.0μA(1.0×10-6A)以下。
此外，与Si晶体管相比，在OS晶体管中相对于温度变化的关态电流的变化小。因此，与包括二极管元件DE(pn结二极管、双极性晶体管等)的电路10相比，包括晶体管M1的电路20可以相对于温度稳定地进行电流测量。
注意，本发明的一个方式的半导体装置不局限于图1A所示的电路20，可以根据情况改变电路结构。例如，如图1C所示，也可以改变图1A的电路20的晶体管M1的栅极的电连接。在图1C所示的电路20A中，晶体管M1的栅极不与晶体管M1的第一端子电连接而与第二端子电连接。在此情况下，晶体管M1被用作以电流从第二端子流过第一端子的方向为正向方向的二极管元件。
本实施方式可以与本说明书所示的其他实施方式适当地组合。
(实施方式2)
在本实施方式中，说明与上述实施方式所说明的图1A不同的能够测量微小电流的电路。
图3A所示的电路21是将图1A的电路20的晶体管M1调换为电路OSC的电路，电路OSC的第一端子与输入端子IT及运算放大器OP1的反相输入端子电连接，电路OSC的第二端子与输出端子OT及运算放大器OP1的输出端子电连接。
电路OSC是包括OS晶体管的电路，在电路OSC的第一端子和第二端子之间流过的电流可以为1.0μA(1.0×10-6A)以下，优选为1.0pA(1.0×10-12A)以下，更优选为1.0aA(1.0×10-18A)以下，进一步优选为1.0zA(1.0×10-21A)，进一步优选为100yA(1.0×10-22A)。
作为电路OSC的具体结构，例如可以为图3B所示的电路OSC。图3B示出作为电路21的一个例子的电路21A，电路21A所包括的电路OSC包括晶体管M1[1]至M1[m](m为2以上的整数)。
在图3B的电路OSC中，晶体管M1[1]至M1[m]的每一个具有二极管连接结构，晶体管M1[1]至M1[m]串联电连接。串联连接的晶体管M1[1]至M1[m]的一端与电路OSC的第一端子电连接，串联连接的晶体管M1[1]至M1[m]的另一端与电路OSC的第二端子电连接。
另外，晶体管M1[1]至M1[m]都可以是OS晶体管。此外，晶体管M1[1]至M1[m]中的至少一个可以是OS晶体管，且其他可以是OS晶体管以外的晶体管(例如，Si晶体管、Ge、ZnSe、CdS、GaAs、InP、GaN、SiGe等以化合物半导体为活性层的晶体管、以碳纳米管为活性层的晶体管、以有机半导体为活性层的晶体管等)。
此外，电路21A的电路OSC所包括的晶体管M1[1]至M1[m]的栅极也可以如图3C所示那样地互相电连接。具体而言，在图3C所示的电路21B的电路OSC中，晶体管M1[1]至M1[m]的各栅极与晶体管M1[1]的第一端子电连接。在电路OSC中，通过作为晶体管M1[1]至M1[m]的电连接采用图3C所示的结构，可以由实质上沟道长度长的晶体管构成二极管元件。
此外，在电路21A的电路OSC中还可以设置电路CE。在图3D所示的电路21C中，电路OSC具有串联电连接的晶体管M1[1]至M1[m]与电路CE电连接的结构。作为电路CE，例如可以应用电路元件，具体而言，可以使用电阻器、二极管元件、电容器等。此外，作为电路CE，例如可以采用电路元件并联连接的电路。注意，虽然图3D示出电路CE设置在晶体管M1[m]和电路OSC的第二端子之间的图，但是电路CE也可以设置在晶体管M1[1]和电路OSC的第一端子之间或串联电连接的晶体管M1[1]至M1[m]中的任何晶体管之间。
作为与图3B至图3D的电路OSC不同的图3A的电路OSC的具体结构，例如可以采用图3E所示的电路OSC。图3D示出作为电路21的一个例子的电路21D，电路21D所包括的电路OSC与电路21A同样地包括晶体管M1[1]至M1[m](m是2以上的整数)。
在图3E的电路OSC中，晶体管M1[1]至M1[m]的每一个具有二极管连接结构，晶体管M1[1]至M1[m]并联电连接。也就是说，晶体管M1[1]至M1[m]的各第一端子及栅极与电路OSC的第一端子电连接，晶体管M1[1]至M1[m]的各第二端子与电路OSC的第二端子电连接。
此外，也可以在电路21D的电路OSC中设置电容器C1。在图3F所示的电路21E中，电路OSC具有并联电连接的晶体管M1[1]至M1[m]还并联连接有电容器C1的结构。具体而言，电容器C1的第一端子与晶体管M1[1]至M1[m]的第一端子及栅极及运算放大器OP1的反相输入端子电连接，电容器C1的第二端子与晶体管M1[1]至M1[m]的第二端子及运算放大器OP1的输出端子电连接。因为电路21E可以由电容器C1保持运算放大器OP1的反相输入端子和输出端子之间的电位，所以可以使二极管连接的晶体管M1[1]至M1[m]的各第一端子和第二端子之间的电流稳定地流过。注意，在图3F的电路21E中，作为多个晶体管图示晶体管M1[1]至M1[m]，但是在电路21E中也可以使用一个晶体管M1代替晶体管M1[1]至M1[m]。
另外，晶体管M1[1]至M1[m]优选都是OS晶体管。
通过使用图3A至图3F所示的电路21、21A、21B、21C、21D、21E，也可以与实施方式1所说明的电路20同样地测量微小的电流量。
本实施方式可以与本说明书所示的其他实施方式、实施例适当地组合。
(实施方式3)
在本实施方式中说明可应用于上述实施方式所说明的半导体装置结构的晶体管结构，具体而言，层叠设置具有不同的电特性的晶体管的结构。通过采用该结构，可以提高半导体装置的设计自由度。此外，通过层叠设置具有不同的电特性的晶体管，可以提高半导体装置的集成度。
图4所示的半导体装置包括晶体管300、晶体管500及电容器600。图6A是晶体管500的沟道长度方向上的截面图，图6B是晶体管500的沟道宽度方向上的截面图，图6C是晶体管300的沟道宽度方向上的截面图。
晶体管500是在沟道形成区域中包括金属氧化物的晶体管(OS晶体管)。由于晶体管500的关态电流小，所以通过将该晶体管500用于存储单元所包括的写入晶体管，可以长期间保持写入的数据电压或电荷。换言之，刷新工作的频率低或者不需要刷新工作，所以可以减小半导体装置的功耗。
在本实施方式所说明的半导体装置中，晶体管500设置在晶体管300的上方，电容器600设置在晶体管300及晶体管500的上方。
晶体管300设置在衬底311上，并包括：导电体316；绝缘体315；由衬底311的一部分构成的半导体区域313；以及被用作源区域或漏区域的低电阻区域314a及低电阻区域314b。例如，晶体管300可以应用于上述实施方式中的运算放大器OP1所包括的晶体管等。
如图6C所示，在晶体管300中，导电体316隔着绝缘体315覆盖半导体区域313的顶面及沟道宽度方向的侧面。如此，通过使晶体管300具有Fin型结构，实效上的沟道宽度增加，从而可以改善晶体管300的通态特性。此外，由于可以增加栅电极的电场的影响，所以可以改善晶体管300的关态特性。
另外，晶体管300可以为p沟道晶体管或n沟道晶体管。
半导体区域313的沟道形成区域或其附近的区域、被用作源区域或漏区域的低电阻区域314a及低电阻区域314b等优选包含硅类半导体等半导体，更优选包含单晶硅。此外，也可以使用包含Ge(锗)、SiGe(硅锗)、GaAs(砷化镓)、GaAlAs(镓铝砷)等的材料形成。可以使用对晶格施加应力，改变晶面间距而控制有效质量的硅。此外，晶体管300也可以是使用GaAs和GaAlAs等的HEMT(High Electron Mobility Transistor：高电子迁移率晶体管)。
在低电阻区域314a及低电阻区域314b中，除了应用于半导体区域313的半导体材料之外，还包含砷、磷等赋予n型导电性的元素或硼等赋予p型导电性的元素。
作为被用作栅电极的导电体316，可以使用包含砷、磷等赋予n型导电性的元素或硼等赋予p型导电性的元素的硅等半导体材料、金属材料、合金材料或金属氧化物材料等导电材料。
此外，由于导电体的材料决定功函数，所以通过选择导电体的材料，可以调整晶体管的阈值电压。具体而言，作为导电体优选使用氮化钛或氮化钽等材料。为了兼具导电性和埋入性，作为导电体优选使用钨或铝等金属材料的叠层，尤其在耐热性方面上优选使用钨。
注意，图4所示的晶体管300的结构只是一个例子，不局限于上述结构，根据电路结构或驱动方法使用适当的晶体管即可。例如，当半导体装置为只有OS晶体管的单极性电路(是指与只有n沟道型晶体管的情况等相同极性的晶体管)时，如图5所示，使晶体管300具有与使用氧化物半导体的晶体管500同样的结构，即可。另外，下面描述晶体管500的详细内容。
以覆盖晶体管300的方式依次层叠有绝缘体320、绝缘体322、绝缘体324及绝缘体326。
作为绝缘体320、绝缘体322、绝缘体324及绝缘体326，例如可以使用氧化硅、氧氮化硅、氮氧化硅、氮化硅、氧化铝、氧氮化铝、氮氧化铝及氮化铝等。
注意，在本说明书中，氧氮化硅是指在其组成中氧含量多于氮含量的材料，而氮氧化硅是指在其组成中氮含量多于氧含量的材料。注意，在本说明书中，氧氮化铝是指氧含量多于氮含量的材料，“氮氧化铝”是指氮含量多于氧含量的材料。
绝缘体322也可以被用作用来减少因设置在其下方的晶体管300等而产生的台阶平坦化的平坦化膜。例如，为了提高绝缘体322的顶面的平坦性，其顶面也可以通过利用化学机械抛光(CMP)法等的平坦化处理被平坦化。
作为绝缘体324，优选使用能够防止氢或杂质从衬底311或晶体管300等扩散到设置有晶体管500的区域中的具有阻挡性的膜。
作为对氢具有阻挡性的膜的一个例子，例如可以使用通过CVD法形成的氮化硅。在此，有时氢扩散到晶体管500等具有氧化物半导体的半导体元件中，导致该半导体元件的特性下降。因此，优选在晶体管500与晶体管300之间设置抑制氢的扩散的膜。具体而言，抑制氢的扩散的膜是指氢的脱离量少的膜。
氢的脱离量例如可以利用热脱附谱分析法(TDS)等测量。例如，在TDS分析中的膜表面温度为50℃至500℃的范围内，当将换算为氢原子的脱离量换算为绝缘体324的每单位面积的量时，绝缘体324中的氢的脱离量为10×1015atoms/cm2以下，优选为5×1015atoms/cm2以下，即可。
注意，绝缘体326的介电常数优选比绝缘体324低。例如，绝缘体326的相对介电常数优选低于4，更优选低于3。例如，绝缘体326的相对介电常数优选为绝缘体324的相对介电常数的0.7倍以下，更优选为0.6倍以下。通过将介电常数低的材料用于层间膜，可以减少产生在布线之间的寄生电容。
此外，在绝缘体320、绝缘体322、绝缘体324及绝缘体326中埋入有与电容器600或晶体管500连接的导电体328、导电体330等。此外，导电体328及导电体330具有插头或布线的功能。注意，有时使用同一附图标记表示具有插头或布线的功能的多个导电体。此外，在本说明书等中，布线、与布线连接的插头也可以是一个构成要素。就是说，导电体的一部分有时被用作布线，并且导电体的一部分有时被用作插头。
作为各插头及布线(导电体328、导电体330等)的材料，可以使用金属材料、合金材料、金属氮化物材料或金属氧化物材料等导电材料的单层或叠层。优选使用兼具耐热性和导电性的钨或钼等高熔点材料，尤其优选使用钨。或者，优选使用铝或铜等低电阻导电材料。通过使用低电阻导电材料可以降低布线电阻。
此外，也可以在绝缘体326及导电体330上设置布线层。例如，在图4中，依次层叠有绝缘体350、绝缘体352及绝缘体354。此外，在绝缘体350、绝缘体352及绝缘体354中形成有导电体356。导电体356具有与晶体管300连接的插头或布线的功能。此外，导电体356可以使用与导电体328及导电体330同样的材料设置。
此外，与绝缘体324同样，绝缘体350例如优选使用对氢具有阻挡性的绝缘体。此外，导电体356优选包含对氢具有阻挡性的导电体。尤其是，在对氢具有阻挡性的绝缘体350所具有的开口中形成对氢具有阻挡性的导电体。通过采用该结构，可以使用阻挡层将晶体管300与晶体管500分离，从而可以抑制氢从晶体管300扩散到晶体管500中。
注意，作为对氢具有阻挡性的导电体，例如优选使用氮化钽等。此外，通过层叠氮化钽和导电性高的钨，不但可以保持作为布线的导电性而且可以抑制氢从晶体管300扩散。此时，对氢具有阻挡性的氮化钽层优选与对氢具有阻挡性的绝缘体350接触。
此外，也可以在绝缘体354及导电体356上设置布线层。例如，在图4中，依次层叠有绝缘体360、绝缘体362及绝缘体364。此外，在绝缘体360、绝缘体362及绝缘体364中形成有导电体366。导电体366具有插头或布线的功能。此外，导电体366可以使用与导电体328及导电体330同样的材料设置。
此外，与绝缘体324同样，绝缘体360例如优选使用对氢具有阻挡性的绝缘体。此外，导电体366优选包含对氢具有阻挡性的导电体。尤其是，优选在对氢具有阻挡性的绝缘体360所具有的开口中形成对氢具有阻挡性的导电体。通过采用该结构，可以使用阻挡层将晶体管300与晶体管500分离，从而可以抑制氢从晶体管300扩散到晶体管500中。
此外，也可以在绝缘体364及导电体366上设置布线层。例如，在图4中，依次层叠有绝缘体370、绝缘体372及绝缘体374。此外，在绝缘体370、绝缘体372及绝缘体374中形成有导电体376。导电体376具有插头或布线的功能。此外，导电体376可以使用与导电体328及导电体330同样的材料设置。
此外，与绝缘体324同样，绝缘体370例如优选使用对氢具有阻挡性的绝缘体。此外，导电体376优选包含对氢具有阻挡性的导电体。尤其是，优选在对氢具有阻挡性的绝缘体370所具有的开口中形成对氢具有阻挡性的导电体。通过采用该结构，可以使用阻挡层将晶体管300与晶体管500分离，从而可以抑制氢从晶体管300扩散到晶体管500中。
此外，也可以在绝缘体374及导电体376上设置布线层。例如，在图4中，依次层叠有绝缘体380、绝缘体382及绝缘体384。此外，在绝缘体380、绝缘体382及绝缘体384中形成有导电体386。导电体386具有插头或布线的功能。此外，导电体386可以使用与导电体328及导电体330同样的材料设置。
此外，与绝缘体324同样，绝缘体380例如优选使用对氢具有阻挡性的绝缘体。此外，导电体386优选包含对氢具有阻挡性的导电体。尤其是，优选在对氢具有阻挡性的绝缘体380所具有的开口中形成对氢具有阻挡性的导电体。通过采用该结构，可以使用阻挡层将晶体管300与晶体管500分离，从而可以抑制氢从晶体管300扩散到晶体管500中。
在上面说明包括导电体356的布线层、包括导电体366的布线层、包括导电体376的布线层及包括导电体386的布线层，但是根据本实施方式的半导体装置不局限于此。与包括导电体356的布线层同样的布线层可以为三层以下，与包括导电体356的布线层同样的布线层可以为五层以上。
在绝缘体384上依次层叠有绝缘体510、绝缘体512、绝缘体514及绝缘体516。作为绝缘体510、绝缘体512、绝缘体514及绝缘体516中的任一个，优选使用对氧或氢具有阻挡性的物质。
例如，作为绝缘体510及绝缘体514，优选使用能够防止氢或杂质从衬底311或设置有晶体管300的区域等扩散到设置有晶体管500的区域中的具有阻挡性的膜。因此，绝缘体510及绝缘体514可以使用与绝缘体324同样的材料。
作为对氢具有阻挡性的膜的一个例子，可以使用通过CVD法形成的氮化硅。在此，有时氢扩散到晶体管500等具有氧化物半导体的半导体元件中，导致该半导体元件的特性下降。因此，优选在晶体管300与晶体管500之间设置抑制氢的扩散的膜。具体而言，抑制氢的扩散的膜是指氢的脱离量少的膜。
例如，作为对氢具有阻挡性的膜，绝缘体510及绝缘体514优选使用氧化铝、氧化铪、氧化钽等金属氧化物。
尤其是，氧化铝的不使氧及导致晶体管的电特性变动的氢、水分等杂质透过的阻挡效果高。因此，在晶体管的制造工序中及制造工序之后，氧化铝可以防止氢、水分等杂质进入晶体管500中。此外，氧化铝可以抑制氧从构成晶体管500的氧化物释放。因此，氧化铝适合用于晶体管500的保护膜。
例如，作为绝缘体512及绝缘体516，可以使用与绝缘体320同样的材料。此外，通过对上述绝缘体应用介电常数较低的材料，可以减少产生在布线之间的寄生电容。例如，作为绝缘体512及绝缘体516，可以使用氧化硅膜和氧氮化硅膜等。
此外，在绝缘体510、绝缘体512、绝缘体514及绝缘体516中埋入有导电体518、构成晶体管500的导电体(例如，导电体503)等。此外，导电体518被用作与电容器600或晶体管300连接的插头或布线。导电体518可以使用与导电体328及导电体330同样的材料设置。
尤其是，与绝缘体510及绝缘体514接触的区域的导电体518优选为对氧、氢及水具有阻挡性的导电体。通过采用该结构，可以利用对氧、氢及水具有阻挡性的层将晶体管300与晶体管500分离，从而可以抑制氢从晶体管300扩散到晶体管500中。
在绝缘体516的上方设置有晶体管500。
如图6A、图6B所示，晶体管500包括以埋入绝缘体514及绝缘体516的方式配置的导电体503、配置在绝缘体516及导电体503上的绝缘体520、配置在绝缘体520上的绝缘体522、配置在绝缘体522上的绝缘体524、配置在绝缘体524上的氧化物530a、配置在氧化物530a上的氧化物530b、彼此分开地配置在氧化物530b上的导电体542a及导电体542b、配置在导电体542a及导电体542b上并以重叠于导电体542a和导电体542b之间的方式形成开口的绝缘体580、配置在开口的底面及侧面的氧化物530c、配置在氧化物530c的形成面上的绝缘体550以及配置在绝缘体550的形成面上的导电体560。
另外，如图6A、图6B所示，优选在氧化物530a、氧化物530b、导电体542a及导电体542b与绝缘体580之间配置有绝缘体544。此外，如图6A、图6B所示，导电体560优选包括设置在绝缘体550的内侧的导电体560a及以埋入导电体560a的内侧的方式设置的导电体560b。此外，如图6A和图6B所示，优选在绝缘体580、导电体560及绝缘体550上配置有绝缘体574。
注意，下面有时将氧化物530a、氧化物530b及氧化物530c统称为氧化物530。
在晶体管500中，在形成沟道的区域及其附近层叠有氧化物530a、氧化物530b及氧化物530c的三层，但是本发明不局限于此。例如，可以设置氧化物530b的单层、氧化物530b与氧化物530a的两层结构、氧化物530b与氧化物530c的两层结构或者四层以上的叠层结构。另外，在晶体管500中，导电体560具有两层结构，但是本发明不局限于此。例如，导电体560也可以具有单层结构或三层以上的叠层结构。注意，图4、图6A所示的晶体管500的结构只是一个例子而不局限于上述结构，可以根据电路结构或驱动方法使用适当的晶体管。
在此，导电体560被用作晶体管的栅电极，导电体542a及导电体542b被用作源电极或漏电极。如上所述，导电体560以埋入绝缘体580的开口中及夹在导电体542a与导电体542b之间的区域的方式设置。导电体560、导电体542a及导电体542b相对于绝缘体580的开口的配置是自对准地被选择。换言之，在晶体管500中，可以在源电极与漏电极之间自对准地配置栅电极。由此，可以在不设置用于对准的余地的方式形成导电体560，所以可以实现晶体管500的占有面积的缩小。由此，可以实现半导体装置的微型化及高集成化。
再者，导电体560自对准地形成在导电体542a与导电体542b之间的区域，所以导电体560不包括与导电体542a及导电体542b重叠的区域。由此，可以降低形成在导电体560与导电体542a及导电体542b之间的寄生电容。因此，可以提高晶体管500的开关速度，从而晶体管500可以具有高频率特性。
导电体560有时被用作第一栅(也称为顶栅极)电极。导电体503有时被用作第二栅(也称为底栅极)电极。在此情况下，通过独立地改变供应到导电体503的电位而不使其与供应到导电体560的电位联动，可以控制晶体管500的阈值电压。尤其是，通过对导电体503供应负电位，可以使晶体管500的阈值电压大于0V且可以减小关态电流。因此，与不对导电体503施加负电位时相比，在对导电体503施加负电位的情况下，可以减小对导电体560施加的电位为0V时的漏极电流。
导电体503以与氧化物530及导电体560重叠的方式配置。由此，在对导电体560及导电体503供应电位的情况下，从导电体560产生的电场和从导电体503产生的电场连接，可以覆盖形成在氧化物530中的沟道形成区域。在本说明书等中，将由第一栅电极的电场和第二栅电极的电场电围绕沟道形成区域的晶体管的结构称为surrounded channel(S-channel：围绕沟道)结构。
此外，导电体503具有与导电体518相同的结构，以与绝缘体514及绝缘体516的开口的内壁接触的方式形成有导电体503a，其内侧形成有导电体503b。另外，在晶体管500中，叠层有导电体503a与导电体503b，但是本发明不局限于此。例如，导电体503可以具有单层结构，也可以具有三层以上的叠层结构。
在此，作为导电体503a优选使用具有抑制氢原子、氢分子、水分子、铜原子等杂质的扩散的功能(不容易使上述杂质透过)的导电材料。另外，优选使用具有抑制氧(例如，氧原子、氧分子等中的至少一个)的扩散的功能(不容易使上述氧透过)的导电材料。在本说明书中，抑制杂质或氧的扩散的功能是指抑制上述杂质和上述氧中的任一个或全部的扩散的功能。
例如，通过使导电体503a具有抑制氧的扩散的功能，可以抑制因导电体503b氧化而导致导电率的下降。
另外，在导电体503还具有布线的功能的情况下，作为导电体503b，优选使用以钨、铜或铝为主要成分的导电性高的导电材料。在此情况下，不一定需要设置导电体503b。在附图中，导电体503b具有单层结构，但是也可以具有叠层结构，例如，可以采用钛或氮化钛和上述导电材料的叠层结构。
绝缘体520、绝缘体522及绝缘体524被用作第二栅极绝缘膜，并且绝缘体550被用作第一栅极绝缘膜。
在此，与氧化物530接触的绝缘体524优选使用包含超过化学计量组成的氧的绝缘体。换言之，优选在绝缘体524中形成有过剩氧区域。通过以与氧化物530接触的方式设置上述包含过剩氧的绝缘体，可以减少氧化物530中的氧空位，从而可以提高晶体管500的可靠性。
具体而言，作为具有过剩氧区域的绝缘体，优选使用通过加热使一部分的氧脱离的氧化物材料。通过加热使氧脱离的氧化物是指在TDS(Thermal DesorptionSpectroscopy：热脱附谱)分析中换算为氧原子的氧的脱离量为1.0×1018atoms/cm3以上，优选为1.0×1019atoms/cm3以上，进一步优选为2.0×1019atoms/cm3以上，或者3.0×1020atoms/cm3以上的氧化物膜。另外，进行上述TDS分析时的膜的表面温度优选在100℃以上且700℃以下，或者100℃以上且400℃以下的范围内。
此外，也可以以使上述具有过剩氧区域的绝缘体和氧化物530彼此接触的方式进行加热处理、微波处理或RF处理中的任一个或多个处理。通过进行该处理，可以去除氧化物530中的水或氢。例如，在氧化物530中发生VOH键合被切断的反应，换言之，发生“VOH→VO+H”的反应而可以进行脱氢化。此时产生的氢的一部分有时与氧键合并从氧化物530或氧化物530附近的绝缘体被去除作为H2O。此外，氢的一部分有时扩散到导电体542a或/及导电体542b或者被导电体542a或/及导电体542b俘获(也称为吸杂)。
此外，作为上述微波处理，例如优选使用包括产生高密度等离子体的电源的装置或包括对衬底一侧施加RF的电源的装置。例如，通过使用包含氧的气体及高密度等离子体，可以生成高密度的氧自由基，并且通过对衬底一侧施加RF，可以将由高密度等离子体生成的氧自由基高效地导入氧化物530或氧化物530附近的绝缘体中。此外，在上述微波处理中，压力为133Pa以上，优选为200Pa以上，更优选为400Pa以上。此外，作为对进行微波处理的装置内导入的气体，例如使用氧及氩，并且氧流量比(O2/(O2+Ar))为50％以下，优选为10％以上且30％以下。
此外，在晶体管500的制造工序中，优选在氧化物530的表面露出的状态下进行加热处理。该加热处理例如以100℃以上且450℃以下，更优选以350℃以上且400℃以下进行，即可。另外，加热处理在氮气体或惰性气体的气氛或包含10ppm以上、1％以上或10％以上的氧化性气体的气氛下进行。例如，加热处理优选在氧气氛下进行。由此，可以对氧化物530供应氧来减少氧空位(VO)。此外，加热处理也可以在减压状态下进行。或者，也可以在氮气体或惰性气体的气氛下进行加热处理，然后为了填补脱离的氧而在包含10ppm以上、1％以上或10％以上的氧化性气体的气氛下进行加热处理。或者，也可以在包含10ppm以上、1％以上或10％以上的氧化性气体的气氛下进行加热处理，然后连续地在氮气体或惰性气体的气氛下进行加热处理。
另外，通过对氧化物530进行加氧化处理，可以由被供应的氧填补氧化物530中的氧空位，换言之，可以促进“VO+O→null”的反应。再者，通过使残留在氧化物530中的氢与被供应的氧起反应，可以去除该氢作为H2O(脱水化)。由此，可以抑制残留在氧化物530中的氢与氧空位复合而形成VOH。
当绝缘体524具有过剩氧区域时，绝缘体522优选具有抑制氧(例如，氧原子、氧分子等)的扩散的功能(不容易使上述氧透过)。
当绝缘体522具有抑制氧或杂质的扩散的功能时，氧化物530所包含的氧不扩散到绝缘体520一侧，所以是优选的。另外，可以抑制导电体503与绝缘体524或氧化物530所包含的氧起反应。
作为绝缘体522，例如优选使用包含氧化铝、氧化铪、含有铝及铪的氧化物(铝酸铪)、氧化钽、氧化锆、锆钛酸铅(PZT)、钛酸锶(SrTiO3)或(Ba，Sr)TiO3(BST)等所谓的high-k材料的绝缘体的单层或叠层。当进行晶体管的微型化及高集成化时，由于栅极绝缘膜的薄膜化，有时发生泄漏电流等问题。通过作为被用作栅极绝缘膜的绝缘体使用high-k材料，可以在保持物理厚度的同时降低晶体管工作时的栅极电位。
尤其是，优选使用作为具有抑制杂质及氧等的扩散的功能(不容易使上述氧透过)的绝缘材料的包含铝和铪中的一方或双方的氧化物的绝缘体。作为包含铝和铪中的一方或双方的氧化物的绝缘体，优选使用氧化铝、氧化铪、包含铝及铪的氧化物(铝酸铪)等。当使用这种材料形成绝缘体522时，绝缘体522被用作抑制氧从氧化物530释放或氢等杂质从晶体管500的周围部进入氧化物530的层。
或者，例如也可以对上述绝缘体添加氧化铝、氧化铋、氧化锗、氧化铌、氧化硅、氧化钛、氧化钨、氧化钇、氧化锆。此外，也可以对上述绝缘体进行氮化处理。另外，还可以在上述绝缘体上层叠氧化硅、氧氮化硅或氮化硅。
绝缘体520优选具有热稳定性。例如，因为氧化硅及氧氮化硅具有热稳定性，所以是优选的。另外，通过组合high-k材料的绝缘体与氧化硅或氧氮化硅，可以形成具有热稳定性且相对介电常数高的叠层结构的绝缘体520。
另外，在图6A、图6B的晶体管500中，作为由三层的叠层结构而成的第二栅极绝缘膜示出绝缘体520、绝缘体522及绝缘体524，但是第二栅极绝缘膜也可以具有单层结构、两层结构或四层以上的叠层结构。此时，不局限于采用由相同材料而成的叠层结构，也可以采用由不同材料而成的叠层结构。
在晶体管500中，优选将被用作氧化物半导体的金属氧化物用于包含沟道形成区域的氧化物530。例如，作为氧化物530优选使用In-M-Zn氧化物(元素M为选自铝、镓、钇、铜、钒、铍、硼、钛、铁、镍、锗、锆、钼、镧、铈、钕、铪、钽、钨和镁等中的一种或多种)等金属氧化物。特别是，可被用作氧化物530的In-M-Zn氧化物优选是实施方式4所说明的CAAC-OS、CAC-OS。此外，作为氧化物530也可以使用In-Ga氧化物、In-Zn氧化物。
此外，对晶体管500优选使用载流子浓度低的金属氧化物。在降低金属氧化物的载流子浓度时，只要降低金属氧化物中的杂质浓度及缺陷态密度即可。在本说明书等中，杂质浓度低且缺陷态密度低的情况是指高纯度本征或实质上高纯度本征。另外，作为金属氧化物中的杂质，例如有氢、氮、碱金属、碱土金属、铁、镍、硅等。
特别是，由于金属氧化物所包含的氢与键合于金属原子的氧起反应而成为水，因此有时在金属氧化物中形成氧空位。此外，当氢进入氧化物530中的氧空位时，有时氧空位与氢键合而形成VOH。VOH被用作供体，有时生成作为载流子的电子。此外，有时氢的一部分与键合于金属原子的氧键合而生成作为载流子的电子。因此，使用包含多量的氢的金属氧化物的晶体管容易具有常开启特性。此外，因为金属氧化物中的氢因受热、电场等作用而容易移动，所以当金属氧化物包含多量的氢时可能会导致晶体管的可靠性降低。在本发明的一个方式中，优选尽量减少氧化物530中的VOH来实现高纯度本征或实质上高纯度本征。像这样，为了得到VOH被充分降低的金属氧化物，去除金属氧化物中的水分、氢等杂质(有时也记载为脱水、脱氢化处理)及对金属氧化物供应氧填补氧空位(有时也记载为加氧化处理)是重要的。通过将VOH等杂质被充分降低的金属氧化物用于晶体管的沟道形成区域，可以赋予稳定的电特性。
氢进入了氧空位的缺陷可能被用作金属氧化物的供体。然而，定量地评价该缺陷是困难的。于是，在金属氧化物中，有时不以供体浓度而以载流子浓度进行评价。因此，在本说明书等中，有时作为金属氧化物的参数，不采用供体浓度而采用假定不施加电场的状态的载流子浓度。也就是说，本说明书等所记载的“载流子浓度”有时可以称为“供体浓度”。
因此，在将金属氧化物用于氧化物530时，优选尽量减少金属氧化物中的氢。具体而言，在金属氧化物中，通过二次离子质谱分析法(SIMS：Secondary Ion MassSpectrometry)得到的氢浓度低于1×1020atoms/cm3，优选低于1×1019atoms/cm3，更优选低于5×1018atoms/cm3，进一步优选低于1×1018atoms/cm3。通过将氢等杂质被充分降低的金属氧化物用于晶体管的沟道形成区域，可以赋予稳定的电特性。
此外，当氧化物530使用金属氧化物时，沟道形成区域的金属氧化物的载流子浓度优选为1×1018cm-3以下，更优选低于1×1017cm-3，进一步优选低于1×1016cm-3，进一步优选低于1×1013cm-3，进一步优选低于1×1012cm-3。注意，对沟道形成区域的金属氧化物的载流子浓度的下限值没有特别的限制，例如可以为1×10-9cm-3。
此外，在氧化物530使用金属氧化物时，因导电体542a(导电体542b)和氧化物530接触而氧化物530中的氧扩散到导电体542a(导电体542b)中，由此导电体542a(导电体542b)有时被氧化。导电体542a(导电体542b)的导电率因导电体542a(导电体542b)的氧化而下降的可能性变高。注意，也可以将氧化物530中的氧向导电体542a(导电体542b)扩散的情况称为导电体542a(导电体542b)吸收氧化物530中的氧。
此外，当氧化物530中的氧扩散到导电体542a及导电体542b时，导电体542a和氧化物530b的界面和其界面附近及导电体542b和氧化物530b的界面和其界面附近可能会形成具有绝缘性的区域。因为该区域包含比导电体542a及导电体542b多的氧，所以推测该区域的电阻比导电体542a及导电体542b高。此时，可以认为导电体542a及导电体542b、该区域和氧化物530b的三层结构是由金属-绝缘体-半导体构成的三层结构，有时也将其称为MIS(Metal-Insulator-Semiconductor)结构或以MIS结构为主的二极管连接结构。
注意，上述具有绝缘性的区域不局限于形成在导电体542a(导电体542b)和氧化物530b之间，例如，具有绝缘性的区域会形成在导电体542a(导电体542b)和氧化物530c之间或者导电体542a(导电体542b)和氧化物530b之间及导电体542a(导电体542b)和氧化物530c之间。
作为在氧化物530中被用作沟道形成区域的金属氧化物，优选使用其带隙为2eV以上，优选为2.5eV以上的金属氧化物。如此，通过使用带隙较宽的金属氧化物，可以减小晶体管的关态电流。
在氧化物530中，当在氧化物530b之下设置有氧化物530a时，可以抑制杂质从形成在氧化物530a下的结构物扩散到氧化物530b。当在氧化物530b之上设置有氧化物530c时，可以抑制杂质从形成在氧化物530c的上方的结构物扩散到氧化物530b。
另外，氧化物530优选具有各金属原子的原子个数比互不相同的氧化物的叠层结构。具体而言，用于氧化物530a的金属氧化物的构成元素中的元素M的原子个数比优选大于用于氧化物530b的金属氧化物的构成元素中的元素M的原子个数比。另外，用于氧化物530a的金属氧化物中的相对于In的元素M的原子个数比优选大于用于氧化物530b的金属氧化物中的相对于In的元素M的原子个数比。另外，用于氧化物530b的金属氧化物中的相对于元素M的In的原子个数比优选大于用于氧化物530a的金属氧化物中的相对于元素M的In的原子个数比。另外，氧化物530c可以使用可用于氧化物530a或氧化物530b的金属氧化物。
例如，考虑作为氧化物530使用In-Ga-Zn氧化物的情况。在作为氧化物530b使用In、Ga和Zn的原子个数比为In：Ga：Zn＝4：2：3至4.1或其附近的组成的In-Ga-Zn氧化物时，作为氧化物530a优选使用原子个数比为In：Ga：Zn＝1：3：4或其附近的组成或者In：Ga：Zn＝1：1：1或其附近的组成的In-Ga-Zn氧化物。此外，氧化物530c优选是满足上述组成中的任一个的In-Ga-Zn氧化物。
此外，例如，在用于氧化物530a的金属氧化物中的In与元素M的原子个数比比用于氧化物530b的金属氧化物中的In与元素M的原子个数比小时，作为氧化物530b可以使用具有In、Ga和Zn的原子个数比为In：Ga：Zn＝5：1：6或其附近、In：Ga：Zn＝5：1：3或其附近、In：Ga：Zn＝10：1：3或其附近等的组成的In-Ga-Zn氧化物。
优选的是，使氧化物530a及氧化物530c的导带底的能量高于氧化物530b的导带底的能量。换言之，氧化物530a及氧化物530c的电子亲和势优选小于氧化物530b的电子亲和势。
在此，在氧化物530a、氧化物530b及氧化物530c的接合部中，导带底的能级平缓地变化。换言之，也可以将上述情况表达为氧化物530a、氧化物530b及氧化物530c的接合部的导带底的能级连续地变化或者连续地接合。为此，优选降低形成在氧化物530a与氧化物530b的界面以及氧化物530b与氧化物530c的界面的混合层的缺陷态密度。
具体而言，通过使氧化物530a与氧化物530b以及氧化物530b与氧化物530c除了氧之外还包含共同元素(为主要成分)，可以形成缺陷态密度低的混合层。例如，在氧化物530b为In-Ga-Zn氧化物的情况下，作为氧化物530a及氧化物530c优选使用In-Ga-Zn氧化物、Ga-Zn氧化物及氧化镓等。
此时，载流子的主要路径为氧化物530b。通过使氧化物530a及氧化物530c具有上述结构，可以降低氧化物530a与氧化物530b的界面及氧化物530b与氧化物530c的界面的缺陷态密度。因此，界面散射对载流子传导的影响减少，可以提高晶体管500的通态电流。
在氧化物530b上设置有被用作源电极及漏电极的导电体542a及导电体542b。作为导电体542a及导电体542b，优选使用选自铝、铬、铜、银、金、铂、钽、镍、钛、钼、钨、铪、钒、铌、锰、镁、锆、铍、铟、钌、铱、锶和镧中的金属元素、以上述金属元素为成分的合金或者组合上述金属元素的合金等。例如，优选使用氮化钽、氮化钛、氮化钨、包含钛和铝的氮化物、包含钽和铝的氮化物、氧化钌、氮化钌、包含锶和钌的氧化物、包含镧和镍的氧化物等。另外，氮化钽、氮化钛、包含钛和铝的氮化物、包含钽和铝的氮化物、氧化钌、氮化钌、包含锶和钌的氧化物、包含镧和镍的氧化物是不容易氧化的导电材料或者吸收氧也维持导电性的材料，所以是优选的。氮化钽等的金属氮化物膜对氢或氧具有阻挡性，所以是更优选的。
此外，虽然在图6中示出导电体542a及导电体542b的单层结构，但是也可以采用两层以上的叠层结构。例如，优选层叠氮化钽膜及钨膜。另外，也可以层叠钛膜及铝膜。另外，也可以采用在钨膜上层叠铝膜的两层结构、在铜-镁-铝合金膜上层叠铜膜的两层结构、在钛膜上层叠铜膜的两层结构、在钨膜上层叠铜膜的两层结构。
另外，也可以使用：在钛膜或氮化钛膜上层叠铝膜或铜膜并在其上形成钛膜或氮化钛膜的三层结构、在钼膜或氮化钼膜上层叠铝膜或铜膜而并在其上形成钼膜或氮化钼膜的三层结构等。另外，也可以使用包含氧化铟、氧化锡或氧化锌的透明导电材料。
另外，如图6A所示，有时在氧化物530与导电体542的界面及其附近作为低电阻区域形成有区域区域543a及区域543b。此时，区域543a被用作源区域和漏区域中的一个，区域543b被用作源区域和漏区域中的另一个。此外，沟道形成区域形成在夹在区域543a和区域543b之间的区域中。
通过以与氧化物530接触的方式设置上述导电体542a(导电体542b)，区域543a(区域543b)的氧浓度有时降低。另外，在区域543a(区域543b)中有时形成包括包含在导电体542a(导电体542b)中的金属及氧化物530的成分的金属化合物层。在此情况下，区域543a(区域543b)的载流子浓度增加，区域543a(区域543b)成为低电阻区域。
绝缘体544以覆盖导电体542a及导电体542b的方式设置，抑制导电体542a及导电体542b的氧化。此时，绝缘体544也可以以覆盖氧化物530的侧面且与绝缘体524接触的方式设置。
作为绝缘体544，可以使用包含选自铪、铝、镓、钇、锆、钨、钛、钽、镍、锗、钕、镧或镁等中的一种或两种以上的金属氧化物。此外，作为绝缘体544也可以使用氮氧化硅或氮化硅等。
尤其是，作为绝缘体544，优选使用作为包含铝和铪中的一方或双方的氧化物的绝缘体的氧化铝、氧化铪、包含铝及铪的氧化物(铝酸铪)等。尤其是，铝酸铪的耐热性比氧化铪膜高。因此，在后面的工序的加热处理中不容易晶化，所以是优选的。另外，在导电体542a及导电体542b是具有耐氧化性的材料或者吸收氧也其导电性不会显著降低的情况下，不需要必须设置绝缘体544。根据所需要的晶体管特性，适当地设计即可。
通过包括绝缘体544，可以抑制绝缘体580所包含的水、氢等杂质经过氧化物530c、绝缘体550扩散到氧化物530b。此外，可以抑制绝缘体580所包含的过剩氧使导电体560氧化。
绝缘体550被用作第一栅极绝缘膜。绝缘体550优选以接触于氧化物530c的内侧(顶面及侧面)的方式配置。绝缘体550优选与上述绝缘体524同样地使用包含过剩的氧并通过加热而释放氧的绝缘体形成。
具体而言，可以使用包含过剩氧的氧化硅、氧氮化硅、氮氧化硅、氮化硅、添加有氟的氧化硅、添加有碳的氧化硅、添加有碳及氮的氧化硅、具有空孔的氧化硅。尤其是，氧化硅及氧氮化硅具有热稳定性，所以是优选的。
通过作为绝缘体550以与氧化物530c的顶面接触的方式设置通过加热而释放氧的绝缘体，可以高效地从绝缘体550通过氧化物530c对氧化物530b的沟道形成区域供应氧。此外，与绝缘体524同样，优选降低绝缘体550中的水或氢等杂质的浓度。绝缘体550的厚度优选为1nm以上且20nm以下。
另外，为了将绝缘体550所包含的过剩氧高效地供应到氧化物530，也可以在绝缘体550与导电体560之间设置金属氧化物。该金属氧化物优选抑制从绝缘体550到导电体560的氧扩散。通过设置抑制氧的扩散的金属氧化物，从绝缘体550到导电体560的过剩氧的扩散受到抑制。换言之，可以抑制供应到氧化物530的过剩氧量减少。另外，可以抑制因过剩氧导致的导电体560的氧化。作为该金属氧化物，可以使用可用于绝缘体544的材料。
另外，与第二栅极绝缘膜同样，绝缘体550也可以具有叠层结构。由于当进行晶体管的微型化及高集成化时，有时栅极绝缘膜的薄膜化导致泄漏电流等问题，因此通过使被用作栅极绝缘膜的绝缘体具有high-k材料与具有热稳定性的材料的叠层结构，可以在保持物理厚度的同时降低晶体管工作时的栅极电位。此外，可以实现具有热稳定性及高相对介电常数的叠层结构。
在图6A及图6B中，被用作第一栅电极的导电体560具有双层结构，但是也可以具有单层结构或三层以上的叠层结构。
作为导电体560a，优选使用具有抑制氢原子、氢分子、水分子、氮原子、氮分子、氧化氮分子(N2O、NO、NO2等)、铜原子等杂质的扩散的功能的导电材料。另外，优选使用具有抑制氧(例如，氧原子、氧分子等中的至少一个)的扩散的功能的导电材料。通过使导电体560a具有抑制氧的扩散的功能，可以抑制因绝缘体550所包含的氧导致导电体560b氧化而导电率下降。作为具有抑制氧的扩散的功能的导电材料，例如，优选使用钽、氮化钽、钌或氧化钌等。此外，作为导电体560a可以使用可应用于氧化物530的氧化物半导体。在此情况下，通过采用溅射法形成导电体560b，可以降低导电体560a的电阻值来使其成为导电体。其可以称为OC(Oxide Conductor)电极。
作为导电体560b，优选使用以钨、铜或铝为主要成分的导电材料。由于导电体560b还被用作布线，所以优选使用导电性高的导电体。导电体560b也可以具有叠层结构，例如，可以采用钛或氮化钛和上述导电材料的叠层结构。
绝缘体580优选隔着绝缘体544设置在导电体542a及导电体542b上。绝缘体580优选具有过剩氧区域。例如，绝缘体580优选包含氧化硅、氧氮化硅、氮氧化硅、氮化硅、添加有氟的氧化硅、添加有碳的氧化硅、添加有碳及氮的氧化硅、具有空孔的氧化硅或树脂等。尤其是，氧化硅及氧氮化硅具有热稳定性，所以是优选的。尤其是，氧化硅和具有空孔的氧化硅容易在后面的工序中形成过剩氧区域，所以是优选的。
通过以与氧化物530c接触的方式设置具有过剩氧区域并通过加热而释放氧的绝缘体580，可以将绝缘体580中的氧通过氧化物530c高效地供应给氧化物530a、氧化物530b。另外，优选降低绝缘体580中的水或氢等杂质的浓度。
绝缘体580的开口以与导电体542a和导电体542b之间的区域重叠的方式形成。由此，导电体560以埋入绝缘体580的开口中及夹在导电体542a与导电体542b之间的区域的方式设置。
在进行半导体装置的微型化时，需要缩短栅极长度，但是需要防止导电体560的导电性的下降。为此，在增大导电体560的厚度的情况下，导电体560有可能具有纵横比高的形状。在本实施方式中，由于将导电体560以埋入绝缘体580的开口的方式设置，所以即使导电体560具有纵横比高的形状，在工序中也不发生导电体560的倒塌。
绝缘体574优选以与绝缘体580的顶面、导电体560的顶面及绝缘体550的顶面的方式设置。通过利用溅射法形成绝缘体574，可以在绝缘体550及绝缘体580中形成过剩氧区域。由此，可以将氧从该过剩氧区域供应到氧化物530中。
例如，作为绝缘体574，可以使用包含选自铪、铝、镓、钇、锆、钨、钛、钽、镍、锗和镁等中的一种或两种以上的金属氧化物。
尤其是，氧化铝具有高阻挡性，即使是0.5nm以上且3.0nm以下的薄膜，也可以抑制氢及氮的扩散。由此，通过利用溅射法形成的氧化铝可以在被用作氧供应源的同时还具有氢等杂质的阻挡膜的功能。
另外，优选在绝缘体574上设置被用作层间膜的绝缘体581。与绝缘体524等同样，优选降低绝缘体581中的水或氢等杂质的浓度。
另外，在形成于绝缘体581、绝缘体574、绝缘体580及绝缘体544中的开口配置导电体540a及导电体540b。导电体540a及导电体540b以隔着导电体560彼此对置的方式设置。导电体540a及导电体540b具有与后面说明的导电体546及导电体548同样的结构。
在绝缘体581上设置有绝缘体582。绝缘体582优选使用对氧或氢具有阻挡性的物质。因此，作为绝缘体582可以使用与绝缘体514同样的材料。例如，作为绝缘体582优选使用氧化铝、氧化铪、氧化钽等金属氧化物。
尤其是，氧化铝的不使氧及导致晶体管的电特性变动的氢、水分等杂质透过的阻挡效果高。因此，在晶体管的制造工序中及制造工序之后，氧化铝可以防止氢、水分等杂质进入晶体管500中。此外，氧化铝可以抑制氧从构成晶体管500的氧化物释放。因此，氧化铝适合用于晶体管500的保护膜。
此外，在绝缘体582上设置有绝缘体586。作为绝缘体586可以使用与绝缘体320同样的材料。此外，通过作为这些绝缘体应用介电常数较低的材料，可以减少产生在布线之间的寄生电容。例如，作为绝缘体586，可以使用氧化硅膜及氧氮化硅膜等。
此外，在绝缘体520、绝缘体522、绝缘体524、绝缘体544、绝缘体580、绝缘体574、绝缘体581、绝缘体582及绝缘体586中埋入有导电体546及导电体548等。
导电体546及导电体548被用作与电容器600、晶体管500或晶体管300连接的插头或布线。导电体546及导电体548可以使用与导电体328及导电体330同样的材料设置。
另外，也可以在形成晶体管500之后，以围绕晶体管500的方式形成开口，并以覆盖该开口的方式形成对氢或水具有高阻挡性的绝缘体。通过由上述高阻挡性的绝缘体包裹晶体管500，可以防止水分及氢从外部进入。或者，多个晶体管500都可以由对氢或水具有高阻挡性的绝缘体包裹。另外，在围绕晶体管500地形成开口的情况下，例如，当形成到达绝缘体514或绝缘体522的开口并接触于绝缘体514或绝缘体522地形成上述高阻挡性的绝缘体时可以兼作晶体管500的制造工序的一部分，所以是优选的。此外，作为对氢或水具有高阻挡性的绝缘体，例如使用与绝缘体522同样的材料即可。
接着，在晶体管500的上方设置有电容器600。电容器600包括导电体610、导电体620及绝缘体630。
此外，也可以在导电体546及导电体548上设置导电体612。导电体612被用作与晶体管500连接的插头或者布线。导电体610被用作电容器600的电极。此外，可以同时形成导电体612及导电体610。
作为导电体612及导电体610可以使用包含选自钼、钛、钽、钨、铝、铜、铬、钕、钪中的元素的金属膜或以上述元素为成分的金属氮化物膜(氮化钽膜、氮化钛膜、氮化钼膜、氮化钨膜)等。或者，也可以使用铟锡氧化物、包含氧化钨的铟氧化物、包含氧化钨的铟锌氧化物、包含氧化钛的铟氧化物、包含氧化钛的铟锡氧化物、铟锌氧化物、添加有氧化硅的铟锡氧化物等导电材料。
在图4中，导电体612及导电体610具有单层结构，但是不局限于此，也可以具有两层以上的叠层结构。例如，也可以在具有阻挡性的导电体与导电性高的导电体之间形成与具有阻挡性的导电体以及导电性高的导电体紧密性高的导电体。
以隔着绝缘体630重叠于导电体610的方式设置导电体620。作为导电体620可以使用金属材料、合金材料、金属氧化物材料等导电材料。优选使用兼具耐热性和导电性的钨或钼等高熔点材料，尤其优选使用钨。当与导电体等其他构成要素同时形成导电体620时，使用低电阻金属材料的Cu(铜)或Al(铝)等即可。
在导电体620及绝缘体630上设置有绝缘体640。绝缘体640可以使用与绝缘体320同样的材料设置。此外，绝缘体640可以被用作覆盖其下方的凹凸形状的平坦化膜。
接着，说明图4、图5的半导体装置的电容器600。在图7中，作为可应用于半导体装置的电容器600的一个例子示出电容器600A。图7A是电容器600A的俯视图，图7B是示出沿着电容器600A的点划线L3-L4的截面的立体图，图7C是示出沿着电容器600A的点划线W3-L4的截面的立体图。
导电体610被用作电容器600A的一对电极中的一个，导电体620被用作电容器600A的一对电极中的另一个。此外，绝缘体630被用作夹在一对电极之间的介电体。
电容器600在导电体610下部与导电体546及导电体548电连接。导电体546及导电体548被用作用来与其他电路元件连接的插头或布线。此外，在图7中，将导电体546及导电体548统称为导电体540。
此外，在图7中，为了明确起见，省略埋入有导电体546及导电体548的绝缘体586及覆盖导电体620及绝缘体630的绝缘体640。
注意，图4、图5、图7所示的电容器600是平面型，但是电容器的形状不局限于此。例如，电容器600也可以是图8所示的圆柱型的电容器600B。
图8A是电容器600B的俯视图，图8B是沿着电容器600B的点划线L3-L4的截面图，图8C是示出沿着电容器600B的点划线W3-L4的截面的立体图。
在图8B中，电容器600B包括埋入有导电体540的绝缘体586上的绝缘体631、具有开口部的绝缘体651、被用作一对电极中的一个的导电体610及被用作一对电极中的另一个的导电体620。
此外，在图8C中，为了明确起见，省略绝缘体586、绝缘体650及绝缘体651。
作为绝缘体631，例如可以使用与绝缘体586同样的材料。
此外，绝缘体631以电连接到导电体540的方式埋入有导电体611。导电体611例如可以使用与导电体330、导电体518同样的材料。
作为绝缘体651，例如可以使用与绝缘体586同样的材料。
此外，如上所述，绝缘体651包括开口部，该开口部与导电体611重叠。
导电体610形成于该开口部的底部及侧面。也就是说，导电体610与导电体611重叠并与导电体611电连接。
另外，作为导电体610的形成方法，通过蚀刻法等在绝缘体651中形成开口部，接着，通过溅射法、ALD法等形成导电体610，然后通过CMP(Chemical Mechanical Polishing)法等以使导电体610残留形成在开口部中的方式去除形成在绝缘体651上的导电体610，即可。
绝缘体630位于绝缘体651及导电体610的形成面上。另外，绝缘体630在电容器中被用作夹在一对电极之间的介电体。
导电体620以埋入绝缘体651的开口部的方式形成在绝缘体630上。
绝缘体650以覆盖绝缘体630及导电体620的方式形成。
图8所示的圆柱型的电容器600B的静电电容值可以高于平面型的电容器600A的静电电容值。因此，通过应用电容器600B，可以长时间地维持电容器的端子之间的电压。
通过采用本结构，可以在使用包括氧化物半导体的晶体管的半导体装置中实现微型化或高集成化。
本实施方式可以与本说明书所示的其他实施方式适当地组合。
(实施方式4)
在本实施方式中，对作为可用于在上述实施方式中说明的OS晶体管的金属氧化物的CAC-OS(Cloud-Aligned Composite Oxide Semiconductor)及CAAC-OS(c-axis AlignedCrystal Oxide Semiconductor)构成进行说明。
<金属氧化物的构成>
CAC-OS或CAC-metal oxide在材料的一部分中具有导电性的功能，在材料的另一部分中具有绝缘性的功能，作为材料的整体具有半导体的功能。此外，在将CAC-OS或CAC-metal oxide用于晶体管的活性层的情况下，导电性的功能是使被用作载流子的电子(或空穴)流过的功能，绝缘性的功能是不使被用作载流子的电子流过的功能。通过导电性的功能和绝缘性的功能的互补作用，可以使CAC-OS或CAC-metal oxide具有开关功能(控制On/Off的功能)。通过在CAC-OS或CAC-metal oxide中使各功能分离，可以最大限度地提高各功能。
此外，CAC-OS或CAC-metal oxide包括导电性区域及绝缘性区域。导电性区域具有上述导电性的功能，绝缘性区域具有上述绝缘性的功能。此外，在材料中，导电性区域和绝缘性区域有时以纳米粒子级分离。另外，导电性区域和绝缘性区域有时在材料中不均匀地分布。此外，有时观察到其边缘模糊而以云状连接的导电性区域。
此外，在CAC-OS或CAC-metal oxide中，导电性区域和绝缘性区域有时以0.5nm以上且10nm以下，优选为0.5nm以上且3nm以下的尺寸分散在材料中。
此外，CAC-OS或CAC-metal oxide由具有不同带隙的成分构成。例如，CAC-OS或CAC-metal oxide由具有起因于绝缘性区域的宽隙的成分及具有起因于导电性区域的窄隙的成分构成。在该结构中，当使载流子流过时，载流子主要在具有窄隙的成分中流过。此外，具有窄隙的成分通过与具有宽隙的成分的互补作用，与具有窄隙的成分联动而使载流子流过具有宽隙的成分。因此，在将上述CAC-OS或CAC-metal oxide用于晶体管的沟道形成区域时，在晶体管的导通状态中可以得到高电流驱动力，即，大通态电流及高场效应迁移率。
就是说，也可以将CAC-OS或CAC-metal oxide称为基质复合材料(matrixcomposite)或金属基质复合材料(metal matrix composite)。
〈金属氧化物的结构〉
氧化物半导体被分为单晶氧化物半导体和非单晶氧化物半导体。作为非单晶氧化物半导体例如有CAAC-OS(c-axis aligned crystalline oxide semiconductor)、多晶氧化物半导体、nc-OS(nanocrystalline oxide semiconductor)、a-like OS(amorphous-like oxide semiconductor)及非晶氧化物半导体等。
此外，在着眼于结晶结构时，有时氧化物半导体属于与上述分类不同的分类。在此，参照图9A说明氧化物半导体中的结晶结构的分类。图9A是说明氧化物半导体，典型的是IGZO(包含In、Ga、Zn的金属氧化物)的结晶结构的分类的图。
如图9A所示，IGZO大致分类为Amorphous、Crystalline及Crystal。Amorphous包括completely amorphous。Crystalline包括CAAC(c-axis aligned crystalline)、nc(nanocrystalline)及CAC(Cloud-Aligned Composite)。Crystal包括single crystal及poly crystal。
图9A所示的粗框中的结构是属于New crystalline phase的结构。该结构位于Amorphous和Crystal的境界区域。也就是说，Crystalline可以被认为与能量上不稳定的Amorphous完全不同。
可以采用X射线衍射(XRD：X-Ray Diffraction)图案评价膜或衬底的结晶结构。在此，图9B、图9C示出石英玻璃及具有分类为Crystalline的结晶结构的IGZO(也称为Crystalline IGZO)的XRD光谱。图9B是石英玻璃的XRD光谱，图9C是结晶IGZO的XRD光谱。图9C所示的结晶IGZO的组成为In：Ga：Zn＝4：2：3[原子个数比]。图9C所示的结晶IGZO的厚度为500nm。
如图9B的箭头所示，石英玻璃的XRD光谱峰大致对称。另一方面，如图9C的箭头所示，结晶IGZO的XRD的光谱峰非对称。非对称的XRD光谱峰明确地表示结晶的存在。换言之，除非XRD光谱峰左右对称，否则不能说是Amorphous。
CAAC-OS具有c轴取向性，其多个纳米晶在a-b面方向上连结而结晶结构具有畸变。注意，畸变是指在多个纳米晶连结的区域中晶格排列一致的区域与其他晶格排列一致的区域之间的晶格排列的方向变化的部分。
虽然纳米晶基本上是六角形，但是并不局限于正六角形，有不是正六角形的情况。此外，在畸变中有时具有五角形或七角形等晶格排列。另外，在CAAC-OS中，即使在畸变附近也观察不到明确的晶界(grain boundary)。即，可知由于晶格排列畸变，可抑制晶界的形成。这可能是由于CAAC-OS因为a-b面方向上的氧原子排列的低密度或因金属元素被取代而使原子间的键合距离产生变化等而能够包容畸变。
CAAC-OS有具有层状结晶结构(也称为层状结构)的倾向，在该层状结晶结构中层叠有包含铟及氧的层(下面称为In层)和包含元素M、锌及氧的层(下面称为(M，Zn)层)。另外，铟和元素M彼此可以取代，在用铟取代(M，Zn)层中的元素M的情况下，也可以将该层表示为(In，M，Zn)层。另外，在用元素M取代In层中的铟的情况下，也可以将该层表示为(In，M)层。
CAAC-OS是结晶性高的氧化物半导体。另一方面，在CAAC-OS中观察不到明确的晶界，因此不容易发生起因于晶界的电子迁移率的下降。此外，氧化物半导体的结晶性有时因杂质的进入或缺陷的生成等而降低，因此可以说CAAC-OS是杂质或缺陷(氧空位等)少的氧化物半导体。因此，包含CAAC-OS的氧化物半导体的物理性质稳定。因此，包含CAAC-OS的氧化物半导体具有高耐热性及高可靠性。此外，CAAC-OS对制造工序中的高温度(所谓热积存；thermal budget)也很稳定。由此，通过在OS晶体管中使用CAAC-OS，可以扩大制造工序的自由度。
在nc-OS中，微小的区域(例如1nm以上且10nm以下的区域，特别是1nm以上且3nm以下的区域)中的原子排列具有周期性。另外，nc-OS在不同的纳米晶之间观察不到结晶取向的规律性。因此，在膜整体中观察不到取向性。所以，有时nc-OS在某些分析方法中与a-likeOS或非晶氧化物半导体没有差别。
a-like OS是具有介于nc-OS与非晶氧化物半导体之间的结构的氧化物半导体。a-like OS包含空洞或低密度区域。也就是说，a-like OS的结晶性比nc-OS及CAAC-OS的结晶性低。
氧化物半导体具有各种结构及各种特性。本发明的一个方式的氧化物半导体也可以包括非晶氧化物半导体、多晶氧化物半导体、a-like OS、nc-OS、CAAC-OS中的两种以上。
〈具有氧化物半导体的晶体管〉
接着，说明将上述氧化物半导体用于晶体管的情况。
通过将上述氧化物半导体用于晶体管，可以实现场效应迁移率高的晶体管。另外，可以实现可靠性高的晶体管。
另外，优选将载流子浓度低的氧化物半导体用于晶体管。在要降低氧化物半导体膜的载流子浓度的情况下，可以降低氧化物半导体膜中的杂质浓度以降低缺陷态密度。在本说明书等中，将杂质浓度低且缺陷态密度低的状态称为高纯度本征或实质上高纯度本征。
此外，高纯度本征或实质上高纯度本征的氧化物半导体膜具有较低的缺陷态密度，因此有时具有较低的陷阱态密度。
此外，被氧化物半导体的陷阱能级俘获的电荷到消失需要较长的时间，有时像固定电荷那样动作。因此，在陷阱态密度高的氧化物半导体中形成有沟道形成区域的晶体管的电特性有时不稳定。
因此，为了使晶体管的电特性稳定，减少氧化物半导体中的杂质浓度是有效的。为了减少氧化物半导体中的杂质浓度，优选还减少附近膜中的杂质浓度。作为杂质有氢、氮、碱金属、碱土金属、铁、镍、硅等。
〈杂质〉
在此，说明氧化物半导体中的各杂质的影响。
在氧化物半导体包含第14族元素之一的硅或碳时，在氧化物半导体中形成缺陷能级。因此，将氧化物半导体中或氧化物半导体的界面附近的硅或碳的浓度(通过二次离子质谱分析法(SIMS：Secondary Ion Mass Spectrometry)测得的浓度)设定为2×1018atoms/cm3以下，优选为2×1017atoms/cm3以下。
另外，当氧化物半导体包含碱金属或碱土金属时，有时形成缺陷能级而形成载流子。因此，使用包含碱金属或碱土金属的氧化物半导体的晶体管容易具有常开启特性。由此，优选减少氧化物半导体中的碱金属或碱土金属的浓度。具体而言，使通过SIMS测得的氧化物半导体中的碱金属或碱土金属的浓度为1×1018atoms/cm3以下，优选为2×1016atoms/cm3以下。
当氧化物半导体包含氮时，容易产生作为载流子的电子，使载流子浓度增高，而n型化。其结果是，在将包含氮的氧化物半导体用于半导体的晶体管容易具有常开启特性。因此，优选尽可能地减少该氧化物半导体中的氮，例如，利用SIMS测得的氧化物半导体中的氮浓度低于5×1019atoms/cm3，优选为5×1018atoms/cm3以下，更优选为1×1018atoms/cm3以下，进一步优选为5×1017atoms/cm3以下。
包含在氧化物半导体中的氢与键合于金属原子的氧起反应生成水，因此有时形成氧空位。当氢进入该氧空位时，有时产生作为载流子的电子。另外，有时由于氢的一部分与键合于金属原子的氧键合，产生作为载流子的电子。因此，使用包含氢的氧化物半导体的晶体管容易具有常开启特性。由此，优选尽可能减少氧化物半导体中的氢。具体而言，在氧化物半导体中，将利用SIMS测得的氢浓度设定为低于1×1020atoms/cm3，优选低于1×1019atoms/cm3，更优选低于5×1018atoms/cm3，进一步优选低于1×1018atoms/cm3。
通过将杂质被充分降低的氧化物半导体用于晶体管的沟道形成区域，可以使晶体管具有稳定的电特性。
本实施方式可以与本说明书所示的其他实施方式适当地组合。
(实施方式5)
本实施方式示出形成有上述实施方式所示的半导体装置等的半导体晶片及组装有该半导体装置的电子构件的一个例子。
<半导体晶片>
首先，参照图10A说明形成有半导体装置等的半导体晶片的例子。
图10A所示的半导体晶片4800包括晶片4801及设置于晶片4801的顶面的多个电路部4802。注意，晶片4801的顶面上的没有电路部4802的部分是空隙4803，而是切割用区域。
半导体晶片4800可以通过以前工序在晶片4801的表面上形成多个电路部4802来制造。此外，也可以之后研磨晶片4801的与形成有多个电路部4802的背面来使晶片4801薄膜化。通过该工序，可以减少晶片4801的翘曲等来实现作为构件的小型化。
作为下一个工序，进行切割工序。沿点划线所示的划分线SCL1及划分线SCL2(有时称为切割线或截断线)进行切割。为了容易进行切割工序，优选以多个划分线SCL1平行，多个划分线SCL2平行，且划分线SCL1与划分线SCL2垂直的方式设置空隙4803。
通过进行切割工序，可以从半导体晶片4800切割出图10B所示的芯片4800a。芯片4800a包括晶片4801a、电路部4802以及空隙4803a。此外，空隙4803a优选尽可能小。在此情况下，相邻的电路部4802之间的空隙4803的宽度只要与划分线SCL1的划分用部分及划分线SCL2的划分用部分相等即可。
此外，本发明的一个实施方式的元件衬底的形状不局限于图10A所示的半导体晶片4800的形状。例如，也可以为矩形状的半导体晶片。此外，可以根据元件的制造工序及制造用设备适当地改变元件衬底的形状。
<电子构件>
接着，参照图10C、图10D说明组装有芯片4800a的电子构件的例子。
图10C示出电子构件4700及安装有电子构件4700的衬底(电路板4704)的立体图。图10C所示的电子构件4700包括引线4701及上述芯片4800a，并被用作IC芯片等。
电子构件4700例如可以通过进行引线框架的引线4701和芯片4800a上的电极由金属细线(金属丝)电连接的引线键合工序、由环氧树脂等密封的模塑工序、对引线框架的引线4701进行的电镀处理及对封装表面进行的印字处理来制造。此外，引线键合工序例如可以采用球键合或楔键合等。在图10C中，作为电子构件4700的封装应用QFP(Quad FlatPackage)，但是封装的方式不局限于此。
电子构件4700例如安装于印刷电路板4702。通过组合多个该IC芯片并使其分别在印刷电路板4702上电连接，由此完成电路板4704。
图10D示出电子构件4730的立体图。电子构件4730是SiP(System in Package：***封装)或MCM(Multi Chip Module：多芯片封装)的一个例子。在电子构件4730中，封装衬底4732(印刷电路板)上设置有插板4731，插板4731上设置有半导体装置4735及多个半导体装置4710。
电子构件4730包括半导体装置4710。作为半导体装置4710，例如可以采用上述实施方式所说明的半导体装置、高带宽存储器(HBM：High Bandwidth Memory)等。另外，半导体装置4735可以使用CPU、GPU、FPGA、存储装置等集成电路(半导体装置)。
封装衬底4732可以使用陶瓷衬底、塑料衬底或玻璃环氧衬底等。插板4731可以使用硅插板、树脂插板等。
插板4731具有多个布线并能够与端子间距不同的多个集成电路电连接。多个布线由单层或多层构成。另外，插板4731具有将设置于插板4731上的集成电路与设置于封装衬底4732上的电极电连接的功能。因此，有时也将插板称为“重布线衬底”或“中间衬底”。另外，有时通过在插板4731中设置贯通电极，通过该贯通电极使集成电路与封装衬底4732电连接。另外，在硅插板中也可以使用TSV(Through Silicon Via：硅通孔)作为贯通电极。
作为插板4731优选使用硅插板。由于硅插板不需要设置有源元件，所以可以以比集成电路更低的成本制造。硅插板的布线形成可以在半导体工艺中进行，树脂插板更易于形成微细的布线。
在HBM中，为了实现宽存储器带宽需要连接许多布线。为此，要求安装HBM的插板上能够高密度地形成微细的布线。因此，作为安装HBM的插板优选使用硅插板。
另外，在使用硅插板的SiP或MCM等中，不容易发生因集成电路与插板间的膨胀系数的不同而导致的可靠性下降。另外，由于硅插板的表面平坦性高，所以设置在硅插板上的集成电路与硅插板间不容易产生连接不良。尤其优选将硅插板用于2.5D封装(2.5D安装)，其中多个集成电路横着排放并配置于插板上。
另外，也可以与电子构件4730重叠地设置散热器(散热板)。在设置散热器的情况下，优选设置于插板4731上的集成电路的高度一致。例如，在本实施方式所示的电子构件4730中，优选使半导体装置4710与半导体装置4735的高度一致。
为了将电子构件4730安装在其他的衬底上，也可以在封装衬底4732的底部设置电极4733。图10D示出用焊球形成电极4733的例子。通过在封装衬底4732的底部以矩阵状设置焊球，可以实现BGA(Ball Grid Array：球栅阵列)安装。另外，电极4733也可以使用导电针形成。通过在封装衬底4732的底部以矩阵状设置导电针，可以实现PGA(Pin Grid Array：针栅阵列)安装。
电子构件4730可以通过各种安装方式安装在其他衬底上，而不局限于BGA及PGA。例如，可以采用SPGA(Staggered Pin Grid Array：交错针栅阵列)、LGA(Land Grid Array：地栅阵列)、QFP(Quad Flat Package：四侧引脚扁平封装)、QFJ(Quad Flat J-leadedpackage：四侧J形引脚扁平封装)或QFN(Quad Flat Non-leaded package：四侧无引脚扁平封装)等安装方法。
本实施方式可以与本说明书所示的其他实施方式适当地组合。
(实施方式6)
在本实施方式中，说明应用上述实施方式所示的半导体装置的电子设备。
图11示出上述实施方式所示的半导体装置的结构例子。电子设备100包括作为该半导体装置的电路20、测出部30、处理部40、存储部50、显示部60及电源电路70。
电子设备100具有从外部取得检测对象物90，并将检测对象物90转换为电信号等信息的传感器的功能。检测对象物90例如包括温度、光(含可见光、X射线、紫外线、红外线等)、声音、水或气体等物质(成分)、力、位移、位置、速度、加速度、角速度、转速、磁、电场、电流、电压、电力、辐射线、流量、倾斜度等。
测出部30具有检测上述检测对象物90中之一个或被选择的多个的功能及检测出检测对象物90时输出电流的功能。另外，测出部30优选具有根据检测对象物的量、强度、大小等其所输出的电流的大小改变的结构。被输出的电流输入到电路20的输入端子。
如上述实施方式所说明那样，电路20将对应于输入到输入端子的电流的电压输出到输出端子。该电压被供应到处理部40。
电源电路70具有对电子设备100所包括的电路20及测出部30等装置供应电力的功能。
处理部40具有根据从电路20输出的电压算出检测对象物90的物理量的功能。所算出的物理量被传送到存储部50及/或显示部60。
存储部50具有储存从处理部40被传送的物理量的功能。另外，根据电子设备100的用途，电子设备100也可以不包括存储部50。
显示部60具有视觉上显示从处理部40被传送的物理量的功能。显示部60例如可以应用显示装置(液晶显示装置、发光装置等)、仪表(计量器具)等。
接着，说明可应用电子设备100的产品的一个例子。
[视频摄像机]
可以将上面所说明的电子设备100应用于视频摄像机。
图12A示出作为摄像装置的一个例子的视频摄像机6300。视频摄像机6300包括第一框体6301、第二框体6302、显示部6303、操作键6304、镜头6305、连接部6306等。操作键6304及镜头6305设置在第一框体6301中，显示部6303设置在第二框体6302中。而且，第一框体6301和第二框体6302由连接部6306连接，第一框体6301和第二框体6302之间的角度可以由连接部6306改变。此外，也可以根据连接部6306中的第一框体6301和第二框体6302之间的角度切换显示部6303中的影像。
视频摄像机6300摄像影像以测出检测对象物90。因此，测出部30相当于视频摄像机6300中的包括光电转换元件(摄像元件)的单元(图像传感器)，显示部60相当于显示部6303。
[相机]
可以将上面所说明的电子设备100应用于相机。
图12B示出作为摄像装置的一个例子的数码相机6240。数码相机6240包括框体6241、显示部6242、操作按钮6243、快门按钮6244等，而且还安装有可装卸的镜头6246。在此，虽然数码相机6420具有能够从框体6241拆卸下镜头6246而交换的结构，但是镜头6246和框体6241也可以被形成为一体。另外，数码相机6240还可以具备另外安装的闪光灯装置及取景器等。
数码相机6240摄像拍摄对象作为图像，以测出检测对象物90。因此，测出部30相当于数码相机6240中的包括光电转换元件(摄像元件)的单元(图像传感器)，显示部60相当于显示部6242。
此外，不但以拍摄对象，而且还可以以外光亮度为检测对象物90。由此，数码相机6240可以具有根据环境亮度自动地打闪光灯的功能、对摄像图像进行调色的功能等。
[机器人]
可以将上面所说明的电子设备100应用于机器人。
图12C示出机器人的一个例子。机器人6140包括各接触传感器6141a至6141e。机器人6140可以使用接触传感器6141a至6141e抓到对象物。接触传感器6141a至6141e例如可以具有根据接触对象物时的接触面积而相对于对象物使电流流过的功能，并且机器人6140可以根据流过的电流量认识抓着对象物。
图12D示出工业机器人的一个例子。工业机器人优选包括多个驱动轴以致密地控制驱动范围。在此示出工业机器人6150包括功能部6151、控制部6152、驱动轴6153、驱动轴6154及驱动轴6155的例子。功能部6151优选包括图像测出模块等传感器。
此外，功能部6151优选具有抓到、截断、熔接、涂敷、贴附对象物等的功能中的任一个或多个功能。当工业机器人6150的响应性提高时，其生产率比例地提高。为了工业机器人6150进行精密的工作，优选设置检测微小电流的传感器等。
[警报器]
可以将上面所说明的电子设备100应用于警报器。图12E示出警报器6900，该警报器6900包括感测器6901、接收器6902、发送器6903。
感测器6901包括传感器电路6904、窗户6905、操作键6906等。穿过窗户6905的光被照射到传感器电路6904。传感器电路6904例如可以是以漏水、漏电、气体泄漏、火灾、可能会泛滥的河川的水位、地震的震度、辐射线等为检测对象物90的检测器。感测器6901例如在由传感器电路6904感测规定值以上的检测对象物90时将其信息发送到接收器6902。接收器6902包括显示部6907、操作键6908、操作键6909、布线6910等。接收器6902根据来自感测器6901的信息控制发送器6903的工作。发送器6903包括扬声器6911、照明装置6912等。发送器6903具有根据来自接收器6902的指令发送警报的功能。图12E示出发送器6903发送使用扬声器6911的由声音的警报及使用红色灯等照明装置6912的由光的警报的例子，但是也可以利用发送器6903发送只有其中任一个警报或其他警报。
此外，在传感器电路被用作火灾警报器时，接收器6902也可以伴随警报的发送对百叶窗等防火设备发送进行指定工作的指令。图12E例示接收器6902和感测器6901之间以无线进行信号收发的情况，但是也可以通过布线等进行信号收发。此外，图12E例示从接收器6902到发送器6903通过布线6910进行信号收发的情况，但是也可以以无线进行信号收发。
[ICD]
可以将上述电子设备100应用于埋藏式心律转复除颤器(ICD)。
图13A是示出ICD的一个例子的截面示意图。ICD主体5300至少包括电池5301a、5301b、调节器、控制电路、天线5304、向右心房的金属丝5302、向右心室的金属丝5303。
ICD主体5300通过手术设置在体内，两个金属丝穿过人体的锁骨下静脉5305及上腔静脈5306，并且其一方金属丝的先端设置于右心室，另一方金属丝的先端设置于右心房。
ICD主体5300具有心脏起搏器的功能，并在心律在规定范围之外时对心脏进行起搏。此外，在即使进行起搏也不改善心律时(快速的心室頻脈或心室颤动等)进行利用去颤的治疗。
为了适当地进行起搏及去颤，ICD主体5300需要经常监视心律。因此，ICD主体5300包括用来检测心律的传感器。而且，作为该传感器可以应用图11的电子设备100。此时，检测对象物90是心律。此外，由于ICD主体5300设置在体内，因此也可以不包括显示部60。此外，ICD主体5300可以在存储部50中储存心律的数据、利用起搏进行治疗的次数、时间等。
此外，因为由天线5304接收电力，且该电力被充电到多个电池5301a、5301b，所以可以减少心脏起搏器的交换频率。由于ICD主体5300包括多个电池，因此其安全性高，且即使其一方产生故障，另一方也可以起作用而被用作辅助电源。
此外，除了能够接收电力的天线5304，还可以包括能够发送生理信号的天线，例如，也可以构成能够由外部的监视装置确认脉搏、呼吸数、心律、体温等生理信号的监视心脏活动的***。
图13B所示的传感器5900使用粘合焊盘等设置于人体。传感器5900通过布线5932对设置于人体的电极5931等供应信号来取得心律、心电图等生体信息等。所取得的信息被发送到读取器等终端作为无线信号。
本实施方式可以与本说明书所示的其他实施方式适当地组合。
实施例1
<计算和其结果>
为了确认是否由图1A所示的电路20的结构适当地测量微小电流，使用电路模拟器进行计算。
用于该计算的软件是SILVACO公司的SmartSpice(version 8.2.12.R)的电路模拟器。使用该模拟器对相对于输入到晶体管M1的第一端子的电流的从输出端子OT输出的输出电压Vout进行计算。
首先，说明用来进行该计算的电路结构。图14A是基于图1A所示的电路20输入到电路模拟器的电路结构。电路20S除了图1A的电路20之外还包括恒定电压源VC1、VC2及恒定电流源CC1。
恒定电压源VC1的+侧端子与运算放大器OP1的高电源电位输入端子DT及恒定电流源CC1的-侧端子电连接，恒定电流源CC1的+侧端子与晶体管M1的第一端子及栅极和运算放大器OP1的反相输入端子电连接。恒定电压源VC2的+侧端子与运算放大器OP1的非反相输入端子电连接。布线GNDL与恒定电压源VC1的-侧端子、恒定电压源VC2的-侧端子和运算放大器OP1的低电源电位输入端子ST电连接。另外，在该计算中，布线GNDL的电位为0V。
采用如下条件：恒定电压源VC1对+侧端子和-侧端子之间供应3.3V的电压，恒定电压源VC2对+侧端子和-侧端子之间供应1.5V的电压。此外，恒定电流源CC1被用作生成用来输入到电路20S的输入端子IT的电流Iin的电路，并在该计算中将1zA至1mA的电流输入到输入端子IT。
此外，在该计算的条件中，晶体管M1的沟道长度为0.36μm，沟道宽度为0.36μm，阈值电压为0.83V。
当算出电路20S的电压Vout和电流Iin的特性时，首先说明二极管连接的晶体管M1的二极管特性。图14B只示出图14A的二极管连接的晶体管M1。在施加到栅极的电压为Vg(施加到晶体管M1的第一端子-第二端子之间的电压为Vd)时，通过使用同样的电路模拟器，计算流过晶体管M1的第一端子和第二端子之间的电流Id，图15示出该计算的结果。
接着，对在电路20S中相对于输入到晶体管M1的第一端子的电流Iin的从输出端子OT输出的输出电压Vout进行计算。图16示出该计算的结果。
由图16可知，在1zA至1fA附近的电流Iin被输入到输入端子IT时，输出电压Vout被输出作为1.5V的恒定电压。这是因为输入到运算放大器OP1的差动电压在于工作范围外，并且在电路20S中输出电压Vout饱和到大约1.5V而被输出。因此，在电流Iin是1zA至1fA附近的情况下不能分别输出不同的输出电压Vout，由此不能测量1zA至1fA附近的电流Iin。注意，电流Iin是1zA至1fA附近时的输出电压Vout的特性相当于电流Id大致为1fA以下的晶体管M1的二极管特性(图15)，晶体管M1的Vg大致为0V。
此外，在2nA附近的电流Iin被输入到输入端子IT时，输出0.6V的输出电压Vout，然后随着电流Iin上升，输出电压Vout以陡峭的梯度下降而在70nA附近为0V。该电流Iin-输出电压Vout的特性相当于电流Id在于大约2nA以上且70nA以下的范围内的晶体管M1的二极管特性(图15)，该电流范围中的晶体管M1的二极管特性的梯度比电流Id为100pA以上且小于2nA的范围的梯度平缓。
而且，当大于70nA附近的电流Iin被输入到输入端子IT时，输出电压Vout被输出作为0V的恒定电压。另一方面，在晶体管M1的二极管特性(图15)中，当流过70nA以上的电流Id时，晶体管M1的Vg大致为1.5V以上，但是在电路20S中输入到运算放大器OP1的差动电压在于工作范围外，因此输出电压Vout饱和到大约0V而被输出。因此，当大于70nA附近的电流Iin被输入到输入端子IT时，晶体管M1的Vg为大约1.5V的恒定电压。
在此，图17示出扩大图16中的10fA至1nA的电流Iin的范围的电流-电压特性。根据图17，当电流Iin在于10fA至1nA的范围内时，可以将输出电压Vout表示为具有负梯度的线性式。在此，将可以以该线性式表示的范围称为测量可能区域。另外，该区域相当于晶体管M1的二极管特性(图15)的电流Id为10fA至1nA的范围。因此，在将二极管连接的晶体管M1用作二极管元件时，电路20S可以测量10fA至1nA的电流Iin。
接着，图18示出使晶体管M1的阈值电压从0.83V改变到正一侧及从0.83V改变到负一侧时的电路20S的电流-电压特性。根据条件CN0至条件CN11改变阈值电压。条件CN0是与图16所示的电路20S的电流-电压特性相同的条件，即晶体管M1的阈值电压是0.83V。条件CN1至条件CN7是将条件CN0下的晶体管M1的阈值电压转移到负一侧的条件，各条件中的阈值电压的转移量为-0.4V、-0.8V、-1.2V、-1.6V、-2.0V、-2.4V、-2.8V。条件CN8至条件CN11的每一个是将条件CN0下的晶体管M1的阈值电压转移到正一侧的条件，各条件的阈值电压的转移量为0.4V、0.8V、1.2V、1.6V。
当改变为条件CN0至条件CN7并使晶体管M1的阈值电压小于0V时，在具有电流-电压特性的梯度的区域中，该梯度向负一侧陡峭，因此电流Iin的可测量区域变窄。
另一方面，当改变为条件CN0、条件CN8至条件CN11并使晶体管M1的阈值电压大于0V时，条件CN8下的可测量区域在于100aA附近至1nA附近的范围内，条件CN9下的可测量区域在于1aA附近至100pA附近的范围内，条件CN10下的可测量区域在于1zA附近至1pA附近的范围内。由此，在电路20S中，通过将晶体管M1的阈值电压转移到正一侧，可以测量更微小的电流。
实施例2
<CAAC-IGZO FET的高温特性>
本发明的一个方式的半导体装置可具备的场效应型OS晶体管(后面称为CAAC-IGZO FET)具有低温度依赖性，并即使在高温环境下也可以稳定地工作。在本实施例中说明有关CAAC-IGZO FET的高温特性的实验和其结果。
CAAC-IGZO FET可以通过CMOS等半导体制造工艺的BEOL(Back End Of Line)工序制造。因此，可以与Si晶体管(Si晶体管中的场效应型Si晶体管也称为“Si FET”)层叠。例如，可以实现通过CMOS工艺制造需要高速工作的电路而通过CAAC-IGZO工艺制造需要低泄漏电流的电路等的应用。
此外，Si FET的关态电流随着温度上升而增加，CAAC-IGZO FET的关态电流一直为测量下限值。于是，对L(沟道长度)/W(沟道宽度)＝60nm/120nm的Si FET的关态电流的温度特性和L/W＝60nm/60nm的CAAC-IGZO FET的关态电流的温度特性进行比较。使用图19所示的电路进行两者的关态电流的测量。
图19所示的电路包括DUT(Device Under Test)的FET、写入晶体管WFET及读出电路SF。写入晶体管WFET是CAAC-IGZO FET。读出电路SF包括串联连接的CAAC-IGZO FET。DUT的FET的端子S被用作输入源极电压的端子。另外，作为图19的DUT示出包括顶栅极TG和背栅极BG的CAAC-IGZO FET。在DUT是Si FET时不局限于此。
在图19中的DUT是Si FET的情况下，Si FET的关态电流的测量条件为如下：栅极电压VG＝-1.0V，源极电压VS＝0V，漏极电压VD＝1.2V，基体电压VB＝0V。此外，在图19中的DUT是CAAC-IGZO FET的情况下，CAAC-IGZO FET的关态电流的测量条件为如下：栅极电压VG＝-2.0V，源极电压VS＝0V，漏极电压VD＝2.0V，背栅极电压VBG＝-3.0V。
图20示出测量结果。在测量温度为150℃时，Si FET的关态电流大约为2.2×10-6A，CAAC-IGZO FET的关态电流大约为3.9×10-20A。CAAC-IGZO FET即使在高温环境下也可以维持低关态电流。此外，通过调节背栅极电压，可以进一步降低关态电流。
接着，图21示出CAAC-IGZO膜的Hall迁移率及载流子密度的温度依赖性。由图21可知CAAC-IGZO膜的Hall迁移率相对于温度变化几乎没有变化。因为在CAAC-IGZO膜的Hall迁移率中与声子散射相比库仑散射占优势，所以CAAC-IGZO膜的Hall迁移率即使在高温下也不降低。
接着，测量27℃及150℃下的CAAC-IGZO FET和Si FET的截止频率fT。作为测量DUT，使用L/W＝60nm/480nm的Si FET及L/W＝21nm/25nm的CAAC-IGZO FET。此外，使21个SiFET并联连接(M＝21)来进行Si FET的测量。使672个CAAC-IGZO FET并联连接(M＝672)来进行CAAC-IGZO FET的测量。
图22示出测量结果。Si FET的截止频率fT的27℃至150℃下的变化率为-36％，CAAC-IGZO FET的截止频率fT的27℃至150℃下的变化率为+55％。得到了与Si FET相比在CAAC-IGZO FET中27℃下的截止频率fT和150℃下的截止频率fT不减少而增加的特性。此外，在此时测量的Si FET中，测量温度为150℃、VD＝1.2V的条件下的截止频率为88GHz，在CAAC-IGZO FET中，测量温度为150℃、VD＝2.5V的条件下的截止频率fT为51GHz。
由此可知：与Si FET相比，在CAAC-IGZO FET中其迁移率不因截止频率fT随温度增加而降低；通过在CAAC-IGZO FET中设置背栅电极，可以抑制温度变化所导致的阈值电压的变动；CAAC-IGZO FET的相对于温度变化的截止频率fT的变化量比Si FET低；CAAC-IGZOFET的关态电流即使在高温环境下也极少，即为10-20A。通过使用CAAC-IGZO FET，可以在工作温度范围宽的环境下实现低功耗的电路、半导体装置或电子设备等。
实施例3
<CAAC-IGZO FET的阈值电压的不均匀及可靠性>
在作为本发明的一个方式的半导体装置可具备的场效应型OS晶体管的CAAC-IGZOFET中，阈值电压的不均匀小且劣化所导致的阈值电压的变化也小。由此，CAAC-IGZO FET具有高可靠性。在本实施例中说明CAAC-IGZO FET的阈值电压的不均匀的程度的调查结果及通过加速测试的CAAC-IGZO FET的阈值电压的变化的测量结果。
首先说明CAAC-IGZO FET的阈值电压的不均匀的程度的调查。作为调查方法，在一个晶片的面内形成512个L/W＝60nm/60nm的CAAC-IGZO FET，对各CAAC-IGZO FET进行栅极-源极间电压VGS和源极-漏极间电流IDS的特性的测量，并根据所测量的各CAAC-IGZO FET的特性估计CAAC-IGZO FET的阈值电压Vth。注意，关于在此的阈值电压Vth，假定CAAC-IGZOFET适用缓变沟道近似，且根据饱和区域中的源极-漏极间电流IDS计算出Vth。另外，栅极-源极间电压VGS和源极-漏极间电流IDS的特性的测量条件为如下：CAAC-IGZO FET的源极-漏极间电压VDS＝1.2V，背栅极-源极间电压VBS＝0V。
图23是示出512个CAAC-IGZO FET的阈值电压Vth的比例的分布图。此外，根据计算结果，CAAC-IGZO FET的阈值电压Vth的平均值μ估计为388mV，标准偏差σ估计为76mV。由该结果可知，CAAC-IGZO FET的阈值电压的不均匀小。此外，由于阈值电压的不均匀小，因此通过适当地设定背栅极-源极间电压VBS，例如可以将阈值电压调节为0V等。
接着说明通过加速测试的CAAC-IGZO FET的阈值电压的变化的测量。在本加速测试中以如下条件测量L/W＝60nm/60nm的CAAC-IGZO FET的阈值电压Vth的变化：在150℃的环境下，栅极电压VG＝3.63V，源极电压VS＝0V，漏极电压VD＝0V，背栅极电压VBS＝0V。此外，在本加速测试中，不但测量阈值电压Vth，而且还测量源极-漏极间电流Ids、S值(称为subthreshold swing、SS等)、场效应迁移率μFE。注意，S值是指在晶体管的亚阈值区域中漏极电流变化一位数时所需要的栅电压的变化量的最小值。S值越小，可以越急剧地进行晶体管的开启和关闭的开关工作。
此外，为了测量各CAAC-IGZO FET的物性值、特性等，在加速测试中的任意时机以源极-漏极间电压VDS＝1.2V、背栅极电压VBS＝0V的条件取得源极-漏极间电流Ids。此外，阈值电压Vth是源极-漏极间电流Ids为1.0×10-12A时的栅极-源极间电压。
图24A、图24B、图25A及图25B各自示出通过2000小时的加速测试得到的阈值电压Vth、源极-漏极间电流Ids、S值、场效应迁移率μFE的随时变化的结果。由图24A所示的结果可知，从加速测试开始到1790小时为止CAAC-IGZO FET的阈值电压的变化量|ΔVth|为100mV以下。此外，由图24B、图25A及图25B所示的结果可知，加速测试中的源极-漏极间电流Ids、S值、场效应迁移率μFE的各变化量也与图24A同样地小。
由此可知，同时形成在一个晶片上的多个CAAC-IGZO FET的阈值电压的不均匀小。因此，通过使用CAAC-IGZO FET，可以提高电路、半导体装置或电子设备等成品率。此外，还可知CAAC-IGZO FET的阈值电压、源极-漏极间电流Ids、S值、场效应迁移率μFE具有高可靠性。由此，通过使用CAAC-IGZO FET，可以实现可靠性高的电路、半导体装置或电子设备等。
本实施例可以与本说明书所示的各实施方式适当地组合。
[符号说明]
M1：晶体管、DE：二极管元件、C1：电容器、OP1：运算放大器、OSC：电路、CE：电路、IT：输入端子、OT：输出端子、DT：高电源电位输入端子、ST：低电源电位输入端子、GNDL：布线、VC1：恒定电压源、VC2：恒定电压源、CC1：恒定电流源、IVC1a：特性、IVC1b：特性、IVC2：特性、TG：顶栅极、BG：背栅极、S：端子、WFET：写入晶体管、SF：读出电路、10：电路、20：电路、20A：电路、20S：电路、21：电路、21A：电路、21B：电路、21C：电路、21D：电路、21E：电路、30：测出部、40：处理部、50：存储部、60：显示部、70：电源电路、90：检测对象物、300：晶体管、311：衬底、313：半导体区域、314a：低电阻区域、314b：低电阻区域、315：绝缘体、316：导电体、320：绝缘体、322：绝缘体、324：绝缘体、326：绝缘体、328：导电体、330：导电体、350：绝缘体、352：绝缘体、354：绝缘体、356：导电体、360：绝缘体、362：绝缘体、364：绝缘体、366：导电体、370：绝缘体、372：绝缘体、374：绝缘体、376：导电体、380：绝缘体、382：绝缘体、384：绝缘体、386：导电体、500：晶体管、503：导电体、503a：导电体、503b：导电体、505：导电体、510：绝缘体、512：绝缘体、514：绝缘体、516：绝缘体、518：导电体、520：绝缘体、522：绝缘体、524：绝缘体、530：氧化物、530a：氧化物、530b：氧化物、530c：氧化物、540：导电体、540a：导电体、540b：导电体、542a：导电体、542b：导电体、543a：区域、543b：区域、544：绝缘体、546：导电体、548：导电体、550：绝缘体、560：导电体、560a：导电体、560b：导电体、574：绝缘体、580：绝缘体、581：绝缘体、582：绝缘体、586：绝缘体、600：电容器、600A：电容器、600B：电容器、610：导电体、611：导电体、612：导电体、620：导电体、630：绝缘体、631：绝缘体、640：绝缘体、650：绝缘体、651：绝缘体、4700：电子构件、4701：引线、4702：印刷电路板、4704：电路板、4710：半导体装置、4730：电子构件、4731：插板、4732：封装衬底、4733：电极、4735：半导体装置、4800：半导体晶片、4800a：芯片、4801：晶片、4801a：晶片、4802：电路部、4803：空隙、4803a：空隙、5300：ICD主体、5301a：电池、5301b：电池、5302：金属丝、5303：金属丝、5304：天线、5305：锁骨下静脉、5306：上腔静脈、5900：传感器、5931：电极、5932：布线、6140：机器人、6141a：接触传感器、6141b：接触传感器、6141c：接触传感器、6141d：接触传感器、6141e：接触传感器、6150：工业机器人、6151：功能部、6152：控制部、6153：驱动轴、6154：驱动轴、6155：驱动轴、6240：数码相机、6241：框体、6242：显示部、6243：操作按钮、6244：快门按钮、6246：镜头、6300：视频摄像机、6301：第一框体、6302：第二框体、6303：显示部、6304：操作键、6305：镜头、6306：连接部、6900：警报器、6901：感测器、6902：接收器、6903：发送器、6904：传感器电路、6905：窗户、6906：操作键、6907：显示部、6908：操作键、6909：操作键、6910：布线、6911：扬声器、6912：照明装置。

Claims (8)

1.一种半导体装置，包括：
晶体管；以及
运算放大器，
其中，所述运算放大器的反相输入端子与所述晶体管的第一端子及栅极电连接，
所述运算放大器的输出端子与所述晶体管的第二端子电连接，
并且，所述晶体管在沟道形成区域中包括金属氧化物。
2.根据权利要求1所述的半导体装置，
其中所述晶体管的关态电流为1.0×10-12A以下。
3.根据权利要求1所述的半导体装置，
其中所述晶体管包括背栅极，
并且该半导体装置具有通过对所述背栅极输入使所述晶体管的阈值电压转移到正一侧的电位来使所述晶体管的关态电流为1.0×10-15A以下的功能。
4.一种半导体装置，包括：
第一电路；以及
运算放大器，
其中，所述运算放大器的反相输入端子与所述第一电路的第一端子电连接，
所述运算放大器的输出端子与所述第一电路的第二端子电连接，
所述第一电路包括晶体管，
所述晶体管在沟道形成区域中包括金属氧化物，
并且，所述第一电路具有在第一端子和第二端子之间流过1.0×10-12A以下的电流的功能。
5.根据权利要求4所述的半导体装置，
其中所述晶体管包括背栅极。
6.根据权利要求1至权利要求5中任一项所述的半导体装置，
其中所述金属氧化物包含In-M-Zn氧化物(元素M是选自铝、镓、钇、铜、钒、铍、硼、钛、铁、镍、锗、锆、钼、镧、铈、钕、铪、钽、钨和镁中的一种或多种)。
7.一种半导体晶片，包括：
多个权利要求1至权利要求6中任一项所述的半导体装置；以及
切割用区域。
8.一种电子设备，包括：
权利要求1至权利要求6中任一项所述的半导体装置；
测出部；以及
框体，
其中，所述测出部具有检测出检测对象物来输出电流的功能，
并且，所述电流被输入到所述半导体装置。
CN201980067176.XA 2018-10-18 2019-10-15 半导体装置、半导体晶片以及电子设备 Pending CN112888952A (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2018196390 2018-10-18
JP2018-196390 2018-10-18
JP2019-011578 2019-01-25
JP2019011578 2019-01-25
PCT/IB2019/058754 WO2020079572A1 (ja) 2018-10-18 2019-10-15 半導体装置、半導体ウェハ、及び電子機器

Publications (1)

Publication Number Publication Date
CN112888952A true CN112888952A (zh) 2021-06-01

Family

ID=70284280

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201980067176.XA Pending CN112888952A (zh) 2018-10-18 2019-10-15 半导体装置、半导体晶片以及电子设备

Country Status (6)

Country Link
US (2) US11935961B2 (zh)
JP (1) JP7508370B2 (zh)
KR (1) KR20210076105A (zh)
CN (1) CN112888952A (zh)
TW (1) TWI835890B (zh)
WO (1) WO2020079572A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7385303B2 (ja) * 2019-12-16 2023-11-22 株式会社FingerVision 把持装置、制御方法及びプログラム

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4876534A (en) * 1988-02-05 1989-10-24 Synaptics Incorporated Scanning method and apparatus for current signals having large dynamic range
JPH05347515A (ja) * 1992-06-15 1993-12-27 Mitsubishi Electric Corp 光電変換回路および光電変換信号の伸張変換回路
US5442282A (en) * 1992-07-02 1995-08-15 Lsi Logic Corporation Testing and exercising individual, unsingulated dies on a wafer
CN101276428A (zh) * 2007-03-30 2008-10-01 株式会社瑞萨科技 半导体集成电路器件
CN102064692A (zh) * 2009-11-13 2011-05-18 三美电机株式会社 输出电流检测电路以及发送电路
CN106508091B (zh) * 2006-08-11 2011-06-01 中国科学院电子学研究所 一种互补金属氧化物半导体可控增益前置放大方法及电路
JP2013040921A (ja) * 2011-07-15 2013-02-28 Semiconductor Energy Lab Co Ltd 光検出装置

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4197511A (en) * 1978-12-18 1980-04-08 Bell Telephone Laboratories, Incorporated Linear load MOS transistor circuit
JPS57107621A (en) 1980-12-25 1982-07-05 Seiko Epson Corp Amplifying circuit
US4705946A (en) * 1985-09-05 1987-11-10 Hughes Aircraft Company Infrared sensor comprising improved feedback limited amplifier and associated method for amplifying electronic signals
JPH0580695A (ja) 1991-09-18 1993-04-02 Mitsubishi Electric Corp 地図表示システム
US5216385A (en) * 1991-12-31 1993-06-01 Intel Corporation Resistorless trim amplifier using MOS devices for feedback elements
US5757299A (en) 1994-09-30 1998-05-26 Yamaha Corporation Analog-Digital converter using delta sigma modulation digital filtering, and gain-scaling
JP2979982B2 (ja) 1994-10-25 1999-11-22 ヤマハ株式会社 Ｃｍｏｓ差動増幅回路及びこれを用いたδς変調器
JPH11311644A (ja) 1998-04-28 1999-11-09 Sony Corp ピークホールド回路
JP2922510B1 (ja) 1998-07-27 1999-07-26 昭和鋼機株式会社 板材支持用方立
WO2000045437A1 (fr) 1999-01-26 2000-08-03 Hitachi, Ltd. Procede de reglage de polarisation inverse de circuit mos, et circuit integre mos
US6538491B1 (en) * 2000-09-26 2003-03-25 Oki America, Inc. Method and circuits for compensating the effect of switch resistance on settling time of high speed switched capacitor circuits
JP2004030478A (ja) 2002-06-27 2004-01-29 Shinobu Hattori データベース検索システム
US7324035B2 (en) 2004-05-13 2008-01-29 University Of Florida Research Foundation, Inc. Amplifier with pulse coded output and remote signal reconstruction from the pulse output
JP5104606B2 (ja) 2008-07-07 2012-12-19 株式会社デンソー 物理量検出回路
KR102377866B1 (ko) 2009-10-21 2022-03-22 가부시키가이샤 한도오따이 에네루기 켄큐쇼 아날로그 회로 및 반도체 장치
JP4691208B1 (ja) 2010-12-27 2011-06-01 イイダ電子株式会社 微小電流測定装置及び線間非接触電圧計測装置
KR20130125717A (ko) 2012-05-09 2013-11-19 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 구동 방법
JP6417781B2 (ja) 2014-08-13 2018-11-07 株式会社ソシオネクスト 半導体装置
KR102582523B1 (ko) 2015-03-19 2023-09-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 전자 기기
US9847763B2 (en) 2015-09-15 2017-12-19 Mediatek Inc. Self-regulated reference for switched capacitor circuit
US10014851B2 (en) * 2016-11-02 2018-07-03 Texas Instruments Incorporated Current sensing and control for a transistor power switch

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4876534A (en) * 1988-02-05 1989-10-24 Synaptics Incorporated Scanning method and apparatus for current signals having large dynamic range
JPH05347515A (ja) * 1992-06-15 1993-12-27 Mitsubishi Electric Corp 光電変換回路および光電変換信号の伸張変換回路
US5442282A (en) * 1992-07-02 1995-08-15 Lsi Logic Corporation Testing and exercising individual, unsingulated dies on a wafer
CN106508091B (zh) * 2006-08-11 2011-06-01 中国科学院电子学研究所 一种互补金属氧化物半导体可控增益前置放大方法及电路
CN101276428A (zh) * 2007-03-30 2008-10-01 株式会社瑞萨科技 半导体集成电路器件
CN102064692A (zh) * 2009-11-13 2011-05-18 三美电机株式会社 输出电流检测电路以及发送电路
JP2013040921A (ja) * 2011-07-15 2013-02-28 Semiconductor Energy Lab Co Ltd 光検出装置

Also Published As

Publication number Publication date
TW202029456A (zh) 2020-08-01
US20210384355A1 (en) 2021-12-09
TWI835890B (zh) 2024-03-21
JP7508370B2 (ja) 2024-07-01
KR20210076105A (ko) 2021-06-23
US11935961B2 (en) 2024-03-19
WO2020079572A1 (ja) 2020-04-23
US20240154040A1 (en) 2024-05-09
JPWO2020079572A1 (ja) 2021-12-23

Similar Documents

Publication Publication Date Title
CN111526267B (zh) 摄像装置、摄像模块、电子设备及摄像***
US20240154040A1 (en) Semiconductor Device, Semiconductor Wafer, and Electronic Device
US20230230994A1 (en) Imaging device and electronic device
JP2023140355A (ja) 半導体装置
US11356089B2 (en) Semiconductor device
JP7325439B2 (ja) 蓄電装置
JP7273064B2 (ja) ヒステリシスコンパレータ、半導体装置、及び蓄電装置
CN115349169A (zh) 存储装置及电子设备
CN115867968A (zh) 半导体装置的驱动方法
CN110678974B (zh) 半导体装置、电子构件及电子设备
WO2020084407A1 (ja) 検知装置、半導体装置
CN115053344A (zh) 半导体装置及电子设备
CN114026787A (zh) 半导体装置、蓄电装置以及半导体装置的工作方法
CN112889138A (zh) 单极性电平转移电路及半导体装置
JP7344904B2 (ja) 半導体装置
US11476862B2 (en) Semiconductor device including signal holding circuit
CN115885472A (zh) 半导体装置
US20220344392A1 (en) Imaging device
CN115053514A (zh) 半导体装置及摄像装置
CN117941483A (zh) 半导体装置、存储装置及电子设备

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination