JP3972183B2 - 半導体装置及びその製造方法、回路基板並びに電子機器 - Google Patents
半導体装置及びその製造方法、回路基板並びに電子機器 Download PDFInfo
- Publication number
- JP3972183B2 JP3972183B2 JP2002061469A JP2002061469A JP3972183B2 JP 3972183 B2 JP3972183 B2 JP 3972183B2 JP 2002061469 A JP2002061469 A JP 2002061469A JP 2002061469 A JP2002061469 A JP 2002061469A JP 3972183 B2 JP3972183 B2 JP 3972183B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- manufacturing
- substrate
- semiconductor chip
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73207—Bump and wire connectors
Landscapes
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Description
【発明の属する技術分野】
本発明は、半導体装置及びその製造方法、回路基板並びに電子機器に関する。
【0002】
【発明の背景】
高密度化を図るために三次元実装を実現した半導体装置が開発されている。例えば、半導体チップ同士を積み重ねる構造では、各半導体チップにワイヤボンディングすることで電気的な接続を図ることが多い。しかしながら、これによれば、電極を露出させるために半導体チップの外形が制限されるので、多数の半導体チップを積み重ねるには限界があった。
【0003】
本発明は、上述した課題を解決するためのものであり、その目的は、三次元実装を実現できる半導体装置を簡単に製造することにある。
【0004】
【課題を解決するための手段】
(1)本発明に係る半導体装置の製造方法は、(a)半導体チップを、ワイヤによって基板の導電部に電気的に接続させ、
(b)バンプを、前記ワイヤの頂点よりも高くなるように前記半導体チップの電極上に設け、
(c)型によって前記基板及び前記バンプを挟むことで封止材の空間を形成し、
(d)前記空間に前記封止材を充填することで、前記半導体チップを封止するとともに、前記バンプの前記型に接触する部分を前記封止材から露出させることを含む。
【0005】
本発明によれば、型によって基板及びバンプを挟むことで形成した空間に封止材を充填する。バンプの型に接触する部分には封止材が設けられない。そのため、半導体チップを封止する封止部のうち、導電部とは反対の面からバンプを露出させることができる。したがって、封止部のうち、導電部の面とバンプの面との両方から簡単に電気的な導通を図ることが可能になる。
【0006】
また、これによれば、バンプを半導体チップの電極上に設ける。そのため、バンプの径が比較的小さくても、簡単にバンプをワイヤの頂点よりも高くすることができる。したがって、バンプの形態の自由度を高めることができる。
【0007】
(2)この半導体装置の製造方法において、
前記基板は、前記導電部を露出する穴を有してもよい。
【0008】
これによって、基板を設けた状態で、簡単に導電部を露出させることができる。
【0009】
(3)この半導体装置の製造方法において、
前記導電部は、前記バンプと重なる領域を含むように設けられてもよい。
【0010】
これによって、例えば、半導体装置の両面のうち、共通な位置に電気的な接続部を形成することができる。したがって、例えば、複数の半導体装置を上下に電気的に接続しやすくなる。
【0011】
(4)この半導体装置の製造方法において、
前記基板の前記穴によって、前記導電部を前記バンプと重なる領域で露出させてもよい。
【0012】
(5)この半導体装置の製造方法において、
前記導電部は、前記半導体チップの外側の領域に設けられてもよい。
【0013】
(6)この半導体装置の製造方法において、
前記基板の前記穴によって、前記導電部を前記半導体チップの外側の領域で露出させてもよい。
【0014】
(7)この半導体装置の製造方法において、
前記導電部は、ランドとして構成されてもよい。
【0015】
(8)この半導体装置の製造方法において、
前記導電部は、配線パターンとして構成されてもよい。
【0016】
(9)この半導体装置の製造方法において、
前記(a)工程で、前記導電部に前記ワイヤの端部をボンディングした後、前記ワイヤを前記半導体チップの方向に引き出して、前記ワイヤの一部を前記半導体チップの前記電極にボンディングしてもよい。
【0017】
これによって、例えば、バンプをワイヤに重ねるように設けることが可能になる。
【0018】
(10)この半導体装置の製造方法において、
前記(b)工程で、前記バンプを、前記ワイヤにおける前記電極にボンディングされた部分に重ねるように設けてもよい。
【0019】
(11)この半導体装置の製造方法において、
前記(d)工程後に、前記基板を剥がすことで、前記導電部を露出させることをさらに含んでもよい。
【0020】
これによって、簡単に導電部を露出させることができる。
【0021】
(12)この半導体装置の製造方法において、
前記(a)工程で、複数の半導体チップを、前記基板上で平面的に並べて配置し、
前記(d)工程後に、
(e)前記封止材を切断することで、それぞれの前記半導体チップを備える個片にすることをさらに含んでもよい。
【0022】
これによれば、複数の半導体装置を同時に製造することができるので、生産性が向上する。
【0023】
(13)本発明に係る半導体装置は、上記方法によって製造されてなる。
【0024】
(14)本発明に係る半導体装置は、半導体チップと、
前記半導体チップの少なくとも一部を封止する封止部と、
前記封止部の第1の面に露出してなり、前記封止部内でワイヤを介して前記半導体チップと電気的に接続されてなる導電部と、
前記封止部の前記第1の面とは反対の第2の面のうち、前記半導体チップの内側の領域に露出してなり、前記半導体チップ上で突起してなるバンプと、
を含む。
【0025】
本発明によれば、半導体チップを封止する封止部のうち、第1及び第2の面の両方から電気的な導通を図ることができる。また、バンプは半導体チップ上に設けられるので、バンプの径が比較的小さくても、簡単にバンプを封止部から露出させることができる。
【0026】
(15)この半導体装置において、
前記封止部の前記第1の面に設けられた基板をさらに含み、
前記基板は、前記導電部を露出する穴を有してもよい。
【0027】
(16)この半導体装置において、
前記導電部は、前記第1の面のうち前記バンプと重なる領域を含むように設けられてもよい。
【0028】
これによって、例えば、半導体装置の両面のうち、共通な位置に電気的な接続部を形成することができる。したがって、例えば、複数の半導体装置を上下に電気的に接続しやすくなる。
【0029】
(17)この半導体装置において、
前記基板の前記穴は、前記導電部を前記バンプと重なる領域で露出してもよい。
【0030】
(18)この半導体装置において、
前記導電部は、前記半導体チップの外側の領域に設けられてもよい。
【0031】
(19)この半導体装置において、
前記基板の前記穴は、前記導電部を前記半導体チップの外側の領域で露出してもよい。
【0032】
(20)この半導体装置において、
前記導電部は、ランドとして構成されてもよい。
【0033】
(21)この半導体装置において、
前記導電部は、前記配線パターンとして構成されてもよい。
【0034】
(22)本発明に係る半導体装置は、上記半導体装置が積み重ねられてなる。
【0035】
(23)本発明に係る回路基板は、上記半導体装置が実装されている。
【0036】
(24)本発明に係る電子機器は、上記半導体装置を有する。
【0037】
【発明の実施の形態】
以下、本発明の実施の形態について図面を参照して説明する。ただし、本発明は、以下の実施の形態に限定されるものではない。
【0038】
(第1の実施の形態)
図1〜図7は、本発明の第1の実施の形態に係る半導体装置及びその製造方法を示す図である。
【0039】
図1は、基板に複数の半導体チップが搭載された図であり、導電部及びワイヤは省略してある。図2は、図1の部分平面図である。図3は、図2のIII‐III線断面図である。
【0040】
図1に示すように、基板10に複数の半導体チップ20を搭載する。基板10は、複数の半導体チップ20の搭載領域12を有する。すなわち、本実施の形態では、複数の半導体装置を一括して製造する。複数の搭載領域12は、図1に示すように複数行複数列(マトリクス状)に配置されてもよい。変形例として、基板10は1つの半導体チップ20の搭載領域12を有し、1つの半導体装置を製造してもよい。
【0041】
基板10の形態(材料及び形状など)は限定されない。例えば、基板10として、半導体装置用基板(パッケージに使用される基板)を使用することができる。基板10は、有機系の材料(例えばポリイミドテープ)で形成してもよい。
【0042】
図2に示すように、基板10には、導電部14が設けられている。本実施の形態では、導電部14は、半導体チップ20の外側の領域から、半導体チップ20の内側の領域(又は搭載領域12)に至るように形成されている。図2に示すように、導電部14は、配線パターンとして構成されてもよい。配線パターンは、複数の配線からなる。配線とは、少なくとも2点間の電気的接続を図るものである。
【0043】
導電部14は、半導体装置の製造に使用される配線パターンと同一材料及び同一方法で形成してもよい。導電部14の材料として、例えば、銅(Cu)、クロム(Cr)、チタン(Ti)、ニッケル(Ni)、チタンタングステン(Ti−W)、金(Au)、アルミニウム(Al)、ニッケルバナジウム(NiV)、タングステン(W)などのうち少なくともいずれか1つを使用してもよい。導電部14の形成方法として、例えば、フォトリソグラフィ技術を適用した後にエッチングしてもよいし、スパッタリングを適用してもよいし、アディティブ法を適用してもよい。導電部14は、接着材料(図示しない)を介して基板10に貼り付けられて3層基板を構成してもよいし、接着材料なしで基板10に形成して2層基板を構成してもよい。
【0044】
導電部14は、第1及び第2の電気的な接続部15、16を有する。第1及び第2の接続部15、16は、ランドとなっていてもよい。その場合、各ランドは、ランドの幅よりも小さい幅を有するラインで接続される。ランドを設けることで、電気的な接続領域を広くすることができる。
【0045】
第1の接続部15は、半導体チップ20と電気的に接続される。詳しくは、第1の接続部15には、ワイヤ26が接続される。第1の接続部15は、半導体チップ20の外側の領域に形成される。
【0046】
第2の接続部16は、半導体装置における外部との電気的な接続部となる。詳しくは、第2の接続部16は、封止材40から露出する。第2の接続部16は、半導体チップ20の内側の領域に形成されてもよい。詳しくは、第2の接続部16は、半導体チップ20の電極22と重なる領域に形成されてもよい。
【0047】
図3に示すように、基板10は、複数の穴18を有する。穴18は、基板10の両面を貫通し、導電部14を露出させている。穴18は、半導体チップ20の内側の領域に設けられてもよい。詳しくは、穴18は、半導体チップ20の電極22と重なる領域に形成されてもよい。図3に示す例では、穴18によって、第2の接続部16が露出している。穴18は、導電部14(図3では第2の接続部16)で塞がれてもよい。
【0048】
半導体チップ20の形状は限定されないが、図1に示すように直方体(立方体を含む)をなすことが多い。半導体チップ20は、図示しないトランジスタやメモリ素子などからなる集積回路が形成されている。図2及び図3に示すように、半導体チップ20は、集積回路と電気的に接続した少なくとも1つ(多くの場合複数)の電極22を有する。電極22は、半導体チップ20の面の端部に、外形の2辺又は4辺(図2では対向する2辺)に沿って配置されてもよいし、面の中央部に形成されてもよい。電極22は、アルミニウム系又は銅系の金属で形成されてもよい。また、半導体チップ20には、電極22の中央部を避けて端部を覆って、パッシベーション膜(図示しない)が形成されている。パッシベーション膜は、例えば、SiO2、SiN、ポリイミド樹脂などで形成することができる。
【0049】
図1に示すように、複数の半導体チップ20を、基板10に平面的に並べて搭載する。半導体チップ20を、電極22が形成された面を基板10とは反対側に向けて配置する。すなわち、半導体チップ20を基板10にフェースアップ実装する。図3に示すように、半導体チップ20を、接着材料21を介して基板10に貼り付けてもよい。
【0050】
図2及び図3に示すように、半導体チップ20と導電部14とを電気的に接続する。ワイヤ26によって両者の電気的な接続を図ってもよい。その場合、ボールボンディング法を適用してもよい。すなわち、図示しないツール(例えばキャピラリ)の外部に引き出したワイヤ26の先端部をボール状に溶融させ、その先端部を導電部14(図2及び図3では第1の接続部15)に熱圧着する(超音波振動も併用すると好ましい)ことで、ワイヤ26を導電部14に電気的に接続してもよい。その後、ワイヤ26を半導体チップ20の方向に引き出して、ワイヤ26の一部を半導体チップ20の電極22にボンディングする。その場合、図2及び3に示すように、予め電極22上にバンプ24を形成しておくことが好ましい。こうすることで、ボンディングの加圧力によって下地となる電極22が損傷するのを防止できる。ワイヤ26を、導電部14、電極22の順番にボンディングした場合、図3に示すように導電部14(詳しくは第1の接続部15)上にはバンプが形成される。
【0051】
上述のように、ワイヤ26を導電部14に先にボンディングすることで、ワイヤ26の立ち上がり部(再結晶により垂直に立ち上がる部分)を、導電部14上に配置することができる。すなわち、電極22上にはワイヤ26の立ち上がり部が形成されない。そのため、後述するバンプ30を、電極22上に、ワイヤ26に重ねるように設けることが可能になる。
【0052】
なお、変形例として、ワイヤ26を電極22、導電部14の順番にボンディングしても構わない。
【0053】
図4に示すように、バンプ30を半導体チップ20の電極22上に設ける。図4に示す例では、バンプ30を、ワイヤ26における電極22にボンディングされた部分に重ねるように設ける。すなわち、図4では、電極22上には、ワイヤボンディング用のバンプ24、ワイヤ26の一部及びバンプ30が積み重ねられている。バンプ30は、ワイヤ26の頂点(ループの最高点)よりも高くなるように形成する。
【0054】
バンプ30は、ワイヤボンディング技術を適用したボールバンプ(例えば金バンプ)であってもよい。その場合、必要であれば、バンプ30をフラットニンブする工程を行ってもよい。
【0055】
あるいは、バンプ30は、ハンダボールを搭載することで電極22上に設けてもよい。その場合、リフロー工程を行うことが好ましいが、本実施の形態によればバンプ30の径が小さくて済むので、リフローによって溶融したバンプ30がワイヤ26に接触するのを確実に防止することができる。あるいは、バンプ30を、メッキ法(電気メッキ法又は無電解メッキ法)を適用することで形成してもよい。
【0056】
図4に示す例では、1つのバンプ30をワイヤ26に重ねているが、これとは別に、複数のバンプ30をワイヤ26に重ねてもよい。すなわち、複数のバンプ30を半導体チップ20上で積み重ねてもよい。こうすることで、所望の高さのバンプを簡単に形成することができる。
【0057】
変形例として、バンプ30をワイヤ26に重ねずに、電極22上に設けても構わない。例えば、1つの電極22の面のうち、一部にワイヤ26を(例えばバンプ24を介して)ボンディングし、他の部分にバンプ30を設ける。こうすることで、特に、ワイヤ26を電極22、導電部14の順番にボンディングした場合、ワイヤ26の立ち上がり部分を損傷させずに、バンプ30を電極22に電気的に接続させることができる。
【0058】
次に、図4に示すように、半導体チップ20を封止する。詳しくは、型(上型50及び下型52)によって、基板10及びバンプ30を挟むことで空間(キャビティ)54を形成し、空間54内に封止材40を充填する。詳しくは、上型50をバンプ40に接触させ、かつ、下型52を基板10に接触させる。上型50は、それぞれのバンプ30の一部を潰してもよい。こうすることで、確実にバンプ30を封止材40から露出させることができる。上型50は、ワイヤ26に非接触にすることが好ましい。なお、上型50及び下型52は、モールド工程に使用される金型を使用することができる。
【0059】
上型50及び下型52で形成した空間54に、封止材40を充填する。封止材40には、樹脂を使用すればよい。その場合、樹脂はモールド樹脂と呼ぶこともできる。本実施の形態では、複数の半導体チップ20を一括封止するので、生産性を向上させることができる。
【0060】
こうして、図5に示すように、基板10上に封止部42を形成する。封止部42における基板10とは反対側の面は、平坦な面であってもよい。バンプ30は、型(上型50)に接触する部分が封止部42からの露出部となっている。
【0061】
図5に示すように、半導体装置1は、複数の半導体チップ20と、基板10と、封止部42と、封止部42の第1の面に露出する導電部14と、封止部42の第2の面に露出するバンプ30と、を含む。本実施の形態では、導電部14は、バンプ30と重なる領域を含むように設けられている。半導体装置1は、複数の個片の半導体装置3を製造するための中間製品である。
【0062】
図5に示すように、半導体装置1を切断する。詳しくは、封止部42及び基板10を切断することで、それぞれの半導体チップ20を備える個片を形成する。切断治具(例えばシリコンウェハの切断に使用されるブレード)56によって切断してもよい。予め切断ライン(図5では2点鎖線に示すライン)が認識できれば、切断の位置決めが容易になる。
【0063】
こうして、図6に示すように、半導体装置3を製造することができる。半導体装置3には、封止部44の第1の面46に導電部14が露出し、第2の面48にバンプ30が露出する。本実施の形態では、封止部44の第1の面46に基板11が設けられている。基板11は、上述の基板10が個片に切断されたもので、半導体装置のインターポーザと呼ぶことができる。
【0064】
導電部14は、封止部44の第1の面46に露出している。図6に示す例では、封止部44の第1の面46に基板11が設けられており、導電部14(第2の接続部16)は基板11の穴18から露出している。導電部14の露出部(第2の接続部16)には、導電材料(例えばメッキ法による金属皮膜)60が形成されてもよい。言い換えれば、穴18内に導電材料60が設けられてもよい。導電材料60の厚みは、基板11の厚み(又は穴18の深さ)よりも薄くてもよいし、厚くてもよいし、又は同じであってもよい。例えば、導電材料60の厚みは、基板11の厚みの約1/2以上であってもよい。導電材料60を設けることで、複数の半導体装置を積み重ねる場合に、上下の半導体装置の電気的な接続を確実に達成することができる。
【0065】
なお、導電材料60を省略する場合には、後述する複数の半導体装置を積層する工程で、穴18内にハンダクリームなどを設ければよい。
【0066】
バンプ30は、封止部44の第2の面48に露出している。バンプ30の露出部には、導電部14と同様に、導電材料(例えばメッキ法による金属皮膜)62が形成されてもよい。なお、半導体装置3は、スタックド型の半導体装置5を製造するための中間製品であってもよい。
【0067】
図7には、複数の個片の半導体装置が積み重ねられたスタックド型の半導体装置が示されている。各半導体装置3の電気的な接続部(導電部14又はバンプ30)にはフラックスと共にハンダが設けられ、これらを加熱して溶融するリフロー工程を行うことで、複数の半導体装置3が電気的に接続される。
【0068】
半導体装置5は、回路基板80に実装されている。回路基板80には、所望の配線パターン82が形成され、配線パターン82と半導体装置5の外部端子70とが電気的に接続される。外部端子70は、最下段の半導体装置3の電気的な接続部(図7では導電部14)に設けられる。半導体装置5と回路基板80との間には、樹脂などの封止材(アンダーフィル材)84を設けることが好ましい。なお、半導体装置5の電気的な接続部(例えば最上段の半導体装置3の電気的な接続部(図7ではバンプ30))は、絶縁材料(例えば絶縁テープ)86で覆うことが好ましい。
【0069】
本実施の形態に係る半導体装置の製造方法によれば、型(例えば上型50及び下型52)によって基板10及びバンプ30を挟むことで形成した空間54に封止材40を充填する。バンプ30の型(例えば上型50)に接触する部分には封止材40が設けられない。そのため、半導体チップ20を封止する封止部44のうち、導電部14とは反対の面からバンプ30を露出させることができる。したがって、封止部44のうち、導電部14の面とバンプ30の面との両方から簡単に電気的な導通を図ることが可能になる。
【0070】
また、これによれば、バンプ30を半導体チップ20の電極22上に設ける。そのため、バンプ30の径が比較的小さくても、簡単にバンプ30をワイヤ26の頂点よりも高くすることができる。したがって、バンプ30の形態の自由度を高めることができる。
【0071】
本実施の形態に係る半導体装置は、上述の製造方法から選択したいずれかの特定事項から導かれる構成を含み、その効果は上述の効果を備える。本実施の形態に係る半導体装置は、上述の製造方法によって製造されるものを含む。
【0072】
本発明は、この実施の形態に限定されるものではなく、様々な形態に適用可能である。以下の実施の形態の説明では、他の実施の形態と共通する事項(構成、作用、機能及び効果)は省略する。なお、本発明は、複数の実施の形態を組み合わせることで達成される事項も含む。
【0073】
(第2の実施の形態)
図8は、本発明の第2の実施の形態に係る半導体装置を示す図である。本実施の形態に係る半導体装置の製造方法では、基板10(又は基板11)を剥離する工程をさらに含む。すなわち、複数の半導体チップ20を封止する封止部42を形成した後、切断工程の前(又は切断工程の後)に基板10(又は基板11)を剥がす。こうすることで、導電部14を簡単に露出させることができる。
【0074】
基板10の材料は限定されないが、剥離できる程度の可撓性を有することが好ましい。例えば、基板10は、テープであってもよい。また、基板10は、エネルギー(例えば光(紫外線など))を加えることで保持力が低下する性質を有してもよい。例えば、基板10は、紫外線硬化型の樹脂で形成してもよい。
【0075】
導電部14の材料及び形成方法として、基板10から剥離しやすい材料及び形成方法を選ぶことが好ましい。例えば、導電部14を、紫外線硬化型の接着材料によって基板10に保持させておき、後工程で紫外線を照射して基板10を剥離してもよい。
【0076】
封止工程後であって切断工程前に、基板10を剥がしてもよい。導電部14は封止部42によって支持されるので、基板10を剥がすことで導電部14を封止部42の面から露出させることができる。また、半導体チップ20をフェースアップ実装させた場合には、基板10を剥がすことで半導体チップ20の一部を露出させてもよい。基板10が紫外線硬化型の樹脂で形成される場合には、紫外線を照射することで基板10における導電部14の保持力を低下させてもよい。こうすることで、簡単に基板10を剥がすことができる。
【0077】
(第3の実施の形態)
図9は、本発明の第3の実施の形態に係る半導体装置を示す図である。本実施の形態に係る半導体装置の製造方法では、導電部114は半導体チップ20の外側の領域に設けられている。図9に示す例では、導電部114は、半導体チップ20の外側の領域のみに形成されている。基板11が設けられる場合、穴18は、半導体チップ20の外側の領域で導電部114を露出する。
【0078】
図9に示すように、導電部114はランドであってもよい。1つの半導体チップ20に対応して、複数のランドが設けられる。その場合、ランド自体が、第1の実施の形態で説明した第1及び第2の接続部15、16に相当する。詳しくは、ランドの封止部44側の面にワイヤ26が電気的な接続され、ランドの基板11側の面が穴18から露出する。
【0079】
複数のランドは、半導体チップ20の周囲(例えば半導体チップの対向する2辺の側)に複数行複数列(マトリクス状)に配置してもよい。こうすることで、導電部114のピッチ変換が可能になる。したがって、半導体装置の電気的な接続部を一定の面として提供することができ、設計自由度が大幅に向上する。ランドの平面形状は、円形、角形(例えば三角形又は四角形)又はそれらの組み合わせ形状のいずれであってもよい。なお、導電部114のその他の形態は、上述の導電部14と同様であってもよい。
【0080】
本発明の実施の形態に係る半導体装置を有する電子機器として、図10にはノート型パーソナルコンピュータ1000が示され、図11には携帯電話2000が示されている。
【0081】
本発明は、上述した実施の形態に限定されるものではなく、種々の変形が可能である。例えば、本発明は、実施の形態で説明した構成と実質的に同一の構成(例えば、機能、方法及び結果が同一の構成、あるいは目的及び結果が同一の構成)を含む。また、本発明は、実施の形態で説明した構成の本質的でない部分を置き換えた構成を含む。また、本発明は、実施の形態で説明した構成と同一の作用効果を奏する構成又は同一の目的を達成することができる構成を含む。また、本発明は、実施の形態で説明した構成に公知技術を付加した構成を含む。
【図面の簡単な説明】
【図1】図1は、本発明の第1の実施の形態に係る半導体装置の製造方法を示す図である。
【図2】図2は、本発明の第1の実施の形態に係る半導体装置の製造方法を示す図である。
【図3】図3は、図2のIII−III線断面図である。
【図4】図4は、本発明の第1の実施の形態に係る半導体装置の製造方法を示す図である。
【図5】図5は、本発明の第1の実施の形態に係る半導体装置の製造方法を示す図である。
【図6】図6は、本発明の第1の実施の形態に係る半導体装置を示す図である。
【図7】図7は、本発明の第1の実施の形態に係る半導体装置を示す図である。
【図8】図8は、本発明の第2の実施の形態に係る半導体装置を示す図である。
【図9】図9は、本発明の第3の実施の形態に係る半導体装置を示す図である。
【図10】図10は、本発明の実施の形態に係る電子機器を示す図である。
【図11】図11は、本発明の実施の形態に係る電子機器を示す図である。
【符号の説明】
10 基板
11 基板
14 導電部
18 穴
20 半導体チップ
26 ワイヤ
30 バンプ
40 封止材
42 封止部
44 封止部
46 第1の面
48 第2の面
50 上型
52 下型
54 空間
114 導電部
Claims (16)
- (a)半導体チップを、ワイヤによって基板の導電部に電気的に接続させ、
(b)バンプを、前記ワイヤの頂点よりも高くなるように前記半導体チップの電極上に設け、
(c)型によって前記基板及び前記バンプを挟むことで封止材の空間を形成し、
(d)前記空間に前記封止材を充填することで、前記半導体チップを封止するとともに、前記バンプの前記型に接触する部分を前記封止材から露出させることを含み、
前記基板は、前記導電部を露出する穴を有する半導体装置の製造方法。 - 請求項1に記載の半導体装置の製造方法において、
前記導電部は、前記半導体チップの外側の領域に設けられてなる半導体装置の製造方法。 - 請求項2記載の半導体装置の製造方法において、
前記基板の前記穴によって、前記導電部を前記半導体チップの外側の領域で露出させる半導体装置の製造方法。 - 請求項2又は請求項3に記載の半導体装置の製造方法において、
前記導電部は、ランドとして構成されてなる半導体装置の製造方法。 - 請求項1から請求項3のいずれかに記載の半導体装置の製造方法において、
前記導電部は、配線パターンとして構成されてなる半導体装置の製造方法。 - 請求項1から請求項5のいずれかに記載の半導体装置の製造方法において、
前記(a)工程で、前記導電部に前記ワイヤの端部をボンディングした後、前記ワイヤを前記半導体チップの方向に引き出して、前記ワイヤの一部を前記半導体チップの前記電極にボンディングする半導体装置の製造方法。 - 請求項1から請求項6のいずれかに記載の半導体装置の製造方法において、
前記(b)工程で、前記バンプを、前記ワイヤにおける前記電極にボンディングされた部分に重ねるように設ける半導体装置の製造方法。 - 請求項1から請求項7のいずれかに記載の半導体装置の製造方法において、
前記(a)工程で、複数の半導体チップを、前記基板上で平面的に並べて配置し、
前記(d)工程後に、
(e)前記封止材を切断することで、それぞれの前記半導体チップを備える個片にすることをさらに含む半導体装置の製造方法。 - 半導体チップと、
前記半導体チップの少なくとも一部を封止する封止部と、
前記封止部の第1の面に露出してなり、前記封止部内でワイヤを介して前記半導体チップと電気的に接続されてなる導電部と、
前記封止部の前記第1の面とは反対の第2の面のうち、前記半導体チップの内側の領域に露出してなり、前記半導体チップ上で突起してなるバンプと、
前記封止部の前記第1の面に設けられた、前記導電部を露出する穴を有する基板と、
を有する半導体装置。 - 請求項9に記載の半導体装置において、
前記導電部は、前記半導体チップの外側の領域に設けられてなる半導体装置。 - 請求項10記載の半導体装置において、
前記基板の前記穴は、前記導電部を前記半導体チップの外側の領域で露出してなる半導体装置。 - 請求項10又は請求項11に記載の半導体装置において、
前記導電部は、ランドとして構成されてなる半導体装置。 - 請求項9から請求項11のいずれかに記載の半導体装置において、
前記導電部は、前記配線パターンとして構成されてなる半導体装置。 - 請求項9から請求項13のいずれかに記載の複数の半導体装置が積み重ねられてなる半導体装置。
- 請求項9から請求項13のいずれかに記載の半導体装置が実装された回路基板。
- 請求項9から請求項13のいずれかに記載の半導体装置を有する電子機器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002061469A JP3972183B2 (ja) | 2002-03-07 | 2002-03-07 | 半導体装置及びその製造方法、回路基板並びに電子機器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002061469A JP3972183B2 (ja) | 2002-03-07 | 2002-03-07 | 半導体装置及びその製造方法、回路基板並びに電子機器 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003258011A JP2003258011A (ja) | 2003-09-12 |
JP3972183B2 true JP3972183B2 (ja) | 2007-09-05 |
Family
ID=28670338
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002061469A Expired - Fee Related JP3972183B2 (ja) | 2002-03-07 | 2002-03-07 | 半導体装置及びその製造方法、回路基板並びに電子機器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3972183B2 (ja) |
Families Citing this family (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7915085B2 (en) | 2003-09-18 | 2011-03-29 | Cree, Inc. | Molded chip fabrication method |
US9159888B2 (en) | 2007-01-22 | 2015-10-13 | Cree, Inc. | Wafer level phosphor coating method and devices fabricated utilizing method |
US8232564B2 (en) | 2007-01-22 | 2012-07-31 | Cree, Inc. | Wafer level phosphor coating technique for warm light emitting diodes |
US10505083B2 (en) | 2007-07-11 | 2019-12-10 | Cree, Inc. | Coating method utilizing phosphor containment structure and devices fabricated using same |
JP4550102B2 (ja) * | 2007-10-25 | 2010-09-22 | スパンション エルエルシー | 半導体パッケージ及びその製造方法、半導体パッケージを備える半導体装置 |
US9041285B2 (en) | 2007-12-14 | 2015-05-26 | Cree, Inc. | Phosphor distribution in LED lamps using centrifugal force |
US8167674B2 (en) | 2007-12-14 | 2012-05-01 | Cree, Inc. | Phosphor distribution in LED lamps using centrifugal force |
US8878219B2 (en) | 2008-01-11 | 2014-11-04 | Cree, Inc. | Flip-chip phosphor coating method and devices fabricated utilizing method |
JP5248918B2 (ja) * | 2008-05-28 | 2013-07-31 | 新光電気工業株式会社 | 電子部品装置及びその製造方法 |
JP2011134850A (ja) * | 2009-12-24 | 2011-07-07 | Hitachi Chem Co Ltd | 半導体装置、半導体素子搭載用配線基材及びそれらの製造法 |
US10546846B2 (en) | 2010-07-23 | 2020-01-28 | Cree, Inc. | Light transmission control for masking appearance of solid state light sources |
US9166126B2 (en) | 2011-01-31 | 2015-10-20 | Cree, Inc. | Conformally coated light emitting devices and methods for providing the same |
US9786811B2 (en) | 2011-02-04 | 2017-10-10 | Cree, Inc. | Tilted emission LED array |
US10842016B2 (en) | 2011-07-06 | 2020-11-17 | Cree, Inc. | Compact optically efficient solid state light source with integrated thermal management |
USD700584S1 (en) | 2011-07-06 | 2014-03-04 | Cree, Inc. | LED component |
-
2002
- 2002-03-07 JP JP2002061469A patent/JP3972183B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2003258011A (ja) | 2003-09-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN104253115B (zh) | 用于半导体封装中减小的管芯到管芯间隔的底部填充材料流控制 | |
KR101895019B1 (ko) | 영역 어레이 유닛 컨넥터를 갖는 적층 가능한 몰딩된 마이크로전자 패키지 | |
TWI379394B (en) | Substrate having single patterned metal foil, and package applied with the same, and methods of manufacturing the substrate and package | |
US6621172B2 (en) | Semiconductor device and method of fabricating the same, circuit board, and electronic equipment | |
JP3972183B2 (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
KR20110084444A (ko) | 유연하고 적층 가능한 반도체 다이 패키지들, 이를 사용한 시스템들 및 이를 제조하는 방법들 | |
JP2003249607A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
JP2002208656A (ja) | 半導体装置 | |
JP2000138313A (ja) | 半導体装置及びその製造方法 | |
JP2002343899A (ja) | 半導体パッケージ用基板、半導体パッケージ | |
JP3972182B2 (ja) | 半導体装置の製造方法 | |
US8217517B2 (en) | Semiconductor device provided with wire that electrically connects printed wiring board and semiconductor chip each other | |
JP4494249B2 (ja) | 半導体装置 | |
CN114582731A (zh) | 一种层叠封装的下封装体结构及其形成方法 | |
JP5389752B2 (ja) | 電子部品パッケージの製造方法 | |
TWI710078B (zh) | 導線貫穿模具連接之設備及方法 | |
JP2002368155A (ja) | 配線基板、半導体装置及び配線基板の製造方法 | |
JP2005109088A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
JP3666462B2 (ja) | 半導体装置の製造方法 | |
JP2006202997A (ja) | 半導体装置およびその製造方法 | |
JP3781998B2 (ja) | 積層型半導体装置の製造方法 | |
JP2007150346A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
JP2006032871A (ja) | 半導体装置 | |
JP7499114B2 (ja) | 半導体装置及びその製造方法 | |
JP2011243800A (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050124 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20051220 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070219 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070228 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070412 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070516 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070529 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100622 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110622 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110622 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120622 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130622 Year of fee payment: 6 |
|
LAPS | Cancellation because of no payment of annual fees |