JP7455393B2 - Ｌｅｄパッケージ構造及びその製造方法 - Google Patents
Ｌｅｄパッケージ構造及びその製造方法 Download PDFInfo
- Publication number
- JP7455393B2 JP7455393B2 JP2021055997A JP2021055997A JP7455393B2 JP 7455393 B2 JP7455393 B2 JP 7455393B2 JP 2021055997 A JP2021055997 A JP 2021055997A JP 2021055997 A JP2021055997 A JP 2021055997A JP 7455393 B2 JP7455393 B2 JP 7455393B2
- Authority
- JP
- Japan
- Prior art keywords
- hole
- sub
- electrode layer
- layer
- conductive material
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 21
- 239000000758 substrate Substances 0.000 claims description 84
- 239000002184 metal Substances 0.000 claims description 66
- 229910052751 metal Inorganic materials 0.000 claims description 66
- 239000004065 semiconductor Substances 0.000 claims description 62
- 239000004020 conductor Substances 0.000 claims description 42
- 238000000034 method Methods 0.000 claims description 16
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 11
- 229910052710 silicon Inorganic materials 0.000 claims description 11
- 239000010703 silicon Substances 0.000 claims description 11
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical group [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 5
- 229910001030 Iron–nickel alloy Inorganic materials 0.000 claims description 5
- 229910052802 copper Inorganic materials 0.000 claims description 5
- 239000010949 copper Substances 0.000 claims description 5
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 claims description 3
- 239000000976 ink Substances 0.000 claims description 3
- 229910052709 silver Inorganic materials 0.000 claims description 3
- 239000004332 silver Substances 0.000 claims description 3
- 230000000149 penetrating effect Effects 0.000 claims description 2
- 239000000463 material Substances 0.000 description 2
- 229910001374 Invar Inorganic materials 0.000 description 1
- 239000003086 colorant Substances 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 230000035699 permeability Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
- H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
- H01L33/382—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
- H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/483—Containers
- H01L33/486—Containers adapted for surface mounting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
- H01L2933/0008—Processes
- H01L2933/0033—Processes relating to semiconductor body packages
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
- H01L2933/0008—Processes
- H01L2933/0033—Processes relating to semiconductor body packages
- H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Led Device Packages (AREA)
- Led Devices (AREA)
Description
本発明は、発光ダイオード（ＬＥＤ）パッケージ構造及びその製造方法に関する。
ＬＥＤは半導体材料で作られた発光ダイオードである。ＬＥＤを使用すると、赤、緑、黄色及び青を含む様々な異なる色の光を生成することができる。操作時に、順方向バイアス電圧を半導体材料のＰ－Ｎ接合に印加すると、ＬＥＤは発光する。
ＬＥＤは、電力消費が少なく、輝度が高く、電圧が低く、集積回路との組み合わせが容易で、駆動が簡単で、使用寿命が長いといった長所を有する。そのため、既に照明装置や各種産業において幅広く応用されている。
ＬＥＤは、電力消費が少なく、輝度が高く、電圧が低く、集積回路との組み合わせが容易で、駆動が簡単で、使用寿命が長いといった長所を有する。そのため、既に照明装置や各種産業において幅広く応用されている。
従来のＬＥＤのパッケージング方式は、ワイヤーボンディングによりＬＥＤの電極とパッケージ基板を接続するものであった。即ち、図１に示すように、ＬＥＤ１の頂部電極１０はボンディングワイヤーによりパッケージ基板２に電気的に接続する。
このような方式では、複数のＬＥＤを１つ１つワイヤーボンディングを行う必要があるため、マルチチップの応用に対するニーズはあるが、生産速度と歩留まり率への要求に満足に答えられないという問題が生じている。しかも、ワイヤーボンディング方式では、体積を小型化するのが難しく、インピーダンスが高いため、軽くて、薄くて、小さくて明るいＬＥＤというニーズを満たすことも難しい。
このような方式では、複数のＬＥＤを１つ１つワイヤーボンディングを行う必要があるため、マルチチップの応用に対するニーズはあるが、生産速度と歩留まり率への要求に満足に答えられないという問題が生じている。しかも、ワイヤーボンディング方式では、体積を小型化するのが難しく、インピーダンスが高いため、軽くて、薄くて、小さくて明るいＬＥＤというニーズを満たすことも難しい。
本発明が解決しようとする課題は、従来技術の有する上述の欠点に対し、歩留まり率を向上させ、構造を簡素化したＬＥＤパッケージ構造及びその製造方法を提供することにある。
本発明のＬＥＤパッケージ構造は、シリコンからなる半導体基板、絶縁層、第１パターン電極層、第２パターン電極層及び３つのＬＥＤを含む。半導体基板はその基板自体を貫通するシリコン貫通電極（ＴＳＶ）として１つの第１貫通孔及び３つの第２貫通孔を有し、各第２貫通孔は相互に連通する第１副貫通孔及び第２副貫通孔を含む。第１副貫通孔は半導体基板の頂面側に設けられ、第２副貫通孔は半導体基板の底面側に設けられ、第１副貫通孔の断面積は第２副貫通孔の断面積より大きい。絶縁層は半導体基板の表面並びに第１貫通孔、第１副貫通孔及び第２副貫通孔の内壁に設けられ、第１貫通孔及び第２副貫通孔には絶縁層を被覆する導電材料が完全に充填される。第１パターン電極層は半導体基板の頂面に設けられるとともに、前記第１貫通孔内の導電材料に電気的に接続される。第２パターン電極層は半導体基板の底面に設けられるとともに、第１貫通孔及び第２副貫通孔内の導電材料に電気的に接続される。全てのＬＥＤは第２貫通孔の第１副貫通孔内にそれぞれ設けられるとともに、第２副貫通孔内の導電材料にそれぞれ電気的に接続される。前記ＬＥＤは、１つの第１金属層及び２つの第２金属層を含み、前記第２金属層はそれぞれ前記第１金属層の上表面及び下表面に位置し、前記第１金属層はニッケル－鉄合金であり、前記第２金属層は銅であり、前記第２金属層、前記第１金属層、前記第２金属層の厚さの比率は１：２.５～３.５：１であり、前記第１副貫通孔内に位置する金属組合せ基板と、前記金属組合せ基板上に位置するとともに、前記第１副貫通孔内に位置するエピタキシャル電極層と、前記エピタキシャル電極層上に設けられるとともに、前記第１副貫通孔内に位置する電極ユニットと、前記金属組合せ基板、前記第１貫通孔内の導電材料、前記エピタキシャル電極層、前記電極ユニット及び前記第１パターン電極層を覆うとともに、前記第１貫通孔内の導電材料及び当該導電材料に対し囲繞しつつ電気的に接続される前記第１パターン電極層と１つの前記第１貫通孔内の前記電極ユニットとに電気的に接続され、さらに別の前記第１パターン電極層と残り２つの前記第１副貫通孔内のそれぞれの前記電極ユニットとに電気的に接続される透明導電層とを含む。
本発明の一実施形態において、ＬＥＤパッケージ構造は、前記第２パターン電極層上に設けられるとともに、前記第２パターン電極層に電気的に接続される複数の導電パッドをさらに含む。
本発明の一実施形態において、ＬＥＤは赤色ＬＥＤ、緑色ＬＥＤ及び青色ＬＥＤを含む。
本発明の一実施形態において、導電材料は銀ペーストである。
本発明の一実施形態において、第１パターン電極層及び第２パターン電極層は導電性インクである。
本発明のＬＥＤパッケージ構造の製造方法は、始めのステップでは、複数の半導体基板を備えるシリコンからなる半導体ウェハーを用意する。次のステップでは、半導体基板を貫通するシリコン貫通電極（ＴＳＶ）として１つの第１貫通孔及び３つの第２貫通孔を形成し、各第２貫通孔は相互に連通する第１副貫通孔及び第２副貫通孔を含み、第１副貫通孔は半導体基板の頂面に近く、第２副貫通孔は半導体基板の底面に近く、第１副貫通孔の断面積は第２副貫通孔の断面積より大きい。続いて、各半導体基板の表面並びに第１貫通孔、第１副貫通孔及び第２副貫通孔の内壁に絶縁層を形成する。続いて、半導体基板の頂面に第１パターン電極層を形成する。続いて、第１貫通孔及び第２副貫通孔内に、絶縁層を被覆する導電材料を充填するとともに、前記第１貫通孔内の導電材料と第１パターン電極層を電気的に接続させる。続いて、半導体基板の底面に第２パターン電極層を形成するとともに、第２パターン電極層と第１貫通孔及び第２副貫通孔内の導電材料を電気的に接続させる。さらに、３つのＬＥＤを各半導体基板の第２貫通孔の第１副貫通孔内にそれぞれ形成するとともに、全てのＬＥＤと第２副貫通孔内の導電材料を電気的接続させる。最後に、全ての半導体基板を分離する。
前記ＬＥＤは、１つの第１金属層及び２つの第２金属層を含み、前記２つの第２金属層はそれぞれ前記第１金属層の上表面及び下表面に位置し、前記第１金属層はニッケル－鉄合金であり、前記第２金属層は銅であり、前記第２金属層、前記第１金属層、前記第２金属層の厚さの比率は１：２.５～３.５：１であり、前記第１副貫通孔内に位置する、金属組合せ基板と、前記金属組合せ基板上に位置するとともに、前記第１副貫通孔内に位置する、エピタキシャル電極層と、前記エピタキシャル電極層上に設けられるとともに、前記第１副貫通孔内に位置する電極ユニットと、前記金属組合せ基板、前記第１貫通孔内の導電材料、前記エピタキシャル電極層、前記電極ユニット及び前記第１パターン電極層を覆うとともに、前記第１貫通孔内の導電材料及び当該導電材料に対し囲繞しつつ電気的に接続される前記第１パターン電極層と１つの前記第１副貫通孔内の前記電極ユニットとに電気的に接続され、さらに別の前記第１パターン電極層と残り２つの前記第１副貫通孔内のそれぞれの前記電極ユニットとに電気的に接続される透明導電層とを含む。
前記ＬＥＤは、１つの第１金属層及び２つの第２金属層を含み、前記２つの第２金属層はそれぞれ前記第１金属層の上表面及び下表面に位置し、前記第１金属層はニッケル－鉄合金であり、前記第２金属層は銅であり、前記第２金属層、前記第１金属層、前記第２金属層の厚さの比率は１：２.５～３.５：１であり、前記第１副貫通孔内に位置する、金属組合せ基板と、前記金属組合せ基板上に位置するとともに、前記第１副貫通孔内に位置する、エピタキシャル電極層と、前記エピタキシャル電極層上に設けられるとともに、前記第１副貫通孔内に位置する電極ユニットと、前記金属組合せ基板、前記第１貫通孔内の導電材料、前記エピタキシャル電極層、前記電極ユニット及び前記第１パターン電極層を覆うとともに、前記第１貫通孔内の導電材料及び当該導電材料に対し囲繞しつつ電気的に接続される前記第１パターン電極層と１つの前記第１副貫通孔内の前記電極ユニットとに電気的に接続され、さらに別の前記第１パターン電極層と残り２つの前記第１副貫通孔内のそれぞれの前記電極ユニットとに電気的に接続される透明導電層とを含む。
本発明の一実施形態において、ＬＥＤパッケージ構造の製造方法はさらに、各半導体基板上の第２パターン電極層上に複数の導電パッドを形成するとともに、全ての導電パッドと第２パターン電極層を電気的に接続させるステップを含む。
本発明のＬＥＤパッケージ構造及びその製造方法によれば、シリコン貫通電極（ＴＳＶ）技術を利用して歩留まり率を向上させ、構造を簡素化することができる。
以下、本発明の実施形態について、関連する図を合わせてさらなる説明を加える。
図面及び明細書においては、可能な限り、同じ符号で同一又は同様の部材を示す。図面においては、簡潔性及び利便性のため、形状及び厚さが拡大表示されることがある。特に図で表示されていない、或いは明細書に記載されていない要素は、当業者であれば知る形態であると解釈できる。当業者は本発明の内容に基づいて様々な変更や修正を行うことができる。
図面及び明細書においては、可能な限り、同じ符号で同一又は同様の部材を示す。図面においては、簡潔性及び利便性のため、形状及び厚さが拡大表示されることがある。特に図で表示されていない、或いは明細書に記載されていない要素は、当業者であれば知る形態であると解釈できる。当業者は本発明の内容に基づいて様々な変更や修正を行うことができる。
１つの要素が『・・・上にある』と記述されている場合、一般的には当該要素が直接別の要素上にあることを指し、その他の要素が両者の中間に存在するという場合もある。
これに対し、１つの要素が『直接』別の要素にあるという記述の場合、その他の要素は両者の中間に存在することはできない。
本文で用いられる『及び／又は』は列挙された関連項目中の１つ又は複数のいかなる組み合わせも含む。
これに対し、１つの要素が『直接』別の要素にあるという記述の場合、その他の要素は両者の中間に存在することはできない。
本文で用いられる『及び／又は』は列挙された関連項目中の１つ又は複数のいかなる組み合わせも含む。
以下の文中における“一つの実施形態”又は“一実施形態”という記述は少なくとも１つの実施形態内において関連する特定の素子、構造又は特徴のことを指す。したがって、以下の文中において多くの箇所にある“一つの実施形態”又は“一実施形態”といった複数の記述は同一実施形態に対するものではない。さらに、１つ又は複数の実施形態における特定の部材、構造及び特徴は適切な方式に基づいて組み合わせることができる。
特に説明がない限り、いくつかの条件句或いは助詞、例えば「できる（ｃａｎ）」、「可能性がある（ｃｏｕｌｄ）」、「かもしれない（ｍｉｇｈｔ）」、或いは「してよい（ｍａｙ）」等は、通常は本発明の実施形態を表現するが、不要な可能性もある特徴、部材或いは工程と解釈してもよい。その他の実施形態において、これらの特徴、部材、或いは工程は不要な場合もある。
図２は本発明のＬＥＤパッケージ構造の一実施形態における断面図である。
図２を参照すると、ＬＥＤパッケージ構造３は、半導体基板３０、絶縁層３１、第１パターン電極層３２、第２パターン電極層３３、３つのＬＥＤ３４及び導電材料３５を含む。
第１パターン電極層３２及び第２パターン電極層３３は導電性インクであってもよいが、これに限定されない。導電材料３５は銀ペーストであるが、これに限定されない。ＬＥＤ３４は赤色ＬＥＤ、緑色ＬＥＤ及び青色ＬＥＤを含む。
半導体基板３０は、その基板自体を貫通する１つの第１貫通孔３０１及び３つの第２貫通孔３０２を有し、各第２貫通孔３０２は相互に連通する第１副貫通孔３０２１及び第２副貫通孔３０２２を含む。第１副貫通孔３０２１は半導体基板３０の頂面側に設けられ、第２副貫通孔３０２２は半導体基板３０の底面側に設けられ、第１副貫通孔３０２１の断面積は第２副貫通孔３０２２の断面積より大きい。
絶縁層３１は半導体基板３０の表面並びに第１貫通孔３０１、第１副貫通孔３０２１及び第２副貫通孔３０２２の内壁に設けられ、第１貫通孔３０１及び第２副貫通孔３０２２には絶縁層３１を被覆する導電材料３５が完全に充填される。
第１パターン電極層３２は半導体基板３０の頂面に第２貫通孔３０２の開口部を避けて設けられるとともに、その一部が第１貫通孔３０１内の導電材料３５に電気的に接続される。
第２パターン電極層３３は半導体基板３０の底面に設けられるとともに、第１貫通孔３０１及び第２副貫通孔３０２２内の導電材料３５に電気的に接続される。
全てのＬＥＤ３４は第２貫通孔３０２の第１副貫通孔３０２１内にそれぞれ設けられるとともに、第２副貫通孔３０２２内の導電材料３５にそれぞれ電気的に接続される。
また、ＬＥＤパッケージ構造３は、第２パターン電極層３３上に設けられるとともに、第２パターン電極層３３に電気的に接続される複数の導電パッド３６をさらに含む。
例えば、半導体基板３０はシリコン基板であり、第１貫通孔３０１及び第２貫通孔３０２はシリコン貫通孔である。ワイヤーボンディング技術に対し、ＬＥＤパッケージ構造３はＴＳＶ技術を利用して歩留まり率を向上させ、構造を簡素化する。
図２を参照すると、ＬＥＤパッケージ構造３は、半導体基板３０、絶縁層３１、第１パターン電極層３２、第２パターン電極層３３、３つのＬＥＤ３４及び導電材料３５を含む。
第１パターン電極層３２及び第２パターン電極層３３は導電性インクであってもよいが、これに限定されない。導電材料３５は銀ペーストであるが、これに限定されない。ＬＥＤ３４は赤色ＬＥＤ、緑色ＬＥＤ及び青色ＬＥＤを含む。
半導体基板３０は、その基板自体を貫通する１つの第１貫通孔３０１及び３つの第２貫通孔３０２を有し、各第２貫通孔３０２は相互に連通する第１副貫通孔３０２１及び第２副貫通孔３０２２を含む。第１副貫通孔３０２１は半導体基板３０の頂面側に設けられ、第２副貫通孔３０２２は半導体基板３０の底面側に設けられ、第１副貫通孔３０２１の断面積は第２副貫通孔３０２２の断面積より大きい。
絶縁層３１は半導体基板３０の表面並びに第１貫通孔３０１、第１副貫通孔３０２１及び第２副貫通孔３０２２の内壁に設けられ、第１貫通孔３０１及び第２副貫通孔３０２２には絶縁層３１を被覆する導電材料３５が完全に充填される。
第１パターン電極層３２は半導体基板３０の頂面に第２貫通孔３０２の開口部を避けて設けられるとともに、その一部が第１貫通孔３０１内の導電材料３５に電気的に接続される。
第２パターン電極層３３は半導体基板３０の底面に設けられるとともに、第１貫通孔３０１及び第２副貫通孔３０２２内の導電材料３５に電気的に接続される。
全てのＬＥＤ３４は第２貫通孔３０２の第１副貫通孔３０２１内にそれぞれ設けられるとともに、第２副貫通孔３０２２内の導電材料３５にそれぞれ電気的に接続される。
また、ＬＥＤパッケージ構造３は、第２パターン電極層３３上に設けられるとともに、第２パターン電極層３３に電気的に接続される複数の導電パッド３６をさらに含む。
例えば、半導体基板３０はシリコン基板であり、第１貫通孔３０１及び第２貫通孔３０２はシリコン貫通孔である。ワイヤーボンディング技術に対し、ＬＥＤパッケージ構造３はＴＳＶ技術を利用して歩留まり率を向上させ、構造を簡素化する。
本発明のある実施形態において、各ＬＥＤ３４は金属組合せ基板３４１、エピタキシャル電極層３４２、電極ユニット３４３及び透明導電層３４４を含む。
金属組合せ基板３４１は、１つの第１金属層及び２つの第２金属層を含む。第２金属層はそれぞれ第１金属層の上表面及び下表面に位置する。第１金属層はニッケル－鉄合金であり、そのニッケル‐鉄合金はインバー（Ｉｎｖａｒ）であり、第２金属層は銅である。
金属組合せ基板３４１の第２金属層、第１金属層、第２金属層の厚さの比率は１：２.５～３.５：１である。
金属組合せ基板３４１は第１副貫通孔３０２１内に位置する。また、金属組合せ基板３４１は高い熱伝導係数、低い膨張係数及び初透磁率を有する。
エピタキシャル電極層３４２は金属組合せ基板３４１上に位置するとともに、第１副貫通孔３０２１内に位置する。
電極ユニット３４３はエピタキシャル電極層３４２上に設けられるとともに、第１副貫通孔３０２１内に位置する。
透明導電層３４４は、金属組合せ基板３４１、第１貫通孔３０１内の導電材料３５、エピタキシャル電極層３４２、電極ユニット３４３及び第１パターン電極層３２を覆うとともに、第１貫通孔３０１内の導電材料３５及びこれを囲繞しつつこれに電気的に接続された第１パターン電極層３２と１つの第１副貫通孔３０２１内の電極ユニット３４３とに電気的に接続されるとともに、半導体基板３０の頂面に別に形成された第１パターン電極層３２と残り２つの第１副貫通孔３０２１内の電極ユニット３４３とに電気的に接続されている。
金属組合せ基板３４１は、１つの第１金属層及び２つの第２金属層を含む。第２金属層はそれぞれ第１金属層の上表面及び下表面に位置する。第１金属層はニッケル－鉄合金であり、そのニッケル‐鉄合金はインバー（Ｉｎｖａｒ）であり、第２金属層は銅である。
金属組合せ基板３４１の第２金属層、第１金属層、第２金属層の厚さの比率は１：２.５～３.５：１である。
金属組合せ基板３４１は第１副貫通孔３０２１内に位置する。また、金属組合せ基板３４１は高い熱伝導係数、低い膨張係数及び初透磁率を有する。
エピタキシャル電極層３４２は金属組合せ基板３４１上に位置するとともに、第１副貫通孔３０２１内に位置する。
電極ユニット３４３はエピタキシャル電極層３４２上に設けられるとともに、第１副貫通孔３０２１内に位置する。
透明導電層３４４は、金属組合せ基板３４１、第１貫通孔３０１内の導電材料３５、エピタキシャル電極層３４２、電極ユニット３４３及び第１パターン電極層３２を覆うとともに、第１貫通孔３０１内の導電材料３５及びこれを囲繞しつつこれに電気的に接続された第１パターン電極層３２と１つの第１副貫通孔３０２１内の電極ユニット３４３とに電気的に接続されるとともに、半導体基板３０の頂面に別に形成された第１パターン電極層３２と残り２つの第１副貫通孔３０２１内の電極ユニット３４３とに電気的に接続されている。
図３ａから図３ｈは、本発明の一実施形態を示すＬＥＤパッケージ構造の製造方法の各ステップにおける断面図である。
図４は、図３ｂに示すステップにおける平面図である。図５は、図３ｃに示すステップにおける平面図である。図６は、図３ｄに示すステップにおける平面図である。図７は、図３ｅに示すステップにおける平面図である。図８は、図３ｆに示すステップにおける底面図である。図９は、図３ｇに示すステップにおける平面図である。図１０は、図３ｈに示すステップにおける底面図である。
図４は、図３ｂに示すステップにおける平面図である。図５は、図３ｃに示すステップにおける平面図である。図６は、図３ｄに示すステップにおける平面図である。図７は、図３ｅに示すステップにおける平面図である。図８は、図３ｆに示すステップにおける底面図である。図９は、図３ｇに示すステップにおける平面図である。図１０は、図３ｈに示すステップにおける底面図である。
以下に本発明のＬＥＤパッケージ構造３の製造方法を紹介する。
まず、図３ａに示すように、複数の半導体基板３０を備える半導体ウェハー４（図４）を用意する。
次に、図３ｂ及び図４に示すように、半導体基板３０を貫通する１つの第１貫通孔３０１及び３つの第２貫通孔３０２を形成する。各第２貫通孔３０２は相互に連通する第１副貫通孔３０２１及び第２副貫通孔３０２２を含み、第１副貫通孔３０２１は半導体基板３０の頂面に近く、第２副貫通孔３０２２は半導体基板３０の底面に近く、第１副貫通孔３０２１の断面積は第２副貫通孔３０２２の断面積より大きい。
続いて、図３ｃ及び図５に示すように、各半導体基板３０の表面並びに第１貫通孔３０１、第１副貫通孔３０２１及び第２副貫通孔３０２２の内壁に絶縁層３１を形成する。続いて、図３ｄ及び図６に示すように、半導体基板３０の頂面の第１貫通孔３０１の開口部周囲に第１パターン電極層３２を形成する。
続いて、図３ｅ及び図７に示すように、第１貫通孔３０１及び第２副貫通孔３０２２内に、絶縁層３１を被覆する導電材料３５を形成するとともに、第１貫通孔３０１内の導電材料３５と第１パターン電極層３２を電気的に接続させる。
続いて、図３ｆ及び図８に示すように、半導体基板３０の底面に第２パターン電極層３３を形成するとともに、第２パターン電極層３３と第１貫通孔３０１及び第２副貫通孔３０２２内の導電材料３５を電気的に接続させる。
さらに、図３ｇ及び図９に示すように、３つのＬＥＤ３４を各半導体基板３０の全ての第２貫通孔３０２の第１副貫通孔３０２１内にそれぞれ形成するとともに、全てのＬＥＤ３４と第２副貫通孔３０２２内の導電材料３５を電気的に接続させる。
そして、図３ｈ及び図１０に示すように、各半導体基板３０上の第２パターン電極層３３上に複数の導電パッド３６を形成するとともに、全ての導電パッド３６と第２パターン電極層３３を電気的に接続させる。
最後に、全ての半導体基板３０を分離させ、複数のＬＥＤパッケージ構造３を得る。
実質上同じ結果が得られるのであれば、これらのステップは完全に図３ａから図３ｈが示す順番でそのとおりに実行する必要はないことに留意されたい。
まず、図３ａに示すように、複数の半導体基板３０を備える半導体ウェハー４（図４）を用意する。
次に、図３ｂ及び図４に示すように、半導体基板３０を貫通する１つの第１貫通孔３０１及び３つの第２貫通孔３０２を形成する。各第２貫通孔３０２は相互に連通する第１副貫通孔３０２１及び第２副貫通孔３０２２を含み、第１副貫通孔３０２１は半導体基板３０の頂面に近く、第２副貫通孔３０２２は半導体基板３０の底面に近く、第１副貫通孔３０２１の断面積は第２副貫通孔３０２２の断面積より大きい。
続いて、図３ｃ及び図５に示すように、各半導体基板３０の表面並びに第１貫通孔３０１、第１副貫通孔３０２１及び第２副貫通孔３０２２の内壁に絶縁層３１を形成する。続いて、図３ｄ及び図６に示すように、半導体基板３０の頂面の第１貫通孔３０１の開口部周囲に第１パターン電極層３２を形成する。
続いて、図３ｅ及び図７に示すように、第１貫通孔３０１及び第２副貫通孔３０２２内に、絶縁層３１を被覆する導電材料３５を形成するとともに、第１貫通孔３０１内の導電材料３５と第１パターン電極層３２を電気的に接続させる。
続いて、図３ｆ及び図８に示すように、半導体基板３０の底面に第２パターン電極層３３を形成するとともに、第２パターン電極層３３と第１貫通孔３０１及び第２副貫通孔３０２２内の導電材料３５を電気的に接続させる。
さらに、図３ｇ及び図９に示すように、３つのＬＥＤ３４を各半導体基板３０の全ての第２貫通孔３０２の第１副貫通孔３０２１内にそれぞれ形成するとともに、全てのＬＥＤ３４と第２副貫通孔３０２２内の導電材料３５を電気的に接続させる。
そして、図３ｈ及び図１０に示すように、各半導体基板３０上の第２パターン電極層３３上に複数の導電パッド３６を形成するとともに、全ての導電パッド３６と第２パターン電極層３３を電気的に接続させる。
最後に、全ての半導体基板３０を分離させ、複数のＬＥＤパッケージ構造３を得る。
実質上同じ結果が得られるのであれば、これらのステップは完全に図３ａから図３ｈが示す順番でそのとおりに実行する必要はないことに留意されたい。
また、上述の方法において、図３ｈに示すステップは省略しても、同様に複数のＬＥＤパッケージ構造３を得ることができる。
上述の実施形態によれば、ＬＥＤパッケージ構造及びその製造方法は、ＴＳＶ技術を利用して歩留まり率を向上させ、構造を簡素化することができる。
上述の記載は本発明の好ましい実施例の説明に過ぎず、本発明の実施範囲を限定するものではない。したがって、本発明の要旨を逸脱しない形状、構造、特徴及び精神に基づく均等な変更や潤色は全て、本発明の権利範囲内に含まれる。
１ ＬＥＤ
１０ 頂部電極
２ パッケージ基板
３ ＬＥＤパッケージ構造
３０ 半導体基板
３０１ 第１貫通孔
３０２ 第２貫通孔
３０２１ 第１副貫通孔
３０２２ 第２副貫通孔
３１ 絶縁層
３２ 第１パターン電極層
３３ 第２パターン電極層
３４ ＬＥＤ
３４１ 金属組合せ基板
３４２ エピタキシャル電極層
３４３ 電極ユニット
３４４ 透明導電層
３５ 導電材料
３６ 導電パッド
４ 半導体ウェハー
１０ 頂部電極
２ パッケージ基板
３ ＬＥＤパッケージ構造
３０ 半導体基板
３０１ 第１貫通孔
３０２ 第２貫通孔
３０２１ 第１副貫通孔
３０２２ 第２副貫通孔
３１ 絶縁層
３２ 第１パターン電極層
３３ 第２パターン電極層
３４ ＬＥＤ
３４１ 金属組合せ基板
３４２ エピタキシャル電極層
３４３ 電極ユニット
３４４ 透明導電層
３５ 導電材料
３６ 導電パッド
４ 半導体ウェハー
Claims (8)
- シリコンからなる半導体基板であって、その基板自体を貫通するシリコン貫通電極（ＴＳＶ）として１つの第１貫通孔及び３つの第２貫通孔を有し、各前記第２貫通孔は相互に連通する第１副貫通孔及び第２副貫通孔を含み、前記第１副貫通孔は前記半導体基板の頂面側に設けられ、前記第２副貫通孔は前記半導体基板の底面側に設けられ、前記第１副貫通孔の断面積は前記第２副貫通孔の断面積より大きい半導体基板と、
前記半導体基板の表面並びに前記第１貫通孔、前記第１副貫通孔及び前記第２副貫通孔の内壁に設けられる絶縁層であって、前記第１貫通孔及び前記第２副貫通孔には前記絶縁層を被覆する導電材料が充填される絶縁層と、
前記半導体基板の前記頂面に設けられるとともに、前記第１貫通孔内の導電材料に電気的に接続される第１パターン電極層と、
前記半導体基板の前記底面に設けられるとともに、前記第１貫通孔及び前記第２副貫通孔内の前記導電材料に電気的に接続される第２パターン電極層と、
前記第２貫通孔の前記第１副貫通孔内にそれぞれ設けられるとともに、前記第２副貫通孔内の前記導電材料にそれぞれ電気的に接続される３つの発光ダイオード（ＬＥＤ）と、
を含み、
前記ＬＥＤは、
１つの第１金属層及び２つの第２金属層を含み、前記第２金属層はそれぞれ前記第１金属層の上表面及び下表面に位置し、前記第１金属層はニッケル－鉄合金であり、前記第２金属層は銅であり、前記第２金属層、前記第１金属層、前記第２金属層の厚さの比率は１：２.５～３.５：１であり、前記第１副貫通孔内に位置する金属組合せ基板と、
前記金属組合せ基板上に位置するとともに、前記第１副貫通孔内に位置するエピタキシャル電極層と、
前記エピタキシャル電極層上に設けられるとともに、前記第１副貫通孔内に位置する電極ユニットと、
前記金属組合せ基板、前記第１貫通孔内の導電材料、前記エピタキシャル電極層、前記電極ユニット及び前記第１パターン電極層を覆うとともに、前記第１貫通孔内の導電材料及び当該導電材料に対し囲繞しつつ電気的に接続される前記第１パターン電極層と１つの前記第１副貫通孔内の前記電極ユニットとに電気的に接続され、さらに別の前記第１パターン電極層と残り２つの前記第１副貫通孔内のそれぞれの前記電極ユニットとに電気的に接続される透明導電層と、
を含む、ＬＥＤパッケージ構造。 - 前記第２パターン電極層上に設けられるとともに、前記第２パターン電極層に電気的に接続される複数の導電パッドをさらに含む、請求項１に記載のＬＥＤパッケージ構造。
- 前記ＬＥＤは赤色ＬＥＤ、緑色ＬＥＤ及び青色ＬＥＤを含む、請求項１に記載のＬＥＤパッケージ構造。
- 前記導電材料は銀ペーストである、請求項１に記載のＬＥＤパッケージ構造。
- 前記第１パターン電極層及び前記第２パターン電極層は導電性インクである、請求項１に記載のＬＥＤパッケージ構造。
- 複数の半導体基板を備えるシリコンからなる半導体ウェハーを用意するステップと、
各前記半導体基板を貫通するシリコン貫通電極（ＴＳＶ）として１つの第１貫通孔及び３つの第２貫通孔を形成するステップであって、各前記第２貫通孔は相互に連通する第１副貫通孔及び第２副貫通孔を含み、前記第１副貫通孔は前記半導体基板の頂面側に設けられ、前記第２副貫通孔は前記半導体基板の底面側に設けられ、前記第１副貫通孔の断面積は前記第２副貫通孔の断面積より大きいステップと、
各前記半導体基板の表面並びに前記第１貫通孔、前記第１副貫通孔及び前記第２副貫通孔の内壁に絶縁層を形成するステップと、
前記半導体基板の前記頂面に第１パターン電極層を形成するステップと、
前記第１貫通孔及び前記第２副貫通孔内に、前記絶縁層を被覆する導電材料を充填するとともに、前記第１貫通孔内の導電材料と前記第１パターン電極層を電気的に接続させるステップと、
前記半導体基板の前記底面に第２パターン電極層を形成するとともに、前記第２パターン電極層と前記第１貫通孔及び前記第２副貫通孔内の前記導電材料を電気的に接続させるステップと、
３つのＬＥＤを各前記半導体基板の前記第２貫通孔の前記第１副貫通孔内にそれぞれ形成するとともに、これらの前記ＬＥＤと前記第２副貫通孔内の前記導電材料を電気的に接続させるステップと、
前記複数の半導体基板を分離するステップと、
を含み、
前記ＬＥＤは、
１つの第１金属層及び２つの第２金属層を含み、前記２つの第２金属層はそれぞれ前記第１金属層の上表面及び下表面に位置し、前記第１金属層はニッケル－鉄合金であり、前記第２金属層は銅であり、前記第２金属層、前記第１金属層、前記第２金属層の厚さの比率は１：２.５～３.５：１であり、前記第１副貫通孔内に位置する、金属組合せ基板と、
前記金属組合せ基板上に位置するとともに、前記第１副貫通孔内に位置する、エピタキシャル電極層と、
前記エピタキシャル電極層上に設けられるとともに、前記第１副貫通孔内に位置する電極ユニットと、
前記金属組合せ基板、前記第１貫通孔内の導電材料、前記エピタキシャル電極層、前記電極ユニット及び前記第１パターン電極層を覆うとともに、前記第１貫通孔内の導電材料及び当該導電材料に対し囲繞しつつ電気的に接続される前記第１パターン電極層と１つの前記第１副貫通孔内の前記電極ユニットとに電気的に接続され、さらに別の前記第１パターン電極層と残り２つの前記第１副貫通孔内のそれぞれの前記電極ユニットとに電気的に接続される透明導電層と、
を含む、ＬＥＤパッケージ構造の製造方法。 - 各前記半導体基板上の前記第２パターン電極層上に複数の導電パッドを形成するとともに、前記複数の導電パッドと前記第２パターン電極層を電気的に接続させるステップをさらに含む、請求項６に記載のＬＥＤパッケージ構造の製造方法。
- 前記ＬＥＤは赤色ＬＥＤ、緑色ＬＥＤ及び青色ＬＥＤを含む、請求項６に記載のＬＥＤパッケージ構造の製造方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW110106374 | 2021-02-23 | ||
| TW110106374A TWI744194B (zh) | 2021-02-23 | 2021-02-23 | 發光二極體封裝結構及其製作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2022128578A JP2022128578A (ja) | 2022-09-02 |
| JP7455393B2 true JP7455393B2 (ja) | 2024-03-26 |
Family
ID=80782813
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2021055997A Active JP7455393B2 (ja) | 2021-02-23 | 2021-03-29 | Ｌｅｄパッケージ構造及びその製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US11769861B2 (ja) |
| JP (1) | JP7455393B2 (ja) |
| CN (1) | CN114975390A (ja) |
| TW (1) | TWI744194B (ja) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007288050A (ja) | 2006-04-19 | 2007-11-01 | Shinko Electric Ind Co Ltd | 半導体装置および半導体装置の製造方法 |
| JP2008135227A (ja) | 2006-11-27 | 2008-06-12 | Shinko Electric Ind Co Ltd | 照明装置 |
| JP2012114231A (ja) | 2010-11-24 | 2012-06-14 | Seiko Instruments Inc | 発光部品、発光器、及び発光部品の製造方法 |
| JP2014220312A (ja) | 2013-05-07 | 2014-11-20 | 三菱電機株式会社 | Ｌｅｄ表示素子および映像表示装置 |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005050874A (ja) * | 2003-07-29 | 2005-02-24 | Kyocera Corp | 光プリンタヘッド |
| US7329942B2 (en) * | 2005-05-18 | 2008-02-12 | Ching-Fu Tsou | Array-type modularized light-emitting diode structure and a method for packaging the structure |
| US7708427B2 (en) * | 2006-06-16 | 2010-05-04 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Light source device and method of making the device |
| US20090121244A1 (en) * | 2007-11-08 | 2009-05-14 | Steven Lo | LED packaging structure and production method thereof |
| JP5887638B2 (ja) * | 2011-05-30 | 2016-03-16 | 億光電子工業股▲ふん▼有限公司Ｅｖｅｒｌｉｇｈｔ Ｅｌｅｃｔｒｏｎｉｃｓ Ｃｏ．，Ｌｔｄ． | 発光ダイオード |
| JP6001921B2 (ja) * | 2012-05-25 | 2016-10-05 | 新光電気工業株式会社 | 配線基板及び配線基板の製造方法 |
| CN203277498U (zh) * | 2012-05-29 | 2013-11-06 | 璨圆光电股份有限公司 | 发光组件及其发光装置的装置基座 |
| JP5913432B2 (ja) * | 2014-05-20 | 2016-04-27 | ローム株式会社 | チップ型発光素子 |
| JP2018049981A (ja) * | 2016-09-23 | 2018-03-29 | スタンレー電気株式会社 | 半導体発光装置、および、その製造方法 |
| JP7092496B2 (ja) * | 2017-12-22 | 2022-06-28 | 晶呈科技股▲分▼有限公司 | 垂直型発光ダイオードダイの構造およびその製造方法 |
| KR20200106695A (ko) * | 2019-03-05 | 2020-09-15 | 주식회사 루멘스 | Led 어레이 패키지 및 그 제조방법 |
| US11508778B2 (en) * | 2019-05-21 | 2022-11-22 | Seoul Viosys Co., Ltd. | Light emitting device for display and display apparatus having the same |
-
2021
- 2021-02-23 TW TW110106374A patent/TWI744194B/zh active
- 2021-03-15 CN CN202110275612.1A patent/CN114975390A/zh active Pending
- 2021-03-29 JP JP2021055997A patent/JP7455393B2/ja active Active
- 2021-04-26 US US17/240,055 patent/US11769861B2/en active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007288050A (ja) | 2006-04-19 | 2007-11-01 | Shinko Electric Ind Co Ltd | 半導体装置および半導体装置の製造方法 |
| JP2008135227A (ja) | 2006-11-27 | 2008-06-12 | Shinko Electric Ind Co Ltd | 照明装置 |
| JP2012114231A (ja) | 2010-11-24 | 2012-06-14 | Seiko Instruments Inc | 発光部品、発光器、及び発光部品の製造方法 |
| JP2014220312A (ja) | 2013-05-07 | 2014-11-20 | 三菱電機株式会社 | Ｌｅｄ表示素子および映像表示装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| US11769861B2 (en) | 2023-09-26 |
| US20220271200A1 (en) | 2022-08-25 |
| TW202234725A (zh) | 2022-09-01 |
| TWI744194B (zh) | 2021-10-21 |
| JP2022128578A (ja) | 2022-09-02 |
| CN114975390A (zh) | 2022-08-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI691046B (zh) | 微發光二極體顯示器組裝體 | |
| TWI390772B (zh) | 半導體裝置及其製造方法 | |
| CN102194971B (zh) | 发光装置封装元件及其制造方法 | |
| EP2325905B1 (en) | Semiconductor light-emitting device and method for manufacturing same | |
| TWI476946B (zh) | 發光二極體裝置及其製造方法 | |
| US8431950B2 (en) | Light emitting device package structure and fabricating method thereof | |
| US9966332B2 (en) | Solid-state device including a conductive bump connected to a metal pattern and method of manufacturing the same | |
| US20130092962A1 (en) | Light emitting device (led), manufacturing method thereof, and led module using the same | |
| US20100127294A1 (en) | Side view type light-emitting diode package structure, and manufacturing method and application thereof | |
| TW202118093A (zh) | 發光模組及其製造方法 | |
| JPH10163536A (ja) | Ｌｅｄ表示装置およびその製造方法 | |
| TW201426969A (zh) | 高壓覆晶ｌｅｄ結構及其製造方法 | |
| TWI416773B (zh) | 發光二極體製造方法 | |
| CN106981550A (zh) | 一种易封装易散热倒装高压led芯片 | |
| CN112086405B (zh) | 具有内埋芯片的基板结构及使用其的发光装置 | |
| TWI395346B (zh) | 發光元件的封裝結構 | |
| US20160336489A1 (en) | Semiconductor light-emitting device | |
| US8841172B2 (en) | Method for forming package substrate | |
| JP2007335462A (ja) | 半導体複合素子およびその製造方法 | |
| US9812432B2 (en) | LED chip package | |
| JP7455393B2 (ja) | Ｌｅｄパッケージ構造及びその製造方法 | |
| JP5912471B2 (ja) | 半導体デバイス | |
| JP5766095B2 (ja) | 半導体発光素子 | |
| CN207977346U (zh) | 一种led器件及照明装置 | |
| CN207116465U (zh) | 一种易封装易散热倒装高压led芯片 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20210329 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20211130 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20220215 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20220412 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20220705 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20220920 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20230112 |
|
| C60 | Trial request (containing other claim documents, opposition documents) |
Free format text: JAPANESE INTERMEDIATE CODE: C60 Effective date: 20230112 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20230126 |
|
| C21 | Notice of transfer of a case for reconsideration by examiners before appeal proceedings |
Free format text: JAPANESE INTERMEDIATE CODE: C21 Effective date: 20230131 |
|
| A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20230303 |
|
| C211 | Notice of termination of reconsideration by examiners before appeal proceedings |
Free format text: JAPANESE INTERMEDIATE CODE: C211 Effective date: 20230307 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20240116 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20240116 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20240306 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 7455393 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |