JPH10135186A - レジストのアッシング方法 - Google Patents

レジストのアッシング方法

Info

Publication number
JPH10135186A
JPH10135186A JP28629096A JP28629096A JPH10135186A JP H10135186 A JPH10135186 A JP H10135186A JP 28629096 A JP28629096 A JP 28629096A JP 28629096 A JP28629096 A JP 28629096A JP H10135186 A JPH10135186 A JP H10135186A
Authority
JP
Japan
Prior art keywords
sample
resist
ashing
stage
plasma
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP28629096A
Other languages
English (en)
Inventor
Kaoru Shibata
馨 柴田
Kunio Nomoto
邦雄 野本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Steel Corp
Original Assignee
Sumitomo Metal Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Metal Industries Ltd filed Critical Sumitomo Metal Industries Ltd
Priority to JP28629096A priority Critical patent/JPH10135186A/ja
Publication of JPH10135186A publication Critical patent/JPH10135186A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Drying Of Semiconductors (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

(57)【要約】 【課題】ポッピングおよびチャージアップダメージを生
じさせることなく、高速でイオン注入レジストをアッシ
ングできるレジストのアッシング方法を提供する。 【解決手段】プラズマ発生領域(1)から試料(S)へ
向けてプラズマ(P)をダウンフローさせて、試料
(S)上のイオン注入レジストをアッシングする方法で
あって、試料(S)を加熱された試料台(4)からリフ
トピン(6)で持ち上げた状態(図1(a))でアッシ
ングした後、試料(S)を試料台(6)に載置した状態
(図1(b))でアッシングする方法。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、レジストのアッシ
ング方法、特にイオン注入レジストのアッシング方法に
関する。
【0002】
【従来の技術】LSI等の半導体の製造工程にレジスト
を除去する工程がある。このレジスト除去方法として、
発煙硝酸などを用いたウェットプロセスに代わって、酸
素プラズマを利用するドライアッシング法が、製造現場
で広く用いられるようになってきている。
【0003】このドライアッシング法は、有機高分子か
らなるレジストをOラジカルなどによりCOやCO2
する酸化反応(燃焼)により除去するものである。通常
のレジスト材料であれば、アッシングは比較的容易であ
る。
【0004】しかしながら、イオン注入プロセスのマス
クとして用いたレジストの除去、特に1015個/cm2
以上の高ドーズ量のイオン注入に使用したレジストの除
去は、必ずしも容易ではない。
【0005】イオン注入のマスクとしてレジストを用い
た場合、当然このレジストにもイオン注入が行われる。
高エネルギかつ高ドーズ量のイオン注入がレジストに施
されると、イオン衝撃に伴う発熱を主な原因として、レ
ジストの架橋反応が進み、レジストの表面に硬化層が形
成される。そのため、通常のO2プラズマアッシングで
はアッシング速度が著しく小さくなり、スループットが
低下してしまう。
【0006】そこで、試料を例えば200℃以上の高温
に加熱することにより、アッシング速度の低下を抑える
方法が提案されている。
【0007】しかし、試料を200℃以上に加熱する場
合、レジストがポッピングと称する破裂現象を生じるこ
とがある。ポッピングは、レジスト内部に残留する溶剤
や低分子量成分が気化して脱離するが、表面が硬化層で
覆われているので、レジストの内圧が高まり、硬化層の
除去に長時間を要した場合には、レジストの内圧が限界
に達して破裂する現象である。その場合、硬化層の1部
はレジスト残渣として試料上に残り、また硬化層の破片
は装置内に飛散するので、試料および装置のパーティク
ル汚染を招く。
【0008】加熱する以外に上記の硬化層を有するレジ
ストを除去する方法として、試料台に高周波を印加して
試料にバイアス電位を発生させ、イオン衝撃を加えるこ
とにより硬化層を除去する方法が提案されている。
【0009】しかし、この方法では、イオンを試料に照
射するため、試料にチャージアップダメージを発生させ
るおそれがあった。
【0010】
【発明が解決しようとする課題】本発明は、このような
課題を解決するためになされたものであって、ポッピン
グおよびチャージアップダメージを生じさせることな
く、高速でレジストをアッシングできるレジストのアッ
シング方法を提供することを目的としている。
【0011】
【課題を解決するための手段】本発明のレジストのアッ
シング方法は、プラズマ発生領域から試料へ向けてプラ
ズマをダウンフローさせて、試料上のレジストをアッシ
ングする方法であって、試料を、加熱された試料台から
リフトピンで持ち上げた状態でアッシングした後、試料
台に載置した状態でアッシングすることを特徴としてい
る。
【0012】なお、ダウンフローさせるとは、プラズマ
から離れた場所に試料を置き、プラズマにより生成され
た活性種(主にラジカル)をガスの流れの下流に置かれ
た試料まで輸送することをいう。
【0013】この発明は、下記の一連の考察に基づいて
なされたものである。
【0014】ポッピングを避けるには、表面の硬化層の
処理を120℃より低温で行うことが好ましい。しか
し、レジスト除去工程全体を低温で行うと、スループッ
トが低下する。
【0015】したがって、表面の硬化層の処理と残部の
処理で試料の温度を変える2段階アッシング法が好まし
い。しかし、処理中に温度を変化させる場合、1台の加
熱試料台では昇温および降温に時間がかかってしまう。
また、低温と高温の2つ試料台を設ければ、当然装置が
大きくなってしまう。
【0016】そこで、本発明者らは、現状の装置におい
て容易に試料の温度を変化させられる方法について検討
した。その結果、加熱された試料台上で、リフトピンの
上昇および下降、すなわち、試料を試料台から離すこと
および試料を試料台に接触させることにより試料の温度
を切り替えられることを見いだし、本発明を完成させた
のである。
【0017】すなわち、本発明のアッシング方法によれ
ば、試料を加熱された試料台からリフトピンで持ち上げ
た状態、すなわち低温でレジストの硬化層をアッシング
するので、ポッピングの発生を抑制できる。また、試料
を加熱された試料台に載置した状態、すなわち高温でレ
ジストの残部をアッシングするので、残部を短時間でア
ッシングでき、レジストの除去工程にかかるトータル時
間を短縮することができる。
【0018】また、プラズマ発生領域から試料へ向けて
プラズマをダウンフローさせ、ラジカル成分を主に利用
するアッシング方法であるため、試料にチャージアップ
ダメージを与えるおそれを低減できる。
【0019】なお、試料台は200℃以上に加熱されて
いることが好ましい。
【0020】
【発明の実施の形態】本発明の実施の形態について、図
面に基づき説明する。
【0021】図1は、本発明のレジストのアッシング方
法の1例を示す模式図である。(a)はリフトピンアッ
プの状態、(b)はリフトピンダウンの状態を示すもの
である。
【0022】試料台4はプラズマ発生領域1から少し離
れた位置に設けられており、試料Sにはダウンフロータ
イプのアッシングが施される。
【0023】本発明のレジストのアッシング方法につい
て説明する。
【0024】加熱機構5により、試料台4の試料Sが
載置される面を200〜250℃程度に加熱しておく。
【0025】搬送アーム(図示せず)によって試料台
4上に運ばれてきた試料Sをリフトピン6により押し上
げ、搬送アームを抜き取る。
【0026】リフトピン6の昇降により、試料Sを試
料台4から所定の高さに保持する。
【0027】O2やN2などのアッシング用のガスをプ
ラズマ室1内に供給し、マイクロ波など電力をプラズマ
発生領域1に供給してプラズマPを発生させる。発生し
たプラズマPの主にラジカル成分が試料Sに到達して、
試料S上のレジストの硬化層を除去する(図1
(a))。試料Sは試料台4と接触していないため、レ
ジストの硬化層は比較的低温で除去される。
【0028】所定の時間経過後、リフトピン6を降下
させて、試料Sを試料台4に載置する。試料Sの試料台
4への接触と同時に試料Sの温度が急速に上昇し、高温
で残りのレジストが急速に除去される(図1(b))。
【0029】上記方法により、ポッピングおよびチャー
ジアップダメージを生じさせることなく、イオン注入レ
ジストを高速でアッシングできる。
【0030】
【実施例】本発明の実施例について、図面に基づき説明
する。
【0031】図2は、本発明のレジストのアッシング方
法を実施する装置の模式的断面図である。反応容器11
は、アルミニウム(Al)などの金属で作製され、その
反応容器11の側壁には冷却水流路14が形成されてい
る。反応容器11の内部は、アルミニウム(Al)製の
分離板3によってプラズマ室1と反応室2に分離されて
いる。この分離板3にはプラズマ引出孔3aが設けられ
ており、プラズマ室1に発生したプラズマの主にラジカ
ルが選択的に反応室2に引き出される。なお、分離板3
は反応容器11を介して接地されている。
【0032】反応容器11の上部は、石英(SiO2
製のマイクロ波導入窓20で気密に封止されている。反
応容器11の側壁にはプラズマ室1にガスを供給するガ
ス導入孔12が設けられ、反応容器11の下部壁には排
気口13が設けられている。排気口13は、排気装置
(図示せず)に接続されている。
【0033】反応容器11のさらに上部には、マイクロ
波導入窓20とほぼ平行にテフロン製の誘電体層21が
設けられている。この誘電体層21には導波管23を介
してマイクロ波発振器24が接続されている。
【0034】反応室2にはマイクロ波導入窓20と対向
する位置に、試料Sを載置する試料台4が設けられてい
る。試料台4は、試料Sを試料台4上に載置するための
リフトピン6を備えている。このリフトピン6により、
試料Sは試料台4表面から11mmの範囲で持ち上げら
れる。また、試料台4は、ヒータ5を内部に備え、試料
台4の試料載置面の温度を300℃まで加熱することが
できる構成となっている。なお、リフトピンアップ状態
は試料Sを試料台4表面から11mm持ち上げた状態と
した。
【0035】この装置を用いて、イオン注入レジストの
アッシングを行った。本実施例で用いた試料Sは、シリ
コンウエハ上に所望のパターン形状に形成したレジスト
をマスクとして、P+を1×1015個/cm2イオン注入
したものである。試料Sにマスクされたレジストの膜厚
は900nmである。
【0036】表1は、本発明例のアッシング条件を示す
ものである。X(sec)は、リフトピンアップの状態で
のアッシング時間、Y(sec)は、リフトピンダウンの
状態でのアッシング時間である。このX(sec)とY(s
ec)を変化させて、以下に示すステップでアッシングを
行ない、残ったレジストの膜厚を測定することにより、
アッシング状況を評価した。
【0037】
【表1】
【0038】ウエハをリフトピンで持ち上げた(リフ
トピンアップ)状態で、ガスを導入して圧力を安定させ
る(ステップ1)。
【0039】マイクロ波を供給し、プラズマを発生さ
せレジスト表面の硬化層をアッシングする(ステップ
2)。X(sec)は、前述のとおりアッシング時間であ
る。
【0040】リフトピンを下げ、ウエハを試料台上に
直接置いた(リフトピンダウン)状態でレジストの下部
層をアッシングする(ステップ3)。Y(sec)は、同
じく前述のとおりアッシング時間である。
【0041】マイクロ波の供給およびガスの供給を止
め、アッシングを終える(ステップ4)。
【0042】なお、図3(a)はリフトピンアップの状
態を示す模式図であり、図3(b)はリフトピンダウン
の状態を示す模式図である。
【0043】表2は、比較例のアッシング条件を示すも
のである。比較例として、アッシング時間Z(sec)を
変化させ、以下に示すステップでアッシングを行ない、
同様の評価を行った。
【0044】リフトピンを下げ、ウエハを試料台上に
直接置いた(リフトピンダウン)状態でガスを導入し圧
力を安定させる(ステップ1)。
【0045】マイクロ波を供給し、プラズマを発生さ
せレジストをアッシングする(ステップ2)。Z(se
c)は、前述のとおりアッシング時間である。
【0046】マイクロ波の供給およびガスの供給を止
め、アッシングを終える(ステップ3)。
【0047】
【表2】
【0048】図4は、レジストのアッシング状況を示す
グラフである。
【0049】本発明例(●)ではアッシング時間Xを2
00(sec)とすることにより、アッシング時間Yを2
0(sec)とすることができた。すなわち、トータルの
アッシング時間を220(sec)とすることができた。
一方、比較例(○)ではアッシング時間Zは600(se
c)であった。
【0050】また、本発明例ではポッピングが発生しな
かった。これに対し、比較例ではポッピングが発生して
いた。
【0051】図4中において、◆は試料台温度が250
℃の試料台から持ち上げた(リフトピンアップ)状態で
のウエハの温度変化を示すものであり、◇は試料台温度
が160℃の試料台上に接触させた(リフトピンダウ
ン)状態でのウエハの温度変化を示すものである。リフ
トピンアップ状態のときのウエハ温度(◆)は、プラズ
マ加熱により上昇するものの、アッシング当初は110
℃程度である。これに対し、リフトピンダウン状態のと
きのウエハ温度(◇)は、アッシング当初から150℃
まで上がっている。このウエハ温度の違いがポッピング
の発生の有無につながったと考えられる。
【0052】また、MNOSキャパシタ構造を用いてチ
ャージアップダメージについて評価した。結果、本発明
例ではフラットバンド電圧シフトが生じていない、すな
わちチャージアップダメージが生じていないことを確認
できた。
【0053】すなわち、本発明方法を用いることによ
り、ポッピングおよびチャージアップダメージを生じさ
せることなく、イオン注入レジストのアッシング時間を
短縮できることを確認できた。
【0054】
【発明の効果】本発明のレジストのアッシング方法によ
れば、ポッピングおよびチャージアップダメージを生じ
させることなく、しかも高速でレジストをアッシングす
ることができる。また、加熱機構とリフトピンを試料台
に備えれば良いので、通常のコンパクトな装置に適用で
きる。
【図面の簡単な説明】
【図1】本発明のレジストのアッシング方法の1例を示
す模式図である。(a)はリフトピンアップの状態、
(b)はリフトピンダウンの状態を示すものである。
【図2】本発明のレジストのアッシング方法を実施する
装置の模式的断面図である。
【図3】(a)は、リフトピンアップの状態を示す模式
図であり、(b)は、リフトピンダウンの状態を示す模
式図である。
【図4】レジストのアッシング状況を示すグラフであ
る。
【符号の説明】
1 プラズマ発生領域(プラズマ室) 2 反応領域(反応室) 3 分離板 3a 孔 4 試料台 5 加熱機構(ヒータ) 11 反応容器 12 ガス導入孔 13 排気口 14 冷却水流路 20 マイクロ波導入窓 21 誘電体層 22 金属板 23 導波管 24 マイクロ波発振器 S 試料(シリコンウエハ) P プラズマ

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】プラズマ発生領域から試料へ向けてプラズ
    マをダウンフローさせて、試料上のレジストをアッシン
    グする方法であって、試料を、加熱された試料台からリ
    フトピンで持ち上げた状態でアッシングした後、試料台
    に載置した状態でアッシングすることを特徴とするレジ
    ストのアッシング方法。
JP28629096A 1996-10-29 1996-10-29 レジストのアッシング方法 Pending JPH10135186A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP28629096A JPH10135186A (ja) 1996-10-29 1996-10-29 レジストのアッシング方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP28629096A JPH10135186A (ja) 1996-10-29 1996-10-29 レジストのアッシング方法

Publications (1)

Publication Number Publication Date
JPH10135186A true JPH10135186A (ja) 1998-05-22

Family

ID=17702473

Family Applications (1)

Application Number Title Priority Date Filing Date
JP28629096A Pending JPH10135186A (ja) 1996-10-29 1996-10-29 レジストのアッシング方法

Country Status (1)

Country Link
JP (1) JPH10135186A (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6412498B1 (en) * 2000-03-24 2002-07-02 Advanced Micro Devices, Inc. Low temperature plasma strip process
EP1227171A1 (en) * 2001-01-26 2002-07-31 Applied Materials, Inc. Method for heating a wafer
WO2003090269A1 (en) * 2002-04-19 2003-10-30 Psk Inc. Method for ashing
KR100481180B1 (ko) * 2002-09-10 2005-04-07 삼성전자주식회사 포토레지스트 제거방법
KR100550344B1 (ko) * 2000-01-14 2006-02-08 삼성전자주식회사 웨이퍼 애싱방법
KR100710705B1 (ko) 2005-11-22 2007-04-23 피에스케이 주식회사 기판 애싱 방법
CN100370592C (zh) * 2005-12-08 2008-02-20 北京北方微电子基地设备工艺研究中心有限责任公司 静电卡盘

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100550344B1 (ko) * 2000-01-14 2006-02-08 삼성전자주식회사 웨이퍼 애싱방법
US6412498B1 (en) * 2000-03-24 2002-07-02 Advanced Micro Devices, Inc. Low temperature plasma strip process
EP1227171A1 (en) * 2001-01-26 2002-07-31 Applied Materials, Inc. Method for heating a wafer
US6514870B2 (en) 2001-01-26 2003-02-04 Applied Materials, Inc. In situ wafer heat for reduced backside contamination
US6704913B2 (en) 2001-01-26 2004-03-09 Applied Materials Inc. In situ wafer heat for reduced backside contamination
WO2003090269A1 (en) * 2002-04-19 2003-10-30 Psk Inc. Method for ashing
CN100352012C (zh) * 2002-04-19 2007-11-28 Psk有限公司 灰化方法
KR100481180B1 (ko) * 2002-09-10 2005-04-07 삼성전자주식회사 포토레지스트 제거방법
KR100710705B1 (ko) 2005-11-22 2007-04-23 피에스케이 주식회사 기판 애싱 방법
CN100370592C (zh) * 2005-12-08 2008-02-20 北京北方微电子基地设备工艺研究中心有限责任公司 静电卡盘

Similar Documents

Publication Publication Date Title
JP3391410B2 (ja) レジストマスクの除去方法
US5226056A (en) Plasma ashing method and apparatus therefor
US6777173B2 (en) H2O vapor as a processing gas for crust, resist, and residue removal for post ion implant resist strip
JP2001093884A (ja) プラズマ処理装置およびプラズマ処理方法
JP3275043B2 (ja) エッチングの後処理方法
US7858155B2 (en) Plasma processing method and plasma processing apparatus
JP4523094B2 (ja) プラズマ処理方法
JPH06188305A (ja) 被吸着体の離脱装置および被吸着体の離脱方法およびプラズマ処理装置
US4013485A (en) Process for eliminating undesirable charge centers in MIS devices
JPH10135186A (ja) レジストのアッシング方法
JPH05275326A (ja) レジストのアッシング方法
JP3251184B2 (ja) レジスト除去方法及びレジスト除去装置
JP2001044178A (ja) 基板処理方法および基板処理装置
JP3567545B2 (ja) プラズマ処理装置
JPH08195382A (ja) 半導体製造装置
JP2785027B2 (ja) プラズマアッシング方法
JP2004259819A (ja) 試料の表面処理装置及び表面処理方法
JPH09223684A (ja) プラズマ処理装置
JPS62245634A (ja) ポジ型レジスト膜の除去方法とその装置
JP2000012521A (ja) プラズマアッシング方法
JP3897516B2 (ja) レジストアッシング方法
JP3025454B2 (ja) レジストアッシング装置
JP2001085411A (ja) 真空処理方法
US7452660B1 (en) Method for resist strip in presence of low K dielectric material and apparatus for performing the same
JP2001085412A (ja) 真空処理方法