JP7430234B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP7430234B2
JP7430234B2 JP2022182268A JP2022182268A JP7430234B2 JP 7430234 B2 JP7430234 B2 JP 7430234B2 JP 2022182268 A JP2022182268 A JP 2022182268A JP 2022182268 A JP2022182268 A JP 2022182268A JP 7430234 B2 JP7430234 B2 JP 7430234B2
Authority
JP
Japan
Prior art keywords
wiring
transistor
potential
circuit
oxide semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2022182268A
Other languages
English (en)
Other versions
JP2023014123A (ja
Inventor
肇 木村
敦司 梅崎
舜平 山崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of JP2023014123A publication Critical patent/JP2023014123A/ja
Priority to JP2024011697A priority Critical patent/JP2024050718A/ja
Application granted granted Critical
Publication of JP7430234B2 publication Critical patent/JP7430234B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133345—Insulating layers
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1334—Constructional arrangements; Manufacturing methods based on polymer dispersed liquid crystals, e.g. microencapsulated liquid crystals
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H01L29/247—Amorphous materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H01L29/78693—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate the semiconducting oxide being amorphous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133302—Rigid substrates, e.g. inorganic substrates
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1334—Constructional arrangements; Manufacturing methods based on polymer dispersed liquid crystals, e.g. microencapsulated liquid crystals
    • G02F1/13345—Network or three-dimensional gels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0289—Details of voltage level shifters arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0252—Improving the response speed
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0257—Reduction of after-image effects
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823412—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the channel structures, e.g. channel implants, halo or pocket implants, or channel materials

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Nonlinear Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Theoretical Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Dispersion Chemistry (AREA)
  • Geometry (AREA)
  • Thin Film Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Logic Circuits (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Recrystallisation Techniques (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Shift Register Type Memory (AREA)
  • Liquid Crystal (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Noodles (AREA)
  • Credit Cards Or The Like (AREA)
  • Electrochromic Elements, Electrophoresis, Or Variable Reflection Or Absorption Elements (AREA)

Description

開示する発明の技術分野は、半導体装置、表示装置、液晶表示装置及びそれらの駆動方法
に関するものである。
一つの極性のトランジスタのみにより構成される半導体装置の開発が進められている。特
に、Ｎチャネル型トランジスタのみにより構成される半導体装置の開発が進められている
（例えば特許文献１～特許文献３）。
このような半導体装置は、例えば、ソースとドレインとの一方が電源線と接続され、ソー
スとドレインとの他方が出力と接続される第１のトランジスタと、第１のトランジスタの
ゲートと各配線との間に接続される１つ又は２つ以上の第２のトランジスタとで構成され
る。
そして、半導体装置の出力信号の振幅電圧を電源電圧と等しくするために、第１のトラン
ジスタのゲートの電位を容量結合により電源電圧よりも高く（又は低く）することが多い
。これを実現するために、第１のトランジスタのゲートをフローティングにする必要があ
る。そのために、第１のトランジスタのゲートと接続される１つ又は２つ以上の第２のト
ランジスタを、全てオフにする必要がある。
特開２００２－３２８６４３号公報 特開２００３－１７９４７９号公報 特開２００４－０６４５２８号公報
しかしながら、従来の技術では、第２のトランジスタがオフになっても、第２のトランジ
スタのオフ電流により、第１のトランジスタのゲートが保持する電荷は、時間と共に失わ
れていた。そのため、半導体装置の駆動能力が低下していた。
上記問題点に鑑み、本発明の一態様は、よりよい動作を実現することを課題の一とする。
または、本発明の一態様は、半導体装置の駆動能力の向上を図ることを課題の一とする。
本発明の一態様は、第１のトランジスタと、第２のトランジスタとを有し、第１のトラン
ジスタの第１の端子は、第１の配線と電気的に接続され、第１のトランジスタの第２の端
子は、第２の配線と電気的に接続され、第２のトランジスタのゲートは、第３の配線と電
気的に接続され、第２のトランジスタの第１の端子は、第３の配線と電気的に接続され、
第２のトランジスタの第２の端子は、第１のトランジスタのゲートと電気的に接続され、
第１のトランジスタ及び第２のトランジスタは、酸化物半導体によりチャネル領域が形成
され、第１のトランジスタ及び第２のトランジスタのオフ電流が１ａＡ／μｍ以下である
半導体装置である。
本発明の他の一態様は、第１のトランジスタと、第２のトランジスタと、第３のトランジ
スタと、第４のトランジスタとを有し、第１のトランジスタの第１の端子は、第１の配線
と電気的に接続され、第１のトランジスタの第２の端子は、第２の配線と電気的に接続さ
れ、第２のトランジスタのゲートは、第３の配線と電気的に接続され、第２のトランジス
タの第１の端子は、第３の配線と電気的に接続され、第２のトランジスタの第２の端子は
、第１のトランジスタのゲートと電気的に接続され、第３のトランジスタのゲートは、第
４の配線と電気的に接続され、第３のトランジスタの第１の端子は、第５の配線と電気的
に接続され、第３のトランジスタの第２の端子は、第２の配線と電気的に接続され、第４
のトランジスタのゲートは、第４の配線と電気的に接続され、第４のトランジスタの第１
の端子は、第５の配線と電気的に接続され、第４のトランジスタの第２の端子は、第１の
トランジスタのゲートと電気的に接続され、第１のトランジスタ乃至第４のトランジスタ
は、酸化物半導体によりチャネル領域が形成され、第１のトランジスタ乃至第４のトラン
ジスタのオフ電流が１ａＡ／μｍ以下である半導体装置である。
本発明の他の一態様は、第１のトランジスタと、第２のトランジスタとを有し、第１のト
ランジスタの第１の端子は、第１の配線と電気的に接続され、第１のトランジスタの第２
の端子は、第２の配線と電気的に接続され、第２のトランジスタのゲートは、第１の配線
と電気的に接続され、第２のトランジスタの第１の端子は、第１の配線と電気的に接続さ
れ、第２のトランジスタの第２の端子は、第１のトランジスタのゲートと電気的に接続さ
れ、第１のトランジスタ及び第２のトランジスタは、酸化物半導体によりチャネル領域が
形成され、第１のトランジスタ及び第２のトランジスタのオフ電流が１ａＡ／μｍ以下で
ある半導体装置である。
本発明の他の一態様は、第１のトランジスタと、第２のトランジスタと、第３のトランジ
スタと、第４のトランジスタとを有し、第１のトランジスタの第１の端子は、第１の配線
と電気的に接続され、第１のトランジスタの第２の端子は、第２の配線と電気的に接続さ
れ、第２のトランジスタのゲートは、第１の配線と電気的に接続され、第２のトランジス
タの第１の端子は、第１の配線と電気的に接続され、第２のトランジスタの第２の端子は
、第１のトランジスタのゲートと電気的に接続され、第３のトランジスタのゲートは、第
３の配線と電気的に接続され、第３のトランジスタの第１の端子は、第４の配線と電気的
に接続され、第３のトランジスタの第２の端子は、第２の配線と電気的に接続され、第４
のトランジスタのゲートは、第３の配線と電気的に接続され、第４のトランジスタの第１
の端子は、第４の配線と電気的に接続され、第４のトランジスタの第２の端子は、第１の
トランジスタのゲートと電気的に接続され、第１のトランジスタ乃至第４のトランジスタ
は、酸化物半導体によりチャネル領域が形成され、第１のトランジスタ乃至第４のトラン
ジスタのオフ電流が１ａＡ／μｍ以下である半導体装置である。
本発明の他の一態様は、第１のトランジスタと、第２のトランジスタと、Ｎ（Ｎは自然数
）個の第３のトランジスタと、Ｎ個の第４のトランジスタとを有し、第１のトランジスタ
の第１の端子は、第１の配線と電気的に接続され、第１のトランジスタの第２の端子は、
第２の配線と電気的に接続され、第２のトランジスタのゲートは、第１の配線と電気的に
接続され、第２のトランジスタの第１の端子は、第１の配線と電気的に接続され、第２の
トランジスタの第２の端子は、第１のトランジスタのゲートと電気的に接続され、Ｎ個の
第３のトランジスタのゲートは、各々、Ｎ本の第３の配線と電気的に接続され、Ｎ個の第
３のトランジスタの第１の端子のすべては、第４の配線と電気的に接続され、Ｎ個の第３
のトランジスタの第２の端子のすべては、第２の配線と電気的に接続され、Ｎ個の第４の
トランジスタのゲートは、各々、Ｎ本の第３の配線と電気的に接続され、Ｎ個の第４のト
ランジスタの第１の端子のすべては、第４の配線と電気的に接続され、Ｎ個の第４のトラ
ンジスタの第２の端子のすべては、第１のトランジスタのゲートと電気的に接続され、第
１のトランジスタ、第２のトランジスタ、Ｎ個の第３のトランジスタ及びＮ個の第４のト
ランジスタは、酸化物半導体によりチャネル領域が形成され、第１のトランジスタ、第２
のトランジスタ、Ｎ個の第３のトランジスタ及びＮ個の第４のトランジスタのオフ電流が
１ａＡ／μｍ以下である半導体装置である。
上記の半導体装置において、酸化物半導体は、非単結晶領域を有する構造とすることが好
ましい。または、上記の半導体装置において、酸化物半導体の表面に対して垂直な方向に
ｃ軸が配向する非単結晶領域を有することが好ましい。
また、本発明の一態様は、上記の半導体装置と、操作スイッチとを有する電子機器である
。
例えば、本明細書等において、ＸとＹとが接続されている、と明示的に記載する場合は、
ＸとＹとが電気的に接続されている場合と、ＸとＹとが機能的に接続されている場合と、
ＸとＹとが直接接続されている場合とを含むものとする。ここで、Ｘ、Ｙは、対象物（例
えば、装置、素子、回路、配線、電極、端子、導電膜、層、など）であるとする。したが
って、所定の接続関係、例えば、図または文章に示された接続関係に限定されず、図また
は文章に示された接続関係以外のものも含むものとする。
ＸとＹとが電気的に接続されている場合の一例としては、ＸとＹとの電気的な接続を可能
とする素子（例えば、スイッチ、トランジスタ、容量素子、インダクタ、抵抗素子、ダイ
オードなど）が、ＸとＹとの間に１個以上接続される構成がある。なお、「電気的に接続
される」の表現を、「接続される」と同じ意味で用いる場合がある。この場合、「電気的
に接続される」には、「機能的に接続される」と「直接接続される」が含まれることにな
る。
ＸとＹとが機能的に接続されている場合の一例としては、ＸとＹとの機能的な接続を可能
とする回路（例えば、論理回路（インバータ、ＮＡＮＤ回路、ＮＯＲ回路など）、信号変
換回路（ＤＡ変換回路、ＡＤ変換回路、ガンマ補正回路など）、電位レベル変換回路（電
源回路（昇圧回路、降圧回路など）、信号の電位レベルを変えるレベルシフタ回路など）
、電圧源、電流源、切り替え回路、増幅回路（信号振幅または電流量などを大きく出来る
回路、オペアンプ、差動増幅回路、ソースフォロワ回路、バッファ回路など）、信号生成
回路、記憶回路、制御回路など）が、ＸとＹとの間に１個以上接続される構成がある。ま
た、ＸとＹとの間に別の回路を挟んでいても、Ｘから出力された信号がＹへ伝達される場
合は、ＸとＹとは機能的に接続されているものとする。
例えば、本明細書等において、Ｘの上にＹが形成されている、あるいは、Ｘ上にＹが形成
されている、と明示的に記載する場合は、Ｘの上にＹが直接接して形成されていることに
限定されない。直接接してはいない場合、つまり、ＸとＹと間に別の対象物が介在する場
合も含むものとする。ここで、Ｘ、Ｙは、対象物（例えば、装置、素子、回路、配線、電
極、端子、導電膜、層、など）であるとする。
従って例えば、層Ｘの上に（又は層Ｘ上に）、層Ｙが形成されている、と明示的に記載さ
れている場合は、層Ｘの上に直接接して層Ｙが形成されている場合と、層Ｘの上に直接接
して別の層（例えば層Ｚ）などが形成されていて、その上に直接接して層Ｙが形成されて
いる場合とを含むものとする。なお、別の層（例えば層Ｚ）は、単層でもよいし、複層（
積層）でもよい。
さらに、Ｘの上方にＹが形成されている、と明示的に記載されている場合についても同様
であり、Ｘの上にＹが直接接していることに限定されず、ＸとＹとの間に別の対象物が介
在する場合も含むものとする。従って例えば、層Ｘの上方に、層Ｙが形成されている、と
いう場合は、層Ｘの上に直接接して層Ｙが形成されている場合と、層Ｘの上に直接接して
別の層（例えば層Ｚ）などが形成されていて、その上に直接接して層Ｙが形成されている
場合とを含むものとする。なお、別の層（例えば層Ｚ）は、単層でもよいし、複層（積層
）でもよい。
なお、Ｘの上にＹが形成されている、Ｘ上にＹが形成されている、又はＸの上方にＹが形
成されている、と明示的に記載する場合、Ｘの斜め上にＹが形成される場合も含むことと
する。
なお、Ｘの下にＹが、あるいは、Ｘの下方にＹが、の場合についても、同様である。
例えば、本明細書等において、明示的に単数として記載されているものについては、単数
であることが望ましい。ただし、これに限定されず、複数であることも可能である。同様
に、明示的に複数として記載されているものについては、複数であることが望ましい。た
だし、これに限定されず、単数であることも可能である。
例えば、本明細書等において、第１、第２、第３などの語句は、様々な要素、部材、領域
、層、区域を他のものと区別して記述するために用いられる。よって、第１、第２、第３
などの語句は、要素、部材、領域、層、区域などの数を限定するものではない。さらに、
例えば、「第１の」を「第２の」又は「第３の」などと置き換えることが可能である。
例えば、本明細書等において、「上に」、「上方に」、「下に」、「下方に」、「横に」
、「右に」、「左に」、「斜めに」、「奥に」、「手前に」、「内に」、「外に」、又は
「中に」などの空間的配置を示す語句は、ある要素又は特徴と、他の要素又は特徴との関
連を、図によって簡単に示すために用いられる場合が多い。ただし、これに限定されず、
これらの空間的配置を示す語句は、図に描く方向に加えて、他の方向を含むことが可能で
ある。例えば、Ｘの上にＹ、と明示的に示される場合は、ＹがＸの上にあることに限定さ
れない。図中のデバイスは反転、又は１８０°回転することが可能なので、ＹがＸの下に
あることを含むことが可能である。このように、「上に」という語句は、「上に」の方向
に加え、「下に」の方向を含むことが可能である。ただし、これに限定されず、図中のデ
バイスは様々な方向に回転することが可能なので、「上に」という語句は、「上に」、及
び「下に」の方向に加え、「横に」、「右に」、「左に」、「斜めに」、「奥に」、「手
前に」、「内に」、「外に」、又は「中に」などの他の方向を含むことが可能である。つ
まり、状況に応じて適切に解釈することが可能である。
なお、図において、大きさ、層の厚さ、又は領域は、明瞭化のために誇張されている場合
がある。よって、必ずしもそのスケールに限定されない。
なお、図は、理想的な例を模式的に示したものであり、図に示す形状又は値などに限定さ
れない。例えば、製造技術による形状のばらつき、誤差による形状のばらつき、ノイズに
よる信号、電圧、若しくは電流のばらつき、又は、タイミングのずれによる信号、電圧、
若しくは電流のばらつきなどを含むことが可能である。
本発明の一態様は、よりよい動作を実現することができる。または、半導体装置の駆動能
力の向上を図ることができる。
実施の形態１における半導体装置の回路図の一例、及びその半導体装置の動作を説明するための模式図の一例。 実施の形態１における半導体装置の動作を説明するための模式図の一例。 実施の形態１における半導体装置の回路図の一例。 実施の形態１における半導体装置の回路図の一例。 実施の形態２における半導体装置の回路図の一例、及びその半導体装置の動作を説明するためのタイミングチャートの一例。 実施の形態２における半導体装置の動作を説明するための模式図の一例。 実施の形態２における半導体装置の回路図の一例。 実施の形態２における半導体装置の回路図の一例。 実施の形態２における半導体装置の回路図の一例。 実施の形態２における半導体装置の回路図の一例。 実施の形態３における半導体装置の回路図の一例。 実施の形態３における半導体装置の動作を説明するための模式図の一例。 実施の形態３における半導体装置の回路図の一例。 実施の形態３における半導体装置の動作を説明するための模式図の一例。 実施の形態５における半導体装置の作製工程を説明するための図の一例。 実施の形態４における半導体装置の回路図の一例。 実施の形態４における半導体装置の回路図の一例。 実施の形態６における表示装置のブロック図の一例。 実施の形態６における表示装置のブロック図の一例。 実施の形態７における画素の回路図の一例、及びその画素の断面図の一例。 実施の形態７における画素の断面図の一例。 実施の形態７における画素の動作を説明するためのタイミングチャートの一例。 実施の形態５における半導体装置を説明するための図の一例。 実施の形態５における半導体装置を説明するための図の一例。 実施の形態５における半導体装置を説明するための図の一例。 実施の形態５における半導体装置を説明するための図の一例。 実施の形態８における電子機器を説明するための図の一例。 実施の形態８における電子機器を説明するための図の一例。 実施の形態９における半導体装置の作製工程を説明するための図の一例。
以下、実施の形態について図面を参照しながら説明する。但し、実施の形態は多くの異な
る態様で実施することが可能であり、趣旨及びその範囲から逸脱することなくその形態及
び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って実施の形態の
記載内容に限定して解釈されるものではない。なお、以下に説明する構成において、同一
部分又は同様な機能を有する部分は異なる図面間で共通の符号を用いて示し、同一部分又
は同様な機能を有する部分の詳細な説明は省略する。
なお、ある一の実施の形態において述べる内容（一部の内容でもよい）は、一又は複数の
実施の形態（その実施の形態および他の実施の形態を含む）で述べる内容（一部の内容で
もよい）に対して、適用、組み合わせ、又は置き換えなどを行うことが出来る。
（実施の形態１）
本実施の形態では、半導体装置の一例及びその半導体装置の駆動方法の一例について説明
する。特に、ブートストラップ動作を用いた回路の一例及びその回路の駆動方法の一例に
ついて説明する。
まず、本実施の形態の半導体装置の構成の一例について説明する。
図１（Ａ）は、本実施の形態の半導体装置の一例を示す。図１（Ａ）に示す半導体装置は
、トランジスタ１０１及びトランジスタ１０２を有する。トランジスタ１０１の第１の端
子は、配線１１１と接続され、トランジスタ１０１の第２の端子は、配線１１２と接続さ
れる。トランジスタ１０２の第１の端子は、配線１１３と接続され、トランジスタ１０２
の第２の端子は、トランジスタ１０１のゲートと接続され、トランジスタ１０２のゲート
は、配線１１３と接続される。ただし、本実施の形態の半導体装置は、図１（Ａ）に示す
構成に限定されず、他にも様々な構成とすることができる。
なお、トランジスタ１０１のゲートと、トランジスタ１０２の第２の端子との接続箇所を
、ノード１１と示す。
なお、トランジスタ１０１及びトランジスタ１０２がＮチャネル型である場合について説
明する。Ｎチャネル型のトランジスタは、ゲートとソースとの間の電位差が閾値電圧より
も大きい場合に、オンになる。
なお、本実施の形態の半導体装置を構成するトランジスタの半導体層としては、酸化物半
導体を用いることが好ましい。半導体層として酸化物半導体を用いることにより、トラン
ジスタのＳ値の向上、トランジスタのオフ電流の低減、及び／又はトランジスタの耐圧の
向上を図ることができる。
なお、本明細書等においては、能動素子（トランジスタ、ダイオードなど）、受動素子（
容量素子、抵抗素子など）などが有するすべての端子が接続される箇所を特定しなくても
、当業者であれば、発明の一態様を構成することは可能な場合がある。特に、端子と接続
される箇所が複数のケース考えられる場合には、その端子と接続される箇所を特定の箇所
に限定する必要はない。したがって、能動素子（トランジスタ、ダイオードなど）、受動
素子（容量素子、抵抗素子など）などが有する一部の端子についてのみ、その端子と接続
される箇所を特定することによって、発明の一態様を構成することが可能な場合がある。
なお、本明細書等においては、ある回路について、少なくとも端子と接続される箇所を特
定すれば、当業者であれば、発明を特定することが可能な場合がある。または、ある回路
について、少なくとも機能を特定すれば、当業者であれば、発明を特定することが可能な
場合がある。したがって、ある回路について、機能を特定しなくても、端子と接続される
箇所を特定すれば、発明の一態様として開示されているものであり、発明の一態様を構成
することが可能である。または、ある回路について、端子と接続される箇所を特定しなく
ても、機能を特定すれば、発明の一態様として開示されているものであり、発明の一態様
を構成することが可能である。
次に、各配線に与えられる電位の一例について説明する。
配線１１１には、電位Ｖ１が与えられる。言い換えると、配線１１１には、一定の電圧（
例えば電圧Ｖ１）が供給される。または、配線１１１には、電位Ｖ１と電位Ｖ２（電位Ｖ
２＜電位Ｖ１）とが選択的に又は交互に与えられる。言い換えると、配線１１１には、信
号（例えばクロック信号）が入力される。配線１１１に電位Ｖ１が与えられる場合、配線
１１１は電源線としての機能を有する。一方で、配線１１１に電位Ｖ１と電位Ｖ２とが選
択的に与えられる場合、配線１１１は信号線（例えばクロック信号線）としての機能を有
する。ただし、配線１１１に与えられる電位は、電位Ｖ１と電位Ｖ２とに限定されず、他
にも様々な電位が与えられることが可能である。
また、配線１１２からは、信号が出力される。そのため、配線１１２は、信号線としての
機能を有する。なお、配線１１２の電位は、例えば、Ｖ２以上Ｖ１以下である。
また、配線１１３には、電位Ｖ１と電位Ｖ２（電位Ｖ２＜電位Ｖ１）とが選択的に与えら
れる。言い換えると、配線１１３には、信号が入力される。そのため、配線１１３は、信
号線としての機能を有する。ただし、配線１１３に与えられる電位は、電位Ｖ１と電位Ｖ
２とに限定されない。例えば、配線１１３には、一定の電圧が供給されることが可能であ
る。別の例として、配線１１３には、アナログ信号、又は３つ以上の電位を有する信号が
入力されることが可能である。
なお、電位Ａがノード、配線、電極又は端子などに与えられると、これらの電位は電位Ａ
と等しくなると仮定して説明する。
なお、本明細書等において、「等しい」又は「同じ」などの表現は、誤差の範囲での差異
が存在する場合を含むことがある。例えば、「電位（又は電圧）が等しい」という場合に
は、少なくとも±１０％の範囲を誤差として含むことがある。より好ましくは、±５％で
ある。さらに好ましくは、±３％である。または、漏れ電流等による電位の変動の範囲、
フィードスルー等による電位の変動の範囲、ノイズ等による電位の変動の範囲、測定装置
等による測定誤差の範囲、又はプロセスのばらつき等による電位のばらつきの範囲などを
、誤差の範囲として含むものとする。
次に、本実施の形態の半導体装置の動作の一例について説明する。以下には、配線１１１
に電位Ｖ１が与えられる場合と、配線１１１に電位Ｖ１と電位Ｖ２とを選択的に与える場
合との２通りの動作について説明する。
配線１１１に電位Ｖ１が与えられる場合の本実施の形態の半導体装置の動作の一例につい
て説明する。
ノード１１の電位の初期値及び配線１１２の電位の初期値は、電位Ｖ２と等しいと仮定す
る。配線１１３に電位Ｖ１が与えられると、トランジスタ１０２がオンになるので、配線
１１３とノード１１とは導通状態になる。すると、配線１１３の電位はノード１１に供給
されるので、ノード１１の電位は上昇し始める。やがて、ノード１１の電位がＶ２＋Ｖｔ
ｈ１０１（Ｖｔｈ１０１はトランジスタ１０１の閾値電圧）に達すると、トランジスタ１
０１がオンになるため、配線１１１と配線１１２とは導通状態になる。すると、配線１１
１の電位は配線１１２に供給されるので、配線１１２の電位は上昇し始める（図１（Ｂ）
参照）。
その後、ノード１１の電位がＶ１－Ｖｔｈ１０２（Ｖｔｈ１０２はトランジスタ１０２の
閾値電圧：Ｖ２＋Ｖｔｈ１０１＜Ｖ１－Ｖｔｈ１０２を満たす）に達すると、トランジス
タ１０２がオフになるので、配線１１３とノード１１とは非導通状態になる。すると、ノ
ード１１は、浮遊状態になる。その後も、配線１１２の電位は上昇し続け、やがて電位Ｖ
１と等しい値まで上昇する。配線１１２の電位上昇に伴い、ノード１１の電位は、トラン
ジスタ１０１のゲートと第２の端子との間の寄生容量により、Ｖ１＋Ｖｔｈ１０１＋Ｖａ
（Ｖａは正の数）まで上昇する（図１（Ｃ）参照）。これが、いわゆるブートストラップ
動作である。
なお、配線１１３に電位Ｖ２が与えられる場合、トランジスタ１０２はオフになるので、
配線１１３とノード１１とは非導通状態になる。つまり、ノード１１は浮遊状態になる。
この場合、図１（Ａ）に示す半導体装置の動作は、配線１１３に電位Ｖ２を与える前のノ
ード１１の電位に依存する。例えば、配線１１３に電位Ｖ２を与える前のノード１１の電
位が、Ｖ２＋Ｖｔｈ１０１未満であるとする。この状態で配線１１３に電位Ｖ２が与えら
れると、トランジスタ１０１はオフになるので、配線１１１と配線１１２とは非導通状態
になる。そのため、配線１１２の電位は、配線１１３に電位Ｖ２を与える前の値のままと
なる。また、例えば、配線１１３に電位Ｖ２を与える前のノード１１の電位が、Ｖ２＋Ｖ
ｔｈ１０１を超えているとする。この状態で配線１１３に電位Ｖ２が与えられると、トラ
ンジスタ１０１はオンになるので、配線１１１と配線１１２とは導通状態になる。そのた
め、配線１１２の電位は、電位Ｖ１と等しい値となり、ノード１１の電位は、ブートスト
ラップ動作によって、Ｖ１＋Ｖｔｈ１０１＋Ｖａになる。
配線１１１に電位Ｖ１と電位Ｖ２とを選択的に与える場合の本実施の形態の半導体装置の
動作の一例について説明する。
ノード１１の電位の初期値及び配線１１２の電位の初期値は、電位Ｖ２と等しいと仮定す
る。配線１１３に電位Ｖ１が与えられ、配線１１１に電位Ｖ２が与えられると、トランジ
スタ１０２がオンになるので、配線１１３とノード１１とは導通状態になる。すると、配
線１１３の電位はノード１１に供給されるので、ノード１１の電位は上昇し始める。やが
て、ノード１１の電位は、Ｖ２＋Ｖｔｈ１０１に達すると、トランジスタ１０１がオンに
なるので、配線１１１と配線１１２とは導通状態になる。すると、配線１１１の電位は配
線１１２に供給されるので、配線１１２の電位は、電位Ｖ２と等しくなる（図２（Ａ）参
照）。
その後、ノード１１の電位は、Ｖ１－Ｖｔｈ１０２に達すると、トランジスタ１０２がオ
フになるので、配線１１３とノード１１とは非導通状態になる。すると、ノード１１は、
浮遊状態になる（図２（Ｂ）参照）。
その後、配線１１１に、電位Ｖ１が与えられる。このとき、ノード１１は、浮遊状態のま
まなので、ノード１１の電位は、Ｖ１－Ｖｔｈ１０２のままとなる。そのため、トランジ
スタ１０１はオンのままであり、配線１１１と配線１１２とは導通状態のままとなる。つ
まり、配線１１１の電位は、配線１１２に供給され続ける。よって、配線１１１に電位Ｖ
１が与えられるタイミングと同じタイミングで、配線１１２の電位は上昇し始め、電位Ｖ
１と等しい値まで上昇する。配線１１２の電位上昇に伴い、ノード１１の電位は、トラン
ジスタ１０１のゲートと第２の端子との間の寄生容量により、Ｖ１＋Ｖｔｈ１０１＋Ｖａ
（Ｖａは正の数）まで上昇する（図２（Ｃ）参照）。いわゆる、ブートストラップ動作で
ある。
なお、配線１１３に電位Ｖ２が与えられる場合、トランジスタ１０２はオフになるので、
配線１１３とノード１１とは非導通状態になる。つまり、ノード１１は浮遊状態になる。
この場合、図２（Ａ）に示す半導体装置の動作は、配線１１３に電位Ｖ２を与える前の、
ノード１１の電位に依存する。例えば、配線１１３に電位Ｖ２を与える前のノード１１の
電位が、Ｖ２＋Ｖｔｈ１０１未満であるとする。この状態で配線１１３に電位Ｖ２が与え
られると、トランジスタ１０１はオフになるので、配線１１１と配線１１２とは非導通状
態になる。そのため、配線１１２の電位は、配線１１３に電位Ｖ２を与える前の値のまま
となる。また、例えば、配線１１３に電位Ｖ２を与える前のノード１１の電位が、Ｖ２＋
Ｖｔｈ１０１を超えているとする。この状態で配線１１３に電位Ｖ２が与えられると、ト
ランジスタ１０１はオンになるので、配線１１１と配線１１２とは導通状態になる。その
ため、配線１１２の電位は、配線１１１の電位と等しくなる。つまり、配線１１１に電位
Ｖ１が与えられると、配線１１２の電位は電位Ｖ１と等しくなり、配線１１１に電位Ｖ２
が与えられると、配線１１２の電位は電位Ｖ２と等しくなる。
以上のように、本実施の形態の半導体装置では、ブートストラップ動作を用いることによ
り、配線１１２の電位を配線１１１の電位と等しい値とすることができる。
また、従来の技術では、トランジスタのＳ値は大きいものであった。そのため、配線１１
３に電位Ｖ１が与えられてからトランジスタ１０２がオフになるまでの時間が長くなって
いた。または、ノード１１の電位がブートストラップ動作により上昇し始めるタイミング
が遅くなっていた。または、ノード１１の電位が低くなっていた。または、トランジスタ
１０１のゲートと第２の端子との間の電位差が小さくなっていた。または、配線１１２の
電位の立ち上がり時間が長くなっていた。または、配線１１２に接続できる負荷が小さか
った。または、トランジスタ１０１のチャネル幅が大きくなっていた。または、レイアウ
ト面積が大きくなっていた。
これに対し、本実施の形態の半導体装置では、半導体装置を構成するトランジスタの半導
体層として酸化物半導体を用いるため、Ｓ値を小さくすることができる。そのため、半導
体装置の駆動能力の向上を図ることができる。例えば、トランジスタ１０２のＳ値が小さ
いと、配線１１３に電位Ｖ１が与えられてからトランジスタ１０２がオフになるまでの時
間を短くすることができるので、ノード１１の電位がブートストラップ動作により上昇し
始めるタイミングを早くすることができる。ノード１１の電位が上昇し始めるタイミング
が早くなると、ノード１１の電位を高くすることができるので、トランジスタ１０１のゲ
ートと第２の端子との間の電位差を大きくすることができる。その結果、配線１１２の電
位の立ち上がり時間を短くすることができる。または、配線１１２に大きな負荷を接続し
ても、該負荷を駆動することができる。または、トランジスタ１０１のチャネル幅を小さ
くすることができるので、レイアウト面積を小さくすることができる。別の例として、ト
ランジスタ１０１のＳ値が小さいと、配線１１２の電位の立ち上がり時間を短くすること
ができる。
また、従来の技術では、トランジスタのオフ電流が大きかった。そのため、時間の経過と
共にノード１１から失われる電荷の量が多かった。または、ノード１１の電位が低下して
いた。または、ノード１１の電位をＶ１＋Ｖｔｈ１０１よりも高い値に維持できる時間が
短くなっていた。または、駆動周波数を低くすることが困難であった。または、半導体装
置が動作することができる駆動周波数の範囲が狭くなっていた。
これに対し、本実施の形態の半導体装置では、半導体装置を構成するトランジスタのオフ
電流は小さい。そのため、半導体装置の駆動能力の向上を図ることができる。例えば、ト
ランジスタ１０２のオフ電流が小さいと、ノード１１から失われる電荷の量を少なくする
ことができるため、ノード１１の電位の低下を抑制することができる。つまり、ノード１
１の電位をＶ１＋Ｖｔｈ１０１よりも高い値に維持できる時間を、長くすることができる
。その結果、駆動周波数を低くすることができるので、本実施の形態の半導体装置が動作
することができる駆動周波数の範囲を広くすることができる。
また、配線１１１に電位Ｖ１と電位Ｖ２とを選択的に与える場合、ノード１１の電位は、
Ｖ１－Ｖｔｈ１０２まで上昇した後に、ブートストラップ動作によりさらに上昇する。す
なわち、トランジスタ１０１のゲートと第２の端子との間の電位差を大きくすることがで
きる。その結果、配線１１２の電位の立ち上がり時間を短くすることができる。または、
配線１１２に大きな負荷を接続しても、該負荷を駆動することができる。または、トラン
ジスタ１０１のチャネル幅を小さくすることができるので、レイアウト面積を小さくする
ことができる。
なお、配線１１１に電位Ｖ１と電位Ｖ２とを選択的に与える場合、配線１１３に電位Ｖ１
が与えられた後において、配線１１１に電位Ｖ１が与えられるタイミングと同時に、配線
１１２の電位が上昇する。したがって、本実施の形態の半導体装置は、シフトレジスタ回
路の一部として用いることができる。
次に、各トランジスタが有する機能の一例について説明する。
トランジスタ１０１は、配線１１１と配線１１２との間の導通状態を制御する機能を有す
る。つまり、トランジスタ１０１は、スイッチとしての機能を有する。または、トランジ
スタ１０１は、配線１１２に配線１１１の電位を供給するタイミングを制御する機能を有
する。または、トランジスタ１０１は、配線１１２の電位を上昇させるタイミングを制御
する機能を有する。または、トランジスタ１０１は、トランジスタ１０１のゲートと第２
の端子との間の寄生容量により、ノード１１の電位を上昇させるタイミングを制御する機
能を有する。ただし、トランジスタ１０１は、前述する機能の少なくとも１つを有してい
ればよい。
トランジスタ１０２は、配線１１３とノード１１との間の導通状態を制御する機能を有す
る。つまり、トランジスタ１０２は、スイッチとしての機能を有する。または、トランジ
スタ１０２は、配線１１３の電位がノード１１の電位よりも高い場合に、配線１１３とノ
ード１１とを導通状態とし、配線１１３の電位がノード１１の電位よりも低い場合に、配
線１１３とノード１１とを非導通状態とする機能を有する。つまり、トランジスタ１０２
は、ダイオードとしての機能を有する。または、トランジスタ１０２は、配線１１３の電
位をノード１１に供給するタイミングを制御する機能を有する。または、トランジスタ１
０２は、ノード１１の電位を上昇させるタイミングを制御する機能を有する。または、ト
ランジスタ１０２は、ノード１１を浮遊状態にするタイミングを制御する機能を有する。
ただし、トランジスタ１０２は、前述する機能の少なくとも１つを有していればよい。
次に、各配線に与えられる電位の一例について説明する。各配線に与えられる電位を適宜
制御することにより、本実施の形態の半導体装置に様々な機能を持たせること、又は半導
体装置の駆動能力の向上を図ることができる。
例えば、配線１１３に電位Ｖ１と電位Ｖ２とが選択的に与えられる場合において、配線１
１１に電位Ｖ１よりも高い電位又は電位Ｖ１未満の電位を与えることが可能である。配線
１１１に電位Ｖ１よりも高い電位又は電位Ｖ１未満の電位を与えることにより、本実施の
形態の半導体装置は、レベルシフト回路としての機能を有することができる。
なお、配線１１１に電位Ｖ１よりも高い電位を与える場合、配線１１１に与える電位は、
電位Ｖ１の１倍より高く、４倍以下であることが好ましい。より好ましくは、１．２倍以
上、３倍以下である。さらに好ましくは、１．５倍以上、２．３倍以下である。
なお、配線１１１に電位Ｖ１未満の電位を与える場合、配線１１１に与える電位は、電位
Ｖ１の０．２倍以上、１倍未満であることが好ましい。より好ましくは、０．３倍以上、
０．９倍以下である。さらに好ましくは、０．５倍以上、０．７倍以下である。
また、例えば、配線１１１に電位Ｖ１が与えられる場合において、配線１１３に電位Ｖ１
よりも高い電位を与えることが可能である。具体的には、配線１１３に与えられる電位は
、配線１１１に与えられる電位の１倍より高く、３倍以下であることが好ましい。より好
ましくは、１．３倍以上、２．５倍以下である。さらに好ましくは、１．５倍以上、２倍
以下である。配線１１３に与えられる電位が高いと、配線１１３に電位Ｖ１が与えられて
からトランジスタ１０２がオフになるまでの時間を短くすることができるので、ノード１
１の電位がブートストラップ動作により上昇し始めるタイミングを早くすることができる
。ノード１１の電位が上昇し始めるタイミングが早いと、ノード１１の電位を高くするこ
とができるので、トランジスタ１０１のゲートと第２の端子との間の電位差を大きくする
ことができる。その結果、配線１１２の電位の立ち上がり時間を短くすることができる。
または、配線１１２に大きな負荷を接続しても、該負荷を駆動することができる。または
、トランジスタ１０１のチャネル幅を小さくすることができるので、レイアウト面積を小
さくすることができる。
次に、各トランジスタの閾値電圧の一例について説明する。各トランジスタの閾値電圧を
適切な値とすることにより、半導体装置の駆動能力の向上を図ることができる。
例えば、トランジスタ１０２の閾値電圧は、小さいほど好ましい。具体的には、トランジ
スタ１０２の閾値電圧は、トランジスタ１０１の閾値電圧よりも小さいことが好ましい。
好ましくは、トランジスタ１０２の閾値電圧は、トランジスタ１０１の閾値電圧の０．１
倍以上、１倍未満である。より好ましくは、０．３倍以上、０．９倍以下である。さらに
好ましくは、０．５倍以上、０．７倍以下である。トランジスタ１０２の閾値電圧が小さ
いと、配線１１３に電位Ｖ１が与えられてからトランジスタ１０２がオフになるまでの時
間を短くすることができるので、ノード１１の電位がブートストラップ動作により上昇し
始めるタイミングを早くすることができる。ノード１１の電位が上昇し始めるタイミング
が早いと、ノード１１の電位を高くすることができるので、トランジスタ１０１のゲート
と第２の端子との間の電位差を大きくすることができる。その結果、配線１１２の電位の
立ち上がり時間を短くすることができる。または、配線１１２に大きな負荷を接続しても
、該負荷を駆動することができる。または、トランジスタ１０１のチャネル幅を小さくす
ることができるので、レイアウト面積を小さくすることができる。
また、例えば、トランジスタ１０１の閾値電圧は、半導体装置の駆動電圧（例えば電位Ｖ
１－電位Ｖ２）よりも小さいことが好ましい。特に、トランジスタ１０１の閾値電圧は、
半導体装置の駆動電圧の１／５０倍以上、１／２倍以下であることが好ましい。より好ま
しくは、１／４０倍以上、１／７倍以下である。さらに好ましくは、１／３０倍以上、１
／１０倍以下である。トランジスタ１０１の閾値電圧を半導体装置の駆動電圧よりも小さ
くすることにより、半導体装置の誤動作を防ぎ、半導体装置を正常に動作させることがで
きる。
次に、各トランジスタのサイズの一例について説明する。各トランジスタのサイズを適切
な値とすることにより、本実施の形態の半導体装置の駆動能力の向上を図ることができる
。
例えば、トランジスタ１０１のチャネル幅は、トランジスタ１０２のチャネル幅よりも大
きいことが好ましい。好ましくは、トランジスタ１０１のチャネル幅は、トランジスタ１
０２のチャネル幅の２倍以上、１００倍以下である。より好ましくは、５倍以上、５０倍
以下である。さらに好ましくは、１０倍以上、３０倍以下である。
なお、トランジスタのチャネル幅（Ｗ）によって、電流供給能力を制御することができる
。具体的には、トランジスタのチャネル幅が大きいほど、トランジスタの電流供給能力は
向上する。ただし、トランジスタの電流供給能力を制御する因子は、トランジスタのチャ
ネル幅に限定されない。例えば、トランジスタのチャネル長（Ｌ）、トランジスタのＷ／
Ｌ比、トランジスタのゲートとソースとの間の電位差（Ｖｇｓ）などによっても、トラン
ジスタの電流供給能力を制御することができる。具体的には、トランジスタのチャネル長
が小さいほど、トランジスタのＷ／Ｌ比が大きいほど、又はトランジスタのＶｇｓが大き
いほど、トランジスタの電流供給能力は向上する。したがって、本明細書等において、「
トランジスタのチャネル幅が大きい」という記載は、「トランジスタのチャネル長が小さ
い」、「トランジスタのＷ／Ｌ比が大きい」又は「トランジスタのＶｇｓが大きい」と同
義であることを付記する。
次に、図１（Ａ）に示す半導体装置とは異なる構成の半導体装置について説明する。
例えば、図１（Ａ）に示す半導体装置において、トランジスタ１０２のゲート及び／又は
第１の端子が接続される配線は、配線１１３に限定されず、他の様々な配線とすることが
可能である。
図３（Ａ）は、図１（Ａ）に示す半導体装置において、トランジスタ１０２のゲートが配
線１１１と接続される場合の例を示す。図３（Ａ）に示す半導体装置では、配線１１３に
電位Ｖ２が与えられる場合、ノード１１の電位を電位Ｖ２と等しい値にすることができる
。
図３（Ｂ）は、図１（Ａ）に示す半導体装置において、トランジスタ１０２の第１の端子
が配線１１１と接続される場合の例を示す。図３（Ｂ）に示す半導体装置では、ノード１
１に配線１１３よりも配線抵抗が小さい配線１１１から電位Ｖ１を供給することができる
ため、ノード１１の電位を早く上昇させることができる。
図３（Ｃ）は、図１（Ａ）に示す半導体装置において、トランジスタ１０２のゲートが配
線１１１と接続され、トランジスタ１０２の第１の端子が配線１１１と接続される場合の
例を示す。図３（Ｃ）に示す半導体装置では、配線１１３を省略することができるので、
配線の数及び信号の数を減らすことができる。
また、例えば、図１（Ａ）及び図３（Ａ）～（Ｃ）に示す半導体装置において、ノード１
１と配線１１２との間の容量値を大きくすることにより、ブートストラップ動作時におけ
るノード１１の電位を高くすることができる。
具体的には、例えば、図１（Ａ）及び図３（Ａ）～（Ｃ）に示す半導体装置において、ノ
ード１１と配線１１２との間に、容量素子を接続することが可能である。容量素子１２１
の一方の電極は、トランジスタ１０１のゲートと同じ材料により構成され、ノード１１と
接続されることが好ましい。そして、容量素子１２１の他方の電極は、トランジスタ１０
１の第２の端子と同じ材料により構成され、配線１１２と接続されることが好ましい。こ
うして、コンタクトホールなどを省略できるので、レイアウト面積を小さくすることがで
きる。
あるいは、例えば、図１（Ａ）及び図３（Ａ）～（Ｃ）に示す半導体装置において、トラ
ンジスタ１０１のゲートを構成する材料と、トランジスタ１０１の第２の端子を構成する
材料とが重なる面積を、トランジスタ１０１のゲートを構成する材料と、トランジスタ１
０１の第１の端子を構成する材料とが重なる面積よりも大きくすることが可能である。特
に、トランジスタ１０１のゲートを構成する材料と、トランジスタ１０１の第２の端子を
構成する材料とが重なる面積は、トランジスタ１０１のゲートを構成する材料と、トラン
ジスタ１０１の第１の端子を構成する材料とが重なる面積の１倍より大きく、５倍以下で
あることが好ましい。より好ましくは、１．５倍以上、４倍以下である。さらに好ましく
は、２倍以上３倍以下である。
図３（Ｄ）は、図１（Ａ）に示す半導体装置において、トランジスタ１０１のゲートと第
２の端子との間に、容量素子１２１を接続した場合の例を示す。
また、例えば、図３（Ａ）～（Ｄ）に示す半導体装置において、トランジスタ１０１の第
１の端子と、トランジスタ１０２のゲート又は第１の端子とは、異なる配線と接続される
ことが可能である。
図４（Ａ）は、図３（Ａ）に示す半導体装置において、トランジスタ１０１の第１の端子
が配線１１１Ａと接続され、トランジスタ１０２のゲートが配線１１１Ｂと接続される場
合の例を示す。
図４（Ｂ）は、図３（Ｂ）に示す半導体装置において、トランジスタ１０１の第１の端子
が配線１１１Ａと接続され、トランジスタ１０２の第１の端子が配線１１１Ｂと接続され
る場合の例を示す。
図４（Ｃ）は、図３（Ｃ）に示す半導体装置において、トランジスタ１０１の第１の端子
が配線１１１Ａと接続され、トランジスタ１０２のゲートが配線１１１Ｂと接続され、ト
ランジスタ１０２の第１の端子が配線１１１Ｂと接続される場合の例を示す。
なお、配線１１１Ａ及び配線１１１Ｂは、配線１１１と同様の機能を有する。そして、配
線１１１Ａ及び配線１１１Ｂには、電位Ｖ１が供給される。ただし、配線１１１Ａと配線
１１１Ｂとに与える電位は、異なる値とすることが可能である。例えば、配線１１１Ａに
、電位Ｖ１よりも高い電位又は電位Ｖ１未満の電位を与えることにより、図４（Ａ）～（
Ｃ）に示す半導体装置は、レベルシフト回路としての機能を有することになる。別の例と
して、配線１１１Ｂに電位Ｖ１よりも高い電位を与えることにより、ノード１１の電位の
立ち上がり時間を短くすることができる。別の例として、配線１１１Ｂに電位Ｖ１よりも
低い電位を与えることにより、トランジスタ１０２がオフになるタイミングを早くするこ
とができる。
なお、本明細書等において、トランジスタの一例としては、ゲート電極が２個以上のマル
チゲート構造のトランジスタを用いることができる。マルチゲート構造にすると、複数の
ゲート電極に対応する複数のチャネル領域が互いに直列に接続されるため、複数のトラン
ジスタが直列に接続された構造となる。よって、マルチゲート構造により、さらなるオフ
電流の低減、トランジスタの耐圧向上（信頼性の向上）を図ることができる。または、マ
ルチゲート構造により、トランジスタが飽和領域で動作する時に、ドレインとソースとの
間の電圧が変化しても、ドレインとソースとの間の電流があまり変化せず、傾きがフラッ
トである電圧・電流特性を得ることができる。傾きがフラットである電圧・電流特性を利
用すると、理想的な電流源回路、又は非常に高い抵抗値をもつ能動負荷を実現することが
出来る。その結果、特性のよい差動回路やカレントミラー回路などを実現することが出来
る。
なお、トランジスタの一例としては、チャネルの上下にゲート電極が配置されている構造
のトランジスタを適用することができる。チャネルの上下にゲート電極が配置される構造
にすることにより、複数のトランジスタが並列に接続されたような回路構成となる。よっ
て、チャネル領域が増えるため、電流値の増加を図ることができる。または、チャネルの
上下にゲート電極が配置されている構造にすることにより、空乏層ができやすくなるため
、Ｓ値の改善を図ることができる。
なお、トランジスタの一例としては、チャネル領域の上にゲート電極が配置されている構
造、チャネル領域の下にゲート電極が配置されている構造、正スタガ構造、逆スタガ構造
、チャネル領域を複数の領域に分けた構造、チャネル領域を並列に接続した構造、又はチ
ャネル領域が直列に接続する構造などのトランジスタを用いることができる。
なお、トランジスタの一例としては、チャネル領域（又はその一部）にソース電極やドレ
イン電極が重なっている構造のトランジスタを用いることができる。チャネル領域（もし
くはその一部）にソース電極やドレイン電極が重なる構造にすることによって、チャネル
領域の一部に電荷が溜まり、動作が不安定になることを防ぐことができる。
なお、本明細書等においては、ある一つの実施の形態において述べる図または文章におい
て、その一部分を取り出して、発明の一態様を構成することは可能である。したがって、
ある部分を述べる図または文章が記載されている場合、その一部分の図または文章を取り
出した内容も、発明の一態様として開示されているものであり、発明の一態様を構成する
ことが可能であるものとする。そのため、例えば、能動素子（トランジスタ、ダイオード
など）、配線、受動素子（容量素子、抵抗素子など）、導電層、絶縁層、半導体層、有機
材料、無機材料、部品、装置、動作方法、製造方法などが単数又は複数記載された図面ま
たは文章において、その一部分を取り出して、発明の一態様を構成することが可能である
ものとする。例えば、Ｎ個（Ｎは整数）の回路素子（トランジスタ、容量素子等）を有し
て構成される回路図から、Ｍ個（Ｍは整数で、Ｍ＜Ｎ）の回路素子（トランジスタ、容量
素子等）を抜き出して、発明の一態様を構成することは可能である。別の例としては、Ｎ
個（Ｎは整数）の層を有して構成される断面図から、Ｍ個（Ｍは整数で、Ｍ＜Ｎ）の層を
抜き出して、発明の一態様を構成することは可能である。さらに別の例としては、Ｎ個（
Ｎは整数）の要素を有して構成されるフローチャートから、Ｍ個（Ｍは整数で、Ｍ＜Ｎ）
の要素を抜き出して、発明の一態様を構成することは可能である。
なお、本明細書等においては、ある一つの実施の形態において述べる図または文章におい
て、少なくとも一つの具体例が記載される場合、その具体例の上位概念を導き出すことは
、当業者であれば容易に理解される。したがって、ある一つの実施の形態において述べる
図または文章において、少なくとも一つの具体例が記載される場合、その具体例の上位概
念も、発明の一態様として開示されているものであり、発明の一態様を構成することが可
能である。
なお、本明細書等においては、少なくとも図に記載した内容（図の中の一部でもよい）は
、発明の一態様として開示されているものであり、発明の一態様を構成することが可能で
ある。したがって、ある内容について、図に記載されていれば、文章を用いて述べていな
くても、その内容は、発明の一態様として開示されているものであり、発明の一態様を構
成することが可能である。同様に、図の一部を取り出した図についても、発明の一態様と
して開示されているものであり、発明の一態様を構成することが可能である。
（実施の形態２）
本実施の形態では、半導体装置の構成の一例及びその半導体装置の駆動方法の一例につい
て説明する。特に、実施の形態１に示す半導体装置を用いたインバータ回路及びバッファ
回路の一例、並びにそのインバータ回路及びバッファ回路の駆動方法の一例について説明
する。
まず、本実施の形態の半導体装置の構成の一例について説明する。
図５（Ａ）は、半導体装置の構成の一例を示す。図５（Ａ）に示す半導体装置は、トラン
ジスタ１０１と、トランジスタ１０２と、トランジスタ１０３と、トランジスタ１０４と
、配線１１２、配線１１３、配線１１４、配線１１５と、から構成されている。トランジ
スタ１０１～１０４は、酸化物半導体材料を用いて形成されている。また、トランジスタ
１０３及びトランジスタ１０４は、Ｎチャネル型である。
図５（Ａ）は、図１（Ａ）に示す半導体装置に、トランジスタ１０３及びトランジスタ１
０４を加えて設ける場合の半導体装置を示す。トランジスタ１０３のゲートは、配線１１
４と接続され、トランジスタ１０３の第１の端子は、配線１１５と接続され、トランジス
タ１０３の第２の端子は、配線１１２に接続される。また、トランジスタ１０４のゲート
は、配線１１４と接続され、トランジスタ１０４の第１の端子は、配線１１５と接続され
、トランジスタ１０４の第２の端子は、トランジスタ１０１のゲートと接続される。ただ
し、本実施の形態の半導体装置の構成は、図５（Ａ）に限定されず、他にも様々な構成と
することが可能である。
次に、各配線に与えられる電位の一例について説明する。
配線１１４には、電位Ｖ１と電位Ｖ２とが選択的に与えられる。言い換えると、配線１１
４には、信号が入力される。そのため、配線１１４は、信号線としての機能を有する。こ
こでは、配線１１４には、配線１１３に入力される信号の反転信号が入力されると仮定す
る。よって、配線１１３に電位Ｖ２が与えられる場合、配線１１４には電位Ｖ１が与えら
れ、配線１１３に電位Ｖ１が与えられる場合、配線１１４には電位Ｖ２が与えられる。た
だし、これに限定されず、配線１１３と配線１１４とには、同じ電位が与えられることが
可能である。
配線１１５には、電位Ｖ２が与えられる。言い換えると、配線１１５には、一定の電圧（
例えば電圧Ｖ２）が供給される。そのため、配線１１５は、電源線としての機能を有する
ものとする。ただし、配線１１５に与えられる電位は、電位Ｖ２に限定されず、他にも様
々な電位が与えられることが可能である。例えば、配線１１５には、電位Ｖ１と電位Ｖ２
とを選択的に与えることが可能である。配線１１５に電位Ｖ１が与えられることによって
、トランジスタ１０３及びトランジスタ１０４に逆バイアスを印加することができるので
、これらのトランジスタの閾値電圧のシフトを抑制することができる。
次に、図５（Ａ）に示す半導体装置の動作の一例について説明する。以下には、配線１１
３に電位Ｖ２が与えられ、配線１１４に電位Ｖ１が与えられる場合と、配線１１３に電位
Ｖ１が与えられ、配線１１４に電位Ｖ２が与えられる場合との２通りの動作について説明
する。
なお、図５（Ｂ）は、図５（Ａ）に示す半導体装置の動作を説明するためのタイミングチ
ャートの一例を示す。図５（Ｂ）には、配線１１３の電位（電位Ｖ１１３）、配線１１４
の電位（電位Ｖ１１４）、ノード１１の電位（電位Ｖ１１）及び配線１１２の電位（電位
Ｖ１１２）を示す。
配線１１３に電位Ｖ２が与えられ、配線１１４に電位Ｖ１が与えられる場合の動作につい
て説明する。
配線１１３に電位Ｖ２が与えられ、配線１１４に電位Ｖ１が与えられると、トランジスタ
１０４はオンになるので、配線１１５とノード１１とは導通状態になる。このとき、トラ
ンジスタ１０２はオフになり、配線１１３とノード１１とは非導通状態になる。こうして
、ノード１１には、配線１１５の電位が供給されるので、ノード１１の電位は、電位Ｖ２
と等しい値になる。そのため、トランジスタ１０１はオフになり、配線１１１と配線１１
２とは非導通状態になる。このとき、トランジスタ１０３はオンになり、配線１１５と配
線１１２とは導通状態になる。こうして、配線１１２には、配線１１５の電位が供給され
るので、配線１１２の電位は、電位Ｖ２と等しい値となる（図６（Ａ）参照）。
配線１１３に電位Ｖ１が与えられ、配線１１４に電位Ｖ２が与えられる場合の動作につい
て説明する。
配線１１３に電位Ｖ１が与えられ、配線１１４に電位Ｖ２が与えられると、トランジスタ
１０４はオフになり、配線１１５とノード１１とは非導通状態になる。このとき、トラン
ジスタ１０２はオンになり、配線１１３とノード１１とは導通状態になる。こうして、ノ
ード１１には、配線１１３の電位が供給されるので、ノード１１の電位は上昇し始める。
やがて、ノード１１の電位は、Ｖ２＋Ｖｔｈ１０１まで上昇する。そのため、トランジス
タ１０１はオンになり、配線１１１と配線１１２とは導通状態になる。このとき、トラン
ジスタ１０３はオフになっているので、配線１１５と配線１１２とは非導通状態になる。
こうして、配線１１２には、配線１１１の電位が供給されるので、配線１１２の電位は、
上昇し始める（図６（Ｂ）参照）。
その後、ノード１１の電位がＶ１－Ｖｔｈ１０２まで上昇する。そのため、トランジスタ
１０２はオフになるので、配線１１３とノード１１とは非導通状態になる。すると、ノー
ド１１は、浮遊状態になる。このとき、配線１１２の電位は、上昇し続けている。そのた
め、ノード１１の電位は、トランジスタ１０１のゲートと第２の端子との間の寄生容量に
より、Ｖ１＋Ｖｔｈ１０１＋Ｖａまで上昇する。いわゆる、ブートストラップ動作である
。こうして、配線１１２の電位は、電位Ｖ１と等しい値まで上昇する（図６（Ｃ）参照）
。
以上のように、本実施の形態の半導体装置は、ブートストラップ動作を用いることにより
、配線１１２の電位を、配線１１１の電位又は配線１１５の電位と等しい値とすることが
できる。
また、従来の技術では、トランジスタのＳ値が大きかった。そのため、配線１１３に電位
Ｖ１が与えられてからトランジスタ１０２がオフになるまでの時間が長くなっていた。ま
たは、ノード１１の電位がブートストラップ動作により上昇し始めるタイミングが遅くな
っていた。または、ノード１１の電位が低くなっていた。または、トランジスタ１０１の
ゲートと第２の端子との間の電位差が小さくなっていた。または、配線１１２の電位の立
ち上がり時間が長くなっていた。または、配線１１２に接続できる負荷が小さかった。ま
たは、トランジスタ１０１のチャネル幅が大きくなっていた。または、レイアウト面積が
大きくなっていた。または、配線１１２の電位の立ち下がり時間が長くなっていていた。
または、配線１１４に電位Ｖ１が与えられてから、トランジスタ１０１がオフになるまで
の時間が長くなっていた。または、配線１１１からトランジスタ１０１及びトランジスタ
１０３を介して配線１１５に電流が流れる時間が長かった。または、消費電力が増加して
いた。
これに対し、本実施の形態の半導体装置では、半導体装置を構成するトランジスタの半導
体層として酸化物半導体を用いるため、Ｓ値を小さくすることができる。そのため、半導
体装置の駆動能力の向上を図ることができる。例えば、トランジスタ１０２のＳ値が小さ
いと、配線１１３に電位Ｖ１が与えられてからトランジスタ１０２がオフになるまでの時
間を短くすることができるので、ノード１１の電位がブートストラップ動作により上昇し
始めるタイミングを早くすることができる。ノード１１の電位が上昇し始めるタイミング
が早くなると、ノード１１の電位を高くすることができるので、トランジスタ１０１のゲ
ートと第２の端子との間の電位差を大きくすることができる。その結果、配線１１２の電
位の立ち上がり時間を短くすることができる。または、配線１１２に大きな負荷を接続し
ても、該負荷を駆動することができる。または、トランジスタ１０１のチャネル幅を小さ
くすることができるので、レイアウト面積を小さくすることができる。別の例として、ト
ランジスタ１０１のＳ値が小さいと、配線１１２の電位の立ち上がり時間を短くすること
ができる。別の例として、トランジスタ１０３のＳ値が小さいと、配線１１２の電位の立
ち下がり時間を短くすることができる。別の例として、トランジスタ１０４のＳ値が小さ
いことにより、配線１１４に電位Ｖ１が与えられてから、トランジスタ１０１がオフにな
るまでの時間を短くすることができる。そのため、配線１１１からトランジスタ１０１及
びトランジスタ１０３を介して配線１１５に電流が流れることを抑制することができる。
これにより、消費電力の削減を図ることができる。
なお、従来の技術では、トランジスタのオフ電流が大きかった。そのため、ノード１１か
ら漏れる電荷の量が多かった。または、ノード１１の電位が低下していた。または、ノー
ド１１の電位をＶ１＋Ｖｔｈ１０１よりも高い値に維持できる時間が短くなっていた。ま
たは、駆動周波数を遅くすることが困難であった。または、半導体装置が動作することが
できる駆動周波数の範囲が狭くなっていた。
これに対し、本実施の形態の半導体装置を構成するトランジスタのオフ電流は小さいとい
う特徴がある。そのため、半導体装置の駆動能力の向上を図ることができる。例えば、ト
ランジスタ１０２及びトランジスタ１０４のオフ電流が小さいことにより、ノード１１か
ら漏れる電荷の量を少なくすることができる。そのため、ノード１１の電位の低下を抑制
することができる。つまり、ノード１１の電位をＶ１＋Ｖｔｈ１０１よりも高い値に維持
できる時間を、長くすることができる。これにより、駆動周波数を低くすることができる
ので、本実施の形態の半導体装置が動作することができる駆動周波数の範囲を広くするこ
とができる。
なお、配線１１２から出力される信号は、配線１１４に入力される信号の反転信号となる
。つまり、本実施の形態の半導体装置は、インバータ回路としての機能を有することがで
きる。または、配線１１２から出力される信号は、配線１１３に入力される信号の非反転
信号となる。つまり、本実施の形態の半導体装置は、バッファ回路としての機能を有する
ことができる。
次に、各トランジスタが有する機能の一例について説明する。
トランジスタ１０３は、配線１１５と配線１１２との間の導通状態を制御する機能を有す
る。つまり、トランジスタ１０３は、スイッチとしての機能を有する。または、トランジ
スタ１０３は、配線１１５の電位を配線１１２に供給するタイミングを制御する機能を有
する。または、トランジスタ１０３は、配線１１２の電位を減少させるタイミングを制御
する機能を有する。ただし、トランジスタ１０３は、前述する機能の少なくとも１つを有
していればよい。
トランジスタ１０４は、配線１１５とノード１１との間の導通状態を制御する機能を有す
る。つまり、トランジスタ１０４は、スイッチとしての機能を有する。または、トランジ
スタ１０４は、配線１１５の電位をノード１１に供給するタイミングを制御する機能を有
する。または、トランジスタ１０４は、ノード１１の電位を減少させるタイミングを制御
する機能を有する。ただし、トランジスタ１０４は、前述する機能の少なくとも１つを有
していればよい。
次に、各配線に与えられる電位のバリエーションについて説明する。各配線に与えられる
電位を適宜制御することにより、本実施の形態の半導体装置に様々な機能を持たせること
、又は半導体装置の駆動能力の向上を図ることができる。
例えば、配線１１３又は配線１１４に、電位Ｖ１と電位Ｖ２とが選択的に与えられる場合
、配線１１１には、電位Ｖ１よりも高い電位又は電位Ｖ１未満の電位が与えられることが
可能である。これにより、本実施の形態の半導体装置は、レベルシフト回路としての機能
を有することができる。
なお、配線１１１に、電位Ｖ１よりも高い電位を与えるとする。この場合、該電位は、電
位Ｖ１の１倍より高く、４倍以下であることが好ましい。より好ましくは、１．２倍以上
、３倍以下である。さらに好ましくは、１．５倍以上、２．３倍以下である。
なお、配線１１１に、電位Ｖ１未満の電位を与えるとする。この場合、該電位は、電位Ｖ
１の０．２倍以上、１倍未満であることが好ましい。より好ましくは、０．３倍以上、０
．９倍以下である。さらに好ましくは、０．５倍以上、０．７倍以下である。
また、例えば、配線１１４に、電位Ｖ１と電位Ｖ２とが選択的に与えられる場合、配線１
１３には、電位Ｖ１未満の電位と、電位Ｖ２よりも高い電位とが選択的に与えられること
が可能である。この場合、配線１１４の電位の立ち上がり時間は、配線１１３の電位の立
ち上がり時間よりも短いことが多い。または、配線１１４の電位の立ち下がり時間は、配
線１１３の電位の立ち下がり時間よりも短いことが多い。または、配線１１４は、配線１
１３とインバータ回路を介して接続されることが多い。
また、例えば、配線１１３に、電位Ｖ１と電位Ｖ２とが選択的に与えられる場合、配線１
１４には、電位Ｖ１未満の電位と、電位Ｖ２よりも高い電位とが選択的に与えられること
が可能である。この場合、配線１１３の電位の立ち上がり時間は、配線１１４の電位の立
ち上がり時間よりも短いことが多い。または、配線１１３の電位の立ち下がり時間は、配
線１１４の電位の立ち下がり時間よりも短いことが多い。または、配線１１３は、配線１
１４とインバータ回路を介して接続されることが多い。
次に、各トランジスタの閾値電圧の一例について説明する。各トランジスタの閾値電圧を
適切な値とすることにより、半導体装置の駆動能力の向上を図ることができる。
例えば、トランジスタ１０３の閾値電圧は、トランジスタ１０１の閾値電圧及び／又はト
ランジスタ１０２の閾値電圧よりも大きいことが好ましい。特に、トランジスタ１０３の
閾値電圧は、トランジスタ１０１の閾値電圧の１倍より高く、３倍以下であることが好ま
しい。より好ましくは、１．２倍以上２．５倍以下である。さらに好ましくは、１．５倍
以上、２倍以下である。
また、例えば、トランジスタ１０４の閾値電圧は、トランジスタ１０１の閾値電圧及び／
又はトランジスタ１０２の閾値電圧よりも大きいことが好ましい。特に、トランジスタ１
０４の閾値電圧は、トランジスタ１０１の閾値電圧の１倍を超え、３倍以下であることが
好ましい。より好ましくは、１．２倍以上２．５倍以下である。さらに好ましくは、１．
５倍以上、２倍以下である。
また、例えば、トランジスタ１０１の閾値電圧とトランジスタ１０３の閾値電圧との和は
、半導体装置の駆動電圧（例えば電位Ｖ１－電位Ｖ２）よりも小さいことが好ましい。特
に、トランジスタ１０１の閾値電圧とトランジスタ１０３の閾値電圧との和は、半導体装
置の駆動電圧の１／１００倍以上、１／２倍以下であることが好ましい。より好ましくは
、１／５０倍以上、１／５倍以下である。さらに好ましくは、１／３０倍以上、１／１０
倍以下である。トランジスタ１０１の閾値電圧とトランジスタ１０３の閾値電圧との和が
半導体装置の駆動電圧よりも小さいことにより、半導体装置の誤動作を防ぎ、半導体装置
を正常に動作させることができる。
次に、各トランジスタのサイズの一例について説明する。各トランジスタのサイズを適切
な値とすることにより、本実施の形態の半導体装置の駆動能力の向上を図ることができる
。
例えば、トランジスタ１０１がオンになるときのゲートとソースとの間の電位差は、トラ
ンジスタ１０３がオンになるときのゲートとソースとの間の電位差よりも小さいことが多
い。そのため、トランジスタ１０１のチャネル幅は、トランジスタ１０３のチャネル幅よ
りも大きいことが好ましい。特に、トランジスタ１０１のチャネル幅は、トランジスタ１
０３のチャネル幅の１倍より大きく、１０倍以下であることが好ましい。より好ましくは
、１．３倍以上、５倍以下である。さらに好ましくは、１．５倍以上、３倍以下である。
また、例えば、配線１１２の負荷は、ノード１１の負荷よりも大きい場合が多い。そのた
め、トランジスタ１０３のチャネル幅は、トランジスタ１０４のチャネル幅よりも大きい
ことが好ましい。特に、トランジスタ１０３のチャネル幅は、トランジスタ１０４のチャ
ネル幅の１倍より大きく、１０倍以下であることが好ましい。より好ましくは、１．５倍
以上、７倍以下である。さらに好ましくは、２倍以上、５倍以下である。
また、例えば、トランジスタ１０３のチャネル長、及び／又はトランジスタ１０４のチャ
ネル長は大きいことが好ましい。具体的には、トランジスタ１０３のチャネル長は、トラ
ンジスタ１０１のチャネル長及び／又はトランジスタ１０２のチャネル長よりも大きいこ
とが好ましい。または、トランジスタ１０４のチャネル長は、トランジスタ１０１のチャ
ネル長及び／又はトランジスタ１０２のチャネル長よりも大きいことが好ましい。トラン
ジスタ１０３のチャネル長、及び／又はトランジスタ１０４のチャネル長を大きくするこ
とにより、トランジスタ１０３、及び／又はトランジスタ１０４の閾値電圧のシフト量を
低減することができる。よって、半導体装置の信頼性の向上を図ることができる。
次に、図５（Ａ）に示す半導体装置とは異なる構成の半導体装置について説明する。
例えば、トランジスタ１０３及びトランジスタ１０４は、図１（Ａ）に示す半導体装置だ
けでなく、図３（Ａ）～（Ｄ）及び図４（Ａ）～（Ｃ）に示す半導体装置にも設けること
が可能である。トランジスタ１０３及びトランジスタ１０４を設けた図３（Ａ）～（Ｄ）
及び図４（Ａ）～（Ｃ）に示す半導体装置は、図５（Ａ）に示す半導体装置と同様の機能
及び同様の効果を有する。
図７（Ａ）は、図３（Ａ）に示す半導体装置に、トランジスタ１０３及びトランジスタ１
０４を設ける場合の例を示す。
図７（Ｂ）は、図３（Ｂ）に示す半導体装置に、トランジスタ１０３及びトランジスタ１
０４を設ける場合の例を示す。
図７（Ｃ）は、図３（Ｃ）に示す半導体装置に、トランジスタ１０３及びトランジスタ１
０４を設ける場合の例を示す。図７（Ｃ）に示す半導体装置では、配線１１３を省略する
ことができるので、配線の数及び信号の数を減らすことができる。
図８（Ａ）は、図４（Ａ）に示す半導体装置に、トランジスタ１０３及びトランジスタ１
０４を設ける場合の例を示す。
図８（Ｂ）は、図４（Ｂ）に示す半導体装置に、トランジスタ１０３及びトランジスタ１
０４を設ける場合の例を示す。
図８（Ｃ）は、図４（Ｃ）に示す半導体装置に、トランジスタ１０３及びトランジスタ１
０４を設ける場合の例を示す。
また、例えば、図５（Ａ）、図７（Ａ）～（Ｃ）及び図８（Ａ）～（Ｃ）に示す半導体装
置において、トランジスタ１０４を省略することが可能である。トランジスタ１０４を省
略することにより、トランジスタの数を減らすことができるので、レイアウト面積を小さ
くすることができる。
図９（Ａ）は、図５（Ａ）に示す半導体装置において、トランジスタ１０４を省略する場
合の例を示す。
図９（Ｂ）は、図７（Ｃ）に示す半導体装置において、トランジスタ１０４を省略する場
合の例を示す。
次に、半導体装置を制御する機能を有する回路（制御回路ともいう）の一例について説明
する。
図１０は、半導体装置を制御するための回路１３０を示す。図１０では、半導体装置とし
て、図５（Ａ）に示す半導体装置を用いている。ただし、半導体装置としては、図５（Ａ
）に示す半導体装置に限定されない。例えば、半導体装置としては、実施の形態１に示す
半導体装置、本実施の形態に示す半導体装置、又はその他の実施の形態に示す半導体装置
を用いることが可能である。
回路１３０は、半導体装置の各配線に電位を与える機能を有する。すなわち、回路１３０
は、半導体装置の各配線に、信号の出力や、電圧を供給するタイミングを制御する機能を
有する。
回路１３０は、回路１３１、回路１３２、回路１３３及び回路１３４を有する。回路１３
１は、配線１１１に電圧Ｖ１を供給する機能を有する。または、回路１３１は、配線１１
１に信号を供給する機能を有する。回路１３２は、配線１１３に信号を供給する機能を有
する。回路１３３は、配線１１４に信号を供給する機能を有する。回路１３４は、配線１
１５に電圧Ｖ１を供給する機能を有する。このように、回路１３１、回路１３２及び回路
１３３は、信号生成回路又はタイミングジェネレータ回路などとしての機能を有する。回
路１３１及び回路１３４は、電圧生成回路又はレギュレータ回路などとしての機能を有す
る。
なお、回路１３１～１３４は、各々、増幅回路、バイポーラトランジスタ、ＭＯＳトラン
ジスタ、容量素子、抵抗素子、コイル、直流電圧源、交流電圧源、直流電流源及びスイッ
チのうちの、少なくとも１つから構成されることが可能である。
なお、配線１１３及び配線１１４には、保護回路１４０が接続されることが可能である。
保護回路１４０は、複数のトランジスタ１４１及び複数のトランジスタ１４２を有する。
トランジスタ１４１の第１の端子は、配線１１５と接続され、トランジスタ１４１の第２
の端子は、配線１１３又は配線１１４と接続され、トランジスタ１４１のゲートは、配線
１１５と接続される。トランジスタ１４２の第１の端子は、配線１１１と接続され、トラ
ンジスタ１４２の第２の端子は、配線１１３又は配線１１４と接続され、トランジスタ１
４２のゲートは、配線１１３又は配線１１４と接続される。なお、トランジスタ１４１と
トランジスタ１４２との一方を省略することが可能である。
本実施の形態は、他の実施の形態と適宜組み合わせることができる。
（実施の形態３）
本実施の形態では、半導体装置の一例及びその半導体装置の駆動方法の一例について説明
する。特に、実施の形態２に示す半導体装置を用いたＮＯＲ回路及びＮＡＮＤ回路の一例
、並びにそのＮＯＲ回路及びＮＡＮＤ回路の駆動方法の一例について説明する。
まず、実施の形態２に示す半導体装置にＮＯＲ回路としての機能を持たせるための構成に
ついて説明する。
実施の形態２に示す半導体装置において、配線１１５と配線１１２との間に、Ｎ（Ｎは自
然数）個のトランジスタ１０３（トランジスタ１０３＿１～１０３＿Ｎと示す）が並列に
接続される。Ｎ個のトランジスタ１０３のゲートは、各々、Ｎ本の配線１１４（配線１１
４＿１～１１４＿Ｎ）と接続される。そして、配線１１５とノード１１との間に、Ｎ個の
トランジスタ１０４（トランジスタ１０４＿１～１０４＿Ｎと示す）が並列に接続される
。Ｎ個のトランジスタ１０４のゲートは、各々、Ｎ本の配線１１４と接続される。例えば
、トランジスタ１０３＿ｉ（ｉは１～Ｎのいずれか一）の第１の端子は、配線１１５と接
続され、トランジスタ１０３＿ｉの第２の端子は、配線１１２と接続され、トランジスタ
１０３＿ｉのゲートは、配線１１４＿ｉと接続される。トランジスタ１０４＿ｉ（ｉは１
～Ｎのいずれか一）の第１の端子は、配線１１５と接続され、トランジスタ１０４＿ｉの
第２の端子は、ノード１１と接続され、トランジスタ１０４＿ｉのゲートは、配線１１４
＿ｉと接続される。このような構成により、実施の形態２に示す半導体装置は、Ｎ入力の
ＮＯＲ回路としての機能を有することができる。
図１１（Ａ）は、図７（Ｃ）に示す半導体装置に上記の構成を追加したＮＯＲ回路の一例
を示す。
図１１（Ｂ）は、図５（Ａ）に示す半導体装置に上記の構成を追加したＮＯＲ回路の一例
を示す。図１１（Ｂ）に示すＮＯＲ回路において、配線１１３には、Ｎ本の配線１１４の
いずれかに入力する信号の反転信号を入力すればよい。
次に、実施の形態２に示す半導体装置を用いたＮＯＲ回路の動作の一例について、図１１
（Ａ）に示す半導体装置を例にして説明する。ここでは、Ｎ本の配線１１４の少なくとも
１つに電位Ｖ１が与えられる場合と、Ｎ本の配線１１４のすべてに電位Ｖ２が与えられる
場合との２通りの動作について説明する。
Ｎ本の配線１１４の少なくとも１つに、電位Ｖ１が与えられる場合の動作について説明す
る。ここでは、配線１１４＿１に電位Ｖ１が与えられ、その他の配線（配線１１４＿２～
１１４＿Ｎ）に電位Ｖ２が与えられると仮定する。また、配線１１１に電位Ｖ１、配線１
１５に電位Ｖ２が与えられると仮定する。そのため、トランジスタ１０４＿１はオンにな
り、トランジスタ１０４＿２～１０４＿Ｎはオフになるので、配線１１５とノード１１と
が導通状態になる。このとき、トランジスタ１０２はオンになるので、配線１１１とノー
ド１１とは導通状態になる。こうして、ノード１１には、配線１１５の電位と配線１１１
の電位とが供給される。よって、ノード１１の電位は、配線１１５の電位（電位Ｖ２）を
超え、配線１１１の電位（電位Ｖ１）未満となる。ここでは、ノード１１の電位は、Ｖ２
＋Ｖｔｈ１０１未満になると仮定する。そのため、トランジスタ１０１はオフになるので
、配線１１１と配線１１２とは非導通状態になる。このとき、トランジスタ１０３＿１は
オンになり、トランジスタ１０３＿２～１０３＿Ｎはオフになるので、配線１１５と配線
１１２とは導通状態になる。こうして、配線１１５の電位は、配線１１２に供給されるの
で、配線１１２の電位は、電位Ｖ２と等しい値となる（図１２（Ａ）参照）。
Ｎ本の配線１１４のすべてに、電位Ｖ２が与えられる場合の動作について説明する。また
、配線１１１には電位Ｖ１、配線１１５に電位Ｖ２が与えられる仮定する。そのため、ト
ランジスタ１０４＿１～１０４＿Ｎはオフになるので、配線１１５とノード１１とは非導
通状態になる。このとき、トランジスタ１０２はオンになるので、配線１１１とノード１
１とは導通状態になる。すると、配線１１１の電位はノード１１に供給されるので、ノー
ド１１の電位は上昇し始める。やがて、ノード１１の電位は、Ｖ２＋Ｖｔｈ１０１まで上
昇する。そのため、トランジスタ１０１はオンになるので、配線１１１と配線１１２とは
導通状態になる。このとき、トランジスタ１０３＿１～１０３＿Ｎはオフになっているの
で、配線１１５と配線１１２とは非導通状態になる。こうして、配線１１２には、配線１
１１の電位が供給されるので、配線１１２の電位は、上昇し始める。その後、ノード１１
の電位がＶ１－Ｖｔｈ１０２まで上昇する。そのため、トランジスタ１０２はオフになる
ので、配線１１１とノード１１とは非導通状態になる。すると、ノード１１は、浮遊状態
になる。このとき、配線１１２の電位は、上昇し続けている。そのため、ノード１１の電
位は、トランジスタ１０１のゲートと第２の端子との間の寄生容量により、Ｖ１＋Ｖｔｈ
１０１＋Ｖａまで上昇する。いわゆる、ブートストラップ動作である。こうして、配線１
１２の電位は、電位Ｖ１と等しい値まで上昇する（図１２（Ｂ）参照）。
なお、Ｎ個のトランジスタ１０３のチャネル幅は、互いに等しいことが望ましい。回路配
置の制限などから、Ｎ個のトランジスタ１０３のチャネル幅を互いに等しくすることが困
難な場合には、Ｎ個のトランジスタ１０３の少なくとも２つのチャネル幅を互いに等しく
すると良い。チャネル幅を互いに等しくすることで、回路設計が容易になり、また、動作
の不具合を抑制することができるためである。トランジスタ１０４についても同様である
。
なお、Ｎ個のトランジスタ１０３は、配線１１２を駆動するために、駆動能力が大きいこ
とが好ましい。そのため、Ｎ個のトランジスタ１０３の少なくとも１つのチャネル幅は、
Ｎ個のトランジスタ１０４の少なくとも１つのチャネル幅よりも大きいことが好ましい。
特に、Ｎ個のトランジスタ１０３の少なくとも１つのチャネル幅は、Ｎ個のトランジスタ
１０４の少なくとも１つのチャネル幅の１倍より高く、１０倍以下であることが好ましい
。より好ましくは、１．５倍以上、７倍以下である。さらに好ましくは、２倍以上、５倍
以下である。
なお、Ｎ本の配線１１４に電位Ｖ２が与えられる場合に、ノード１１の電位は、トランジ
スタ１０１がオフになるような値になることが好ましい。そのため、Ｎ個のトランジスタ
１０４の少なくとも１つのチャネル幅は、トランジスタ１０２のチャネル幅よりも大きい
ことが好ましい。特に、Ｎ個のトランジスタ１０４の少なくとも１つのチャネル幅は、ト
ランジスタ１０２のチャネル幅の１倍より高く、１０倍以下であることが好ましい。より
好ましくは、２倍以上、５倍以下であることが好ましい。さらに好ましくは、２．５倍以
上、３．５倍以下である。
次に、実施の形態２に示す半導体装置にＮＡＮＤ回路としての機能を持たせるための構成
について説明する。
以下に、実施の形態２に示す半導体装置にＮＡＮＤ回路としての機能を持たせるための構
成を示す。実施の形態２に示す半導体装置において、配線１１５と配線１１２との間に、
Ｎ（Ｎは自然数）個のトランジスタ１０３（トランジスタ１０３＿１～１０３＿Ｎと示す
）が直列に接続される。Ｎ個のトランジスタ１０３のゲートは、各々、Ｎ本の配線１１４
（配線１１４＿１～１１４＿Ｎ）と接続される。そして、配線１１５とノード１１との間
に、Ｎ個のトランジスタ１０４（トランジスタ１０４＿１～１０４＿Ｎと示す）が直列に
接続される。Ｎ個のトランジスタ１０４のゲートは、各々、Ｎ本の配線１１４と接続され
る。例えば、トランジスタ１０３＿ｉ（ｉは１～Ｎのいずれか一）の第１の端子は、トラ
ンジスタ１０３＿ｉ＋１の第２の端子と接続され、トランジスタ１０３＿ｉの第２の端子
は、トランジスタ１０３＿ｉ－１の第１の端子と接続され、トランジスタ１０３＿ｉのゲ
ートは、配線１１４＿ｉと接続される。トランジスタ１０４＿ｉ（ｉは１～Ｎのいずれか
一）の第１の端子は、トランジスタ１０４＿ｉ＋１の第２の端子と接続され、トランジス
タ１０４＿ｉの第２の端子は、トランジスタ１０４＿ｉ－１の第１の端子と接続され、ト
ランジスタ１０４＿ｉのゲートは、配線１１４＿ｉと接続される。ただし、トランジスタ
１０３＿１の第２の端子は、配線１１２と接続される。トランジスタ１０３＿Ｎの第１の
端子は、配線１１５と接続される。トランジスタ１０４＿１の第２の端子は、ノード１１
と接続される。トランジスタ１０４＿Ｎの第１の端子は、配線１１５と接続される。この
ような構成により、実施の形態２に示す半導体装置は、Ｎ入力のＮＡＮＤ回路としての機
能を有することができる。
図１３（Ａ）は、図７（Ｃ）に示す半導体装置に上記の構成を追加したＮＡＮＤ回路の一
例を示す。
図１３（Ｂ）には、図５（Ａ）に示す半導体装置に上記の構成を追加したＮＡＮＤ回路の
一例を示す。なお、配線１１３には、Ｎ本の配線１１４のいずれかに入力する信号の反転
信号を入力すればよい。
次に、実施の形態２に示す半導体装置を用いたＮＡＮＤ回路の動作の一例について、図１
３（Ａ）に示す半導体装置を例にして説明する。ここでは、Ｎ本の配線１１４の少なくと
も１つに電位Ｖ２が与えられる場合と、Ｎ本の配線１１４のすべてに電位Ｖ１が与えられ
る場合との２通りの動作について説明する。
Ｎ本の配線１１４の少なくとも１つに、電位Ｖ２が与えられる場合の動作について説明す
る。ここでは、配線１１４＿１に電位Ｖ１が与えられ、その他の配線（配線１１４＿２～
１１４＿Ｎ）に電位Ｖ２が与えられると仮定する。また、配線１１１に電位Ｖ１、配線１
１５に電位Ｖ２が与えられると仮定する。そのため、トランジスタ１０４＿１はオンにな
り、トランジスタ１０４＿２～１０４＿Ｎはオフになるので、配線１１５とノード１１と
は非導通状態になる。このとき、トランジスタ１０２はオンになるので、配線１１１とノ
ード１１とは導通状態になる。すると、配線１１１の電位はノード１１に供給されるので
、ノード１１の電位は上昇し始める。やがて、ノード１１の電位は、Ｖ２＋Ｖｔｈ１０１
まで上昇する。そのため、トランジスタ１０１はオンになるので、配線１１１と配線１１
２とは導通状態になる。このとき、トランジスタ１０３＿１はオンになり、トランジスタ
１０３＿２～１０３＿Ｎはオフになるので、配線１１５と配線１１２とは非導通状態にな
る。こうして、配線１１２には、配線１１１の電位が供給されるので、配線１１２の電位
は、上昇し始める。その後、ノード１１の電位がＶ１－Ｖｔｈ１０２まで上昇する。その
ため、トランジスタ１０２はオフになるので、配線１１１とノード１１とは非導通状態に
なる。すると、ノード１１は、浮遊状態になる。このとき、配線１１２の電位は、上昇し
続けている。そのため、ノード１１の電位は、トランジスタ１０１のゲートと第２の端子
との間の寄生容量により、Ｖ１＋Ｖｔｈ１０１＋Ｖａまで上昇する。いわゆる、ブートス
トラップ動作である。こうして、配線１１２の電位は、電位Ｖ１と等しい値まで上昇する
（図１４（Ａ）参照）。
Ｎ本の配線１１４のすべてに、電位Ｖ１が与えられる場合の動作について説明する。また
、配線１１１に電位Ｖ１、配線１１５に電位Ｖ２が与えられると仮定する。そのため、ト
ランジスタ１０４＿１～１０４＿Ｎはオンになるので、配線１１５とノード１１とは導通
状態になる。このとき、トランジスタ１０２はオンになるので、配線１１１とノード１１
とは導通状態になる。こうして、ノード１１には、配線１１５の電位と配線１１１の電位
とが供給される。よって、ノード１１の電位は、配線１１５の電位（電位Ｖ２）を超え、
配線１１１の電位（電位Ｖ１）未満となる。ここでは、ノード１１の電位は、Ｖ２＋Ｖｔ
ｈ１０２未満とする。そのため、トランジスタ１０２はオフになるので、配線１１１と配
線１１２とは非導通状態になる。このとき、トランジスタ１０３＿１～１０３＿Ｎはオン
になるので、配線１１５と配線１１２とは導通状態になる。こうして、配線１１５の電位
は、配線１１２に供給されるので、配線１１２の電位は、電位Ｖ２と等しい値となる（図
１４（Ｂ）参照）。
なお、Ｎ個のトランジスタ１０３のチャネル幅は、互いに等しいことが望ましい。回路配
置の制限などから、Ｎ個のトランジスタ１０３のチャネル幅を互いに等しくすることが困
難な場合には、Ｎ個のトランジスタ１０３の少なくとも２つのチャネル幅を互いに等しく
すると良い。チャネル幅を互いに等しくすることで、回路設計が容易になり、また、動作
の不具合を抑制することができるためである。トランジスタ１０４についても同様である
。
なお、配線１１２の電位の立ち下がり時間を短くするために、Ｎ個のトランジスタ１０３
のチャネル幅は大きいほうが好ましい。ただし、該チャネル幅が大きすぎると、レイアウ
ト面積がおおきくなってしまう。そのため、Ｎ個のトランジスタ１０３のチャネル幅の少
なくとも１つのチャネル幅は、トランジスタ１０１のチャネル幅のＮ倍以下であることが
好ましい。より好ましくは、１／３倍以上、３倍以下である。さらに好ましくは、１／２
倍以上、２倍以下である。
なお、Ｎ本の配線１１４のすべてに電位Ｖ１を与える場合に、ノード１１の電位をＶ２＋
Ｖｔｈ１０１未満とするために、Ｎ個のトランジスタ１０４のチャネル幅は大きいほうが
好ましい。ただし、該チャネル幅が大きすぎると、レイアウト面積がおおきくなってしま
う。そのため、Ｎ個のトランジスタ１０４の少なくとも１つのチャネル幅は、トランジス
タ１０２のチャネル幅のＮ倍以下であることが好ましい。より好ましくは、１／３倍以上
、３倍以下である。さらに好ましくは、１／２倍以上、２倍以下である。
以上のように、実施の形態２に示す半導体装置を用いて、本実施の形態のＮＯＲ回路又は
ＮＡＮＤ回路を構成することができる。よって、本実施の形態のＮＯＲ回路及びＮＡＮＤ
回路は、実施の形態１、２に示す半導体装置と同様の効果を得ることができる。
本実施の形態は、他の実施の形態と適宜組み合わせることができる。
（実施の形態４）
本実施の形態では、半導体装置の一例及びその半導体装置の駆動方法の一例について説明
する。特に、実施の形態３に示す半導体装置を用いたデコーダ回路の一例及びそのデコー
ダ回路の駆動方法の一例について説明する。
まず、本実施の形態の半導体装置の構成の一例について説明する。
図１６は、本実施の形態のデコーダ回路の例を示す。図１６に示すデコーダ回路は、ｍ（
ｍは自然数）個のＮＯＲ回路２０１（ＮＯＲ回路２０１＿１～２０１＿ｍと示す）を有す
る。
なお、ｍ個のＮＯＲ回路２０１としては、各々、実施の形態３に示すＮＯＲ回路を用いる
とよい。
ｍ個のＮＯＲ回路２０１には、各々、Ｎ（Ｎは自然数、２Ｎ＞ｍ）ビットの制御信号が入
力される。Ｎビットの制御信号は、制御信号Ｄ１～ＤＮ及び制御信号Ｄｂ１～ＤｂＮから
選ばれる。制御信号Ｄｂ１～ＤｂＮは、制御信号Ｄ１～ＤＮの反転信号である。そして、
ｍ個のＮＯＲ回路２０１には、互いに異なる制御信号が入力される。例えば、ＮＯＲ回路
２０１＿１には、制御信号Ｄ１～ＤＮが入力される。ＮＯＲ回路２０１＿２には、制御信
号Ｄｂ１及び制御信号Ｄ２～ＤＮが入力される。ＮＯＲ回路２０１＿３には、制御信号Ｄ
１、制御信号Ｄｂ２及び制御信号Ｄ３～ＤＮが入力される。このように、ｍ個のＮＯＲ回
路２０１に入力される制御信号を、互いに異ならせることにより、ｍ個のＮＯＲ回路２０
１のいずれか１つから出力される信号のみを、他のＮＯＲ回路２０１から出力される信号
とは異なる値とすることができる。具体的には、ｍ個のＮＯＲ回路２０１のいずれか１つ
から出力される信号を、Ｈレベルとし、その他のＮＯＲ回路２０１から出力される信号を
、Ｌレベルとすることができる。そして、制御信号Ｄ１～ＤＮ及び制御信号Ｄｂ１～Ｄｂ
Ｎの値を所定の時間（例えば１ゲート選択期間）毎に変えることにより、ＮＯＲ回路２０
１＿１からＮＯＲ回路２０１＿ｍまで順番に、Ｈレベルの信号を出力することができる。
または、ｍ個のＮＯＲ回路２０１から、任意の順番で、Ｈレベルの信号を出力することが
できる。
なお、制御信号Ｄ１～ＤＮは、Ｎ本の配線２１２（配線２１２＿１～２１２＿Ｎと示す）
を介してデコーダ回路に入力される。制御信号Ｄｂ１～ＤｂＮは、Ｎ本の配線２１３（配
線２１３＿１～２１３＿Ｎと示す）を介してデコーダ回路に入力される。ｍ個のＮＯＲ回
路２０１の出力信号は、各々、ｍ本の配線２１１（配線２１１＿１～２１１＿ｍ）に出力
される。
なお、制御信号Ｄｂ１～ＤｂＮは、インバータ回路などにより、制御信号Ｄ１～ＤＮを反
転させることにより生成されることが可能である。制御信号Ｄｂ１～ＤｂＮを生成するた
めのインバータ回路としては、実施の形態１に示す半導体装置などを用いることが可能で
ある。
なお、デコーダ回路は、ＮＯＲ回路だけでなく、ＮＡＮＤ回路を用いても構成することが
できる。ＮＡＮＤ回路としては、実施の形態３に示すＮＡＮＤ回路を用いるとよい。図１
７は、ＮＡＮＤ回路によりデコーダ回路を構成する場合の回路図を示す。図１７に示すデ
コーダ回路は、図１６に示すデコーダ回路と比較して、ｍ個のＮＯＲ回路２０１の代わり
に、ｍ個のＮＡＮＤ回路２０２（ＮＡＮＤ回路２０２＿１～２０２＿ｍと示す）を用いる
点で異なる。
なお、図１７に示すデコーダ回路では、ｍ個のＮＡＮＤ回路２０２のいずれか１つから出
力される信号がＬレベルとなり、その他のＮＡＮＤ回路２０２から出力される信号がＨレ
ベルとなる。よって、必要に応じてｍ個のインバータ回路２０３（インバータ回路２０３
＿１～２０３＿ｍと示す）を設けることが可能である。ｍ個のＮＡＮＤ回路２０２の出力
信号は、ｍ個のインバータ回路２０３を介して、ｍ本の配線２１１に出力される。
以上のように、実施の形態３に示すＮＯＲ回路又はＮＡＮＤ回路を用いて、本実施の形態
のデコーダ回路を構成することができる。よって、本実施の形態のデコーダ回路は、実施
の形態１、２に示す半導体装置と同様の効果を得ることができる。
本実施の形態は、他の実施の形態と適宜組み合わせることができる。
（実施の形態５）
本実施の形態では、半導体装置の構成の一例及びその半導体装置の作製工程の一例につい
て説明する。特に、チャネル形成領域が酸化物半導体によって構成される薄膜トランジス
タの一例及びその薄膜トランジスタの作製工程の一例について説明する。
＜トランジスタの構成例＞
図１５（Ｄ）は、半導体装置の構成の一例であるトランジスタ４５０（例えば薄膜トラン
ジスタ）を示す断面図である。図１５（Ｄ）に示すトランジスタ４５０は、逆スタガ型薄
膜トランジスタである。また、図１５（Ｄ）には、シングルゲート構造の薄膜トランジス
タを示すが、必要に応じて、チャネル形成領域を複数有するマルチゲート構造の薄膜トラ
ンジスタとすることができる。薄膜トランジスタは、ｎ型トランジスタであるものとして
説明するが、ｐ型トランジスタとしてもよい。
トランジスタ４５０は、基板４００上に設けられたゲート電極層４１１と、ゲート電極層
４１１を覆うゲート絶縁層４０２と、ゲート電極層４１１上に設けられた酸化物半導体層
４０６ａと、酸化物半導体層４０６ａと電気的に接続するソース電極層及びドレイン電極
層４０８ａ、４０８ｂと、を有する。また、トランジスタ４５０上には、絶縁層４１２お
よび絶縁層４１８が設けられている。なお、絶縁層４１２および絶縁層４１８は、必須の
構成要素ではないから、適宜省略することができる。
酸化物半導体層４０６ａには、四元系金属酸化物であるＩｎ－Ｓｎ－Ｇａ－Ｚｎ－Ｏ系や
、三元系金属酸化物であるＩｎ－Ｇａ－Ｚｎ－Ｏ系、Ｉｎ－Ｓｎ－Ｚｎ－Ｏ系、Ｉｎ－Ａ
ｌ－Ｚｎ－Ｏ系、Ｓｎ－Ｇａ－Ｚｎ－Ｏ系、Ａｌ－Ｇａ－Ｚｎ－Ｏ系、Ｓｎ－Ａｌ－Ｚｎ
－Ｏ系や、二元系金属酸化物であるＩｎ－Ｚｎ－Ｏ系、Ｓｎ－Ｚｎ－Ｏ系、Ａｌ－Ｚｎ－
Ｏ系、Ｚｎ－Ｍｇ－Ｏ系、Ｓｎ－Ｍｇ－Ｏ系、Ｉｎ－Ｍｇ－Ｏ系や、Ｉｎ－Ｏ系、Ｓｎ－
Ｏ系、Ｚｎ－Ｏ系などが用いられる。
中でも、Ｉｎ－Ｇａ－Ｚｎ－Ｏ系の酸化物半導体材料は、無電界時の抵抗が十分に高くオ
フ電流を十分に小さくすることが可能であり、また、電界効果移動度も高いため、半導体
装置に用いる半導体材料としては好適である。
Ｉｎ－Ｇａ－Ｚｎ－Ｏ系の酸化物半導体材料の代表例としては、ＩｎＧａＯ３（ＺｎＯ）
ｍ（ｍ＞０、且つｍは自然数でない）で表記されるものがある。また、Ｇａに代えてＭを
用い、ＩｎＭＯ３（ＺｎＯ）ｍ（ｍ＞０、且つｍは自然数でない）のように表記される酸
化物半導体材料がある。ここで、Ｍは、ガリウム（Ｇａ）、アルミニウム（Ａｌ）、鉄（
Ｆｅ）、ニッケル（Ｎｉ）、マンガン（Ｍｎ）、コバルト（Ｃｏ）などから選ばれた一の
金属元素または複数の金属元素を示す。例えば、Ｍとしては、ＧａおよびＡｌ、Ｇａおよ
びＦｅ、ＧａおよびＮｉ、ＧａおよびＭｎ、ＧａおよびＣｏなどを適用することができる
。なお、上述の組成は結晶構造から導き出されるものであり、あくまでも一例に過ぎない
ことを付記する。また、本明細書でいうＩｎ－Ｇａ－Ｚｎ－Ｏで表記される酸化物半導体
材料は、ＩｎＧａＯ３（ＺｎＯ）ｍ（ｍ＞０、且つｍは自然数でない）であり、ｍが自然
数でないことは、ＩＣＰ－ＭＳ分析や、ＲＢＳ分析を用いて確認することができる。
酸化物半導体層の水素濃度は、５×１０１９（ａｔｏｍｓ／ｃｍ３）以下とすることが好
ましい。
＜トランジスタの作製方法＞
次に、上述した薄膜トランジスタの作製方法について図１５（Ａ）乃至図１５（Ｄ）を参
照して説明する。
まず、基板４００上にゲート電極層４１１を形成した後、該ゲート電極層４１１を覆うよ
うにゲート絶縁層４０２を形成する。その後、ゲート絶縁層４０２上に、酸化物半導体層
４０６を形成する（図１５（Ａ）参照）。
基板４００として、例えば、ガラス基板を用いることができる。ガラス基板は、無アルカ
リガラス基板であることが望ましい。無アルカリガラス基板として、例えば、アルミノシ
リケートガラス、アルミノホウケイ酸ガラス、バリウムホウケイ酸ガラス等のガラス材料
が用いられる。基板４００は、ガラス基板の他にも、セラミック基板、石英基板、サファ
イア基板等の絶縁体でなる絶縁性基板や、シリコン等の半導体材料でなる半導体基板の表
面を絶縁材料で被覆したもの、金属やステンレス等の導電体でなる導電性基板の表面を絶
縁材料で被覆したもの、を用いることができる。また、プラスチック等の可撓性を有する
合成樹脂からなる基板は、耐熱温度が一般的に低い傾向があるが、後の作製工程における
処理温度に耐えられるのであれば、基板４００として用いることが可能である。
ゲート電極層４１１は、基板４００上に導電層を形成し、該導電層を選択的にエッチング
することで形成することができる。ゲート電極層４１１は、スパッタリング法をはじめと
するＰＶＤ（Ｐｈｙｓｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法や、プラズマＣ
ＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法などのＣＶＤ法を用い
て形成することができる。また、ゲート電極層４１１は、アルミニウム、クロム、銅、タ
ンタル、チタン、モリブデン、タングステンから選ばれた金属材料や、上述した元素を成
分とする合金材料等を用いて形成することができる。マンガン、マグネシウム、ジルコニ
ウム、ベリリウムのいずれか一または複数を含む材料を用いてもよい。また、アルミニウ
ムに、チタン、タンタル、タングステン、モリブデン、クロム、ネオジム、スカンジウム
から選ばれた元素を一または複数含有させた材料を用いてもよい。
また、ゲート電極層４１１は、導電性の金属酸化物を用いて形成しても良い。導電性の金
属酸化物としては酸化インジウム（Ｉｎ２Ｏ３）、酸化スズ（ＳｎＯ２）、酸化亜鉛（Ｚ
ｎＯ）、酸化インジウム酸化スズ合金（Ｉｎ２Ｏ３―ＳｎＯ２、ＩＴＯと略記する場合が
ある）、酸化インジウム酸化亜鉛合金（Ｉｎ２Ｏ３―ＺｎＯ）、または、これらの金属酸
化物材料にシリコン若しくは酸化シリコンを含有させたものを用いることができる。
ゲート電極層４１１は、単層構造としてもよいし、２層以上の積層構造としてもよい。な
お、本実施の形態では、ゲート電極層４１１の形成後に、比較的高い温度で熱処理が行わ
れるため、ゲート電極層４１１は、この熱処理に耐えうる程度の耐熱性を有する材料を用
いて形成することが望ましい。耐熱性を有する材料としては、例えば、チタン、タンタル
、タングステン、モリブデンなどである。また、不純物元素を添加することにより導電性
を高めたポリシリコンなども用いることができる。
ゲート絶縁層４０２は、ＣＶＤ法やスパッタリング法などを用いて形成することができる
。また、ゲート絶縁層４０２は、酸化珪素、窒化珪素、酸化窒化珪素、窒化酸化珪素、酸
化アルミニウム、酸化ハフニウム、酸化タンタルなどを含むように形成することが好まし
い。ゲート絶縁層４０２は、単層構造としてもよいし、二層以上の積層構造としてもよい
。ゲート絶縁層の膜厚は、例えば、１０ｎｍ以上５００ｎｍ以下とすることができる。
また、ゲート絶縁層４０２として、ハフニウムシリケート（ＨｆＳｉＯｘ）、窒素が添加
されたハフニウムシリケート（ＨｆＳｉｘＯｙＮｚ）、窒素が添加されたハフニウムアル
ミネート（ＨｆＡｌｘＯｙＮｚ）、酸化ハフニウム、酸化イットリウムなどのｈｉｇｈ－
ｋ材料を用いることでゲートリークを低減できる。さらには、ｈｉｇｈ－ｋ材料を用いた
層と、酸化シリコン層、窒化シリコン層、酸化窒化シリコン層、窒化酸化シリコン層、ま
たは酸化アルミニウム層のいずれか一以上と、の積層構造とすることができる。
なお、ゲート絶縁層４０２は、できるだけ、水素や水などの不純物を含まないように形成
することが好ましい。ゲート絶縁層４０２に水素や水が含まれると、水素の酸化物半導体
層４０６ａへの侵入や、水素による酸化物半導体層４０６ａ中の酸素の引き抜きが生じ、
トランジスタの特性が悪化するおそれがあるからである。
例えば、スパッタリング法などを用いてゲート絶縁層４０２を形成する場合には、処理室
内の残留水分を除去した状態で形成することが望ましい。処理室内の残留水分を除去する
ためには、吸着型の真空ポンプを用いることが好ましい。例えば、クライオポンプ、イオ
ンポンプ、チタンサブリメーションポンプなどを用いることができる。ターボポンプにコ
ールドトラップを加えたものを用いてもよい。クライオポンプなどを用いて排気した処理
室は、水素や水などが十分に除去されているため、ゲート絶縁層４０２に含まれる不純物
の濃度を低減することができる。
また、マイクロ波（例えば、周波数２．４５ＧＨｚ）を用いた高密度プラズマＣＶＤ法は
、緻密で絶縁耐圧の高い高品質なゲート絶縁層４０２を形成できる点で好適である。また
、酸化物半導体層４０６ａと高品質なゲート絶縁層４０２とが密接することにより、界面
準位を低減して界面特性を良好なものとすることができる。特に、１×１０１１／ｃｍ３
以上のプラズマ密度を達成できる高密度プラズマ装置を用いるのが好ましい。このように
ゲート絶縁層４０２との界面特性を良好にするとともに、酸化物半導体の不純物、特に水
素や水などを排除することで、ゲートバイアス・熱ストレス試験（ＢＴ試験：例えば、８
５℃、２×１０６Ｖ／ｃｍ、１２時間など）に対しても、しきい値電圧（Ｖｔｈ）が変動
しない安定なトランジスタを得ることが可能である。
また、ゲート電極層４１１を形成する際には、水素や水などの不純物が、濃度数ｐｐｍ程
度、濃度数ｐｐｂ程度にまで、低減された高純度ガスを用いることが望ましい。
なお、後の工程でｉ型化又は実質的にｉ型化される酸化物半導体層（高純度化された酸化
物半導体層）は界面準位、界面電荷に対して極めて敏感であるため、ゲート絶縁層との界
面は重要である。そのため高純度化された酸化物半導体層に接するゲート絶縁層（ＧＩ）
は、高品質化が要求される。従ってμ波（２．４５ＧＨｚ）を用いた高密度プラズマＣＶ
Ｄは、緻密で絶縁耐圧の高い高品質な絶縁膜を形成できるので好ましい。高純度化された
酸化物半導体と高品質ゲート絶縁層が密接することにより、界面準位を低減して界面特性
を良好なものとすることができるからである。ゲート絶縁層としての膜質が良好であるこ
とは勿論のこと、酸化物半導体層との界面準位密度を低減し、良好な界面を形成できるこ
とが重要である。
酸化物半導体層４０６は、希ガス（代表的にはアルゴン）雰囲気下、酸素雰囲気下、又は
希ガス（代表的にはアルゴン）及び酸素の混合雰囲気下においてスパッタリング法により
形成することができる。酸化物半導体層４０６の形成雰囲気は、例えば、水素、水、水酸
基、水素化物などの不純物が、濃度数ｐｐｍ程度（望ましくは濃度数ｐｐｂ程度）にまで
除去された高純度ガス雰囲気を用いるのが好適である。
酸化物半導体層４０６をスパッタリング法により成膜する前に、アルゴンガスを導入して
プラズマを発生させる逆スパッタを行い、ゲート絶縁層４０２の表面に付着している粉状
物質（パーティクル、ゴミともいう）を除去することが好ましい。逆スパッタとは、ター
ゲット側に電圧を印加せずに、アルゴン雰囲気下で基板側にＲＦ電源を用いて電圧を印加
して基板近傍にプラズマを形成して表面を改質する方法である。なお、アルゴン雰囲気に
代えて窒素、ヘリウム、酸素などを用いてもよい。
酸化物半導体層４０６は、四元系金属酸化物であるＩｎ－Ｓｎ－Ｇａ－Ｚｎ－Ｏ系や、三
元系金属酸化物であるＩｎ－Ｇａ－Ｚｎ－Ｏ系、Ｉｎ－Ｓｎ－Ｚｎ－Ｏ系、Ｉｎ－Ａｌ－
Ｚｎ－Ｏ系、Ｓｎ－Ｇａ－Ｚｎ－Ｏ系、Ａｌ－Ｇａ－Ｚｎ－Ｏ系、Ｓｎ－Ａｌ－Ｚｎ－Ｏ
系や、二元系金属酸化物であるＩｎ－Ｚｎ－Ｏ系、Ｓｎ－Ｚｎ－Ｏ系、Ａｌ－Ｚｎ－Ｏ系
、Ｚｎ－Ｍｇ－Ｏ系、Ｓｎ－Ｍｇ－Ｏ系、Ｉｎ－Ｍｇ－Ｏ系や、Ｉｎ－Ｏ系、Ｓｎ－Ｏ系
、Ｚｎ－Ｏ系などを用いて形成することができる。
中でも、Ｉｎ－Ｇａ－Ｚｎ－Ｏ系の酸化物半導体材料は、無電界時の抵抗が十分に高くオ
フ電流を十分に小さくすることが可能であり、また、電界効果移動度も高いため、半導体
装置に用いる半導体材料としては好適である。
本実施の形態では、酸化物半導体層４０６としてＩｎ－Ｇａ－Ｚｎ－Ｏ系の酸化物半導体
ターゲットを用いて、非晶質の酸化物半導体層４０６をスパッタリング法により形成する
こととする。
Ｉｎ－Ｇａ－Ｚｎ－Ｏ系の酸化物半導体層４０６をスパッタリング法で形成するためのタ
ーゲットとしては、Ｉｎ：Ｇａ：Ｚｎ＝１：ｘ：ｙ（ｘは０以上、ｙは０．５以上５以下
）の組成比で現されるターゲットを用いればよい。例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：
１［ａｔｏｍ比］（ｘ＝１、ｙ＝１）、（すなわち、Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝
１：１：２［ｍｏｌ数比］）の組成比を有するターゲットなどを用いても良い。また、酸
化物半導体ターゲットとしてＩｎ：Ｇａ：Ｚｎ＝１：１：０．５［ａｔｏｍ比］の組成比
を有するターゲット、またはＩｎ：Ｇａ：Ｚｎ＝１：１：２［ａｔｏｍ比］、Ｉｎ：Ｇａ
：Ｚｎ＝１：０：１［ａｔｏｍ比］（ｘ＝０、ｙ＝１）の組成比を有するターゲットを用
いることもできる。また、ＳｉＯ２を２重量％以上１０重量％以下含むターゲットを用い
て成膜を行い、酸化物半導体層４０６にＳｉＯｘ（Ｘ＞０）を含ませることもできる。
酸化物半導体ターゲット中の酸化物半導体の相対密度は８０％以上、好ましくは９５％以
上、さらに好ましくは９９．９％以上である。相対密度の高い酸化物半導体ターゲットを
用いることにより、緻密な構造の酸化物半導体層４０６を形成することが可能である。
酸化物半導体層４０６の形成の際には、例えば、減圧状態に保持された処理室内に基板を
保持し、基板温度を１００℃以上６００℃以下好ましくは２００℃以上４００℃以下に熱
する。そして、処理室内の残留水分を除去しつつ水素および水が除去されたスパッタガス
を導入し、上記ターゲットを用いて酸化物半導体層４０６を形成する。基板を熱しながら
酸化物半導体層４０６を形成することにより、酸化物半導体層４０６に含まれる不純物を
低減することができる。また、スパッタリングによる損傷が軽減される。処理室内の残留
水分を除去するためには、上述の吸着型の真空ポンプを用いることが好ましい。例えば、
クライオポンプを用いて排気した処理室は、水素や水などが除去されているため、酸化物
半導体層４０６に含まれる不純物の濃度を低減することができる。
酸化物半導体層４０６の形成条件としては、例えば、基板とターゲットの間との距離が１
７０ｍｍ、圧力が０．４Ｐａ、直流（ＤＣ）電力が０．５ｋＷ、雰囲気が酸素（酸素１０
０％）雰囲気、またはアルゴン（アルゴン１００％）雰囲気、または酸素とアルゴンの混
合雰囲気、といった条件を適用することができる。なお、パルス直流（ＤＣ）電源を用い
ると、ごみ（成膜時に形成される粉状もしくはフレーク状の物質）が軽減でき、膜厚分布
も均一となるため好ましい。酸化物半導体層４０６の膜厚は、２ｎｍ以上２００ｎｍ以下
、好ましくは５ｎｍ以上３０ｎｍ以下とする。ただし、適用する酸化物半導体材料や用途
などにより適切な厚さは異なるから、その厚さは、用いる材料や用途などに応じて選択す
ればよい。
次に、酸化物半導体層４０６を選択的にエッチングして、島状の酸化物半導体層４０６ａ
を形成する。その後、ゲート絶縁層４０２及び酸化物半導体層４０６ａを覆うように導電
層を形成し、該導電層をエッチングすることで、ソース電極層及びドレイン電極層４０８
ａ、４０８ｂを形成する（図１５（Ｂ）参照）。
酸化物半導体層のエッチングには、ドライエッチング、ウェットエッチングのいずれか、
または両方を組み合わせて行うことができる。酸化物半導体層を所望の形状にエッチング
できるよう、材料に合わせてエッチング条件（エッチングガスやエッチング液、エッチン
グ時間、温度等）は適宜設定する。
ドライエッチングとしては、平行平板型ＲＩＥ（Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉ
ｎｇ）法や、ＩＣＰ（Ｉｎｄｕｃｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ：誘導結
合型プラズマ）エッチング法などを用いることができる。この場合にも、エッチング条件
（コイル型の電極に印加される電力量、基板側の電極に印加される電力量、基板側の電極
温度等）は適宜設定する必要がある。
ドライエッチングに用いることができるエッチングガスには、例えば、塩素を含むガス（
塩素系ガス、例えば塩素（Ｃｌ２）、塩化硼素（ＢＣｌ３）、塩化珪素（ＳｉＣｌ４）、
四塩化炭素（ＣＣｌ４）など）などがある。また、フッ素を含むガス（フッ素系ガス、例
えば四弗化炭素（ＣＦ４）、六弗化硫黄（ＳＦ６）、三弗化窒素（ＮＦ３）、トリフルオ
ロメタン（ＣＨＦ３）など）、臭化水素（ＨＢｒ）、酸素（Ｏ２）、これらのガスにヘリ
ウム（Ｈｅ）やアルゴン（Ａｒ）などの希ガスを添加したガス、などを用いてもよい。
ウェットエッチングに用いることができるエッチング液としては、燐酸と酢酸と硝酸を混
ぜた溶液、アンモニア過水（３１重量％過酸化水素水：２８重量％アンモニア水：水＝５
：２：２）などがある。また、ＩＴＯ０７Ｎ（関東化学社製）などのエッチング液を用い
てもよい。
次に、酸化物半導体層４０６ａに対して、第１の熱処理を行うことが好ましい。第１の熱
処理を行うことによって、酸化物半導体層４０６ａ中の、過剰な水（水酸基を含む）や水
素などを除去することができる。第１の熱処理の温度は、例えば、４００℃以上７５０℃
以下、または４００℃以上基板の歪み点未満とする。第１の熱処理は、例えば、抵抗発熱
体などを用いた電気炉に基板４００を導入し、窒素雰囲気下、４５０℃、１時間で行うこ
とができる。この間、酸化物半導体層４０６ａは、大気に触れさせず、水や水素の混入を
防ぐことが好ましい。
熱処理装置は、電気炉に限られず、加熱されたガスなどの媒体からの熱伝導、または熱輻
射によって、被処理物を加熱する装置であってもよい。例えば、ランプ加熱式のＲＴＡ（
ＬＲＴＡ；Ｌａｍｐ Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置、加熱された気
体を用いるガス加熱式のＲＴＡ（ＧＲＴＡ；Ｇａｓ Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎ
ｎｅａｌ）装置、又はランプ加熱式とガス加熱式の両方を備えたＲＴＡ装置等を用いるこ
とができる。また、ガス加熱式の装置を用いる場合、ガスとしては、アルゴンなどの希ガ
ス、または窒素のような、熱処理によって被処理物と反応しない不活性気体が用いられる
。
例えば、第１の熱処理として、６５０℃～７００℃の高温に熱した不活性ガス雰囲気中に
基板を投入し、数分間熱した後、当該不活性ガス雰囲気から基板を取り出すＧＲＴＡ処理
を行ってもよい。ＧＲＴＡ処理を用いると短時間での高温熱処理が可能となる。また、短
時間の熱処理であるため、基板の耐熱温度を超える温度条件であっても適用が可能となる
。例えば、ガラス基板を用いる場合、耐熱温度（歪み点）を超える温度では基板のシュリ
ンクが問題となるが、短時間の熱処理の場合にはこれは問題とならない。なお、処理中に
、不活性ガスを、酸素を含むガスに切り替えても良い。酸素を含む雰囲気において第１の
熱処理を行うことで、酸素欠損に起因する欠陥を低減することができるためである。
なお、不活性ガス雰囲気としては、窒素、または希ガス（ヘリウム、ネオン、アルゴン等
）を主成分とする雰囲気であって、水、水素などが含まれない雰囲気を適用するのが望ま
しい。例えば、熱処理装置に導入する窒素や、ヘリウム、ネオン、アルゴン等の希ガスの
純度を、６Ｎ（９９．９９９９％）以上、好ましくは７Ｎ（９９．９９９９９％）以上（
すなわち、不純物濃度が１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下）とする。また、Ｈ
２Ｏが２０ｐｐｍ以下の超乾燥空気中で、さらに好ましくは、Ｈ２Ｏが１ｐｐｍ以下の超
乾燥空気中で、第１の熱処理を行っても良い。このような第１の熱処理によって第１の酸
化物半導体層４０６中の水（水酸基を含む）や水素などを除去することができる。
以上のような第１の熱処理を行うことにより、酸化物半導体層４０６に含まれる水素を低
減し、好ましくは、酸化物半導体層４０６に含まれる水素を除去し、酸化物半導体層の主
成分以外の不純物が極力含まれないように高純度化することができる。
なお、酸化物半導体層に行う第１の熱処理は、島状の酸化物半導体層に加工する前の酸化
物半導体層４０６に対して行うこともできる。その場合には、第１の熱処理後に、加熱装
置から基板を取り出した後、マスクを用いたエッチングなどを行う。
酸化物半導体層に対する脱水化、脱水素化のための熱処理は、酸化物半導体層の形成後、
酸化物半導体層上にソース電極層及びドレイン電極層を積層させた後、ソース電極層及び
ドレイン電極層上に保護絶縁膜を形成した後、のいずれの工程で行っても良い。
ソース電極層及びドレイン電極層４０８ａ、４０８ｂは、酸化物半導体層４０６ａを覆う
ように、導電層を形成した後、導電層を選択的にエッチングして形成する。導電層は、ス
パッタリング法や真空蒸着法を用いて形成することができる。導電層の材料としては、ア
ルミニウム、クロム、銅、タンタル、チタン、モリブデン、タングステンから選ばれた金
属材料、上述した元素を成分とする合金材料、又は上述した元素を組み合わせた合金材料
等が挙げられる。また、マンガン、マグネシウム、ジルコニウム、ベリリウム、イットリ
ウムのいずれか一または複数から選択された材料を用いてもよい。また、アルミニウムに
、チタン、タンタル、タングステン、モリブデン、クロム、ネオジム、スカンジウムから
選ばれた元素を一または複数含有させた材料を用いてもよい。
また、ソース電極層及びドレイン電極層４０８ａ、４０８ｂは、単層構造としてもよいし
、２層以上の積層構造としてもよい。例えば、シリコンを含むアルミニウム膜の単層構造
、アルミニウム膜上にチタン膜を積層する２層構造、チタン膜上のアルミニウム膜を積層
し、さらにアルミニウム膜上のチタン膜を積層する３層構造などが挙げられる。
導電層に、酸化物半導体層４０６ａの脱水化、脱水素化のための熱処理を行う場合には、
この熱処理に耐えうる程度の耐熱性を有する導電層を用いることが好ましい。
導電層のエッチングの際に、酸化物半導体層４０６ａは除去されないようにそれぞれの材
料及びエッチング条件を適宜調節する。
本実施の形態では、導電層としてチタン膜を用いて、酸化物半導体層４０６ａにはＩｎ－
Ｇａ－Ｚｎ－Ｏ系酸化物を用いて、エッチャントとして過水アンモニア水（アンモニア、
水、過酸化水素水の混合液）を用いる。
なお、導電層のエッチングの際に、酸化物半導体層４０６ａは一部のみがエッチングされ
、溝部（凹部）を有する酸化物半導体層４０６ａとなることもある。また、当該工程にお
いて用いるマスクをインクジェット法で形成してもよい。マスクをインクジェット法で形
成するとフォトマスクを使用しないため、製造コストを低減できる。
また、フォトリソグラフィ工程で用いるフォトマスク数及び工程数を削減するため、透過
した光が複数の強度となる露光マスクである多階調マスクによって形成されたレジストマ
スクを用いてエッチング工程を行ってもよい。多階調マスクを用いて形成したレジストマ
スクは複数の膜厚を有する形状となり、アッシングを行うことでさらに形状を変形するこ
とができるため、異なるパターンに加工する複数のエッチング工程に用いることができる
。よって、一枚の多階調マスクによって、少なくとも二種類以上の異なるパターンに対応
するレジストマスクを形成することができる。よって露光マスク数を削減することができ
、対応するフォトリソグラフィ工程も削減できるため、工程の簡略化が可能となる。
次に、亜酸化窒素（Ｎ２Ｏ）、窒素（Ｎ２）、またはアルゴン（Ａｒ）などのガスを用い
たプラズマ処理を行う。このプラズマ処理によって露出している酸化物半導体層の表面に
付着した吸着水などを除去する。また、酸素とアルゴンの混合ガスを用いてプラズマ処理
を行ってもよい。
次に、酸化物半導体層４０６ａ、及びソース電極層及びドレイン電極層４０８ａ、４０８
ｂを覆うように、絶縁層４１２を形成する（図１５（Ｃ）参照）。
絶縁層４１２は、スパッタリング法やＣＶＤ法など、絶縁層４１２に水や水素などの不純
物を混入させない方法を適宜用いて形成することができる。絶縁層４１２に水素が含まれ
ると、水素の酸化物半導体層４０６ａへの侵入が生じ、酸化物半導体層４０６ａのバック
チャネルが低抵抗化（Ｎ型化）してしまい、寄生チャネルが形成される。よって、絶縁層
４１２はできるだけ水素を含まない膜になるように、成膜方法に水素を用いないことが重
要である。
絶縁層４１２は、酸化珪素、酸化窒化珪素、酸化アルミニウム、酸化ハフニウム、酸化タ
ンタルなどを含むように形成するのが好適である。特にスパッタリング法を用いて形成さ
れる酸化珪素膜が好ましい。なお、絶縁層４１２は、単層構造としてもよいし、積層構造
としてもよい。絶縁層４１２の厚さは特に限定されないが、例えば、１０ｎｍ以上５００
ｎｍ以下、好ましくは、５０ｎｍ以上２００ｎｍ以下とすることができる。
次に、酸化物半導体層４０６ａに対して、不活性ガス雰囲気下、または酸素雰囲気下で第
２の熱処理を行うことが好ましい。第２の熱処理を行うことによって、該酸化物半導体層
４０６ａの酸素欠損に酸素を供給して、ｉ型（真性半導体）またはｉ型に限りなく近い酸
化物半導体層を形成することができる。また、第２の熱処理を行うことによって、トラン
ジスタの電気的特性のばらつきを低減することができる。第２の熱処理の温度は、２００
℃以上４５０℃以下、望ましくは２５０℃以上３５０℃以下とする。第２の熱処理は、例
えば、窒素雰囲気下で２５０℃、１時間の熱処理を行うことができる。
以上の工程により、トランジスタ４５０を形成することができる。
絶縁層４１２上に、さらに、絶縁層４１８を形成してもよい。絶縁層４１８は、水分や、
水素イオンや、ＯＨ－などの不純物を含まず、これらが外部から侵入することをブロック
する無機絶縁材料を用いることが好ましく、例えば、窒化珪素膜、窒化アルミニウム膜、
窒化酸化珪素膜、酸化窒化アルミニウム膜などを用いる。本実施の形態では、例えば、Ｒ
Ｆスパッタリング法を用いて窒化珪素膜を形成する。ＲＦスパッタリング法は、量産性が
よいため、絶縁層４１８の成膜方法として好ましい（図１５（Ｄ）参照）。
なお、第１の熱処理及び第２の熱処理の条件、または酸化物半導体層４０６ａの材料によ
っては、酸化物半導体層４０６ａの一部が結晶化し、酸化物半導体層４０６ａ中に微結晶
または多結晶が形成される場合もある。このように、酸化物半導体層４０６ａを、非単結
晶領域を有する構造とすることによって、より電界効果移動度及びオン電流の高いトラン
ジスタとすることができる。また、酸化物半導体層４０６ａが非晶質構造の場合は、複数
の素子間における特性のばらつきを低減することができる。
以上のような第１の熱処理を行うことにより、酸化物半導体層４０６に含まれる水素を低
減し、好ましくは、酸化物半導体層４０６に含まれる水素を除去し、酸化物半導体層４０
６の主成分以外の不純物が極力含まれないように高純度化することができる。これにより
、過剰な水素原子により形成される欠陥準位を低減することができる。このときの酸化物
半導体層４０６の水素濃度は、５×１０１９（ａｔｏｍｓ／ｃｍ３）以下が好ましい。ま
た、酸化物半導体層４０６のキャリア密度が１×１０１４ｃｍ－３未満、好ましくは１×
１０１２ｃｍ－３未満、さらに好ましくは１．４５×１０１０ｃｍ－３未満が好ましい。
即ち、酸化物半導体層４０６のキャリア密度は、限りなくゼロに近い。また、バンドギャ
ップは２ｅＶ以上、好ましくは２．５ｅＶ以上、より好ましくは３ｅＶ以上である。
このような高純度化された酸化物半導体層４０６をチャネル形成領域に用いると、トラン
ジスタのオフ電流を低減することができる。オフ電流は、直接再結合または間接再結合に
よる正孔と電子の生成－再結合によって流れるが、酸化物半導体層はバンドギャップが広
く、電子の励起のために大きな熱エネルギーが必要であるため、直接再結合及び間接再結
合が生じにくい。オフ状態では、少数キャリアであるホールは実質的にゼロであるため、
直接再結合及び間接再結合が生じにくく、オフ電流は限りなく低減できる。このため、オ
フ電流を低減し、且つオン電流及び電界効果移動度を向上させた、優れた特性を有するト
ランジスタとなる。
以上のように、高純度化された酸化物半導体層は通路（パス）として機能し、キャリアは
電極のソース、ドレインにより供給される。酸化物半導体の電子親和力χおよびフェルミ
レベル、理想的には真性フェルミレベルと一致したフェルミレベルと、ソース、ドレイン
の電極の仕事関数とを適宜選択することで、酸化物半導体層のキャリア密度を低減したま
ま、ソース電極及びドレイン電極からキャリアを注入させることが可能となり、ｎ型トラ
ンジスタ及びｐ型トランジスタを適宜作製することができる。
また、高純度化された酸化物半導体の真性キャリア密度は、シリコンと比較して、極端に
低い。シリコン及び酸化物半導体の真性キャリア密度は、フェルミ・ディラック分布及び
ボルツマン分布の近似式から求めることが可能であり、シリコンの真性キャリア密度ｎｉ
は１．４５×１０１０ｃｍ－３、酸化物半導体（ここでは、Ｉｎ－Ｇａ－Ｚｎ－Ｏ層）の
真性キャリア密度ｎｉは１．２×１０－７ｃｍ－３となり、前者は後者より真性キャリア
密度が１０１７倍大きい。即ち、シリコンと比較して、酸化物半導体の真性キャリア密度
が極端に低いことが分かる。
本実施の形態では、ボトムゲート構造の薄膜トランジスタを作製する場合について説明し
たが、本発明の一態様はこれに限定されず、トップゲート構造の薄膜トランジスタを作製
することもできる。
〈酸化物半導体を用いたトランジスタの電動機構〉
次に、酸化物半導体を用いたトランジスタの電導機構につき、図２３乃至図２６を用いて
説明する。なお、以下の説明では、理解の容易にするため理想的な状況を仮定しており、
そのすべてが現実の様子を反映しているとは限らない。また、以下の説明はあくまでも一
考察に過ぎないことを付記する。
図２３は、酸化物半導体を用いた逆スタガー型のトランジスタ（薄膜トランジスタ）の断
面図である。ゲート電極層（ＧＥ）上にゲート絶縁層（ＧＩ）を介して酸化物半導体層（
ＯＳ）が設けられ、その上にソース電極層（Ｓ）及びドレイン電極層（Ｄ）が設けられて
いる。
図２４（Ａ）、図２４（Ｂ）には、図２３のＡ－Ａ’断面におけるエネルギーバンド図（
模式図）を示す。図２４（Ａ）はソースとドレインの間の電位差をゼロ（等電位、ＶＤ＝
０Ｖ）とした場合を示しており、図２４（Ｂ）はソースに対しドレインの電位を高くした
場合（ＶＤ＞０）を示している。
図２５（Ａ）、図２５（Ｂ）には、図２３におけるＢ－Ｂ’の断面におけるエネルギーバ
ンド図（模式図）を示す。図２５（Ａ）は、ゲート（ＧＥ１）に正の電位（＋ＶＧ）が与
えられた状態であり、ソースとドレインとの間にキャリア（電子）が流れるオン状態を示
している。また、図２５（Ｂ）は、ゲート（ＧＥ１）に負の電位（－ＶＧ）が印加された
状態であり、オフ状態（少数キャリアは流れない状態）である場合を示す。
図２６は、真空準位と金属の仕事関数（φＭ）、酸化物半導体の電子親和力（χ）の関係
を示す。
金属中の電子は縮退しているため、フェルミ準位は伝導帯内に位置する。一方、従来の酸
化物半導体はｎ型であり、そのフェルミ準位（Ｅｆ）は、バンドギャップ中央に位置する
真性フェルミ準位（Ｅｉ）から離れて、伝導帯寄りに位置している。なお、酸化物半導体
において水素はドナーでありｎ型化する要因の一つであることが知られている。また、酸
素欠損もｎ型化する一つの要因であることが知られている。
これに対して開示する発明の一態様に係る酸化物半導体は、ｎ型化の要因である水素を酸
化物半導体から除去し、酸化物半導体の主成分以外の元素（不純物元素）が極力含まれな
いように高純度化し、かつ、酸素欠損を除去することにより真性（ｉ型）とし、または真
性に近づけた酸化物半導体である。すなわち、不純物元素を添加してｉ型化するのでなく
、水素や水等の不純物や酸素欠損を極力除去することにより、高純度化されたｉ型（真性
半導体）またはそれに近づけることを特徴としている。これにより、フェルミ準位（Ｅｆ
）は真性フェルミ準位（Ｅｉ）と同程度とすることができる。
酸化物半導体のバンドギャップ（Ｅｇ）が３．１５ｅＶである場合、電子親和力（χ）は
４．３ｅＶと言われている。ソース電極やドレイン電極を構成するチタン（Ｔｉ）の仕事
関数は、酸化物半導体の電子親和力（χ）とほぼ等しい。この場合、金属－酸化物半導体
界面において、電子に対してショットキー型の障壁は形成されない。
すなわち、金属の仕事関数（φＭ）と酸化物半導体の電子親和力（χ）が等しい場合、両
者が接触すると図２４（Ａ）で示すようなエネルギーバンド図（模式図）が示される。
図２４（Ｂ）において黒丸（●）は電子を示す。ドレインに正の電位が与えられると、電
子はバリア（ｈ）をこえて酸化物半導体に注入され、ドレインに向かって流れる。バリア
（ｈ）の高さは、ゲート電圧とドレイン電圧に依存して変化するが、正のドレイン電圧が
印加される場合には、電圧印加のない図２４（Ａ）のバリアの高さ、すなわちバンドギャ
ップ（Ｅｇ）の１／２、より低くなる。
このとき電子は、図２５（Ａ）で示すように、ゲート絶縁層と高純度化された酸化物半導
体との界面付近（酸化物半導体のエネルギー的に安定な最低部）を移動する。
また、図２５（Ｂ）に示すように、ゲート電極（ＧＥ１）に負の電位（逆バイアス）が与
えられると、少数キャリアであるホールは実質的にゼロであるため、電流は限りなくゼロ
に近い値となる。
例えば、薄膜トランジスタのチャネル幅Ｗが１×１０４μｍでチャネル長が３μｍの素子
であっても、室温においてオフ電流が１０－１３Ａ以下であり、サブスレッショルドスイ
ング値（Ｓ値）が０．１Ｖ／ｄｅｃ．（ゲート絶縁層膜厚１００ｎｍ）が得られる。
このように、酸化物半導体の主成分以外の不純物が極力含まれないように高純度化するこ
とにより、薄膜トランジスタの動作を良好なものとすることができる。例えば、室温に置
けるオフ電流を１×１０－２０Ａ（１０ｚＡ（ゼプトアンペア））から、１×１０－１９
Ａ（１００ｚＡ）程度にまで低減することも可能である。
上述した酸化物半導体は、電気的特性変動を抑止するため、変動要因となる水素、水分、
水酸基又は水素化物（水素化合物ともいう）などの不純物を意図的に排除し、かつ不純物
の排除工程によって同時に減少してしまう酸化物半導体を構成する主成分材料である酸素
を供給することによって、高純度化及び電気的にＩ型（真性）化された酸化物半導体であ
る。
よって酸化物半導体中の水素は少なければ少ないほどよく、酸化物半導体に含まれる水素
濃度は、５×１０１９（ａｔｏｍｓ／ｃｍ３）以下として、酸化物半導体に含まれる水素
をゼロに近いほど極力除去する。なお、酸化物半導体の水素濃度測定は、二次イオン質量
分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｓｃｏｐｙ
）で行えばよい。
また、高純度化された酸化物半導体中にはキャリアが極めて少なく（ゼロに近い）、キャ
リア密度は１×１０１２ｃｍ－３未満、好ましくは１．４５×１０１０ｃｍ－３未満であ
る。即ち、酸化物半導体層のキャリア密度は、限りなくゼロにする。酸化物半導体層中に
キャリアが極めて少ないため、薄膜トランジスタでは、オフ電流を少なくすることができ
る。オフ電流は少なければ少ないほど好ましい。薄膜トランジスタは、チャネル幅（ｗ）
が１μｍあたりの電流値が１００ａＡ（つまり、１００ａＡ／μｍ）以下、好ましくは１
０ａＡ（つまり、１０ａＡ／μｍ）以下、さらに好ましくは１ａＡ（つまり、１ａＡ／μ
ｍ）以下である。さらに、ｐｎ接合がなく、ホットキャリア劣化がないため、これらに薄
膜トランジスタの電気的特性が影響を受けない。
このように、酸化物半導体層に含まれる水素を徹底的に除去することにより高純度化され
た酸化物半導体層を薄膜トランジスタのチャネル形成領域に用いた薄膜トランジスタは、
オフ電流を極めて小さくすることができる。つまり、薄膜トランジスタの非導通状態にお
いて、酸化物半導体層を絶縁体と見なして回路設計を行うことができる。一方で、酸化物
半導体層は、薄膜トランジスタの導通状態においては、非晶質シリコンで形成される半導
体層よりも高い電流供給能力を見込むことができる。
また、低温ポリシリコンを具備する薄膜トランジスタでは、酸化物半導体を用いて作製さ
れた薄膜トランジスタと比べて、オフ電流が１００００倍程度大きい値であると見積もっ
て設計等行っている。そのため、酸化物半導体を有する薄膜トランジスタでは、低温ポリ
シリコンを具備する薄膜トランジスタに比べて、保持容量が同等（０．１ｐＦ程度）であ
る際、電圧の保持期間を１００００倍程度に引き延ばすことができる。一例として、動画
表示を毎秒６０フレームで行う場合、１回の信号書き込みによる保持期間を１００００倍
の１６０秒程度とすることができる。そして、少ない画像信号の書き込み回数でも、表示
部での静止画の表示を行うことができる。
本実施の形態に示すトランジスタを、実施の形態１乃至実施の形態３に示す半導体装置に
適用することにより、半導体装置の駆動能力の向上を図ることができる。
（実施の形態６）
本実施の形態では、表示装置の一例について説明する。
図１８（Ａ）は、表示装置の一例を示す。図１８（Ａ）に示す表示装置は、回路５３６１
、回路５３６２、回路５３６３＿１、回路５３６３＿２及び画素部５３６４を有するもの
とする。画素部５３６４には、回路５３６２から複数の配線５３７１が延伸して配置され
、回路５３６３＿１、及び回路５３６３＿２から複数の配線５３７２が延伸して配置され
ている。そして、複数の配線５３７１と複数の配線５３７２との交差領域には、各々、画
素５３６７がマトリクス状に配置されている。
回路５３６１は、回路５３６２、回路５３６３＿１及び回路５３６３＿２が動作するタイ
ミングを制御する機能を有するものとする。そのために、回路５３６１は、映像信号５３
６０に応じて、回路５３６２、回路５３６３＿１及び回路５３６３＿２に、信号、電圧又
は電流などを供給する。例えば、回路５３６１は、回路５３６２に、ソースドライバ回路
用スタート信号（ＳＳＰ）、ソースドライバ回路用クロック信号（ＳＣＫ）、ソースドラ
イバ回路用反転クロック信号（ＳＣＫＢ）、ビデオ信号用データ（ＤＡＴＡ）、ラッチ信
号（ＬＡＴ）を供給するものとする。また、回路５３６１は、回路５３６３＿１、及び回
路５３６３＿２に、ゲートドライバ回路用スタート信号（ＧＳＰ）、ゲートドライバ回路
用クロック信号（ＧＣＫ）、及びゲートドライバ回路用反転クロック信号（ＧＣＫＢ）を
供給するものとする。このように、回路５３６１は、コントローラ、制御回路、タイミン
グジェネレータ、電源回路、又はレギュレータなどとしての機能を有するものとする。
回路５３６２は、回路５３６１から供給される信号（例えば、ＳＳＰ、ＳＣＫ、ＳＣＫＢ
、ＤＡＴＡ、ＬＡＴ）に応じて、ビデオ信号を複数の配線５３７１に出力する機能を有す
るものとする。つまり、回路５３６２は、ソースドライバ回路としての機能を有するもの
とする。
回路５３６３＿１及び回路５３６３＿２は、回路５３６１から供給される信号（ＧＳＰ、
ＧＣＫ、ＧＣＫＢ）に応じて、ゲート信号を複数の配線５３７２に出力する機能を有する
ものとする。つまり、回路５３６３＿１及び回路５３６３＿２は、ゲートドライバ回路と
して機能することが可能である。
なお、図１８（Ａ）に示す表示装置では、回路５３６３＿１と回路５３６３＿２とに、同
じ信号が供給されているので、回路５３６３＿１と回路５３６３＿２とは、おおむね等し
いタイミングで、ゲート信号を複数の配線５３７２に出力することが多い。これにより、
回路５３６３＿１及び回路５３６３＿２の負荷を小さくすることができる。ただし、本実
施の形態の一例は、これに限定されない。例えば、図１８（Ｂ）に示すように、回路５３
６３＿１と回路５３６３＿２とには、別々の信号が入力されることが可能である。これに
より、複数の配線５３７２の一部（例えば奇数行）を回路５３６３＿１が制御し、複数の
配線５３７２の別の一部（例えば偶数行）を回路５３６３＿２が制御することができる。
そのため、回路５３６３＿１及び回路５３６３＿２の駆動周波数を小さくすることができ
る。
なお、図１８（Ｂ）に示すように、表示装置は、回路５３６５及び照明装置５３６６を有
することが可能である。回路５３６５は、回路５３６１から供給されるバックライト制御
信号（ＢＬＣ）に応じて、照明装置５３６６に供給する電力の量、又は時間などを制御す
る機能を有するものとする。これにより、照明装置５３６６の輝度（又は平均輝度）を映
像信号５３６０に応じて制御することができる。そのため、バックライトエリア制御を実
現することができる。または、画像が全体的に暗いときには、照明装置５３６６の輝度を
低くし、画像が全体的に明るい場合には、照明装置５３６６の輝度を高くすることができ
る。こうして、コントラスト比の向上、又は消費電力の削減を図ることができる。
なお、複数の配線５３７１及び複数の配線５３７２は、信号線としての機能を有するもの
とする。特に、複数の配線５３７１は、ソース信号線（ビデオ信号線ともいう）としての
機能を有するものとする。特に、複数の配線５３７２は、ゲート信号線（走査信号線又は
選択信号線ともいう）としての機能を有するものとする。
なお、回路５３６３＿１と回路５３６３＿２との一方を省略することが可能である。また
は、回路５３６３＿１及び回路５３６３＿２と同様の機能を有する回路を新たに設けるこ
とが可能である。
なお、画素部５３６４には、画素５３６７の構成に応じて、一つ又は複数の配線（例えば
、容量線、電源線、ゲート信号線及び／又はソース信号線など）を配置することが可能で
ある。このような場合、新たに設ける配線の電位を制御するための回路も、新たに設ける
ことが可能である。特に、表示素子として、液晶素子又は電気泳動素子などを用いる場合
、画素部５３６４には容量線を設けることが好ましい。特に、表示素子として、ＥＬ素子
を用いる場合、電源を画素部５３６４に設けることが好ましい。
次に、図１８（Ａ）に示す表示装置は、図１９（Ａ）に示すように、回路５３６２、回路
５３６３＿１及び回路５３６３＿２は、画素部５３６４と同じ基板５３８０に形成される
ことが可能である。そして、図１８（Ａ）に示す表示装置の回路５３６１は、画素部５３
６４とは別の基板に形成されることが可能である。
なお、図１８（Ａ）に示す表示装置は、図１９（Ｂ）に示すように、回路５３６１及び回
路５３６２は、画素部５３６４とは別の基板に形成されることが可能である。回路５３６
３＿１及び回路５３６３＿２の駆動周波数は、回路５３６１及び回路５３６２と比較して
、低い場合が多いので、回路５３６１及び回路５３６２は、回路５３６３＿１及び回路５
３６３＿２と別の基板に形成するのが好ましい。この結果、回路５３６１及び回路５３６
２の駆動周波数を高くすることができるので、表示装置を大きくすることができる。また
、回路５３６３＿１及び回路５３６３＿２を画素部５３６４と同一基板上に形成できるの
で、表示装置を安価に製造することができる。
なお、図１８（Ａ）に示す表示装置は、図１９（Ｃ）に示すように、回路５３６２ａ（回
路５３６２の一部）が画素部５３６４と同じ基板に形成され、回路５３６１及び回路５３
６２ｂ（回路５３６２の別の一部）が画素部５３６４とは別の基板に形成されることが可
能である。回路５３６２ａとしては、スイッチ、シフトレジスタ及び／又はセレクタなど
の比較的駆動周波数が低い回路を用いることが可能である。そのため、回路５３６１及び
回路５３６２ｂの駆動周波数を高くすることができるので、表示装置を大きくすることが
できる。または、回路５３６２ａ、回路５３６３＿１及び回路５３６３＿２を画素部５３
６４と同一基板上に形成できるので、表示装置を安価に製造することができる。
なお、図１８（Ａ）に示す表示装置は、図１９（Ｄ）に示すように、回路５３６１ａ（回
路５３６１の一部）が画素部５３６４と同じ基板に形成され、回路５３６１ｂ（回路５３
６１の別の一部）が画素部５３６４とは別の基板に形成されることが可能である。
なお、画素部５３６４とは別の基板に形成される回路（外部回路ともいう）は、入力端子
５３８１を介して、画素部５３６４と同じ基板に形成される回路又は配線に、信号、電圧
、又は電流などを供給することが多い。
なお、外部回路は、ＴＡＢ（Ｔａｐｅ Ａｕｔｏｍａｔｅｄ Ｂｏｎｄｉｎｇ）方式を用
いて、ＦＰＣ（Ｆｌｅｘｉｂｌｅ Ｐｒｉｎｔｅｄ Ｃｉｒｃｕｉｔ）に実装することが
可能である。または、当該外部回路は、ＣＯＧ（Ｃｈｉｐ ｏｎ Ｇｌａｓｓ）方式によ
って画素部５３６４と同じ基板５３８０に実装することが可能である。
なお、外部回路は、単結晶基板又はＳＯＩ基板などに形成されることが好ましい。これに
より、駆動周波数の向上、駆動電圧の向上又は出力信号のばらつきの低減などを図ること
ができる。
なお、本実施の形態の表示装置は、実施の形態１～実施の形態４に示す半導体装置を適用
することができる。特に、回路５３６２及び回路５３６３として、実施の形態１～実施の
形態４に示す半導体装置を用いることが可能である。これにより、画素部５３６４を駆動
する回路（例えば回路５３６２及び回路５３６３）の駆動能力の向上を図ることができる
。したがって、画素の解像度の向上を図ることができる。または、表示装置を大型にする
ことができる。
なお、本明細書等において、表示素子、表示素子を有する装置である表示装置、発光素子
、及び発光素子を有する装置である発光装置は、様々な形態を用いること、又は様々な素
子を有することが出来る。表示素子、表示装置、発光素子又は発光装置の一例としては、
ＥＬ（エレクトロルミネッセンス）素子（有機物及び無機物を含むＥＬ素子、有機ＥＬ素
子、無機ＥＬ素子）、ＬＥＤ（白色ＬＥＤ、赤色ＬＥＤ、緑色ＬＥＤ、青色ＬＥＤなど）
、トランジスタ（電流に応じて発光するトランジスタ）、電子放出素子、液晶素子、電子
インク、電気泳動素子、グレーティングライトバルブ（ＧＬＶ）、プラズマディスプレイ
パネル（ＰＤＰ）、デジタルマイクロミラーデバイス（ＤＭＤ）、圧電セラミックディス
プレイなど、電気磁気的作用により、コントラスト、輝度、反射率、透過率などが変化す
る表示媒体を有するものがある。ＥＬ素子を用いた表示装置の一例としては、ＥＬディス
プレイなどがある。電子放出素子を用いた表示装置の一例としては、フィールドエミッシ
ョンディスプレイ（ＦＥＤ）又はＳＥＤ方式平面型ディスプレイ（ＳＥＤ：Ｓｕｒｆａｃ
ｅ－ｃｏｎｄｕｃｔｉｏｎ Ｅｌｅｃｔｒｏｎ－ｅｍｉｔｔｅｒ Ｄｉｓｐｌｙ）などが
ある。液晶素子を用いた表示装置の一例としては、液晶ディスプレイ（透過型液晶ディス
プレイ、半透過型液晶ディスプレイ、反射型液晶ディスプレイ、直視型液晶ディスプレイ
、投射型液晶ディスプレイ）などがある。電子インク又は電気泳動素子を用いた表示装置
の一例としては、電子ペーパーなどがある。
ＥＬ素子の一例としては、陽極と、陰極と、陽極と陰極との間に挟まれたＥＬ層と、を有
する素子などがある。ＥＬ層の一例としては、１重項励起子からの発光（蛍光）を利用す
るもの、３重項励起子からの発光（燐光）を利用するもの、１重項励起子からの発光（蛍
光）を利用するものと３重項励起子からの発光（燐光）を利用するものとを含むもの、有
機物によって形成されたもの、無機物によって形成されたもの、有機物によって形成され
たものと無機物によって形成されたものとを含むもの、高分子の材料を含むもの、低分子
の材料を含むもの、又は高分子の材料と低分子の材料とを含むもの、などがある。ただし
、これに限定されず、ＥＬ素子として様々なものを用いることができる。
なお、液晶素子の一例としては、液晶の光学的変調作用によって光の透過又は非透過を制
御する素子がある。その素子は一対の電極と液晶層により構造されることが可能である。
なお、液晶の光学的変調作用は、液晶にかかる電界（横方向の電界、縦方向の電界又は斜
め方向の電界を含む）によって制御される。なお、具体的には、液晶素子の一例としては
、ネマチック液晶、コレステリック液晶、スメクチック液晶、ディスコチック液晶、サー
モトロピック液晶、リオトロピック液晶、低分子液晶、高分子液晶、高分子分散型液晶（
ＰＤＬＣ）、強誘電液晶、反強誘電液晶、主鎖型液晶、側鎖型高分子液晶、プラズマアド
レス液晶（ＰＡＬＣ）、バナナ型液晶などを挙げることができる。また液晶の駆動方法と
しては、ＴＮ（Ｔｗｉｓｔｅｄ Ｎｅｍａｔｉｃ）モード、ＳＴＮ（Ｓｕｐｅｒ Ｔｗｉ
ｓｔｅｄ Ｎｅｍａｔｉｃ）モード、ＩＰＳ（Ｉｎ－Ｐｌａｎｅ－Ｓｗｉｔｃｈｉｎｇ）
モード、ＦＦＳ（Ｆｒｉｎｇｅ Ｆｉｅｌｄ Ｓｗｉｔｃｈｉｎｇ）モード、ＭＶＡ（Ｍ
ｕｌｔｉ－ｄｏｍａｉｎ Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）モード、ＰＶＡ（Ｐ
ａｔｔｅｒｎｅｄ Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）モード、ＡＳＶ（Ａｄｖａ
ｎｃｅｄ Ｓｕｐｅｒ Ｖｉｅｗ）モード、ＡＳＭ（Ａｘｉａｌｌｙ Ｓｙｍｍｅｔｒｉ
ｃ ａｌｉｇｎｅｄ Ｍｉｃｒｏ－ｃｅｌｌ）モード、ＯＣＢ（Ｏｐｔｉｃａｌｌｙ Ｃ
ｏｍｐｅｎｓａｔｅｄ Ｂｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ＥＣＢ（Ｅｌｅｃｔｒｉ
ｃａｌｌｙ Ｃｏｎｔｒｏｌｌｅｄ Ｂｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ＦＬＣ（Ｆ
ｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モード、ＡＦＬＣ（Ａｎｔ
ｉＦｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モード、ＰＤＬＣ（Ｐ
ｏｌｙｍｅｒ Ｄｉｓｐｅｒｓｅｄ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モード、ＰＮＬＣ
（Ｐｏｌｙｍｅｒ Ｎｅｔｗｏｒｋ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モード、ゲストホ
ストモード、ブルー相（Ｂｌｕｅ Ｐｈａｓｅ）モードなどがある。ただし、これに限定
されず、液晶素子及びその駆動方式として様々なものを用いることができる。
なお、電子ペーパーの表示方法の一例としては、分子により表示されるもの（光学異方性
、染料分子配向など）、粒子により表示されるもの（電気泳動、粒子移動、粒子回転、相
変化など）、フィルムの一端が移動することにより表示されるもの、分子の発色／相変化
により表示されるもの、分子の光吸収により表示されるもの、又は電子とホールが結合し
て自発光により表示されるものなどを用いることができる。具体的には、電子ペーパーの
表示方法の一例としては、マイクロカプセル型電気泳動、水平移動型電気泳動、垂直移動
型電気泳動、球状ツイストボール、磁気ツイストボール、円柱ツイストボール方式、帯電
トナー、電子粉流体（登録商標）、磁気泳動型、磁気感熱式、エレクトロウェッティング
、光散乱（透明／白濁変化）、コレステリック液晶／光導電層、コレステリック液晶、双
安定性ネマチック液晶、強誘電性液晶、２色性色素・液晶分散型、可動フィルム、ロイコ
染料による発消色、フォトクロミック、エレクトロクロミック、エレクトロデポジション
、フレキシブル有機ＥＬなどがある。ただし、これに限定されず、電子ペーパー及びその
表示方法として様々なものを用いることができる。ここで、電子ペーパーの表示方法とし
てマイクロカプセル型電気泳動を用いることによって、電気泳動方式の欠点である泳動粒
子の凝集、沈殿を解決することができる。また、電子ペーパーの表示方法として電子粉流
体（登録商標）を用いることによって、高速応答性、高反射率、広視野角、低消費電力、
メモリ性などのメリットを有する。
なお、光源を必要とする表示装置、例えば、液晶ディスプレイ（透過型液晶ディスプレイ
、半透過型液晶ディスプレイ、反射型液晶ディスプレイ、直視型液晶ディスプレイ、投射
型液晶ディスプレイ）、グレーティングライトバルブ（ＧＬＶ）を用いた表示装置、デジ
タルマイクロミラーデバイス（ＤＭＤ）を用いた表示装置などの光源の一例としては、エ
レクトロルミネッセンス、冷陰極管、熱陰極管、ＬＥＤ、レーザー光源、水銀ランプなど
を用いることができる。ただし、これに限定されず、光源として様々なものを用いること
ができる。
なお、本明細書等において、様々な基板を用いて、トランジスタを形成することが出来る
。基板の種類は、特定のものに限定されることはない。トランジスタを形成する基板の一
例としては、半導体基板（例えば単結晶基板又はシリコン基板）、ＳＯＩ基板、ガラス基
板、石英基板、プラスチック基板、金属基板、ステンレス・スチル基板、ステンレス・ス
チル・ホイルを有する基板、タングステン基板、タングステン・ホイルを有する基板、可
撓性基板、貼り合わせフィルム、繊維状の材料を含む紙、又は基材フィルムなどがある。
ガラス基板の一例としては、バリウムホウケイ酸ガラス、アルミノホウケイ酸ガラス、又
はソーダライムガラスなどがある。可撓性基板の一例としては、ポリエチレンテレフタレ
ート（ＰＥＴ）、ポリエチレンナフタレート（ＰＥＮ）、ポリエーテルサルフォン（ＰＥ
Ｓ）に代表されるプラスチック、又はアクリル等の可撓性を有する合成樹脂などがある。
貼り合わせフィルムの一例としては、ポリプロピレン、ポリエステル、ビニル、ポリフッ
化ビニル、又は塩化ビニルなどがある。基材フィルムの一例としては、ポリエステル、ポ
リアミド、ポリイミド、無機蒸着フィルム、又は紙類などがある。特に、半導体基板、単
結晶基板、又はＳＯＩ基板などを用いてトランジスタを製造することによって、特性、サ
イズ、又は形状などのばらつきが少なく、電流能力が高く、サイズの小さいトランジスタ
を製造することができる。このようなトランジスタによって回路を構成すると、回路の低
消費電力化、又は回路の高集積化を図ることができる。
なお、ある基板を用いてトランジスタを形成し、その後、別の基板にトランジスタを転置
し、別の基板上にトランジスタを配置してもよい。トランジスタが転置される基板の一例
としては、上述したトランジスタを形成することが可能な基板に加え、紙基板、セロファ
ン基板、石材基板、木材基板、布基板（天然繊維（絹、綿、麻）、合成繊維（ナイロン、
ポリウレタン、ポリエステル）若しくは再生繊維（アセテート、キュプラ、レーヨン、再
生ポリエステル）などを含む）、皮革基板、又はゴム基板などがある。これらの基板を用
いることにより、特性のよいトランジスタの形成、消費電力の小さいトランジスタの形成
、壊れにくい装置の製造、耐熱性の付与、軽量化、又は薄型化を図ることができる。
なお、所定の機能を実現させるために必要な回路の全てを、同一の基板（例えば、ガラス
基板、プラスチック基板、単結晶基板、又はＳＯＩ基板など）に形成することが可能であ
る。
なお、所定の機能を実現させるために必要な回路の全てを同じ基板に形成しないことが可
能である。つまり、所定の機能を実現させるために必要な回路の一部は、ある基板に形成
され、所定の機能を実現させるために必要な回路の別の一部は、別の基板に形成されてい
ることが可能である。例えば、所定の機能を実現させるために必要な回路の一部は、ガラ
ス基板に形成され、所定の機能を実現させるために必要な回路の別の一部は、単結晶基板
（又はＳＯＩ基板）に形成されることが可能である。そして、所定の機能を実現させるた
めに必要な回路の別の一部が形成される単結晶基板（ＩＣチップともいう）を、ＣＯＧ（
Ｃｈｉｐ Ｏｎ Ｇｌａｓｓ）によって、ガラス基板に接続して、ガラス基板にそのＩＣ
チップを配置することが可能である。または、ＩＣチップを、ＴＡＢ（Ｔａｐｅ Ａｕｔ
ｏｍａｔｅｄ Ｂｏｎｄｉｎｇ）、ＣＯＦ（Ｃｈｉｐ Ｏｎ Ｆｉｌｍ）、ＳＭＴ（Ｓｕ
ｒｆａｃｅ Ｍｏｕｎｔ Ｔｅｃｈｎｏｌｏｇｙ）、又はプリント基板などを用いてガラ
ス基板と接続することが可能である。
なお、駆動回路（例えば回路５３６２及び回路５３６３）を構成するトランジスタ、及び
／又は画素部５３５４を構成するトランジスタとして、実施の形態５に示すトランジスタ
を用いることができる。
（実施の形態７）
本実施の形態では、画素の一例及びその画素の駆動方法について説明する。特に、メモリ
性を有する表示素子を含む画素の一例及びその画素の駆動方法の一例について説明する。
図２０（Ａ）は、画素の回路図の一例を示す。画素５４５０は、トランジスタ５４５１、
容量素子５４５２及び表示素子５４５３を有する。トランジスタ５４５１の第１の端子は
、配線５４６１と接続される。トランジスタ５４５１の第２の端子は、容量素子５４５２
の一方の電極及び表示素子５４５３の一方の電極（画素電極ともいう）と接続される。ト
ランジスタ５４５１のゲートは、配線５４６２と接続される。容量素子５４５２の他方の
電極は、配線５４６３と接続される。表示素子５４５３の他方の電極は、電極５４５４（
コモン電極、共通電極、対向電極、カソード電極ともいう）と接続される。
なお、表示素子５４５３の一方の電極を、電極５４５５と示す。
表示素子５４５３は、メモリ性を有することが好ましい。表示素子５４５３又は表示素子
の駆動方式としては、マイクロカプセル型電気泳動方式、マイクロカップ型電気泳動方式
、水平移動型電気泳動方式、垂直移動型電気泳動方式、ツイストボール方式、粉体移動方
式、電子粉流体（登録商標）方式、コレステリック液晶素子、カイラルネマチック液晶、
反強誘電性液晶、高分子分散型液晶、帯電トナー、エレクトロウェッティング方式、エレ
クトロクロミズム方式、エレクトロデポジション方式などがある。
図２０（Ｂ）は、マイクロカプセル型の電気泳動方式を用いた画素の断面図を示す。電極
５４５４と電極５４５５との間に、複数のマイクロカプセル５４８０が配置される。複数
のマイクロカプセル５４８０は、樹脂５４８１により固定される。樹脂５４８１は、バイ
ンダとしての機能を有する。樹脂５４８１は、透光性を有するとよい。ただし、電極５４
５４と電極５４５５とマイクロカプセル５４８０とによって形成される空間には、空気又
は不活性ガスなどの気体が充填されうる。なお、電極５４５４と電極５４５５との一方又
は両方の表面に粘着剤等を含む層を形成して、マイクロカプセル５４８０を固定すること
もできる。
マイクロカプセル５４８０は、膜５４８２と、液体５４８３と、粒子５４８４と、粒子５
４８５とを有する。液体５４８３と、粒子５４８４と、粒子５４８５とは、膜５４８２の
中に封入されている。膜５４８２は、透光性を有する。液体５４８３は、分散液としての
機能を有する。液体５４８３により、粒子５４８４及び粒子５４８５を膜５４８２内に分
散させることができる。なお、液体５４８３は、透光性を有し、無着色であるとよい。粒
子５４８４及び粒子５４８５とは、互いに異なる色である。例えば、粒子５４８４及び粒
子５４８５の一方は、黒色であり、粒子５４８４及び粒子５４８５の他方は、白色である
とよい。なお、粒子５４８４及び粒子５４８５は、互いの電荷密度が異なるように、帯電
されている。例えば、粒子５４８４及び粒子５４８５の一方は、正に帯電され、粒子５４
８４及び粒子５４８５の他方は、負に帯電される。これにより、電極５４５４と電極５４
５５との間に電位差が生じると、粒子５４８４及び粒子５４８５は、電界方向に応じて移
動する。こうして、表示素子５４５３の反射率が変化することにより、階調を制御するこ
とができる。ただし、マイクロカプセル５４８０の構造は、前述したものに限定されない
。例えば、液体５４８３は、着色されることが可能である。別の例として、膜５４８２の
中に封入される粒子は、１種類であることが可能である。または、３種類以上であること
が可能である。別の例として、粒子５４８４及び粒子５４８５は、白色及び黒色だけでな
く、赤色、緑色、青色、シアン、マゼンダ、イエローエメラルドグリーン、朱色などの中
から選択することが可能である。
膜５４８２としては、透光性を有する材料（例えばアクリル樹脂（例えばポリメタクリル
酸メチル、ポリメタクリル酸エチルなど）、ユリア樹脂又はアラビアゴムなどの高分子樹
脂）などがある。なお、膜５４８２は、ゼラチン状であるとよい。これにより、柔軟性、
曲げ強度及び機械的強度などの向上を図ることができるため、フレキシビリティの向上を
図ることができる。または、マイクロカプセル５４８０を隙間なく且つ均一に、フィルム
などの基板に配置することができる。
液体５４８３としては、透光性を有する油性の液体を用いるとよい。具体的には、液体５
４８３としては、アルコール系溶媒（例えばメタノール、エタノール、イソプロパノール
、ブタノール、オクタノール又はメチルセロソルブなど）、エステル（例えば酢酸エチル
又は酢酸ブチルなど）、脂肪族炭化水素（例えばアセトン、メチルエチルケトン、メチル
イソブチルケトン等のケトン類、ぺンタン、ヘキサン又はオクタンなど）、脂環式炭化水
素（例えばシクロへキサン又はメチルシクロへキサンなど）、長鎖アルキル基を有するベ
ンゼン類等の芳香族炭化水素（例えばベンゼン、トルエン、キシレン、ヘキシルベンゼン
、ブチルベンゼン、オクチルベンゼン、ノニルベンゼン、デシルベンゼン、ウンデシルベ
ンゼン、ドデシルベンゼン、トリデシルベンゼン又はテトラデシルベンゼンなど）、ハロ
ゲン化炭化水素（例えば塩化メチレン、クロロホルム、四塩化炭素又はジクロロエタンな
ど）、カルボン酸塩、水、若しくはその他の油類などがある。または、これらの材料の中
の少なくとも２つ以上の混合物がある。または、これらの材料又はこれらの材料の中の少
なくとも２つ以上の混合物に、界面活性剤などを配合したものなどがある。
粒子５４８４及び粒子５４８５は、各々、顔料により構成される。粒子５４８４及び粒子
５４８５を構成する顔料は、互いに異なる色であることが好ましい。例えば、粒子５４８
４は、黒色の顔料により構成され、粒子５４８５は、白色の顔料により構成されるとよい
。黒色の顔料としては、アニリンブラック又はカーボンブラックなどがある。白色の顔料
としては、二酸化チタン、亜鉛華（酸化亜鉛）又は三酸化アンチモンなどがある。なお、
これらの顔料には、荷電制御剤（例えば電解質、界面活性剤、金属石鹸、樹脂、ゴム、油
、ワニス又はコンパウンドなど）、分散剤（例えばチタン系カップリング剤、アルミニウ
ム系カップリング剤又はシラン系カップリング剤など）、潤滑剤又は安定化剤などを添加
することが可能である。
図２１（Ａ）は、表示素子５４５３の方式として、ツイストボール方式を用いる場合の画
素の断面図を示す。ツイストボール方式は、表示素子の回転により、反射率を変化させ、
階調を制御するものである。図２０（Ｂ）との違いは、電極５４５４と電極５４５５との
間に、マイクロカプセル５４８０の代わりに、ツイストボール５４８６が配置されている
ところである。ツイストボール５４８６は、粒子５４８７と、粒子５４８７の周りに形成
されるキャビティ５４８８とにより構成される。粒子５４８７は、半球面をそれぞれある
色と該ある色とは異なる色とに塗り分けた球状粒子である。ここでは、粒子５４８７は、
半球面をそれぞれ白色と黒色とに塗り分けられているとする。なお、２つの半球面には電
荷密度差が設けられている。そのため、電極５４５４と電極５４５５との間に電位差を生
じさせることにより、粒子５４８７を電界方向に応じて回転させることができる。キャビ
ティ５４８８は、液体で満たされている。該液体は、液体５４８３と同様なものを用いる
ことができる。ただし、ツイストボール５４８６は、図２１（Ａ）に示す構造に限定され
ない。例えば、ツイストボール５４８６の構造は、円柱又は楕円などとすることが可能で
ある。
図２１（Ｂ）は、表示素子５４５３の方式として、マイクロカップ型の電気泳動方式を用
いる場合の画素の断面図を示す。マイクロカップアレイは、ＵＶ硬化樹脂等からなり複数
の凹部を有するマイクロカップ５４９１に、誘電性溶媒５４９２に分散させた帯電色素粒
子５４９３を充填し、封止層５４９４で封止することにより作製できる。封止層５４９４
と電極５４５５との間には、粘着層５４９５を形成するとよい。誘電性溶媒５４９２とし
ては、無着色溶媒を用いることが可能であるし、赤や青などの着色溶媒を用いることも可
能である。ここでは、帯電色素粒子を１種類有する場合を図示したが、帯電色素粒子を２
種類以上有していてもよい。マイクロカップはセルを区切る壁構造を有するため、衝撃や
圧力にも十分な耐久性がある。または、マイクロカップの内容物は密閉されているため、
環境変化の影響を低減することができる。
図２１（Ｃ）は、表示素子５４５３の方式として、電子粉流体（登録商標）方式を用いる
場合の画素の断面図を示す。電子粉流体（登録商標）は流動性を示し、流体と粒子の特性
を兼ね備えた物質である。この方式では、隔壁５５０４でセルを区切り、セル内に電子粉
流体（登録商標）５５０２及び電子粉流体（登録商標）５５０３を配置する。電子粉流体
（登録商標）５５０２及び電子粉流体（登録商標）５５０３として、白色粒子と黒色粒子
とを用いるとよい。ただし、電子粉流体（登録商標）５５０２及び電子粉流体（登録商標
）５５０３の種類は、これに限定されない。例えば、電子粉流体（登録商標）５５０２及
び電子粉流体（登録商標）５５０３としては、白及び黒以外の２色の有色粒子を用いるこ
とが可能である。別の例として、電子粉流体（登録商標）５５０２と電子粉流体（登録商
標）５５０３との一方を省略することが可能である。
配線５４６１には、信号が入力されるものとする。特に、配線５４６１には、表示素子５
４５３の階調を制御するための信号（例えばビデオ信号）が入力されるものとする。この
ように、配線５４６１は、信号線又はソース信号線（ビデオ信号線又はソース線ともいう
）としての機能を有するものとする。配線５４６２には、信号が入力されるものとする。
特に、配線５４６２には、トランジスタ５４５１の導通状態を制御するための信号（例え
ばゲート信号、走査信号、選択信号など）が入力されるものとする。このように、配線５
４６２は、信号線又はゲート信号線（走査信号線又はゲート線ともいう）としての機能を
有するものとする。配線５４６３には、一定の電圧が供給されるものとする。配線５４６
３は、容量素子５４５２と接続されている。そのため、配線５４６３は、電源線又は容量
線としての機能を有するものとする。電極５４５４には、一定の電圧が供給されているも
のとする。電極５４５４は、複数の画素又は全ての画素間において、共通である場合が多
い。そのため、電極５４５４は、コモン電極（共通電極、対向電極又はカソード電極とも
いう）としての機能を有するものとする。
なお、配線５４６１、配線５４６２、配線５４６３及び電極５４５４に入力される信号又
は電圧は、上述したものに限定されず、他にも様々な信号又は様々な電圧などを入力する
ことが可能である。例えば、配線５４６３に、信号を入力することが可能である。これに
より、電極５４５５の電位を制御することができるので、配線５４６１に入力される信号
の振幅電圧を小さくすることができる。そのため、配線５４６３は、信号線としての機能
を有することが可能である。別の例として、電極５４５４に供給する電圧を変化させるこ
とにより、表示素子５４５３に印加される電圧を調整することができる。これにより、配
線５４６１に入力される信号の振幅電圧を小さくすることができる。
トランジスタ５４５１は、配線５４６１と電極５４５５との間の導通状態を制御する機能
を有する。または、トランジスタ５４５１は、配線５４６１の電位を、電極５４５５に供
給するタイミングを制御する機能を有する。または、トランジスタ５４５１は、画素５４
５０を選択するタイミングを制御する機能を有する。このように、トランジスタ５４５１
は、スイッチ又は選択用トランジスタとしての機能を有するものとする。なお、トランジ
スタ５４５１は、Ｎチャネル型とする。そのため、トランジスタ５４５１は、配線５４６
２にＨ信号が入力されるとオンになり、配線５４６２にＬ信号が入力されるとオフになる
ものとする。ただし、トランジスタ５４５１の極性は、Ｎチャネル型に限定されず、トラ
ンジスタ５４５１は、Ｐチャネル型であることが可能である。この場合、トランジスタ５
４５１は、配線５４６２にＬ信号が入力されるとオンになり、配線５４６２にＨ信号が入
力されるとオフになるものとする。容量素子５４５２は、電極５４５５と、配線５４６３
との間の電位差を保持する機能を有する。または、容量素子５４５２は、電極５４５５の
電位を所定の値に維持する機能を有する。これにより、トランジスタ５４５１がオフにな
っても、表示素子５４５３に電圧が印加し続けることができる。このように、容量素子５
４５２は、保持容量としての機能を有するものとする。ただし、トランジスタ５４５１及
び容量素子５４５２が有する機能は、前述したものに限定されず、他にも様々な機能を有
することが可能である。
次に、本実施の形態の画素の動作の概略について説明する。表示素子５４５３の階調の制
御は、表示素子５４５３に電圧を印加し、表示素子５４５３に電界を発生させることによ
り行われる。表示素子５４５３に印加される電圧の制御は、電極５４５４の電位及び電極
５４５５の電位を制御することにより行われる。具体的には、電極５４５４の電位の制御
は、電極５４５４に供給する電圧を制御することにより行われる。電極５４５５の電位の
制御は、配線５４６１に入力される信号を制御することにより行われる。なお、配線５４
６１に入力される信号は、トランジスタ５４５１がオンになることにより、電極５４５５
に供給される。
なお、表示素子５４５３にかかる電界の強度、表示素子５４５３にかかる電界の向き、表
示素子５４５３に電界をかける時間などを制御するにより、表示素子５４５３の階調を制
御することができる。なお、電極５４５４と電極５４５５との間に、電位差を生じさせな
いことにより、表示素子５４５３の階調を保持することができる。
次に、本実施の形態の画素の動作の一例について説明する。図２２（Ａ）に示すタイミン
グチャートは、選択期間と非選択期間とを有する期間Ｔについて示す。期間Ｔは、選択期
間の開始時刻から、次の選択期間の開始時刻までの間の期間のことをいう。
選択期間では、配線５４６２にＨ信号が入力されるので、配線５４６２の電位（電位Ｖ５
４６２と示す）は、Ｈレベルとなる。そのため、トランジスタ５４５１はオンになるので
、配線５４６１と電極５４５５とは導通状態になる。これにより、配線５４６１に入力さ
れる信号は、トランジスタ５４５１を介して、電極５４５５に供給される。そして、電極
５４５５の電位（電位Ｖ５４５５と示す）は、配線５４６１に入力される信号と等しい値
となる。このとき、容量素子５４５２は、電極５４５５と、配線５４６３との間の電位差
を保持する。非選択期間では、配線５４６２にＬ信号が入力されるため、配線５４６２の
電位は、Ｌレベルになる。そのため、トランジスタ５４５１はオフになるので、配線５４
６１と電極５４５５とは非導通状態になる。すると、電極５４５５は浮遊状態になる。こ
のとき、容量素子５４５２は、選択期間における、電極５４５５と配線５４６３との間の
電位差を保持している。そのため、電極５４５５の電位は、選択期間における配線５４６
１に入力される信号と等しい値のままとなる。こうして、非選択期間において、トランジ
スタ５４５１がオフになっても、表示素子５４５３に電圧を印加し続けることができる。
以上のように、選択期間における配線５４６１に入力される信号を制御することにより、
表示素子５４５３に印加される電圧を制御することができる。つまり、表示素子５４５３
の階調の制御は、選択期間における配線５４６１に入力される信号を制御することにより
行うことができる。
なお、非選択期間における電極５４５５の電位は、トランジスタ５４５１のオフ電流、ト
ランジスタ５４５１のフィードスルー、トランジスタ５４５１のチャージインジェクショ
ンなどの影響により、選択期間における配線５４６１に入力される信号と異なることがあ
る。
なお、図２２（Ｂ）に示すように、選択期間の一部において、電極５４５５の電位を、電
極５４５４と等しい値とすることが可能である。よって、配線５４６１に同じ信号が連続
して入力され続けても、選択期間の一部において電極５４５５の電位を変化させることに
より、表示素子５４５３の電界強度を変化させることができる。そのため、残像を低減す
ることができる。または、応答速度を早くすることができる。または、画素間の応答速度
のばらつきを小さくすることができ、ムラ又は残像を防止することができる。このような
駆動方法を実現するためには、選択期間を、期間Ｔ１と期間Ｔ２とに分割するとよい。そ
して、期間Ｔ１において、配線５４６１に入力される信号を、電極５４５４と等しい値と
するとよい。なお、期間Ｔ２においては、配線５４６１に入力される信号は、表示素子５
４５３の階調を制御するために様々な値とするとよい。なお、期間Ｔ１の時間が長すぎる
と、表示素子５４５３の階調を制御するための信号を、画素５４５０に書き込む時間が短
くなってしまう。したがって、期間Ｔ１は、期間Ｔ２よりも短いことが好ましい。特に、
期間Ｔ１は、選択期間の１％以上２０％以下であることが好ましい。より好ましくは、３
％以上１５％以下である。さらに好ましくは５％以上１０％以下である。
次に、表示素子５４５３に電圧を印加する時間により、表示素子５４５３の階調を制御す
る、本実施の形態の画素の動作の一例について説明する。図２２（Ｃ）に示すタイミング
チャートは、期間Ｔａと期間Ｔｂとを有する。そして、期間Ｔａは、Ｎ（Ｎは自然数）個
の期間Ｔを有する。Ｎ個の期間Ｔは、各々、図２２（Ａ）～（Ｂ）に示す期間Ｔと同様で
ある。期間Ｔａは、表示素子５４５３の階調を変化させるための期間（例えば、アドレス
期間、書込期間、画像書き換え期間など）である。期間Ｔｂは、期間Ｔａにおける表示素
子５４５３の階調を保持する期間（保持期間）である。
電極５４５４には、電圧Ｖ０が供給されるものとする。そのため、電極５４５４には、電
位Ｖ０が与えられるものとする。配線５４６３には、少なくとも３つの値を有する信号が
入力されるものとする。該信号の３つの値の電位は、各々、電位ＶＨ（ＶＨ＞Ｖ０）と、
電位Ｖ０と、電位ＶＬ（ＶＬ＜Ｖ０）とする。そのため、電極５４５５には、電位ＶＨと
電位Ｖ０と電位ＶＬとが選択的に与えられるものとする。
期間Ｔａが有するＮ個の期間Ｔにおいて、各々、電極５４５５に与える電位を制御するこ
とにより、表示素子５４５３に印加される電圧を制御することができる。例えば、電極５
４５５に電位ＶＨが与えられることにより、電極５４５４と電極５４５５との電位差は、
ＶＨ－ＶＬとなる。これにより、表示素子５４５３に、正の電圧を印加することができる
。電極５４５５に電位Ｖ０が与えられることにより、電極５４５４と電極５４５５との電
位差は、ゼロとなる。これにより、表示素子５４５３に、電圧ゼロを印加することができ
る。電極５４５５に電位ＶＬが与えられることにより、電極５４５４と電極５４５５との
電位差は、ＶＬ－ＶＨとなる。これにより、表示素子５４５３に、負の電圧を印加するこ
とができる。以上のように、期間Ｔａでは、表示素子５４５３に、正の電圧（ＶＨ－ＶＬ
）と負の電圧（ＶＬ－ＶＨ）とゼロとを様々な順番で印加することができる。これにより
、表示素子５４５３の階調を細かく制御することができる。または、残像を低減すること
ができる。または、応答速度を早くすることができる。
なお、本実施の形態では、表示素子５４５３に正の電圧が印加されると、表示素子５４５
３の階調は、黒（第１の階調ともいう）に近づくものとする。表示素子５４５３に負の電
圧が印加されると、表示素子５４５３の階調は、白（第２の階調ともいう）に近づくもの
とする。表示素子５４５３に電圧ゼロが印加されると、表示素子５４５３の階調は、保持
されるものとする。
期間Ｔｂでは、配線５４６１に入力される信号は、画素５４５０に書き込まれないものと
する。そのため、期間Ｔｂでは、期間ＴａのＮ番目の期間Ｔにおいて電極５４５５に与え
られる電位が、電極５４５５に与えられ続ける。特に、期間Ｔｂでは、表示素子５４５３
に電界を生じさせないことにより、表示素子５４５３の階調を保持することが好ましい。
そのために、期間ＴａのＮ番目の期間Ｔにおいて、電極５４５５に電位Ｖ０が与えられる
ことが好ましい。これにより、期間Ｔｂにおいても、電極５４５５には電位Ｖ０が与えら
れるので、表示素子５４５３には電圧ゼロが印加される。そのため、表示素子５４５３の
階調を保持することができる。
なお、表示素子５４５３が次に表示する階調が、第１の階調に近いほど、期間Ｔａのうち
、電位ＶＨが電極５４５５に与えられる時間を長くするとよい。または、Ｎ個の期間Ｔの
うち、電位ＶＨが電極５４５５に与えられる回数を多くするとよい。または、期間Ｔａの
うち、電位ＶＨが電極５４５５に与えられる時間から電位ＶＬが電極５４５５に与えられ
る時間を引いた時間を長くするとよい。または、Ｎ個の期間Ｔのうち、電位ＶＨが電極５
４５５に与えられる回数から電位ＶＬが電極５４５５に与えられる回数を引いた回数を、
多くするとよい。
なお、表示素子５４５３が次に表示する階調が、第２の階調に近いほど、期間Ｔａのうち
、電位ＶＬが電極５４５５に与えられる時間を長くするとよい。または、Ｎ個の期間Ｔの
うち、電位ＶＬが電極５４５５に与えられる回数を多くするとよい。または、期間Ｔａの
うち、電位ＶＬが電極５４５５に与えられる時間から電位ＶＨが電極５４５５に与えられ
る時間を引いた時間を長くするとよい。または、Ｎ個の期間Ｔのうち、電位ＶＬが電極５
４５５に与えられる回数から電位ＶＨが電極５４５５に与えられる回数を引いた回数を、
多くするとよい。
なお、期間Ｔａにおいて、電極５４５５に与えられる電位（電位ＶＨ、電位Ｖ０、電位Ｖ
Ｌ）の組み合わせは、表示素子５４５３が次に表示する階調に依存するだけでなく、表示
素子５４５３が既に表示している階調に依存することが可能である。そのため、次に表示
素子５４５３が表示する階調が同じ場合でも、既に表示素子５４５３が表示している階調
が異なると、電極５４５５に与えられる電位の組み合わせが異なることがある。
例えば、表示素子５４５３が既に表示している階調を、表示するための期間Ｔａにおいて
、電位ＶＨが電極５４５５に与えられる時間が長いほど、電位ＶＨが電極５４５５に与え
られる時間から電位ＶＬが電極５４５５に与えられる時間を引いた時間が長いほど、Ｎ個
の期間Ｔのうち、電位ＶＨが電極５４５５に与えられる回数が多いほど、又はＮ個の期間
Ｔのうち、電位ＶＨが電極５４５５に与えられる回数から電位ＶＬが電極５４５５に与え
られる回数を引いた値が多いほど、期間Ｔａのうち、電位ＶＬが電極５４５５に与えられ
る時間を長くするとよい。または、Ｎ個の期間Ｔのうち、電位ＶＬが電極５４５５に与え
られる回数を多くするとよい。または、期間Ｔａのうち、電位ＶＬが電極５４５５に与え
られる時間から電位ＶＨが電極５４５５に与えられる時間を引いた時間を長くするとよい
。または、Ｎ個の期間Ｔのうち、電位ＶＬが電極５４５５に与えられる回数から電位ＶＨ
が電極５４５５に与えられる回数を引いた回数を、多くするとよい。これにより、残像を
低減することができる。
別の例として、表示素子５４５３が既に表示している階調を、表示するための期間Ｔａに
おいて、電位ＶＬが電極５４５５に与えられる時間が長いほど、電位ＶＬが電極５４５５
に与えられる時間から電位ＶＨが電極５４５５に与えられる時間を引いた時間が長いほど
、Ｎ個の期間Ｔのうち、電位ＶＬが電極５４５５に与えられる回数が多いほど、又はＮ個
の期間Ｔのち、電位ＶＬが電極５４５５に与えられる回数から電位ＶＨが電極５４５５に
与えられる回数を引いた値が多いほど、期間Ｔａのうち、電位ＶＨが電極５４５５に与え
られる時間を長くするとよい。または、Ｎ個の期間Ｔのうち、電位ＶＨが電極５４５５に
与えられる回数を多くするとよい。または、期間Ｔａのうち、電位ＶＨが電極５４５５に
与えられる時間から電位ＶＬが電極５４５５に与えられる時間を引いた時間を長くすると
よい。または、Ｎ個の期間Ｔのうち、電位ＶＨが電極５４５５に与えられる回数から電位
ＶＬが電極５４５５に与えられる回数を引いた回数を、多くするとよい。これにより、残
像を低減することができる。
なお、Ｎ個の期間Ｔは、各々、等しい長さであるものとする。ただし、Ｎ個の期間Ｔの長
さは、これに限定されない。例えば、Ｎ個の期間Ｔのうちの少なくとも２つは、互いに異
なる長さであることが可能である。特に、Ｎ個の期間Ｔの長さを重み付けするとよい。例
えば、Ｎ＝４である場合、１番目の期間Ｔの長さを時間ｈとすると、２番目の期間Ｔの長
さを時間ｈ×２とするとよい。３番目の期間Ｔの長さを時間ｈ×４とするとよい。４番目
の期間Ｔの長さを時間ｈ×８とするとよい。このように、Ｎ個の期間Ｔの長さに重み付け
を行うことにより、画素５４５０を選択する回数を減らすことができ、且つ表示素子５４
５３に電圧を印加する時間を細かく制御することができる。よって、消費電力の削減を図
ることができる。
なお、電極５４５４には、電位ＶＨと電位ＶＬと選択的に与えることが可能である。この
場合、電極５４５５にも、電位ＶＨと電位ＶＬとを選択的に与えることが好ましい。例え
ば、電極５４５４に電位ＶＨが与えられる場合、電極５４５５に電位ＶＨが与えられると
、表示素子５４５３には電圧ゼロが印加される。電極５４５５に電位ＶＬが与えられると
、表示素子５４５３には負の電圧が印加される。一方で、電極５４５４に電位ＶＬが与え
られる場合、電極５４５５に電位ＶＨが与えられると、表示素子５４５３には正の電圧が
印加される。電極５４５５に電位ＶＬが与えられると、表示素子５４５３には電圧ゼロが
印加される。このようにして、配線５４６１に入力される信号を２値（デジタル信号）と
することができる。そのため、配線５４６１に信号を出力する回路を簡単にすることがで
きる。
なお、期間Ｔｂ又は期間Ｔｂの一部において、配線５４６１及び配線５４６２には、信号
を入力しないことが可能である。つまり、配線５４６１及び配線５４６２を浮遊状態にす
ることが可能である。なお、期間Ｔｂ又は期間Ｔｂの一部において、配線５４６３には、
信号を入力しないことが可能である。つまり、配線５４６３を浮遊状態にすることが可能
である。なお、期間Ｔｂ又は期間Ｔｂの一部において、電極５４５４には、電圧を供給し
ないことが可能である。つまり、電極５４５４を浮遊状態にすることが可能である。
本実施の形態で示した、メモリ性を有する表示素子は、通常の液晶素子（例えば、ＴＮ液
晶）と比較して、大きい電圧を印加する必要がある。メモリ性を有する表示素子を駆動す
る回路として、実施の形態５のトランジスタを用いた実施の形態１～４の半導体装置を適
用することによって、駆動電圧を大きくすることができる。なぜなら、実施の形態５に示
すトランジスタの耐圧は、ａ－Ｓｉ ＴＦＴ（非晶質シリコン薄膜トランジスタ）又はｐ
－Ｓｉ ＴＦＴ（多結晶シリコン薄膜トランジスタ）などと比較して高いからである。
さらに、メモリ性を有する表示素子を駆動する回路に、実施の形態５に示すトランジスタ
を適用すると共に、メモリ性を有する表示素子とともに画素を構成するトランジスタ５４
５１として、実施の形態５に示すトランジスタを用いることが好ましい。これにより、ト
ランジスタ５４５１のオフ電流を小さくすることができるので、トランジスタ５４５１の
チャネル幅を小さくすることができる。または、容量素子５４５２の面積を小さくするこ
とができる。したがって、画素の面積を小さくすることができる。よって、本実施の形態
の画素を表示装置の画素部に設けることにより、該表示装置を高精細にすることができる
。また、メモリ性を有する表示素子を駆動する回路とメモリ性を有する表示素子を含む画
素部を容易に同一基板上に形成することができる。
（実施の形態８）
本実施の形態においては、電子機器の例について説明する。
図２７（Ａ）乃至図２７（Ｈ）、図２８（Ａ）乃至図２８（Ｄ）は、電子機器を示す図で
ある。これらの電子機器は、筐体５０００、表示部５００１、スピーカ５００３、ＬＥＤ
ランプ５００４、操作キー５００５（電源スイッチ、又は操作スイッチを含む）、接続端
子５００６、センサ５００７（力、変位、位置、速度、加速度、角速度、回転数、距離、
光、液、磁気、温度、化学物質、音声、時間、硬度、電場、電流、電圧、電力、放射線、
流量、湿度、傾度、振動、におい又は赤外線を測定する機能を含むもの）、マイクロフォ
ン５００８、等を有することができる。
図２７（Ａ）は携帯端末であり、上述したものの他に、スイッチ５００９、赤外線ポート
５０１０、等を有することができる。図２７（Ｂ）は記録媒体を備えた携帯型の画像再生
装置（たとえば、ＤＶＤ再生装置）であり、上述したものの他に、第２表示部５００２、
記録媒体読込部５０１１、等を有することができる。図２７（Ｅ）は携帯型テレビであり
、上述したものの他に、アンテナ５０１４等を有することができる。図２７（Ｄ）は携帯
型遊技機であり、上述したものの他に、記録媒体読込部５０１１、等を有することができ
る。図２７（Ｃ）はプロジェクタであり、上述したものの他に、光源５０３３、投射レン
ズ５０３４、等を有することができる。図２７（Ｆ）は携帯型遊技機であり、上述したも
のの他に、第２表示部５００２、記録媒体読込部５０１１、等を有することができる。図
２７（Ｇ）はテレビ受像器であり、上述したものの他に、チューナ、画像処理部、等を有
することができる。図２７（Ｈ）は持ち運び型テレビ受像器であり、上述したものの他に
、信号の送受信が可能な充電器５０１７、等を有することができる。図２８（Ａ）はディ
スプレイであり、上述したものの他に、支持台５０１８、等を有することができる。図２
８（Ｂ）はカメラであり、上述したものの他に、外部接続ポート５０１９、シャッターボ
タン５０１５、受像部５０１６、等を有することができる。図２８（Ｃ）はコンピュータ
であり、上述したものの他に、ポインティングデバイス５０２０、外部接続ポート５０１
９、リーダ／ライタ５０２１、等を有することができる。図２８（Ｄ）は携帯電話機であ
り、上述したものの他に、アンテナ５０１４、携帯電話・移動端末向けの１セグメント部
分受信サービス用チューナ、等を有することができる。
図２７（Ａ）乃至図２７（Ｈ）、図２８（Ａ）乃至図２８（Ｄ）に示す電子機器は、様々
な機能を有することができる。例えば、様々な情報（静止画、動画、テキスト画像など）
を表示部に表示する機能、タッチパネル機能、カレンダー、日付又は時刻などを表示する
機能、様々なソフトウェア（プログラム）によって処理を制御する機能、無線通信機能、
無線通信機能を用いて様々なコンピュータネットワークに接続する機能、無線通信機能を
用いて様々なデータの送信又は受信を行う機能、記録媒体に記録されているプログラム又
はデータを読み出して表示部に表示する機能、等を有することができる。さらに、複数の
表示部を有する電子機器においては、一つの表示部を主として画像情報を表示し、別の一
つの表示部を主として文字情報を表示する機能、または、複数の表示部に視差を考慮した
画像を表示することで立体的な画像を表示する機能、等を有することができる。さらに、
受像部を有する電子機器においては、静止画を撮影する機能、動画を撮影する機能、撮影
した画像を自動または手動で補正する機能、撮影した画像を記録媒体（外部又はカメラに
内蔵）に保存する機能、撮影した画像を表示部に表示する機能、等を有することができる
。なお、図２７（Ａ）乃至図２７（Ｈ）、図２８（Ａ）乃至図２８（Ｄ）に示す電子機器
が有することのできる機能はこれらに限定されず、様々な機能を有することができる。
次に、半導体装置の応用例を説明する。
図２８（Ｅ）に、半導体装置を、建造物と一体にして設けた例について示す。図２８（Ｅ
）は、筐体５０２２、表示部５０２３、操作部であるリモコン装置５０２４、スピーカ５
０２５等を含む。半導体装置は、壁かけ型として建物と一体となっており、設置するスペ
ースを広く必要とすることなく設置可能である。
図２８（Ｆ）に、建造物内に半導体装置を、建造物と一体にして設けた別の例について示
す。表示パネル５０２６は、ユニットバス５０２７と一体に取り付けられており、入浴者
は表示パネル５０２６の視聴が可能になる。
なお、本実施の形態において、建造物として壁、ユニットバスを例としたが、本実施の形
態はこれに限定されず、様々な建造物に半導体装置を設置することができる。
次に、半導体装置を、移動体と一体にして設けた例について示す。
図２８（Ｇ）は、半導体装置を、自動車に設けた例について示した図である。表示パネル
５０２８は、自動車の車体５０２９に取り付けられており、車体の動作又は車体内外から
入力される情報をオンデマンドに表示することができる。なお、ナビゲーション機能を有
していてもよい。
図２８（Ｈ）は、半導体装置を、旅客用飛行機と一体にして設けた例について示した図で
ある。図２８（Ｈ）は、旅客用飛行機の座席上部の天井５０３０に表示パネル５０３１を
設けたときの、使用時の形状について示した図である。表示パネル５０３１は、天井５０
３０とヒンジ部５０３２を介して一体に取り付けられており、ヒンジ部５０３２の伸縮に
より乗客は表示パネル５０３１の視聴が可能になる。表示パネル５０３１は乗客が操作す
ることで情報を表示する機能を有する。
なお、本実施の形態において、移動体としては自動車車体、飛行機機体について例示した
がこれに限定されず、自動二輪車、自動四輪車（自動車、バス等を含む）、電車（モノレ
ール、鉄道等を含む）、船舶等、様々なものに設置することができる。
本実施の形態に示す電子機器に、実施の形態１～実施の形態４の半導体装置を搭載するこ
とが好ましい。特に、電子機器の表示部を駆動するための回路として、実施の形態１～実
施の形態４の半導体装置を搭載することが好ましい。実施の形態１～実施の形態４の半導
体装置を電子機器の表示部を駆動するための回路として搭載することで、駆動回路の面積
を縮小することができ、表示部を大型化することができる。または、表示部の解像度の向
上を図ることができる。
（実施の形態９）
本実施の形態では、実施の形態５に係る半導体装置の構造及び作製方法の他の一例につい
て、図２９を用いて説明する。本実施の形態では、実施の形態５と異なる点について詳細
に説明し、同様な点は実施の形態５の説明を援用するものとする。
まず、基板４００上にゲート電極層４１１を形成した後、該ゲート電極層４１１を覆うよ
うにゲート絶縁層４０２を形成する。その後、ゲート絶縁層４０２上に、第１の酸化物半
導体層４０４を形成する。
第１の酸化物半導体層４０４は、三元系金属酸化物であり、Ｉｎ－ＭＸ－ＺｎＹ－ＯＺ（
Ｙ＝０．５～５）で表現される酸化物半導体材料を用いることができる。ここで、Ｍは、
ガリウム（Ｇａ）、アルミニウム（Ａｌ）、ボロン（Ｂ）などの１３族元素から選択され
る一または複数種類の元素を表す。なお、Ｉｎ、Ｍ、Ｚｎ、及びＯの含有量は任意であり
、Ｍの含有量がゼロ（即ち、ｘ＝０）の場合を含む。一方、ＩｎおよびＺｎの含有量はゼ
ロではない。すなわち、上述の表記には、Ｉｎ－Ｇａ－Ｚｎ－ＯやＩｎ－Ｚｎ－Ｏなどが
含まれる。
また、第１の酸化物半導体層４０４は、実施の形態５の酸化物半導体層４０６と同様、四
元系金属酸化物であるＩｎ－Ｓｎ－Ｇａ－Ｚｎ－Ｏ系や、三元系金属酸化物であるＩｎ－
Ｇａ－Ｚｎ－Ｏ系、Ｉｎ－Ｓｎ－Ｚｎ－Ｏ系、Ｉｎ－Ａｌ－Ｚｎ－Ｏ系、Ｓｎ－Ｇａ－Ｚ
ｎ－Ｏ系、Ａｌ－Ｇａ－Ｚｎ－Ｏ系、Ｓｎ－Ａｌ－Ｚｎ－Ｏ系や、二元系金属酸化物であ
るＩｎ－Ｚｎ－Ｏ系、Ｓｎ－Ｚｎ－Ｏ系、Ａｌ－Ｚｎ－Ｏ系、Ｚｎ－Ｍｇ－Ｏ系、Ｓｎ－
Ｍｇ－Ｏ系、Ｉｎ－Ｍｇ－Ｏ系や、Ｉｎ－Ｏ系、Ｓｎ－Ｏ系、Ｚｎ－Ｏ系などを用いるこ
ともできる。
本実施の形態では、第１の酸化物半導体層４０４を、Ｉｎ－Ｇａ－Ｚｎ－Ｏ系の酸化物半
導体ターゲットを用いて、スパッタリング法により形成することとする。
Ｉｎ－Ｇａ－Ｚｎ－Ｏ系の第１の酸化物半導体層４０４をスパッタリング法で作製するた
めのターゲットとしては、例えば、酸化亜鉛を主成分とする金属酸化物のターゲットを用
いることができる。また、Ｉｎ、Ｇａ、およびＺｎを含む酸化物半導体ターゲットの組成
比は、Ｉｎ：Ｇａ：Ｚｎ＝１：ｘ：ｙ（ｘは０以上、ｙは０．５以上５以下）とする。例
えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［ａｔｏｍ比］（ｘ＝１、ｙ＝１）（すなわち、Ｉ
ｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：２［ｍｏｌ数比］）の組成比を有するターゲッ
トなどを用いても良い。また、酸化物半導体ターゲットとして、Ｉｎ：Ｇａ：Ｚｎ＝１：
１：０．５［ａｔｏｍ比］の組成比を有するターゲット、またはＩｎ：Ｇａ：Ｚｎ＝１：
１：２［ａｔｏｍ比］、Ｉｎ：Ｇａ：Ｚｎ＝１：０：１［ａｔｏｍ比］（ｘ＝０、ｙ＝１
）の組成比を有するターゲットを用いることもできる。本実施の形態では、後に熱処理を
行い第１の酸化物半導体層４０４を意図的に結晶化させるため、結晶が生じやすい酸化物
半導体ターゲットを用いることが好ましい。
次に、第１の酸化物半導体層４０４に対して第１の熱処理を行うことによって、少なくと
も第１の酸化物半導体層４０４の表面を含む領域を結晶化させる（図２９（Ａ）参照）。
また、第１の酸化物半導体層４０４に対して第１の熱処理を行うことによって、第１の酸
化物半導体層４０４中の過剰な水（水酸基を含む）や水素などを除去することができる。
第１の熱処理温度は、４５０℃以上８５０℃以下、好ましくは、５５０℃以上７５０℃以
下とする。また、第１の熱処理の時間は、１分以上２４時間以下とする。
本実施の形態では、第１の熱処理として、窒素雰囲気下で７００℃、１時間の熱処理を行
い、脱水または脱水素化が行われた後、雰囲気を切り替えて酸素雰囲気にすることで第１
の酸化物半導体層４０４内部に酸素を供給する。
その他の熱処理の条件に関しては、実施の形態５の第１の熱処理を参照すればよいため、
詳細な説明は省略する。
第１の酸化物半導体層４０４に対して、第１の熱処理を行うことによって、第１の酸化物
半導体層４０４の少なくとも表面を含む領域に非単結晶領域を形成することができる。第
１の酸化物半導体層４０４の表面を含む領域に形成される非単結晶領域は、表面から内部
に向かって結晶成長することで形成される。当該非単結晶領域は、平均厚さが２ｎｍ以上
１０ｎｍ以下の板状の非単結晶層である。また、当該非単結晶領域は、第１の酸化物半導
体層４０４の表面に対して略垂直な方向にｃ軸が配向する非単結晶層を有する領域である
。ここで、略平行とは、平行方向から±１０°以内の状態をいうものとする。また、略垂
直とは、垂直方向から±１０°以内の状態をいうものとする。
次に、第１の酸化物半導体層４０４上に、第２の酸化物半導体層４０５を形成する（図２
９（Ｂ）参照）。
第２の酸化物半導体層４０５は、第１の酸化物半導体層４０４と同様に、四元系金属酸化
物であるＩｎ－Ｓｎ－Ｇａ－Ｚｎ－Ｏ系や、三元系金属酸化物であるＩｎ－Ｇａ－Ｚｎ－
Ｏ系、Ｉｎ－Ｓｎ－Ｚｎ－Ｏ系、Ｉｎ－Ａｌ－Ｚｎ－Ｏ系、Ｓｎ－Ｇａ－Ｚｎ－Ｏ系、Ａ
ｌ－Ｇａ－Ｚｎ－Ｏ系、Ｓｎ－Ａｌ－Ｚｎ－Ｏ系や、二元系金属酸化物であるＩｎ－Ｚｎ
－Ｏ系、Ｓｎ－Ｚｎ－Ｏ系、Ａｌ－Ｚｎ－Ｏ系、Ｚｎ－Ｍｇ－Ｏ系、Ｓｎ－Ｍｇ－Ｏ系、
Ｉｎ－Ｍｇ－Ｏ系や、Ｉｎ－Ｏ系、Ｓｎ－Ｏ系、Ｚｎ－Ｏ系などを用いて形成することが
できる。
第２の酸化物半導体層４０５は、第１の酸化物半導体層４０４と同一主成分の材料を用い
ること、または同一の結晶構造かつ近接した格子定数（ミスマッチが１％以下）を有する
ことが好ましい。第２の酸化物半導体層４０５及び第１の酸化物半導体層４０４に同一主
成分の材料を用いる場合、後に行われる第２の熱処理において、第１の酸化物半導体層４
０４の非単結晶領域を種として結晶成長させる際、第２の酸化物半導体層４０５を結晶化
し易くなる。また、同一主成分である場合には、第２の酸化物半導体層４０５と第１の酸
化物半導体層４０４との密着性などの界面物性や、電気的特性も良好となる。
または、第２の酸化物半導体層４０５は、第１の酸化物半導体層４０４とは異なる主成分
の材料を用いて形成してもよい。異なる主成分の材料を用いる場合、各層の電気特性を異
ならせることができる。これにより、例えば、第２の酸化物半導体層４０５に電気伝導率
が高い材料を用い、第１の酸化物半導体層４０４に電気伝導率が低い材料を用いることで
、下地界面の影響を低減した半導体装置を実現することが可能である。また、第１の酸化
物半導体層４０４に結晶化が容易な材料を用いて良好な種結晶を形成し、その後、第２の
酸化物半導体層４０５を形成し結晶化することで、第２の酸化物半導体層４０５の結晶化
し易さにかかわらず、第２の酸化物半導体層４０５の結晶性を良好にすることができる。
本実施の形態では、第２の酸化物半導体層４０５は、Ｉｎ－Ｇａ－Ｚｎ－Ｏ系の酸化物半
導体ターゲットを用いて、スパッタリング法により成膜する。第２の酸化物半導体層４０
５の成膜は、第１の酸化物半導体層４０４の成膜と同様の方法で行えばよい。ただし、第
２の酸化物半導体層４０５の厚さは、第１の酸化物半導体層４０４の厚さより厚くするこ
とが好ましい。また、第１の酸化物半導体層４０４と第２の酸化物半導体層４０５の厚さ
の和が３ｎｍ以上５０ｎｍ以下となるように、第２の酸化物半導体層４０５を形成するこ
とが好ましい。なお、適用する酸化物半導体材料や用途などにより適切な厚さは異なるか
ら、その厚さは、用いる材料や用途などに応じて選択すればよい。
次に、第２の酸化物半導体層４０５に第２の熱処理を行い、第１の酸化物半導体層４０４
の非単結晶領域を種として結晶成長させて、結晶化した第２の酸化物半導体層４０５を形
成する（図２９（Ｃ）参照）。
第２の酸化物半導体層４０５に対して、第２の熱処理を行うことによって、第１の酸化物
半導体層４０４と、第２の酸化物半導体層４０５との界面に形成された非単結晶領域から
、第２の酸化物半導体層４０５全体を結晶成長させ、結晶化した第２の酸化物半導体層４
０５を形成することができる。また、第２の熱処理を行うことによって、第１の酸化物半
導体層４０４を、さらに高い配向性を有する非単結晶層とすることができる。
なお、第１の酸化物半導体層４０４のうち、ゲート絶縁層４０２の凹凸と重なる領域は結
晶粒界があり、非単結晶体となる。また、第２の酸化物半導体層４０５のうち、チャネル
形成領域となる領域は、少なくとも平坦面を有する。また、第２の酸化物半導体層４０５
のうち、チャネル形成領域となる領域は、第１の酸化物半導体層４０４と同じＣ軸配向し
ている非単結晶体を含む。なお、第２の酸化物半導体層４０５表面の高低差は、ゲート電
極層４１１と重畳する領域（チャネル形成領域）において、１ｎｍ以下（好ましくは０．
２ｎｍ以下）であることが好ましい。また、第２の酸化物半導体層４０５のうち、チャネ
ル形成領域も非単結晶体のａ軸及びｂ軸がずれる。
例えば、Ｉｎ－Ｇａ－Ｚｎ－Ｏ系の酸化物半導体材料を第２の酸化物半導体層４０５に用
いる場合、第２の酸化物半導体層４０５は、ＩｎＧａＯ３（ＺｎＯ）ｍ（ｍ＞０、且つｍ
は自然数でない）で表される結晶や、Ｉｎ２Ｇａ２ＺｎＯ７（Ｉｎ：Ｇａ：Ｚｎ：Ｏ＝２
：２：１：７）で表される結晶などを含み得る。このような結晶は、第２の熱処理によっ
て、そのｃ軸が、第２の酸化物半導体層４０５の表面と略垂直な方向をとるように配向す
る。
ここで、上述の結晶は、Ｉｎ、Ｇａ、Ｚｎのいずれかを含有し、ａ軸（ａ－ａｘｉｓ）お
よびｂ軸（ｂ－ａｘｉｓ）に平行なレイヤーの積層構造として捉えることができる。具体
的には、上述の結晶は、Ｉｎを含有するレイヤーと、Ｉｎを含有しないレイヤー（Ｇａま
たはＺｎを含有するレイヤー）が、ｃ軸方向に積層された構造を有する。
Ｉｎ－Ｇａ－Ｚｎ－Ｏ系の酸化物半導体では、Ｉｎを含有するレイヤーの、ａ軸およびｂ
軸に平行な方向の導電性は良好である。これは、Ｉｎ－Ｇａ－Ｚｎ－Ｏ系の酸化物半導体
では電気伝導が主としてＩｎによって制御されること、および、一のＩｎの５ｓ軌道が、
隣接するＩｎの５ｓ軌道と重なりを有することにより、キャリアパスが形成されることに
よる。
また、第１の酸化物半導体層４０４がゲート絶縁層４０２との界面に非晶質領域を有する
ような構造の場合、第２の熱処理を行うことにより、第１の酸化物半導体層４０４の表面
に形成されている結晶領域から第１の酸化物半導体層４０４の下面に向かって結晶成長し
、該非晶質領域が結晶化される場合もある。なお、ゲート絶縁層４０２を構成する材料や
、熱処理の条件などによっては、該非晶質領域が残存する場合もある。
第１の酸化物半導体層４０４と第２の酸化物半導体層４０５とに、同一主成分の酸化物半
導体材料を用いる場合、図２９（Ｃ）に示すように、第１の酸化物半導体層４０４を結晶
成長の種として、第２の酸化物半導体層４０５の表面に向かって上方に結晶成長させると
、第１の酸化物半導体層４０４と第２の酸化物半導体層４０５とが、同一結晶構造を有す
る。そのため、図２９（Ｃ）では点線で示したが、第１の酸化物半導体層４０４と第２の
酸化物半導体層４０６の境界が判別できなくなり、第１の酸化物半導体層４０４と第２の
酸化物半導体層４０６を同一の層と見なせることもある。
このように、第２の熱処理を行うことにより、第２の酸化物半導体層４０５と第１の酸化
物半導体層４０４の界面に形成された非単結晶領域から、第２の酸化物半導体層４０５全
体を結晶化させることができる。また、第２の熱処理を行うことによって、第１の酸化物
半導体層４０４を、さらに高い配向性を有する非単結晶層とすることができる。
第２の熱処理の温度は、４５０℃以上８５０℃以下、好ましくは６００℃以上７００℃以
下とする。第２の熱処理の時間は１分以上１００時間以下とし、好ましくは５時間以上２
０時間以下とし、代表的には１０時間とする。
また、第２の熱処理においても、窒素、酸素、またはヘリウム、ネオン、アルゴン等の希
ガスに、水、水素などが含まれないことが好ましい。または、熱処理装置に導入する窒素
、酸素、またはヘリウム、ネオン、アルゴン等の希ガスの純度を、６Ｎ以上、好ましくは
７Ｎ以上、とすることが好ましい。また、Ｈ２Ｏが２０ｐｐｍ以下の超乾燥空気中で、さ
らに好ましくは、Ｈ２Ｏが１ｐｐｍ以下の超乾燥空気中で、第２の熱処理を行っても良い
。このような第２の熱処理によって第２の酸化物半導体層４０５中の水（水酸基を含む）
や水素などを除去することができる。よって不純物を低減して高純度化し、ｉ型化または
実質的にｉ型化された第１の酸化物半導体層４０４及び第２の酸化物半導体層４０５を形
成することができる。
また、第２の熱処理の昇温時には炉の内部を窒素雰囲気とし、冷却時には炉の内部を酸素
雰囲気として雰囲気を切り替えてもよく、窒素雰囲気で脱水または脱水素化が行われた後
、雰囲気を切り替えて酸素雰囲気にすることで第２の酸化物半導体層４０５内部に酸素を
供給することができる。
第２の熱処理に用いる熱処理装置も、実施の形態５の熱処理装置を参照すればよいため、
詳細な説明は省略する。
これ以降の工程については、実施の形態５（図１５（Ｂ）～（Ｄ））を参照することがで
きる。
以上により、酸化物半導体層４０６ａを用いたトランジスタ４５０が完成する（図２９（
Ｄ）参照）。
以上のように、酸化物半導体層４０６ａに非単結晶領域を形成することで、トランジスタ
の移動度を向上させることができる。このように、移動度が向上したトランジスタを、高
速動作が要求される回路に適用することで、回路の駆動能力を向上させることができる。
本実施の形態に示すトランジスタを、実施の形態１乃至実施の形態３に示す半導体装置に
適用することにより、半導体装置の駆動能力の向上を図ることができる。
また、本実施の形態に示すトランジスタと、実施の形態５に示すトランジスタとを組み合
わせて、実施の形態１乃至実施の形態４に示す半導体装置に適用することもできる。
１０１ トランジスタ
１０２ トランジスタ
１０３ トランジスタ
１０４ トランジスタ
１１１ 配線
１１２ 配線
１１３ 配線
１１４ 配線
１１５ 配線
１２１ 容量素子
１３０ 回路
１３１ 回路
１３２ 回路
１３３ 回路
１３４ 回路
１４０ 保護回路
１４１ トランジスタ
１４２ トランジスタ
２０１ ＮＯＲ回路
２０２ ＮＡＮＤ回路
２０３ インバータ回路
２１１ 配線
２１２ 配線
２１３ 配線
４００ 基板
４０２ ゲート絶縁層
４０４ 酸化物半導体層
４０５ 酸化物半導体層
４０６ 酸化物半導体層
４０６ａ 酸化物半導体層
４０８ａ ソース電極層及びドレイン電極層
４０８ｂ ソース電極層及びドレイン電極層
４１１ ゲート電極層
４１２ 絶縁層
４１８ 絶縁層
４５０ トランジスタ
１１１Ａ 配線
１１１Ｂ 配線
５０００ 筐体
５００１ 表示部
５００２ 表示部
５００３ スピーカ
５００４ ＬＥＤランプ
５００５ 操作キー
５００６ 接続端子
５００７ センサ
５００８ マイクロフォン
５００９ スイッチ
５０１０ 赤外線ポート
５０１１ 記録媒体読込部
５０１４ アンテナ
５０１５ シャッターボタン
５０１６ 受像部
５０１７ 充電器
５０１８ 支持台
５０１９ 外部接続ポート
５０２０ ポインティングデバイス
５０２１ リーダ／ライタ
５０２２ 筐体
５０２３ 表示部
５０２４ リモコン装置
５０２５ スピーカ
５０２６ 表示パネル
５０２７ ユニットバス
５０２８ 表示パネル
５０２９ 車体
５０３０ 天井
５０３１ 表示パネル
５０３２ ヒンジ部
５０３３ 光源
５０３４ 投射レンズ
５３５４ 画素部
５３６０ 映像信号
５３６１ 回路
５３６２ 回路
５３６３ 回路
５３６４ 画素部
５３６５ 回路
５３６６ 照明装置
５３６７ 画素
５３７１ 配線
５３７２ 配線
５３８０ 基板
５３８１ 入力端子
５４５０ 画素
５４５１ トランジスタ
５４５２ 容量素子
５４５３ 表示素子
５４５４ 電極
５４５５ 電極
５４６１ 配線
５４６２ 配線
５４６３ 配線
５４８０ マイクロカプセル
５４８１ 樹脂
５４８２ 膜
５４８３ 液体
５４８４ 粒子
５４８５ 粒子
５４８６ ツイストボール
５４８７ 粒子
５４８８ キャビティ
５４９１ マイクロカップ
５４９２ 誘電性溶媒
５４９３ 帯電色素粒子
５４９４ 封止層
５４９５ 粘着層
５５０２ 電子粉流体（登録商標）
５５０３ 電子粉流体（登録商標）
５５０４ 隔壁
５３６１ａ 回路
５３６１ｂ 回路
５３６２ａ 回路
５３６２ｂ 回路

Claims (1)

  1. 第１のトランジスタと、第２のトランジスタとを有し、
    前記第１のトランジスタの第１の端子は、第１の配線と電気的に接続され、前記第１のトランジスタの第２の端子は、第２の配線と電気的に接続され、
    前記第２のトランジスタのゲートは、第３の配線と電気的に接続され、前記第２のトランジスタの第１の端子は、前記第３の配線と電気的に接続され、前記第２のトランジスタの第２の端子は、前記第１のトランジスタのゲートと電気的に接続され、
    前記第１のトランジスタ及び前記第２のトランジスタは、酸化物半導体によりチャネル領域が形成され、
    前記第１のトランジスタ及び前記第２のトランジスタのオフ電流が１ａＡ／μｍ以下である半導体装置。
JP2022182268A 2009-12-11 2022-11-15 半導体装置 Active JP7430234B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2024011697A JP2024050718A (ja) 2009-12-11 2024-01-30 半導体装置

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2009282268 2009-12-11
JP2009282268 2009-12-11
JP2022087772A JP7142181B2 (ja) 2009-12-11 2022-05-30 半導体装置
JP2022144656A JP7179218B1 (ja) 2009-12-11 2022-09-12 半導体装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2022144656A Division JP7179218B1 (ja) 2009-12-11 2022-09-12 半導体装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2024011697A Division JP2024050718A (ja) 2009-12-11 2024-01-30 半導体装置

Publications (2)

Publication Number Publication Date
JP2023014123A JP2023014123A (ja) 2023-01-26
JP7430234B2 true JP7430234B2 (ja) 2024-02-09

Family

ID=44141915

Family Applications (15)

Application Number Title Priority Date Filing Date
JP2010275218A Active JP5688958B2 (ja) 2009-12-11 2010-12-10 表示装置、表示モジュール及び電子機器
JP2013147232A Active JP5374663B1 (ja) 2009-12-11 2013-07-16 半導体装置
JP2013164917A Active JP5389296B1 (ja) 2009-12-11 2013-08-08 半導体装置、表示装置、表示モジュール及び電子機器
JP2015013066A Active JP5956621B2 (ja) 2009-12-11 2015-01-27 半導体装置、表示装置、半導体装置の作製方法、及び表示装置の作製方法
JP2015235436A Active JP6082090B2 (ja) 2009-12-11 2015-12-02 半導体装置
JP2016119504A Active JP6143397B2 (ja) 2009-12-11 2016-06-16 半導体装置
JP2017056808A Active JP6159903B1 (ja) 2009-12-11 2017-03-23 半導体装置
JP2017114809A Withdrawn JP2017199919A (ja) 2009-12-11 2017-06-12 半導体装置
JP2019088701A Active JP6841862B2 (ja) 2009-12-11 2019-05-09 半導体装置
JP2021024182A Active JP6994591B2 (ja) 2009-12-11 2021-02-18 半導体装置
JP2021177314A Withdrawn JP2022023943A (ja) 2009-12-11 2021-10-29 半導体装置
JP2022087772A Active JP7142181B2 (ja) 2009-12-11 2022-05-30 半導体装置
JP2022144656A Active JP7179218B1 (ja) 2009-12-11 2022-09-12 半導体装置
JP2022182268A Active JP7430234B2 (ja) 2009-12-11 2022-11-15 半導体装置
JP2024011697A Pending JP2024050718A (ja) 2009-12-11 2024-01-30 半導体装置

Family Applications Before (13)

Application Number Title Priority Date Filing Date
JP2010275218A Active JP5688958B2 (ja) 2009-12-11 2010-12-10 表示装置、表示モジュール及び電子機器
JP2013147232A Active JP5374663B1 (ja) 2009-12-11 2013-07-16 半導体装置
JP2013164917A Active JP5389296B1 (ja) 2009-12-11 2013-08-08 半導体装置、表示装置、表示モジュール及び電子機器
JP2015013066A Active JP5956621B2 (ja) 2009-12-11 2015-01-27 半導体装置、表示装置、半導体装置の作製方法、及び表示装置の作製方法
JP2015235436A Active JP6082090B2 (ja) 2009-12-11 2015-12-02 半導体装置
JP2016119504A Active JP6143397B2 (ja) 2009-12-11 2016-06-16 半導体装置
JP2017056808A Active JP6159903B1 (ja) 2009-12-11 2017-03-23 半導体装置
JP2017114809A Withdrawn JP2017199919A (ja) 2009-12-11 2017-06-12 半導体装置
JP2019088701A Active JP6841862B2 (ja) 2009-12-11 2019-05-09 半導体装置
JP2021024182A Active JP6994591B2 (ja) 2009-12-11 2021-02-18 半導体装置
JP2021177314A Withdrawn JP2022023943A (ja) 2009-12-11 2021-10-29 半導体装置
JP2022087772A Active JP7142181B2 (ja) 2009-12-11 2022-05-30 半導体装置
JP2022144656A Active JP7179218B1 (ja) 2009-12-11 2022-09-12 半導体装置

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2024011697A Pending JP2024050718A (ja) 2009-12-11 2024-01-30 半導体装置

Country Status (4)

Country Link
US (10) US8415665B2 (ja)
JP (15) JP5688958B2 (ja)
TW (10) TWI527244B (ja)
WO (1) WO2011070929A1 (ja)

Families Citing this family (47)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8059109B2 (en) * 2005-05-20 2011-11-15 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic apparatus
KR101751908B1 (ko) 2009-10-21 2017-06-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 전압 조정 회로
KR101894821B1 (ko) * 2009-12-11 2018-09-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
WO2011074407A1 (en) * 2009-12-18 2011-06-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR20190093706A (ko) * 2010-01-24 2019-08-09 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치와 이의 제조 방법
KR101815838B1 (ko) * 2010-01-24 2018-01-08 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
KR101939713B1 (ko) 2010-02-19 2019-01-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP5852874B2 (ja) * 2010-12-28 2016-02-03 株式会社半導体エネルギー研究所 半導体装置
WO2012090973A1 (en) 2010-12-28 2012-07-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR101952570B1 (ko) 2011-05-13 2019-02-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
TWI501226B (zh) 2011-05-20 2015-09-21 Semiconductor Energy Lab 記憶體裝置及驅動記憶體裝置的方法
US9030837B2 (en) 2011-06-10 2015-05-12 Scott Moncrieff Injection molded control panel with in-molded decorated plastic film that includes an internal connector
US8736315B2 (en) 2011-09-30 2014-05-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP6099372B2 (ja) * 2011-12-05 2017-03-22 株式会社半導体エネルギー研究所 半導体装置及び電子機器
JP5873324B2 (ja) * 2011-12-20 2016-03-01 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2013130802A (ja) 2011-12-22 2013-07-04 Semiconductor Energy Lab Co Ltd 半導体装置、画像表示装置、記憶装置、及び電子機器
US8994439B2 (en) 2012-04-19 2015-03-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, image display device, storage device, and electronic device
CN107591316B (zh) * 2012-05-31 2021-06-08 株式会社半导体能源研究所 半导体装置
US9742378B2 (en) 2012-06-29 2017-08-22 Semiconductor Energy Laboratory Co., Ltd. Pulse output circuit and semiconductor device
JP6300489B2 (ja) * 2012-10-24 2018-03-28 株式会社半導体エネルギー研究所 半導体装置の作製方法
US9246011B2 (en) * 2012-11-30 2016-01-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
TWI614813B (zh) 2013-01-21 2018-02-11 半導體能源研究所股份有限公司 半導體裝置的製造方法
JP6475424B2 (ja) 2013-06-05 2019-02-27 株式会社半導体エネルギー研究所 半導体装置
JP6374221B2 (ja) * 2013-06-05 2018-08-15 株式会社半導体エネルギー研究所 半導体装置
CN103715265B (zh) * 2013-12-23 2016-06-01 京东方科技集团股份有限公司 薄膜晶体管、阵列基板和显示装置
TWI693606B (zh) * 2014-02-21 2020-05-11 日商半導體能源研究所股份有限公司 半導體裝置及電子裝置
US9337030B2 (en) 2014-03-26 2016-05-10 Intermolecular, Inc. Method to grow in-situ crystalline IGZO using co-sputtering targets
US10559667B2 (en) * 2014-08-25 2020-02-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for measuring current of semiconductor device
JP6521794B2 (ja) 2014-09-03 2019-05-29 株式会社半導体エネルギー研究所 半導体装置、及び電子機器
US10473958B2 (en) * 2014-09-22 2019-11-12 Sharp Kabushiki Kaisha Shift register, display device provided with same, and method for driving shift register
CN104600080B (zh) * 2014-12-30 2018-10-19 深圳市华星光电技术有限公司 阵列基板、显示面板及阵列基板的制备方法
US20160315036A1 (en) * 2015-04-24 2016-10-27 Texas Instruments Incorporated Dual transistors fabricated on lead frames and method of fabrication
US9666606B2 (en) * 2015-08-21 2017-05-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic device
JP2017083768A (ja) * 2015-10-30 2017-05-18 株式会社ジャパンディスプレイ 表示装置の駆動回路及び表示装置
TWI562120B (en) * 2015-11-11 2016-12-11 Au Optronics Corp Pixel circuit
US11107388B2 (en) * 2016-04-29 2021-08-31 Lg Display Co., Ltd. Gate driving circuit and display device using the same
WO2018043426A1 (ja) * 2016-09-05 2018-03-08 シャープ株式会社 アクティブマトリクス基板およびその製造方法
KR102642016B1 (ko) * 2016-11-29 2024-02-28 엘지디스플레이 주식회사 반사 영역을 포함하는 디스플레이 장치
US10756118B2 (en) 2016-11-30 2020-08-25 Semiconductor Energy Laboratory Co., Ltd. Display device, display module, and electronic device
US10063225B1 (en) * 2017-06-11 2018-08-28 Nanya Technology Corporation Voltage switching device and method
KR101843325B1 (ko) * 2017-10-25 2018-03-29 진중섭 엘리베이터 도어 안전개폐장치
CN107958656B (zh) * 2018-01-08 2019-07-02 武汉华星光电技术有限公司 Goa电路
JP2019149473A (ja) * 2018-02-27 2019-09-05 東芝メモリ株式会社 半導体記憶装置およびその製造方法
US11080358B2 (en) 2019-05-03 2021-08-03 Microsoft Technology Licensing, Llc Collaboration and sharing of curated web data from an integrated browser experience
CN110996446B (zh) * 2020-01-03 2022-03-11 中国计量大学 一种交流驱动的led器件及其在交流电电源下的发光方法
JP7505296B2 (ja) * 2020-06-30 2024-06-25 セイコーエプソン株式会社 電気光学装置及び電子機器
US20220406798A1 (en) * 2021-06-17 2022-12-22 Taiwan Semiconductor Manufacturing Company, Ltd. Neuromorphic ferroelectric field effect transistor (fefet) device with anti-ferroelectric buffer layer

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005143068A (ja) 2003-10-16 2005-06-02 Sony Corp インバータ回路および表示装置
JP2006005116A (ja) 2004-06-17 2006-01-05 Casio Comput Co Ltd 膜形成方法、半導体膜、及び積層絶縁膜
JP2008009418A (ja) 2006-06-02 2008-01-17 Semiconductor Energy Lab Co Ltd 液晶表示装置、液晶表示装置を具備した電子機器
WO2009034953A1 (ja) 2007-09-10 2009-03-19 Idemitsu Kosan Co., Ltd. 薄膜トランジスタ
WO2009075281A1 (ja) 2007-12-13 2009-06-18 Idemitsu Kosan Co., Ltd. 酸化物半導体を用いた電界効果型トランジスタ及びその製造方法
JP2009206508A (ja) 2008-01-31 2009-09-10 Canon Inc 薄膜トランジスタ及び表示装置

Family Cites Families (185)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US672522A (en) * 1900-11-01 1901-04-23 Library Bureau Device for handling several card-trays togetgher.
US3506851A (en) 1966-12-14 1970-04-14 North American Rockwell Field effect transistor driver using capacitor feedback
JPS52119160A (en) 1976-03-31 1977-10-06 Nec Corp Semiconductor circuit with insulating gate type field dffect transisto r
JPS55156427U (ja) 1979-04-27 1980-11-11
JPS55156427A (en) 1979-05-23 1980-12-05 Sharp Corp Bootstrap buffer circuit
JPS58151719A (ja) 1982-03-05 1983-09-09 Sony Corp パルス発生回路
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
DE69635107D1 (de) * 1995-08-03 2005-09-29 Koninkl Philips Electronics Nv Halbleiteranordnung mit einem transparenten schaltungselement
JP3625598B2 (ja) * 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
US5949398A (en) 1996-04-12 1999-09-07 Thomson Multimedia S.A. Select line driver for a display matrix with toggling backplane
JP3881407B2 (ja) * 1996-07-31 2007-02-14 Ｈｏｙａ株式会社 導電性酸化物薄膜、この薄膜を有する物品及びその製造方法
KR100242244B1 (ko) * 1997-08-09 2000-02-01 구본준 스캐닝 회로
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) * 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW460731B (en) * 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP2001092413A (ja) * 1999-09-24 2001-04-06 Semiconductor Energy Lab Co Ltd Ｅｌ表示装置および電子装置
US6483116B1 (en) * 2000-04-25 2002-11-19 Innovative Technology Licensing, Llc High performance ultraviolet imager for operation at room temperature
JP4506026B2 (ja) * 2000-05-31 2010-07-21 カシオ計算機株式会社 シフトレジスタ、表示装置及び撮像素子
US6611248B2 (en) 2000-05-31 2003-08-26 Casio Computer Co., Ltd. Shift register and electronic apparatus
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) * 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) * 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP4785271B2 (ja) 2001-04-27 2011-10-05 株式会社半導体エネルギー研究所 液晶表示装置、電子機器
TW554558B (en) 2001-07-16 2003-09-21 Semiconductor Energy Lab Light emitting device
US6788108B2 (en) 2001-07-30 2004-09-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP4831895B2 (ja) 2001-08-03 2011-12-07 株式会社半導体エネルギー研究所 半導体装置
KR100803163B1 (ko) 2001-09-03 2008-02-14 삼성전자주식회사 액정표시장치
JP4090716B2 (ja) * 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
US7061014B2 (en) * 2001-11-05 2006-06-13 Japan Science And Technology Agency Natural-superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
JP4397555B2 (ja) 2001-11-30 2010-01-13 株式会社半導体エネルギー研究所 半導体装置、電子機器
JP2003222256A (ja) 2002-01-30 2003-08-08 Amano Corp 自動ガス抜き弁
JP4083486B2 (ja) * 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
US7049190B2 (en) * 2002-03-15 2006-05-23 Sanyo Electric Co., Ltd. Method for forming ZnO film, method for forming ZnO semiconductor layer, method for fabricating semiconductor device, and semiconductor device
JP3933591B2 (ja) * 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
JP2003298062A (ja) * 2002-03-29 2003-10-17 Sharp Corp 薄膜トランジスタ及びその製造方法
CN100428319C (zh) 2002-04-08 2008-10-22 三星电子株式会社 驱动电路及液晶显示器
WO2003091971A1 (fr) 2002-04-26 2003-11-06 Sanyo Electric Co., Ltd. Afficheur
US7339187B2 (en) * 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
WO2003104879A2 (en) 2002-06-01 2003-12-18 Samsung Electronics Co., Ltd. Shift register, liquid crystal display device having the shift register and method of driving scan lines using the same
JP2004022625A (ja) * 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) * 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
JP4083493B2 (ja) 2002-07-30 2008-04-30 株式会社半導体エネルギー研究所 表示装置及び当該表示装置を具備する電子機器
US7067843B2 (en) * 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4339103B2 (ja) 2002-12-25 2009-10-07 株式会社半導体エネルギー研究所 半導体装置及び表示装置
US7452257B2 (en) * 2002-12-27 2008-11-18 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a display device
JP4425547B2 (ja) 2003-01-17 2010-03-03 株式会社半導体エネルギー研究所 パルス出力回路、シフトレジスタ、および電子機器
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) * 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
US7282782B2 (en) * 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
EP1737044B1 (en) 2004-03-12 2014-12-10 Japan Science and Technology Agency Amorphous oxide and thin film transistor
US7145174B2 (en) * 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7297977B2 (en) * 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
WO2005093796A1 (ja) 2004-03-26 2005-10-06 The Kansai Electric Power Co., Inc. バイポーラ型半導体装置およびその製造方法
US7211825B2 (en) * 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) * 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) * 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) * 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
US20060091397A1 (en) 2004-11-04 2006-05-04 Kengo Akimoto Display device and method for manufacturing the same
US7829444B2 (en) * 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
EP1810335B1 (en) * 2004-11-10 2020-05-27 Canon Kabushiki Kaisha Light-emitting device
AU2005302964B2 (en) * 2004-11-10 2010-11-04 Canon Kabushiki Kaisha Field effect transistor employing an amorphous oxide
CA2708335A1 (en) * 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Amorphous oxide and field effect transistor
US7791072B2 (en) * 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
JP5053537B2 (ja) * 2004-11-10 2012-10-17 キヤノン株式会社 非晶質酸化物を利用した半導体デバイス
US7453065B2 (en) * 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
US7579224B2 (en) * 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI412138B (zh) * 2005-01-28 2013-10-11 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
TWI569441B (zh) * 2005-01-28 2017-02-01 半導體能源研究所股份有限公司 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) * 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) * 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) * 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) * 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) * 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) * 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) * 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7402506B2 (en) * 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) * 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) * 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP5116225B2 (ja) * 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP4280736B2 (ja) * 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP2007073705A (ja) * 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
CN100495576C (zh) 2005-09-07 2009-06-03 友达光电股份有限公司 移位寄存器电路
JP5064747B2 (ja) * 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
EP1998375A3 (en) * 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method
EP1777689B1 (en) 2005-10-18 2016-08-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device and electronic equipment each having the same
US9153341B2 (en) * 2005-10-18 2015-10-06 Semiconductor Energy Laboratory Co., Ltd. Shift register, semiconductor device, display device, and electronic device
JP5037808B2 (ja) * 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
KR101112652B1 (ko) * 2005-11-15 2012-02-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액티브 매트릭스 디스플레이 장치 및 텔레비전 수신기
TWI292281B (en) * 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
JP5164383B2 (ja) 2006-01-07 2013-03-21 株式会社半導体エネルギー研究所 半導体装置、表示装置、液晶表示装置、表示モジュール及び電子機器
KR101437086B1 (ko) 2006-01-07 2014-09-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치와, 이 반도체장치를 구비한 표시장치 및 전자기기
US7867636B2 (en) * 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) * 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) * 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
JP5015473B2 (ja) * 2006-02-15 2012-08-29 財団法人高知県産業振興センター 薄膜トランジスタアレイ及びその製法
US7977169B2 (en) * 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
US7443202B2 (en) * 2006-06-02 2008-10-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic apparatus having the same
KR101014473B1 (ko) 2006-06-02 2011-02-14 가시오게산키 가부시키가이샤 산화아연의 산화물 반도체 박막층을 포함하는 반도체 장치및 그 제조방법
US8330492B2 (en) 2006-06-02 2012-12-11 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and electronic device
JP5386069B2 (ja) * 2006-06-02 2014-01-15 株式会社半導体エネルギー研究所 半導体装置、表示装置、液晶表示装置、表示モジュール及び電子機器
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4999400B2 (ja) * 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) * 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP5079425B2 (ja) * 2006-08-31 2012-11-21 株式会社半導体エネルギー研究所 半導体装置、表示装置、液晶表示装置、表示モジュール及び電子機器
EP1895545B1 (en) 2006-08-31 2014-04-23 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
JP4332545B2 (ja) * 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP4274219B2 (ja) * 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
JP5164357B2 (ja) * 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
JP5116277B2 (ja) * 2006-09-29 2013-01-09 株式会社半導体エネルギー研究所 半導体装置、表示装置、液晶表示装置、表示モジュール及び電子機器
JP5468196B2 (ja) * 2006-09-29 2014-04-09 株式会社半導体エネルギー研究所 半導体装置、表示装置及び液晶表示装置
JP4932415B2 (ja) * 2006-09-29 2012-05-16 株式会社半導体エネルギー研究所 半導体装置
TWI834568B (zh) 2006-09-29 2024-03-01 日商半導體能源研究所股份有限公司 半導體裝置
JP4990034B2 (ja) * 2006-10-03 2012-08-01 三菱電機株式会社 シフトレジスタ回路およびそれを備える画像表示装置
US7622371B2 (en) * 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7511343B2 (en) 2006-10-12 2009-03-31 Xerox Corporation Thin film transistor
KR100829570B1 (ko) * 2006-10-20 2008-05-14 삼성전자주식회사 크로스 포인트 메모리용 박막 트랜지스터 및 그 제조 방법
US7772021B2 (en) * 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) * 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR101303578B1 (ko) * 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) * 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR101312259B1 (ko) 2007-02-09 2013-09-25 삼성전자주식회사 박막 트랜지스터 및 그 제조방법
KR100851215B1 (ko) * 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
JP2008257086A (ja) 2007-04-09 2008-10-23 Sony Corp 表示装置、表示装置の製造方法および電子機器
JP5064094B2 (ja) * 2007-04-16 2012-10-31 パナソニック株式会社 半導体記憶装置およびその製造方法
US7795613B2 (en) * 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) * 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) * 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) * 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
CN101663762B (zh) * 2007-04-25 2011-09-21 佳能株式会社 氧氮化物半导体
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
US20090001881A1 (en) 2007-06-28 2009-01-01 Masaya Nakayama Organic el display and manufacturing method thereof
JP2009031750A (ja) * 2007-06-28 2009-02-12 Fujifilm Corp 有機ｅｌ表示装置およびその製造方法
JP5489423B2 (ja) * 2007-09-21 2014-05-14 富士フイルム株式会社 放射線撮像素子
US8008627B2 (en) 2007-09-21 2011-08-30 Fujifilm Corporation Radiation imaging element
JP5512078B2 (ja) 2007-11-22 2014-06-04 富士フイルム株式会社 画像形成装置
JP5213422B2 (ja) 2007-12-04 2013-06-19 キヤノン株式会社 絶縁層を有する酸化物半導体素子およびそれを用いた表示装置
US8202365B2 (en) * 2007-12-17 2012-06-19 Fujifilm Corporation Process for producing oriented inorganic crystalline film, and semiconductor device using the oriented inorganic crystalline film
JP5470703B2 (ja) 2007-12-27 2014-04-16 旭硝子株式会社 Ｅｕｖｌ用光学部材およびその表面処理方法
CN101849358A (zh) 2007-12-28 2010-09-29 夏普株式会社 半导体装置和显示装置
JP5213458B2 (ja) 2008-01-08 2013-06-19 キヤノン株式会社 アモルファス酸化物及び電界効果型トランジスタ
JP5191247B2 (ja) 2008-02-06 2013-05-08 富士フイルム株式会社 薄膜電界効果型トランジスタおよびそれを用いた表示装置
US8314765B2 (en) 2008-06-17 2012-11-20 Semiconductor Energy Laboratory Co., Ltd. Driver circuit, display device, and electronic device
KR100963027B1 (ko) 2008-06-30 2010-06-10 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
TWI622175B (zh) 2008-07-31 2018-04-21 半導體能源研究所股份有限公司 半導體裝置
TWI500159B (zh) 2008-07-31 2015-09-11 Semiconductor Energy Lab 半導體裝置和其製造方法
JP4623179B2 (ja) * 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
KR101827333B1 (ko) 2008-09-19 2018-02-09 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치
JP5451280B2 (ja) * 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
JP5442234B2 (ja) 2008-10-24 2014-03-12 株式会社半導体エネルギー研究所 半導体装置及び表示装置
WO2010050419A1 (en) * 2008-10-31 2010-05-06 Semiconductor Energy Laboratory Co., Ltd. Driver circuit and display device
KR101631454B1 (ko) * 2008-10-31 2016-06-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 논리회로
US8232947B2 (en) * 2008-11-14 2012-07-31 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
KR102052859B1 (ko) 2008-11-28 2019-12-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 표시 장치 및 표시 장치를 포함하는 전자 장치
TWI525603B (zh) 2009-01-16 2016-03-11 半導體能源研究所股份有限公司 液晶顯示裝置及其電子裝置
US9741309B2 (en) 2009-01-22 2017-08-22 Semiconductor Energy Laboratory Co., Ltd. Method for driving display device including first to fourth switches
US8872751B2 (en) 2009-03-26 2014-10-28 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device having interconnected transistors and electronic device including the same
US8319528B2 (en) 2009-03-26 2012-11-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having interconnected transistors and electronic device including semiconductor device
EP2234100B1 (en) 2009-03-26 2016-11-02 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
KR101752640B1 (ko) 2009-03-27 2017-06-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치
EP2256814B1 (en) 2009-05-29 2019-01-16 Semiconductor Energy Laboratory Co, Ltd. Oxide semiconductor device and method for manufacturing the same
KR102490468B1 (ko) 2009-07-31 2023-01-19 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
KR102251729B1 (ko) 2009-07-31 2021-05-13 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 디바이스 및 그 형성 방법
KR20170143023A (ko) 2009-10-21 2017-12-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 제작방법
KR101807734B1 (ko) * 2010-03-02 2017-12-11 가부시키가이샤 한도오따이 에네루기 켄큐쇼 펄스 신호 출력 회로 및 시프트 레지스터

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005143068A (ja) 2003-10-16 2005-06-02 Sony Corp インバータ回路および表示装置
JP2006005116A (ja) 2004-06-17 2006-01-05 Casio Comput Co Ltd 膜形成方法、半導体膜、及び積層絶縁膜
JP2008009418A (ja) 2006-06-02 2008-01-17 Semiconductor Energy Lab Co Ltd 液晶表示装置、液晶表示装置を具備した電子機器
WO2009034953A1 (ja) 2007-09-10 2009-03-19 Idemitsu Kosan Co., Ltd. 薄膜トランジスタ
WO2009075281A1 (ja) 2007-12-13 2009-06-18 Idemitsu Kosan Co., Ltd. 酸化物半導体を用いた電界効果型トランジスタ及びその製造方法
JP2009206508A (ja) 2008-01-31 2009-09-10 Canon Inc 薄膜トランジスタ及び表示装置

Also Published As

Publication number Publication date
TW201203555A (en) 2012-01-16
JP2016171346A (ja) 2016-09-23
TWI569455B (zh) 2017-02-01
TW201630194A (zh) 2016-08-16
JP2021093744A (ja) 2021-06-17
JP2023014123A (ja) 2023-01-26
JP2016057636A (ja) 2016-04-21
TWI729837B (zh) 2021-06-01
US10854641B2 (en) 2020-12-01
US20130146882A1 (en) 2013-06-13
JP6082090B2 (ja) 2017-02-15
TWI527244B (zh) 2016-03-21
JP2019195061A (ja) 2019-11-07
TW202234711A (zh) 2022-09-01
TWI631716B (zh) 2018-08-01
JP2022023943A (ja) 2022-02-08
JP2014003619A (ja) 2014-01-09
US20160043106A1 (en) 2016-02-11
JP6994591B2 (ja) 2022-01-14
TWI781614B (zh) 2022-10-21
TWI831636B (zh) 2024-02-01
JP2015122522A (ja) 2015-07-02
US20190348441A1 (en) 2019-11-14
US9171868B2 (en) 2015-10-27
JP2017199919A (ja) 2017-11-02
US20110140108A1 (en) 2011-06-16
JP5956621B2 (ja) 2016-07-27
US20160260739A1 (en) 2016-09-08
JP6841862B2 (ja) 2021-03-10
TWI590469B (zh) 2017-07-01
JP2017123490A (ja) 2017-07-13
TWI697127B (zh) 2020-06-21
US9349757B2 (en) 2016-05-24
JP6143397B2 (ja) 2017-06-07
TW201543693A (zh) 2015-11-16
JP7179218B1 (ja) 2022-11-28
US10312267B2 (en) 2019-06-04
US20210210511A1 (en) 2021-07-08
US8415665B2 (en) 2013-04-09
US20200321357A1 (en) 2020-10-08
TW201901977A (zh) 2019-01-01
JP2022122949A (ja) 2022-08-23
JP5688958B2 (ja) 2015-03-25
TWI587524B (zh) 2017-06-11
US9735180B2 (en) 2017-08-15
US20150021601A1 (en) 2015-01-22
JP7142181B2 (ja) 2022-09-26
JP5374663B1 (ja) 2013-12-25
JP2023002510A (ja) 2023-01-10
US10600818B2 (en) 2020-03-24
JP5389296B1 (ja) 2014-01-15
US8890146B2 (en) 2014-11-18
TW202103328A (zh) 2021-01-16
TW202201801A (zh) 2022-01-01
TW202327106A (zh) 2023-07-01
JP2011141543A (ja) 2011-07-21
US10002888B2 (en) 2018-06-19
JP2024050718A (ja) 2024-04-10
JP6159903B1 (ja) 2017-07-05
US11961843B2 (en) 2024-04-16
US20180358384A1 (en) 2018-12-13
TWI799256B (zh) 2023-04-11
JP2014027663A (ja) 2014-02-06
US20180040634A1 (en) 2018-02-08
TW201737496A (zh) 2017-10-16
TW201810683A (zh) 2018-03-16
WO2011070929A1 (en) 2011-06-16

Similar Documents

Publication Publication Date Title
JP7430234B2 (ja) 半導体装置
TW202418602A (zh) 半導體裝置及電子設備

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20221123

TRDD Decision of grant or rejection written
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20231221

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240109

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240130

R150 Certificate of patent or registration of utility model

Ref document number: 7430234

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150