JP7428837B2 - パッケージ基板を製造するための載置板、パッケージ基板構造及びその製造方法 - Google Patents
パッケージ基板を製造するための載置板、パッケージ基板構造及びその製造方法 Download PDFInfo
- Publication number
- JP7428837B2 JP7428837B2 JP2023025429A JP2023025429A JP7428837B2 JP 7428837 B2 JP7428837 B2 JP 7428837B2 JP 2023025429 A JP2023025429 A JP 2023025429A JP 2023025429 A JP2023025429 A JP 2023025429A JP 7428837 B2 JP7428837 B2 JP 7428837B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- dielectric layer
- pillar
- wiring
- dielectric
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000000758 substrate Substances 0.000 title claims description 38
- 238000004519 manufacturing process Methods 0.000 title claims description 36
- 239000002184 metal Substances 0.000 claims description 90
- 229910052751 metal Inorganic materials 0.000 claims description 90
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 81
- 229910052802 copper Inorganic materials 0.000 claims description 79
- 239000010949 copper Substances 0.000 claims description 79
- 229910000679 solder Inorganic materials 0.000 claims description 42
- 238000005530 etching Methods 0.000 claims description 3
- 230000000149 penetrating effect Effects 0.000 claims 1
- 239000010410 layer Substances 0.000 description 422
- 229920002120 photoresistant polymer Polymers 0.000 description 10
- 238000000034 method Methods 0.000 description 7
- 238000009713 electroplating Methods 0.000 description 6
- 235000013405 beer Nutrition 0.000 description 4
- 238000005553 drilling Methods 0.000 description 4
- 239000012792 core layer Substances 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 239000007787 solid Substances 0.000 description 3
- 239000011889 copper foil Substances 0.000 description 2
- 230000017525 heat dissipation Effects 0.000 description 2
- 230000008054 signal transmission Effects 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
- H01L21/568—Temporary substrate used as encapsulation process aid
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49822—Multilayer substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
- H01L21/4857—Multilayer substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
- H01L21/486—Via connections through the substrate with or without pins
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49838—Geometry or layout
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L2224/19—Manufacturing methods of high density interconnect preforms
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
- H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L24/19—Manufacturing methods of high density interconnect preforms
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Geometry (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Laminated Bodies (AREA)
- Insulated Metal Substrates For Printed Circuits (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
Description
本発明は、半導体パッケージの分野に関し、具体的には、パッケージ基板を製造するための載置板、パッケージ基板構造及びその製造方法に関する。
従来技術でコア層の中実銅ピラーを製造する際に、メカニカルドリルを用いてブラインドドリル加工を行った後に、穴埋め電気めっきを行い、製造された機械的ブラインドビアの底部に残留突起(Stub)が存在して、銅ピラーの製造に影響を与え、それにより、層と層との間の接続導通が不良になる。
また、機械的ブラインドビアの穴径のアスペクト比が大きく、穴埋め電気めっきを行って得られる銅ピラーは、品質が劣る。
本発明の実施案は、パッケージ基板を製造するための載置板、パッケージ基板構造及びその製造方法を提供する。
本発明の第1態様は、パッケージ基板を製造するための載置板に関し、誘電体層と、前記誘電体層内にあるシード層と、前記シード層上にある銅ピラー層とを含み、前記シード層の底端は前記誘電体層の下面より高く、前記銅ピラー層の頂端は前記誘電体層の上面より低く、前記誘電体層の上面と下面に第1金属層及び第2金属層がそれぞれ設置されている。
一部の実施案において、前記誘電体層には、縦方向に沿って排列された第1誘電体層及び第2誘電体層が含まれ、前記第1誘電体層の上面と前記第2誘電体層の下面とは密着し、前記第2誘電体層内にシード層及び前記シード層上にある銅ピラー層が設置され、前記シード層の下面は前記第2誘電体層の下面と面一であり、前記銅ピラー層の頂端は前記第2誘電体層の上面より低く、前記第1誘電体層の下面に第1金属層が設置され、前記第2誘電体層の上面に第2金属層が設置されている。
一部の実施案において、前記第1誘電体層内に前記シード層を露出する第1ビアホールが設置され、前記第1ビアホールは前記第1金属層を貫通し、前記第2誘電体層内に前記銅ピラー層の頂端を露出する第2ビアホールが設置され、前記第2ビアホールは前記第2金属層を貫通する。
一部の実施案において、前記第1金属層及び前記第2金属層は、厚さが同じであるか、又は類似している。
本発明の第2態様は、パッケージ基板構造を提供し、縦方向に沿って排列された第1誘電体層及び第2誘電体層を含み、前記第1誘電体層の上面と前記第2誘電体層の下面とは密着し、前記第2誘電体層内には、シード層と、前記シード層上にある銅ピラー層と、前記銅ピラー層上にある第2ビアピラー層とが設置され、前記シード層の下面は前記第2誘電体層の下面と面一であり、前記第1誘電体層内に第1ビアピラー層が設置され、前記第1ビアピラー層は前記シード層と連通し、前記第1誘電体層の下面に第1配線層が設置され、前記第2誘電体層の上面に第2配線層が設置され、前記第1配線層と前記第2配線層とは、前記第1ビアピラー層、前記銅ピラー層及び前記第2ビアピラー層を介して導通接続される。
一部の実施案において、前記第1誘電体層と前記第2誘電体層とは、同じであるか、又は異なっている。
一部の実施案において、前記銅ピラー層には、少なくとも1つの銅ピラーが含まれる。
一部の実施案において、前記第1配線層上にある第3誘電体層及び前記第2配線層上にある第4誘電体層をさらに含み、前記第3誘電体層内に第3ビアピラー層が設置され、前記第3誘電体層の下面に第3配線層が設置され、前記第1配線層と前記第3配線層とは前記第3ビアピラー層を介して導通接続され、前記第4誘電体層内に第4ビアピラー層が設置され、前記第4誘電体層の上面に第4配線層が設置され、前記第2配線層と前記第4配線層とは前記第4ビアピラー層を介して導通接続される。
一部の実施案において、ビアピラー層には少なくとも1つのビアピラーが含まれる。
一部の実施案において、前記第3配線層外にある第1ソルダーレジスト層及び前記第4配線層外にある第2ソルダーレジスト層をさらに含み、前記第1ソルダーレジスト層及び前記第2ソルダーレジスト層内には、それぞれ第1ソルダーレジスト開口及び第2ソルダーレジスト開口が設置されている。
本発明の第3態様では、パッケージ基板構造の製造方法を提供し、
第1誘電体層を用意して、前記第1誘電体層の上面と下面にそれぞれ第1金属層を形成するステップ(a)と、
前記第1誘電体層の上面の第1金属層上に銅ピラー層を製造し、前記第1誘電体層の上面に露出している第1金属層をエッチングしてシード層を形成するステップ(b)と、
前記銅ピラー層上に第2誘電体層を形成し、前記第2誘電体層の下面と前記第1誘電体層の上面とを密着させ、前記銅ピラー層の頂端が前記第2誘電体層の上面より低いステップ(c)と、
前記第2誘電体層の上面に第2金属層を形成するステップ(d)と、
前記シード層を露出する第1ビアホールを前記第1誘電体層内に形成し、かつ、前記第1ビアホールは前記第1金属層を貫通し、前記銅ピラー層の頂端を露出する第2ビアホールを前記第2誘電体層内に形成し、かつ、前記第2ビアホールは前記第2金属層を貫通し、前記シード層が前記銅ピラー層の底端を形成し、前記第2ビアホール及び前記第1ビアホールは、それぞれ前記銅ピラー層の頂端及び底端を露出するステップ(e)と、を含む。
第1誘電体層を用意して、前記第1誘電体層の上面と下面にそれぞれ第1金属層を形成するステップ(a)と、
前記第1誘電体層の上面の第1金属層上に銅ピラー層を製造し、前記第1誘電体層の上面に露出している第1金属層をエッチングしてシード層を形成するステップ(b)と、
前記銅ピラー層上に第2誘電体層を形成し、前記第2誘電体層の下面と前記第1誘電体層の上面とを密着させ、前記銅ピラー層の頂端が前記第2誘電体層の上面より低いステップ(c)と、
前記第2誘電体層の上面に第2金属層を形成するステップ(d)と、
前記シード層を露出する第1ビアホールを前記第1誘電体層内に形成し、かつ、前記第1ビアホールは前記第1金属層を貫通し、前記銅ピラー層の頂端を露出する第2ビアホールを前記第2誘電体層内に形成し、かつ、前記第2ビアホールは前記第2金属層を貫通し、前記シード層が前記銅ピラー層の底端を形成し、前記第2ビアホール及び前記第1ビアホールは、それぞれ前記銅ピラー層の頂端及び底端を露出するステップ(e)と、を含む。
一部の実施案において、さらに、
ステップ(e)の後、前記第1ビアホールを電気めっきして第1ビアピラー層を形成し、前記第2ビアホールを電気めっきして第2ビアピラー層を形成し、前記第1誘電体層の下面の第1金属層と前記第2金属層とは、前記第1ビアピラー層、前記銅ピラー層及び前記第2ビアピラー層を介して導通接続されるステップ(f)を含む。
ステップ(e)の後、前記第1ビアホールを電気めっきして第1ビアピラー層を形成し、前記第2ビアホールを電気めっきして第2ビアピラー層を形成し、前記第1誘電体層の下面の第1金属層と前記第2金属層とは、前記第1ビアピラー層、前記銅ピラー層及び前記第2ビアピラー層を介して導通接続されるステップ(f)を含む。
一部の実施案において、さらに、
ステップ(f)の後、前記第1金属層を処理して第1配線層を形成し、前記第2金属層を処理して第2配線層を形成し、前記第1配線層と前記第2配線層とは、前記第1ビアピラー層、前記銅ピラー層及び前記第2ビアピラー層を介して導通接続されるステップ(g)を含む。
ステップ(f)の後、前記第1金属層を処理して第1配線層を形成し、前記第2金属層を処理して第2配線層を形成し、前記第1配線層と前記第2配線層とは、前記第1ビアピラー層、前記銅ピラー層及び前記第2ビアピラー層を介して導通接続されるステップ(g)を含む。
一部の実施案において、さらに、
ステップ(g)の後、前記第1配線層上に第3誘電体層を形成し、前記第2配線層上に第4誘電体層を形成するステップ(h)と、
前記第3誘電体層上に第3金属層を形成し、前記第4誘電体層上に第4金属層を形成するステップ(i)と、
前記第3誘電体層内に第3ビアピラー層を形成し、前記第4誘電体層内に第4ビアピラー層を形成し、前記第1配線層と前記第3金属層とは前記第3ビアピラー層を介して導通接続され、前記第2配線層と前記第4金属層とは前記第4ビアピラー層を介して導通接続されるステップ(j)と、
前記第3金属層を処理して第3配線層を形成し、前記第4金属層を処理して第4配線層を形成し、前記第1配線層と前記第3配線層とは前記第3ビアピラー層を介して導通接続され、前記第2配線層と前記第4配線層とは前記第4ビアピラー層を介して導通接続されるステップ(k)と、
前記第3配線層外に第1ソルダーレジスト層を形成し、前記第4配線層外に第2ソルダーレジスト層を形成し、前記第1ソルダーレジスト層及び前記第2ソルダーレジスト層内に第1ソルダーレジスト開口及び第2ソルダーレジスト開口をそれぞれ形成するステップ(l)と、を含む。
ステップ(g)の後、前記第1配線層上に第3誘電体層を形成し、前記第2配線層上に第4誘電体層を形成するステップ(h)と、
前記第3誘電体層上に第3金属層を形成し、前記第4誘電体層上に第4金属層を形成するステップ(i)と、
前記第3誘電体層内に第3ビアピラー層を形成し、前記第4誘電体層内に第4ビアピラー層を形成し、前記第1配線層と前記第3金属層とは前記第3ビアピラー層を介して導通接続され、前記第2配線層と前記第4金属層とは前記第4ビアピラー層を介して導通接続されるステップ(j)と、
前記第3金属層を処理して第3配線層を形成し、前記第4金属層を処理して第4配線層を形成し、前記第1配線層と前記第3配線層とは前記第3ビアピラー層を介して導通接続され、前記第2配線層と前記第4配線層とは前記第4ビアピラー層を介して導通接続されるステップ(k)と、
前記第3配線層外に第1ソルダーレジスト層を形成し、前記第4配線層外に第2ソルダーレジスト層を形成し、前記第1ソルダーレジスト層及び前記第2ソルダーレジスト層内に第1ソルダーレジスト開口及び第2ソルダーレジスト開口をそれぞれ形成するステップ(l)と、を含む。
上記から分かるように、本発明にて提供されるパッケージ基板を製造するための載置板、パッケージ基板構造及びその製造方法は、事前に誘電体層内に銅ピラー層を製造し、それぞれ銅ピラー層と連通する上ビアピラー及び下ビアピラーを製造し、ビアピラーの縦方向の高さを短くし、ビアピラーの穴径のアスペクト比を低下させ、穴埋め電気めっきを行った後に得られるビアピラーの品質を向上させ、それにより、製造されたビアピラー及び銅ピラーが良好な電気的性能及び優れた信頼性を有し、そして、当該パッケージ基板構造の製造方法は、厚いコア基板に適用でき、基板の反り不良率を低減し、配線と接触するビアホールをより小さくすることができ、core層の微細な配線設計のニーズを実現し、歩留まりを向上させる。
以下、本発明の一層の理解、そして本発明の実施形態を示すために、例を挙げ図面を参照して説明する。
図面の参照にあたっては、特定の図は例示的なもので、本発明の好ましい実施形態を説明するためのものであり、本発明の原理と概念の説明に最も役立ち最も理解しやすいものとして提供されるということを知ってほしい。そのために、本発明の構造の詳細を本発明の初歩的な理解以上に詳しく示していない。図面を参照する説明から当業者は本発明のいくつかの態様が実際にどのようなものであるかを知ることができる。
従来技術のメカニカルドリルの概略構造図である。
本発明の一実施例のパッケージ基板を製造するための載置板100の概略断面図である。
本発明の一実施例のパッケージ基板構造200の概略断面図である。
図4(a)-(d)本発明の一実施案のパッケージ基板構造200の製造方法の各ステップの中間構造の概略断面図を示す。
図4(e)-(h)本発明の一実施案のパッケージ基板構造200の製造方法の各ステップの中間構造の概略断面図を示す。
図4(i)-(j)本発明の一実施案のパッケージ基板構造200の製造方法の各ステップの中間構造の概略断面図を示す。
電子技術の発展と進歩につれて、電子製品の軽薄短小化が進み、それにより、電子製品のパッケージ構造も高集積化、小型化に進むように促進され、電子部品や回線基板の回線がますます集積化、小型化、多機能化になっている。部品キャリアとしての基板の層数の増加、及び、回線幅、回線間隔及びビアホール/ピラーの減少がさらに引き起こされ、また、高周波信号の伝送及び伝送信号の完全性に対する要求の、層間の導電性に対する要求もますます高くなり、層間に使用される中実の銅ピラーが良好な電気的性能及び優れた信頼性を有する。
従来技術でコア層の中実銅ピラーを製造する際に、メカニカルドリルを用いてブラインドドリル加工を行った後に、穴埋め電気めっきを行い、メカニカルドリルの構造は図1に示すように、メカニカルドリルのドリルビットに先端角があり、ブラインドドリル加工を行った後に形成される機械的ブラインドビアの底部にStubがあるため、銅ピラーの製造に影響を与え、それにより、層と層との間の接続導通が不良になる。かつ、Stubの長さは、メカニカルドリル作業部分の長さから切削部分の長さを引いた長さである。また、機械的ブラインドビアの穴径のアスペクト比が大きいため、穴埋め電気めっきを行った後に得られる銅ピラーは、品質が劣る。
本発明は、当該問題を解決するために、パッケージ基板を製造するための載置板を提供し、誘電体層と、誘電体層内にあるシード層と、シード層上にある銅ピラー層とを含み、シード層の底端は誘電体層の下面より高く、銅ピラー層の頂端は誘電体層の上面より低く、誘電体層の下面に第1金属層が設置され、誘電体層の上面に第2金属層が設置されている。
本発明は、事前に誘電体層内に銅ピラー層を製造し、かつ、それぞれ銅ピラー層と連通する上ビアピラー及び下ビアピラーを製造することにより、ビアピラーの縦方向の高さを短くし、ビアピラーの穴径のアスペクト比を低減し、穴埋め電気めっきを行った後に得られるビアピラーの品質を向上させ、製造されたビアピラー及び銅ピラーが良好な電気的性能及び優れた信頼性を有するようにする。
図2を参照すると、パッケージ基板を製造するための載置板100の概略断面図を示す。載置板100は、縦方向に沿って排列された第1誘電体層101及び第2誘電体層102を含み、第1誘電体層101及び第2誘電体層102は共に載置板100の誘電体層を構成する。
第1誘電体層101の上面と第2誘電体層102の下面とは密着し、第2誘電体層102内にシード層1021が設置され、シード層1021上に銅ピラー層1022が設置され、シード層1021の下面は第2誘電体層102の下面と面一であり、銅ピラー層1022の頂端は第2誘電体層102の上面より低く、第1誘電体層101の下面に第1金属層1011が設置され、第2誘電体層102の上面に第2金属層1023が設置されている。
通常、銅ピラー層1022には、断面の寸法が同じであっても異なってもよい銅ピラーが複数含まれ得る。好ましくは、銅ピラー層1022は、上下の寸法が均一であり、埋め込みパッケージ構造の放熱及び信号伝送の安定性がより優れている。
通常、第1誘電体層101内にシード層1021を露出する第1ビアホール1012が設置されてもよく、第1ビアホール1012は第1金属層1011を貫通する。第2誘電体層102内に銅ピラー層1022の頂端を露出する第2ビアホール1024が設置されてもよく、第2ビアホール1024は第2金属層1023を貫通する。
選択可能に、第1金属層1011及び第2金属層1023は、厚さが同じであっても、類似してもよい。
図3を参照すると、パッケージ基板構造200の概略断面図を示す。パッケージ基板構造200には、縦方向に沿って排列された第1誘電体層101及び第2誘電体層102が含まれ、第1誘電体層101の上面と第2誘電体層102の下面とは密着する。
第2誘電体層102内にシード層1021が設置され、シード層1021上に銅ピラー層1022が設置され、銅ピラー層1022上に第2ビアピラー層1025が設置されており、シード層1021の下面は第2誘電体層102の下面と面一である。
第1誘電体層101内に第1ビアピラー層1013が設置されており、第1ビアピラー層1013はシード層1021と連通し、第1誘電体層101の下面に第1配線層1014が設置され、第2誘電体層102の上面に第2配線層1026が設置され、第1配線層1014と第2配線層1026とは、第1ビアピラー層1013、銅ピラー層1022及び第2ビアピラー層1025を介して導通接続される。単一のビアピラーを用いて配線層を導通させる従来方法の代わりに、第1ビアピラー層1013、銅ピラー層1022及び第2ビアピラー層1025の協働で第1配線層1014と第2配線層1026とを導通接続し、ビアピラーの縦方向の高さを効果的に短くし、ビアピラーの穴径のアスペクト比を低減し、ビアピラーの品質を向上させることができる。
選択可能に、第1誘電体層101と第2誘電体層102とは、同じであっても異なってもよい。
通常、銅ピラー層1022には、少なくとも1つの銅ピラーが含まれ、好ましくは、銅ピラー層1022には、断面寸法が同じであっても異なってもよい銅ピラーが複数含まれる。銅ピラー層1022は、上下の寸法が均一であり、埋め込みパッケージ構造の放熱及び信号伝送の安定性がより優れている。
図3を参照すると、パッケージ基板構造200は、さらに、第1配線層1014上にある第3誘電体層103を含み、第3誘電体層103内に第3ビアピラー層1031が設置され、第3誘電体層の下面に第3配線層1032が設置されており、第1配線層1014と第3配線層1032とは、第3ビアピラー層1031を介して導通接続される。
第2配線層1026上に第4誘電体層104がさらに設置され、第4誘電体層104内に第4ビアピラー層1041が設置され、第4誘電体層104の上面に第4配線層1042が設置され、第2配線層1026と第4配線層1042とは第4ビアピラー層1041を介して導通接続される。
通常、ビアピラー層には、少なくとも1つのビアピラーが含まれ得、好ましくは、ビアピラー層には、断面寸法が同じであっても異なってもよい導通銅ピラーが複数含まれる。
図3を参照すると、パッケージ基板構造200は、第3配線層1032外にある第1ソルダーレジスト層105をさらに含み、第1ソルダーレジスト層105内に第1ソルダーレジスト開口1051が設置されている。第4配線層1042外に第2ソルダーレジスト層106が設置され、第2ソルダーレジスト層106内に第2ソルダーレジスト開口1061が設置されている。
図4(a)~4(j)を参照すると、本発明の一実施案のパッケージ基板構造の製造方法の各ステップの中間構造の概略断面図を示す。
前記製造方法は次のステップ(a)~ステップ(j)を含む。第1誘電体層101を用意し、第1誘電体層101の上面と下面に第1金属層1011をそれぞれ形成するステップ(a)であり、図4(a)に示すとおりである。
通常、誘電体材料を積層して誘電体層を形成することができ、誘電体層は、PP、ABF又はPIDから選ばれ得、PPが好ましい。第1誘電体層101の上面と下面に銅箔をそれぞれ塗布する方式で第1金属層1011を形成することができ、具体的に限定しないが、好ましくは第1金属層1011に銅が含まれる。
次に、第1誘電体層101の上面の第1金属層1011に第1フォトレジスト層を塗布し、露光現像させて第1特徴パターンを形成し、第1特徴パターンに銅めっきして銅ピラー層1022を形成し、第1フォトレジスト層を除去し、第1誘電体層101の上面に露出している第1金属層1011をエッチングして、銅ピラー層1022の底端に相当するシード層1021を形成するステップ(b)であり、図4(b)に示すとおりである。
その後、銅ピラー層1022上に第2誘電体層102を形成し、第2誘電体層102の下面と第1誘電体層101の上面とは密着し、銅ピラー層1022の頂端は第2誘電体層102の上面より低く、第2誘電体層102の上面に第2金属層1023を形成するステップ(c)であり、図4(c)に示すとおりである。
銅ピラー層1022の頂端は、第2誘電体層102の上面より遥かに低く、誘電体層の積層による銅ピラーの損傷を低減することができる。
通常、銅箔を塗布する方式により第2金属層1023を形成することができ、具体的に限定しない。
次に、シード層1021を露出する第1ビアホール1012を第1誘電体層101内に形成し、第1ビアホール1012は第1金属層1011を貫通し、銅ピラー層1022の頂端を露出する第2ビアホール1024を第2誘電体層102内に形成し、第2ビアホール1024は第2金属層1023を貫通し、第2ビアホール1024及び第1ビアホール1012は銅ピラー層1022の頂端及び底端をそれぞれ露出するステップ(d)であり、図4(d)に示すとおりである。
通常、レーザー穴開けの方式によりビアホールを形成できる。
その後、第1ビアホール1012を電気めっきして第1ビアピラー層1013を形成し、第2ビアホール1024を電気めっきして第2ビアピラー層1025を形成し、かつ、第1誘電体層101の下面にある第1金属層1011と第2金属層1023とは、第1ビアピラー層1013、銅ピラー層1022及び第2ビアピラー層1025を介して導通接続されるステップ(e)であり、図4(e)に示すとおりである。
次に、第1金属層1011及び第2金属層1023上に第2フォトレジスト層及び第3フォトレジスト層をそれぞれ塗布し、それぞれ露光現像させて第2特徴パターン及び第3特徴パターンを形成し、第2特徴パターン及び第3特徴パターン中で露出している第1金属層1011及び第2金属層1023をそれぞれエッチングし、第1配線層1014及び第2配線層1026を形成し、第2フォトレジスト層及び第3フォトレジスト層を除去するステップ(f)であり、図4(f)に示すとおりである。
その後、第1配線層1014上に第3誘電体層103を形成し、第2配線層1026上に第4誘電体層104を形成し、第3誘電体層103上に第3金属層1033を形成し、第4誘電体層104上に第4金属層1043を形成するステップ(g)であり、図4(g)に示すとおりである。
次に、第1配線層1014を露出する第3ビアホール1034を第3誘電体層103内に形成し、第3ビアホール1034は第3金属層1033を貫通し、第2配線層1026を露出する第4ビアホール1044を第4配線層104内に形成し、第4ビアホール1044は第4金属層1043を貫通し、第3ビアホール1034及び第4ビアホール1044をそれぞれ電気めっきして、第3ビアピラー層1031及び第4ビアピラー層1041を形成し、第1配線層1014と第3金属層1033とは、第3ビアピラー層1031を介して導通接続され、第2配線層1026と第4金属層1043とは第4ビアピラー層1041を介して導通接続されるステップ(h)であり、図4(h)に示すとおりである。
その後、第3金属層1033及び第4金属層1043上に第4フォトレジスト層及び第5フォトレジスト層をそれぞれ塗布し、それぞれ露光現像させて第4特徴パターン及び第5特徴パターンを形成し、第4特徴パターン及び第5特徴パターン中で露出している第3金属層1033及び第4金属層1043をそれぞれエッチングして、第3配線層1032及び第4配線層1042を形成し、第4フォトレジスト層及び第5フォトレジスト層を除去し、かつ、第1配線層1014と第3配線層1032とは第3ビアピラー層1031を介して導通接続され、第2配線層1026と第4配線層1042とは第4ビアピラー層1041を介して導通接続されるステップ(i)であり、図4(i)に示すとおりである。
最後に、第1ソルダーレジスト層105を第3配線層1032外に形成し、第2ソルダーレジスト層106を第4配線層1042外に形成し、第1ソルダーレジスト開口1051及び第2ソルダーレジスト開口1061を第1ソルダーレジスト層105及び第2ソルダーレジスト層106内にそれぞれ形成し、パッケージ基板構造200を形成するステップ(j)であり、図4(j)に示すとおりである。
当業者は、本発明が上記の各図面とその説明内容に限定されないことを理解できるだろう。また、本発明の範囲は特許請求の範囲から限定され、上述した各技術特徴の組み合わせとサブ組み合わせ及びその変化と改善を含み、当業者が上記の説明を読み終えるとこのような組み合わせ、変化と改善に思いつくことができるだろう。
特許請求の範囲において、用語「含む」、及び似たような用語、例えば「備える」、「有する」などは列挙された要素を含み、ただし他の要素を排除しないことを意味する。
100:パッケージ基板を製造するための載置板
101:第1誘電体層
1011:第1金属層
1012:第1ビアホール
1013:第1ビアピラー層
1014:第1配線層
102:第2誘電体層
1021:シード層
1022:銅ピラー層
1023:第2金属層
1024:第2ビアホール
1025:第2ビアピラー層
1026:第2配線層
103:第3誘電体層
1031:第3ビアピラー層
1032:第3配線層
1033:第3金属層
1034:第3ビアホール
104:第4誘電体層
1041:第4ビアピラー層
1042:第4配線層
1043:第4金属層
1044:第4ビアホール
105:第1ソルダーレジスト層
1051:第1ソルダーレジスト開口
106:第2ソルダーレジスト層
1061:第2ソルダーレジスト開口
200:パッケージ基板構造
101:第1誘電体層
1011:第1金属層
1012:第1ビアホール
1013:第1ビアピラー層
1014:第1配線層
102:第2誘電体層
1021:シード層
1022:銅ピラー層
1023:第2金属層
1024:第2ビアホール
1025:第2ビアピラー層
1026:第2配線層
103:第3誘電体層
1031:第3ビアピラー層
1032:第3配線層
1033:第3金属層
1034:第3ビアホール
104:第4誘電体層
1041:第4ビアピラー層
1042:第4配線層
1043:第4金属層
1044:第4ビアホール
105:第1ソルダーレジスト層
1051:第1ソルダーレジスト開口
106:第2ソルダーレジスト層
1061:第2ソルダーレジスト開口
200:パッケージ基板構造
Claims (14)
- 誘電体層と、前記誘電体層内にあるシード層と、前記シード層上にある銅ピラー層とを含み、前記シード層の底端は前記誘電体層の下面より高く、前記銅ピラー層の頂端は前記誘電体層の上面より低く、前記誘電体層の上面と下面に第1金属層及び第2金属層がそれぞれ設置されている、
パッケージ基板を製造するための載置板。 - 前記誘電体層には、縦方向に沿って排列された第1誘電体層及び第2誘電体層が含まれ、前記第1誘電体層の上面と前記第2誘電体層の下面とは密着し、前記第2誘電体層内にシード層及び前記シード層上にある銅ピラー層が設置され、前記シード層の下面は前記第2誘電体層の下面と面一であり、前記銅ピラー層の頂端は前記第2誘電体層の上面より低く、前記第1誘電体層の下面に第1金属層が設置され、前記第2誘電体層の上面に第2金属層が設置されている、
請求項1に記載のパッケージ基板を製造するための載置板。 - 前記第1誘電体層内に前記シード層を露出する第1ビアホールが設置され、前記第1ビアホールは前記第1金属層を貫通し、前記第2誘電体層内に前記銅ピラー層の頂端を露出する第2ビアホールが設置され、前記第2ビアホールは前記第2金属層を貫通する、
請求項2に記載のパッケージ基板を製造するための載置板。 - 前記第1金属層及び前記第2金属層は、厚さが同じであるか、又は類似している、
請求項2に記載のパッケージ基板を製造するための載置板。 - 縦方向に沿って排列された第1誘電体層及び第2誘電体層を含み、前記第1誘電体層の上面と前記第2誘電体層の下面とは密着し、前記第2誘電体層内には、シード層と、前記シード層上にある銅ピラー層と、前記銅ピラー層上にある第2ビアピラー層とが設置され、前記シード層の下面は前記第2誘電体層の下面と面一であり、前記第1誘電体層内に第1ビアピラー層が設置され、前記第1ビアピラー層は前記シード層と連通し、前記第1誘電体層の下面に第1配線層が設置され、前記第2誘電体層の上面に第2配線層が設置され、前記第1配線層と前記第2配線層とは、前記第1ビアピラー層、前記銅ピラー層及び前記第2ビアピラー層を介して導通接続される、
パッケージ基板構造。 - 前記第1誘電体層と前記第2誘電体層とは、同じであるか、又は異なっている、
請求項5に記載のパッケージ基板構造。 - 前記銅ピラー層には、少なくとも1つの銅ピラーが含まれる、
請求項5に記載のパッケージ基板構造。 - 前記第1配線層上にある第3誘電体層及び前記第2配線層上にある第4誘電体層をさらに含み、前記第3誘電体層内に第3ビアピラー層が設置され、前記第3誘電体層の下面に第3配線層が設置され、前記第1配線層と前記第3配線層とは前記第3ビアピラー層を介して導通接続され、前記第4誘電体層内に第4ビアピラー層が設置され、前記第4誘電体層の上面に第4配線層が設置され、前記第2配線層と前記第4配線層とは前記第4ビアピラー層を介して導通接続される、
請求項5に記載のパッケージ基板構造。 - ビアピラー層には少なくとも1つのビアピラーが含まれる、
請求項5又は請求項8に記載のパッケージ基板構造。 - 前記第3配線層外にある第1ソルダーレジスト層及び前記第4配線層外にある第2ソルダーレジスト層をさらに含み、前記第1ソルダーレジスト層及び前記第2ソルダーレジスト層内には、それぞれ第1ソルダーレジスト開口及び第2ソルダーレジスト開口が設置されている、
請求項8に記載のパッケージ基板構造。 - 第1誘電体層を用意して、前記第1誘電体層の上面と下面にそれぞれ第1金属層を形成するステップ(a)と、
前記第1誘電体層の上面の第1金属層上に銅ピラー層を製造し、前記第1誘電体層の上面に露出している第1金属層をエッチングしてシード層を形成するステップ(b)と、
前記銅ピラー層上に第2誘電体層を形成し、前記第2誘電体層の下面と前記第1誘電体層の上面とを密着させ、前記銅ピラー層の頂端が前記第2誘電体層の上面より低いステップ(c)と、
前記第2誘電体層の上面に第2金属層を形成するステップ(d)と、
前記シード層を露出する第1ビアホールを前記第1誘電体層内に形成し、かつ、前記第1ビアホールは前記第1金属層を貫通し、前記銅ピラー層の頂端を露出する第2ビアホールを前記第2誘電体層内に形成し、かつ、前記第2ビアホールは前記第2金属層を貫通し、前記シード層が前記銅ピラー層の底端を形成し、前記第2ビアホール及び前記第1ビアホールは、それぞれ前記銅ピラー層の頂端及び底端を露出するステップ(e)と、を含む、
パッケージ基板構造の製造方法。 - ステップ(e)の後、前記第1ビアホールを電気めっきして第1ビアピラー層を形成し、前記第2ビアホールを電気めっきして第2ビアピラー層を形成し、前記第1誘電体層の下面の第1金属層と前記第2金属層とは、前記第1ビアピラー層、前記銅ピラー層及び前記第2ビアピラー層を介して導通接続されるステップ(f)をさらに含む、
請求項11に記載の製造方法。 - ステップ(f)の後、前記第1金属層を処理して第1配線層を形成し、前記第2金属層を処理して第2配線層を形成し、前記第1配線層と前記第2配線層とは、前記第1ビアピラー層、前記銅ピラー層及び前記第2ビアピラー層を介して導通接続されるステップ(g)をさらに含む、
請求項12に記載の製造方法。 - ステップ(g)の後、前記第1配線層上に第3誘電体層を形成し、前記第2配線層上に第4誘電体層を形成するステップ(h)と、
前記第3誘電体層上に第3金属層を形成し、前記第4誘電体層上に第4金属層を形成するステップ(i)と、
前記第3誘電体層内に第3ビアピラー層を形成し、前記第4誘電体層内に第4ビアピラー層を形成し、前記第1配線層と前記第3金属層とは前記第3ビアピラー層を介して導通接続され、前記第2配線層と前記第4金属層とは前記第4ビアピラー層を介して導通接続されるステップ(j)と、
前記第3金属層を処理して第3配線層を形成し、前記第4金属層を処理して第4配線層を形成し、前記第1配線層と前記第3配線層とは前記第3ビアピラー層を介して導通接続され、前記第2配線層と前記第4配線層とは前記第4ビアピラー層を介して導通接続されるステップ(k)と、
前記第3配線層外に第1ソルダーレジスト層を形成し、前記第4配線層外に第2ソルダーレジスト層を形成し、前記第1ソルダーレジスト層及び前記第2ソルダーレジスト層内に第1ソルダーレジスト開口及び第2ソルダーレジスト開口をそれぞれ形成するステップ(l)と、を含む、
請求項13に記載の製造方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202210206314.1 | 2022-03-01 | ||
CN202210206314.1A CN114914222A (zh) | 2022-03-01 | 2022-03-01 | 用于制备封装基板的承载板、封装基板结构及其制作方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2023127550A JP2023127550A (ja) | 2023-09-13 |
JP7428837B2 true JP7428837B2 (ja) | 2024-02-06 |
Family
ID=82763445
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2023025429A Active JP7428837B2 (ja) | 2022-03-01 | 2023-02-21 | パッケージ基板を製造するための載置板、パッケージ基板構造及びその製造方法 |
Country Status (5)
Country | Link |
---|---|
US (1) | US20230282490A1 (ja) |
JP (1) | JP7428837B2 (ja) |
KR (1) | KR20230129300A (ja) |
CN (1) | CN114914222A (ja) |
TW (1) | TW202336950A (ja) |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2011037260A1 (ja) | 2009-09-28 | 2011-03-31 | 京セラ株式会社 | 構造体およびその製造方法 |
JP2014168007A (ja) | 2013-02-28 | 2014-09-11 | Kyocer Slc Technologies Corp | 配線基板およびその製造方法 |
CN112103195A (zh) | 2020-11-09 | 2020-12-18 | 珠海越亚半导体股份有限公司 | 一种具有围坝的封装结构及其制造方法 |
JP2021504981A (ja) | 2017-11-29 | 2021-02-15 | インクテック カンパニー, リミテッドInktec Co., Ltd. | 印刷回路基板の製造方法 |
US20210175159A1 (en) | 2019-12-10 | 2021-06-10 | Samsung Electro-Mechanics Co., Ltd. | Substrate having electronic component embedded therein |
-
2022
- 2022-03-01 CN CN202210206314.1A patent/CN114914222A/zh active Pending
-
2023
- 2023-02-20 KR KR1020230022425A patent/KR20230129300A/ko unknown
- 2023-02-21 JP JP2023025429A patent/JP7428837B2/ja active Active
- 2023-02-23 TW TW112106737A patent/TW202336950A/zh unknown
- 2023-02-28 US US18/115,043 patent/US20230282490A1/en active Pending
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2011037260A1 (ja) | 2009-09-28 | 2011-03-31 | 京セラ株式会社 | 構造体およびその製造方法 |
JP2014168007A (ja) | 2013-02-28 | 2014-09-11 | Kyocer Slc Technologies Corp | 配線基板およびその製造方法 |
JP2021504981A (ja) | 2017-11-29 | 2021-02-15 | インクテック カンパニー, リミテッドInktec Co., Ltd. | 印刷回路基板の製造方法 |
US20210175159A1 (en) | 2019-12-10 | 2021-06-10 | Samsung Electro-Mechanics Co., Ltd. | Substrate having electronic component embedded therein |
CN112103195A (zh) | 2020-11-09 | 2020-12-18 | 珠海越亚半导体股份有限公司 | 一种具有围坝的封装结构及其制造方法 |
Also Published As
Publication number | Publication date |
---|---|
KR20230129300A (ko) | 2023-09-08 |
CN114914222A (zh) | 2022-08-16 |
US20230282490A1 (en) | 2023-09-07 |
TW202336950A (zh) | 2023-09-16 |
JP2023127550A (ja) | 2023-09-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8404981B2 (en) | Process for making stubless printed circuit boards | |
US8227711B2 (en) | Coreless packaging substrate and method for fabricating the same | |
US6000130A (en) | Process for making planar redistribution structure | |
JP4203435B2 (ja) | 多層樹脂配線基板 | |
US7435618B2 (en) | Method to manufacture a coreless packaging substrate | |
US20100096177A1 (en) | Coreless substrate having filled via pad and method of manufacturing the same | |
US20050196898A1 (en) | Process of plating through hole | |
KR100990588B1 (ko) | 랜드리스 비아를 갖는 인쇄회로기판 및 그 제조방법 | |
US7419850B2 (en) | Method to manufacture a coreless packaging substrate | |
JP2009283739A (ja) | 配線基板および配線基板の製造方法 | |
KR102134933B1 (ko) | 배선 기판 및 배선 기판의 제조 방법 | |
CN101409238A (zh) | 无核层封装基板的制作方法 | |
US7393720B2 (en) | Method for fabricating electrical interconnect structure | |
US8826531B1 (en) | Method for making an integrated circuit substrate having laminated laser-embedded circuit layers | |
KR100832650B1 (ko) | 다층 인쇄회로기판 및 그 제조 방법 | |
JP7428837B2 (ja) | パッケージ基板を製造するための載置板、パッケージ基板構造及びその製造方法 | |
JP2007214568A (ja) | 回路基板構造 | |
CN211457534U (zh) | 微细层间线路结构 | |
KR101558579B1 (ko) | 인쇄회로기판 및 그 제조방법 | |
TWI401006B (zh) | 電路板及其製法 | |
KR20100132358A (ko) | 범프비아를 구비한 인쇄회로기판의 제조방법 | |
KR100652132B1 (ko) | 인쇄 회로 기판 및 이의 제작 방법 | |
KR101217436B1 (ko) | 반도체 디바이스용 서브스트레이트 및 그 제조 방법 | |
CN116489875A (zh) | 电路板结构及其制作方法 | |
CN116798980A (zh) | 封装基板及其制法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20230221 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20240118 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20240125 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7428837 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |