JP7421189B2 - Method of manufacturing electrical devices - Google Patents

Method of manufacturing electrical devices Download PDF

Info

Publication number
JP7421189B2
JP7421189B2 JP2020023128A JP2020023128A JP7421189B2 JP 7421189 B2 JP7421189 B2 JP 7421189B2 JP 2020023128 A JP2020023128 A JP 2020023128A JP 2020023128 A JP2020023128 A JP 2020023128A JP 7421189 B2 JP7421189 B2 JP 7421189B2
Authority
JP
Japan
Prior art keywords
layer
multilayer film
layers
self
members
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020023128A
Other languages
Japanese (ja)
Other versions
JP2021127274A (en
Inventor
卓矢 門口
資大 生津
保広 訓谷
大輝 後藤
健太 児玉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Nagoya Denki Educational Foundation
Original Assignee
Denso Corp
Nagoya Denki Educational Foundation
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp, Nagoya Denki Educational Foundation filed Critical Denso Corp
Priority to JP2020023128A priority Critical patent/JP7421189B2/en
Publication of JP2021127274A publication Critical patent/JP2021127274A/en
Application granted granted Critical
Publication of JP7421189B2 publication Critical patent/JP7421189B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Pressure Welding/Diffusion-Bonding (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)

Description

本明細書が開示する技術は、例えば半導体装置といった電気デバイスの製造方法に関する。 The technology disclosed in this specification relates to a method of manufacturing an electrical device such as a semiconductor device, for example.

特許文献１に、自己伝播発熱反応を利用して、二つの部材を電気的及び物理的に接合する技術が開示されている。この技術では、二つの部材の各接合面の間に、自己伝播発熱反応を示す多層膜を配置し、その多層膜を自己伝播発熱反応させることによって、二つの部材を互いに接合する。反応後の多層膜は、比較的に融点の高い化合物層となり、高温下でも安定した接合層を構成する。 Patent Document 1 discloses a technique for electrically and physically joining two members using a self-propagating exothermic reaction. In this technique, a multilayer film exhibiting a self-propagating exothermic reaction is placed between each joining surface of two members, and the two members are joined together by causing the multilayer film to undergo a self-propagating exothermic reaction. The multilayer film after the reaction becomes a compound layer with a relatively high melting point, and constitutes a stable bonding layer even at high temperatures.

特開２０１７－２０２９５２号公報JP2017-202952A

上記した接合技術は、常温での接合も可能であることから、例えば半導体装置といった、様々な電気デバイスの製造に対して好適に適用することができる。しかしながら、多層膜の自己伝播発熱反応では、化合物の生成に伴う体積減少が比較的に大きく、各部材と接合層との間で剥離やボイドが発生したり、接合層（反応後の多層膜）にクラックが生じることがある。本明細書は、このような問題を解決又は低減し得る技術を提供する。 Since the above-described bonding technique can be bonded at room temperature, it can be suitably applied to the manufacture of various electrical devices such as semiconductor devices, for example. However, in the self-propagating exothermic reaction of a multilayer film, the volume reduction accompanying the formation of compounds is relatively large, and peeling or voids may occur between each member and the bonding layer, or the bonding layer (multilayer film after reaction) may cracks may occur. This specification provides techniques that can solve or reduce such problems.

本明細書が開示する技術は、互いに接合された二つの部材を含む電気デバイスについて、一つの製造方法に具現化される。この製造方法は、二つの部材の各接合面の間に、自己伝播発熱反応を示す多層膜を配置する工程と、多層膜を自己伝播発熱反応させることによって、二つの部材を互いに接合する工程とを備える。この製造方法において、二つの部材の各接合面は、Ａｌ（アルミニウム）材で被覆されている。また、多層膜は、最外層がＮｉ（ニッケル）層となるようにＮｉ層とＡｌ層とが交互に積層された構造を有するか、又は、最外層がＴｉ（チタン）層となるようにＴｉ層とＳｉ（シリコン）層とが交互に積層された構造を有する。これにより、多層膜が自己伝播発熱反応するときに、それと並行して、多層膜の最外層を構成するＮｉ層又はＴｉ層が、少なくとも一方の部材の接合面を被覆するＡｌ材と反応して化合物を生成する。接合層（即ち、反応後の多層膜）と各部材との間が強固に結合されるので、剥離やボイドといった界面における欠陥の発生が抑制される。 The technology disclosed in this specification is embodied in one manufacturing method for an electrical device including two members joined to each other. This manufacturing method includes the steps of arranging a multilayer film that exhibits a self-propagating exothermic reaction between the joining surfaces of two members, and joining the two members together by causing the multilayer film to undergo a self-propagating exothermic reaction. Equipped with. In this manufacturing method, each joint surface of the two members is coated with an Al (aluminum) material. In addition, the multilayer film has a structure in which Ni layers and Al layers are alternately laminated so that the outermost layer is a Ni (nickel) layer, or a structure in which Ni layers and Al layers are stacked alternately so that the outermost layer is a Ti (titanium) layer. It has a structure in which layers and Si (silicon) layers are alternately stacked. As a result, when the multilayer film undergoes a self-propagating exothermic reaction, in parallel, the Ni layer or Ti layer that constitutes the outermost layer of the multilayer film reacts with the Al material covering the joint surface of at least one member. produce compounds. Since the bonding layer (that is, the multilayer film after reaction) and each member are firmly bonded, the occurrence of defects such as peeling and voids at the interface is suppressed.

本明細書が開示する技術は、互いに接合された二つの部材を含む電気デバイスについて、他の一つの製造方法にも具現化される。この製造方法もまた、二つの部材の各接合面の間に、自己伝播発熱反応を示す多層膜を配置する工程と、多層膜を自己伝播発熱反応させることによって、二つの部材を互いに接合する工程とを備える。但し、この製造方法では、前二つの部材の各接合面が、Ａｌ材に限定されない金属材料で被覆されていればよい。また、多層膜は、Ｎｉ層とＡｌ層とが交互に積層された構造を有するとともに、Ａｌ層にはＢ（ボロン）が含有されている。これにより、反応後の多層膜（即ち、接合層）は、ＡＩとＮｉとの化合物にＢが添加されたものとなり、Ｂが添加されていないものと比較して延性が高まる。接合層の延性が高まることで、接合層にクラックが生じることが抑制される。 The technology disclosed in this specification is also embodied in another manufacturing method for an electric device including two members joined to each other. This manufacturing method also includes a step of arranging a multilayer film that exhibits a self-propagating exothermic reaction between each joining surface of two members, and a step of joining the two members to each other by causing the multilayer film to undergo a self-propagating exothermic reaction. Equipped with. However, in this manufacturing method, each joint surface of the front two members only needs to be coated with a metal material not limited to Al material. Further, the multilayer film has a structure in which Ni layers and Al layers are alternately stacked, and the Al layer contains B (boron). As a result, the multilayer film (ie, the bonding layer) after the reaction becomes a compound of AI and Ni to which B is added, and has increased ductility compared to a film to which B is not added. By increasing the ductility of the bonding layer, generation of cracks in the bonding layer is suppressed.

上記した各々の製造方法において、Ａｌ材又はＡｌ層とは、Ａｌ又はＡｌ合金で構成された材料又は層を意味し、Ａｌのみで構成された材料又は層に限定されるものではない。Ｎｉ層、Ｔｉ層及びＳｉ層についても同様である。 In each of the above manufacturing methods, the Al material or Al layer means a material or layer made of Al or an Al alloy, and is not limited to a material or layer made only of Al. The same applies to the Ni layer, Ti layer, and Si layer.

実施例１の半導体装置１０の構造を模式的に示す断面図。1 is a cross-sectional view schematically showing the structure of a semiconductor device 10 of Example 1. FIG. 実施例１の半導体装置１０の製造方法の一例であって、Ｎｉ層３２とＡｌ層３４とが交互に積層された多層膜３０ｘを使用した場合を示す。This is an example of a method for manufacturing the semiconductor device 10 of Example 1, in which a multilayer film 30x in which Ni layers 32 and Al layers 34 are alternately stacked is used. 実施例１の半導体装置１０の製造方法の一変形例であって、多層膜３０ｘが半導体素子１２に予め設けられた場合を示す。This is a modified example of the method for manufacturing the semiconductor device 10 of Example 1, in which a multilayer film 30x is provided on the semiconductor element 12 in advance. 実施例１の半導体装置１０の製造方法の一変形例であって、多層膜３０ｘが絶縁回路基板２０に予め設けられた場合を示す。This is a modification of the method for manufacturing the semiconductor device 10 of Example 1, in which a multilayer film 30x is provided on the insulating circuit board 20 in advance. 実施例１の半導体装置１０の製造方法の一変形例であって、Ｔｉ層１３２とＳｉ層１３４とが交互に積層された多層膜１３０ｘを使用した場合を示す。This is a modified example of the method for manufacturing the semiconductor device 10 of Example 1, in which a multilayer film 130x in which Ti layers 132 and Si layers 134 are alternately stacked is used. 実施例２の半導体装置１０Ａの構造を模式的に示す断面図。3 is a cross-sectional view schematically showing the structure of a semiconductor device 10A of Example 2. FIG. 実施例２の半導体装置１０Ａの製造方法の一例を示す。An example of a method for manufacturing the semiconductor device 10A of Example 2 is shown.

（実施例１）図面を参照して、実施例１の半導体装置１０とその製造方法について説明する。図１に示すように、半導体装置１０は、半導体素子１２と絶縁回路基板２０とを備えており、それらの間が接合層３０を介して接合されている。なお、半導体素子１２及び絶縁回路基板２０は、半導体装置１０を構成する複数の部材の一部である。本明細書で開示する技術は、半導体素子１２と絶縁回路基板２０に限られず、半導体装置１０を構成する他の二つの部材（図示省略）にも、同様に適用することができる。さらに、本明細書で開示する技術は、半導体装置１０に限られず、物理的及び電気的に接合された二つの部材を有する限りにおいて、様々な電気デバイスにも採用することができる。 (Example 1) A semiconductor device 10 of Example 1 and its manufacturing method will be described with reference to the drawings. As shown in FIG. 1, the semiconductor device 10 includes a semiconductor element 12 and an insulated circuit board 20, which are bonded together via a bonding layer 30. Note that the semiconductor element 12 and the insulated circuit board 20 are part of a plurality of members that constitute the semiconductor device 10. The technology disclosed in this specification is not limited to the semiconductor element 12 and the insulated circuit board 20, but can be similarly applied to the other two members (not shown) that constitute the semiconductor device 10. Furthermore, the technology disclosed in this specification is not limited to the semiconductor device 10, but can be applied to various electrical devices as long as they have two members that are physically and electrically connected.

半導体素子１２は、パワー半導体素子であって、例えばダイオード、ＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field-Effect Transistor）、又は、ＩＧＢＴ（Insulated Gate Bipolar Transistor）であってよい。また、半導体素子１２の半導体基板は、例えばＳｉ基板、ＳｉＣ（炭化シリコン）基板、又は、ＧａＮ（窒化ガリウム）基板であってよい。半導体素子１２の具体的な構成については、特に限定されない。 The semiconductor element 12 is a power semiconductor element, and may be, for example, a diode, a MOSFET (Metal-Oxide-Semiconductor Field-Effect Transistor), or an IGBT (Insulated Gate Bipolar Transistor). Further, the semiconductor substrate of the semiconductor element 12 may be, for example, a Si substrate, a SiC (silicon carbide) substrate, or a GaN (gallium nitride) substrate. The specific configuration of the semiconductor element 12 is not particularly limited.

絶縁回路基板２０は、セラミック基板２２と、セラミック基板２２の一面に設けられた内側導体板２４と、セラミック基板２２の他面に設けられた外側導体板２６とを備える。特に限定されないが、セラミック基板２２は、ＳｉＮ（窒化シリコン）で構成されており、内側導体板２４及び外側導体板２６は、Ｃｕ（銅）で構成されている。絶縁回路基板２０は、例えばＤＢＣ（Direct Bonded Copper）基板や、ＡＭＢ（Active Metal Braze Copper）基板であってもよい。 The insulated circuit board 20 includes a ceramic substrate 22, an inner conductor plate 24 provided on one surface of the ceramic substrate 22, and an outer conductor plate 26 provided on the other surface of the ceramic substrate 22. Although not particularly limited, the ceramic substrate 22 is made of SiN (silicon nitride), and the inner conductor plate 24 and the outer conductor plate 26 are made of Cu (copper). The insulated circuit board 20 may be, for example, a DBC (Direct Bonded Copper) board or an AMB (Active Metal Braze Copper) board.

接合層３０は、半導体素子１２と絶縁回路基板２０との間に位置しており、ＡｌとＮｉとの化合物（即ち、Ｎｉ－Ａｌ系金属間化合物）で構成されている。Ｎｉ－Ａｌ系金属間化合物の具体的な組成については、特に限定されないが、例えばＡｌＮｉであってよい。Ｎｉ－Ａｌ系金属間化合物は、比較的に高い融点を有するので、半導体装置１０が高温下で動作する場合であっても、半導体素子１２と絶縁回路基板２０との間の接合は安定して維持される。ここで、接合層３０の厚みについては、一例ではあるが、１～５０マイクロメートルとすることができる。なお、他の実施形態として、接合層３０は、ＴｉとＳｉとの化合物（即ち、Ｔｉ－Ｓｉ系金属間化合物）で構成されてもよい。この場合でも、Ｔｉ－Ｓｉ系金属間化合物の具体的な組成については特に限定されないが、例えばＴｉＳｉ及び／又はＴｉ５Ｓｉ４であってよい。 The bonding layer 30 is located between the semiconductor element 12 and the insulated circuit board 20, and is made of a compound of Al and Ni (ie, a Ni--Al intermetallic compound). The specific composition of the Ni--Al intermetallic compound is not particularly limited, but may be AlNi, for example. Since the Ni-Al intermetallic compound has a relatively high melting point, the bond between the semiconductor element 12 and the insulating circuit board 20 is stable even when the semiconductor device 10 operates at high temperatures. maintained. Here, the thickness of the bonding layer 30 may be 1 to 50 micrometers, as an example. Note that, as another embodiment, the bonding layer 30 may be made of a compound of Ti and Si (ie, a Ti-Si based intermetallic compound). Even in this case, the specific composition of the Ti--Si intermetallic compound is not particularly limited, but may be, for example, TiSi and/or Ti 5 Si 4 .

接合層３０と半導体素子１２との間には、バッファ層４０が設けられている。本実施例におけるバッファ層４０は、Ａｌ材で構成されている。Ａｌ材は、比較的に高い延性を有する。従って、バッファ層４０がＡｌ材で構成されていると、接合層３０と半導体素子１２との間で応力を緩和するように機能する。同様に、接合層３０と内側導体板２４との間にも、バッファ層４２が設けられている。このバッファ層４２についても、Ａｌ材で構成されており、接合層３０と内側導体板２４との間で応力を緩和するように機能する。なお、バッファ層４０、４２の各厚みは、１マイクロメートル以上であるとよく、それによって応力を緩和する機能を十分に発揮することができる。他の実施形態として、バッファ層４０、４２は、Ｚｎ（亜鉛）材、Ｃｕ材、Ａｇ（銀）材で構成されてもよい。これらの材料についても、比較的に高い延性を有しているので、Ａｌ材の場合と同じく、バッファ層４０、４２は応力を緩和する機能を発揮することができる。また、これらの金属材料の融点は、Ｓｉ（錫）の融点（２３２℃）よりも高いことから、例えばはんだ付けで組み付けられた製品と比較して、半導体装置１０が高温下で動作することを可能とする。 A buffer layer 40 is provided between the bonding layer 30 and the semiconductor element 12. The buffer layer 40 in this embodiment is made of Al material. Al material has relatively high ductility. Therefore, when the buffer layer 40 is made of Al material, it functions to relieve stress between the bonding layer 30 and the semiconductor element 12. Similarly, a buffer layer 42 is also provided between the bonding layer 30 and the inner conductor plate 24. This buffer layer 42 is also made of Al material and functions to relieve stress between the bonding layer 30 and the inner conductor plate 24. Note that the thickness of each of the buffer layers 40 and 42 is preferably 1 micrometer or more, so that the function of relieving stress can be fully exhibited. As another embodiment, the buffer layers 40 and 42 may be made of Zn (zinc) material, Cu material, or Ag (silver) material. Since these materials also have relatively high ductility, the buffer layers 40 and 42 can function to relieve stress, as in the case of the Al material. Furthermore, since the melting points of these metal materials are higher than the melting point of Si (tin) (232°C), the semiconductor device 10 operates at higher temperatures than, for example, products assembled by soldering. possible.

次に、図２を参照して、半導体装置１０の製造方法について説明する。図２に示すように、半導体装置１０の製造方法では、先ず、半導体素子１２の接合面１２ａと、絶縁回路基板２０の接合面２０ａとの間に、多層膜３０ｘを配置する。なお、図２では、図示の明瞭化を目的として、三つの部材１２、２０、３０ｘの間に隙間が設けられているが、実際は、それら三つの部材１２、２０、３０ｘは互いに接触するように重畳配置される。 Next, a method for manufacturing the semiconductor device 10 will be described with reference to FIG. As shown in FIG. 2, in the method for manufacturing the semiconductor device 10, first, a multilayer film 30x is placed between the bonding surface 12a of the semiconductor element 12 and the bonding surface 20a of the insulated circuit board 20. In FIG. 2, a gap is provided between the three members 12, 20, and 30x for the purpose of clarity of illustration, but in reality, these three members 12, 20, and 30x are in contact with each other. are arranged in an overlapping manner.

半導体素子１２の接合面１２ａには、Ａｌ材で構成されたバッファ層４０が予め設けられている。絶縁回路基板２０の接合面２０ａにも、Ａｌ材で構成されたバッファ層４２が予め設けられている。バッファ層４０、４２の各厚みは、特に限定されないが、例えば１マイクロメートル以上とすることができる。また、バッファ層４０と半導体素子１２との間や、バッファ層４２と絶縁回路基板２０との間には、Ａｌの拡散を防止するための金属バリア層が設けられてもよい。この場合、金属バリア層は、例えばＣｒ（クロム）やＴｉを用いて構成することができる。 A buffer layer 40 made of Al material is provided in advance on the bonding surface 12a of the semiconductor element 12. Also on the bonding surface 20a of the insulated circuit board 20, a buffer layer 42 made of Al material is provided in advance. Although the thickness of each of the buffer layers 40 and 42 is not particularly limited, it can be, for example, 1 micrometer or more. Further, a metal barrier layer may be provided between the buffer layer 40 and the semiconductor element 12 or between the buffer layer 42 and the insulated circuit board 20 to prevent diffusion of Al. In this case, the metal barrier layer can be made of, for example, Cr (chromium) or Ti.

多層膜３０ｘは、Ｎｉ層３２とＡｌ層３４とが交互に積層された構造を有しており、自己伝播発熱反応を示す多層膜である。ここで、本実施例における多層膜３０ｘでは、表裏に位置する各最外層がＮｉ層３２となるように、Ｎｉ層３２とＡｌ層３４とが交互に積層されている。多層膜３０ｘのその他の構成については、特に限定されない。一例ではあるが、本実施例における多層膜３０ｘでは、Ｎｉ層３２が４０ナノメートルの厚みを有しており、Ａｌ層３４が６０ナノメートルの厚みを有しており、Ｎｉ層３２とＡｌ層３４とがそれぞれ３００層ずつ積層されている。 The multilayer film 30x has a structure in which Ni layers 32 and Al layers 34 are alternately laminated, and is a multilayer film that exhibits a self-propagating exothermic reaction. Here, in the multilayer film 30x in this embodiment, Ni layers 32 and Al layers 34 are alternately laminated so that the Ni layers 32 are the outermost layers located on the front and back sides. Other configurations of the multilayer film 30x are not particularly limited. Although this is an example, in the multilayer film 30x in this example, the Ni layer 32 has a thickness of 40 nanometers, the Al layer 34 has a thickness of 60 nanometers, and the Ni layer 32 and the Al layer 34 are laminated with 300 layers each.

次に、多層膜３０ｘを自己伝播発熱反応させることによって、半導体素子１２と絶縁回路基板２０との間を互いに接合する。多層膜３０ｘを自己伝播発熱反応させる具体的な方法は、特に限定されない。例えば、真空下（例えば５×１０－４Ｐａ）あるいは、不活性ガス（例えばＮ２やＡｒ）雰囲気下において、多層膜３０ｘに電圧（例えば２０ボルト）を印加することにより、多層膜３０ｘを自己伝播発熱反応させることができる。あるいは、多層膜３０ｘに機械的な刺激を与えることでも、多層膜３０ｘを自己伝播発熱反応させることができる。あるいは、多層膜３０ｘにレーザ光を照射することでも、多層膜３０ｘを自己伝播発熱反応させることができる。なお、多層膜３０ｘの自己伝播発熱反応は、常温で行うことができるが、例えば多層膜３０ｘの厚みが比較的に小さいときなど、多層膜３０ｘによる発熱量が不足する場合には、予備的又は補助的に多層膜３０ｘを加熱してもよい。 Next, the semiconductor element 12 and the insulated circuit board 20 are bonded to each other by subjecting the multilayer film 30x to a self-propagating exothermic reaction. A specific method for causing the multilayer film 30x to undergo a self-propagating exothermic reaction is not particularly limited. For example, by applying a voltage (for example, 20 volts) to the multilayer film 30x in a vacuum (for example, 5 × 10 -4 Pa) or in an inert gas (for example, N 2 or Ar) atmosphere, the multilayer film 30x becomes self-contained. A propagating exothermic reaction can be caused. Alternatively, the multilayer film 30x can be caused to undergo a self-propagating exothermic reaction by applying mechanical stimulation to the multilayer film 30x. Alternatively, the multilayer film 30x can be caused to undergo a self-propagating exothermic reaction by irradiating the multilayer film 30x with laser light. Note that the self-propagating exothermic reaction of the multilayer film 30x can be carried out at room temperature, but if the amount of heat generated by the multilayer film 30x is insufficient, for example when the thickness of the multilayer film 30x is relatively small, preliminary or The multilayer film 30x may be heated auxiliary.

多層膜３０ｘを自己伝播発熱反応させると、多層膜３０ｘの内部では、互いに隣接するＮｉ層３２とＡｌ層３４とが反応することで、Ｎｉ－Ａｌ系金属間化合物の生成が生じる。これにより、反応後の多層膜３０ｘは、Ｎｉ－Ａｌ系金属間化合物で構成された接合層３０（図１参照）となり、半導体素子１２と絶縁回路基板２０との間が接合される。ここで、前述したように、多層膜３０ｘの最外層にはそれぞれＮｉ層３２が位置しており、それらのＮｉ層３２には、Ａｌ材で構成されたバッファ層４０、４２がそれぞれ接触している。従って、多層膜３０ｘが自己伝播発熱反応するときに、それと並行して、多層膜３０ｘの最外層を構成するＮｉ層３２は、バッファ層４０、４２のＡｌ材と反応して化合物（即ち、Ｎｉ－Ａｌ系金属間化合物）を生成する。その結果、反応後の多層膜３０ｘ（即ち、接合層３０）は、半導体素子１２及び絶縁回路基板２０のそれぞれに強固に結合され、剥離やボイドといった界面における欠陥の発生が抑制される。 When the multilayer film 30x undergoes a self-propagating exothermic reaction, the Ni layer 32 and the Al layer 34 adjacent to each other react with each other inside the multilayer film 30x, thereby generating a Ni-Al intermetallic compound. As a result, the multilayer film 30x after the reaction becomes a bonding layer 30 (see FIG. 1) made of a Ni--Al intermetallic compound, and the semiconductor element 12 and the insulated circuit board 20 are bonded to each other. Here, as described above, the Ni layers 32 are located in the outermost layers of the multilayer film 30x, and the buffer layers 40 and 42 made of Al material are in contact with the Ni layers 32, respectively. There is. Therefore, when the multilayer film 30x undergoes a self-propagating exothermic reaction, the Ni layer 32 constituting the outermost layer of the multilayer film 30x reacts with the Al material of the buffer layers 40 and 42 to form a compound (i.e., Ni -Al-based intermetallic compounds). As a result, the multilayer film 30x (that is, the bonding layer 30) after the reaction is firmly bonded to each of the semiconductor element 12 and the insulated circuit board 20, and the occurrence of defects such as peeling and voids at the interface is suppressed.

前述したように、バッファ層４０、４２の厚みは、例えば１マイクロメートル以上であって、比較的に大きい。従って、上記した接合の後でも、接合層３０と半導体素子１２との間、及び、接合層３０と絶縁回路基板２０との間には、Ａｌ材で構成されたバッファ層４０、４２が残存する。これにより、バッファ層４０、４２は、製造段階において接合性を高めるという効果を奏するだけでなく、完成後の半導体装置１０においても、応力を緩和するという効果を奏することができる。 As mentioned above, the thickness of the buffer layers 40 and 42 is relatively large, for example, 1 micrometer or more. Therefore, even after the above-described bonding, the buffer layers 40 and 42 made of Al material remain between the bonding layer 30 and the semiconductor element 12 and between the bonding layer 30 and the insulating circuit board 20. . Thereby, the buffer layers 40 and 42 not only have the effect of improving bonding properties in the manufacturing stage, but also have the effect of relieving stress in the semiconductor device 10 after completion.

図２に示したように、多層膜３０ｘは、独立した部材として用意することができる。しかしながら、図３に示すように、多層膜３０ｘは、半導体素子１２に予め設けられていてもよい。この場合、多層膜３０ｘを自己伝播発熱反応させたときに、多層膜３０ｘの最外層に位置するＮｉ層３２は、絶縁回路基板２０に設けられたバッファ層４２のみと化合物を生成する。あるいは、図４に示すように、多層膜３０ｘは、絶縁回路基板２０上に予め設けられていてもよい。この場合、多層膜３０ｘを自己伝播発熱反応させたときに、多層膜３０ｘの最外層に位置するＮｉ層３２は、半導体素子１２に設けられたバッファ層４２のみと化合物を生成する。いずれの場合においても、多層膜３０ｘは、例えばスパッタリングによって成膜することができる。 As shown in FIG. 2, the multilayer film 30x can be provided as an independent member. However, as shown in FIG. 3, the multilayer film 30x may be provided on the semiconductor element 12 in advance. In this case, when the multilayer film 30x undergoes a self-propagating exothermic reaction, the Ni layer 32 located at the outermost layer of the multilayer film 30x forms a compound with only the buffer layer 42 provided on the insulated circuit board 20. Alternatively, as shown in FIG. 4, the multilayer film 30x may be provided on the insulating circuit board 20 in advance. In this case, when the multilayer film 30x undergoes a self-propagating exothermic reaction, the Ni layer 32 located at the outermost layer of the multilayer film 30x forms a compound with only the buffer layer 42 provided on the semiconductor element 12. In either case, the multilayer film 30x can be formed by sputtering, for example.

図５に示すように、上記した製造方法の一変形例として、多層膜１３０ｘは、Ｔｉ層１３２とＳｉ層１３４とが交互に積層された構造を有してもよい。この場合でも、多層膜１３０ｘは、自己伝播発熱反応を示すことができる。なお、この多層膜１３０ｘでは、表裏に位置する各最外層がＴｉ層１３２となるように、Ｔｉ層１３２とＳｉ層１３４とが交互に積層されるとよい。このような構成によっても、多層膜１３０ｘの内部では、互いに隣接するＴｉ層１３２とＳｉ層１３４とが反応することで、Ｔｉ－Ｓｉ系金属間化合物の生成が生じる。さらにそれと並行して、多層膜１３０ｘの最外層を構成するＴｉ層１３２は、バッファ層４０、４２のＡｌ材と反応して化合物（即ち、Ｔｉ－Ａｌ系金属間化合物）を生成する。その結果、反応後の多層膜１３０ｘは、半導体素子１２及び絶縁回路基板２０のそれぞれと強固に結合され、剥離やボイドといった界面における欠陥の発生が抑制される。 As shown in FIG. 5, as a modification of the above manufacturing method, the multilayer film 130x may have a structure in which Ti layers 132 and Si layers 134 are alternately stacked. Even in this case, the multilayer film 130x can exhibit a self-propagating exothermic reaction. In this multilayer film 130x, it is preferable that Ti layers 132 and Si layers 134 are alternately stacked so that the Ti layers 132 are the outermost layers located on the front and back sides. Even with this configuration, inside the multilayer film 130x, the mutually adjacent Ti layer 132 and Si layer 134 react to generate a Ti-Si intermetallic compound. Furthermore, in parallel with this, the Ti layer 132 constituting the outermost layer of the multilayer film 130x reacts with the Al material of the buffer layers 40 and 42 to generate a compound (ie, a Ti-Al intermetallic compound). As a result, the multilayer film 130x after the reaction is firmly bonded to each of the semiconductor element 12 and the insulated circuit board 20, and the occurrence of defects such as peeling and voids at the interface is suppressed.

一例ではあるが、多層膜１３０ｘは、Ｔｉ層１３２が１３．５ナノメートルの厚みを有し、Ｓｉ層１３４が１１．５ナノメートルの厚みを有し、Ｔｉ層１３２とＳｉ層１３４とがそれぞれ８０層ずつ積層されてもよい。また、この多層膜１３０ｘについても、前述した多層膜３０ｘと同じく、独立した部材で用意されてもよいし、半導体素子１２又は絶縁回路基板２０に対して予め設けられていてもよい。 As an example, in the multilayer film 130x, the Ti layer 132 has a thickness of 13.5 nanometers, the Si layer 134 has a thickness of 11.5 nanometers, and the Ti layer 132 and the Si layer 134 each have a thickness of 13.5 nanometers. 80 layers each may be laminated. Further, this multilayer film 130x may also be prepared as an independent member like the multilayer film 30x described above, or may be provided in advance on the semiconductor element 12 or the insulated circuit board 20.

（実施例２）次に、実施例２の半導体装置１０Ａとその製造方法について説明する。図６に示すように、本実施例の半導体装置１０Ａもまた、半導体素子１２と絶縁回路基板２０とを備えており、それらの間が接合層２３０を介して接合されている。半導体素子１２と絶縁回路基板２０については、実施例１と共通していることから、ここでは重複する説明を省略する。 (Example 2) Next, the semiconductor device 10A of Example 2 and its manufacturing method will be described. As shown in FIG. 6, the semiconductor device 10A of this embodiment also includes a semiconductor element 12 and an insulated circuit board 20, which are bonded together via a bonding layer 230. Since the semiconductor element 12 and the insulated circuit board 20 are the same as those in the first embodiment, a redundant explanation will be omitted here.

接合層２３０は、半導体素子１２と絶縁回路基板２０との間に位置しており、ＡｌとＮｉとの化合物（即ち、Ｎｉ－Ａｌ系金属間化合物）で構成されている。但し、本実施例における接合層２３０では、Ｂ（ボロン）が添加されており、実施例１における接合層３０よりも高い延性を有する。即ち、Ｂが未添加のＮｉ－Ａｌ系金属間化合物は、脆性破壊の挙動を示すのに対して、Ｂが添加されたＮｉ－Ａｌ系金属間化合物は、延性破壊の挙動を示す。接合層２３０が比較的に高い延性を示すことで、接合層２３０やその周辺におけるクラックの発生が効果的に抑制される。ここで、接合層２３０中のＢの濃度は、特に限定されないが、０．１重量パーセントとすることができる。 The bonding layer 230 is located between the semiconductor element 12 and the insulated circuit board 20, and is made of a compound of Al and Ni (ie, a Ni--Al intermetallic compound). However, the bonding layer 230 in this embodiment has B (boron) added thereto, and has higher ductility than the bonding layer 30 in the first embodiment. That is, a Ni-Al based intermetallic compound to which B is not added exhibits brittle fracture behavior, whereas a Ni-Al based intermetallic compound to which B is added exhibits ductile fracture behavior. Since the bonding layer 230 exhibits relatively high ductility, the occurrence of cracks in and around the bonding layer 230 is effectively suppressed. Here, the concentration of B in the bonding layer 230 is not particularly limited, but may be 0.1 weight percent.

本実施例においても、接合層２３０と半導体素子１２との間、及び、接合層２３０と半導体素子１２との絶縁回路基板２０との間には、バッファ層２４０、２４２がそれぞれ設けられている。但し、このバッファ層２４０、２４２は、特に限定されないが、Ｓｎ材で構成されている。本実施例の半導体装置１０では、接合層２３０が比較的に高い延性を有しており、それによって接合層２３０やその周辺における欠陥（クラック等）の発生が抑制される。従って、バッファ層２４０、２４２には、Ｓｎ材を採用することができる。しかしながら、バッファ層２４０、２４２は、Ｓｎ材に限定されず、Ａｌ材、Ｚｎ材、Ｃｕ材、Ａｇ材といった、他の金属材料を用いることもできる。 Also in this embodiment, buffer layers 240 and 242 are provided between the bonding layer 230 and the semiconductor element 12 and between the bonding layer 230 and the insulated circuit board 20 of the semiconductor element 12, respectively. However, the buffer layers 240 and 242 are made of Sn material, although not particularly limited thereto. In the semiconductor device 10 of this embodiment, the bonding layer 230 has relatively high ductility, which suppresses the occurrence of defects (such as cracks) in the bonding layer 230 and its surroundings. Therefore, Sn material can be used for the buffer layers 240 and 242. However, the buffer layers 240 and 242 are not limited to Sn material, and other metal materials such as Al material, Zn material, Cu material, and Ag material can also be used.

次に、図７を参照して、本実施例の半導体装置１０Ａの製造方法について説明する。図７に示すように、この製造方法では、先ず、半導体素子１２の接合面１２ａと、絶縁回路基板２０の接合面２０ａとの間に、多層膜２３０ｘを配置する。なお、図７では、図示の明瞭化を目的として、三つの部材１２、２０、２３０ｘの間に隙間が設けられているが、実際は、それら三つの部材１２、２０、２３０ｘは互いに接触するように重畳配置される。 Next, with reference to FIG. 7, a method for manufacturing the semiconductor device 10A of this example will be described. As shown in FIG. 7, in this manufacturing method, first, a multilayer film 230x is placed between the bonding surface 12a of the semiconductor element 12 and the bonding surface 20a of the insulated circuit board 20. In FIG. 7, a gap is provided between the three members 12, 20, 230x for the purpose of clarity of illustration, but in reality, these three members 12, 20, 230x are in contact with each other. are arranged in an overlapping manner.

半導体素子１２の接合面１２ａには、Ｓｎ材で構成されたバッファ層４０が予め設けられている。絶縁回路基板２０の接合面２０ａにも、Ｓｎ材で構成されたバッファ層４２が予め設けられている。バッファ層２４０、２４２の各厚みは、特に限定されないが、例えば１マイクロメートル以上とすることができる。なお、バッファ層２４０、２４２は、前述したように、Ａｌ材といった他の金属材料で構成されてもよい。バッファ層２４０、２４２がＡｌ材で構成される場合は、バッファ層２４０と半導体素子１２との間や、バッファ層２４２と絶縁回路基板２０との間に、例えばＣｒ（クロム）やＴｉを用いて構成された金属バリア層がさらに設けられてもよい。 A buffer layer 40 made of Sn material is provided in advance on the bonding surface 12a of the semiconductor element 12. Also on the bonding surface 20a of the insulated circuit board 20, a buffer layer 42 made of Sn material is provided in advance. Although the thickness of each of the buffer layers 240 and 242 is not particularly limited, it can be, for example, 1 micrometer or more. Note that the buffer layers 240 and 242 may be made of other metal materials such as Al material, as described above. When the buffer layers 240 and 242 are made of Al material, for example, Cr (chromium) or Ti is used between the buffer layer 240 and the semiconductor element 12 or between the buffer layer 242 and the insulating circuit board 20. A structured metal barrier layer may further be provided.

多層膜２３０ｘは、Ｎｉ層２３２とＡｌ層２３４とが交互に積層された構造を有しており、自己伝播発熱反応を示す多層膜である。また、Ａｌ層２３４には、Ｂが含有されている。多層膜２３０ｘのその他の構成については、特に限定されない。一例ではあるが、本実施例における多層膜２３０ｘでは、Ｎｉ層２３２が４０ナノメートルの厚みを有しており、Ａｌ層２３４が６０ナノメートルの厚みを有しており、Ｎｉ層２３２とＡｌ層２３４とがそれぞれ３００層ずつ積層されている。多層膜２３０ｘは、スパッタリングによって成膜することができる。この場合、Ａｌ層２３４を成膜するためのターゲットには、０．３２重量パーセントの濃度でＢを含有するＡｌ材を用いることができる。また、特に限定されないが、本実施例における多層膜２３０ｘにおいても、表裏に位置する各最外層はＮｉ層３２となっている。 The multilayer film 230x has a structure in which Ni layers 232 and Al layers 234 are alternately laminated, and is a multilayer film that exhibits a self-propagating exothermic reaction. Further, the Al layer 234 contains B. Other configurations of the multilayer film 230x are not particularly limited. Although this is an example, in the multilayer film 230x in this example, the Ni layer 232 has a thickness of 40 nanometers, the Al layer 234 has a thickness of 60 nanometers, and the Ni layer 232 and the Al layer 234 are laminated with 300 layers each. The multilayer film 230x can be formed by sputtering. In this case, an Al material containing B at a concentration of 0.32 weight percent can be used as a target for forming the Al layer 234. Further, although not particularly limited, in the multilayer film 230x in this embodiment, each of the outermost layers located on the front and back sides is the Ni layer 32.

次に、多層膜２３０ｘを自己伝播発熱反応させることによって、半導体素子１２と絶縁回路基板２０との間を互いに接合する。多層膜２３０ｘの自己伝播発熱反応は、例えば実施例１と同様に行うことができ、その具体的な方法は特に限定されない。多層膜２３０ｘを自己伝播発熱反応させると、多層膜２３０ｘの内部では、互いに隣接するＮｉ層３２とＡｌ層３４とが反応することで、Ｎｉ－Ａｌ系金属間化合物の生成が生じる。これにより、反応後の多層膜２３０ｘは、Ｎｉ－Ａｌ系金属間化合物で構成された接合層２３０（図６参照）となり、半導体素子１２と絶縁回路基板２０との間が接合される。本実施例では、多層膜２３０ｘのＡｌ層２３４にＢが含有されていたので、接合層２３０を構成するＮｉ－Ａｌ系金属間化合物にもＢが含有されている。前述したように、Ａｌ層２３４の成膜に０．３２重量パーセントの濃度でＢを含有するターゲットを使用した場合、反応後の多層膜２３０ｘ（即ち、接合層２３０）には、０．１重量パーセントの濃度でＢが含有されることが確認されている。 Next, the semiconductor element 12 and the insulated circuit board 20 are bonded to each other by subjecting the multilayer film 230x to a self-propagating exothermic reaction. The self-propagating exothermic reaction of the multilayer film 230x can be performed, for example, in the same manner as in Example 1, and the specific method is not particularly limited. When the multilayer film 230x undergoes a self-propagating exothermic reaction, the Ni layer 32 and the Al layer 34 adjacent to each other react with each other inside the multilayer film 230x, thereby generating a Ni-Al intermetallic compound. As a result, the multilayer film 230x after the reaction becomes a bonding layer 230 (see FIG. 6) made of a Ni--Al intermetallic compound, and the semiconductor element 12 and the insulated circuit board 20 are bonded to each other. In this example, since the Al layer 234 of the multilayer film 230x contains B, the Ni--Al intermetallic compound constituting the bonding layer 230 also contains B. As described above, when a target containing B at a concentration of 0.32 weight percent is used to form the Al layer 234, the multilayer film 230x (i.e., the bonding layer 230) after the reaction has a concentration of 0.1 weight percent. It has been confirmed that B is contained at a concentration of 1.5%.

以上のように、実施例２の製造方法では、多層膜２３０ｘのＡｌ層２３４にＢが含有されている。これにより、反応後の多層膜２３０ｘ（即ち、接合層２３０）は、ＡＩとＮｉとの化合物にＢが添加されたものとなり、Ｂが添加されていないものと比較して延性が高まる。接合層２３０の延性が高まることで、接合層２３０やその周辺に生じる応力が緩和され、クラックといった欠陥の発生が有意に抑制される。 As described above, in the manufacturing method of Example 2, B is contained in the Al layer 234 of the multilayer film 230x. As a result, the multilayer film 230x (ie, the bonding layer 230) after the reaction becomes a compound of AI and Ni to which B is added, and has increased ductility compared to a film to which B is not added. By increasing the ductility of the bonding layer 230, the stress generated in and around the bonding layer 230 is relaxed, and the occurrence of defects such as cracks is significantly suppressed.

以上、本明細書が開示する技術の具体例を詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。本明細書、又は、図面に説明した技術要素は、単独で、あるいは各種の組合せによって技術的有用性を発揮するものであり、出願時の請求項に記載の組合せに限定されるものではない。また、本明細書又は図面に例示した技術は、複数の目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。 Although specific examples of the technology disclosed in this specification have been described above in detail, these are merely examples and do not limit the scope of the claims. The techniques described in the claims include various modifications and changes to the specific examples illustrated above. The technical elements described in this specification or the drawings exhibit technical utility alone or in various combinations, and are not limited to the combinations described in the claims as filed. Further, the techniques illustrated in this specification or the drawings can achieve multiple objectives simultaneously, and achieving one of the objectives has technical utility in itself.

１０、１０Ａ：半導体装置
１２：半導体素子
２０：絶縁回路基板
３０、２３０：接合層
３０ｘ、１３０ｘ、２３０ｘ：多層膜
４０、４２、２４０、２４２：バッファ層 10, 10A: Semiconductor device 12: Semiconductor element 20: Insulated circuit board 30, 230: Bonding layer 30x, 130x, 230x: Multilayer film 40, 42, 240, 242: Buffer layer

Claims (2)

互いに接合された二つの部材を含む電気デバイスの製造方法であり、
前記二つの部材の各接合面の間に、自己伝播発熱反応を示す多層膜を配置する工程と、
前記多層膜を自己伝播発熱反応させることによって、前記二つの部材を互いに接合する工程と、
を備え、
前記二つの部材の各接合面は、Ａｌ材で被覆されており、
前記多層膜は、最外層がＮｉ層となるようにＮｉ層とＡｌ層とが交互に積層された構造、又は、最外層がＴｉ層となるようにＴｉ層とＳｉ層とが交互に積層された構造を有し、
前記接合する工程では、前記多層膜の自己伝播発熱反応と並行して、前記多層膜の最外層を構成するＮｉ層又はＴｉ層が、前記接合面を被覆する前記Ａｌ材と反応して化合物を生成し、
前記Ａｌ材の厚みは、前記接合する工程の後において前記化合物で構成された層と前記二つの部材のそれぞれとの間に前記Ａｌ材が残存する厚みである、
製造方法。 A method of manufacturing an electrical device including two members joined to each other,
a step of arranging a multilayer film exhibiting a self-propagating exothermic reaction between each joint surface of the two members;
bonding the two members to each other by subjecting the multilayer film to a self-propagating exothermic reaction;
Equipped with
Each joint surface of the two members is covered with an Al material,
The multilayer film has a structure in which Ni layers and Al layers are alternately laminated so that the outermost layer is a Ni layer, or a structure in which Ti layers and Si layers are alternately laminated so that the outermost layer is a Ti layer. It has a structure that
In the bonding step, in parallel with the self-propagating exothermic reaction of the multilayer film, the Ni layer or Ti layer constituting the outermost layer of the multilayer film reacts with the Al material covering the bonding surface to form a compound. generate ,
The thickness of the Al material is the thickness at which the Al material remains between the layer made of the compound and each of the two members after the joining step.
Production method. 前記多層膜は、前記Ｎｉ層と前記Ａｌ層とが交互に積層された前記構造を有するとともに、前記Ａｌ層にはＢが含有されている、請求項１に記載の製造方法。 2. The manufacturing method according to claim 1 , wherein the multilayer film has the structure in which the Ni layer and the Al layer are alternately stacked, and the Al layer contains B.
JP2020023128A 2020-02-14 2020-02-14 Method of manufacturing electrical devices Active JP7421189B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2020023128A JP7421189B2 (en) 2020-02-14 2020-02-14 Method of manufacturing electrical devices

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2020023128A JP7421189B2 (en) 2020-02-14 2020-02-14 Method of manufacturing electrical devices

Publications (2)

Publication Number Publication Date
JP2021127274A JP2021127274A (en) 2021-09-02
JP7421189B2 true JP7421189B2 (en) 2024-01-24

Family

ID=77487856

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020023128A Active JP7421189B2 (en) 2020-02-14 2020-02-14 Method of manufacturing electrical devices

Country Status (1)

Country Link
JP (1) JP7421189B2 (en)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006528556A (en) 2003-07-23 2006-12-21 ジョンズ ホプキンス ユニバーシティ Bonding method using reactive multilayer foil with enhanced control of melt bonding material
JP2010185665A (en) 2009-02-10 2010-08-26 Kobe Steel Ltd Material for x-ray transmission window, and x-ray transmission window with the material
JP2015085352A (en) 2013-10-30 2015-05-07 公立大学法人兵庫県立大学 Device joint method and package device
JP2015514581A (en) 2012-03-02 2015-05-21 スネクマ Method of joining two metal parts by brazing welding
JP2015116574A (en) 2013-12-16 2015-06-25 公立大学法人兵庫県立大学 Reactive multilayer film and joining method for device using the same
JP2015178676A (en) 2014-02-28 2015-10-08 富山県 Ni3Al GROUP Ti-Ni-Al SYSTEM INTERMETALLIC COMPOUND AND METHOD FOR MANUFACTURING THE SAME
JP2016048781A (en) 2014-08-26 2016-04-07 三菱マテリアル株式会社 Combination body, power module substrate with heat sink, heat sink, method for manufacturing combination body, method for manufacturing power module substrate with heat sink, and method for manufacturing heat sink
JP2017202952A (en) 2016-05-10 2017-11-16 株式会社神戸製鋼所 Self-heating type conjugation foil and manufacturing method therefor and conjugation method

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5340533A (en) * 1993-04-27 1994-08-23 Alfred University Combustion synthesis process utilizing an ignitable primer which is ignited after application of pressure

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006528556A (en) 2003-07-23 2006-12-21 ジョンズ ホプキンス ユニバーシティ Bonding method using reactive multilayer foil with enhanced control of melt bonding material
JP2010185665A (en) 2009-02-10 2010-08-26 Kobe Steel Ltd Material for x-ray transmission window, and x-ray transmission window with the material
JP2015514581A (en) 2012-03-02 2015-05-21 スネクマ Method of joining two metal parts by brazing welding
JP2015085352A (en) 2013-10-30 2015-05-07 公立大学法人兵庫県立大学 Device joint method and package device
JP2015116574A (en) 2013-12-16 2015-06-25 公立大学法人兵庫県立大学 Reactive multilayer film and joining method for device using the same
JP2015178676A (en) 2014-02-28 2015-10-08 富山県 Ni3Al GROUP Ti-Ni-Al SYSTEM INTERMETALLIC COMPOUND AND METHOD FOR MANUFACTURING THE SAME
JP2016048781A (en) 2014-08-26 2016-04-07 三菱マテリアル株式会社 Combination body, power module substrate with heat sink, heat sink, method for manufacturing combination body, method for manufacturing power module substrate with heat sink, and method for manufacturing heat sink
JP2017202952A (en) 2016-05-10 2017-11-16 株式会社神戸製鋼所 Self-heating type conjugation foil and manufacturing method therefor and conjugation method

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
自己伝播発熱素材を用いた瞬間はんだ接合技術，エレクトロニクス実装学会誌，日本，2015年，Vol.18,No.7，474-478

Also Published As

Publication number Publication date
JP2021127274A (en) 2021-09-02

Similar Documents

Publication Publication Date Title
JP6041469B2 (en) Method for forming high melting point solder layer
JP5523680B2 (en) Bonded body, semiconductor device, and manufacturing method of bonded body
JP5708961B2 (en) Manufacturing method of semiconductor device
WO2014030659A1 (en) Insulating substrate、multilayer ceramic insulating substrate, joined structure of power semiconductor device and insulating substrate, and power semiconductor module
US11712760B2 (en) Layered bonding material, semiconductor package, and power module
JP7421189B2 (en) Method of manufacturing electrical devices
WO2019026834A1 (en) Ceramic circuit board
JP4917375B2 (en) Power semiconductor module manufacturing method
WO2012164865A1 (en) Bonded structure
JP2019036603A (en) Bonding sheet and bonding structure
JP6156693B2 (en) Manufacturing method of semiconductor device
JP2019079957A (en) Power module
JP5733466B2 (en) Manufacturing method of semiconductor device
JP2014143342A (en) Semiconductor module and manufacturing method of the same
JP6327058B2 (en) Power module substrate with heat sink, method of manufacturing joined body, method of manufacturing power module substrate, and method of manufacturing power module substrate with heat sink
JP2017183360A (en) Manufacturing method of board for power module with heat sink
JP6819385B2 (en) Manufacturing method of semiconductor devices
JP6991885B2 (en) Semiconductor devices and their manufacturing methods
JP2019079958A (en) Power module
JP6354954B2 (en) Semiconductor device manufacturing method and semiconductor device
JP7320446B2 (en) Semiconductor device and its manufacturing method
JP2023500204A (en) Method for manufacturing metal-ceramic substrates, solder system, and metal-ceramic substrates manufactured by the method
JP2519402B2 (en) Method for manufacturing power semiconductor module substrate
JP6260941B2 (en) Manufacturing method of semiconductor device
JP2023506558A (en) Methods of producing metal-ceramic substrates and metal-ceramic substrates produced by such methods

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20201130

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20201130

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220708

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230711

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230718

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230828

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20231205

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20231228

R150 Certificate of patent or registration of utility model

Ref document number: 7421189

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150