JP7414073B2 - 半導体モジュール - Google Patents

半導体モジュール Download PDF

Info

Publication number
JP7414073B2
JP7414073B2 JP2021552285A JP2021552285A JP7414073B2 JP 7414073 B2 JP7414073 B2 JP 7414073B2 JP 2021552285 A JP2021552285 A JP 2021552285A JP 2021552285 A JP2021552285 A JP 2021552285A JP 7414073 B2 JP7414073 B2 JP 7414073B2
Authority
JP
Japan
Prior art keywords
protrusion
semiconductor element
gate runner
joint
semiconductor module
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2021552285A
Other languages
English (en)
Other versions
JPWO2021075220A1 (ja
Inventor
亨 山田
教文 山田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Publication of JPWO2021075220A1 publication Critical patent/JPWO2021075220A1/ja
Application granted granted Critical
Publication of JP7414073B2 publication Critical patent/JP7414073B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/492—Bases or plates or solder therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L24/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49544—Deformation absorbing parts in the lead frame plane, e.g. meanderline shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/142—Metallic substrates having insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5283—Cross-sectional geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/585—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries comprising conductive layers or plates or strips or rods or rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04034—Bonding areas specifically adapted for strap connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05655—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/32258—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic the layer connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331—Disposition
    • H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/33181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/35—Manufacturing methods
    • H01L2224/352—Mechanical processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/35—Manufacturing methods
    • H01L2224/358—Post-treatment of the connector
    • H01L2224/3583—Reworking
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/3701—Shape
    • H01L2224/37011—Shape comprising apertures or cavities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/3701—Shape
    • H01L2224/37012—Cross-sectional shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/3701—Shape
    • H01L2224/37012—Cross-sectional shape
    • H01L2224/37013—Cross-sectional shape being non uniform along the connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/37099—Material
    • H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/37117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/37124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/37099—Material
    • H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/37138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/37147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/37099—Material
    • H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/37138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/3716—Iron [Fe] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/4005—Shape
    • H01L2224/4009—Loop shape
    • H01L2224/40095—Kinked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/8412—Aligning
    • H01L2224/84136—Aligning involving guiding structures, e.g. spacers or supporting members
    • H01L2224/84138—Aligning involving guiding structures, e.g. spacers or supporting members the guiding structures being at least partially left in the finished device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/8434—Bonding interfaces of the connector
    • H01L2224/84345—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H01L2224/84801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/35—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Description

本発明は、半導体モジュールに関する。
半導体装置は、ＩＧＢＴ（Insulated Gate Bipolar Transistor）、パワーＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）、ＦＷＤ（Free Wheeling Diode）等の半導体素子が設けられた基板を有し、インバータ装置等に利用されている。
例えば、以下に示す特許文献１－３では、パワー半導体チップのエミッタ電極にリードフレームを半田接合した構造が提案されている。
特開２００１－１１０９５７号公報 特開２０１２－１４２５２１号公報 特開２０１８－１６３９３２号公報
この種の半導体モジュールにおいては、スイッチング動作に伴ってチップが発熱する。上記のようにパワー半導体チップの表面にリードフレームを半田接合した構造では、温度変化に伴って発生する内部応力の変動により、接合部分に歪みが生じるおそれがある。
本発明はかかる点に鑑みてなされたものであり、半田の厚みを確保しつつ、チップとリードフレーム間の応力集中を抑制することが可能な半導体モジュールを提供することを目的の１つとする。
本発明の一態様の半導体モジュールは、上面に所定方向へ延びるようにゲートランナが形成された半導体素子と、前記半導体素子の上面に配置された金属配線板と、を備え、前記金属配線板は、前記半導体素子の上面に第１接合材を介して接合された第１接合部を有し、前記第１接合部は、前記半導体素子に向けて突出する少なくとも１つの第１突起部を有し、前記第１突起部は、平面視で前記ゲートランナに重ならない位置に設けられ、前記ゲートランナと前記第１突起部は、０．４ｍｍ以上離れている。
本発明によれば、半田の厚みを確保しつつ、チップとリードフレーム間の応力集中を抑制することが可能である。
本実施の形態に係る半導体装置の平面図である。 図１に示す半導体装置をＡ－Ａ線に沿って切断した断面図である。 図１の部分拡大図である。 図２の部分拡大図である。 変形例に係る半導体素子の平面図である。 他の変形例に係る半導体素子の平面図である。 変形例に係る金属配線板の平面図である。 他の変形例に係る金属配線板及びその周辺の平面図である。 他の変形例に係る金属配線板及びその周辺の断面図である。
以下、本発明を適用可能な半導体装置について説明する。図１は、本実施の形態に係る半導体装置の平面図である。図２は、図１に示す半導体装置をＡ－Ａ線に沿って切断した断面図である。なお、以下に示す半導体装置はあくまで一例にすぎず、これに限定されることなく適宜変更が可能である。
また、以下の図において、半導体装置の長手方向（後述する複数の回路板が並ぶ方向）をＸ方向、短手方向をＹ方向、高さ方向をＺ方向と定義することにする。図示されたＸ、Ｙ、Ｚの各軸は互いに直交し、右手系を成している。また、場合によっては、Ｘ方向を左右方向、Ｙ方向を前後方向、Ｚ方向を上下方向と呼ぶことがある。これらの方向（前後左右上下方向）は、説明の便宜上用いる文言であり、半導体装置の取付姿勢によっては、ＸＹＺ方向のそれぞれとの対応関係が変わることがある。例えば、半導体装置の放熱面側（冷却器側）を下面側とし、その反対側を上面側と呼ぶことにする。また、本明細書において、平面視は、半導体装置の上面をＺ方向正側からみた場合を意味する。
半導体装置１００は、例えばパワーモジュール等の電力変換装置に適用されるものである。図１及び図２に示すように、半導体装置１００は、冷却器１０の上面に半導体モジュール１を配置して構成される。半導体モジュール１に対して、冷却器１０は任意の構成である。
冷却器１０は、半導体モジュール１の熱を外部に放出するものであり、全体として直方体形状を有している。特に図示はしないが、冷却器１０は、ベース板の下面側に複数のフィンを設け、これらのフィンをウォータジャケットに収容して構成される。なお、冷却器１０は、これに限らず適宜変更が可能である。
半導体モジュール１は、ケース１１内に積層基板２、半導体素子３、及び金属配線板４等を配置して構成される。
積層基板２は、金属層と絶縁層とを積層して形成され、例えば、ＤＣＢ（Direct Copper Bonding）基板やＡＭＢ（Active Metal Brazing）基板、あるいは金属ベース基板で構成される。具体的に積層基板２は、絶縁板２０と、絶縁板２０の下面に配置された金属板２１と、絶縁板２０の上面に配置された複数の回路板（後述する第１回路板２２ａ及び第２回路板２２ｂ）と、を有する。積層基板２は、例えばＹ方向に比べてＸ方向に長い平面視矩形状に形成される。
絶縁板２０は、Ｚ方向に所定の厚みを有し、上面と下面を有する平板状に形成される。絶縁板２０は、例えばアルミナ（Ａｌ２Ｏ３）、窒化アルミニウム（ＡｌＮ）、窒化珪素（Ｓｉ３Ｎ４）等のセラミックス材料、エポキシ等の樹脂材料、又はセラミックス材料をフィラーとして用いたエポキシ樹脂材料等の絶縁材料によって形成される。なお、絶縁板２０は、絶縁層又は絶縁フィルムと呼ばれてもよい。
金属板２１は、Ｚ方向に所定の厚みを有し、絶縁板２０の下面の略全体を覆うように形成される。金属板２１は、例えば銅、アルミニウムやこれらを母材とする合金等の熱伝導性の良好な金属板によって形成される。金属板２１の下面は放熱面となっている。金属板２１は、半田等の接合材Ｓ１を介して冷却器１０の上面に接合される。金属板２１は、サーマルグリスやサーマルコンパウンドなどの熱伝導材を介して冷却器１０の上面に配置されてもよい。
絶縁板２０の主面には、複数の回路板が島状（電気的に互いに絶縁された状態）に形成されている。本実施の形態では、絶縁板２０の上面に２つの回路板（第１回路板２２ａ及び第２回路板２２ｂ）が形成されている。これらの回路板は、銅箔等によって形成される所定厚みの金属層で構成される。第１回路板２２ａ及び第２回路板２２ｂは、平面視矩形状を有し、絶縁板２０上において、Ｘ方向に並んで配置されている。図１では、左側（Ｘ方向負側）に第１回路板２２ａが位置し、右側（Ｘ方向正側）に第２回路板２２ｂが位置している。
第１回路板２２ａの上面には、半田等の接合材Ｓ２を介して半導体素子３が配置される。半導体素子３は、例えばシリコン（Ｓｉ）、炭化けい素（ＳｉＣ）等の半導体基板によって平面視方形状に形成される。本実施の形態において、半導体素子３は、ＩＧＢＴ（Insulated Gate Bipolar Transistor）素子とＦＷＤ（Free Wheeling Diode）素子の機能を一体化したＲＣ（Reverse Conducting）－ＩＧＢＴ素子で構成される。
なお、半導体素子３は、これに限定されず、ＩＧＢＴ、パワーＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）等のスイッチング素子、ＦＷＤ（Free Wheeling Diode）等のダイオードを組み合わせて構成されてもよい。また、半導体素子３として逆バイアスに対して十分な耐圧を有するＲＢ（Reverse Blocking）－ＩＧＢＴ等を用いてもよい。半導体素子３は縦型のスイッチング素子及びダイオードであってよい。また、半導体素子３の形状、配置数、配置箇所等は適宜変更が可能である。
また、半導体素子３は、上面及び下面にそれぞれ電極が形成されている。例えば、上面側の電極（上面電極）は、エミッタ電極（ソース電極）又はゲート電極で構成され、下面側の電極（下面電極）は、コレクタ電極（ドレイン電極）で構成される。また、半導体素子３の上面には、ゲートパッド３０と、当該ゲートパッド３０に対するゲート配線を構成するゲートランナ３１が、半導体素子３の中央を分断するように形成されている。半導体素子３の表面における詳細構造は後述する。
半導体素子３の上面には、金属配線板４が配置されている。金属配線板４は上面と下面を有する板状体で構成され、例えば、銅素材、銅合金系素材、アルミニウム合金系素材、鉄合金系素材等の金属素材により形成される。金属配線板４は、例えばプレス加工により、所定の形状に形成される。なお、以下に示す金属配線板４の形状はあくまで一例を示すものであり、適宜変更が可能である。また、金属配線板は、リードフレームと呼ばれてもよい。
本実施の形態に係る金属配線板４は、平面視において第１回路板２２ａ及び第２回路板２２ｂを跨ぐようにＸ方向に延びた長尺体であり、側面視で複数回屈曲されたクランク形状を有している。具体的に金属配線板４は、半導体素子３の上面に接合材Ｓ３（第１接合材）を介して接合される第１接合部４０と、第２回路板２２ｂの上面に接合材Ｓ４（第２接合材）を介して接合される第２接合部４１と、第１接合部４０及び第２接合部４１を連結する連結部４２と、を含んで構成される。金属配線板４のＹ方向の幅は、第１接合部４０から第２接合部４１に至るまで一様な大きさとなっている。また、第１接合部４０、第２接合部４１、及び連結部４２は、平面視においてＸ方向に沿って一列に並んで配置されている。より具体的には、第１接合部４０、第２接合部４１、及び連結部４２は、ゲートランナ３１の延伸方向（Ｙ方向）と垂直な方向（Ｘ方向）、すなわち、後述する複数の第２突起部４６が並ぶ方向に沿って一列に並んで配置されている。
第１接合部４０は、平面視において半導体素子３の外形より小さい矩形状を有している。第１接合部４０のＸ方向正側（第２回路板２２ｂ側）の端部には、略直角に屈曲して上方に立ち上がる第１屈曲部４３が形成されている。第１屈曲部４３の上端には、連結部４２の一端（左端）が連結されている。詳細は後述するが、第１接合部４０の下面には、半導体素子３に向けて突出する第１突起部４５が形成されている。
第２接合部４１は、平面視において第２回路板２２ｂの外形より小さい矩形状を有している。第２接合部４１のＸ方向負側（第１回路板２２ａ側）の端部には、略直角に屈曲して上方に立ち上がる第２屈曲部４４が形成されている。第２屈曲部４４の上端には、連結部４２の他端（右端）が連結されている。詳細は後述するが、第２接合部４１の下面には、第２回路板２２ｂに向けて突出する第２突起部４６が形成されている。
連結部４２は、水平方向に延びており、上記したように一端が第１屈曲部４３に連結され、他端が第２屈曲部４４に連結されている。
第１屈曲部４３のＺ方向の長さは、半導体素子３の厚み分だけ第２屈曲部４４よりも短くなっている。すなわち、第１接合部４０及び第２接合部４１は、高さが異なる位置に設けられている。より具体的に、第１接合部４０が第２接合部４１よりも高い位置に設けられている。
上記したように、第１接合部４０は、半田等の接合材Ｓ３を介して半導体素子３の主電極の上面に電気的に接合される。また、第２接合部４１は、半田等の接合材Ｓ４を介して第２回路板２２ｂの上面に電気的に接合される。
積層基板２、半導体素子３、及び金属配線板４の周囲は、ケース１１によって囲われる。ケース１１は、平面視四角環状の筒形状あるいは枠形状を有しており、例えば合成樹脂によって形成される。ケース１１は、下端が接着剤を介して冷却器１０の上面に接着され、上端は金属配線板４の上面よりも十分に高い位置まで延びている。すなわち、ケース１１は、積層基板２、半導体素子３、及び金属配線板４を収容する空間を画定する。
上記したように、ケース１１により規定される内部空間には、封止樹脂５が充填される。封止樹脂５は、上面がケース１１の上端に至るまで充填されてよい。これにより、積層基板２、半導体素子３、及び金属配線板４が封止される。なお、封止樹脂５には、エポキシ樹脂やシリコーンゲルを用いることが可能である。
ところで、上記したように、シリコンや炭化けい素等の半導体基板で作られた半導体素子と、銅等の金属で作られた金属配線板（リードフレーム）を半田付けした構造では、半導体素子のスイッチング動作に伴ってチップが発熱する。このような温度変化に伴って接合部周辺においては、膨張・収縮量の違いによってせん断応力（内部応力）が生じ得る。このせん断応力は、接合部の外縁部分で最大となる傾向がある。
また、大容量の半導体素子にあっては、上記したようにゲート配線としてのゲートランナが半導体素子の中央を横断するように設けられることがある。このため、半導体素子と金属配線板との間の半田がゲートランナによって分断される。この結果、ゲートランナ沿いの境界部分にもせん断応力が集中し得る。
このため、せん断応力を緩和する対策として、半導体素子と金属配線板間の半田の厚みを大きくし、ヤング率の大きな半導体素子と比較的ヤング率の小さい金属配線板との間隔を広げる方法が有効である。
しかしながら、半導体素子と金属配線板間の接合の他、半導体素子と絶縁基板間の接合、絶縁基板と冷却器用のベース板間の接合等、半田接合が多層にわたって実施される構造においては、応力緩和効果を得られる程に半田の厚みを制御することは困難である。その半田厚みを確保する方法として、金属配線板にボスを設けることも考えられるが、ボス自体が応力集中点となって接合部分の破断を誘発するおそれがある。
そこで、本件発明者等は、半田厚みを確保するためのボスと、応力集中が発生し得るゲートランナとの位置関係に着目し、本発明に想到した。具体的に本実施の形態では、半導体素子３の上面に所定方向（本実施の形態ではＹ方向）へ延びるようにゲートランナ３１が形成されている。金属配線板４は、半導体素子３の上面に接合材Ｓ３を介して接合された第１接合部４０を有している。第１接合部４０の裏面側には、半導体素子３に向けて突出する第１突起部４５が形成されている。第１突起部４５は、平面視でゲートランナ３１に重ならない位置に設けられている。第１突起部４５は、平面視でゲートランナ３１から離れて設けられてよい。更に発明者等は、ゲートランナ３１と第１突起部４５とを、０．４ｍｍ以上離すことで、半田の厚みを確保しつつ、半導体素子と金属配線板間の応力集中を抑制できることを見出した。
この構成によれば、第１突起部４５を設けたことで、第１接合部４０と半導体素子３との間に少なくとも第１突起部４５の高さ分だけ隙間を確保することができる。当該隙間を接合材Ｓ３で埋めることにより、接合材Ｓ３の厚みを確保することが可能である。また、第１突起部４５を平面視でゲートランナ３１に重ならないように配置し、その距離を０．４ｍｍ以上確保したことで、ゲートランナ３１周辺における接合材Ｓ３の厚みを十分に確保することができ、応力集中を抑制することが可能である。このように、半田の厚みを確保しつつ、半導体素子と金属配線板間の応力集中を抑制することが可能になった。
また、第２接合部４１の裏面側にも、第２回路板２２ｂに向けて突出する第２突起部４６が形成されている。これにより、第２接合部４１と半導体素子３との間に少なくとも第２突起部４６の高さ分だけ隙間を確保することができる。当該隙間を接合材Ｓ４で埋めることにより、接合材Ｓ４の厚みを確保することが可能である。
次に、図３及び図４を参照して、半導体素子の表面における詳細構造について説明する。図３は、図１の部分拡大図である。図４は、図２の部分拡大図である。なお、半導体素子の表面構造は、以下に示す例に限定されず、適宜変更が可能である。
図３に示すように、半導体素子３の上面には、Ｙ方向正側の端部中央にゲートパッド３０が配置されている。ゲートパッド３０は、ゲート電極を構成する。また、半導体素子３の上面には、ゲートランナ３１が形成されている。ゲートランナ３１は、Ｘ方向に所定幅を有し、Ｙ方向に延びている。また、ゲートランナ３１は、一端がゲートパッド３０に連なって他端が半導体素子３のＹ方向負側の端部まで延びている。ゲートランナ３１により、半導体素子３の上面中央がＸ方向で２つに分断されている。
より詳細には図４に示すように、半導体素子３の上面には所定厚みの上面電極３２が設けられている。上面電極３２は、半導体素子３の基板上面における所定領域に形成されている。上記したゲートパッド３０は、上面電極３２とは分離した（独立した）領域に形成されている。上面電極３２は、例えばエミッタ電極を構成する。上面電極３２は、例えばアルミニウムやアルミニウム等を含有する金属によって形成される。
上面電極３２の上面には、所定厚みのめっき層３３が設けられている。めっき層３３は、例えばニッケルやニッケル等を含有する金属によって形成される。上記したゲートランナ３１は、上面電極３２の上面においてめっき層３３を貫通するように形成されている。
ゲートランナ３１は、不純物がドープされたポリシリコン等で形成された導電部（不図示）と、当該導電部を被覆するポリイミド等で形成された絶縁部と、を有する。絶縁部は、導電部を上面電極３２、めっき層３３及び接合材Ｓ３から絶縁する役割を果たす。ゲートランナ３１（絶縁部）の上面は、めっき層３３の上面よりも高い位置に設けられている。すなわち、ゲートランナ３１の厚みは、めっき層３３の厚みよりも大きく設定されている。
また、ゲートランナ３１のＸ方向の両側面は、上方に向かうに従って対向間隔（幅）が狭まるように傾斜している。これにより、ゲートランナ３１の断面は、台形形状を成している（図４参照）。これに対し、ゲートランナ３１の側面に対向するめっき層３３の側面は、上方に向かうに従ってゲートランナ３１の側面から離れるように傾斜している。すなわち、ゲートランナ３１の側面とめっき層３３の側面との対向間隔は、上面電極３２から離れるに従って大きくなっている。
このように、半導体素子３の上面には、上記したゲートランナ３１、上面電極３２、及びめっき層３３が互いに集まる境界部３４が形成されている。境界部３４において、ゲートランナ３１、上面電極３２、及びめっき層３３は接近し、部分的に接触あるいは重なってもよい。境界部３４は、ゲートランナ３１の下端部外縁に沿ってＹ方向に延びる線状に形成されている。なお、境界部３４は、図４に示す断面視において、三重点と呼ばれてもよい。半導体素子３は、その上面に、めっき層３３の周囲にガードリング３５が設けられてもよい。ゲートランナ３１の端部は、ガードリング３５に連なっている。
次に、金属配線板４の詳細構造について説明する。図３及び図４に示すように、第１接合部４０の下面には、複数の第１突起部４５が設けられている。本実施の形態において、第１突起部４５は、Ｘ方向で２つずつ、Ｙ方向で３つずつ、合計６つ設けられている。６つの第１突起部４５は、第１接合部４０の外周縁に沿って配置されている。
例えば、第１突起部４５は、Ｘ方向において、ガードリング３５から所定距離Ｘ１だけ、ゲートランナ３１から所定距離Ｘ２だけ離れた位置に設けられている。また、Ｙ方向において、最も外周側に位置する第１突起部４５は、第１接合部４０のＹ方向のガードリング３５から所定距離Ｙ１、Ｙ２だけ離れた位置に設けられている。ゲートランナ３１と第１突起部４５の距離（Ｘ２）は、平面視において、０．４ｍｍ以上である。Ｘ方向で２つずつ並んで配置された第１突起部４５は、平面視でゲートランナ３１を挟むように配置されている。ゲートランナ３１は対になる２つの第１突起部４５に間に配置されてよい。さらに、ガードリング３５と第１突起部４５の距離（Ｘ１，Ｙ１，Ｙ２）も０．４ｍｍ以上であるとよい。
第１突起部４５は、例えば外径Ｄ１の円柱形状を有している。また、第１突起部４５は、第１接合部４０の下面から半導体素子３に向かって突出高さＺ１で突出している。第１突起部４５の側面（円筒面）は、第１接合部４０の下面に対して垂直を成している。第１突起部４５の外径Ｄ１は、例えば０．４ｍｍ～１．５ｍｍであり、好ましくは０．６ｍｍ～１．２ｍｍであってよい。外径Ｄ１が大きいと第１突起部４５とゲートランナ３１の距離が小さくなって設計の自由度が低下し、小さいと上面電極３２への応力が集中し好ましくない。また、第１突起部４５の突出高さＺ１は、５０μｍ以上３００μｍ以下であってよく、好ましくは１００μｍ～２００μｍであってよい。突出高さＺ１が大きいと接合材Ｓ３にボイドが生じやすくなり、小さいと接合材Ｓが薄くなり、上面電極３２への応力が大きくなる。
また、図１及び図２に示すように、第２接合部４１の下面には、複数の第２突起部４６が設けられている。本実施の形態において、第２突起部４６は、Ｙ方向に並んで２つ設けられている。２つの第２突起部４６は、第２接合部４１の外周側に偏って配置されている。第２突起部４６の形状は、上記した第１突起部４５と同じであってもよく、異なっていてもよい。
上記した第１突起部４５及び第２突起部４６の形状、配置、及び配置数は、これに限らず、適宜変更が可能である。例えば、第１突起部４５、第２突起部４６は、円柱形状に限らず、角柱形状や、下方に向かうに従って先細りとなる円錐台形状や、半球形状であってもよい。
このように構成される半導体モジュール１において、第１突起部４５は、平面視でゲートランナ３１と重ならない位置に設けられ（図３参照）、ゲートランナ３１と第１突起部４５は、所定距離Ｘ２だけ離れた位置に設けられている（図４参照）。より具体的には、境界部３４と第１突起部４５の外縁部とが、所定距離Ｘ２だけ離れている。この場合、所定距離Ｘ２は、０．４ｍｍ以上であることが好ましい。
この構成によれば、第１突起部４５がゲートランナ３１に重ならないことで、ゲートランナ３１の周囲において、半導体素子３と第１接合部４０との間に第１突起部４５の突出高さＺ１に応じた接合材Ｓ３の厚みを確保することが可能である。上記したように、境界部３４は応力が集中し得る箇所であるため、境界部３４の周辺で接合材Ｓ３の厚みを確保することで、応力集中の抑制効果を高めることできる。
また、第１突起部４５の下面と半導体素子３の上面との間では、接合材Ｓ３の厚みが比較的薄くなっている。しかしながら、第１突起部４５は境界部３４から所定距離Ｘ２だけ離れており、第１突起部４５の下面はめっき層３３に対向している。めっき層３３は、境界部３４に比べて剛性が高く、応力集中の影響を受け難い。このため、接合材Ｓ３の厚みが比較的薄い場合であっても問題はない。
また、本実施の形態では、複数の第１突起部４５の合計の面積は、第１接合部４０の面積の０．５％以上、２５％以下であることが好ましい。すなわち、第１接合部４０に対する複数第１突起部４５の面積比率は、より好ましい範囲として、１．０％以上、２０％以下である。具体的には、幅７ｍｍの第１接合部４０に対し、φ０．４ｍｍの第１突起部４５が４つの場合は、その面積比率が１％となる。また、φ１．５ｍｍの第１突起部４５が４つの場合は、面積比率が２０％となり、φ１．６ｍｍの第１突起部４５が６つの場合は２５％となる。このような範囲に設定した理由としては、第１突起部４５が小さすぎると、第１突起部４５近傍へ応力が集中し、上面電極３２の破壊につながるためである。一方で、第１突起部４５が大きすぎると、接合材Ｓの薄い部分の面積が大きくなり、接合材Ｓの薄い部分でのクラック、剥離が懸念されるためである。
また、本実施の形態では、複数の第１突起部４５が第１接合部４０の外周縁に沿って当該外周縁から所定範囲内に配置されている。このため、矩形状の第１接合部４０を安定的に半導体素子３上に配置することができ、金属配線板４自体の倒れを防止することが可能である。同様に複数の第２突起部４６が第２接合部４１の外周側に偏って配置されている。このため、矩形状の第２接合部４１を安定的に第２回路板２２ｂ上に配置することが可能である。特に、第１接合部４０と第２接合部４１はＺ方向の高さが異なっているため、倒れやすくなっている。本実施の形態では、複数の第１突起部４５及び第２突起部４６により、金属配線板４の姿勢を保持し易くすることが可能になっている。
次に、変形例について説明する。上記実施の形態では、半導体素子３の上面中央にＹ方向に延びるゲートランナ３１が形成される場合について説明したが、ゲートランナの形状はこれに限定されず、適宜変更が可能である。例えば、図５及び図６に示す構成であってもよい。図５は、変形例に係る半導体素子の平面図である。図６は、他の変形例に係る半導体素子の平面図である。なお、以下に示す変形例においては、ゲートランナの構成のみが上記実施の形態と相違するため、主に相違点について説明し、共通する構成は同一の符号を付して適宜説明を省略する。
図５に示すように、変形例に係るゲートランナは、格子状に形成されている。具体的にゲートランナは、Ｙ方向に延びる第１ランナ部３１ａと、Ｘ方向に延びる第２ランナ部３１ｂとによって構成される。第１ランナ部３１ａは、一端がゲートパッド３０に連なって他端が半導体素子３のＹ方向負側の端部まで延びている。第１ランナ部３１ａにより、半導体素子３の上面中央がＸ方向で２つに分断されている。
第２ランナ部３１ｂは、第１ランナ部３１ａに交差するように、半導体素子３のＸ方向の一端部から他端部まで延びている。第２ランナ部３１ｂは、Ｙ方向に２つ並んで配置されている。２つの第２ランナ部３１ｂにより、半導体素子３の上面がＹ方向で３つに分断されている。すなわち、格子状のゲートランナにより、半導体素子３の上面（めっき層３３）は、６つに分断されている。
また、６つに区画されためっき層３３の外周には、矩形枠状のガードリング３５が形成されている。ガードリング３５は、第１ランナ部３１ａの両端及び第２ランナ部３１ｂの両端に連なっている。
６つに区画されためっき層３３の各上面には、それぞれ第１突起部４５が配置されている。すなわち、第１突起部４５は、ゲートランナに重ならない位置に設けられている。なお、１つのめっき層３３につき１つの第１突起部４５が配置される場合に限らず、１つのめっき層３３に複数の第１突起部４５が配置されてもよい。第１突起部４５は、Ｘ方向において、ガードリング３５から距離Ｘ１だけ、ゲートランナ３１ａから距離Ｘ２だけ離れて設けられている。また、Ｙ方向において、第１突起部４５は、ゲートランナ３１ｂから距離Ｙ１、ガードリング３５から距離Ｙ２だけ離れて設けられている。ゲートランナ３１ａ、３１ｂと第１突起部４５の距離（Ｘ２、Ｙ１）は、平面視において、０．４ｍｍ以上である。
図６に示すように、他の変形例に係るゲートランナは、平面視Ｔ字状に形成されている。具体的にゲートランナは、Ｙ方向に延びる第１ランナ部３１ａと、Ｘ方向に延びる第２ランナ部３１ｂとによって構成される。第１ランナ部３１ａは、一端がゲートパッド３０に連なって他端が第２ランナ部３１ｂの中央に連なっている。第２ランナ部３１ｂは、半導体素子３のＸ方向の一端部から他端部まで延びている。Ｔ字状のゲートランナにより、半導体素子３の上面（めっき層）は、３つに分断されている。
説明の便宜上、３つに区画された領域のうち、Ｙ方向負側の２つの領域をめっき層３３ａとし、Ｙ方向正側の１つの領域をめっき層３３ｂとする。２つのめっき層３３ａは、第１ランナ部３１ａによって区画されている。また、めっき層３３ｂのＸ方向の幅は、２つ分のめっき層３３ａの幅に対応している。
また、３つに区画されためっき層３３ａ、３３ｂの外周には、矩形枠状のガードリング３５が形成されている。ガードリング３５は、第１ランナ部３１ａの一端及び第２ランナ部３１ｂの両端に連なっている。
３つに区画されためっき層３３ａ、３３ｂの各上面には、それぞれ第１突起部４５が配置されている。具体的に１つのめっき層３３ａに対し、第１突起部４５が１つ配置され、めっき層３３ｂには、Ｘ方向に並んで２つの第１突起部が配置されている。すなわち、第１突起部４５は、ゲートランナに重ならない位置に設けられている。第１突起部４５は、Ｘ方向において、ガードリング３５から距離Ｘ１だけ、ゲートランナ３１ａから距離Ｘ２だけ離れて設けられている。また、Ｙ方向において、第１突起部４５は、ゲートランナ３１ｂから距離Ｙ１、ガードリング３５から距離Ｙ２だけ離れて設けられている。ゲートランナ３１ａ、３１ｂと第１突起部４５の距離（Ｘ２、Ｙ１）は、平面視において、０．４ｍｍ以上である。このように図５及び図６に示す構成においても、上記実施の形態と同様の作用効果を得ることが可能である。このように、図３，５，６で示した例において、ゲートランナ３１、３１ａ、３１ｂと第１突起部４５は、０．４ｍｍ以上離れている。さらに、ガードリング３５と第１突起部４５の距離も０．４ｍｍ以上であるとよい。第１突起部４５がガードリング３５から０．４ｍｍ以上離れると、第１突起部４５が上面電極３２に与える影響が小さくなり得る。さらに第１突起部４５は、第１接合部４０の外縁部からの距離Ｌが０．４ｍｍ以上２．０ｍｍ以下、好ましくは０．８ｍｍ以上１．３ｍｍ以下の範囲となるよう内側に設けられるとよい。このような第１突起部４５の配置により金属配線板４の意図しない傾きを小さくできる。なお、第１接合部４０の外縁から第１突起部４５までの距離が、ある程度離れていない場合、接合材Ｓ３の外縁部、特に接合材Ｓ３のフィレット部に応力が集中し、クラックが生じ易くなってしまう。一方で、第１接合部４０の外縁から第１突起部４５までの距離が大きすぎると、金属配線板４の意図しない傾きが大きくなってしまうリスクがある。
また、上記実施の形態では、金属配線板４が第１接合部４０から第２接合部４１に至るまで一様な幅で形成され、平面視において第１接合部４０、第２接合部４１及び連結部４２がＸ方向に沿って一列に並んで配置される場合について説明したが、この構成に限定されない。例えば、図７に示す構成であってもよい。図７は、変形例に係る金属配線板の平面図である。図７においても、主に相違点について説明し、共通する構成は同一の符号を付して適宜説明を省略する。
図７に示すように、変形例に係る金属配線板４では、第１接合部４０及び第２接合部４１が平面視において連結部４２を挟んで斜めに対向するように配置されている。具体的に連結部４２は、平面視においてＹ方向に長い矩形状を有している。また連結部４２には、厚み方向に貫通する２つの貫通孔４２ａが形成されている。２つの貫通孔４２ａは、Ｙ方向に並んで配置されている。貫通孔４２ａは一つであっても、なくてもよい。
第１接合部４０は、連結部４２に対してＹ方向負側に偏って配置されている。第１接合部４０のＸ方向正側の端部には、略直角に屈曲して上方に立ち上がる第１屈曲部４３が形成されている。第１屈曲部４３のＹ方向の幅は、第１接合部４０のＹ方向の幅よりも小さくなっている。また、第１接合部４０には、第１屈曲部４３に連なる外縁の一部が切欠かれ、Ｘ方向負側に延伸した切欠き部４０ａが形成されている。
切欠き部４０ａは第１屈曲部４３の曲げ形状を得るための逃げ部として機能する。切欠き部４０ａは、連結部４２のＹ方向負側の端部よりもＹ方向負側（外側）に位置している。第１屈曲部４３は、連結部４２のＸ方向負側でかつＹ方向負側の端部に連結されている。すなわち、第１屈曲部４３のＹ方向の幅は、連結部４２のＹ方向の幅よりも小さくなっている。
第１接合部４０の下面には、４つの第１突起部４５が形成されている。４つの第１突起部４５は、第１接合部４０の外周側に偏って配置されている。すなわち、第１接合部４０の四隅に第１突起部４５が配置されている。４つの第１突起部４５のうち、Ｙ方向負側の２つの第１突起部４５は、切欠き部４０ａよりもＹ方向負側（外側）に配置されている。
第２接合部４１は、連結部４２に対してＹ方向正側に偏って配置されている。第２接合部４１のＸ方向負側の端部には、略直角に屈曲して上方に立ち上がる第２屈曲部４４が形成されている。第２屈曲部４４のＹ方向の幅は、第２接合部４１のＹ方向の幅よりも小さくなっている。また、第２接合部４１には、第２屈曲部４４に連なる外縁の一部が切欠かれ、Ｘ方向正側に延伸した切欠き部４１ａが形成されている。
切欠き部４１ａは第２屈曲部４４の曲げ形状を得るための逃げ部として機能する。切欠き部４１ａは、連結部４２のＹ方向正側の端部よりもＹ方向正側（外側）に位置している。第２屈曲部４４は、連結部４２のＸ方向正側でかつＹ方向正側の端部に連結されている。すなわち、第２屈曲部４４のＹ方向の幅は、連結部４２のＹ方向の幅よりも小さくなっている。
第２接合部４１の下面には、２つの第２突起部４６が形成されている。２つの第２突起部４６は、Ｙ方向に沿って並んで配置されている。２つの第２突起部４６のうち、Ｙ方向正側に位置する第２突起部４６は、切欠き部４１ａよりもＹ方向正側（外側）に配置されている。図７に示す構成においても、上記実施の形態と同様の作用効果を得ることが可能である。なお、図７において、切欠き部４０ａの外側に位置する第１突起部４５は、全体が切欠き部４０ａよりも外側である必要はなく、少なくとも一部が切欠き部４０ａよりも外側に位置していればよい。切欠き部４１ａの外側に位置する第２突起部４６も同様である。Ｙ方向負側の２つの第１突起部４５及びＹ方向正側の第２突起部４６は、平面視において、切欠き部４０ａ及び切欠き部４１ａよりも連結部４２から離れて設けられてよい。また、第１接合部４０、連結部４２および第２接合部４１は、全体として、その外縁がジグザグ状あるいはＷ字状になるように配置されてよい。
また、上記実施の形態において、第１突起部４５が円柱形状を有する場合について説明している。この場合、第１突起部４５は、平面視でゲートランナ３１に対向する面に曲面を有している。例えば、対向する面が平面である場合、第１突起部４５とゲートランナ３１とに挟まれた部分で応力が緩和できず、その部分に応力が集中して破壊につながるおそれがある。上記のようにゲートランナ３１に対向する面が曲面であることで、第１突起部４５とゲートランナ３１との間の応力を緩和させつつ、局所的な応力の発生も防ぐことが可能である。
なお、第１突起部４５は、円柱形状に限らず、図８のような角柱形状であってもよい。この場合、第１突起部４５の角部にはフィレット部４５ａが形成されていることが好ましい。フィレット部４５ａは、平面視でゲートランナ３１に対向する面に曲面を有している。このような場合であっても、上記と同様の効果を得ることが可能である。
また、平面視に限らず、図９に示すように断面視においても、第１突起部４５は、先端に曲面を有することが好ましい。具体的には、第１突起部４５の下端の角部にフィレット４５ｂが形成されている。断面視においても、第１突起部４５が曲面を有することで、さらに応力緩和効果を得ることが可能である。
また、上記実施の形態において、半導体素子３の個数及び配置箇所は、上記構成に限定されず、適宜変更が可能である。
また、上記実施の形態において、回路板の個数及びレイアウトは、上記構成に限定されず、適宜変更が可能である。
また、上記実施の形態では、積層基板２や半導体素子３が平面視矩形状又は方形状に形成される構成としたが、この構成に限定されない。積層基板２や半導体素子３は、上記以外の多角形状に形成されてもよい。
また、上記実施の形態では、接合材Ｓ１～Ｓ４が半田で構成される場合について説明したが、この構成に限定されない。接合材は、例えば焼結材で構成されてもよい。
また、上記実施の形態では、境界部３４と第１突起部４５と距離をＸ方向に平行な所定距離Ｘ２で示す場合について説明したが、この構成に限定されない。所定距離Ｘ２を示す起点は、第１突起部４５の形状によって変化するものであり、例えば、境界部３４と第１突起部４５の外縁との最短距離を所定距離Ｘ２としてよい。この場合、所定距離Ｘ２は、Ｘ方向と平行な向きで規定される必要はない。
また、本実施の形態及び変形例を説明したが、他の実施の形態として、上記実施の形態及び変形例を全体的又は部分的に組み合わせたものでもよい。
また、本実施の形態は上記の実施の形態及び変形例に限定されるものではなく、技術的思想の趣旨を逸脱しない範囲において様々に変更、置換、変形されてもよい。さらに、技術の進歩又は派生する別技術によって、技術的思想を別の仕方で実現することができれば、その方法を用いて実施されてもよい。したがって、特許請求の範囲は、技術的思想の範囲内に含まれ得る全ての実施態様をカバーしている。
下記に、上記実施の形態における特徴点を整理する。
上記実施の形態に記載の半導体モジュールは、上面に所定方向へ延びるようにゲートランナが形成された半導体素子と、前記半導体素子の上面に配置された金属配線板と、を備え、前記金属配線板は、前記半導体素子の上面に第１接合材を介して接合された第１接合部を有し、前記第１接合部は、前記半導体素子に向けて突出する複数の第１突起部を有し、前記第１突起部は、平面視で前記ゲートランナから所定距離離れる位置に設けられている。
また、上記の半導体モジュールにおいて、複数の前記第１突起部の面積は、前記第１接合部の面積の０．５％以上、２５％以下である。
また、上記の半導体モジュールにおいて、前記第１突起部は、前記第１接合部の外縁部から所定距離以上離れる位置に設けられている。
また、上記の半導体モジュールにおいて、前記第１突起部は、平面視で前記ゲートランナに対向する面に曲面を有する。
また、上記の半導体モジュールにおいて、前記第１突起部は、断面視で先端に曲面を有する。
また、上記の半導体モジュールにおいて、前記第１突起部は、円柱、円錐台、又は半球形状である。
また、上記の半導体モジュールにおいて、複数の前記第１突起部は、平面視で前記第１接合部の外周縁に沿って、且つ、前記ゲートランナを挟むように配置されている。
また、上記の半導体モジュールにおいて、複数の前記第１突起部は、平面視で前記ゲートランナの延伸方向に沿って並んで配置されている。
また、上記の半導体モジュールにおいて、前記第１突起部は、平面視で前記ゲートランナから０．４ｍｍ以上離れている。
また、上記の半導体モジュールにおいて、前記第１突起部は、前記第１接合部の外縁部から０．４ｍｍ以上２．０ｍｍ以下内側の範囲内に設けられている。
また、上記の半導体モジュールにおいて、前記第１突起部の突出高さは、５０μｍ以上３００μｍ以下である。
また、上記の半導体モジュールにおいて、前記第１突起部は、円柱形状又は円錐台形状を有し、外径が０．４ｍｍ以上１．５ｍｍ以下である。
また、上記の半導体モジュールにおいて、前記半導体素子は、上面に設けられた上面電極と、前記上面電極の上面に設けられためっき層と、を有し、前記ゲートランナは、前記上面電極の上面において前記めっき層を貫通するように形成され、前記第１突起部は、前記ゲートランナ、前記上面電極、及び前記めっき層が集まる境界部から所定距離離れている。
また、上記の半導体モジュールにおいて、前記ゲートランナは、前記半導体素子の上面を複数に分断するように延び、前記ゲートランナによって区画された前記半導体素子の各上面にそれぞれ複数の前記第１突起部が配置されている。
また、上記の半導体モジュールにおいて、前記半導体素子の上面に格子状に形成されており、格子状の前記ゲートランナによって区画された前記半導体素子の各上面にそれぞれ１つずつの前記第１突起部が配置され、前記区画された前記半導体素子の各上面において、前記第１突起部の面積は、前記第１接合部の面積の０．５％以上、２５％以下である。
また、上記の半導体モジュールにおいて、前記半導体素子は、矩形状であり、一辺の中央にゲートパッドを備え、前記ゲートランナは、前記半導体素子の上面において、前記ゲートパッドから前記一辺と垂直な方向へ延び、前記一辺と前記他辺との中間で止まり、そこから前記一辺と平行な方向に延びる形で、全体としてＴ字状に形成されており、Ｔ字状の前記ゲートランナによって区画された前記半導体素子の上面にそれぞれ１つずつの前記第１突起部が配置され、前記他辺側の１つの区画に前記第１突起部が複数配置されている。
また、上記の半導体モジュールにおいて、絶縁板の上面に第１回路板及び第２回路板が配置された積層基板を更に備え、前記半導体素子は、前記第１回路板上に配置され、前記金属配線板は、前記第２回路板上に第２接合材を介して接合された第２接合部と、前記第１接合部と前記第２接合部とを連結する連結部と、を有し、前記第２接合部は、前記第２回路板に向けて突出する少なくとも１つの第２突起部を有する。
また、上記の半導体モジュールにおいて、前記第１接合部、前記第２接合部、及び前記連結部は、平面視において一列に並んで配置されている。
また、上記の半導体モジュールにおいて、前記第１接合部及び前記第２接合部は、平面視において前記連結部を挟んで斜めに対向するように配置されている。
また、上記の半導体モジュールにおいて、前記第１接合部の端部から前記連結部に向かって屈曲し、前記第１接合部と前記連結部とを連結する第１屈曲部を更に有し、前記第１屈曲部の幅は、前記第１接合部の幅より小さく、前記第１突起部は、少なくとも一部が第１屈曲部に連なる端部より内側に配置され、少なくとも一部が第１屈曲部に連なる端部より外側に配置されている。
また、上記の半導体モジュールにおいて、前記第２接合部の端部から前記連結部に向かって屈曲し、前記第２接合部と前記連結部とを連結する第２屈曲部と、を更に有し、前記第２屈曲部の幅は、前記第２接合部の幅より小さく、前記第２突起部は、少なくとも一部が第２屈曲部に連なる端部より内側に配置され、少なくとも一部が第２屈曲部に連なる端部より外側に配置されている。
また、上記の半導体モジュールにおいて、前記第１接合部は、前記第１屈曲部に連なる外縁の一部が切欠かれた切欠き部を有する。
また、上記の半導体モジュールにおいて、前記半導体素子は、さらに前記めっき層の周囲に設けられたガードリングを有し、前記第１突起部は、前記ガードリング所定距離離れている。
以上説明したように、本発明は、半田の厚みを確保しつつ、チップとリードフレーム間の応力集中を抑制することができるという効果を有し、特に、半導体モジュールに有用である。
本出願は、２０１９年１０月１５日出願の特願２０１９－１８８６２８に基づく。この内容は、すべてここに含めておく。

Claims (26)

  1. 上面に所定方向へ延びるようにゲートランナが形成された半導体素子と、
    前記半導体素子の上面に配置された金属配線板と、を備え、
    前記金属配線板は、前記半導体素子の上面に第１接合材を介して接合された第１接合部を有し、
    前記第１接合部は、前記半導体素子に向けて突出する複数の第１突起部を有し、
    前記第１突起部は、平面視で前記ゲートランナから所定距離離れる位置に設けられ、
    複数の前記第１突起部の面積は、前記第１接合部の面積の０．５％以上、２５％以下で ある半導体モジュール。
  2. 上面に所定方向へ延びるようにゲートランナが形成された半導体素子と、
    前記半導体素子の上面に配置された金属配線板と、を備え、
    前記金属配線板は、前記半導体素子の上面に第１接合材を介して接合された第１接合部 を有し、
    前記第１接合部は、前記半導体素子に向けて突出する複数の第１突起部を有し、
    前記第１突起部は、平面視で前記ゲートランナから０．４ｍｍ以上離れている半導体モ ジュール。
  3. 上面に所定方向へ延びるようにゲートランナが形成された半導体素子と、
    前記半導体素子の上面に配置された金属配線板と、を備え、
    前記金属配線板は、前記半導体素子の上面に第１接合材を介して接合された第１接合部 を有し、
    前記第１接合部は、前記半導体素子に向けて突出する複数の第１突起部を有し、
    前記第１突起部は、平面視で前記ゲートランナから所定距離離れる位置に設けられ、
    前記第１突起部は、前記第１接合部の外縁部から０．４ｍｍ以上２．０ｍｍ以下内側の 範囲内に設けられている半導体モジュール。
  4. 複数の前記第１突起部の面積は、前記第１接合部の面積の０．５％以上、２５％以下である請求項２又は請求項３のいずれか一項に記載の半導体モジュール。
  5. 前記第１突起部は、前記第１接合部の外縁部から所定距離以上離れる位置に設けられている請求項１から請求項４のいずれか一項に記載の半導体モジュール。
  6. 前記第１突起部は、平面視で前記ゲートランナに対向する面に曲面を有する請求項１から請求項５のいずれか一項に記載の半導体モジュール。
  7. 前記第１突起部は、断面視で先端に曲面を有する請求項１から請求項６のいずれか一項に記載の半導体モ
    ジュール。
  8. 前記第１突起部は、円柱、円錐台、又は半球形状である請求項１から請求項７のいずれか一項に記載の半導体モジュール。
  9. 複数の前記第１突起部は、平面視で前記第１接合部の外周縁に沿って、且つ、前記ゲートランナを挟むように配置されている請求項１から請求項８のいずれか一項に記載の半導体モジュール。
  10. 複数の前記第１突起部は、平面視で前記ゲートランナの延伸方向に沿って並んで配置されている請求項１から請求項９のいずれか一項に記載の半導体モジュール。
  11. 前記第１突起部は、平面視で前記ゲートランナから０．４ｍｍ以上離れている請求項１又は請求項３のいずれか一項に記載の半導体モジュール。
  12. 前記第１突起部は、前記第１接合部の外縁部から０．４ｍｍ以上２．０ｍｍ以下内側の範囲内に設けられている請求項１又は請求項２のいずれか一項に記載の半導体モジュール。
  13. 前記第１突起部の突出高さは、５０μｍ以上３００μｍ以下である請求項１から請求項１２のいずれか一項に記載の半導体モジュール。
  14. 前記第１突起部は、円柱形状又は円錐台形状を有し、外径が０．４ｍｍ以上１．５ｍｍ以下である請求項１から請求項１３のいずれか一項に記載の半導体モジュール。
  15. 前記半導体素子は、
    上面に設けられた上面電極と、
    前記上面電極の上面に設けられためっき層と、を有し、
    前記ゲートランナは、前記上面電極の上面において前記めっき層を貫通するように形成され、
    前記第１突起部は、前記ゲートランナ、前記上面電極、及び前記めっき層が集まる境界部から所定距離離れている請求項１から請求項１４のいずれか一項に記載の半導体モジュール。
  16. 前記半導体素子は、矩形状であり、一辺の中央にゲートパッドを備え、
    前記ゲートランナは、前記半導体素子の上面において、前記ゲートパッドから前記一辺と前記一辺に対向する他辺との間まで前記一辺と垂直な方向へ延び、
    前記ゲートランナを中心として線対称に前記第１突起部が配置されている請求項１５に記載の半導体モジュール。
  17. 前記ゲートランナは、前記半導体素子の上面を複数に分断するように延び、前記ゲートランナによって区画された前記半導体素子の各上面にそれぞれ複数の前記第１突起部が配置されている請求項１５又は請求項１６のいずれか一項に記載の半導体モジュール。
  18. 前記ゲートランナは、前記半導体素子の上面に格子状に形成されており、
    格子状の前記ゲートランナによって区画された前記半導体素子の各上面にそれぞれ１つずつの前記第１突起部が配置され、前記区画された前記半導体素子の各上面において、前記第１突起部の面積は、前記第１接合部の面積の０．５％以上、２５％以下である請求項１７に記載の半導体モジュール。
  19. 前記半導体素子は、矩形状であり、一辺の中央にゲートパッドを備え、
    前記ゲートランナは、前記半導体素子の上面において、前記ゲートパッドから前記一辺と垂直な方向へ延び、前記一辺と前記一辺に対向する他辺との中間で止まり、そこから前記一辺と平行な方向に延びる形で、全体としてＴ字状に形成されており、
    Ｔ字状の前記ゲートランナによって区画された前記半導体素子の上面の前記一辺側の２つの区画にそれぞれ１つずつの前記第１突起部が配置され、前記他辺側の１つの区画に前記第１突起部が複数配置されている請求項１７に記載の半導体モジュール。
  20. 絶縁板の上面に第１回路板及び第２回路板が配置された積層基板を更に備え、
    前記半導体素子は、前記第１回路板上に配置され、
    前記金属配線板は、前記第２回路板上に第２接合材を介して接合された第２接合部と、前記第１接合部と前記第２接合部とを連結する連結部と、を有し、
    前記第２接合部は、前記第２回路板に向けて突出する少なくとも１つの第２突起部を有する請求項１から請求項１９のいずれか一項に記載の半導体モジュール。
  21. 前記第１接合部、前記第２接合部、及び前記連結部は、平面視において一列に並んで配置されている請求項２０に記載の半導体モジュール。
  22. 前記第１接合部及び前記第２接合部は、平面視において前記連結部を挟んで斜めに対向するように配置されている請求項２０に記載の半導体モジュール。
  23. 前記第１接合部の端部から前記連結部に向かって屈曲し、前記第１接合部と前記連結部とを連結する第１屈曲部を更に有し、
    前記第１屈曲部の幅は、前記第１接合部の幅より小さく、
    前記第１突起部は、少なくとも一部が第１屈曲部に連なる端部より内側に配置され、少なくとも一部が第１屈曲部に連なる端部より外側に配置されている請求項２０から請求項２２のいずれか一項に記載の半導体モジュール。
  24. 前記第２接合部の端部から前記連結部に向かって屈曲し、前記第２接合部と前記連結部とを連結する第２屈曲部と、を更に有し、
    前記第２屈曲部の幅は、前記第２接合部の幅より小さく、
    前記第２突起部は、少なくとも一部が第２屈曲部に連なる端部より内側に配置され、少なくとも一部が第２屈曲部に連なる端部より外側に配置されている請求項２３に記載の半導体モジュール。
  25. 前記第１接合部は、前記第１屈曲部に連なる外縁の一部が切欠かれた切欠き部を有する請求項２３又は請求項２４のいずれか一項に記載の半導体モジュール。
  26. 前記半導体素子は、
    上面に設けられた上面電極と、
    前記上面電極の上面に設けられためっき層と、
    前記めっき層の周囲に設けられたガードリングと、を有し、
    前記第１突起部は、平面視で前記ガードリングから所定距離離れている請求項１から請求項２５のいずれか一項に記載の半導体モジュール。
JP2021552285A 2019-10-15 2020-09-24 半導体モジュール Active JP7414073B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2019188628 2019-10-15
JP2019188628 2019-10-15
PCT/JP2020/036034 WO2021075220A1 (ja) 2019-10-15 2020-09-24 半導体モジュール

Publications (2)

Publication Number Publication Date
JPWO2021075220A1 JPWO2021075220A1 (ja) 2021-04-22
JP7414073B2 true JP7414073B2 (ja) 2024-01-16

Family

ID=75537602

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021552285A Active JP7414073B2 (ja) 2019-10-15 2020-09-24 半導体モジュール

Country Status (5)

Country Link
US (1) US20220028761A1 (ja)
JP (1) JP7414073B2 (ja)
CN (1) CN113646887A (ja)
DE (1) DE112020001005T5 (ja)
WO (1) WO2021075220A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023189265A1 (ja) * 2022-03-28 2023-10-05 富士電機株式会社 半導体モジュール
WO2023189266A1 (ja) * 2022-03-28 2023-10-05 富士電機株式会社 金属配線板

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002217364A (ja) 2001-01-15 2002-08-02 Nissan Motor Co Ltd 半導体実装構造
JP2007184525A (ja) 2005-12-07 2007-07-19 Mitsubishi Electric Corp 電子機器装置
WO2015045648A1 (ja) 2013-09-30 2015-04-02 富士電機株式会社 半導体装置、半導体装置の組み立て方法、半導体装置用部品及び単位モジュール
WO2015107871A1 (ja) 2014-01-15 2015-07-23 パナソニックＩｐマネジメント株式会社 半導体装置
JP2018098283A (ja) 2016-12-09 2018-06-21 富士電機株式会社 半導体装置
JP2018098282A (ja) 2016-12-09 2018-06-21 富士電機株式会社 半導体装置

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3627591B2 (ja) 1999-10-07 2005-03-09 富士電機機器制御株式会社 パワー半導体モジュールの製造方法
US7285849B2 (en) * 2005-11-18 2007-10-23 Fairchild Semiconductor Corporation Semiconductor die package using leadframe and clip and method of manufacturing
US8581376B2 (en) * 2010-03-18 2013-11-12 Alpha & Omega Semiconductor Incorporated Stacked dual chip package and method of fabrication
JP2012142521A (ja) 2011-01-06 2012-07-26 Mitsubishi Electric Corp 電力用半導体装置
US8987879B2 (en) * 2011-07-06 2015-03-24 Infineon Technologies Ag Semiconductor device including a contact clip having protrusions and manufacturing thereof
JP6475918B2 (ja) * 2014-02-05 2019-02-27 ローム株式会社 パワーモジュール
EP2930747A1 (en) * 2014-04-07 2015-10-14 Nxp B.V. Lead for connection to a semiconductor device
JP6613806B2 (ja) * 2015-10-23 2019-12-04 富士電機株式会社 半導体装置
JP6750263B2 (ja) * 2016-03-18 2020-09-02 富士電機株式会社 電力用半導体モジュール
DE102016107792B4 (de) * 2016-04-27 2022-01-27 Infineon Technologies Ag Packung und halbfertiges Produkt mit vertikaler Verbindung zwischen Träger und Klammer sowie Verfahren zum Herstellen einer Packung und einer Charge von Packungen
JP2018163932A (ja) 2017-03-24 2018-10-18 株式会社ケーヒン パワーモジュール
JP7057201B2 (ja) 2018-04-19 2022-04-19 東芝テック株式会社 伝票発行装置、及びプログラム

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002217364A (ja) 2001-01-15 2002-08-02 Nissan Motor Co Ltd 半導体実装構造
JP2007184525A (ja) 2005-12-07 2007-07-19 Mitsubishi Electric Corp 電子機器装置
WO2015045648A1 (ja) 2013-09-30 2015-04-02 富士電機株式会社 半導体装置、半導体装置の組み立て方法、半導体装置用部品及び単位モジュール
WO2015107871A1 (ja) 2014-01-15 2015-07-23 パナソニックＩｐマネジメント株式会社 半導体装置
JP2018098283A (ja) 2016-12-09 2018-06-21 富士電機株式会社 半導体装置
JP2018098282A (ja) 2016-12-09 2018-06-21 富士電機株式会社 半導体装置

Also Published As

Publication number Publication date
JPWO2021075220A1 (ja) 2021-04-22
DE112020001005T5 (de) 2021-11-11
CN113646887A (zh) 2021-11-12
US20220028761A1 (en) 2022-01-27
WO2021075220A1 (ja) 2021-04-22

Similar Documents

Publication Publication Date Title
US9059334B2 (en) Power semiconductor module and method of manufacturing the same
JP6786416B2 (ja) 半導体装置
JP7428018B2 (ja) 半導体モジュール
JP7414073B2 (ja) 半導体モジュール
US10959333B2 (en) Semiconductor device
JP7006812B2 (ja) 半導体装置
US11581252B2 (en) Semiconductor module and wire bonding method
US20210242103A1 (en) Semiconductor module and semiconductor module manufacturing method
WO2021002132A1 (ja) 半導体モジュールの回路構造
JP6102676B2 (ja) 半導体装置
JP2022065238A (ja) 半導体装置
US20170301603A1 (en) Semiconductor device
JP7322654B2 (ja) 半導体モジュール
JP2021158232A (ja) 半導体モジュール
JP2018074059A (ja) 半導体装置
JP7491043B2 (ja) 半導体モジュール
CN113224022A (zh) 半导体模块和半导体模块的制造方法
JP7294540B2 (ja) 半導体モジュール
WO2024095710A1 (ja) 半導体モジュール
WO2023068096A1 (ja) 半導体モジュール及び半導体モジュールの製造方法
WO2024095714A1 (ja) 半導体モジュール
WO2024095712A1 (ja) 半導体モジュール
US20230282563A1 (en) Semiconductor device
JP2019129228A (ja) 半導体装置及びその製造方法
JP2023156806A (ja) 半導体モジュール

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210922

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20211104

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20221129

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20230523

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230821

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230821

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20230904

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20231128

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20231211

R150 Certificate of patent or registration of utility model

Ref document number: 7414073

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150