JP7405183B2 - Wiring board, mounting board including wiring board, and method for manufacturing wiring board - Google Patents

Wiring board, mounting board including wiring board, and method for manufacturing wiring board Download PDF

Info

Publication number
JP7405183B2
JP7405183B2 JP2022079826A JP2022079826A JP7405183B2 JP 7405183 B2 JP7405183 B2 JP 7405183B2 JP 2022079826 A JP2022079826 A JP 2022079826A JP 2022079826 A JP2022079826 A JP 2022079826A JP 7405183 B2 JP7405183 B2 JP 7405183B2
Authority
JP
Japan
Prior art keywords
organic layer
layer
outer edge
substrate
wiring board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2022079826A
Other languages
Japanese (ja)
Other versions
JP2022110076A (en
Inventor
悟 倉持
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dai Nippon Printing Co Ltd
Original Assignee
Dai Nippon Printing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dai Nippon Printing Co Ltd filed Critical Dai Nippon Printing Co Ltd
Priority to JP2022079826A priority Critical patent/JP7405183B2/en
Publication of JP2022110076A publication Critical patent/JP2022110076A/en
Priority to JP2023209583A priority patent/JP2024026349A/en
Application granted granted Critical
Publication of JP7405183B2 publication Critical patent/JP7405183B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structure Of Printed Boards (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)

Description

本開示の実施形態は、基板の第１面に位置する第１面第１導電層及び第１面第１有機層を少なくとも含む第１配線構造部を備える配線基板に関する。また、本開示の実施形態は、配線基板を備える実装基板、及び配線基板の製造方法に関する。 Embodiments of the present disclosure relate to a wiring board including a first wiring structure portion including at least a first surface first conductive layer and a first surface first organic layer located on the first surface of the substrate. Further, embodiments of the present disclosure relate to a mounting board including a wiring board, and a method for manufacturing a wiring board.

ガラスやシリコンなどの無機材料を含む基板と、基板に積層された導電層及び有機層とを備える配線基板が知られている。例えば特許文献１は、基板の貫通孔に位置する貫通電極を更に備えた配線基板、いわゆるインターポーザを開示している。 2. Description of the Related Art Wiring substrates are known that include a substrate containing an inorganic material such as glass or silicon, and a conductive layer and an organic layer laminated on the substrate. For example, Patent Document 1 discloses a wiring board, a so-called interposer, which further includes a through electrode located in a through hole of the board.

特開２０１５－１９８０９３号公報Japanese Patent Application Publication No. 2015-198093

配線基板において、有機層は、導電層を覆って保護するという役割を果たしている。ところで、無機材料を含む基板に対する有機層の密着性は一般に、基板に対する導電層の密着性よりも低い。このため、有機層の外縁が基板に直接的に接している場合、有機層の外縁が基板から剥がれ、有機層と基板との間に隙間が形成され易い。 In a wiring board, an organic layer plays the role of covering and protecting a conductive layer. Incidentally, the adhesion of an organic layer to a substrate containing an inorganic material is generally lower than the adhesion of a conductive layer to a substrate. Therefore, when the outer edge of the organic layer is in direct contact with the substrate, the outer edge of the organic layer is likely to peel off from the substrate, and a gap is likely to be formed between the organic layer and the substrate.

本開示の実施形態は、このような課題を効果的に解決し得る配線基板を提供することを目的とする。 Embodiments of the present disclosure aim to provide a wiring board that can effectively solve such problems.

本開示の一実施形態は、第１面及び前記第１面とは反対側に位置する第２面を有し、無機材料を含む基板と、前記基板の前記第１面に位置する第１面第１導電層及び第１面第１有機層を少なくとも含む第１配線構造部と、前記第１面第１有機層の外縁と前記基板の前記第１面との間に位置し、金属材料を含む第１面第１下地層と、を備える、配線基板である。 An embodiment of the present disclosure includes a substrate including an inorganic material and having a first surface and a second surface located on the opposite side to the first surface, and a first surface located on the first surface of the substrate. a first wiring structure including at least a first conductive layer and a first organic layer on a first surface; A wiring board comprising: a first base layer on a first surface;

本開示の一実施形態による配線基板において、前記第１面第１有機層の外縁が延びる外縁方向における前記第１面第１下地層の寸法が、好ましくは１００μｍ以上である。 In the wiring board according to an embodiment of the present disclosure, the dimension of the first base layer on the first surface in the outer edge direction in which the outer edge of the first organic layer on the first surface extends is preferably 100 μm or more.

本開示の一実施形態による配線基板において、前記外縁方向に直交する方向における、前記第１面第１下地層のうち前記第１面第１有機層と重なる部分の寸法が、好ましくは５０μｍ以上且つ１ｍｍ以下である。 In the wiring board according to an embodiment of the present disclosure, a dimension of a portion of the first surface first base layer that overlaps with the first surface first organic layer in a direction perpendicular to the outer edge direction is preferably 50 μm or more; It is 1 mm or less.

本開示の一実施形態による配線基板において、前記外縁方向に直交する方向における、前記第１面第１下地層のうち前記第１面第１有機層から露出した部分の寸法が、好ましくは５０μｍ以上且つ１ｍｍ以下である。 In the wiring board according to an embodiment of the present disclosure, a dimension of a portion of the first surface first base layer exposed from the first surface first organic layer in a direction perpendicular to the outer edge direction is preferably 50 μm or more. Moreover, it is 1 mm or less.

本開示の一実施形態による配線基板において、前記第１面第１有機層の外縁の全長に対する、前記第１面第１有機層の外縁のうち前記第１面第１下地層と重なっている部分の長さの比率が、好ましくは５０％以上である。 In the wiring board according to an embodiment of the present disclosure, a portion of the outer edge of the first organic layer on the first surface that overlaps with the first base layer on the first surface with respect to the entire length of the outer edge of the first organic layer on the first surface. The length ratio of is preferably 50% or more.

本開示の一実施形態による配線基板において、前記第１面第１有機層の厚みに対する前記第１面第１下地層の厚みの比率が、好ましくは５０％以上である。 In the wiring board according to an embodiment of the present disclosure, the ratio of the thickness of the first base layer on the first surface to the thickness of the first organic layer on the first surface is preferably 50% or more.

本開示の一実施形態による配線基板において、前記第１面第１有機層の外縁は、複数の辺を含む多角形の輪郭を有し、複数の前記第１面第１下地層が、前記第１面第１有機層の少なくとも１つの前記辺に沿って離散的に並んでいてもよい。 In the wiring board according to an embodiment of the present disclosure, an outer edge of the first organic layer on the first surface has a polygonal outline including a plurality of sides, and a plurality of first underlayers on the first surface They may be arranged discretely along at least one side of the first organic layer on one side.

本開示の一実施形態による配線基板において、前記第１面第１有機層の２つの前記辺が接続される隅部が、好ましくは５０μｍ以上の曲率半径で湾曲した形状を有する。 In the wiring board according to an embodiment of the present disclosure, a corner where the two sides of the first organic layer on the first surface are connected preferably has a curved shape with a radius of curvature of 50 μm or more.

本開示の一実施形態による配線基板において、前記第１面第１下地層の下面と前記基板の前記第１面との間に隙間が存在し、前記隙間に前記第１面第１有機層が位置していてもよい。 In the wiring board according to an embodiment of the present disclosure, a gap exists between the lower surface of the first base layer on the first side and the first side of the substrate, and the first organic layer on the first side is formed in the gap. It may be located.

本開示の一実施形態による配線基板において、前記第１面第１有機層は、少なくとも部分的に前記第１面第１導電層を覆っていてもよい。 In the wiring board according to an embodiment of the present disclosure, the first organic layer on the first surface may at least partially cover the first conductive layer on the first surface.

本開示の一実施形態による配線基板において、前記第１面第１有機層は、前記第１面第１導電層と前記基板の前記第１面との間に位置していてもよい。 In the wiring board according to an embodiment of the present disclosure, the first surface first organic layer may be located between the first surface first conductive layer and the first surface of the substrate.

本開示の一実施形態による配線基板において、前記第１面第１下地層は、前記基板の外縁よりも内側に位置していてもよい。 In the wiring board according to an embodiment of the present disclosure, the first surface first base layer may be located inside an outer edge of the board.

本開示の一実施形態による配線基板において、前記第１面第１下地層が、金属材料を含む複数の層を有していてもよい。 In the wiring board according to an embodiment of the present disclosure, the first surface first base layer may have a plurality of layers containing a metal material.

本開示の一実施形態による配線基板は、前記第１面第１有機層上に位置する第１面第２有機層と、前記第１面第２有機層の外縁と前記第１面第１有機層の上面との間に位置し、金属材料を含む第１面第２下地層と、を更に備えていてもよい。 A wiring board according to an embodiment of the present disclosure includes a first surface second organic layer located on the first surface first organic layer, an outer edge of the first surface second organic layer and a first surface first organic layer. The first surface may further include a second base layer on the first surface that is located between the top surface of the layer and includes a metal material.

本開示の一実施形態による配線基板において、前記基板が、ガラスを含んでいてもよい。 In the wiring board according to an embodiment of the present disclosure, the board may include glass.

本開示の一実施形態による配線基板において、前記基板には貫通孔が設けられており、前記配線基板は、前記貫通孔に位置し、前記第１面第１導電層に電気的に接続された貫通電極を更に備えていてもよい。 In the wiring board according to an embodiment of the present disclosure, the board is provided with a through hole, and the wiring board is located in the through hole and electrically connected to the first conductive layer on the first surface. It may further include a through electrode.

本開示の一実施形態による配線基板は、前記基板の前記第２面に位置する第２面第１導電層及び第２面第１有機層を少なくとも含む第２配線構造部と、前記第２面第１有機層の外縁と前記基板の前記第２面との間に位置し、金属材料を含む第２面第１下地層と、を更に備えていてもよい。 A wiring board according to an embodiment of the present disclosure includes a second wiring structure portion including at least a second surface first conductive layer and a second surface first organic layer located on the second surface of the substrate; The device may further include a second surface first base layer located between the outer edge of the first organic layer and the second surface of the substrate and containing a metal material.

本開示の一実施形態は、上記記載の配線基板と、前記配線基板に搭載された素子と、を備える、実装基板である。 One embodiment of the present disclosure is a mounting board including the wiring board described above and an element mounted on the wiring board.

本開示の一実施形態は、第１面及び前記第１面の反対側に位置する第２面を含む基板を準備する工程と、金属材料を含む第１面第１下地層を前記基板の前記第１面に形成する工程と、前記基板の前記第１面に部分的に接する第１面第１有機層を、前記第１面第１有機層の外縁が少なくとも部分的に前記第１面第１下地層上に位置するように形成する工程と、前記第１面第１有機層を形成する前に、又は前記第１面第１有機層を形成した後に、第１面第１導電層を形成する工程と、を備える、配線基板の製造方法である。 An embodiment of the present disclosure includes the steps of: preparing a substrate including a first surface and a second surface located on the opposite side of the first surface; forming a first surface first organic layer partially in contact with the first surface of the substrate, the outer edge of the first surface first organic layer being at least partially in contact with the first surface; a step of forming a first conductive layer on a first surface before forming the first organic layer on the first surface or after forming the first organic layer on the first surface; A method of manufacturing a wiring board, comprising: forming a wiring board.

本開示の実施形態によれば、有機層が剥離してしまうことを抑制することができる。 According to the embodiments of the present disclosure, peeling of the organic layer can be suppressed.

一実施形態に係る配線基板を示す平面図である。FIG. 1 is a plan view showing a wiring board according to an embodiment. 図１の配線基板をII－II方向から見た断面図である。FIG. 2 is a cross-sectional view of the wiring board in FIG. 1 viewed from the II-II direction. 図２の配線基板の貫通電極を拡大して示す断面図である。FIG. 3 is an enlarged cross-sectional view showing a through electrode of the wiring board in FIG. 2; 図２の配線基板の第１枠体を拡大して示す断面図である。FIG. 3 is an enlarged cross-sectional view of the first frame of the wiring board in FIG. 2; 配線基板の一製造工程を示す断面図である。FIG. 3 is a cross-sectional view showing one manufacturing process of the wiring board. 配線基板の一製造工程を示す断面図である。FIG. 3 is a cross-sectional view showing one manufacturing process of the wiring board. 配線基板の一製造工程を示す断面図である。FIG. 3 is a cross-sectional view showing one manufacturing process of the wiring board. 配線基板の一製造工程を示す断面図である。FIG. 3 is a cross-sectional view showing one manufacturing process of the wiring board. 配線基板の一製造工程を示す断面図である。FIG. 3 is a cross-sectional view showing one manufacturing process of the wiring board. 図９Ａに示す状態の基板の平面図である。9A is a plan view of the substrate in the state shown in FIG. 9A. FIG. 配線基板の一製造工程を示す断面図である。FIG. 3 is a cross-sectional view showing one manufacturing process of the wiring board. 図１０Ａに示す状態の基板の平面図である。FIG. 10A is a plan view of the substrate in the state shown in FIG. 10A. 配線基板の一製造工程を示す断面図である。FIG. 3 is a cross-sectional view showing one manufacturing process of the wiring board. 配線基板の一製造工程を示す断面図である。FIG. 3 is a cross-sectional view showing one manufacturing process of the wiring board. 配線基板の一製造工程を示す断面図である。FIG. 3 is a cross-sectional view showing one manufacturing process of the wiring board. 配線基板の一製造工程を示す平面図である。FIG. 3 is a plan view showing one manufacturing process of the wiring board. 第１の変形例に係る配線基板を示す断面図である。FIG. 7 is a cross-sectional view showing a wiring board according to a first modification. 第２の変形例に係る配線基板を示す平面図である。FIG. 7 is a plan view showing a wiring board according to a second modification. 配線基板及び素子を備える実装基板の一例を示す平面図である。FIG. 2 is a plan view showing an example of a mounting board including a wiring board and an element. 配線基板が搭載される製品の例を示す図である。FIG. 2 is a diagram showing an example of a product on which a wiring board is mounted.

以下、本開示の実施形態に係る配線基板の構成及びその製造方法について、図面を参照しながら詳細に説明する。なお、以下に示す実施形態は本開示の実施形態の一例であって、本開示はこれらの実施形態に限定して解釈されるものではない。また、本明細書において、「基板」、「基材」、「シート」や「フィルム」など用語は、呼称の違いのみに基づいて、互いから区別されるものではない。例えば、「基板」や「基材」は、シートやフィルムと呼ばれ得るような部材も含む概念である。更に、本明細書において用いる、形状や幾何学的条件並びにそれらの程度を特定する、例えば、「平行」や「直交」等の用語や長さや角度の値等については、厳密な意味に縛られることなく、同様の機能を期待し得る程度の範囲を含めて解釈することとする。また、本実施形態で参照する図面において、同一部分または同様な機能を有する部分には同一の符号または類似の符号を付し、その繰り返しの説明は省略する場合がある。また、図面の寸法比率は説明の都合上実際の比率とは異なる場合や、構成の一部が図面から省略される場合がある。 Hereinafter, a configuration of a wiring board and a method for manufacturing the same according to an embodiment of the present disclosure will be described in detail with reference to the drawings. Note that the embodiments shown below are examples of the embodiments of the present disclosure, and the present disclosure is not to be interpreted as being limited to these embodiments. Further, in this specification, terms such as "substrate," "base material," "sheet," and "film" are not distinguished from each other based only on the difference in name. For example, "substrate" and "base material" are concepts that include members that can be called sheets and films. Furthermore, terms such as "parallel" and "orthogonal" and values of length and angle used in this specification that specify shapes, geometric conditions, and their degrees are bound by strict meanings. The definition shall be interpreted to include the extent to which similar functions can be expected. In addition, in the drawings referred to in this embodiment, the same parts or parts having similar functions are denoted by the same or similar symbols, and repeated description thereof may be omitted. In addition, the dimensional ratios in the drawings may differ from the actual ratios for convenience of explanation, or a part of the structure may be omitted from the drawings.

配線基板
以下、本開示の実施の形態について説明する。まず、本実施の形態に係る配線基板１０の構成について説明する。図１は、配線基板１０を示す平面図である。また、図２は、図１の配線基板１０をII－II方向から見た断面図である。 Wiring Board Hereinafter, embodiments of the present disclosure will be described. First, the configuration of wiring board 10 according to this embodiment will be explained. FIG. 1 is a plan view showing the wiring board 10. As shown in FIG. Further, FIG. 2 is a cross-sectional view of the wiring board 10 of FIG. 1 viewed from the II-II direction.

配線基板１０は、基板１２、貫通電極２２、第１配線構造部３０、第１枠体３７、第２配線構造部４０及び第２枠体４７を備える。以下、配線基板１０の各構成要素について説明する。 The wiring board 10 includes a substrate 12 , a through electrode 22 , a first wiring structure 30 , a first frame 37 , a second wiring structure 40 , and a second frame 47 . Each component of the wiring board 10 will be explained below.

（基板）
基板１２は、第１面１３、及び、第１面１３の反対側に位置する第２面１４を含む。また、基板１２には、第１面１３から第２面１４に至る複数の貫通孔２０が設けられている。 (substrate)
The substrate 12 includes a first surface 13 and a second surface 14 located on the opposite side of the first surface 13 . Further, the substrate 12 is provided with a plurality of through holes 20 extending from the first surface 13 to the second surface 14 .

基板１２は、一定の絶縁性を有する無機材料を含んでいる。例えば、基板１２は、ガラス基板、石英基板、サファイア基板、樹脂基板、シリコン基板、炭化シリコン基板、アルミナ(Al2O3)基板、窒化アルミ(AlN)基板、酸化ジリコニア(ZrO2)基板など、又は、これらの基板が積層されたものである。基板１２は、アルミニウム基板、ステンレス基板など、導電性を有する材料から構成された基板を部分的に含んでいてもよい。 The substrate 12 includes an inorganic material having a certain insulating property. For example, the substrate 12 may include a glass substrate, a quartz substrate, a sapphire substrate, a resin substrate, a silicon substrate, a silicon carbide substrate, an alumina (Al 2 O 3 ) substrate, an aluminum nitride (AlN) substrate, a zirconia oxide (ZrO 2 ) substrate, etc. Alternatively, these substrates are laminated. The substrate 12 may partially include a substrate made of a conductive material, such as an aluminum substrate or a stainless steel substrate.

基板１２で用いるガラスの例としては、無アルカリガラスなどを挙げることができる。
無アルカリガラスとは、ナトリウムやカリウムなどのアルカリ成分を含まないガラスである。無アルカリガラスは、例えば、アルカリ成分の代わりにホウ酸を含む。また、無アルカリガラスは、例えば、酸化カルシウムや酸化バリウムなどのアルカリ土類金属酸化物を含む。無アルカリガラスの例としては、旭硝子製のＥＮ－Ａ１や、コーニング製のイーグルＸＧなどを挙げることができる。基板１２がガラスを含む場合、基板１２の厚みＴは、例えば０．２５ｍｍ以上且つ０．４５ｍｍ以下である。基板１２がガラスを含むことにより、基板１２がシリコンからなる場合に比べて、基板１２の絶縁性を高めることができる。 Examples of the glass used for the substrate 12 include alkali-free glass.
Alkali-free glass is glass that does not contain alkaline components such as sodium or potassium. For example, alkali-free glass contains boric acid instead of an alkali component. Furthermore, the alkali-free glass contains, for example, alkaline earth metal oxides such as calcium oxide and barium oxide. Examples of alkali-free glass include EN-A1 manufactured by Asahi Glass and Eagle XG manufactured by Corning. When the substrate 12 includes glass, the thickness T of the substrate 12 is, for example, 0.25 mm or more and 0.45 mm or less. When the substrate 12 includes glass, the insulation properties of the substrate 12 can be improved compared to when the substrate 12 is made of silicon.

図２において、符号Ｓ１は、貫通孔２０が第１面１３と接続される位置における貫通孔２０の幅を表す。幅Ｓ１は、例えば４０μｍ以上且つ１５０μｍ以下である。また、貫通孔２０の幅Ｓ１に対する貫通孔２０の長さの比、すなわち貫通孔２０のアスペクト比は、例えば４以上且つ１０以下である。 In FIG. 2, the symbol S1 represents the width of the through hole 20 at the position where the through hole 20 is connected to the first surface 13. The width S1 is, for example, 40 μm or more and 150 μm or less. Further, the ratio of the length of the through hole 20 to the width S1 of the through hole 20, that is, the aspect ratio of the through hole 20 is, for example, 4 or more and 10 or less.

基板１２に形成された貫通孔２０は、少なくとも部分的に、基板１２の第１面１３から第２面１４に向かうにつれて幅が小さくなる形状を有していてもよい。図２に示す例において、貫通孔２０は、基板１２の第１面１３及び第２面１４から基板１２の厚み方向における中央部分に向かうにつれて幅が小さくなる形状を有している。この結果、貫通孔２０の幅は、図２において符号Ｓ２で示すように、基板１２の厚み方向における中央部分で最小になる。なお「中央部分」とは、基板１２の厚み方向における中間位置、並びに、中間位置から第１面１３側へ０．１×Ｔまでの範囲、及び中間位置から第２面１４側へ０．１×Ｔまでの範囲を含む。符号Ｔは、上述のように基板１２の厚みを表す。 The through hole 20 formed in the substrate 12 may at least partially have a shape whose width decreases from the first surface 13 to the second surface 14 of the substrate 12. In the example shown in FIG. 2, the through hole 20 has a shape whose width decreases from the first surface 13 and the second surface 14 of the substrate 12 toward the center of the substrate 12 in the thickness direction. As a result, the width of the through hole 20 becomes minimum at the center portion in the thickness direction of the substrate 12, as indicated by the symbol S2 in FIG. Note that the "center portion" refers to the intermediate position in the thickness direction of the substrate 12, the range from the intermediate position to the first surface 13 side up to 0.1 x T, and the range from the intermediate position to the second surface 14 side by 0.1 Including the range up to ×T. The symbol T represents the thickness of the substrate 12 as described above.

なお、貫通孔２０の断面形状が図２の形状に限られることはない。例えば、図示はしないが、貫通孔２０の幅は、第１面１３側から第２面１４側に向かうにつれて小さくなっていてもよい。 Note that the cross-sectional shape of the through hole 20 is not limited to the shape shown in FIG. For example, although not shown, the width of the through hole 20 may become smaller from the first surface 13 side toward the second surface 14 side.

（貫通電極）
図３は、貫通孔２０に設けられた貫通電極２２を拡大して示す断面図である。貫通電極２２は、貫通孔２０の内部に少なくとも部分的に位置し、且つ導電性を有する部材である。本実施の形態において、貫通電極２２の厚みは、貫通孔２０の幅よりも小さく、このため、貫通孔２０の内部には、貫通電極２２が存在しない空間がある。すなわち、貫通電極２２は、いわゆるコンフォーマルビアである。貫通電極２２の厚みは、例えば５μｍ以上且つ２２μｍ以下である。 (Through electrode)
FIG. 3 is an enlarged cross-sectional view showing the through electrode 22 provided in the through hole 20. As shown in FIG. The through electrode 22 is a member that is located at least partially inside the through hole 20 and has electrical conductivity. In this embodiment, the thickness of the through electrode 22 is smaller than the width of the through hole 20, and therefore, there is a space inside the through hole 20 where the through electrode 22 does not exist. That is, the through electrode 22 is a so-called conformal via. The thickness of the through electrode 22 is, for example, 5 μm or more and 22 μm or less.

貫通電極２２が導電性を有する限りにおいて、貫通電極２２の形成方法は特には限定されない。例えば、貫通電極２２は、蒸着法やスパッタリング法などの物理成膜法で形成されていてもよく、化学成膜法やめっき法で形成されていてもよい。また、貫通電極２２は、導電性を有する単一の層から構成されていてもよく、若しくは、導電性を有する複数の層を含んでいてもよい。ここでは、図３に示すように、貫通電極２２が第１層２２１及び第２層２２２を有する例について説明する。第１層２２１及び第２層２２２はそれぞれ、金属材料を含む。 As long as the through electrode 22 has conductivity, the method for forming the through electrode 22 is not particularly limited. For example, the through electrode 22 may be formed by a physical film forming method such as a vapor deposition method or a sputtering method, or may be formed by a chemical film forming method or a plating method. Further, the through electrode 22 may be composed of a single conductive layer, or may include a plurality of conductive layers. Here, as shown in FIG. 3, an example in which the through electrode 22 has a first layer 221 and a second layer 222 will be described. The first layer 221 and the second layer 222 each include a metal material.

第１層２２１は、貫通孔２０の側壁２１上に少なくとも部分的に位置し、導電性を有する層である。第１層２２１は、スパッタリング法や蒸着法などの物理成膜法や、ゾルゲル法などによって側壁２１上に形成される。好ましくは、第１層２２１は、スパッタリング法によって側壁２１上に形成される。これによって、側壁２１に対して第１層２２１を強固に密着させることができる。第１層２２１の厚みは、例えば０．０５μｍ以上且つ１．０μｍ以下である。なお、第１層２２１と貫通孔２０の側壁２１との間に、その他の層が設けられていてもよい。 The first layer 221 is a layer located at least partially on the side wall 21 of the through hole 20 and has conductivity. The first layer 221 is formed on the sidewall 21 by a physical film forming method such as a sputtering method or a vapor deposition method, or a sol-gel method. Preferably, the first layer 221 is formed on the sidewall 21 by a sputtering method. This allows the first layer 221 to be tightly adhered to the side wall 21. The thickness of the first layer 221 is, for example, 0.05 μm or more and 1.0 μm or less. Note that another layer may be provided between the first layer 221 and the side wall 21 of the through hole 20.

物理成膜法によって第１層２２１を形成する場合、第１層２２１を構成する材料としては、チタン、クロム、ニッケル、銅などの金属又はこれらを用いた合金など、あるいはこれらを積層したものを使用することができる。また、ゾルゲル法によって第１層２２１を形成する場合、第１層２２１を構成する材料としては、酸化亜鉛などを用いることができる。なお、第１層２２１は、ゾルゲル法によって形成されたゾルゲル層に加えて、無電解めっき法によってゾルゲル層上に形成された銅などの金属を含む無電解めっき層を更に有していてもよい。 When forming the first layer 221 by a physical film formation method, the material constituting the first layer 221 may be metals such as titanium, chromium, nickel, copper, alloys using these, or a stack of these. can be used. Further, when forming the first layer 221 by a sol-gel method, zinc oxide or the like can be used as the material forming the first layer 221. In addition to the sol-gel layer formed by the sol-gel method, the first layer 221 may further include an electroless plating layer containing a metal such as copper formed on the sol-gel layer by an electroless plating method. .

第２層２２２は、第１層２２１上に位置し、導電性を有する層である。第２層２２２は、例えば主成分としての銅を含み、より具体的には８０質量％以上の銅を含む。また、第２層２２２は、金、銀、白金、ロジウム、スズ、アルミニウム、ニッケル、クロムなどの金属又はこれらを用いた合金を含んでいてもよい。第２層２２２は、電解めっき法によって第１層２２１上に形成される。第２層２２２の組成を分析する方法としては、例えばＴＥＭ（透過型電子顕微鏡）またはＥＤＳ（エネルギー分散型Ｘ線分光器）を採用することができる。第２層２２２の厚みは、例えば５μｍ以上且つ２０μｍ以下である。なお、第１層２２１と第２層２２２との間に、その他の導電層が設けられていてもよい。 The second layer 222 is located on the first layer 221 and is a conductive layer. The second layer 222 contains copper as a main component, for example, and more specifically contains 80% by mass or more of copper. Further, the second layer 222 may contain metals such as gold, silver, platinum, rhodium, tin, aluminum, nickel, and chromium, or alloys using these metals. The second layer 222 is formed on the first layer 221 by electrolytic plating. As a method for analyzing the composition of the second layer 222, for example, TEM (transmission electron microscope) or EDS (energy dispersive X-ray spectrometer) can be employed. The thickness of the second layer 222 is, for example, 5 μm or more and 20 μm or less. Note that another conductive layer may be provided between the first layer 221 and the second layer 222.

図示はしないが、配線基板１０は、貫通電極２２よりも貫通孔２０の中心側に位置する有機層を備えていてもよい。なお、「中心側」とは、貫通孔２０の内部において、有機層と側壁２１との間の距離が貫通電極２２と側壁２１との間の距離よりも大きいことを意味する。有機層は、後述する第１面第１有機層３２などと同様に、好ましくは０．００３以下、より好ましくは０．００２以下、更に好ましくは０．００１以下の誘電正接を有する有機材料を含む。 Although not shown, the wiring board 10 may include an organic layer located closer to the center of the through hole 20 than the through electrode 22 is. Note that "center side" means that inside the through hole 20, the distance between the organic layer and the side wall 21 is larger than the distance between the through electrode 22 and the side wall 21. The organic layer contains an organic material having a dielectric loss tangent of preferably 0.003 or less, more preferably 0.002 or less, and even more preferably 0.001 or less, like the first organic layer 32 on the first surface described later. .

また、図示はしないが、貫通電極２２は、貫通孔２０に充填されたフィルドビアであってもよい。この場合、貫通電極２２は、第１面１３の面方向において少なくとも部分的に貫通孔２０の中心点にまで広がっている。 Further, although not shown, the through electrode 22 may be a filled via filled in the through hole 20. In this case, the through electrode 22 extends at least partially to the center point of the through hole 20 in the plane direction of the first surface 13 .

（第１配線構造部）
次に、第１配線構造部３０について説明する。第１配線構造部３０は、基板１２の第１面１３側に電気的な回路を構成するよう第１面１３側に設けられた導電層や有機層などの層を有する。本実施の形態において、第１配線構造部３０は、第１面第１導電層３１、第１面第１有機層３２、第１面第２導電層３３、第１面第２有機層３４及び第１面第３導電層３５を有する。 (First wiring structure part)
Next, the first wiring structure section 30 will be explained. The first wiring structure section 30 has layers such as a conductive layer and an organic layer provided on the first surface 13 side of the substrate 12 so as to constitute an electrical circuit on the first surface 13 side. In the present embodiment, the first wiring structure section 30 includes a first conductive layer 31 on the first surface, a first organic layer 32 on the first surface, a second conductive layer 33 on the first surface, a second organic layer 34 on the first surface, and a second conductive layer 33 on the first surface. The first surface has a third conductive layer 35.

〔第１面第１導電層〕
第１面第１導電層３１は、基板１２の第１面１３側に位置する、導電性を有する金属材料を含む層である。本実施の形態において、第１面第１導電層３１は、基板１２の第１面１３に直接的に接している。第１面第１導電層３１は、貫通電極２２に電気的に接続されていてもよい。また、第１面第１導電層３１は、導電性を有する単一の層から構成されていてもよく、若しくは、導電性を有する複数の層を含んでいてもよい。例えば、第１面第１導電層３１は、貫通電極２２と同様に、基板１２の第１面１３上に順に積層された第１層２２１及び第２層２２２を含んでいてもよい。また、第１面第１導電層３１は、第１層２２１及び第２層２２２のうちの一部の導電層のみを含んでいてもよい。第１面第１導電層３１を構成する材料は、貫通電極２２を構成する材料と同様である。第１面第１導電層３１の厚みは、例えば１００ｎｍ以上且つ２０μｍ以下であり、５μｍ以上且つ２０μｍ以下であってもよい。 [First surface first conductive layer]
The first surface first conductive layer 31 is a layer located on the first surface 13 side of the substrate 12 and containing a conductive metal material. In this embodiment, the first surface first conductive layer 31 is in direct contact with the first surface 13 of the substrate 12 . The first conductive layer 31 on the first surface may be electrically connected to the through electrode 22 . Further, the first conductive layer 31 on the first surface may be composed of a single conductive layer, or may include a plurality of conductive layers. For example, like the through electrode 22, the first surface first conductive layer 31 may include a first layer 221 and a second layer 222 that are laminated in this order on the first surface 13 of the substrate 12. Further, the first conductive layer 31 on the first surface may include only some conductive layers of the first layer 221 and the second layer 222. The material constituting the first conductive layer 31 on the first surface is the same as the material constituting the through electrode 22 . The thickness of the first conductive layer 31 on the first surface is, for example, 100 nm or more and 20 μm or less, and may be 5 μm or more and 20 μm or less.

〔第１面第１有機層〕
第１面第１有機層３２は、基板１２の第１面１３側に位置し、有機材料を含み、且つ絶縁性を有する層である。本実施の形態において、第１面第１有機層３２は、第１面第１導電層３１の上面を部分的に覆うよう配置されている。例えば図１及び図２に示すように、第１面第１有機層３２は、基板１２の外縁に近接する領域を除いて、基板１２の第１面１３のほぼ全域にわたって設けられている。例えば、基板１２が、複数の辺を含む矩形などの多角形の輪郭を有する場合、第１面第１有機層３２も同様に矩形などの多角形の輪郭を有している。また、図２に示すように、第１面第１有機層３２の一部には、第１面第１導電層３１上に位置する開口部が形成されている。 [First surface, first organic layer]
The first surface first organic layer 32 is located on the first surface 13 side of the substrate 12, contains an organic material, and has an insulating property. In this embodiment, the first surface first organic layer 32 is arranged to partially cover the upper surface of the first surface first conductive layer 31. For example, as shown in FIGS. 1 and 2, the first surface first organic layer 32 is provided over almost the entire first surface 13 of the substrate 12, except for a region close to the outer edge of the substrate 12. For example, when the substrate 12 has a polygonal outline such as a rectangle including a plurality of sides, the first organic layer 32 on the first surface similarly has a polygonal outline such as a rectangle. Further, as shown in FIG. 2, an opening located above the first conductive layer 31 on the first surface is formed in a part of the first organic layer 32 on the first surface.

なお、「上面」とは、基板１２に積層される層の面のうち、基板１２から遠い側に位置する面を意味する。また、「下面」とは、基板１２に積層される層の面のうち、基板１２に近い側に位置する面であり、且つ、基板１２側から基板１２の第１面１３の法線方向に沿って層を見た場合に視認される面を意味する。また、「側面」とは、下面から上面に至るよう広がる面を意味する。 Note that the "upper surface" refers to the surface located on the far side from the substrate 12 among the surfaces of the layers stacked on the substrate 12. Further, the "lower surface" is a surface located on the side closer to the substrate 12 among the surfaces of the layers laminated on the substrate 12, and is a surface located in the normal direction of the first surface 13 of the substrate 12 from the substrate 12 side. It means the surface that is visible when looking at the layer along the line. Moreover, "side surface" means a surface that spreads from the bottom surface to the top surface.

第１面第１有機層３２の有機材料としては、ポリイミド、エポキシなどを用いることができる。第１面第１有機層３２の有機材料は、好ましくは０．００３以下、より好ましくは０．００２以下、更に好ましくは０．００１以下の誘電正接を有する。誘電正接の小さい有機材料を用いて第１面第１有機層３２を構成することにより、後述するインダクタ１６などを通るべき電気信号が第１面第１有機層３２を通ってしまうことを抑制することができる。これにより、インダクタなどの部品が設けられた配線基板１０の帯域を高周波側に広げることができる。 As the organic material for the first organic layer 32 on the first surface, polyimide, epoxy, etc. can be used. The organic material of the first organic layer 32 on the first surface preferably has a dielectric loss tangent of 0.003 or less, more preferably 0.002 or less, and even more preferably 0.001 or less. By configuring the first organic layer 32 on the first surface using an organic material with a small dielectric loss tangent, it is possible to suppress electrical signals that should pass through the inductor 16, which will be described later, from passing through the first organic layer 32 on the first surface. be able to. Thereby, the band of the wiring board 10 provided with components such as inductors can be expanded to the high frequency side.

ところで、無機材料を含む基板１２に対する、有機材料を含む第１面第１有機層３２の密着性は、一般に低い。このため、第１面第１有機層３２の下面が直接的に基板１２の第１面１３に接する場合、第１面第１有機層３２が基板１２の第１面１３から剥離し易い。
剥離は、特に第１面第１有機層３２の外縁において発生し易い。このような課題を解決するため、本実施の形態においては、第１面第１有機層３２の外縁と基板１２の第１面１３との間に、金属材料を含む第１面第１下地層３７１を設けることを提案する。第１面第１下地層３７１については後に詳細に説明する。なお本明細書において「第１面第１有機層３２の外縁」とは、基板１２の第１面１３の法線方向に沿って第１面第１有機層３２を見た場合に第１面第１有機層３２の外形を規定している縁部のことである。基板１２の外縁、第１面第２有機層３４の外縁なども同様である。 By the way, the adhesion of the first surface first organic layer 32 containing an organic material to the substrate 12 containing an inorganic material is generally low. Therefore, when the lower surface of the first surface first organic layer 32 is in direct contact with the first surface 13 of the substrate 12, the first surface first organic layer 32 is likely to peel off from the first surface 13 of the substrate 12.
Peeling is particularly likely to occur at the outer edge of the first organic layer 32 on the first surface. In order to solve such problems, in this embodiment, a first base layer containing a metal material is provided between the outer edge of the first organic layer 32 on the first surface and the first surface 13 of the substrate 12. 371 is proposed. The first surface first base layer 371 will be described in detail later. Note that in this specification, "the outer edge of the first organic layer 32 on the first surface" refers to the outer edge of the first organic layer 32 on the first surface when the first organic layer 32 on the first surface is viewed along the normal direction of the first surface 13 of the substrate 12. This is an edge defining the outer shape of the first organic layer 32. The same applies to the outer edge of the substrate 12, the outer edge of the first surface second organic layer 34, and the like.

第１面第１有機層３２の外縁が多角形の輪郭を有する場合、好ましくは、図１に示すように、第１面第１有機層３２の外縁の２つの辺が接続される隅部３２ｃが湾曲した形状を有する。これにより、隅部３２ｃに応力などの力が集中することを抑制することができ、隅部３２ｃが基板１２の第１面１３から剥離することを抑制することができる。隅部３２ｃの曲率半径は、好ましくは５０μｍ以上である。 When the outer edge of the first organic layer 32 on the first side has a polygonal outline, preferably a corner 32c where two sides of the outer edge of the first organic layer 32 on the first side are connected, as shown in FIG. has a curved shape. Thereby, it is possible to suppress concentration of force such as stress on the corner 32c, and it is possible to suppress separation of the corner 32c from the first surface 13 of the substrate 12. The radius of curvature of the corner 32c is preferably 50 μm or more.

〔第１面第２導電層〕
第１面第２導電層３３は、第１面第１有機層３２などの有機層の上に位置する、導電性を有する金属材料を含む層である。第１面第２導電層３３は、例えば、第１面第１有機層３２上を延びる配線を構成する。図示はしないが、第１面第２導電層３３は、貫通電極２２、第１面第１導電層３１、第１面第３導電層３５などに電気的に接続されていてもよい。また、第１面第２導電層３３は、第１配線構造部３０に形成されるキャパシタやインダクタなどの部品の一部を構成していてもよい。 [First surface second conductive layer]
The first surface second conductive layer 33 is a layer containing a conductive metal material and located on an organic layer such as the first surface first organic layer 32 . The first surface second conductive layer 33 constitutes, for example, a wiring extending on the first surface first organic layer 32 . Although not illustrated, the first surface second conductive layer 33 may be electrically connected to the through electrode 22, the first surface first conductive layer 31, the first surface third conductive layer 35, and the like. Further, the first surface second conductive layer 33 may constitute a part of a component such as a capacitor or an inductor formed in the first wiring structure section 30.

第１面第２導電層３３は、貫通電極２２や第１面第１導電層３１と同様に、積層された第１層２２１及び第２層２２２などの複数の導電層を含んでいてもよい。第１面第２導電層３３を構成する材料は、貫通電極２２や第１面第１導電層３１を構成する材料と同様である。第１面第２導電層３３の厚みは、例えば１００ｎｍ以上且つ２０μｍ以下である。 The first surface second conductive layer 33 may include a plurality of conductive layers such as a stacked first layer 221 and a second layer 222, similar to the through electrode 22 and the first surface first conductive layer 31. . The material constituting the first surface second conductive layer 33 is the same as the material constituting the through electrode 22 and the first surface first conductive layer 31. The thickness of the first-surface second conductive layer 33 is, for example, 100 nm or more and 20 μm or less.

〔第１面第２有機層〕
第１面第２有機層３４は、第１面１３側に位置し、有機材料を含み、且つ絶縁性を有する層である。本実施の形態において、第１面第２有機層３４は、第１面第１有機層３２上に位置する第１面第２導電層３３の上面を部分的に覆うよう配置されている。例えば図１及び図２に示すように、第１面第２有機層３４は、第１面第１有機層３２の外縁に近接する領域を除いて、第１面第１有機層３２上面のほぼ全域にわたって設けられている。例えば、第１面第１有機層３２が、複数の辺を含む矩形などの多角形の輪郭を有する場合、第１面第２有機層３４も同様に矩形などの多角形の輪郭を有している。また、図２に示すように、第１面第２有機層３４の一部には、第１面第１導電層３１上に位置する開口部が形成されていてもよい。 [First surface second organic layer]
The first surface second organic layer 34 is a layer that is located on the first surface 13 side, contains an organic material, and has an insulating property. In this embodiment, the first surface second organic layer 34 is arranged to partially cover the upper surface of the first surface second conductive layer 33 located on the first surface first organic layer 32. For example, as shown in FIGS. 1 and 2, the first surface second organic layer 34 covers almost the entire top surface of the first surface first organic layer 32, except for the area near the outer edge of the first surface first organic layer 32. It is located throughout the area. For example, when the first organic layer 32 on the first side has a polygonal outline such as a rectangle including a plurality of sides, the second organic layer 34 on the first side similarly has a polygonal outline such as a rectangular shape. There is. Further, as shown in FIG. 2, an opening located above the first conductive layer 31 on the first surface may be formed in a part of the second organic layer 34 on the first surface.

第１面第２有機層３４の有機材料としては、第１面第１有機層３２の場合と同様に、ポリイミド、エポキシなどを用いることができる。第１面第２有機層３４の有機材料は、好ましくは０．００３以下、より好ましくは０．００２以下、更に好ましくは０．００１以下の誘電正接を有する。 As the organic material for the first surface second organic layer 34, polyimide, epoxy, etc. can be used as in the case of the first surface first organic layer 32. The organic material of the first surface second organic layer 34 preferably has a dielectric loss tangent of 0.003 or less, more preferably 0.002 or less, and even more preferably 0.001 or less.

第１面第２有機層３４の外縁が多角形の輪郭を有する場合、好ましくは、第１面第１有機層３２の場合と同様に、第１面第２有機層３４の外縁の２つの辺が接続される隅部３４ｃが湾曲した形状を有する。隅部３４ｃの曲率半径は、好ましくは５０μｍ以上である。 When the outer edge of the first side second organic layer 34 has a polygonal outline, preferably the two sides of the outer edge of the first side second organic layer 34 are similar to the case of the first side first organic layer 32. The corner 34c to which is connected has a curved shape. The radius of curvature of the corner 34c is preferably 50 μm or more.

〔第１面第３導電層〕
第１面第３導電層３５は、第１面第２有機層３４などの有機層上に位置する、導電性を有する層である。第１面第２導電層３３は、例えば、第１面第２有機層３４上を延びる配線を構成する。第１面第３導電層３５は、貫通電極２２、第１面第１導電層３１、第１面第３導電層３５などに電気的に接続されていてもよい。また、第１面第３導電層３５は、第１配線構造部３０に形成されるキャパシタやインダクタなどの部品の一部を構成していてもよい。 [First surface third conductive layer]
The first surface third conductive layer 35 is a conductive layer located on an organic layer such as the first surface second organic layer 34 . The first surface second conductive layer 33 constitutes, for example, a wiring extending on the first surface second organic layer 34 . The first surface third conductive layer 35 may be electrically connected to the through electrode 22, the first surface first conductive layer 31, the first surface third conductive layer 35, and the like. Further, the first surface third conductive layer 35 may constitute a part of a component such as a capacitor or an inductor formed in the first wiring structure section 30.

第１面第３導電層３５は、貫通電極２２や第１面第１導電層３１と同様に、積層された第１層２２１及び第２層２２２などの複数の導電層を含んでいてもよい。第１面第３導電層３５を構成する材料は、貫通電極２２や第１面第１導電層３１を構成する材料と同様である。第１面第３導電層３５の厚みは、例えば１００ｎｍ以上且つ２０μｍ以下である。 The first surface third conductive layer 35 may include a plurality of conductive layers such as a stacked first layer 221 and a second layer 222, similar to the through electrode 22 and the first surface first conductive layer 31. . The material constituting the first surface third conductive layer 35 is the same as the material constituting the through electrode 22 and the first surface first conductive layer 31. The thickness of the first surface third conductive layer 35 is, for example, 100 nm or more and 20 μm or less.

（第１枠体）
第１枠体３７は、第１配線構造部３０に含まれる有機層が剥離することを抑制するための部材である。第１枠体３７は、第１面第１下地層３７１及び第１面第２下地層３７２を含む。図４は、第１枠体３７を拡大して示す断面図である。 (First frame)
The first frame 37 is a member for suppressing peeling of the organic layer included in the first wiring structure section 30. The first frame 37 includes a first surface first base layer 371 and a first surface second base layer 372. FIG. 4 is an enlarged cross-sectional view of the first frame 37. As shown in FIG.

〔第１面第１下地層〕
第１面第１下地層３７１は、第１面第１有機層３２の外縁と基板１２の第１面１３との間に位置する、金属材料を含む層である。図１に示すように、第１面第１下地層３７１は、第１面第１有機層３２の外縁が延びる外縁方向に沿って延びている。図１に示す例において、第１面第１下地層３７１は、第１面第１有機層３２の外縁を囲むように一周にわたって連続的に延びている。 [First surface, first base layer]
The first surface first base layer 371 is a layer containing a metal material and located between the outer edge of the first surface first organic layer 32 and the first surface 13 of the substrate 12 . As shown in FIG. 1, the first surface first base layer 371 extends along the outer edge direction in which the outer edge of the first surface first organic layer 32 extends. In the example shown in FIG. 1, the first base layer 371 on the first surface continuously extends around the outer edge of the first organic layer 32 on the first surface.

第１面第１下地層３７１は、基板１２の外縁よりも内側に位置していてもよい。言い換えると、第１面第１下地層３７１の外縁と基板１２の外縁との間に、第１面第１下地層３７１や有機層が存在せず第１面１３が露出している露出部Ｒが存在していてもよい。露出部Ｒの幅ｇは、例えば３０μｍ以上且つ３００μｍ以下である。 The first surface first base layer 371 may be located inside the outer edge of the substrate 12. In other words, the exposed portion R where the first surface 13 is exposed without the presence of the first surface first base layer 371 or the organic layer between the outer edge of the first surface first base layer 371 and the outer edge of the substrate 12. may exist. The width g of the exposed portion R is, for example, 30 μm or more and 300 μm or less.

第１面第１下地層３７１は、第１面第１導電層３１や貫通電極２２などに電気的に接続されていてもよい。若しくは、第１面第１下地層３７１は、その他の導電層から電気的に浮いた状態にあってもよい。 The first surface first base layer 371 may be electrically connected to the first surface first conductive layer 31, the through electrode 22, and the like. Alternatively, the first surface first base layer 371 may be electrically floating from other conductive layers.

第１面第１下地層３７１が金属材料を含む限りにおいて、第１面第１下地層３７１の層構成は特には限定されない。例えば、第１面第１下地層３７１は、貫通電極２２と同様に、基板１２の第１面１３上に順に積層された第１層２２１及び第２層２２２を含んでいてもよい。また、第１面第１下地層３７１は、第１層２２１及び第２層２２２のうちの一部の導電層のみを含んでいてもよい。第１面第１下地層３７１を構成する材料は、貫通電極２２を構成する材料と同様である。 As long as the first surface first base layer 371 contains a metal material, the layer structure of the first surface first base layer 371 is not particularly limited. For example, like the through electrode 22, the first surface first base layer 371 may include a first layer 221 and a second layer 222 that are laminated in this order on the first surface 13 of the substrate 12. Further, the first surface first base layer 371 may include only some of the conductive layers of the first layer 221 and the second layer 222. The material constituting the first base layer 371 on the first surface is the same as the material constituting the through electrode 22.

第１面第１下地層３７１は、第１面第１有機層３２の外縁が剥離してしまうことを抑制するよう機能する。この理由は特には限定されないが、例えば以下のような理由が考えられる。
（第１の理由）
ガラスやシリコンなどの無機材料に対する、チタン、クロム、ニッケル、銅などの金属材料の密着性は、無機材料に対する有機材料の密着性よりも高い。このため、第１面第１有機層３２の外縁と基板１２の第１面１３との間に第１面第１下地層３７１を介在させることにより、第１面第１有機層３２の外縁が剥離してしまうことを抑制することができる。
（第２の理由）
第１面第１下地層３７１は、例えば図４に示されているように、第１面第１有機層３２の外縁と基板１２の第１面１３との間に局所的に介在されている。この場合、第１面第１下地層３７１に重なっている第１面第１有機層３２の厚みが、周囲の第１面第１有機層３２の厚みに比べて局所的に小さくなることに起因して、第１面第１有機層３２と第１面第１下地層３７１との間の密着性が高まる。これにより、第１面第１有機層３２の外縁が剥離してしまうことを抑制することができる。
なお、第１面第１下地層３７１を備える配線基板１０においては、上述の第１の理由により密着性の向上が実現されていてもよく、若しくは、上述の第２の理由により密着性の向上が実現されていてもよく、若しくは、両方の理由により密着性の向上が実現されていてもよく、若しくは、その他の理由により密着性の向上が実現されていてもよい。 The first surface first base layer 371 functions to prevent the outer edge of the first surface first organic layer 32 from peeling off. Although the reason for this is not particularly limited, the following reasons may be considered, for example.
(First reason)
The adhesion of metal materials such as titanium, chromium, nickel, and copper to inorganic materials such as glass and silicon is higher than the adhesion of organic materials to inorganic materials. Therefore, by interposing the first base layer 371 between the outer edge of the first organic layer 32 on the first side and the first surface 13 of the substrate 12, the outer edge of the first organic layer 32 on the first side is Peeling can be suppressed.
(Second reason)
The first surface first base layer 371 is locally interposed between the outer edge of the first surface first organic layer 32 and the first surface 13 of the substrate 12, as shown in FIG. 4, for example. . In this case, this is caused by the fact that the thickness of the first organic layer 32 on the first surface overlapping the first base layer 371 on the first surface becomes locally smaller than the thickness of the surrounding first organic layer 32 on the first surface. As a result, the adhesion between the first organic layer 32 on the first surface and the first base layer 371 on the first surface increases. Thereby, peeling of the outer edge of the first organic layer 32 on the first surface can be suppressed.
In the wiring board 10 including the first base layer 371 on the first surface, the adhesion may be improved due to the first reason described above, or the adhesion may be improved due to the second reason described above. The improvement in adhesion may be achieved for both reasons, or the improvement in adhesion may be achieved for other reasons.

第１面第１下地層３７１の厚みｔ１は、例えば１００ｎｍ以上且つ２０μｍ以下であり、５μｍ以上且つ２０μｍ以下であってもよい。また、第１面第１有機層３２の厚みｔ２に対する第１面第１下地層３７１の厚みｔ１の比率は、好ましくは５０％以上である。このように第１面第１下地層３７１の厚みｔ１を設定することにより、後述するように、配線基板１０の製造工程において第１面第１有機層３２の外縁を跨ぐように第１面第１有機層３２の上面及び基板１２の第１面１３に形成される層が、第１面第１有機層３２の上面と基板１２の第１面１３との間の段差によって断絶してしまうことを抑制することができる。 The thickness t1 of the first base layer 371 on the first surface is, for example, 100 nm or more and 20 μm or less, and may be 5 μm or more and 20 μm or less. Further, the ratio of the thickness t1 of the first base layer 371 on the first surface to the thickness t2 of the first organic layer 32 on the first surface is preferably 50% or more. By setting the thickness t1 of the first surface first base layer 371 in this way, the first surface layer 371 can be formed so as to straddle the outer edge of the first surface first organic layer 32 in the manufacturing process of the wiring board 10, as described later. The layer formed on the upper surface of the first organic layer 32 and the first surface 13 of the substrate 12 is disconnected due to the step between the upper surface of the first organic layer 32 and the first surface 13 of the substrate 12. can be suppressed.

図４において、符号Ｗ１は、第１面第１有機層３２の外縁方向に直交する方向における、第１面第１下地層３７１のうち第１面第１有機層３２と重なる部分の寸法を表す。寸法Ｗ１は、例えば５０μｍ以上且つ１ｍｍ以下であり、より好ましくは１００μｍ以上且つ０．３ｍｍ以下である。寸法Ｗ１を５０μｍ以上にすることにより、例えばフォトリソグラフィー法によって第１面第１有機層３２を形成する場合に、アライメントの誤差に起因して第１面第１有機層３２の外縁が第１面第１下地層３７１と重ならなくなることを抑制することができる。また、寸法Ｗ１を１ｍｍ以下にすることにより、第１面第１導電層３１を形成可能な領域が第１面第１下地層３７１によって狭められてしまうことを抑制することができる。 In FIG. 4, the symbol W1 represents the dimension of the portion of the first base layer 371 on the first surface that overlaps with the first organic layer 32 on the first surface in a direction perpendicular to the outer edge direction of the first organic layer 32 on the first surface. . The dimension W1 is, for example, 50 μm or more and 1 mm or less, more preferably 100 μm or more and 0.3 mm or less. By setting the dimension W1 to 50 μm or more, when forming the first organic layer 32 on the first surface by, for example, photolithography, the outer edge of the first organic layer 32 on the first surface may be aligned with the first surface due to an alignment error. Overlapping with the first base layer 371 can be suppressed. Further, by setting the dimension W1 to 1 mm or less, it is possible to prevent the region in which the first surface first conductive layer 31 can be formed from being narrowed by the first surface first base layer 371.

図４において、符号Ｗ２は、第１面第１有機層３２の外縁方向に直交する方向における、第１面第１下地層３７１のうち第１面第１有機層３２から露出した部分の寸法を表す。
寸法Ｗ２は、例えば５０μｍ以上且つ１ｍｍ以下であり、より好ましくは１００μｍ以上且つ０．３ｍｍ以下である。寸法Ｗ２を５０μｍ以上にすることにより、例えばフォトリソグラフィー法によって第１面第１有機層３２を形成する場合に、アライメントの誤差に起因して第１面第１有機層３２の外縁が第１面第１下地層３７１と重ならなくなることを抑制することができる。また、寸法Ｗ２を１ｍｍ以下にすることにより、第１面第１有機層３２の外縁から基板１２の外縁までのデッドスペースが広くなってしまうことを抑制することができる。 In FIG. 4, the symbol W2 indicates the size of the portion of the first base layer 371 on the first surface exposed from the first organic layer 32 on the first surface in the direction perpendicular to the outer edge direction of the first organic layer 32 on the first surface. represent.
The dimension W2 is, for example, 50 μm or more and 1 mm or less, more preferably 100 μm or more and 0.3 mm or less. By setting the dimension W2 to 50 μm or more, for example, when forming the first organic layer 32 on the first surface by a photolithography method, the outer edge of the first organic layer 32 on the first surface may be aligned with the first surface due to an alignment error. Overlapping with the first base layer 371 can be suppressed. Moreover, by setting the dimension W2 to 1 mm or less, it is possible to suppress the dead space from becoming wide from the outer edge of the first organic layer 32 on the first surface to the outer edge of the substrate 12.

図４に示すように、第１面第１下地層３７１の下面３７ａと基板１２の第１面１３との間に隙間が存在していてもよい。また、隙間に第１面第１有機層３２が位置していてもよい。この場合、第１面第１下地層３７１に対する第１面第１有機層３２の密着性を、例えばアンカー効果によって高めることができる。なぜなら、隙間に位置する第１面第１有機層３２が第１面第１下地層３７１の下面３７ａで係止されることにより、基板１２の第１面１３の法線方向における第１面第１有機層３２の変位を抑制できるからである。第１面第１有機層３２の外縁方向に直交する方向における、第１面第１下地層３７１の下面３７ａと基板１２の第１面１３との間の隙間の寸法ｄは、例えば０．３μｍ以上である。なお、第１面第１下地層３７１の下面３７ａと基板１２の第１面１３との間の隙間は、後述するように、第１面第２導電層３３を構成する第１層２２１の不要部分をエッチングによって除去する際に第１面第１下地層３７１がサイドエッチングされることによって生じ得る。「第１面第１下地層３７１の下面３７ａ」とは、第１面第１下地層３７１の面のうち、基板１２の第１面１３の法線方向に沿って基板１２側から第１面第１下地層３７１を見たと仮定した場合に視認される面である。図４に示す例において、第１面第１下地層３７１の下面３７ａは、基板１２の第１面１３に接している部分と、基板１２の第１面１３に接していない部分とを含んでいる。 As shown in FIG. 4, a gap may exist between the lower surface 37a of the first surface first base layer 371 and the first surface 13 of the substrate 12. Further, the first organic layer 32 on the first surface may be located in the gap. In this case, the adhesion of the first organic layer 32 on the first surface to the first base layer 371 on the first surface can be increased by, for example, an anchor effect. This is because the first organic layer 32 on the first surface located in the gap is locked by the lower surface 37a of the first base layer 371 on the first surface. This is because displacement of the first organic layer 32 can be suppressed. The dimension d of the gap between the lower surface 37a of the first base layer 371 and the first surface 13 of the substrate 12 in the direction perpendicular to the outer edge direction of the first organic layer 32 on the first surface is, for example, 0.3 μm. That's all. Note that the gap between the lower surface 37a of the first surface first base layer 371 and the first surface 13 of the substrate 12 is such that the first layer 221 constituting the first surface second conductive layer 33 is not needed, as will be described later. This may occur because the first surface first base layer 371 is side-etched when the portion is removed by etching. "The lower surface 37a of the first surface first base layer 371" refers to the first surface of the first surface first base layer 371 from the substrate 12 side along the normal direction of the first surface 13 of the substrate 12. This is the surface that is visually recognized when it is assumed that the first base layer 371 is viewed. In the example shown in FIG. 4, the lower surface 37a of the first surface first base layer 371 includes a portion in contact with the first surface 13 of the substrate 12 and a portion not in contact with the first surface 13 of the substrate 12. There is.

第１面第１下地層３７１の外縁が多角形の輪郭を有する場合、好ましくは、第１面第１有機層３２の場合と同様に、第１面第１下地層３７１の外縁の２つの辺が接続される隅部３７１ｃが湾曲した形状を有する。隅部３７１ｃの曲率半径は、好ましくは５０μｍ以上である。 When the outer edge of the first base layer 371 on the first side has a polygonal outline, preferably the two sides of the outer edge of the first base layer 371 on the first side are similar to the case of the first organic layer 32 on the first side. The corner portion 371c to which is connected has a curved shape. The radius of curvature of the corner 371c is preferably 50 μm or more.

〔第１面第２下地層〕
第１面第２下地層３７２は、第１面第２有機層３４の外縁と第１面第１有機層３２の上面との間に位置する、金属材料を含む層である。図１に示すように、第１面第２下地層３７２は、第１面第２有機層３４の外縁が延びる方向に沿って延びている。図１に示す例において、第１面第２下地層３７２は、第１面第２有機層３４の外縁を囲むように一周にわたって連続的に延びている。 [First surface second base layer]
The first surface second base layer 372 is a layer containing a metal material and located between the outer edge of the first surface second organic layer 34 and the upper surface of the first surface first organic layer 32. As shown in FIG. 1, the first surface second base layer 372 extends along the direction in which the outer edge of the first surface second organic layer 34 extends. In the example shown in FIG. 1, the first surface second base layer 372 continuously extends around the outer edge of the first surface second organic layer 34.

第１面第２下地層３７２は、第１面第１下地層３７１と同様に、第１面第１導電層３１や貫通電極２２などの一部に電気的に接続されていてもよく、若しくは、第１面第１下地層３７１は、その他の導電層から電気的に浮いた状態にあってもよい。 The first surface second base layer 372 may be electrically connected to a part of the first surface first conductive layer 31 or the through electrode 22, like the first surface first base layer 371, or , the first surface first base layer 371 may be electrically floating from other conductive layers.

第１面第２下地層３７２の厚みｔ３は、例えば１００ｎｍ以上且つ２０μｍ以下であり、５μｍ以上且つ２０μｍ以下であってもよい。また、第１面第２有機層３４の厚みｔ４に対する第１面第２下地層３７２の厚みｔ３の比率は、好ましくは５０％以上である。このように第１面第２下地層３７２の厚みｔ３を設定することにより、配線基板１０の製造工程において第１面第２有機層３４の外縁を跨ぐように第１面第２有機層３４の上面及び第１面第１有機層３２の上面に形成される層が、第１面第２有機層３４の上面と第１面第１有機層３２の上面との間の段差によって断絶してしまうことを抑制することができる。 The thickness t3 of the first surface second base layer 372 is, for example, 100 nm or more and 20 μm or less, and may be 5 μm or more and 20 μm or less. Further, the ratio of the thickness t3 of the first surface second base layer 372 to the thickness t4 of the first surface second organic layer 34 is preferably 50% or more. By setting the thickness t3 of the second base layer 372 on the first surface in this way, the second organic layer 34 on the first surface can be formed so as to straddle the outer edge of the second organic layer 34 on the first surface in the manufacturing process of the wiring board 10. The layers formed on the top surface and the top surface of the first organic layer 32 on the first surface are disconnected due to the step between the top surface of the second organic layer 34 on the first surface and the top surface of the first organic layer 32 on the first surface. This can be suppressed.

第１面第２有機層３４の外縁が延びる方向に直交する方向における第１面第２下地層３７２の寸法は、第１面第１下地層３７１の場合と同様である。また、第１面第１下地層３７１の場合と同様に、第１面第２下地層３７２の下面と第１面第１有機層３２の上面との間に、第１面第２有機層３４が入り込むことが可能な隙間が形成されていてもよい。 The dimensions of the first surface second base layer 372 in the direction perpendicular to the direction in which the outer edge of the first surface second organic layer 34 extends are the same as those of the first surface first base layer 371. Further, as in the case of the first surface first base layer 371, the first surface second organic layer 34 is provided between the lower surface of the first surface second base layer 372 and the upper surface of the first surface first organic layer 32. A gap may be formed into which the material can enter.

（第２配線構造部）
次に、第２配線構造部４０について説明する。第２配線構造部４０は、基板１２の第２面１４側に電気的な回路を構成するよう第２面１４側に設けられた導電層や有機層などの層を有する。本実施の形態において、第２配線構造部４０は、第２面第１導電層４１及び第２面第１有機層４２を有する。 (Second wiring structure part)
Next, the second wiring structure section 40 will be explained. The second wiring structure section 40 has layers such as a conductive layer and an organic layer provided on the second surface 14 side of the substrate 12 so as to constitute an electrical circuit on the second surface 14 side. In this embodiment, the second wiring structure section 40 has a second surface first conductive layer 41 and a second surface first organic layer 42 .

〔第２面第１導電層〕
第２面第１導電層４１は、基板１２の第２面１４上に位置する、導電性を有する金属材料を含む層である。本実施の形態において、第２面第１導電層４１は、基板１２の第２面１４に直接的に接している。第２面第１導電層４１は、貫通電極２２に電気的に接続されていてもよい。また、第２面第１導電層４１は、導電性を有する単一の層から構成されていてもよく、若しくは、導電性を有する複数の層を含んでいてもよい。例えば、第２面第１導電層４１は、貫通電極２２と同様に、基板１２の第２面１４上に順に積層された第１層２２１及び第２層２２２を含んでいてもよい。また、第２面第１導電層４１は、第１層２２１及び第２層２２２のうちの一部の導電層のみを含んでいてもよい。第２面第１導電層４１を構成する材料は、貫通電極２２を構成する材料と同様である。第２面第１導電層４１の厚みは、例えば１００ｎｍ以上且つ２０μｍ以下であり、５μｍ以上且つ２０μｍ以下であってもよい。 [Second surface first conductive layer]
The second surface first conductive layer 41 is a layer located on the second surface 14 of the substrate 12 and containing a conductive metal material. In this embodiment, the second surface first conductive layer 41 is in direct contact with the second surface 14 of the substrate 12 . The second surface first conductive layer 41 may be electrically connected to the through electrode 22 . Further, the second surface first conductive layer 41 may be composed of a single conductive layer, or may include a plurality of conductive layers. For example, like the through electrode 22, the second surface first conductive layer 41 may include a first layer 221 and a second layer 222 that are laminated in this order on the second surface 14 of the substrate 12. Further, the second surface first conductive layer 41 may include only some of the first layer 221 and the second layer 222. The material constituting the second surface first conductive layer 41 is the same as the material constituting the through electrode 22. The thickness of the second surface first conductive layer 41 is, for example, 100 nm or more and 20 μm or less, and may be 5 μm or more and 20 μm or less.

図１及び図２に示すように、第１面第１導電層３１、貫通電極２２及び第２面第１導電層４１の一部は、らせん状の部材、すなわちインダクタ１６を構成するように接続されていてもよい。基板１２として、高い絶縁性を有するガラスを用い、第１面第１有機層３２や第２面第１有機層４２などの有機層として、小さな誘電正接を有する有機材料を用いることにより、インダクタ１６の帯域を高周波側に広げることができる。 As shown in FIGS. 1 and 2, a portion of the first conductive layer 31 on the first surface, the through electrode 22, and the first conductive layer 41 on the second surface are connected to form a spiral member, that is, an inductor 16. may have been done. By using glass with high insulating properties as the substrate 12 and using organic materials having a small dielectric loss tangent as the organic layers such as the first organic layer 32 on the first surface and the first organic layer 42 on the second surface, the inductor 16 The band can be expanded to the high frequency side.

〔第２面第１有機層〕
第２面第１有機層４２は、基板１２の第２面１４側に位置し、有機材料を含み、且つ絶縁性を有する層である。第２面第１有機層４２は、第１面第１有機層３２や第１面第２有機層３４と同様に、好ましくは０．００３以下、より好ましくは０．００２以下、更に好ましくは０．００１以下の誘電正接を有する有機材料を含む。第２面第１有機層４２の有機材料としては、第１面第１有機層３２や第１面第２有機層３４と同様に、ポリイミド、エポキシなどを用いることができる。 [Second surface first organic layer]
The second surface first organic layer 42 is a layer that is located on the second surface 14 side of the substrate 12, contains an organic material, and has an insulating property. Like the first organic layer 32 and the second organic layer 34, the second surface first organic layer 42 is preferably 0.003 or less, more preferably 0.002 or less, and even more preferably 0. Contains an organic material having a dielectric loss tangent of .001 or less. As the organic material for the second surface first organic layer 42, polyimide, epoxy, etc. can be used similarly to the first surface first organic layer 32 and the first surface second organic layer 34.

（第２枠体）
第２枠体４７は、第２配線構造部４０に含まれる有機層が剥離することを抑制するための部材である。第２枠体４７は、第２面第１下地層４７１を含む。 (Second frame)
The second frame 47 is a member for suppressing peeling of the organic layer included in the second wiring structure section 40. The second frame 47 includes a second surface first base layer 471.

〔第２面第１下地層〕
第２面第１下地層４７１は、第２面第１有機層４２の外縁と基板１２の第２面１４との間に位置する、金属材料を含む層である。第２面第１下地層４７１は、第２面第１有機層４２の外縁が延びる方向に沿って延びている。例えば、第２面第１下地層４７１は、第２面第１有機層４２の外縁を囲むように一周にわたって連続的に延びている。 [Second side, first base layer]
The second surface first base layer 471 is a layer containing a metal material and located between the outer edge of the second surface first organic layer 42 and the second surface 14 of the substrate 12 . The second surface first base layer 471 extends along the direction in which the outer edge of the second surface first organic layer 42 extends. For example, the second surface first base layer 471 continuously extends around the outer edge of the second surface first organic layer 42 .

第２面第１下地層４７１は、第１面第１下地層３７１などと同様に、第２面第１導電層４１や貫通電極２２などに電気的に接続されていてもよく、若しくは、その他の導電層から電気的に浮いた状態にあってもよい。 The second surface first base layer 471 may be electrically connected to the second surface first conductive layer 41, the through electrode 22, etc., like the first surface first base layer 371, etc., or may be electrically connected to the second surface first conductive layer 41, the through electrode 22, etc. The conductive layer may be electrically suspended from the conductive layer.

第２面第１下地層４７１の厚みｔ５は、例えば１００ｎｍ以上且つ２０μｍ以下であり、５μｍ以上且つ２０μｍ以下であってもよい。また、第２面第１有機層４２の厚みｔ６に対する第２面第１下地層４７１の厚みｔ５の比率は、好ましくは５０％以上である。 The thickness t5 of the second surface first base layer 471 is, for example, 100 nm or more and 20 μm or less, and may be 5 μm or more and 20 μm or less. Further, the ratio of the thickness t5 of the second surface first base layer 471 to the thickness t6 of the second surface first organic layer 42 is preferably 50% or more.

第１面第１有機層３２の外縁が延びる方向に直交する方向における第２面第１下地層４７１の寸法は、第１面第１下地層３７１の場合と同様である。また、第１面第１下地層３７１の場合と同様に、第２面第１下地層４７１の下面と基板１２の第２面１４との間に、第２面第１有機層４２が入り込むことが可能な隙間が形成されていてもよい。 The dimensions of the second surface first base layer 471 in the direction perpendicular to the direction in which the outer edge of the first surface first organic layer 32 extends are the same as those of the first surface first base layer 371. Further, as in the case of the first base layer 371 on the first surface, the second surface first organic layer 42 may be inserted between the lower surface of the second surface first base layer 471 and the second surface 14 of the substrate 12. A gap may be formed that allows for.

配線基板の製造方法
以下、配線基板１０の製造方法の一例について、図５乃至図１４を参照して説明する。
ここでは、１つの基板１２に複数の第１配線構造部３０、第１枠体３７、第２配線構造部４０及び第２枠体４７を形成した後、基板１２を切断して複数の配線基板１０を得る方法について説明する。 Method for Manufacturing Wiring Board Hereinafter, an example of a method for manufacturing the wiring board 10 will be described with reference to FIGS. 5 to 14.
Here, after forming a plurality of first wiring structures 30, a first frame 37, a second wiring structure 40, and a second frame 47 on one substrate 12, the substrate 12 is cut to form a plurality of wiring boards. The method for obtaining 10 will be explained.

（貫通孔形成工程）
まず、基板１２を準備する。次に、第１面１３又は第２面１４の少なくともいずれかにレジスト層を設ける。その後、レジスト層のうち貫通孔２０に対応する位置に開口を設ける。次に、レジスト層の開口において基板１２を加工することにより、図５に示すように、基板１２に貫通孔２０を形成することができる。基板１２を加工する方法としては、反応性イオンエッチング法、深掘り反応性イオンエッチング法などのドライエッチング法や、ウェットエッチング法などを用いることができる。 (Through hole formation process)
First, the substrate 12 is prepared. Next, a resist layer is provided on at least one of the first surface 13 and the second surface 14. Thereafter, openings are provided in the resist layer at positions corresponding to the through holes 20. Next, by processing the substrate 12 at the opening in the resist layer, a through hole 20 can be formed in the substrate 12, as shown in FIG. As a method for processing the substrate 12, a dry etching method such as a reactive ion etching method or a deep reactive ion etching method, a wet etching method, or the like can be used.

なお、基板１２にレーザを照射することによって基板１２に貫通孔２０を形成してもよい。この場合、レジスト層は設けられていなくてもよい。レーザ加工のためのレーザとしては、エキシマレーザ、Ｎｄ：ＹＡＧレーザ、フェムト秒レーザ等を用いることができる。Ｎｄ：ＹＡＧレーザを採用する場合、波長が１０６４ｎｍの基本波、波長が５３２ｎｍの第２高調波、波長が３５５ｎｍの第３高調波等を用いることができる。 Note that the through holes 20 may be formed in the substrate 12 by irradiating the substrate 12 with a laser. In this case, the resist layer may not be provided. As a laser for laser processing, an excimer laser, a Nd:YAG laser, a femtosecond laser, etc. can be used. When using an Nd:YAG laser, a fundamental wave with a wavelength of 1064 nm, a second harmonic wave with a wavelength of 532 nm, a third harmonic wave with a wavelength of 355 nm, etc. can be used.

また、レーザ照射とウェットエッチングを適宜組み合わせることもできる。具体的には、まず、レーザ照射によって基板１２のうち貫通孔２０が形成されるべき領域に変質層を形成する。続いて、基板１２をフッ化水素などに浸漬して、変質層をエッチングする。これによって、基板１２に貫通孔２０を形成することができる。その他にも、基板１２に研磨材を吹き付けるブラスト処理によって基板１２に貫通孔２０を形成してもよい。 Further, laser irradiation and wet etching can be combined as appropriate. Specifically, first, an altered layer is formed in a region of the substrate 12 where the through hole 20 is to be formed by laser irradiation. Subsequently, the substrate 12 is immersed in hydrogen fluoride or the like to etch the altered layer. Thereby, the through hole 20 can be formed in the substrate 12. Alternatively, the through holes 20 may be formed in the substrate 12 by a blasting process in which an abrasive is sprayed onto the substrate 12.

第１面１３側及び第２面１４側の両方から基板１２を加工することにより、図５に示す、基板１２の厚み方向の中央部分に向かうにつれて幅が小さくなる形状を有する貫通孔２０を形成することができる。 By processing the substrate 12 from both the first surface 13 side and the second surface 14 side, a through hole 20 having a shape whose width becomes smaller toward the central part in the thickness direction of the substrate 12 as shown in FIG. 5 is formed. can do.

（貫通電極形成工程）
次に、貫通孔２０の側壁２１に貫通電極２２を形成する。本実施の形態においては、貫通電極２２と同時に、基板１２の第１面１３の一部分上に第１面第１導電層３１及び第１面第１下地層３７１を形成し、基板１２の第２面１４の一部分上に第２面第１導電層４１及び第２面第１下地層４７１を形成する例について説明する。 (Through electrode formation process)
Next, a through electrode 22 is formed on the side wall 21 of the through hole 20. In this embodiment, simultaneously with the through electrodes 22, the first surface first conductive layer 31 and the first surface first base layer 371 are formed on a portion of the first surface 13 of the substrate 12, and the second surface An example in which the second surface first conductive layer 41 and the second surface first base layer 471 are formed on a portion of the surface 14 will be described.

まず、図６に示すように、基板１２の第１面１３、第２面１４及び側壁２１に、物理成膜法、ゾルゲル法、無電解めっき法などによって第１層２２１を形成する。好ましくは物理成膜法によって、特に好ましくはスパッタリング法によって、第１層２２１を形成する。これによって、基板１２の第１面１３、第２面１４及び側壁２１に第１層２２１を強固に密着させることができる。スパッタリング法や蒸着法などの物理成膜法は、好ましくは、第１面１３側及び第２面１４側の両方から実施される。この場合、貫通孔２０の側壁２１には、第１面１３側から飛来する導電性物質、及び第２面１４側から飛来する導電性物質が付着する。 First, as shown in FIG. 6, a first layer 221 is formed on the first surface 13, second surface 14, and sidewall 21 of the substrate 12 by a physical film formation method, a sol-gel method, an electroless plating method, or the like. The first layer 221 is preferably formed by a physical film formation method, particularly preferably by a sputtering method. This allows the first layer 221 to be tightly adhered to the first surface 13, second surface 14, and side wall 21 of the substrate 12. A physical film forming method such as a sputtering method or a vapor deposition method is preferably performed from both the first surface 13 side and the second surface 14 side. In this case, a conductive substance flying from the first surface 13 side and a conductive substance flying from the second surface 14 side adhere to the side wall 21 of the through hole 20 .

続いて、図７に示すように、第１層２２１上に部分的にレジスト層３９を形成する。レジスト層３９の材料としては、アクリル樹脂を含むドライフィルムレジストなど、感光性を有する材料が用いられ得る。 Subsequently, as shown in FIG. 7, a resist layer 39 is partially formed on the first layer 221. As a material for the resist layer 39, a photosensitive material such as a dry film resist containing an acrylic resin may be used.

続いて、図８に示すように、レジスト層３９によって覆われていない第１層２２１上に、電解めっき法によって第２層２２２を形成する。例えば、銅を含む電解めっき液の中に基板１２を浸漬させる。また、第１層２２１に電流を流す。これによって、第１層２２１上に第２層２２２を析出させることができる。 Subsequently, as shown in FIG. 8, a second layer 222 is formed on the first layer 221 not covered by the resist layer 39 by electrolytic plating. For example, the substrate 12 is immersed in an electrolytic plating solution containing copper. Further, a current is passed through the first layer 221. This allows the second layer 222 to be deposited on the first layer 221.

（レジスト及び導電層除去工程）
その後、図９Ａに示すように、レジスト層３９を除去する。続いて、図９Ａに示すように、第１層２２１のうちレジスト層３９によって覆われていた部分を、言い換えると第１層２２１のうち第２層２２２から露出している部分を、例えばウェットエッチングにより除去する。このようにして、第１層２２１及び第２層２２２を含む貫通電極２２、第１面第１導電層３１、第１面第１下地層３７１、第２面第１導電層４１及び第２面第１下地層４７１を形成することができる。その後、第２層２２２などの導電層をアニールする工程を実施してもよい。 (Resist and conductive layer removal process)
Thereafter, as shown in FIG. 9A, the resist layer 39 is removed. Subsequently, as shown in FIG. 9A, the portion of the first layer 221 that was covered with the resist layer 39, in other words, the portion of the first layer 221 that is exposed from the second layer 222, is subjected to, for example, wet etching. Remove by. In this way, the through electrode 22 including the first layer 221 and the second layer 222, the first surface first conductive layer 31, the first surface first base layer 371, the second surface first conductive layer 41, and the second surface A first base layer 471 can be formed. Thereafter, a step of annealing the conductive layer, such as the second layer 222, may be performed.

図９Ｂは、図９Ａに示す状態の基板１２を第１面１３側から見た場合を示す平面図である。図９Ｂに示すように、１つの基板１２に複数の第１面第１下地層３７１及び第１面第１導電層３１が形成されている。なお、図９Ａは、図９Ｂに示す基板１２を線IX－IXに沿って切断した場合の断面図に相当する。 FIG. 9B is a plan view showing the substrate 12 in the state shown in FIG. 9A when viewed from the first surface 13 side. As shown in FIG. 9B, a plurality of first surface first base layers 371 and first surface first conductive layers 31 are formed on one substrate 12. Note that FIG. 9A corresponds to a cross-sectional view when the substrate 12 shown in FIG. 9B is cut along line IX-IX.

ところで、第１層２２１のうちレジスト層３９によって覆われていた部分をウェットエッチングにより除去する工程においては、第２層２２２もエッチング液に晒されるので、第２層２２２の表面も部分的に削られる。この結果、第１面第１導電層３１、第１面第１下地層３７１などの導電層の上面及び側面に凹凸形状が形成される。凹凸形状により、第１面第１下地層３７１と第１面第１有機層３２との間のアンカー効果が生じやすくなる。
また、凹凸形状により、第１面第１下地層３７１と第１面第１有機層３２との間の接触面積が増加する。このため、第１面第１下地層３７１と第１面第１有機層３２との間の密着性を高めることができる。第２面第１導電層４１と第２面第１下地層４７１との間の密着性についても同様である。 By the way, in the process of removing the portion of the first layer 221 covered by the resist layer 39 by wet etching, the second layer 222 is also exposed to the etching solution, so the surface of the second layer 222 is also partially etched. It will be done. As a result, uneven shapes are formed on the top and side surfaces of the conductive layers such as the first conductive layer 31 on the first surface and the first base layer 371 on the first surface. The uneven shape facilitates an anchoring effect between the first base layer 371 on the first surface and the first organic layer 32 on the first surface.
Furthermore, the uneven shape increases the contact area between the first base layer 371 on the first surface and the first organic layer 32 on the first surface. Therefore, the adhesion between the first base layer 371 on the first surface and the first organic layer 32 on the first surface can be improved. The same applies to the adhesion between the second surface first conductive layer 41 and the second surface first base layer 471.

（第１面第１有機層の形成工程）
次に、図１０Ａに示すように、第１面１３側に第１面第１有機層３２を形成する。例えば、まず、有機材料を含む感光層と、基材とを有する、図示しない第１面側フィルムを、基板１２の第１面１３側に貼り付ける。続いて、第１面側フィルムに露光処理及び現像処理を施す。これによって、図１０Ａ及び図１０Ｂに示すように、第１面側フィルムの感光層からなり、その外縁が第１面第１下地層３７１上に位置する第１面第１有機層３２を、基板１２の第１面１３側に形成することができる。図１０Ａに示すように、基板１２の第２面１４側に、その外縁が第２面第１下地層４７１上に位置する第２面第１有機層４２を形成してもよい。 (Formation step of first organic layer on first surface)
Next, as shown in FIG. 10A, a first surface first organic layer 32 is formed on the first surface 13 side. For example, first, a first surface side film (not shown) having a photosensitive layer containing an organic material and a base material is attached to the first surface 13 side of the substrate 12 . Subsequently, the first side film is subjected to exposure processing and development processing. As a result, as shown in FIGS. 10A and 10B, the first organic layer 32 on the first side, which is composed of the photosensitive layer of the film on the first side and whose outer edge is located on the first base layer 371 on the first side, is transferred to the substrate. It can be formed on the first surface 13 side of 12. As shown in FIG. 10A, a second surface first organic layer 42 may be formed on the second surface 14 side of the substrate 12, the outer edge of which is located on the second surface first base layer 471.

なお、第１面第１有機層３２や第２面第１有機層４２の形成方法が、フィルムを用いる方法に限られることはない。例えば、まず、ポリイミドなどの有機材料を含む液を、スピンコート法などによって塗布し、乾燥させることによって有機層を形成する。続いて、有機層に露光処理及び現像処理を施すことにより、第１面第１有機層３２や第２面第１有機層４２を形成することもできる。 Note that the method for forming the first surface first organic layer 32 and the second surface first organic layer 42 is not limited to the method using a film. For example, first, a liquid containing an organic material such as polyimide is applied by spin coating or the like and dried to form an organic layer. Subsequently, the first surface first organic layer 32 and the second surface first organic layer 42 can also be formed by subjecting the organic layer to exposure treatment and development treatment.

また、第１面第１有機層３２の一部や第２面第１有機層４２の一部を貫通孔２０の内部にまで到達させることにより、貫通孔２０の内部に有機層を形成してもよい。 Further, by allowing a part of the first organic layer 32 on the first side and a part of the first organic layer 42 on the second side to reach the inside of the through hole 20, an organic layer is formed inside the through hole 20. Good too.

その後、図１１に示すように、第１面第１有機層３２の上面及び側面、基板１２の第１面１３、第２面第１有機層４２の上面及び側面、基板１２の第２面１４及び側壁２１に、第１面第２導電層３３及び第１面第２下地層３７２のシード層として機能する第１層２２１を形成する。ここで本実施の形態においては、第１面第１有機層３２の外縁と基板１２の第１面１３との間に第１面第１下地層３７１が存在している。このため、第１面第１下地層３７１が存在しない場合に比べて、第１面第１有機層３２の上面と基板１２の第１面１３との間の段差を小さくすることができ、第１層２２１が段差によって断絶してしまうことを抑制することができる。従って、基板１２の外縁の近傍で第１層２２１に電源を接続することにより、第１層２２１に給電して、第１層２２１上に第２層を電解めっき法により析出させることができる。図１２は、第１層２２１及び第２層を含む第１面第２導電層３３及び第１面第２下地層３７２が第１面第１有機層３２上に設けられた状態を示す断面図である。 After that, as shown in FIG. A first layer 221 that functions as a seed layer for the first surface second conductive layer 33 and the first surface second base layer 372 is formed on the sidewall 21 . In this embodiment, the first base layer 371 exists between the outer edge of the first organic layer 32 on the first surface and the first surface 13 of the substrate 12 . Therefore, the difference in level between the upper surface of the first organic layer 32 of the first surface and the first surface 13 of the substrate 12 can be reduced compared to the case where the first base layer 371 of the first surface does not exist. It is possible to prevent the first layer 221 from being disconnected due to a step. Therefore, by connecting a power source to the first layer 221 near the outer edge of the substrate 12, it is possible to supply power to the first layer 221 and deposit the second layer on the first layer 221 by electrolytic plating. FIG. 12 is a cross-sectional view showing a state in which the first surface second conductive layer 33 and the first surface second base layer 372 including the first layer 221 and the second layer are provided on the first surface first organic layer 32. It is.

続いて、図１３に示すように、第１面第２導電層３３を覆う第１面第２有機層３４を形成する。第１面第２有機層３４は、その外縁が第１面第２下地層３７２上に位置するよう形成される。また、第１面第２有機層３４上に第１面第３導電層３５を形成する。このようにして、図１４に示すように、１つの基板１２に複数の第１配線構造部３０及び第１枠体３７などを形成することができる。 Subsequently, as shown in FIG. 13, a first surface second organic layer 34 covering the first surface second conductive layer 33 is formed. The first surface second organic layer 34 is formed such that its outer edge is located on the first surface second base layer 372. Further, a third conductive layer 35 on the first surface is formed on the second organic layer 34 on the first surface. In this way, as shown in FIG. 14, a plurality of first wiring structures 30, first frames 37, etc. can be formed on one substrate 12.

続いて、切断線Ｃに沿って基板１２を切断する。これにより、複数の配線基板１０を得ることができる。この場合、基板１２のうち切断線Ｃと重なる部分には、第１面第１下地層３７１や有機層などの部材が存在しないことが好ましい。すなわち、露出部Ｒにおいて基板１２が切断されることが好ましい。 Subsequently, the substrate 12 is cut along the cutting line C. Thereby, a plurality of wiring boards 10 can be obtained. In this case, it is preferable that members such as the first surface first base layer 371 and the organic layer do not exist in the portion of the substrate 12 that overlaps with the cutting line C. That is, it is preferable that the substrate 12 be cut at the exposed portion R.

以下、本実施の形態によってもたらされる作用について説明する。 The effects brought about by this embodiment will be explained below.

本実施の形態においては、第１面第１有機層３２の外縁と基板１２の第１面１３との間に、有機材料を含む第１面第１下地層３７１が位置している。このため、第１面第１有機層３２の外縁が直接的に基板１２の第１面１３に接する場合に比べて、第１面第１有機層３２が基板１２から剥離してしまうことを抑制することができる。 In this embodiment, a first surface first base layer 371 containing an organic material is located between the outer edge of the first organic layer 32 on the first surface and the first surface 13 of the substrate 12. Therefore, compared to the case where the outer edge of the first organic layer 32 on the first surface directly contacts the first surface 13 of the substrate 12, peeling of the first organic layer 32 on the first surface from the substrate 12 is suppressed. can do.

また、本実施の形態によれば、第１面第１下地層３７１を設けることにより、第１面第１有機層３２の上面と基板１２の第１面１３との間の段差を小さくすることができる。このため、第１面第２導電層３３のシード層として機能する第１層２２１を第１面第１有機層３２の上面及び基板１２の第１面１３に形成する場合に、第１面第１有機層３２の上面と基板１２の第１面１３との間の段差によって第１層２２１が断絶してしまうことを抑制することができる。 Furthermore, according to the present embodiment, by providing the first base layer 371 on the first surface, the step between the upper surface of the first organic layer 32 on the first surface and the first surface 13 of the substrate 12 can be reduced. I can do it. Therefore, when forming the first layer 221 functioning as a seed layer for the first surface second conductive layer 33 on the upper surface of the first surface first organic layer 32 and the first surface 13 of the substrate 12, It is possible to prevent the first layer 221 from being disconnected due to the difference in level between the upper surface of the first organic layer 32 and the first surface 13 of the substrate 12.

なお、上述した実施の形態に対して様々な変更を加えることが可能である。以下、必要に応じて図面を参照しながら、変形例について説明する。以下の説明および以下の説明で用いる図面では、上述の実施の形態と同様に構成され得る部分について、上述の実施の形態における対応する部分に対して用いた符号と同一の符号を用いることとし、重複する説明を省略する。また、上述の実施の形態において得られる作用効果が変形例においても得られることが明らかである場合、その説明を省略することもある。 Note that various changes can be made to the embodiments described above. Modifications will be described below with reference to the drawings as necessary. In the following description and the drawings used in the following description, the same reference numerals as those used for corresponding parts in the above embodiment are used for parts that can be configured in the same way as in the above embodiment, Omit duplicate explanations. Further, if it is clear that the effects obtained in the above-described embodiment can also be obtained in the modified example, the explanation thereof may be omitted.

（第１枠体の第１の変形例）
上述の実施の形態においては、第１面第１下地層３７１によって剥離が抑制される第１面第１有機層３２が、貫通電極２２に電気的に接続された第１面第１導電層３１を覆う有機層である例を示した。言い換えると、第１面第１有機層３２を形成する前に第１面第１導電層３１を形成する例を示した。しかしながら、これに限られることはなく、図１５に示すように、第１面第１下地層３７１によって剥離が抑制される第１面第１有機層３２が、貫通電極２２に電気的に接続された第１面第１導電層３１と基板１２の第１面１３との間に位置する有機層であってもよい。言い換えると、第１面第１有機層３２を形成した後に、貫通電極２２に接続される第１面第１導電層３１を形成してもよい。 (First modification of the first frame)
In the embodiment described above, the first surface first organic layer 32 whose peeling is suppressed by the first surface first base layer 371 is the first surface first conductive layer 31 electrically connected to the through electrode 22 . An example is shown in which the organic layer covers the In other words, an example has been shown in which the first conductive layer 31 on the first surface is formed before forming the first organic layer 32 on the first surface. However, the present invention is not limited to this, and as shown in FIG. Alternatively, it may be an organic layer located between the first surface first conductive layer 31 and the first surface 13 of the substrate 12. In other words, after forming the first organic layer 32 on the first surface, the first conductive layer 31 on the first surface connected to the through electrode 22 may be formed.

また、図１５に示すように、第２枠体４７が、上述の第２面第１下地層４７１に加えて、第２面第２有機層４４の外縁と第２面第１有機層４２との間に位置する第２面第２下地層４７２を更に有していてもよい。 In addition, as shown in FIG. 15, the second frame 47 includes the outer edge of the second surface second organic layer 44 and the second surface first organic layer 42 in addition to the second surface first base layer 471 described above. It may further include a second surface second base layer 472 located between.

（第１枠体の第２の変形例）
上述の実施の形態においては、第１面第１下地層３７１が、第１面第１有機層３２の外縁を囲むように一周にわたって連続的に延びている例を示したが、これに限られることはない。図１６に示すように、複数の第１面第１下地層３７１が、第１面第１有機層３２の辺に沿って離散的に並んでいてもよい。図１６に示す例によれば、第１面第１下地層３７１が連続的に延びる場合に比べて、第１面第１下地層３７１と第１面第１有機層３２との間の接触面積を増加させることができる。このため、第１面第１下地層３７１と第１面第１有機層３２との間の密着性を高めることができる。 (Second modification of first frame)
In the above-described embodiment, the first surface first base layer 371 extends continuously around the outer edge of the first surface first organic layer 32, but the present invention is not limited to this. Never. As shown in FIG. 16, the plurality of first surface first base layers 371 may be discretely lined up along the sides of the first surface first organic layer 32. According to the example shown in FIG. 16, the contact area between the first surface first base layer 371 and the first organic layer 32 on the first surface is larger than that in the case where the first base layer 371 on the first surface extends continuously. can be increased. Therefore, the adhesion between the first base layer 371 on the first surface and the first organic layer 32 on the first surface can be improved.

図１６に示す例において、第１面第１有機層３２の外縁が延びる外縁方向における第１面第１下地層３７１の寸法Ｌは、好ましくは１００μｍ以上であり、より好ましくは２００μｍ以上である。 In the example shown in FIG. 16, the dimension L of the first base layer 371 on the first surface in the outer edge direction in which the outer edge of the first organic layer 32 on the first surface extends is preferably 100 μm or more, more preferably 200 μm or more.

また、第１面第１有機層３２の外縁の全長に対する、第１面第１有機層３２の外縁のうち第１面第１下地層３７１と重なっている部分の長さの比率は、好ましくは５０％以上である。これにより、第１面第１有機層３２の剥離を適切に抑制することができる。 Moreover, the ratio of the length of the portion of the outer edge of the first surface first organic layer 32 that overlaps with the first surface first base layer 371 to the total length of the outer edge of the first surface first organic layer 32 is preferably It is 50% or more. Thereby, peeling of the first organic layer 32 on the first surface can be appropriately suppressed.

第１面第１下地層３７１の場合と同様に、図１６に示すように、複数の第１面第２下地層３７２が、第１面第２有機層３４の辺に沿って離散的に並んでいてもよい。また、図示はしないが、複数の第２面第１下地層４７１が、第２面第１有機層４２の辺に沿って離散的に並んでいてもよい。 As in the case of the first surface first base layer 371, as shown in FIG. It's okay to stay. Although not shown, the plurality of second surface first base layers 471 may be discretely lined up along the sides of the second surface first organic layer 42 .

実装基板
図１７は、配線基板１０と、配線基板１０に搭載された素子５０と、を備える実装基板６０の一例を示す平面図である。素子５０は、ロジックＩＣやメモリＩＣなどのＬＳＩチップである。また、素子５０は、ＭＥＭＳ(Micro Electro Mechanical Systems)チップであってもよい。ＭＥＭＳチップとは、機械要素部品、センサ、アクチュエータ、電子回路などが１つの基板上に集積化された電子デバイスである。素子５０は、配線基板１０の第１面第３導電層３５などの導電層に電気的に接続された端子を有する。 Mounting Board FIG. 17 is a plan view showing an example of a mounting board 60 including a wiring board 10 and an element 50 mounted on the wiring board 10. The element 50 is an LSI chip such as a logic IC or a memory IC. Further, the element 50 may be a MEMS (Micro Electro Mechanical Systems) chip. A MEMS chip is an electronic device in which mechanical components, sensors, actuators, electronic circuits, etc. are integrated on one substrate. The element 50 has a terminal electrically connected to a conductive layer such as the third conductive layer 35 on the first surface of the wiring board 10 .

配線基板が搭載される製品の例
図１８は、本開示の実施形態に係る配線基板１０が搭載されることができる製品の例を示す図である。本開示の実施形態に係る配線基板１０は、様々な製品において利用され得る。例えば、ノート型パーソナルコンピュータ１１０、タブレット端末１２０、携帯電話１３０、スマートフォン１４０、デジタルビデオカメラ１５０、デジタルカメラ１６０、デジタル時計１７０、サーバ１８０等に搭載される。 Example of a product on which a wiring board is mounted FIG. 18 is a diagram showing an example of a product on which a wiring board 10 according to an embodiment of the present disclosure can be mounted. The wiring board 10 according to the embodiment of the present disclosure can be used in various products. For example, it is installed in a notebook personal computer 110, a tablet terminal 120, a mobile phone 130, a smartphone 140, a digital video camera 150, a digital camera 160, a digital watch 170, a server 180, and the like.

１０ 配線基板
１２ 基板
１３ 第１面
１４ 第２面
１６ インダクタ
２０ 貫通孔
２１ 側壁
２２ 貫通電極
２２１ 第１層
２２２ 第２層
３０ 第１配線構造部
３１ 第１面第１導電層
３１１ 上面
３１２ 側面
３２ 第１面第１有機層
３２ｃ 隅部
３３ 第１面第２導電層
３４ 第１面第２有機層
３５ 第１面第３導電層
３６ 第１面第３有機層
３７ 第１枠体
３７１ 第１面第１下地層
３７２ 第１面第２下地層
３９ レジスト層
４０ 第２配線構造部
４１ 第２面第１導電層
４２ 第２面第１有機層
４４ 第２面第２有機層
４７ 第２枠体
４７１ 第２面第１下地層
５０ 素子
５１ 端子
６０ 実装基板
Ｃ 切断線 10 Wiring board 12 Board 13 First surface 14 Second surface 16 Inductor 20 Through hole 21 Side wall 22 Through electrode 221 First layer 222 Second layer 30 First wiring structure portion 31 First surface first conductive layer 311 Top surface 312 Side surface 32 First surface first organic layer 32c Corner 33 First surface second conductive layer 34 First surface second organic layer 35 First surface third conductive layer 36 First surface third organic layer 37 First frame 371 First Surface first base layer 372 First surface second base layer 39 Resist layer 40 Second wiring structure portion 41 Second surface first conductive layer 42 Second surface first organic layer 44 Second surface second organic layer 47 Second frame Body 471 Second surface first base layer 50 Element 51 Terminal 60 Mounting board C Cutting line

Claims (17)

第１面及び前記第１面とは反対側に位置する第２面を有し、無機材料を含む基板と、
前記基板の前記第１面側に位置する第１面第１導電層及び第１面第１有機層と、前記第１面第１有機層上に位置する第１面第２導電層及び第１面第２有機層と、を少なくとも含む第１配線構造部と、
前記第１面第１有機層の外縁と前記基板の前記第１面との間に位置し、金属材料を含む第１面第１下地層と、
前記第１面第２有機層の外縁と前記第１面第１有機層の上面との間に位置し、金属材料を含む第１面第２下地層と、を備え、
前記第１面第２導電層は、前記第１配線構造部に形成されるキャパシタの一部を構成しており、
前記第１面第１下地層が、前記第１面第１有機層の外縁を囲むように一周にわたって連続的に延びている、若しくは、複数の前記第１面第１下地層が、前記第１面第１有機層の外縁に沿って離散的に並んでおり、
前記第１面第２下地層が、前記第１面第２有機層の外縁を囲むように一周にわたって連続的に延びている、若しくは、複数の前記第１面第２下地層が、前記第１面第２有機層の外縁に沿って離散的に並んでおり、
前記第１面第１下地層の下面と前記基板の前記第１面との間に隙間が存在し、前記隙間に前記第１面第１有機層が位置している、配線基板。 a substrate including an inorganic material and having a first surface and a second surface located on the opposite side to the first surface;
A first surface first conductive layer and a first surface first organic layer located on the first surface side of the substrate, and a first surface second conductive layer and a first surface located on the first surface first organic layer. a first wiring structure portion including at least a second organic layer ;
a first underlayer on the first surface, located between the outer edge of the first organic layer on the first surface and the first surface of the substrate, and containing a metal material;
a first surface second base layer located between the outer edge of the first surface second organic layer and the upper surface of the first surface first organic layer and containing a metal material;
The first surface second conductive layer constitutes a part of a capacitor formed in the first wiring structure,
The first underlayer of the first surface extends continuously around the outer edge of the first organic layer of the first surface, or the plurality of first underlayers of the first surface extend continuously around the outer edge of the first organic layer of the first surface. are arranged discretely along the outer edge of the first organic layer,
The first surface second base layer extends continuously around the outer edge of the first surface second organic layer, or the plurality of first surface second base layers extend continuously around the outer edge of the first surface second organic layer. are arranged discretely along the outer edge of the second organic layer,
A wiring board, wherein a gap exists between a lower surface of the first base layer on the first side and the first side of the substrate, and the first organic layer on the first side is located in the gap. 前記第１面第１有機層の外縁が延びる外縁方向における前記第１面第１下地層の寸法が、１００μｍ以上である、請求項１に記載の配線基板。 The wiring board according to claim 1, wherein a dimension of the first base layer on the first surface in an outer edge direction in which an outer edge of the first organic layer on the first surface extends is 100 μm or more. 前記第１面第１有機層の外縁が延びる外縁方向に直交する方向における、前記第１面第１下地層のうち前記第１面第１有機層と重なる部分の寸法が、５０μｍ以上且つ１ｍｍ以下である、請求項１又は２に記載の配線基板。 The dimension of a portion of the first base layer of the first surface that overlaps with the first organic layer of the first surface in a direction perpendicular to the outer edge direction in which the outer edge of the first organic layer of the first surface extends is 50 μm or more and 1 mm or less. The wiring board according to claim 1 or 2. 前記第１面第１有機層の外縁が延びる外縁方向に直交する方向における、前記第１面第１下地層のうち前記第１面第１有機層から露出した部分の寸法が、５０μｍ以上且つ１ｍｍ以下である、請求項１乃至３のいずれか一項に記載の配線基板。 The dimension of the portion of the first base layer of the first surface exposed from the first organic layer of the first surface in a direction perpendicular to the outer edge direction in which the outer edge of the first organic layer of the first surface extends is 50 μm or more and 1 mm. The wiring board according to any one of claims 1 to 3, which is as follows. 前記第１面第１有機層の外縁の全長に対する、前記第１面第１有機層の外縁のうち前記第１面第１下地層と重なっている部分の長さの比率が、５０％以上である、請求項１乃至４のいずれか一項に記載の配線基板。 The ratio of the length of the portion of the outer edge of the first organic layer of the first surface that overlaps with the first base layer of the first surface to the total length of the outer edge of the first organic layer of the first surface is 50% or more. The wiring board according to any one of claims 1 to 4. 前記第１面第１有機層の厚みに対する前記第１面第１下地層の厚みの比率が、５０％以上である、請求項１乃至５のいずれか一項に記載の配線基板。 The wiring board according to any one of claims 1 to 5, wherein the ratio of the thickness of the first base layer on the first surface to the thickness of the first organic layer on the first surface is 50% or more. 前記第１面第１有機層の外縁は、複数の辺を含む多角形の輪郭を有し、
複数の前記第１面第１下地層が、前記第１面第１有機層の少なくとも１つの前記辺に沿って離散的に並んでいる、請求項１乃至６のいずれか一項に記載の配線基板。 The outer edge of the first organic layer on the first surface has a polygonal outline including a plurality of sides,
The wiring according to any one of claims 1 to 6, wherein the plurality of first surface first base layers are discretely lined up along at least one of the sides of the first surface first organic layer. substrate. 前記第１面第１有機層の２つの前記辺が接続される隅部が、５０μｍ以上の曲率半径で湾曲した形状を有する、請求項７に記載の配線基板。 8. The wiring board according to claim 7, wherein a corner where the two sides of the first organic layer on the first surface are connected has a curved shape with a radius of curvature of 50 μm or more. 前記第１面第１有機層は、少なくとも部分的に前記第１面第１導電層を覆っている、請求項１乃至８のいずれか一項に記載の配線基板。 The wiring board according to any one of claims 1 to 8 , wherein the first surface first organic layer at least partially covers the first surface first conductive layer. 前記第１面第１有機層は、前記第１面第１導電層と前記基板の前記第１面との間に位置している、請求項１乃至８のいずれか一項に記載の配線基板。 The wiring board according to any one of claims 1 to 8 , wherein the first surface first organic layer is located between the first surface first conductive layer and the first surface of the substrate. . 前記第１面第１下地層は、前記基板の外縁よりも内側に位置する、請求項１乃至１０のいずれか一項に記載の配線基板。 The wiring board according to any one of claims 1 to 10 , wherein the first underlayer on the first surface is located inside an outer edge of the board. 前記第１面第１下地層が、金属材料を含む複数の層を有する、請求項１乃至１１のいずれか一項に記載の配線基板。 The wiring board according to any one of claims 1 to 11 , wherein the first surface first base layer has a plurality of layers containing a metal material. 前記基板が、ガラスを含む、請求項１乃至１２のいずれか一項に記載の配線基板。 The wiring board according to any one of claims 1 to 12 , wherein the board includes glass. 前記基板には貫通孔が設けられており、
前記配線基板は、前記貫通孔に位置し、前記第１面第１導電層に電気的に接続された貫通電極を更に備える、請求項１乃至１３のいずれか一項に記載の配線基板。 The substrate is provided with a through hole,
14. The wiring board according to claim 1, further comprising a through electrode located in the through hole and electrically connected to the first conductive layer on the first surface. 前記基板の前記第２面に位置する第２面第１導電層及び第２面第１有機層を少なくとも含む第２配線構造部と、
前記第２面第１有機層の外縁と前記基板の前記第２面との間に位置し、金属材料を含む第２面第１下地層と、を更に備える、請求項１乃至１４のいずれか一項に記載の配線基板。 a second wiring structure portion including at least a second surface first conductive layer and a second surface first organic layer located on the second surface of the substrate;
15. Any one of claims 1 to 14 , further comprising a second surface first base layer located between the outer edge of the second surface first organic layer and the second surface of the substrate and containing a metal material. The wiring board according to item 1. 請求項１乃至１５のいずれか一項に記載の配線基板と、
前記配線基板に搭載された素子と、を備える、実装基板。 The wiring board according to any one of claims 1 to 15 ,
A mounting board, comprising: an element mounted on the wiring board. 第１面及び前記第１面の反対側に位置する第２面を含む基板を準備する工程と、
金属材料を含む第１面第１下地層を前記基板の前記第１面に形成する工程と、
前記基板の前記第１面に部分的に接する第１面第１有機層を、前記第１面第１有機層の外縁が少なくとも部分的に前記第１面第１下地層上に位置するように形成する工程と、
前記第１面第１有機層上に第１面第２導電層、第１面第２下地層及び第１面第２有機層を形成する工程と、
前記第１面第１有機層を形成する前に、又は前記第１面第１有機層を形成した後に、第１面第１導電層を形成する工程と、を備え、
前記第１面第１導電層、前記第１面第１有機層及び前記第１面第２導電層を少なくとも含む第１配線構造部にはキャパシタが形成されており、
前記第１面第２導電層は、前記第１配線構造部に形成されるキャパシタの一部を構成しており、
前記第１面第１下地層が、前記第１面第１有機層の外縁を囲むように一周にわたって連続的に延びている、若しくは、複数の前記第１面第１下地層が、前記第１面第１有機層の外縁に沿って離散的に並んでおり、
第１面第２下地層は、金属材料を含んでおり、
前記第１面第２下地層が、前記第１面第２有機層の外縁を囲むように一周にわたって連続的に延びている、若しくは、複数の前記第１面第２下地層が、前記第１面第２有機層の外縁に沿って離散的に並んでおり、
前記第１面第１下地層の下面と前記基板の前記第１面との間に隙間が存在し、前記隙間に前記第１面第１有機層が位置している、配線基板の製造方法。 providing a substrate including a first side and a second side opposite the first side;
forming a first surface first base layer containing a metal material on the first surface of the substrate;
a first surface first organic layer partially in contact with the first surface of the substrate, such that an outer edge of the first surface first organic layer is at least partially located on the first surface first underlayer; a step of forming;
forming a first surface second conductive layer , a first surface second base layer, and a first surface second organic layer on the first surface first organic layer ;
a step of forming a first conductive layer on the first surface before forming the first organic layer on the first surface or after forming the first organic layer on the first surface,
A capacitor is formed in a first wiring structure including at least the first conductive layer on the first surface, the first organic layer on the first surface, and the second conductive layer on the first surface,
The first surface second conductive layer constitutes a part of a capacitor formed in the first wiring structure,
The first underlayer of the first surface extends continuously around the outer edge of the first organic layer of the first surface, or the plurality of first underlayers of the first surface extend continuously around the outer edge of the first organic layer of the first surface. are arranged discretely along the outer edge of the first organic layer,
The first surface second base layer includes a metal material,
The first surface second base layer extends continuously around the outer edge of the first surface second organic layer, or the plurality of first surface second base layers extend continuously around the outer edge of the first surface second organic layer. are arranged discretely along the outer edge of the second organic layer,
A method for manufacturing a wiring board, wherein a gap exists between the lower surface of the first base layer on the first surface and the first surface of the substrate, and the first organic layer on the first surface is located in the gap.
JP2022079826A 2017-11-13 2022-05-13 Wiring board, mounting board including wiring board, and method for manufacturing wiring board Active JP7405183B2 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2022079826A JP7405183B2 (en) 2017-11-13 2022-05-13 Wiring board, mounting board including wiring board, and method for manufacturing wiring board
JP2023209583A JP2024026349A (en) 2017-11-13 2023-12-12 Wiring board, mounting board having wiring board, and method for manufacturing wiring board

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017218598A JP2019091767A (en) 2017-11-13 2017-11-13 Wiring board, mounting board provided with wiring board, and manufacturing method of wiring board
JP2022079826A JP7405183B2 (en) 2017-11-13 2022-05-13 Wiring board, mounting board including wiring board, and method for manufacturing wiring board

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2017218598A Division JP2019091767A (en) 2017-11-13 2017-11-13 Wiring board, mounting board provided with wiring board, and manufacturing method of wiring board

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2023209583A Division JP2024026349A (en) 2017-11-13 2023-12-12 Wiring board, mounting board having wiring board, and method for manufacturing wiring board

Publications (2)

Publication Number Publication Date
JP2022110076A JP2022110076A (en) 2022-07-28
JP7405183B2 true JP7405183B2 (en) 2023-12-26

Family

ID=66836649

Family Applications (3)

Application Number Title Priority Date Filing Date
JP2017218598A Pending JP2019091767A (en) 2017-11-13 2017-11-13 Wiring board, mounting board provided with wiring board, and manufacturing method of wiring board
JP2022079826A Active JP7405183B2 (en) 2017-11-13 2022-05-13 Wiring board, mounting board including wiring board, and method for manufacturing wiring board
JP2023209583A Pending JP2024026349A (en) 2017-11-13 2023-12-12 Wiring board, mounting board having wiring board, and method for manufacturing wiring board

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2017218598A Pending JP2019091767A (en) 2017-11-13 2017-11-13 Wiring board, mounting board provided with wiring board, and manufacturing method of wiring board

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2023209583A Pending JP2024026349A (en) 2017-11-13 2023-12-12 Wiring board, mounting board having wiring board, and method for manufacturing wiring board

Country Status (1)

Country Link
JP (3) JP2019091767A (en)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003007379A1 (en) 2001-07-12 2003-01-23 Hitachi, Ltd. Electronic circuit component
JP2005191243A (en) 2003-12-25 2005-07-14 Ngk Spark Plug Co Ltd Build-up multilayer wiring board
WO2008143138A1 (en) 2007-05-18 2008-11-27 Toppan Printing Co., Ltd. Wiring substrate, semiconductor package, and electronic device
WO2013146904A1 (en) 2012-03-28 2013-10-03 株式会社フジクラ Wiring board
WO2013168761A1 (en) 2012-05-10 2013-11-14 日立化成株式会社 Multilayer wiring board
WO2017094489A1 (en) 2015-11-30 2017-06-08 ナミックス株式会社 Thermally curable resin composition, thermally curable resin film, printed wiring board, and semiconductor device

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2884669B2 (en) * 1990-03-02 1999-04-19 日本電気株式会社 Glass ceramic multilayer wiring board
JPH05198948A (en) * 1992-01-21 1993-08-06 Hitachi Ltd Thick-film/thin-film hybrid multilayer circuit board
JPH0846357A (en) * 1994-07-29 1996-02-16 Hitachi Ltd Production of thin film ceramic hybrid board

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003007379A1 (en) 2001-07-12 2003-01-23 Hitachi, Ltd. Electronic circuit component
JP2005191243A (en) 2003-12-25 2005-07-14 Ngk Spark Plug Co Ltd Build-up multilayer wiring board
WO2008143138A1 (en) 2007-05-18 2008-11-27 Toppan Printing Co., Ltd. Wiring substrate, semiconductor package, and electronic device
WO2013146904A1 (en) 2012-03-28 2013-10-03 株式会社フジクラ Wiring board
WO2013168761A1 (en) 2012-05-10 2013-11-14 日立化成株式会社 Multilayer wiring board
WO2017094489A1 (en) 2015-11-30 2017-06-08 ナミックス株式会社 Thermally curable resin composition, thermally curable resin film, printed wiring board, and semiconductor device

Also Published As

Publication number Publication date
JP2019091767A (en) 2019-06-13
JP2022110076A (en) 2022-07-28
JP2024026349A (en) 2024-02-28

Similar Documents

Publication Publication Date Title
JP7091801B2 (en) Through Silicon Via and its manufacturing method, and mounting board
JP7447982B2 (en) Through-electrode substrate, mounting board including through-electrode substrate, and method for manufacturing the through-electrode substrate
JP7279769B2 (en) Perforated substrate and mounting substrate
JP7245452B2 (en) Mounting substrate and mounting substrate manufacturing method
JP2023120327A (en) Capacitor built-in component, mounting board including capacitor built-in component, and manufacturing method of capacitor built-in component
JP6852415B2 (en) Manufacturing method of mounting substrate and through electrode substrate including through electrode substrate and through electrode substrate
JP7405183B2 (en) Wiring board, mounting board including wiring board, and method for manufacturing wiring board
JP7003412B2 (en) Conductive substrate and its manufacturing method
JP2022050582A (en) Mounting board and manufacturing method thereof
JP7236059B2 (en) Through electrode substrate, mounting substrate provided with through electrode substrate, and method for manufacturing through electrode substrate
JP7182084B2 (en) Penetration electrode substrate and manufacturing method thereof
JP6965589B2 (en) Manufacturing method of mounting substrate and through electrode substrate including through electrode substrate and through electrode substrate
JP2018148086A (en) Manufacturing method for through electrode substrate and through electrode substrate
JP7223352B2 (en) Conductive substrate and manufacturing method thereof
JP2018170440A (en) Through electrode substrate, mounting substrate including the same, and manufacturing method of through electrode substrate
JP2018110157A (en) Through electrode substrate, mounting substrate including through electrode substrate, and manufacturing method of through electrode substrate
JP2023052901A (en) Conductive substrate and manufacturing method thereof
JP2021145125A (en) Electronic component and manufacturing method of the same

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220513

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230616

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230814

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20231114

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20231127

R150 Certificate of patent or registration of utility model

Ref document number: 7405183

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150