JP6852415B2 - Manufacturing method of mounting substrate and through electrode substrate including through electrode substrate and through electrode substrate - Google Patents

Manufacturing method of mounting substrate and through electrode substrate including through electrode substrate and through electrode substrate Download PDF

Info

Publication number
JP6852415B2
JP6852415B2 JP2017010661A JP2017010661A JP6852415B2 JP 6852415 B2 JP6852415 B2 JP 6852415B2 JP 2017010661 A JP2017010661 A JP 2017010661A JP 2017010661 A JP2017010661 A JP 2017010661A JP 6852415 B2 JP6852415 B2 JP 6852415B2
Authority
JP
Japan
Prior art keywords
layer
substrate
conductive layer
electrode
inorganic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017010661A
Other languages
Japanese (ja)
Other versions
JP2018120932A (en
Inventor
野 貴 正 高
野 貴 正 高
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dai Nippon Printing Co Ltd
Original Assignee
Dai Nippon Printing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dai Nippon Printing Co Ltd filed Critical Dai Nippon Printing Co Ltd
Priority to JP2017010661A priority Critical patent/JP6852415B2/en
Publication of JP2018120932A publication Critical patent/JP2018120932A/en
Application granted granted Critical
Publication of JP6852415B2 publication Critical patent/JP6852415B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Description

本開示の実施形態は、キャパシタを備える貫通電極基板に関する。また、本発明は、貫通電極基板を備える実装基板及び貫通電極基板の製造方法に関する。 The embodiments of the present disclosure relate to a through silicon via substrate including a capacitor. The present invention also relates to a mounting substrate provided with a through electrode substrate and a method for manufacturing a through electrode substrate.

コンデンサとして、例えば特許文献１に開示されているように、基板上に順に積層された下部導電層、誘電層及び上部導電層を備えるタイプのコンデンサ、いわゆる薄膜コンデンサが知られている。薄膜コンデンサにおいては、高い誘電率を有する無機材料を用いて誘電層を構成することにより、小型で大容量のコンデンサを実現することができる。 As a capacitor, for example, as disclosed in Patent Document 1, a type of capacitor having a lower conductive layer, a dielectric layer, and an upper conductive layer stacked in order on a substrate, a so-called thin film capacitor, is known. In a thin film capacitor, a compact and large-capacity capacitor can be realized by forming a dielectric layer using an inorganic material having a high dielectric constant.

特開平６−８９８３１号公報Japanese Unexamined Patent Publication No. 6-88831

薄膜コンデンサの製造工程においては、所定の形状を有する下部導電層、誘電層及び上部導電層を基板上に順に形成する。無機材料を含む誘電層を形成する方法の一例として、特許文献１に開示されているように、貫通孔が形成された金属マスクを介して下部導電層上に無機材料を蒸着させるという方法が知られている。誘電層を形成する方法のその他の例として、まず、下部導電層上及び基板上の全域に誘電層を設け、次に、基板上の不要な誘電層を反応性イオンエッチングなどのエッチング法によって除去するという方法も考えられる。しかしながら、この場合、基板上の誘電層が除去された後に基板もエッチングされ、基板が損傷してしまう恐れがある。 In the process of manufacturing a thin film capacitor, a lower conductive layer, a dielectric layer, and an upper conductive layer having a predetermined shape are sequentially formed on a substrate. As an example of a method of forming a dielectric layer containing an inorganic material, as disclosed in Patent Document 1, a method of depositing an inorganic material on a lower conductive layer via a metal mask having through holes formed is known. Has been done. As another example of the method of forming the dielectric layer, first, the dielectric layer is provided on the lower conductive layer and the entire area on the substrate, and then the unnecessary dielectric layer on the substrate is removed by an etching method such as reactive ion etching. The method of doing it is also conceivable. However, in this case, the substrate may also be etched after the dielectric layer on the substrate is removed, and the substrate may be damaged.

本開示の実施形態は、このような課題を効果的に解決し得る貫通電極基板を提供することを目的とする。 It is an object of the present disclosure embodiment to provide a through silicon via substrate which can effectively solve such a problem.

本開示の一実施形態は、第１面及び前記第１面の反対側に位置する第２面を含むとともに貫通孔が設けられた基板と、前記基板の前記貫通孔に位置する貫通電極と、前記基板の前記第１面上に位置し、前記貫通電極に電気的に接続された第１面第１導電層と、前記第１面第１導電層上及び前記基板の前記第１面上に位置し、無機材料を含み、絶縁性を有する第１面第１無機層と、前記第１面第１無機層上に位置する第１面第２導電層と、を有するキャパシタと、前記第１面第１無機層上及び前記第１面第２導電層上に位置し、前記基板の面内方向において前記第１面第１導電層上の前記第１面第１無機層の端部と同一の位置にある端部を有し、有機材料を含む第１面第１有機層と、を備える、貫通電極基板である。 One embodiment of the present disclosure comprises a substrate including a first surface and a second surface located on the opposite side of the first surface and provided with a through hole, and a through electrode located in the through hole of the substrate. On the first surface first conductive layer located on the first surface of the substrate and electrically connected to the through electrode, on the first surface first conductive layer, and on the first surface of the substrate. A capacitor having a first surface first inorganic layer located, containing an inorganic material, and having an insulating property, and a first surface second conductive layer located on the first surface first inorganic layer, and the first surface. It is located on the surface first inorganic layer and on the first surface second conductive layer, and is the same as the end of the first surface first inorganic layer on the first surface first conductive layer in the in-plane direction of the substrate. It is a through electrode substrate having an end portion at the position of the above and comprising a first surface first organic layer containing an organic material.

本開示の一実施形態による貫通電極基板において、前記第１面第１無機層の前記端部は、前記第１面第１導電層上に位置していてもよい。 In the through silicon via substrate according to the embodiment of the present disclosure, the end portion of the first surface first inorganic layer may be located on the first surface first conductive layer.

本開示の一実施形態による貫通電極基板において、前記キャパシタの前記第１面第１導電層の端部は、前記第１面第１無機層によって覆われていてもよい。 In the through silicon via substrate according to the embodiment of the present disclosure, the end portion of the first surface first conductive layer of the capacitor may be covered with the first surface first inorganic layer.

本開示の一実施形態による貫通電極基板において、前記貫通電極基板は、前記基板の前記第１面に位置し、前記キャパシタから電気的に絶縁された第１配線を更に備え、前記第１配線は、前記第１配線の幅方向において前記第１面第１無機層によって覆われた前記第１面第１導電層を有していてもよい。 In the through electrode substrate according to the embodiment of the present disclosure, the through electrode substrate is located on the first surface of the substrate and further includes a first wiring electrically insulated from the capacitor, and the first wiring is , The first surface first conductive layer covered with the first surface first inorganic layer may be provided in the width direction of the first wiring.

本開示の一実施形態による貫通電極基板において、前記第１面第２導電層の端部は、前記第１面第１無機層上に位置していてもよい。 In the through silicon via substrate according to the embodiment of the present disclosure, the end portion of the first surface second conductive layer may be located on the first surface first inorganic layer.

本開示の一実施形態による貫通電極基板において、前記第１面第１無機層は、前記貫通電極と前記第１面第１導電層とが接続される接続部分を覆っていてもよい。 In the through electrode substrate according to the embodiment of the present disclosure, the first surface first inorganic layer may cover a connecting portion where the through electrode and the first surface first conductive layer are connected.

本開示の一実施形態による貫通電極基板は、前記基板の前記第２面側に位置し、無機材料を含み、絶縁性を有する第２面第１無機層を更に備えていてもよい。 The through silicon via substrate according to the embodiment of the present disclosure may further include a second surface first inorganic layer which is located on the second surface side of the substrate, contains an inorganic material, and has an insulating property.

本開示の一実施形態による貫通電極基板は、前記第１面第１導電層及び前記貫通電極と、前記貫通電極に電気的に接続されるとともに前記基板の前記第２面上に位置する第２面第１導電層と、を有するインダクタを更に備えていてもよい。 The through electrode substrate according to the embodiment of the present disclosure is electrically connected to the first surface first conductive layer and the through electrode, and is located on the second surface of the substrate. An inductor having a surface first conductive layer may be further provided.

本開示の一実施形態による貫通電極基板において、前記第１面第１無機層の前記無機材料は、珪素窒化物を含んでいてもよい。 In the through silicon via substrate according to the embodiment of the present disclosure, the inorganic material of the first surface first inorganic layer may contain silicon nitride.

本開示の一実施形態による貫通電極基板において、前記第１面第１有機層の前記有機材料は、ポリイミドを含んでいてもよい。 In the through silicon via substrate according to the embodiment of the present disclosure, the organic material of the first surface first organic layer may contain polyimide.

本開示の一実施形態は、上記記載の貫通電極基板と、前記貫通電極基板に搭載された素子と、を備える、実装基板である。 One embodiment of the present disclosure is a mounting substrate including the through silicon via substrate described above and an element mounted on the through silicon via substrate.

本開示の一実施形態は、第１面及び前記第１面の反対側に位置する第２面を含むとともに貫通孔が設けられた基板を準備する工程と、前記基板の前記貫通孔に、貫通電極を形成し、前記基板の前記第１面の一部分上に、前記貫通電極に電気的に接続された第１面第１導電層を形成する工程と、前記第１面第１導電層上及び前記基板の前記第１面上に無機材料を含み、絶縁性を有する第１面第１無機層を形成する工程と、前記第１面第１無機層の一部分上に第１面第２導電層を形成する工程と、前記第１面第２導電層の一部分上及び前記第１面第１無機層の一部分上に、有機材料を含む第１面第１有機層を形成する工程と、前記第１面第１有機層をマスクとして用いて、前記第１面第１導電層上に位置する前記第１面第１無機層をエッチングする工程と、を備える、貫通電極基板の製造方法である。 One embodiment of the present disclosure includes a step of preparing a substrate including a first surface and a second surface located on the opposite side of the first surface and provided with a through hole, and penetrating the through hole of the substrate. A step of forming an electrode and forming a first surface first conductive layer electrically connected to the through electrode on a part of the first surface of the substrate, and on the first surface first conductive layer and A step of forming a first surface first inorganic layer containing an inorganic material on the first surface of the substrate and having insulating properties, and a first surface second conductive layer on a part of the first surface first inorganic layer. And a step of forming a first surface first organic layer containing an organic material on a part of the first surface second conductive layer and a part of the first surface first inorganic layer, and the first This is a method for manufacturing a through electrode substrate, comprising a step of etching the first surface first inorganic layer located on the first surface first conductive layer using the first surface first organic layer as a mask.

本開示の実施形態によれば、第１面第１無機層を形成する工程に起因する損傷が抑制された貫通電極基板を提供することができる。 According to the embodiment of the present disclosure, it is possible to provide a through silicon via substrate in which damage caused by the step of forming the first surface first inorganic layer is suppressed.

一実施形態に係る貫通電極基板を示す断面図である。It is sectional drawing which shows the through electrode substrate which concerns on one Embodiment. 貫通電極基板の貫通電極を拡大して示す断面図である。It is sectional drawing which shows the through electrode of a through electrode substrate in an enlarged manner. 貫通電極基板の第１面第１導電層を示す平面図である。It is a top view which shows the 1st surface 1st conductive layer of the through electrode substrate. 貫通電極基板の第１面第１無機層及び第１面第２導電層を示す平面図である。It is a top view which shows the 1st surface 1st inorganic layer and 1st surface 2nd conductive layer of a through electrode substrate. 貫通電極基板の第１面第１無機層の開口部を拡大して示す平面図である。It is a top view which shows the opening of the 1st surface 1st inorganic layer of a through electrode substrate enlarged. 貫通電極基板の第１配線を拡大して示す断面図である。It is sectional drawing which shows the 1st wiring of a through electrode substrate in an enlarged manner. 貫通電極基板の貫通孔の一変形例を示す断面図である。It is sectional drawing which shows one modification of the through hole of the through electrode substrate. 貫通電極基板の製造工程を示す図である。It is a figure which shows the manufacturing process of the through electrode substrate. 貫通電極基板の製造工程を示す図である。It is a figure which shows the manufacturing process of the through electrode substrate. 貫通電極基板の製造工程を示す図である。It is a figure which shows the manufacturing process of the through electrode substrate. 貫通電極基板の製造工程を示す図である。It is a figure which shows the manufacturing process of the through electrode substrate. 貫通電極基板の製造工程を示す図である。It is a figure which shows the manufacturing process of the through electrode substrate. 貫通電極基板の製造工程を示す図である。It is a figure which shows the manufacturing process of the through electrode substrate. 貫通電極基板の製造工程を示す図である。It is a figure which shows the manufacturing process of the through electrode substrate. 貫通電極基板の製造工程を示す図である。It is a figure which shows the manufacturing process of the through electrode substrate. 貫通電極基板の製造工程を示す図である。It is a figure which shows the manufacturing process of the through electrode substrate. 貫通電極基板の製造工程を示す図である。It is a figure which shows the manufacturing process of the through electrode substrate. 一変形例に係る貫通電極基板を示す断面図である。It is sectional drawing which shows the through electrode substrate which concerns on one modification. 一変形例に係る貫通電極基板を示す断面図である。It is sectional drawing which shows the through electrode substrate which concerns on one modification. 一変形例に係る貫通電極基板を示す断面図である。It is sectional drawing which shows the through electrode substrate which concerns on one modification. 貫通電極基板及び素子を備える実装基板の一例を示す断面図である。It is sectional drawing which shows an example of the mounting substrate which includes a through electrode substrate and an element. 貫通電極基板が搭載される製品の例を示す図である。It is a figure which shows the example of the product which mounts a through electrode substrate.

以下、本開示の実施形態に係る貫通電極基板の構成及びその製造方法について、図面を参照しながら詳細に説明する。なお、以下に示す実施形態は本開示の実施形態の一例であって、本開示はこれらの実施形態に限定して解釈されるものではない。また、本明細書において、「基板」、「基材」、「シート」や「フィルム」など用語は、呼称の違いのみに基づいて、互いから区別されるものではない。例えば、「基板」や「基材」は、シートやフィルムと呼ばれ得るような部材も含む概念である。更に、本明細書において用いる、形状や幾何学的条件並びにそれらの程度を特定する、例えば、「平行」や「直交」等の用語や長さや角度の値等については、厳密な意味に縛られることなく、同様の機能を期待し得る程度の範囲を含めて解釈することとする。また、本実施形態で参照する図面において、同一部分または同様な機能を有する部分には同一の符号または類似の符号を付し、その繰り返しの説明は省略する場合がある。また、図面の寸法比率は説明の都合上実際の比率とは異なる場合や、構成の一部が図面から省略される場合がある。 Hereinafter, the configuration of the through silicon via substrate and the manufacturing method thereof according to the embodiment of the present disclosure will be described in detail with reference to the drawings. The embodiments shown below are examples of the embodiments of the present disclosure, and the present disclosure is not construed as being limited to these embodiments. Further, in the present specification, terms such as "base material", "base material", "sheet" and "film" are not distinguished from each other based only on the difference in designation. For example, "base material" and "base material" are concepts including members that can be called sheets or films. Furthermore, the terms used in this specification, such as "parallel" and "orthogonal", and the values of length and angle, which specify the shape and geometric conditions and their degrees, are bound by a strict meaning. Instead, the interpretation will include the range in which similar functions can be expected. Further, in the drawings referred to in the present embodiment, the same parts or parts having similar functions are designated by the same reference numerals or similar reference numerals, and the repeated description thereof may be omitted. In addition, the dimensional ratio of the drawing may differ from the actual ratio for convenience of explanation, or a part of the configuration may be omitted from the drawing.

貫通電極基板
以下、本開示の実施の形態について説明する。まず、本実施の形態に係る貫通電極基板１０の構成について説明する。図１は、貫通電極基板１０を示す断面図である。 Through Silicon Via Substrate Hereinafter, embodiments of the present disclosure will be described. First, the configuration of the through silicon via substrate 10 according to the present embodiment will be described. FIG. 1 is a cross-sectional view showing a through electrode substrate 10.

貫通電極基板１０は、基板１２、貫通電極２２、第１配線構造部３０及び第２配線構造部４０を備える。以下、貫通電極基板１０の各構成要素について説明する。 The through electrode substrate 10 includes a substrate 12, a through electrode 22, a first wiring structure portion 30, and a second wiring structure portion 40. Hereinafter, each component of the through silicon via substrate 10 will be described.

（基板）
基板１２は、第１面１３、及び、第１面１３の反対側に位置する第２面１４を含む。また、基板１２には、第１面１３から第２面１４に至る複数の貫通孔２０が設けられている。 (substrate)
The substrate 12 includes a first surface 13 and a second surface 14 located on the opposite side of the first surface 13. Further, the substrate 12 is provided with a plurality of through holes 20 from the first surface 13 to the second surface 14.

基板１２は、一定の絶縁性を有する無機材料を含んでいる。例えば、基板１２は、ガラス基板、石英基板、サファイア基板、樹脂基板、シリコン基板、炭化シリコン基板、アルミナ(Al2O3)基板、窒化アルミ(AlN)基板、酸化ジリコニア(ZrO2)基板など、又は、これらの基板が積層されたものである。基板１２は、アルミニウム基板、ステンレス基板など、導電性を有する材料から構成された基板を部分的に含んでいてもよい。 The substrate 12 contains an inorganic material having a certain insulating property. For example, the substrate 12 includes a glass substrate, a quartz substrate, a sapphire substrate, a resin substrate, a silicon substrate, a silicon carbide substrate, an alumina (Al 2 O 3 ) substrate, an aluminum nitride (AlN) substrate, a diriconia oxide (ZrO 2 ) substrate, and the like. Alternatively, these substrates are laminated. The substrate 12 may partially include a substrate made of a conductive material such as an aluminum substrate or a stainless steel substrate.

基板１２で用いるガラスの例としては、無アルカリガラスなどを挙げることができる。無アルカリガラスとは、ナトリウムやカリウムなどのアルカリ成分を含まないガラスである。無アルカリガラスは、例えば、アルカリ成分の代わりにホウ酸を含む。また、無アルカリガラスは、例えば、酸化カルシウムや酸化バリウムなどのアルカリ土類金属酸化物を含む。無アルカリガラスの例としては、旭硝子製のＥＮ−Ａ１や、コーニング製のイーグルＸＧなどを挙げることができる。基板１２がガラスを含む場合、基板１２の厚みは、例えば０．０２０ｍｍ以上且つ１ｍｍ以下である。基板１２がガラスを含むことにより、基板１２の絶縁性を高めることができる。これにより、貫通電極２２の高周波特性を向上させることができる。例えば、貫通電極２２を通過する電流の、高周波領域における通過特性を向上させることができる。 Examples of the glass used in the substrate 12 include non-alkali glass. Non-alkali glass is glass that does not contain alkaline components such as sodium and potassium. Non-alkali glass contains, for example, boric acid instead of the alkaline component. The non-alkali glass also contains, for example, alkaline earth metal oxides such as calcium oxide and barium oxide. Examples of non-alkali glass include EN-A1 manufactured by Asahi Glass and Eagle XG manufactured by Corning. When the substrate 12 contains glass, the thickness of the substrate 12 is, for example, 0.020 mm or more and 1 mm or less. Since the substrate 12 contains glass, the insulating property of the substrate 12 can be improved. Thereby, the high frequency characteristic of the through electrode 22 can be improved. For example, the passing characteristics of the current passing through the through electrode 22 in the high frequency region can be improved.

図１に示す例において、基板１２に形成された貫通孔２０は、基板１２の第１面１３及び第２面１４から基板１２の厚み方向の中央部に向かうにつれて幅が小さくなる形状を有している。しかしながら、貫通孔２０の形状が特に限られることはない。例えば、貫通孔２０の側壁２１は、基板１２の第１面１３の法線方向に沿って広がっていてもよい。また、側壁２１の一部が湾曲していてもよい。 In the example shown in FIG. 1, the through hole 20 formed in the substrate 12 has a shape in which the width decreases from the first surface 13 and the second surface 14 of the substrate 12 toward the central portion in the thickness direction of the substrate 12. ing. However, the shape of the through hole 20 is not particularly limited. For example, the side wall 21 of the through hole 20 may extend along the normal direction of the first surface 13 of the substrate 12. Further, a part of the side wall 21 may be curved.

貫通孔２０の長さ、すなわち第１面１３の法線方向における貫通孔２０の寸法は、基板１２の厚みに等しい。貫通孔２０の幅、すなわち第１面１３の面内方向における貫通孔２０の寸法Ｓ（図８参照）は、例えば２０μｍ以上且つ１５０μｍ以下である。また、貫通孔２０の幅に対する長さの比、すなわち貫通孔２０のアスペクト比は、例えば１以上且つ１５以下である。 The length of the through hole 20, that is, the dimension of the through hole 20 in the normal direction of the first surface 13, is equal to the thickness of the substrate 12. The width of the through hole 20, that is, the dimension S (see FIG. 8) of the through hole 20 in the in-plane direction of the first surface 13 is, for example, 20 μm or more and 150 μm or less. The ratio of the length to the width of the through hole 20, that is, the aspect ratio of the through hole 20, is, for example, 1 or more and 15 or less.

（貫通電極）
貫通電極２２は、貫通孔２０の内部に位置し、且つ導電性を有する部材である。本実施の形態において、貫通電極２２の厚みは、貫通孔２０の幅よりも小さく、このため、貫通孔２０の内部には、貫通電極２２が存在しない空間がある。すなわち、貫通電極２２は、いわゆるコンフォーマルビアである。貫通電極２２の厚みは、例えば１００ｎｍ以上且つ２０μｍ以下である。 (Through silicon via)
The through electrode 22 is a member that is located inside the through hole 20 and has conductivity. In the present embodiment, the thickness of the through electrode 22 is smaller than the width of the through hole 20, so that there is a space inside the through hole 20 in which the through electrode 22 does not exist. That is, the through electrode 22 is a so-called conformal via. The thickness of the through electrode 22 is, for example, 100 nm or more and 20 μm or less.

図２は、貫通孔２０に設けられた貫通電極２２を拡大して示す断面図である。貫通電極２２が導電性を有する限りにおいて、貫通電極２２の構成は特には限定されない。例えば、貫通電極２２は、導電性を有する単一の層から構成されていてもよく、若しくは、導電性を有する複数の層を含んでいてもよい。ここでは、図２に示すように、貫通電極２２が、貫通孔２０の側壁２１側から貫通孔２０の中心側へ順に並ぶシード層２２１及びめっき層２２２を含む例について説明する。 FIG. 2 is an enlarged cross-sectional view showing the through electrode 22 provided in the through hole 20. As long as the through electrode 22 has conductivity, the configuration of the through electrode 22 is not particularly limited. For example, the through silicon via 22 may be composed of a single conductive layer, or may include a plurality of conductive layers. Here, as shown in FIG. 2, an example will be described in which the through electrodes 22 include a seed layer 221 and a plating layer 222 that are sequentially arranged from the side wall 21 side of the through hole 20 to the center side of the through hole 20.

シード層２２１は、電解めっき処理によってめっき層２２２を形成する電解めっき工程の際に、めっき液中の金属イオンを析出させてめっき層２２２を成長させるための土台となる、導電性を有する層である。シード層２２１の材料としては、銅などの導電性を有する材料を用いることができる。シード層２２１の材料は、めっき層２２２の材料と同一であってもよく、異なっていてもよい。シード層２２１の厚みは、例えば１００ｎｍ以上且つ５μｍ以下である。シード層２２１は、スパッタリング法、蒸着法、無電解めっき法などによって形成される。 The seed layer 221 is a conductive layer that serves as a base for growing the plating layer 222 by precipitating metal ions in the plating solution during the electrolytic plating step of forming the plating layer 222 by the electrolytic plating treatment. is there. As the material of the seed layer 221, a conductive material such as copper can be used. The material of the seed layer 221 may be the same as or different from the material of the plating layer 222. The thickness of the seed layer 221 is, for example, 100 nm or more and 5 μm or less. The seed layer 221 is formed by a sputtering method, a vapor deposition method, an electroless plating method, or the like.

めっき層２２２は、めっき処理によって形成される、導電性を有する層である。めっき層２２２を構成する材料としては、銅、金、銀、白金、ロジウム、スズ、アルミニウム、ニッケル、クロムなどの金属又はこれらを用いた合金など、あるいはこれらを積層したものを使用することができる。 The plating layer 222 is a conductive layer formed by the plating treatment. As the material constituting the plating layer 222, metals such as copper, gold, silver, platinum, rhodium, tin, aluminum, nickel and chromium, alloys using these, or a laminated material thereof can be used. ..

なお、図示はしないが、貫通孔２０の側壁２１とシード層２２１との間に中間層を設けてもよい。中間層を構成する材料としては、例えば、チタン、チタン窒化物、クロム、モリブデン、モリブデン窒化物、タンタル、タンタル窒化物等、又はこれらを積層したものを用いることができる。中間層の厚みは、例えば１０ｎｍ以上且つ１μｍ以下である。中間層は、例えば、蒸着法やスパッタリング法などの物理成膜法で形成される。中間層は、例えば、側壁２１に対するシード層２２１やめっき層２２２の密着性を高めるという役割を果たす。また、中間層は、シード層２２１又はめっき層２２２に含まれる金属元素が貫通孔２０の側壁２１を介して基板１２の内部に拡散することを抑制するという役割を果たしてもよい。 Although not shown, an intermediate layer may be provided between the side wall 21 of the through hole 20 and the seed layer 221. As the material constituting the intermediate layer, for example, titanium, titanium nitride, chromium, molybdenum, molybdenum nitride, tantalum, tantalum nitride, or the like, or a laminated material thereof can be used. The thickness of the intermediate layer is, for example, 10 nm or more and 1 μm or less. The intermediate layer is formed by a physical film forming method such as a vapor deposition method or a sputtering method. The intermediate layer plays a role of increasing the adhesion of the seed layer 221 and the plating layer 222 to the side wall 21, for example. Further, the intermediate layer may play a role of suppressing the metal elements contained in the seed layer 221 or the plating layer 222 from diffusing into the substrate 12 through the side wall 21 of the through hole 20.

（第１配線構造部）
次に、第１配線構造部３０について説明する。第１配線構造部３０は、基板１２の第１面１３側に電気的な回路を構成するよう第１面１３側に設けられた導電層や絶縁層などの層を有する。後述するように、第１配線構造部３０の一部によって、キャパシタ１５、第１配線１７及び第１端子１８が構成されている。また、第１配線構造部３０の一部によって、インダクタ１６の一部が構成されている。本実施の形態において、第１配線構造部３０は、第１面第１導電層３１、第１面第１無機層３２、第１面第２導電層３３、第１面第１有機層３４、第１面第３導電層３５及び第１面第２有機層３６を有する。 (1st wiring structure part)
Next, the first wiring structure unit 30 will be described. The first wiring structure portion 30 has a layer such as a conductive layer or an insulating layer provided on the first surface 13 side so as to form an electric circuit on the first surface 13 side of the substrate 12. As will be described later, the capacitor 15, the first wiring 17, and the first terminal 18 are configured by a part of the first wiring structure portion 30. Further, a part of the inductor 16 is formed by a part of the first wiring structure part 30. In the present embodiment, the first wiring structure portion 30 includes a first surface first conductive layer 31, a first surface first inorganic layer 32, a first surface second conductive layer 33, and a first surface first organic layer 34. It has a first surface third conductive layer 35 and a first surface second organic layer 36.

〔第１面第１導電層〕
第１面第１導電層３１は、基板１２の第１面１３上に位置する、導電性を有する層である。第１面第１導電層３１は、貫通電極２２に電気的に接続されていてもよい。また、第１面第１導電層３１は、導電性を有する単一の層から構成されていてもよく、若しくは、導電性を有する複数の層を含んでいてもよい。例えば、第１面第１導電層３１は、貫通電極２２と同様に、基板１２の第１面１３上に順に積層されたシード層２２１及びめっき層２２２を含んでいてもよい。第１面第１導電層３１を構成する材料は、貫通電極２２を構成する材料と同様である。第１面第１導電層３１の厚みは、例えば１００ｎｍ以上且つ２０μｍ以下である。 [First surface, first conductive layer]
The first surface first conductive layer 31 is a layer having conductivity located on the first surface 13 of the substrate 12. The first surface first conductive layer 31 may be electrically connected to the through electrode 22. Further, the first surface first conductive layer 31 may be composed of a single conductive layer, or may include a plurality of conductive layers. For example, the first surface first conductive layer 31 may include a seed layer 221 and a plating layer 222 that are sequentially laminated on the first surface 13 of the substrate 12, similarly to the through electrodes 22. The material constituting the first surface first conductive layer 31 is the same as the material constituting the through electrode 22. The thickness of the first surface first conductive layer 31 is, for example, 100 nm or more and 20 μm or less.

〔第１面第１無機層〕
第１面第１無機層３２は、少なくとも部分的に第１面第１導電層３１上及び基板１２の第１面１３上に位置し、無機材料を含み、且つ絶縁性を有する層である。第１面第１無機層３２の無機材料としては、ＳｉＮなどの珪素窒化物を用いることができる。その他にも、第１面第１無機層３２の無機材料の例として、酸化シリコン、酸化アルミ、五酸化タンタルなどを挙げることができる。第１面第１無機層３２の無機材料の比誘電率は、例えば３以上且つ７５以下である。また、第１面第１無機層３２の厚みは、例えば５０ｎｍ以上且つ１μｍ以下である。第１面第１無機層３２は、単一の層から構成されていてもよく、複数の層を含んでいてもよい。 [First surface, first inorganic layer]
The first surface first inorganic layer 32 is a layer that is at least partially located on the first surface first conductive layer 31 and on the first surface 13 of the substrate 12, contains an inorganic material, and has an insulating property. As the inorganic material of the first surface first inorganic layer 32, a silicon nitride such as SiN can be used. In addition, examples of the inorganic material of the first surface first inorganic layer 32 include silicon oxide, aluminum oxide, and tantalum pentoxide. The relative permittivity of the inorganic material of the first surface first inorganic layer 32 is, for example, 3 or more and 75 or less. The thickness of the first surface first inorganic layer 32 is, for example, 50 nm or more and 1 μm or less. The first surface first inorganic layer 32 may be composed of a single layer or may include a plurality of layers.

第１面第１無機層３２は、第１面第１導電層３１を部分的に覆っていてもよい。例えば、第１面第１無機層３２は、キャパシタ１５を構成する第１面第１導電層３１の端部３１ｅを覆っていてもよい。これによって、第１面第２導電層３３、第１面第１有機層３４などを形成する工程において用いる薬液によって第１面第１導電層３１が損傷してしまうことを抑制することができる。なお「覆う」とは、図１に示すように、基板１２の第１面１３の法線方向に沿って貫通電極基板１０を見た場合に、第１面第１導電層３１の端部３１ｅと第１面第１無機層３２とが重なっていることを意味する。 The first surface first inorganic layer 32 may partially cover the first surface first conductive layer 31. For example, the first surface first inorganic layer 32 may cover the end portion 31e of the first surface first conductive layer 31 constituting the capacitor 15. As a result, it is possible to prevent the first surface first conductive layer 31 from being damaged by the chemical solution used in the step of forming the first surface second conductive layer 33, the first surface first organic layer 34, and the like. Note that "covering" means, as shown in FIG. 1, when the through silicon via substrate 10 is viewed along the normal direction of the first surface 13 of the substrate 12, the end portion 31e of the first surface first conductive layer 31 Means that the first surface and the first inorganic layer 32 overlap each other.

また、第１面第１無機層３２は、図２に示すように、貫通電極２２と第１面第１導電層３１とが接続される接続部分２３を覆っていてもよい。例えば、第１面第１無機層３２の端部３２ｅが貫通電極２２上に位置していてもよい。これによって、後述するように、酸を含む薬液が第１面第１導電層３１とその上の層との間に浸入してしまうことを抑制することができる。 Further, as shown in FIG. 2, the first surface first inorganic layer 32 may cover the connecting portion 23 to which the through electrode 22 and the first surface first conductive layer 31 are connected. For example, the end portion 32e of the first surface first inorganic layer 32 may be located on the through electrode 22. As a result, as will be described later, it is possible to prevent the chemical solution containing the acid from infiltrating between the first surface first conductive layer 31 and the layer above it.

〔第１面第２導電層〕
第１面第２導電層３３は、第１面第１無機層３２上に位置する、導電性を有する層である。図１に示すように、第１面第２導電層３３の端部３３ｅは、第１面第１無機層３２上に位置する。上述の第１面第１導電層３１と、第１面第１導電層３１上に位置する上述の第１面第１無機層３２と、第１面第１無機層３２上に位置する第１面第２導電層３３とによって、キャパシタ１５が構成されている。 [First surface, second conductive layer]
The first surface second conductive layer 33 is a layer having conductivity located on the first surface first inorganic layer 32. As shown in FIG. 1, the end portion 33e of the first surface second conductive layer 33 is located on the first surface first inorganic layer 32. The first surface first conductive layer 31 located on the first surface first conductive layer 31, the first surface first inorganic layer 32 located on the first surface first conductive layer 31, and the first surface located on the first surface first inorganic layer 32. The capacitor 15 is composed of the surface second conductive layer 33.

第１面第２導電層３３は、貫通電極２２や第１面第１導電層３１と同様に、第１面第１無機層３２上に順に積層されたシード層及びめっき層を含んでいてもよい。第１面第２導電層３３を構成する材料は、貫通電極２２や第１面第１導電層３１を構成する材料と同様である。第１面第２導電層３３の厚みは、例えば１００ｎｍ以上且つ２０μｍ以下である。 The first surface second conductive layer 33 may include a seed layer and a plating layer sequentially laminated on the first surface first inorganic layer 32, similarly to the through electrode 22 and the first surface first conductive layer 31. Good. The material constituting the first surface second conductive layer 33 is the same as the material constituting the through electrode 22 and the first surface first conductive layer 31. The thickness of the first surface second conductive layer 33 is, for example, 100 nm or more and 20 μm or less.

〔第１面第１有機層〕
第１面第１有機層３４は、第１面第１無機層３２上及び第１面第２導電層３３に位置し、有機材料を含み、且つ絶縁性を有する層である。第１面第１有機層３４の有機材料としては、ポリイミド、エポキシ、ベンゾシクロブテン樹脂、ポリアミド、フェノール樹脂、シリコーン樹脂、フッ素樹脂、液晶ポリマー、ポリアミドイミド、ポリベンゾオキサゾール、シアネート樹脂、アラミド、ポリオレフィン、ポリエステル、BTレジン、FR-4、FR-5、ポリアセタール、ポリブチレンテレフタレート、シンジオタクチック・ポリスチレン 、ポリフェニレンサルファイド、ポリエーテルエーテルケトン、ポリエーテルニトリル、ポリカーボネート、ポリフェニレンエーテルポリサルホン、ポリエーテルスルホン、ポリアリレート、ポリエーテルイミドなどを用いることができる。上記樹脂は、単体で用いられてもよく、２種類以上の樹脂が組み合わせて用いられてもよい。また、上記樹脂に、ガラス、タルク、マイカ、シリカ、アルミナ等 、無機フィラー等を併用して用いてもよい。第１面第１有機層３４の有機材料は、好ましくは０．００３以下、より好ましくは０．００２以下、更に好ましくは０．００１以下の誘電正接を有する。誘電正接の小さい有機材料を用いて第１面第１有機層３４を構成することにより、キャパシタ１５やインダクタ１６を通るべき電気信号が第１面第１有機層３４を通ってしまうことを抑制することができる。これにより、キャパシタ１５やインダクタ１６を備える貫通電極基板１０の帯域を高周波側に広げることができる。 [First surface, first organic layer]
The first surface first organic layer 34 is a layer located on the first surface first inorganic layer 32 and on the first surface second conductive layer 33, containing an organic material, and having an insulating property. Examples of the organic material of the first organic layer 34 on the first surface include polyimide, epoxy, benzocyclobutene resin, polyamide, phenol resin, silicone resin, fluororesin, liquid crystal polymer, polyamideimide, polybenzoxazole, cyanate resin, aramid, and polyolefin. , Polyester, BT resin, FR-4, FR-5, Polyacetal, Polybutylene terephthalate, Syndiotactic polystyrene, Polyphenylene sulfide, Polyetheretherketone, Polyethernitrile, Polycarbonate, Polyphenylene ether Polysalphon, Polyethersulfone, Polyetherlate , Polyetherimide and the like can be used. The resin may be used alone or in combination of two or more kinds of resins. Further, glass, talc, mica, silica, alumina and the like, an inorganic filler and the like may be used in combination with the above resin. The organic material of the first surface first organic layer 34 has a dielectric loss tangent of preferably 0.003 or less, more preferably 0.002 or less, still more preferably 0.001 or less. By constructing the first surface first organic layer 34 using an organic material having a small dielectric loss tangent, it is possible to prevent an electric signal that should pass through the capacitor 15 and the inductor 16 from passing through the first surface first organic layer 34. be able to. As a result, the band of the through silicon via substrate 10 including the capacitor 15 and the inductor 16 can be expanded to the high frequency side.

〔第１面第３導電層〕
第１面第３導電層３５は、第１面第１導電層３１上又は第１面第２導電層３３上に位置する、導電性を有する層である。図１に示す例において、第１面第３導電層３５は、キャパシタ１５の一方の電極である第１面第１導電層３１に電気的に接続された部分、及び、キャパシタ１５の他方の電極である第１面第２導電層３３に電気的に接続された部分を含む。 [First surface, third conductive layer]
The first surface third conductive layer 35 is a layer having conductivity located on the first surface first conductive layer 31 or the first surface second conductive layer 33. In the example shown in FIG. 1, the first surface third conductive layer 35 is a portion electrically connected to the first surface first conductive layer 31 which is one electrode of the capacitor 15, and the other electrode of the capacitor 15. Includes a portion electrically connected to the first surface second conductive layer 33.

第１面第３導電層３５は、貫通電極２２や第１面第１導電層３１と同様に、順に積層されたシード層及びめっき層を含んでいてもよい。第１面第３導電層３５を構成する材料は、貫通電極２２や第１面第１導電層３１を構成する材料と同様である。 The first surface third conductive layer 35 may include a seed layer and a plating layer laminated in this order, similarly to the through electrode 22 and the first surface first conductive layer 31. The material constituting the first surface third conductive layer 35 is the same as the material constituting the through electrode 22 and the first surface first conductive layer 31.

〔第１面第２有機層〕
第１面第２有機層３６は、第１面第１有機層３４上及び第１面第３導電層３５上に位置し、有機材料を含み、且つ絶縁性を有する層である。第１面第２有機層３６は、第１面第１有機層３４と同様に、好ましくは０．００３以下、より好ましくは０．００２以下、更に好ましくは０．００１以下の誘電正接を有する有機材料を含む。第１面第２有機層３６の有機材料としては、第１面第１有機層３４の場合と同様の材料を用いることができる。 [First surface, second organic layer]
The first surface second organic layer 36 is a layer that is located on the first surface first organic layer 34 and the first surface third conductive layer 35, contains an organic material, and has an insulating property. The first surface second organic layer 36 is an organic having a dielectric loss tangent of preferably 0.003 or less, more preferably 0.002 or less, still more preferably 0.001 or less, like the first surface first organic layer 34. Including material. As the organic material of the first surface second organic layer 36, the same material as in the case of the first surface first organic layer 34 can be used.

（第２配線構造部）
次に、第２配線構造部４０について説明する。第２配線構造部４０は、基板１２の第２面１４側に電気的な回路を構成するよう第２面１４側に設けられた導電層や絶縁層などの層を有する。第２配線構造部４０の一部と、上述の第１配線構造部３０の一部及び貫通電極２２とによって、インダクタ１６が構成されている。本実施の形態において、第２配線構造部４０は、第２面第１導電層４１及び第２面第１有機層４３を有する。 (2nd wiring structure part)
Next, the second wiring structure unit 40 will be described. The second wiring structure portion 40 has a layer such as a conductive layer or an insulating layer provided on the second surface 14 side so as to form an electric circuit on the second surface 14 side of the substrate 12. The inductor 16 is composed of a part of the second wiring structure part 40, a part of the first wiring structure part 30 described above, and the through silicon via 22. In the present embodiment, the second wiring structure portion 40 has a second surface first conductive layer 41 and a second surface first organic layer 43.

〔第２面第１導電層〕
第２面第１導電層４１は、基板１２の第２面１４上に位置する、導電性を有する層である。第２面第１導電層４１は、貫通電極２２に電気的に接続されていてもよい。また、第２面第１導電層４１は、貫通電極２２や第１面第１導電層３１と同様に、基板１２の第２面１４上に順に積層されたシード層２２１及びめっき層２２２を含んでいてもよい。第２面第１導電層４１を構成する材料は、貫通電極２２を構成する材料と同様である。第２面第１導電層４１の厚みは、例えば１００ｎｍ以上且つ２０μｍ以下である。 [Second surface, first conductive layer]
The second surface first conductive layer 41 is a layer having conductivity located on the second surface 14 of the substrate 12. The second surface first conductive layer 41 may be electrically connected to the through electrode 22. Further, the second surface first conductive layer 41 includes a seed layer 221 and a plating layer 222 sequentially laminated on the second surface 14 of the substrate 12, similarly to the through electrode 22 and the first surface first conductive layer 31. You may be. The material constituting the second surface first conductive layer 41 is the same as the material constituting the through electrode 22. The thickness of the first conductive layer 41 on the second surface is, for example, 100 nm or more and 20 μm or less.

図３は、貫通電極基板１０の第１面第１導電層３１及び第２面第１導電層４１を第１面１３側から見た場合を示す平面図である。図３においては、第１面第１導電層３１上に積層される第１面第１無機層３２などの層が省略されている。また、図３においては、第２面１４側に位置する第２面第１導電層４１が点線で表されている。図１及び図３に示すように、第２面第１導電層４１と、第２面第１導電層４１に電気的に接続された貫通電極２２と、貫通電極２２に電気的に接続された第１面第１導電層３１とによって、インダクタ１６が構成される。 FIG. 3 is a plan view showing a case where the first surface first conductive layer 31 and the second surface first conductive layer 41 of the through electrode substrate 10 are viewed from the first surface 13 side. In FIG. 3, layers such as the first surface first inorganic layer 32 laminated on the first surface first conductive layer 31 are omitted. Further, in FIG. 3, the second surface first conductive layer 41 located on the second surface 14 side is represented by a dotted line. As shown in FIGS. 1 and 3, the second surface first conductive layer 41, the through electrode 22 electrically connected to the second surface first conductive layer 41, and the through electrode 22 are electrically connected to each other. The inductor 16 is composed of the first surface and the first conductive layer 31.

〔第２面第１有機層〕
第２面第１有機層４３は、第２面第１導電層４１上及び基板１２の第２面１４上に位置し、有機材料を含み、且つ絶縁性を有する層である。第２面第１有機層４３は、第１面第１有機層３４や第１面第２有機層３６と同様に、好ましくは０．００３以下、より好ましくは０．００２以下、更に好ましくは０．００１以下の誘電正接を有する有機材料を含む。第２面第１有機層４３の有機材料としては、第１面第１有機層３４や第１面第２有機層３６の場合と同様の材料を用いることができる。 [Second surface, first organic layer]
The second surface first organic layer 43 is a layer that is located on the second surface first conductive layer 41 and on the second surface 14 of the substrate 12, contains an organic material, and has an insulating property. The second surface first organic layer 43 is preferably 0.003 or less, more preferably 0.002 or less, still more preferably 0, like the first surface first organic layer 34 and the first surface second organic layer 36. Includes organic materials with dielectric loss tangent of .001 or less. As the organic material of the second surface first organic layer 43, the same material as in the case of the first surface first organic layer 34 and the first surface second organic layer 36 can be used.

次に、貫通電極基板１０の各構成要素について詳細に説明する。図４は、貫通電極基板１０の第１面第１導電層３１、第１面第１無機層３２及び第１面第２導電層３３を第１面１３側から見た場合を示す平面図である。図４においては、第１面第２導電層３３上に積層される第１面第１有機層３４，第１面第３導電層３５などの層が省略されている。また、図４においては、第１面第１無機層３２によって覆われている構成要素が点線で表されている。なお、図１は、図３や図４に示す貫通電極基板１０を線Ａ−Ａに沿って切断した場合の断面図に相当する。 Next, each component of the through silicon via substrate 10 will be described in detail. FIG. 4 is a plan view showing a case where the first surface first conductive layer 31, the first surface first inorganic layer 32, and the first surface second conductive layer 33 of the through electrode substrate 10 are viewed from the first surface 13 side. is there. In FIG. 4, layers such as the first surface first organic layer 34 and the first surface third conductive layer 35 laminated on the first surface second conductive layer 33 are omitted. Further, in FIG. 4, the components covered by the first surface first inorganic layer 32 are represented by dotted lines. Note that FIG. 1 corresponds to a cross-sectional view of the through silicon via substrate 10 shown in FIGS. 3 and 4 when the through electrode substrate 10 is cut along the line AA.

図４に示すように、第１面第１無機層３２は、基板１２の第１面１３及び第１面第１導電層３１を広域にわたって覆っている。例えば、第１面第１無機層３２は、キャパシタ１５を構成する第１面第１導電層３１の少なくとも端部３１ｅを覆っている。また、第１面第１無機層３２は、キャパシタ１５を構成する第１面第１導電層３１に並行する第１配線１７の第１面第１導電層３１を、少なくとも第１面第１導電層３１の幅方向において覆っている。第１面第１無機層３２が、基板１２の第１面１３及び第１面第１導電層３１をこのように広域にわたって覆うことにより、貫通電極基板１０の製造工程において基板１２の第１面１３や第１面第１導電層３１が損傷することを抑制することができる。 As shown in FIG. 4, the first surface first inorganic layer 32 covers the first surface 13 and the first surface first conductive layer 31 of the substrate 12 over a wide area. For example, the first surface first inorganic layer 32 covers at least the end 31e of the first surface first conductive layer 31 constituting the capacitor 15. Further, the first surface first inorganic layer 32 is formed by at least the first surface first conductive layer 31 of the first wiring 17 parallel to the first surface first conductive layer 31 constituting the capacitor 15. It covers the layer 31 in the width direction. By covering the first surface 13 and the first surface first conductive layer 31 of the substrate 12 over a wide area in this way, the first surface first inorganic layer 32 covers the first surface 13 of the substrate 12 and the first surface of the substrate 12 in the manufacturing process of the through electrode substrate 10. It is possible to prevent damage to 13 and the first conductive layer 31 on the first surface.

図４に示すように、第１面第１無機層３２には開口部３２ａが形成されている。開口部３２ａは、貫通孔２０の位置及び第１面第１導電層３１と第１面第３導電層３５の接続位置などの限られた位置に形成されている。例えば、開口部３２ａは、第１配線１７に電気的に接続された第１端子１８を構成する第１面第１導電層３１の位置において第１面第１無機層３２に形成されている。 As shown in FIG. 4, an opening 32a is formed in the first surface first inorganic layer 32. The opening 32a is formed at a limited position such as the position of the through hole 20 and the connection position between the first surface first conductive layer 31 and the first surface third conductive layer 35. For example, the opening 32a is formed in the first surface first inorganic layer 32 at the position of the first surface first conductive layer 31 forming the first terminal 18 electrically connected to the first wiring 17.

第１面第１無機層３２の構造について、図５及び図６を参照して更に説明する。図５は、第１面第１無機層３２の開口部３２ａ及びその周辺部分を拡大して示す断面図である。また、図６は、第１配線１７及びその周辺部分を拡大して示す断面図である。図６は、図３や図４に示す貫通電極基板１０を線Ｂ−Ｂに沿って切断した場合の断面図に相当する。なお、図５及び図６においては、図面が煩雑になるのを防ぐため、第１面第３導電層３５及び第１面第２有機層３６を省略している。 The structure of the first surface first inorganic layer 32 will be further described with reference to FIGS. 5 and 6. FIG. 5 is an enlarged cross-sectional view showing the opening 32a of the first surface first inorganic layer 32 and its peripheral portion. Further, FIG. 6 is an enlarged cross-sectional view showing the first wiring 17 and its peripheral portion. FIG. 6 corresponds to a cross-sectional view of the through silicon via substrate 10 shown in FIGS. 3 and 4 when the through electrode substrate 10 is cut along the line BB. In FIGS. 5 and 6, the first surface third conductive layer 35 and the first surface second organic layer 36 are omitted in order to prevent the drawings from becoming complicated.

図５において、第１面第１無機層３２の開口部３２ａを画定する端部を、符号３２ｅで表している。第１面第１無機層３２の開口部３２ａは、第１面第１無機層３２上に位置する第１面第１有機層３４の開口部３４ａに連通している。また、第１面第１無機層３２の端部３２ｅは、第１面第１有機層３４の開口部３４ａを画定する端部３４ｅと、基板１２の第１面１３の面内方向において同一の位置にある。このような位置関係は、後述するように、第１面第１有機層３４をマスクとして用いて第１面第１無機層３２をエッチングすることによって実現され得る。なお、「同一の位置」とは、第１面第１無機層３２と第１面第１有機層３４とが接する界面において、第１面第１無機層３２の端部３２ｅと第１面第１有機層３４の開口部３４ａとの間の、基板１２の第１面１３の面内方向における距離ｄが、５μｍ以下であることを意味する。 In FIG. 5, the end portion defining the opening portion 32a of the first surface first inorganic layer 32 is represented by reference numeral 32e. The opening 32a of the first surface first inorganic layer 32 communicates with the opening 34a of the first surface first organic layer 34 located on the first surface first inorganic layer 32. Further, the end portion 32e of the first surface first inorganic layer 32 is the same as the end portion 34e defining the opening 34a of the first surface first organic layer 34 in the in-plane direction of the first surface 13 of the substrate 12. In position. Such a positional relationship can be realized by etching the first surface first inorganic layer 32 using the first surface first organic layer 34 as a mask, as will be described later. The "same position" is the end 32e of the first surface first inorganic layer 32 and the first surface first surface at the interface where the first surface first inorganic layer 32 and the first surface first organic layer 34 are in contact with each other. 1 It means that the distance d in the in-plane direction of the first surface 13 of the substrate 12 from the opening 34a of the organic layer 34 is 5 μm or less.

図５に示すように、第１面第１無機層３２の端部３２ｅは、第１面第１導電層３１上に位置する。このことは、端部３２ｅによって画定される開口部３２ａが、第１面第１導電層３１上に位置する第１面第１無機層３２に形成されることを意味する。この場合、後述するようにエッチング法によって第１面第１無機層３２を除去して開口部３２ａを形成する時、除去される第１面第１無機層３２の下には第１面第１導電層３１が存在する。このため、後述するように、第１面第１無機層３２が除去された後に基板１２の第１面１３がエッチングによって損傷してしまうことを抑制することができる。 As shown in FIG. 5, the end portion 32e of the first surface first inorganic layer 32 is located on the first surface first conductive layer 31. This means that the opening 32a defined by the end portion 32e is formed in the first surface first inorganic layer 32 located on the first surface first conductive layer 31. In this case, when the first surface first inorganic layer 32 is removed to form the opening 32a by an etching method as described later, the first surface first is under the first surface first inorganic layer 32 to be removed. The conductive layer 31 is present. Therefore, as will be described later, it is possible to prevent the first surface 13 of the substrate 12 from being damaged by etching after the first surface first inorganic layer 32 is removed.

図６に示すように、キャパシタ１５を構成する第１面第１導電層３１及び第１配線１７を構成する第１面第１導電層３１のいずれも、第１面第１無機層３２によって覆われている。これによって、エレクトロマイグレーションによってキャパシタ１５の第１面第１導電層３１と第１配線１７の第１面第１導電層３１とが導通することを抑制することができる。 As shown in FIG. 6, both the first surface first conductive layer 31 constituting the capacitor 15 and the first surface first conductive layer 31 constituting the first wiring 17 are covered with the first surface first inorganic layer 32. It has been. As a result, it is possible to suppress the conduction between the first surface first conductive layer 31 of the capacitor 15 and the first surface first conductive layer 31 of the first wiring 17 due to electromigration.

（貫通孔の変形例）
図７は、貫通孔２０の一変形例を示す断面図である。図７に示すように、貫通電極基板１０は、貫通電極２２よりも貫通孔２０の中心側に位置する有機層２６を備えていてもよい。なお、「中心側」とは、貫通孔２０の内部において、有機層２６と側壁２１との間の距離が貫通電極２２と側壁２１との間の距離よりも大きいことを意味する。有機層２６は、好ましくは０．００３以下、より好ましくは０．００２以下、更に好ましくは０．００１以下の誘電正接を有する有機材料を含む。有機層２６の有機材料としては、第１面第１有機層３４の場合と同様の材料を用いることができる。誘電正接の小さい有機材料を用いて有機層２６を構成することにより、キャパシタ１５やインダクタ１６を通るべき電気信号の一部が有機層２６を通ってしまうことを抑制することができる。これにより、キャパシタ１５やインダクタ１６を備える貫通電極基板１０の帯域を高周波側に広げることができる。 (Modification example of through hole)
FIG. 7 is a cross-sectional view showing a modified example of the through hole 20. As shown in FIG. 7, the through electrode substrate 10 may include an organic layer 26 located closer to the center of the through hole 20 than the through electrode 22. The “center side” means that the distance between the organic layer 26 and the side wall 21 is larger than the distance between the through electrode 22 and the side wall 21 inside the through hole 20. The organic layer 26 contains an organic material having a dielectric loss tangent of preferably 0.003 or less, more preferably 0.002 or less, still more preferably 0.001 or less. As the organic material of the organic layer 26, the same material as in the case of the first surface first organic layer 34 can be used. By forming the organic layer 26 using an organic material having a small dielectric loss tangent, it is possible to prevent a part of the electric signal that should pass through the capacitor 15 and the inductor 16 from passing through the organic layer 26. As a result, the band of the through silicon via substrate 10 including the capacitor 15 and the inductor 16 can be expanded to the high frequency side.

貫通電極基板の製造方法
以下、貫通電極基板１０の製造方法の一例について、図８乃至図１８を参照して説明する。 Manufacturing Method of Through Silicon Via Substrate An example of the manufacturing method of the through silicon via substrate 10 will be described below with reference to FIGS. 8 to 18.

（貫通孔形成工程）
まず、基板１２を準備する。次に、第１面１３又は第２面１４の少なくともいずれかにレジスト層を設ける。その後、レジスト層のうち貫通孔２０に対応する位置に開口を設ける。次に、レジスト層の開口において基板１２を加工することにより、図８に示すように、基板１２に貫通孔２０を形成することができる。基板１２を加工する方法としては、反応性イオンエッチング法、深掘り反応性イオンエッチング法などのドライエッチング法や、ウェットエッチング法などを用いることができる。 (Through hole forming process)
First, the substrate 12 is prepared. Next, a resist layer is provided on at least one of the first surface 13 and the second surface 14. After that, an opening is provided in the resist layer at a position corresponding to the through hole 20. Next, by processing the substrate 12 at the opening of the resist layer, a through hole 20 can be formed in the substrate 12 as shown in FIG. As a method for processing the substrate 12, a dry etching method such as a reactive ion etching method or a deep digging reactive ion etching method, a wet etching method, or the like can be used.

なお、基板１２にレーザを照射することによって基板１２に貫通孔２０を形成してもよい。この場合、レジスト層は設けられていなくてもよい。レーザ加工のためのレーザとしては、エキシマレーザ、Ｎｄ：ＹＡＧレーザ、フェムト秒レーザ等を用いることができる。Ｎｄ：ＹＡＧレーザを採用する場合、波長が１０６４ｎｍの基本波、波長が５３２ｎｍの第２高調波、波長が３５５ｎｍの第３高調波等を用いることができる。 The through hole 20 may be formed in the substrate 12 by irradiating the substrate 12 with a laser. In this case, the resist layer may not be provided. As the laser for laser processing, an excimer laser, an Nd: YAG laser, a femtosecond laser, or the like can be used. When the Nd: YAG laser is adopted, a fundamental wave having a wavelength of 1064 nm, a second harmonic having a wavelength of 532 nm, a third harmonic having a wavelength of 355 nm, and the like can be used.

また、レーザ照射とウェットエッチングを適宜組み合わせることもできる。具体的には、まず、レーザ照射によって基板１２のうち貫通孔２０が形成されるべき領域に変質層を形成する。続いて、基板１２をフッ化水素などに浸漬して、変質層をエッチングする。これによって、基板１２に貫通孔２０を形成することができる。その他にも、基板１２に研磨材を吹き付けるブラスト処理によって基板１２に貫通孔２０を形成してもよい。 Further, laser irradiation and wet etching can be appropriately combined. Specifically, first, the altered layer is formed in the region of the substrate 12 where the through hole 20 should be formed by laser irradiation. Subsequently, the substrate 12 is immersed in hydrogen fluoride or the like to etch the altered layer. As a result, the through hole 20 can be formed in the substrate 12. In addition, a through hole 20 may be formed in the substrate 12 by a blast treatment of spraying an abrasive on the substrate 12.

第１面１３側及び第２面１４側の両方から基板１２を加工することにより、図８に示す、基板１２の厚み方向の中央部に向かうにつれて幅が小さくなる形状を有する貫通孔２０を形成することができる。 By processing the substrate 12 from both the first surface 13 side and the second surface 14 side, a through hole 20 having a shape whose width decreases toward the central portion in the thickness direction of the substrate 12 as shown in FIG. 8 is formed. can do.

（貫通電極形成工程）
次に、貫通孔２０の側壁２１に貫通電極２２を形成する。本実施の形態においては、貫通電極２２と同時に、基板１２の第１面１３の一部分上に第１面第１導電層３１を形成し、基板１２の第２面１４の一部分上に第２面第１導電層４１を形成する例について説明する。 (Through Silicon Via Forming Process)
Next, the through electrode 22 is formed on the side wall 21 of the through hole 20. In the present embodiment, at the same time as the through silicon via 22, the first surface first conductive layer 31 is formed on a part of the first surface 13 of the substrate 12, and the second surface is formed on a part of the second surface 14 of the substrate 12. An example of forming the first conductive layer 41 will be described.

スパッタリング法、蒸着法、無電解めっき法などによって、図９に示すように、基板１２の第１面１３上、第２面１４及び側壁２１上にシード層２２１を形成する。続いて、図１０に示すように、シード層２２１上に部分的にレジスト層３７を形成する。続いて、図１１に示すように、電解めっきによって、レジスト層３７によって覆われていないシード層２２１上にめっき層２２２を形成する。その後、図１２に示すように、レジスト層３７を除去する。また、シード層２２１のうちレジスト層３７によって覆われていた部分を、例えばウェットエッチングにより除去する。このようにして、貫通電極２２、第１面第１導電層３１及び第２面第１導電層４１を形成することができる。これにより、第２面第１導電層４１と、第２面第１導電層４１に電気的に接続された貫通電極２２と、貫通電極２２に電気的に接続された第１面第１導電層３１とを備えるインダクタ１６を構成することができる。なお、めっき層２２２をアニールする工程を実施してもよい。 As shown in FIG. 9, a seed layer 221 is formed on the first surface 13, the second surface 14, and the side wall 21 of the substrate 12 by a sputtering method, a vapor deposition method, an electroless plating method, or the like. Subsequently, as shown in FIG. 10, a resist layer 37 is partially formed on the seed layer 221. Subsequently, as shown in FIG. 11, the plating layer 222 is formed on the seed layer 221 not covered by the resist layer 37 by electrolytic plating. Then, as shown in FIG. 12, the resist layer 37 is removed. Further, the portion of the seed layer 221 covered by the resist layer 37 is removed by, for example, wet etching. In this way, the through electrode 22, the first surface first conductive layer 31, and the second surface first conductive layer 41 can be formed. As a result, the second surface first conductive layer 41, the through electrode 22 electrically connected to the second surface first conductive layer 41, and the first surface first conductive layer electrically connected to the through electrode 22 An inductor 16 including 31 can be configured. The step of annealing the plating layer 222 may be carried out.

（表面処理工程）
次に、第１面第１導電層３１の表面をＮＨ３プラズマなどのプラズマに晒す表面処理工程を実施してもよい。これにより、第１面第１導電層３１の表面の酸化物を除去することができる。例えば、第１面第１導電層３１が銅を含む場合、第１面第１導電層３１の表面の酸化銅を除去することができる。このことにより、第１面第１導電層３１と、第１面第１導電層３１上に形成される第１面第１無機層３２との間の密着性を高めることができる。 (Surface treatment process)
Next, a surface treatment step of exposing the surface of the first surface first conductive layer 31 to plasma such as NH 3 plasma may be carried out. Thereby, the oxide on the surface of the first surface first conductive layer 31 can be removed. For example, when the first surface first conductive layer 31 contains copper, the copper oxide on the surface of the first surface first conductive layer 31 can be removed. As a result, the adhesion between the first surface first conductive layer 31 and the first surface first inorganic layer 32 formed on the first surface first conductive layer 31 can be enhanced.

（第１面第１無機層の形成工程）
次に、図１３に示すように、第１面第１導電層３１上の全域及び基板１２の第１面１３上の全域に第１面第１無機層３２を形成する。第１面第１無機層３２を形成する方法としては、例えば、プラズマＣＶＤ、スパッタリング、原子層堆積法などを採用することができる。好ましくは、第１面第１無機層３２を形成する工程は、第１面第１導電層３１を形成する工程及び表面処理工程の場合と同一の装置において連続的に実施される。これらの工程は、好ましくは、第１面第１導電層３１が酸化することが抑制された雰囲気下で、例えばアンモニアガスなどの還元ガスの雰囲気下で実施される。 (Step of forming the first inorganic layer on the first surface)
Next, as shown in FIG. 13, the first surface first inorganic layer 32 is formed on the entire area on the first surface first conductive layer 31 and the entire area on the first surface 13 of the substrate 12. As a method for forming the first surface first inorganic layer 32, for example, plasma CVD, sputtering, atomic layer deposition method and the like can be adopted. Preferably, the step of forming the first surface first inorganic layer 32 is continuously carried out in the same apparatus as in the case of the step of forming the first surface first conductive layer 31 and the surface treatment step. These steps are preferably carried out in an atmosphere in which oxidation of the first surface first conductive layer 31 is suppressed, for example, in an atmosphere of a reducing gas such as ammonia gas.

（第１面第２導電層の形成工程）
次に、図１４に示すように、第１面第１無機層３２の一部分上に第１面第２導電層３３を形成する。これにより、第１面第１導電層３１と、第１面第１導電層３１上の第１面第１無機層３２と、第１面第１無機層３２上の第１面第２導電層３３と、を備えるキャパシタ１５を構成することができる。第１面第２導電層３３を形成する工程は、第１面第１導電層３１を形成する工程と同様であるので、説明を省略する。 (Step of forming the first surface and the second conductive layer)
Next, as shown in FIG. 14, the first surface second conductive layer 33 is formed on a part of the first surface first inorganic layer 32. As a result, the first surface first conductive layer 31, the first surface first inorganic layer 32 on the first surface first conductive layer 31, and the first surface second conductive layer on the first surface first inorganic layer 32. A capacitor 15 including 33 can be configured. Since the step of forming the first surface second conductive layer 33 is the same as the step of forming the first surface first conductive layer 31, the description thereof will be omitted.

（第１面第１有機層の形成工程）
次に、図１５に示すように、第１面第２導電層３３の一部分上及び第１面第１無機層３２の一部分上に第１面第１有機層３４を形成する。例えば、まず、有機材料を含む感光層と、基材とを有する、図示しない第１面側フィルムを、基板１２の第１面１３側に貼り付ける。続いて、第１面側フィルムに露光処理及び現像処理を施す。これによって、第１面側フィルムの感光層からなり、開口部３４ａが形成された第１面第１有機層３４を、基板１２の第１面１３側に形成することができる。この際、第１面第１有機層３４の場合と同様にして、図１５に示すように、基板１２の第２面１４の一部分上及び第２面第１導電層４１の一部分上に第２面第１有機層４３を形成してもよい。 (Step of forming the first organic layer on the first surface)
Next, as shown in FIG. 15, the first surface first organic layer 34 is formed on a part of the first surface second conductive layer 33 and on a part of the first surface first inorganic layer 32. For example, first, a first-side film (not shown) having a photosensitive layer containing an organic material and a base material is attached to the first-side 13 side of the substrate 12. Subsequently, the first side film is subjected to an exposure treatment and a development treatment. As a result, the first surface first organic layer 34, which is composed of the photosensitive layer of the first surface side film and has the opening 34a formed, can be formed on the first surface 13 side of the substrate 12. At this time, as in the case of the first organic layer 34 on the first surface, as shown in FIG. 15, the second surface is on a part of the second surface 14 of the substrate 12 and on a part of the first conductive layer 41 on the second surface. The surface first organic layer 43 may be formed.

第１面第１有機層３４の開口部３４ａは、第１面第３導電層３５と第１面第１導電層３１とが電気的に接続される位置、第１面第３導電層３５と第１面第２導電層３３とが電気的に接続される位置などにおいて、第１面第１無機層３２上に形成される。 The opening 34a of the first surface first organic layer 34 is a position where the first surface third conductive layer 35 and the first surface first conductive layer 31 are electrically connected, and the first surface third conductive layer 35. It is formed on the first surface first inorganic layer 32 at a position where the first surface second conductive layer 33 is electrically connected.

なお、第１面第１有機層３４や第２面第１有機層４３の形成方法が、フィルムを用いる方法に限られることはない。例えば、まず、ポリイミドなどの有機材料を含む液を、スピンコート法などによって塗布し、乾燥させることによって有機層を形成する。続いて、有機層に露光処理及び現像処理を施すことにより、第１面第１有機層３４や第２面第１有機層４３を形成することもできる。 The method of forming the first surface first organic layer 34 and the second surface first organic layer 43 is not limited to the method using a film. For example, first, a liquid containing an organic material such as polyimide is applied by a spin coating method or the like and dried to form an organic layer. Subsequently, the organic layer can be exposed and developed to form the first organic layer 34 on the first surface and the first organic layer 43 on the second surface.

また、第１面第１有機層３４の一部や第２面第１有機層４３の一部を貫通孔２０の内部にまで到達させることにより、上述の図７に示すように、貫通孔２０の内部に有機層２６を形成してもよい。なお、第１面第１有機層３４や第２面第１有機層４３とは別の工程で貫通孔２０の内部に有機層２６を形成してもよい。 Further, as shown in FIG. 7, the through hole 20 is formed by allowing a part of the first organic layer 34 on the first surface and a part of the first organic layer 43 on the second surface to reach the inside of the through hole 20. The organic layer 26 may be formed inside the structure. The organic layer 26 may be formed inside the through hole 20 in a step different from that of the first surface first organic layer 34 and the second surface first organic layer 43.

（第１面第１無機層の加工工程）
次に、第１面第１有機層３４をマスクとして用いて、第１面第１導電層３１上に位置する第１面第１無機層３２を、例えば反応性イオンエッチングによって部分的に除去するする。これによって、図１６に示すように、第１面第１有機層３４の開口部３４ａに連通する開口部３２ａを第１面第１無機層３２に形成する。第１面第１有機層３４をマスクとして用いて第１面第１無機層３２を加工するので、第１面第１無機層３２の端部３２ｅは、第１面第１有機層３４の端部３４ｅと、基板１２の第１面１３の面内方向において同一の位置にある。エッチングガスとしては、例えば、ＳＦ６とＯ２との混合ガスを用いることができる。なお、プラズマエッチングにより第１面第１有機層３４の表面に損傷が生じる場合、第１面第１有機層３４に熱処理を施すことにより、損傷が生じた第１面第１有機層３４の表面を除去してもよい。第１面第１有機層３４の熱処理温度は、例えば２００℃以上である。 (Processing process of the first surface first inorganic layer)
Next, using the first surface first organic layer 34 as a mask, the first surface first inorganic layer 32 located on the first surface first conductive layer 31 is partially removed by, for example, reactive ion etching. To do. As a result, as shown in FIG. 16, an opening 32a communicating with the opening 34a of the first surface first organic layer 34 is formed in the first surface first inorganic layer 32. Since the first surface first inorganic layer 32 is processed using the first surface first organic layer 34 as a mask, the end portion 32e of the first surface first inorganic layer 32 is the end of the first surface first organic layer 34. The portion 34e and the first surface 13 of the substrate 12 are at the same position in the in-plane direction. As the etching gas, for example, a mixed gas of SF 6 and O 2 can be used. When the surface of the first organic layer 34 on the first surface is damaged by plasma etching, the surface of the first organic layer 34 on the first surface is damaged by heat-treating the first organic layer 34 on the first surface. May be removed. The heat treatment temperature of the first surface first organic layer 34 is, for example, 200 ° C. or higher.

（第１面第３導電層の形成工程）
次に、図１７に示すように、第１面第１有機層３４の開口部３４ａを介して第１面第１導電層３１又は第１面第２導電層３３に電気的に接続される第１面第３導電層３５を形成する。第１面第３導電層３５を形成する工程は、第１面第１導電層３１を形成する工程と同様であるので、説明を省略する。 (Step of forming the first surface and the third conductive layer)
Next, as shown in FIG. 17, the first surface is electrically connected to the first surface first conductive layer 31 or the first surface second conductive layer 33 via the opening 34a of the first surface first organic layer 34. The first surface third conductive layer 35 is formed. Since the step of forming the first surface third conductive layer 35 is the same as the step of forming the first surface first conductive layer 31, the description thereof will be omitted.

（第１面第２有機層の形成工程）
その後、第１面第１有機層３４の一部分上及び第１面第３導電層３５の一部分上に、必要に応じて第１面第２有機層３６を形成する。これによって、図１に示す貫通電極基板１０を得ることができる。第１面第２有機層３６を形成する方法は特には限定されない。例えば、第１面第１有機層３４の場合と同様に、有機材料を含むフィルムや液を用いることによって、第１面第２有機層３６を形成することができる。 (Step of forming the first surface and the second organic layer)
After that, the first surface second organic layer 36 is formed on a part of the first surface first organic layer 34 and a part of the first surface third conductive layer 35, if necessary. As a result, the through silicon via substrate 10 shown in FIG. 1 can be obtained. The method for forming the first surface second organic layer 36 is not particularly limited. For example, as in the case of the first surface first organic layer 34, the first surface second organic layer 36 can be formed by using a film or liquid containing an organic material.

以下、本実施の形態によってもたらされる作用について説明する。 Hereinafter, the action brought about by this embodiment will be described.

本実施の形態においては、第１面第１無機層３２を加工して開口部３２ａを形成する加工工程において、第１面第１無機層３２のうち開口部３２ａとなる部分と基板１２の第１面１３との間には第１面第１導電層３１が存在する。言い換えると、第１面第１無機層３２のうち基板１２の第１面１３に接触している部分は、加工工程においてエッチングされない。このため、仮にエッチングによって第１面第１無機層３２が除去された後にもエッチングが継続したとしても、エッチングによって基板１２の第１面１３が損傷することを、第１面１３上の第１面第１導電層３１によって抑制することができる。 In the present embodiment, in the processing step of processing the first surface first inorganic layer 32 to form the opening 32a, the portion of the first surface first inorganic layer 32 that becomes the opening 32a and the substrate 12 are the first. The first surface first conductive layer 31 exists between the first surface 13 and the first surface 13. In other words, the portion of the first surface first inorganic layer 32 that is in contact with the first surface 13 of the substrate 12 is not etched in the processing step. Therefore, even if the etching continues even after the first surface first inorganic layer 32 is removed by etching, the first surface 13 on the first surface 13 is damaged by the etching. It can be suppressed by the surface first conductive layer 31.

また、第１面第１無機層３２のうち基板１２の第１面１３に接触している部分をエッチングせずに残すことにより、第１面第１導電層３１の端部３１ｅを第１面第１無機層３２によって覆うことができる。このため、第１面第２導電層３３がシード層を含む場合に、第１面第２導電層３３のシード層をエッチングによって除去する際に第１面第１導電層３１もエッチングされてしまうことを抑制することができる。これにより、第１面第１導電層３１によって構成される配線などの電気要素の抵抗が増加してしまうことを抑制することができる。また、第１面第１導電層３１によって構成される配線がサイドエッチングされてしまうことを抑制することができ、これにより、第１面１３から配線が剥離してしまうことを抑制することができる。また、第１面第２導電層３３のシード層をエッチングする際や、第１面第１有機層３４を現像する際などに、第１面第１導電層３１の表面にアルカリ性溶液が接触することを防ぐことができる。これにより、第１面第１導電層３１が銅を含む場合に、第１面第１導電層３１の表面が変色してしまうことを抑制することができる。これらのことは、第１面第１導電層３１と他の層との界面での剥離を抑制するので、貫通電極基板１０の信頼性を向上させることができる。 Further, by leaving the portion of the first surface first inorganic layer 32 in contact with the first surface 13 of the substrate 12 without etching, the end portion 31e of the first surface first conductive layer 31 is made the first surface. It can be covered by the first inorganic layer 32. Therefore, when the first surface second conductive layer 33 includes the seed layer, the first surface first conductive layer 31 is also etched when the seed layer of the first surface second conductive layer 33 is removed by etching. It can be suppressed. As a result, it is possible to suppress an increase in the resistance of an electric element such as a wiring formed by the first surface first conductive layer 31. Further, it is possible to prevent the wiring formed by the first surface first conductive layer 31 from being side-etched, and thereby it is possible to prevent the wiring from being peeled off from the first surface 13. .. Further, when the seed layer of the first surface second conductive layer 33 is etched, or when the first surface first organic layer 34 is developed, the alkaline solution comes into contact with the surface of the first surface first conductive layer 31. You can prevent that. As a result, when the first surface first conductive layer 31 contains copper, it is possible to prevent the surface of the first surface first conductive layer 31 from being discolored. These things suppress peeling at the interface between the first surface first conductive layer 31 and the other layers, so that the reliability of the through silicon via substrate 10 can be improved.

また、本実施の形態によれば、貫通電極２２と第１面第１導電層３１とが接続される接続部分２３を第１面第１無機層３２によって覆うことができる。上述のように、第１面第１無機層３２を形成する工程は、第１面第１導電層３１を形成する工程及び表面処理工程の場合と同一の装置において連続的に実施される。このため、第１面第１無機層３２は、表面の酸化物が抑制又は除去された状態の第１面第１導電層３１を覆うことができる。
従来、第１面第１導電層３１上には部分的に第１面第１有機層３４が形成されている。この場合、第１面第１有機層３４の後に第１面第３導電層３５を形成する際に第１面第１導電層３１の表面の酸化物を除去するために酸を含む洗浄液などの薬液を用いて第１面第１導電層３１を洗浄する工程において、第１面第１導電層３１と第１面第１有機層３４との間の界面に薬液の浸入が生じることが考えられる。
これに対して、本実施の形態によれば、接続部分２３を第１面第１無機層３２によって覆うことにより、薬液が第１面第１導電層３１と第１面第１有機層３４との間の界面に浸入することを抑制することができる。従って、貫通電極基板１０の信頼性を向上させることができる。
また、接続部分２３が第１面第１無機層３２によって覆われていない場合、その後に形成される第１面第２導電層３３を構成するシード層の不要部分をエッチングにより除去する時に接続部分２３のめっき層２２２もエッチングされてしまう恐れがある。一方、接続部分２３は貫通孔２０のエッジ部に位置するので、接続部分２３を構成するめっき層２２２の厚みは、その他の部分におけるめっき層２２２の厚みに比べて小さくなりやすい。この場合、接続部分２３の抵抗がその他の部分に比べて著しく高くなったり、接続部分２３において電気的な断線が生じたりすることが考えられる。
これに対して、本実施の形態によれば、接続部分２３を第１面第１無機層３２によって覆うことにより、接続部分２３の抵抗が高くなったり電気的な断線が生じたりすることを抑制することができる。 Further, according to the present embodiment, the connecting portion 23 to which the through electrode 22 and the first surface first conductive layer 31 are connected can be covered with the first surface first inorganic layer 32. As described above, the step of forming the first surface first inorganic layer 32 is continuously carried out in the same apparatus as in the case of the step of forming the first surface first conductive layer 31 and the surface treatment step. Therefore, the first surface first inorganic layer 32 can cover the first surface first conductive layer 31 in a state where oxides on the surface are suppressed or removed.
Conventionally, the first surface first organic layer 34 is partially formed on the first surface first conductive layer 31. In this case, when forming the first surface third conductive layer 35 after the first surface first organic layer 34, a cleaning solution containing an acid for removing oxides on the surface of the first surface first conductive layer 31 or the like may be used. In the step of cleaning the first surface first conductive layer 31 with the chemical solution, it is conceivable that the chemical solution infiltrates the interface between the first surface first conductive layer 31 and the first surface first organic layer 34. ..
On the other hand, according to the present embodiment, by covering the connecting portion 23 with the first surface first inorganic layer 32, the chemical solution becomes the first surface first conductive layer 31 and the first surface first organic layer 34. Invasion into the interface between them can be suppressed. Therefore, the reliability of the through silicon via substrate 10 can be improved.
Further, when the connecting portion 23 is not covered by the first surface first inorganic layer 32, the connecting portion is formed when the unnecessary portion of the seed layer forming the first surface second conductive layer 33 is removed by etching. The plating layer 222 of 23 may also be etched. On the other hand, since the connecting portion 23 is located at the edge portion of the through hole 20, the thickness of the plating layer 222 constituting the connecting portion 23 tends to be smaller than the thickness of the plating layer 222 in the other portions. In this case, it is conceivable that the resistance of the connecting portion 23 becomes significantly higher than that of the other portions, or that the connecting portion 23 is electrically disconnected.
On the other hand, according to the present embodiment, by covering the connecting portion 23 with the first surface first inorganic layer 32, it is possible to prevent the resistance of the connecting portion 23 from increasing or electrical disconnection from occurring. can do.

また、本実施の形態においては、第１面第１有機層３４をマスクとして用いて第１面第１無機層３２を加工する。これによって得られる効果を、その他の加工方法との比較に基づいて説明する。 Further, in the present embodiment, the first surface first inorganic layer 32 is processed by using the first surface first organic layer 34 as a mask. The effect obtained by this will be described based on the comparison with other processing methods.

比較用の第１の加工方法として、第１面第１無機層３２上に第１面第２導電層３３を形成する前に第１面第１無機層３２上にレジスト層を設け、レジスト層をマスクとして用いて第１面第１無機層３２を加工する例を考える。この場合、上述の本実施の形態の場合に比べて、レジスト層を設ける工程、及びレジスト層を除去する工程が余分に必要になる。また、第１面第１無機層３２上に第１面第２導電層３３を形成する際、レジスト層の残渣が第１面第１無機層３２上に存在している可能性がある。この場合、レジスト層の残渣に起因してキャパシタ１５の静電容量の値が設計からずれてしまうことが考えられる。また、第１面第１有機層３４や第１面第２有機層３６に熱処理を施す際にレジスト層の残渣がガスを発生させ、この結果、各層の間の密着性が低下してしまうことも考えられる。各層の間の密着性の低下も、キャパシタ１５の静電容量の値が設計からずれてしまうことを導き得る。 As a first processing method for comparison, a resist layer is provided on the first surface first inorganic layer 32 before the first surface second conductive layer 33 is formed on the first surface first inorganic layer 32, and the resist layer is provided. Consider an example of processing the first surface first inorganic layer 32 using the above as a mask. In this case, as compared with the case of the present embodiment described above, an extra step of providing the resist layer and a step of removing the resist layer are required. Further, when the first surface second conductive layer 33 is formed on the first surface first inorganic layer 32, there is a possibility that the residue of the resist layer is present on the first surface first inorganic layer 32. In this case, it is conceivable that the value of the capacitance of the capacitor 15 deviates from the design due to the residue of the resist layer. Further, when the first surface first organic layer 34 and the first surface second organic layer 36 are heat-treated, the residue of the resist layer generates gas, and as a result, the adhesion between the layers is lowered. Is also possible. The decrease in adhesion between the layers can also lead to the value of the capacitance of the capacitor 15 deviating from the design.

これに対して、本実施の形態によれば、第１面第１有機層３４をマスクとして用いて第１面第１無機層３２を加工することにより、第１面第１無機層３２を加工することに要する工数を削減することができる。また、第１面第１無機層３２上にレジスト層などの有機物の残渣が存在することを防ぐことができる。 On the other hand, according to the present embodiment, the first surface first inorganic layer 32 is processed by processing the first surface first inorganic layer 32 using the first surface first organic layer 34 as a mask. The man-hours required to do this can be reduced. Further, it is possible to prevent the presence of organic residue such as a resist layer on the first surface first inorganic layer 32.

次に、比較用の第２の加工方法として、第１面第１無機層３２上に形成された第１面第２導電層３３をマスクとして用いて第１面第１無機層３２を加工する例を考える。この場合、第１面第１無機層３２を加工する際に、第１面第１無機層３２上の第１面第２導電層３３の残渣が第１面第１無機層３２の端部に付着し、この結果、第１面第１導電層３１と第１面第２導電層３３とが導通してしまうことが考えられる。 Next, as a second processing method for comparison, the first surface first inorganic layer 32 is processed using the first surface second conductive layer 33 formed on the first surface first inorganic layer 32 as a mask. Consider an example. In this case, when the first surface first inorganic layer 32 is processed, the residue of the first surface second conductive layer 33 on the first surface first inorganic layer 32 is attached to the end portion of the first surface first inorganic layer 32. As a result, it is conceivable that the first surface first conductive layer 31 and the first surface second conductive layer 33 become conductive.

これに対して、本実施の形態によれば、第１面第１有機層３４をマスクとして用いて第１面第１無機層３２を加工することにより、第１面第１無機層３２上に位置する第１面第２導電層３３の端部３３ｅを、第１面第１無機層３２の端部３２ｅから十分に離間させることができる。このため、第１面第１導電層３１と第１面第２導電層３３とが導通してしまうことを抑制することができる。 On the other hand, according to the present embodiment, the first surface first inorganic layer 32 is processed on the first surface first inorganic layer 32 by using the first surface first organic layer 34 as a mask. The end portion 33e of the first surface second conductive layer 33 to be located can be sufficiently separated from the end portion 32e of the first surface first inorganic layer 32. Therefore, it is possible to prevent the first surface first conductive layer 31 and the first surface second conductive layer 33 from becoming conductive.

なお、上述した実施の形態に対して様々な変更を加えることが可能である。以下、必要に応じて図面を参照しながら、変形例について説明する。以下の説明および以下の説明で用いる図面では、上述の実施の形態と同様に構成され得る部分について、上述の実施の形態における対応する部分に対して用いた符号と同一の符号を用いることとし、重複する説明を省略する。また、上述の実施の形態において得られる作用効果が変形例においても得られることが明らかである場合、その説明を省略することもある。 It is possible to make various changes to the above-described embodiment. Hereinafter, a modified example will be described with reference to the drawings as necessary. In the following description and the drawings used in the following description, the same codes as those used for the corresponding parts in the above-described embodiment will be used for the parts that can be configured in the same manner as in the above-described embodiment. Duplicate explanations will be omitted. Further, when it is clear that the action and effect obtained in the above-described embodiment can be obtained in the modified example, the description thereof may be omitted.

（第１変形例）
図１８は、第１変形例に係る貫通電極基板１０を示す断面図である。図１８に示すように、貫通電極基板１０は、基板１２の第２面１４側に位置し、無機材料を含み、絶縁性を有する第２面第１無機層４２を更に備えていてもよい。第２面第１無機層４２は、第２面第１導電層４１上及び基板１２の第２面１４上に位置する。第２面第１無機層４２の無機材料は、第１面第１無機層３２の無機材料と同様である。 (First modification)
FIG. 18 is a cross-sectional view showing the through silicon via substrate 10 according to the first modification. As shown in FIG. 18, the through silicon via substrate 10 may further include a second surface first inorganic layer 42 which is located on the second surface 14 side of the substrate 12, contains an inorganic material, and has an insulating property. The second surface first inorganic layer 42 is located on the second surface first conductive layer 41 and on the second surface 14 of the substrate 12. The inorganic material of the second surface first inorganic layer 42 is the same as the inorganic material of the first surface first inorganic layer 32.

図１８に示すように、第２面第１有機層４３は第２面第１無機層４２上に位置する。第２面第１無機層４２は、第１面第１無機層３２の場合と同様に、第２面第１有機層４３をマスクとして用いて加工される。このため、第２面第１無機層４２の端部４２ｅは、第２面第１有機層４３の端部４３ｅと、第２面１４の面内方向において同一の位置にある。 As shown in FIG. 18, the second surface first organic layer 43 is located on the second surface first inorganic layer 42. The second surface first inorganic layer 42 is processed by using the second surface first organic layer 43 as a mask, as in the case of the first surface first inorganic layer 32. Therefore, the end portion 42e of the second surface first inorganic layer 42 is at the same position as the end portion 43e of the second surface first organic layer 43 in the in-plane direction of the second surface 14.

無機層は、有機層に比べて高い剛性を有する。このため、有機層及び無機層が積層された積層体において、無機層は、積層体に反りが生じることを抑制するという効果を奏することができる。本変形例によれば、基板１２の第１面１３側及び第２面１４側の両方に無機層を形成することにより、貫通電極基板１０に反りが生じることを更に抑制することができる。また、基板１２の第１面１３側及び第２面１４側の両方に無機層を形成することにより、第１面１３側に生じる応力と第２面１４側に生じる応力とを平衡させ易くなる。このことも、貫通電極基板１０の反りの抑制に寄与し得る。第１面１３側及び第２面１４側の無機層の厚みや材料は、応力の平衡を考慮して適切に選択されることが好ましい。 The inorganic layer has higher rigidity than the organic layer. Therefore, in the laminated body in which the organic layer and the inorganic layer are laminated, the inorganic layer can exert an effect of suppressing the warpage of the laminated body. According to this modification, by forming an inorganic layer on both the first surface 13 side and the second surface 14 side of the substrate 12, it is possible to further suppress the occurrence of warpage of the through electrode substrate 10. Further, by forming the inorganic layer on both the first surface 13 side and the second surface 14 side of the substrate 12, it becomes easy to balance the stress generated on the first surface 13 side and the stress generated on the second surface 14 side. .. This can also contribute to suppressing the warpage of the through silicon via substrate 10. It is preferable that the thickness and material of the inorganic layer on the first surface 13 side and the second surface 14 side are appropriately selected in consideration of stress equilibrium.

（第２変形例）
図１９は、第１変形例に係る貫通電極基板１０を示す断面図である。図１９に示すように、貫通電極基板１０は、貫通電極２２上に位置する無機層２７を更に備えていてもよい。このため、第１面第２導電層３３がシード層を含む場合に、第１面第２導電層３３のシード層をエッチングによって除去する際に貫通電極２２をエッチング液から保護することができる。これにより、エッチング液との接触によって貫通電極２２の厚みが低減してしまうことを抑制することができる。従って、貫通電極２２の電気要素の抵抗が増加してしまうことを抑制することができる。貫通電極２２上の無機層２７は、第１面１３側の第１面第１無機層３２や第２面１４側の第２面第１無機層４２と一体的に構成されていてもよい。 (Second modification)
FIG. 19 is a cross-sectional view showing the through silicon via substrate 10 according to the first modification. As shown in FIG. 19, the through electrode substrate 10 may further include an inorganic layer 27 located on the through electrode 22. Therefore, when the first surface second conductive layer 33 includes the seed layer, the through electrode 22 can be protected from the etching solution when the seed layer of the first surface second conductive layer 33 is removed by etching. As a result, it is possible to prevent the thickness of the through electrode 22 from being reduced due to contact with the etching solution. Therefore, it is possible to prevent the resistance of the electrical element of the through electrode 22 from increasing. The inorganic layer 27 on the through electrode 22 may be integrally formed with the first surface first inorganic layer 32 on the first surface 13 side and the second surface first inorganic layer 42 on the second surface 14 side.

（第３変形例）
図２０は、第１変形例に係る貫通電極基板１０を示す断面図である。図２０に示すように、貫通電極基板１０の基板１２の貫通孔２０は、第１面１３側から第２面１４側に向かうにつれて幅が小さくなる形状を有していてもよい。これにより、プラズマＣＶＤ、スパッタリング、原子層堆積法などによって上述の第１面第１無機層３２を形成する際に、貫通電極２２上に第１面第１無機層３２が付着し易くなる。すなわち、貫通電極２２が第１面第１無機層３２によって覆われ易くなる。貫通電極２２を少なくとも部分的に第１面第１無機層３２によって覆うことにより、貫通電極２２の表面に酸を含む薬液などが接触することを抑制することができる。 (Third modification example)
FIG. 20 is a cross-sectional view showing the through silicon via substrate 10 according to the first modification. As shown in FIG. 20, the through hole 20 of the substrate 12 of the through electrode substrate 10 may have a shape in which the width decreases from the first surface 13 side to the second surface 14 side. As a result, when the above-mentioned first surface first inorganic layer 32 is formed by plasma CVD, sputtering, atomic layer deposition, or the like, the first surface first inorganic layer 32 easily adheres to the through electrode 22. That is, the through silicon via 22 is easily covered by the first surface first inorganic layer 32. By covering the through electrode 22 at least partially with the first surface first inorganic layer 32, it is possible to prevent the surface of the through electrode 22 from coming into contact with a chemical solution containing an acid or the like.

（第４変形例）
図２１は、貫通電極基板１０と、貫通電極基板１０に搭載された素子５０と、を備える実装基板６０の一例を示す断面図である。素子５０は、ロジックＩＣやメモリＩＣなどのＬＳＩチップである。また、素子５０は、ＭＥＭＳ(Micro Electro Mechanical Systems)チップであってもよい。ＭＥＭＳチップとは、機械要素部品、センサ、アクチュエータ、電子回路などが１つの基板上に集積化された電子デバイスである。図２１に示すように、素子５０は、貫通電極基板１０の第１面第３導電層３５などの導電層に電気的に接続された端子５１を有する。 (Fourth modification)
FIG. 21 is a cross-sectional view showing an example of a mounting substrate 60 including a through electrode substrate 10 and an element 50 mounted on the through electrode substrate 10. The element 50 is an LSI chip such as a logic IC or a memory IC. Further, the element 50 may be a MEMS (Micro Electro Mechanical Systems) chip. A MEMS chip is an electronic device in which machine element parts, sensors, actuators, electronic circuits, and the like are integrated on a single substrate. As shown in FIG. 21, the element 50 has a terminal 51 electrically connected to a conductive layer such as the first surface third conductive layer 35 of the through electrode substrate 10.

通電極基板が搭載される製品の例
図２２は、本開示の実施形態に係る貫通電極基板１０が搭載されることができる製品の例を示す図である。本開示の実施形態に係る貫通電極基板１０は、様々な製品において利用され得る。例えば、ノート型パーソナルコンピュータ１１０、タブレット端末１２０、携帯電話１３０、スマートフォン１４０、デジタルビデオカメラ１５０、デジタルカメラ１６０、デジタル時計１７０、サーバ１８０等に搭載される。 Example of a Product on which a Through Electrode Substrate is Mounted FIG. 22 is a diagram showing an example of a product on which the through silicon via substrate 10 according to the embodiment of the present disclosure can be mounted. The through silicon via substrate 10 according to the embodiment of the present disclosure can be used in various products. For example, it is mounted on a notebook personal computer 110, a tablet terminal 120, a mobile phone 130, a smartphone 140, a digital video camera 150, a digital camera 160, a digital clock 170, a server 180, and the like.

１０ 貫通電極基板
１２ 基板
１３ 第１面
１４ 第２面
１５ キャパシタ
１６ インダクタ
１７ 第１配線
１８ 第１端子
２０ 貫通孔
２１ 側壁
２２ 貫通電極
２２１ シード層
２２２ めっき層
２３ 接続部分
２６ 有機層
３０ 第１配線構造部
３１ 第１面第１導電層
３２ 第１面第１無機層
３３ 第１面第２導電層
３４ 第１面第１有機層
３５ 第１面第３導電層
３６ 第１面第２有機層
３７ レジスト層
４０ 第２配線構造部
４１ 第２面第１導電層
４２ 第２面第１無機層
４３ 第２面第１有機層
５０ 素子
５１ 端子
６０ 実装基板 10 Through electrode substrate 12 Substrate 13 First surface 14 Second surface 15 Capacitor 16 inductor 17 First wiring 18 First terminal 20 Through hole 21 Side wall 22 Through electrode 221 Seed layer 222 Plating layer 23 Connection part 26 Organic layer 30 First wiring Structural part 31 1st surface 1st conductive layer 32 1st surface 1st inorganic layer 33 1st surface 2nd conductive layer 34 1st surface 1st organic layer 35 1st surface 3rd conductive layer 36 1st surface 2nd organic layer 37 Resist layer 40 2nd wiring structure 41 2nd surface 1st conductive layer 42 2nd surface 1st inorganic layer 43 2nd surface 1st organic layer 50 Element 51 Terminal 60 Mounting board

Claims (11)

第１面及び前記第１面の反対側に位置する第２面を含むとともに貫通孔が設けられた基板と、
前記基板の前記貫通孔に位置する貫通電極と、
前記基板の前記第１面上に位置し、前記貫通電極に電気的に接続された第１面第１導電層と、前記第１面第１導電層上及び前記基板の前記第１面上に位置し、無機材料を含み、絶縁性を有する第１面第１無機層と、前記第１面第１無機層上に位置する第１面第２導電層と、を有するキャパシタと、
前記第１面第１無機層上及び前記第１面第２導電層上に位置し、前記基板の面内方向において前記第１面第１導電層上の前記第１面第１無機層の端部と同一の位置にある端部を有し、有機材料を含む第１面第１有機層と、を備え、
前記キャパシタの前記第１面第１導電層の端部の端面は、前記第１面第１無機層によって覆われている、貫通電極基板。 A substrate including a first surface and a second surface located on the opposite side of the first surface and provided with a through hole, and a substrate.
A through electrode located in the through hole of the substrate and
On the first surface first conductive layer located on the first surface of the substrate and electrically connected to the through electrode, on the first surface first conductive layer, and on the first surface of the substrate. A capacitor having a first surface first inorganic layer located, containing an inorganic material, and having an insulating property, and a first surface second conductive layer located on the first surface first inorganic layer.
The edge of the first surface first inorganic layer on the first surface first conductive layer located on the first surface first inorganic layer and on the first surface second conductive layer and in the in-plane direction of the substrate. It has an end portion that is in the same position as the portion, and includes a first surface first organic layer containing an organic material.
The end surface of the end portion of the first face first conductive layer, the first surface is covered by a first inorganic layer, penetrations electrode substrate of the capacitor. 第１面及び前記第１面の反対側に位置する第２面を含むとともに貫通孔が設けられた基板と、
前記基板の前記貫通孔に位置する貫通電極と、
前記基板の前記第１面上に位置し、前記貫通電極に電気的に接続された第１面第１導電層と、前記第１面第１導電層上及び前記基板の前記第１面上に位置し、無機材料を含み、絶縁性を有する第１面第１無機層と、前記第１面第１無機層上に位置する第１面第２導電層と、を有するキャパシタと、
前記第１面第１無機層上及び前記第１面第２導電層上に位置し、前記基板の面内方向において前記第１面第１導電層上の前記第１面第１無機層の端部と同一の位置にある端部を有し、有機材料を含む第１面第１有機層と、を備え、
前記第１面第１無機層は、前記貫通電極と前記第１面第１導電層とが接続される接続部分を覆っている、貫通電極基板。 A substrate including a first surface and a second surface located on the opposite side of the first surface and provided with a through hole, and a substrate.
A through electrode located in the through hole of the substrate and
On the first surface first conductive layer located on the first surface of the substrate and electrically connected to the through electrode, on the first surface first conductive layer, and on the first surface of the substrate. A capacitor having a first surface first inorganic layer located, containing an inorganic material, and having an insulating property, and a first surface second conductive layer located on the first surface first inorganic layer.
The edge of the first surface first inorganic layer on the first surface first conductive layer located on the first surface first inorganic layer and on the first surface second conductive layer and in the in-plane direction of the substrate. It has an end portion that is in the same position as the portion, and includes a first surface first organic layer containing an organic material.
The first face first inorganic layer, the through electrode and the first surface first conductive layer covers the connecting portion to be connected, penetrations electrode substrate. 前記第１面第１無機層の前記端部は、前記第１面第１導電層上に位置する、請求項１又は２に記載の貫通電極基板。 The through electrode substrate according to claim 1 or 2 , wherein the end portion of the first surface first inorganic layer is located on the first surface first conductive layer. 前記貫通電極基板は、前記基板の前記第１面に位置し、前記キャパシタから電気的に絶縁された第１配線を更に備え、
前記第１配線は、前記第１配線の幅方向において前記第１面第１無機層によって覆われた前記第１面第１導電層を有する、請求項１乃至３のいずれか一項に記載の貫通電極基板。 The through silicon via substrate is located on the first surface of the substrate and further includes a first wiring electrically isolated from the capacitor.
The first wiring according to any one of claims 1 to 3, wherein the first wiring has the first surface first conductive layer covered with the first surface first inorganic layer in the width direction of the first wiring. Through electrode substrate. 前記第１面第２導電層の端部は、前記第１面第１無機層上に位置する、請求項１乃至４のいずれか一項に記載の貫通電極基板。 The through electrode substrate according to any one of claims 1 to 4, wherein the end portion of the first surface second conductive layer is located on the first surface first inorganic layer. 前記貫通電極基板は、前記基板の前記第２面側に位置し、無機材料を含み、絶縁性を有する第２面第１無機層を更に備える、請求項１乃至５のいずれか一項に記載の貫通電極基板。 The invention according to any one of claims 1 to 5 , wherein the through silicon via substrate is located on the second surface side of the substrate, contains an inorganic material, and further includes a second surface first inorganic layer having an insulating property. Through silicon via substrate. 前記貫通電極基板は、前記第１面第１導電層及び前記貫通電極と、前記貫通電極に電気的に接続されるとともに前記基板の前記第２面上に位置する第２面第１導電層と、を有するインダクタを更に備える、請求項１乃至６のいずれか一項に記載の貫通電極基板。 The through electrode substrate includes the first surface first conductive layer, the through electrode, and a second surface first conductive layer that is electrically connected to the through electrode and is located on the second surface of the substrate. The through silicon via substrate according to any one of claims 1 to 6 , further comprising an inductor having. 前記第１面第１無機層の前記無機材料は、珪素窒化物を含む、請求項１乃至７のいずれか一項に記載の貫通電極基板。 The through silicon via substrate according to any one of claims 1 to 7 , wherein the inorganic material of the first surface first inorganic layer contains silicon nitride. 前記第１面第１有機層の前記有機材料は、ポリイミドを含む、請求項１乃至８のいずれか一項に記載の貫通電極基板。 The through silicon via substrate according to any one of claims 1 to 8 , wherein the organic material of the first surface first organic layer contains polyimide. 請求項１乃至９のいずれか一項に記載の貫通電極基板と、
前記貫通電極基板に搭載された素子と、を備える、実装基板。 The through silicon via substrate according to any one of claims 1 to 9.
A mounting substrate comprising an element mounted on the through silicon via substrate. 第１面及び前記第１面の反対側に位置する第２面を含むとともに貫通孔が設けられた基板を準備する工程と、
前記基板の前記貫通孔に、貫通電極を形成し、前記基板の前記第１面の一部分上に、前記貫通電極に電気的に接続された第１面第１導電層を形成する工程と、
前記第１面第１導電層上及び前記基板の前記第１面上に、無機材料を含み、絶縁性を有する第１面第１無機層を形成する工程と、
前記第１面第１無機層の一部分上に第１面第２導電層を形成する工程と、
前記第１面第２導電層の一部分上及び前記第１面第１無機層の一部分上に、有機材料を含む第１面第１有機層を形成する工程と、
前記第１面第１有機層をマスクとして用いて、前記第１面第１導電層上に位置する前記第１面第１無機層をエッチングする工程と、を備える、貫通電極基板の製造方法。 A step of preparing a substrate including a first surface and a second surface located on the opposite side of the first surface and having through holes.
A step of forming a through electrode in the through hole of the substrate and forming a first surface first conductive layer electrically connected to the through electrode on a part of the first surface of the substrate.
A step of forming a first surface first inorganic layer containing an inorganic material and having an insulating property on the first surface first conductive layer and on the first surface of the substrate.
A step of forming the first surface second conductive layer on a part of the first surface first inorganic layer, and
A step of forming a first surface first organic layer containing an organic material on a part of the first surface second conductive layer and a part of the first surface first inorganic layer.
A method for manufacturing a through electrode substrate, comprising a step of etching the first surface first inorganic layer located on the first surface first conductive layer using the first surface first organic layer as a mask.
JP2017010661A 2017-01-24 2017-01-24 Manufacturing method of mounting substrate and through electrode substrate including through electrode substrate and through electrode substrate Active JP6852415B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2017010661A JP6852415B2 (en) 2017-01-24 2017-01-24 Manufacturing method of mounting substrate and through electrode substrate including through electrode substrate and through electrode substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017010661A JP6852415B2 (en) 2017-01-24 2017-01-24 Manufacturing method of mounting substrate and through electrode substrate including through electrode substrate and through electrode substrate

Publications (2)

Publication Number Publication Date
JP2018120932A JP2018120932A (en) 2018-08-02
JP6852415B2 true JP6852415B2 (en) 2021-03-31

Family

ID=63044424

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017010661A Active JP6852415B2 (en) 2017-01-24 2017-01-24 Manufacturing method of mounting substrate and through electrode substrate including through electrode substrate and through electrode substrate

Country Status (1)

Country Link
JP (1) JP6852415B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7383215B2 (en) * 2018-12-13 2023-11-20 Ｔｏｐｐａｎホールディングス株式会社 circuit board
JP7188101B2 (en) * 2019-01-15 2022-12-13 凸版印刷株式会社 Electronic substrate for high frequency module

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1140915A (en) * 1997-05-22 1999-02-12 Nec Corp Printed wiring board
JP4718314B2 (en) * 2005-12-07 2011-07-06 日本特殊陶業株式会社 Dielectric laminated structure, manufacturing method thereof, and wiring board
US7361847B2 (en) * 2005-12-30 2008-04-22 Motorola, Inc. Capacitance laminate and printed circuit board apparatus and method
JP5659592B2 (en) * 2009-11-13 2015-01-28 ソニー株式会社 Method for manufacturing printed circuit board

Also Published As

Publication number Publication date
JP2018120932A (en) 2018-08-02

Similar Documents

Publication Publication Date Title
JP7091801B2 (en) Through Silicon Via and its manufacturing method, and mounting board
JP7447982B2 (en) Through-electrode substrate, mounting board including through-electrode substrate, and method for manufacturing the through-electrode substrate
US11810820B2 (en) Through electrode substrate, method of manufacturing through electrode substrate, and mounting substrate
JP7276403B2 (en) Penetration electrode substrate and mounting substrate
JP7279769B2 (en) Perforated substrate and mounting substrate
JP7068638B2 (en) Wiring board and mounting board
JP6852415B2 (en) Manufacturing method of mounting substrate and through electrode substrate including through electrode substrate and through electrode substrate
JP7096992B2 (en) Through Silicon Via Board and Mounting Board
JP2023120327A (en) Capacitor built-in component, mounting board including capacitor built-in component, and manufacturing method of capacitor built-in component
JP7405183B2 (en) Wiring board, mounting board including wiring board, and method for manufacturing wiring board
JP7236059B2 (en) Through electrode substrate, mounting substrate provided with through electrode substrate, and method for manufacturing through electrode substrate
JP6965589B2 (en) Manufacturing method of mounting substrate and through electrode substrate including through electrode substrate and through electrode substrate
JP2018170440A (en) Through electrode substrate, mounting substrate including the same, and manufacturing method of through electrode substrate
JP2018148086A (en) Manufacturing method for through electrode substrate and through electrode substrate
JP6909435B2 (en) Through Silicon Via Substrate and Its Manufacturing Method
JP2021145125A (en) Electronic component and manufacturing method of the same
JP2018110157A (en) Through electrode substrate, mounting substrate including through electrode substrate, and manufacturing method of through electrode substrate

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20191127

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200806

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200811

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200917

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210209

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210222

R150 Certificate of patent or registration of utility model

Ref document number: 6852415

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150