JP7245452B2 - Mounting substrate and mounting substrate manufacturing method - Google Patents
Mounting substrate and mounting substrate manufacturing method Download PDFInfo
- Publication number
- JP7245452B2 JP7245452B2 JP2021127724A JP2021127724A JP7245452B2 JP 7245452 B2 JP7245452 B2 JP 7245452B2 JP 2021127724 A JP2021127724 A JP 2021127724A JP 2021127724 A JP2021127724 A JP 2021127724A JP 7245452 B2 JP7245452 B2 JP 7245452B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- electronic component
- layer
- metal member
- metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
- Structure Of Printed Boards (AREA)
Description
本開示の実施形態は、実装基板に関する。また、本開示の実施形態は、実装基板の製造方法に関する。 Embodiments of the present disclosure relate to mounting substrates. Further, embodiments of the present disclosure relate to a method of manufacturing a mounting substrate.
従来から、半導体チップなどの電子部品が搭載された実装基板に関する種々の技術が提案されている。例えば特許文献1には、回路面を下に向けたフェイスダウンの状態で半導体チップを基板上に実装したフリップチップボンディング方式の半導体装置が開示されている。特許文献1に記載の半導体装置においては、半導体チップで生じた熱を効率的に外部に放出するため、半導体チップの背面に、冷媒路が形成された冷媒路部材が取り付けられている。 2. Description of the Related Art Conventionally, various techniques have been proposed for mounting substrates on which electronic components such as semiconductor chips are mounted. For example, Patent Literature 1 discloses a flip-chip bonding type semiconductor device in which a semiconductor chip is mounted on a substrate in a face-down state with the circuit surface facing downward. In the semiconductor device disclosed in Patent Document 1, in order to efficiently release the heat generated in the semiconductor chip to the outside, a cooling medium path member having a cooling medium path is attached to the back surface of the semiconductor chip.
特許文献1のように半導体チップの背面に放熱用の部材を取り付けると、部材の分だけ半導体装置全体の厚みが増加してしまう。 If a member for heat dissipation is attached to the back surface of the semiconductor chip as in Patent Document 1, the thickness of the entire semiconductor device increases by the amount of the member.
本開示の実施形態は、このような課題を効果的に解決し得る実装基板を提供することを目的とする。 An object of the embodiments of the present disclosure is to provide a mounting substrate that can effectively solve such problems.
本開示の一実施形態は、第1面及び前記第1面の反対側に位置する第2面を有する基板と、前記基板の前記第1面側に位置し、前記基板とは反対の側に露出した電極を有する電子部品と、前記電子部品に対して前記基板の前記第1面と平行な方向に位置し、且つ10μm以上の厚さを有する金属部材と、前記電子部品及び前記金属部材を少なくとも部分的に覆う絶縁層と、前記絶縁層上に位置する第1部分と、前記絶縁層を貫通し、前記第1部分と前記電子部品の前記電極とを電気的に接続する第2部分と、を有する導電層と、を備える、実装基板である。 An embodiment of the present disclosure includes a substrate having a first surface and a second surface located opposite the first surface, and a substrate located on the first surface side of the substrate and on the side opposite the substrate. an electronic component having an exposed electrode; a metal member positioned in a direction parallel to the first surface of the substrate with respect to the electronic component and having a thickness of 10 μm or more; and the electronic component and the metal member. an insulating layer at least partially covering; a first portion located on the insulating layer; and a second portion passing through the insulating layer and electrically connecting the first portion and the electrode of the electronic component. and a conductive layer having
本開示の一実施形態による実装基板において、前記基板には、前記基板の前記第1面の法線方向に沿って見た場合に前記金属部材に重なる第1貫通孔が設けられており、前記実装基板は、前記第1貫通孔内に位置する第1金属層を更に備えてもよい。 In the mounting substrate according to an embodiment of the present disclosure, the substrate is provided with a first through hole that overlaps the metal member when viewed along the normal direction of the first surface of the substrate, and the The mounting substrate may further include a first metal layer positioned within the first through hole.
本開示の一実施形態による実装基板において、前記基板には、前記基板の前記第1面の法線方向に沿って見た場合に前記電子部品に重なる第2貫通孔が設けられており、前記実装基板は、前記第2貫通孔内に位置する第2金属層を更に備えてもよい。 In the mounting substrate according to an embodiment of the present disclosure, the substrate is provided with a second through hole that overlaps the electronic component when viewed along the normal direction of the first surface of the substrate, and the The mounting substrate may further include a second metal layer positioned within the second through hole.
本開示の一実施形態による実装基板において、前記第1面から前記第2面まで前記基板を貫通する貫通電極と、前記絶縁層を貫通し、前記導電層の前記第1部分と前記貫通電極とを電気的に接続する接続部材と、を更に備えてもよい。 In a mounting substrate according to an embodiment of the present disclosure, a through electrode penetrating through the substrate from the first surface to the second surface, and penetrating through the insulating layer, the first portion of the conductive layer and the through electrode and a connection member for electrically connecting the .
本開示の一実施形態による実装基板において、前記貫通電極は、導電性粒子とバインダとを含む導電性部材を介して、前記接続部材に電気的に接続していてもよい。 In the mounting substrate according to an embodiment of the present disclosure, the through electrode may be electrically connected to the connection member via a conductive member containing conductive particles and a binder.
本開示の一実施形態による実装基板において、前記貫通電極は、インダクタの一部であってもよい。 In the mounting substrate according to an embodiment of the present disclosure, the through electrode may be part of an inductor.
本開示の一実施形態による実装基板において、前記貫通電極に電気的に接続するキャパシタを更に備えていてもよい。 The mounting substrate according to an embodiment of the present disclosure may further include a capacitor electrically connected to the through electrode.
本開示の一実施形態による実装基板において、前記基板は、ガラスを含有してもよい。 In the mounting substrate according to one embodiment of the present disclosure, the substrate may contain glass.
本開示の一実施形態は、第1面及び前記第1面の反対側に位置する第2面を有する基板を準備する工程と、前記基板の前記第1面側に、前記基板とは反対の側に露出した電極を有する電子部品、及び10μm以上の厚さを有する金属部材を配置する工程と、前記電子部品及び前記金属部材を少なくとも部分的に覆う絶縁層を形成する工程と、前記絶縁層上に位置する第1部分と、前記絶縁層を貫通し、前記第1部分と前記電子部品の前記電極とを電気的に接続する第2部分と、を有する導電層を形成する工程と、を備える、実装基板の製造方法である。 An embodiment of the present disclosure includes the steps of providing a substrate having a first surface and a second surface located opposite the first surface; disposing an electronic component having an electrode exposed to the side and a metal member having a thickness of 10 μm or more; forming an insulating layer at least partially covering the electronic component and the metal member; forming a conductive layer having an overlying first portion and a second portion penetrating through the insulating layer and electrically connecting the first portion and the electrode of the electronic component; A method of manufacturing a mounting substrate, comprising:
本開示の一実施形態による実装基板の製造方法において、前記基板は、前記第1面から前記第2面まで前記基板を貫通する貫通電極を備え、前記導電層を形成する工程は、前記絶縁層を貫通し、前記導電層の前記第1部分と前記貫通電極とを電気的に接続する接続部材を形成する工程を含んでもよい。 In the method of manufacturing a mounting substrate according to an embodiment of the present disclosure, the substrate includes through electrodes penetrating through the substrate from the first surface to the second surface, and the step of forming the conductive layer comprises: and forming a connection member that electrically connects the first portion of the conductive layer and the through electrode.
本開示の一実施形態は、支持面を有する支持基板を準備する工程と、前記支持基板の前記支持面側に、前記支持基板の側に露出した電極を有する電子部品、及び10μm以上の厚さを有する金属部材を少なくとも含む構造部を配置する工程と、前記構造部に、第1面及び前記第1面の反対側に位置する第2面を有する基板を接合する工程と、前記支持基板を前記構造部から分離する工程と、前記電子部品及び前記金属部材を少なくとも部分的に覆う絶縁層を形成する工程と、前記絶縁層上に位置する第1部分と、前記絶縁層を貫通し、前記第1部分と前記電子部品の前記電極とを電気的に接続する第2部分と、を有する導電層を形成する工程と、を備える、実装基板の製造方法である。 An embodiment of the present disclosure includes a step of preparing a support substrate having a support surface, an electronic component having an electrode exposed on the support surface side of the support substrate, and a thickness of 10 μm or more. a step of disposing a structural portion including at least a metal member having forming an insulating layer that at least partially covers the electronic component and the metal member; a first portion located on the insulating layer; and forming a conductive layer having a first portion and a second portion electrically connecting the electrode of the electronic component.
本開示の一実施形態による実装基板の製造方法において、前記基板は、前記第1面から前記第2面まで前記基板を貫通する貫通電極を備え、前記絶縁層を貫通し、前記貫通電極と電気的に接続する接続部材を形成する工程を更に備え、前記導電層を形成する工程は、前記接続部材と前記導電層の前記第1部分とを電気的に接続する工程を含んでもよい。 In the method for manufacturing a mounting substrate according to an embodiment of the present disclosure, the substrate includes a through electrode that penetrates the substrate from the first surface to the second surface, penetrates the insulating layer, and is electrically connected to the through electrode. The step of forming the conductive layer may include electrically connecting the connecting member and the first portion of the conductive layer.
本開示の一実施形態による実装基板の製造方法において、前記基板を接合する工程は、導電性粒子とバインダとを含む導電性ペーストを介して前記貫通電極と前記接続部材とを接合する工程を含んでもよい。 In the method for manufacturing a mounting substrate according to an embodiment of the present disclosure, the step of bonding the substrate includes bonding the through electrode and the connection member via a conductive paste containing conductive particles and a binder. It's okay.
本開示の一実施形態による実装基板の製造方法において、前記金属部材の配置は、前記金属部材を接着材で接着することを含んでもよい。 In the method of manufacturing a mounting substrate according to an embodiment of the present disclosure, placing the metal member may include bonding the metal member with an adhesive.
本開示の一実施形態による実装基板の製造方法において、前記金属部材の配置は、めっき処理により前記金属部材を形成することを含んでもよい。 In the method of manufacturing a mounting substrate according to an embodiment of the present disclosure, disposing the metal member may include forming the metal member by plating.
本開示の一実施形態による実装基板の製造方法において、前記電子部品の配置は、前記電子部品を接着材で接着することを含んでもよい。 In the method of manufacturing a mounting substrate according to an embodiment of the present disclosure, placing the electronic component may include bonding the electronic component with an adhesive.
本開示の実施形態によれば、より放熱性に優れた実装基板を提供することができる。 According to the embodiments of the present disclosure, it is possible to provide a mounting substrate with better heat dissipation.
以下、一実施形態に係る実装基板の構成及びその製造方法について、図面を参照しながら詳細に説明する。なお、以下に示す実施形態は本開示の実施形態の一例であって、本開示はこれらの実施形態に限定して解釈されるものではない。また、本明細書において、「基板」、「基材」、「シート」や「フィルム」など用語は、呼称の違いのみに基づいて、互いから区別されるものではない。例えば、「基板」や「基材」は、シートやフィルムと呼ばれ得るような部材も含む概念である。更に、本明細書において用いる、形状や幾何学的条件並びにそれらの程度を特定する、例えば、「平行」や「直交」等の用語や長さや角度の値等については、厳密な意味に縛られることなく、同様の機能を期待し得る程度の範囲を含めて解釈することとする。また、本実施形態で参照する図面において、同一部分または同様な機能を有する部分には同一の符号または類似の符号を付し、その繰り返しの説明は省略する場合がある。また、図面の寸法比率は説明の都合上実際の比率とは異なる場合や、構成の一部が図面から省略される場合がある。 A configuration of a mounting substrate and a method of manufacturing the same according to one embodiment will be described below in detail with reference to the drawings. The embodiments shown below are examples of the embodiments of the present disclosure, and the present disclosure should not be construed as being limited to these embodiments. Also, in this specification, terms such as "substrate", "base material", "sheet" and "film" are not to be distinguished from each other based only on the difference in designation. For example, "substrate" and "base material" are concepts that include members that can be called sheets and films. Furthermore, terms used herein to specify shapes and geometric conditions and their degrees, such as terms such as "parallel" and "perpendicular", length and angle values, etc., are bound by strict meanings. However, it is interpreted to include the extent to which similar functions can be expected. In addition, in the drawings referred to in this embodiment, the same reference numerals or similar reference numerals may be assigned to the same portions or portions having similar functions, and repeated description thereof may be omitted. Also, the dimensional ratios in the drawings may differ from the actual ratios for convenience of explanation, and some of the configurations may be omitted from the drawings.
実装基板
まず、図1を参照して、一実施形態に係る実装基板10の構成について説明する。図1は、本実施形態による実装基板10を示す断面図である。
Mounting Substrate First, the configuration of a
図1に示すように、実装基板10は、基板12、電子部品50、絶縁層34、導電層31及び金属部材61を備える。以下、実装基板10の各構成要素について説明する。
As shown in FIG. 1 , the
(基板)
基板12は、当該基板の厚み方向Dにおける上側D1の第1面13、及び、第1面13の反対側すなわち下側に位置する第2面14を有する。上側D1の第1面13は、上述の電子部品50が実装される面である。なお「上側」及び「下側」という表現は、第1面13と第2面14との間の相対的な位置関係に基づく表現に過ぎず、製造時や使用時の実装基板10の姿勢などを限定するものではない。
(substrate)
The
基板12は、一定の絶縁性を有する限り、有機基板であっても無機基板であってもよいが、一定の絶縁性を有する無機材料を含有することが好ましい。例えば、基板12は、ガラス基板、石英基板、サファイア基板、樹脂基板、シリコン基板、炭化シリコン基板、アルミナ(Al2O3)基板、窒化アルミ(AlN)基板、酸化ジリコニア(ZrO2)基板など、又は、これらの基板が積層されたものである。基板12は、アルミニウム基板、ステンレス基板など、導電性を有する材料から構成された基板を部分的に含んでいてもよい。
The
基板12は、ガラスを含有することがより好ましく、ガラス基板であることがさらに好ましい。当該ガラスの例としては、無アルカリガラスなどのガラスを挙げることができる。無アルカリガラスとは、ナトリウムやカリウムなどのアルカリ成分を含まないガラスである。無アルカリガラスは、例えば、アルカリ成分の代わりにホウ酸を含む。また、無アルカリガラスは、例えば、酸化カルシウムや酸化バリウムなどのアルカリ土類金属酸化物を含む。無アルカリガラスの例としては、旭硝子製のEN-A1や、コーニング製のイーグルXGなどを挙げることができる。基板12がガラスを含有することにより、基板の絶縁性及び熱への安定性が向上する。
The
基板12の厚さは特に制限はないが、例えば、100μm以上且つ800μm以下の厚さの基板12を使用することが好ましい。より好ましくは、基板12は、200μm以上且つ600μm以下の厚さを有する。基板12の厚さを100μm以上とすることにより、基板12のたわみが大きくなることを抑制できる。このため、実装基板10の製造時における基板12のハンドリングが困難になることを抑制できる。また、基板12の厚さを800μm以下とすることにより、基板12に後述の第1貫通孔20等を形成する場合において、第1貫通孔20等の形成に要する時間が長くなって実装基板10の製造コストが上昇してしまうことを抑制できる。なお「厚さ」とは、対象となる構成要素の、基板12の第1面13の法線方向における寸法を意味する。
Although the thickness of the
(電子部品)
電子部品50は、第1面13上に位置し、導電層31を通じて電気信号を送信または受信する。電子部品50は、本体部51と、本体部51の上側D1に位置する電極52と、を有する。
(Electronic parts)
The
本体部51は、例えば、LSI(Large-Scale Integration)、MEMS(Micro Electro Mechanical Systems)およびディスクリート部品などのデバイスチップである。MEMSとは、機械要素部品、センサ、アクチュエータ、電子回路などが1つの基板上に集積化された電子デバイスである。本体部51は、シリコンなどから構成された基材を少なくとも含む。
The
電極52は、電子部品50の上側D1に露出している。このため、電極52は、電子部品50を他の構成要素に電気的に接続するための端子として機能することができる。
The
図1に示すように、電子部品50は、電子部品50の下側D2の端面(以下、「電子部品50の下端面」とも記す。)において第1面13と接していてもよい。若しくは、図示はしないが、電子部品50の下端面と第1面13との間に絶縁層などのその他の構成要素が存在していてもよい。電子部品50の下端面を第1面13に接着する場合には、例えば、ダイアタッチメント材などの図示しない接着材を介して第1面13に接着されている。
As shown in FIG. 1 , the
電子部品50の厚さは、特に限定されないが、例えば50μm以上100μm以下である。
The thickness of the
(絶縁層)
絶縁層34は、電子部品50及び金属部材61を少なくとも部分的に覆い、且つ絶縁性を有する層である。絶縁層34の材料としては、絶縁性を有する限りにおいて特に限定されないが、ポリイミド、エポキシ、アクリル樹脂、ポリベンゾオキサゾール(PBO)などの有機材料を用いることができる。
(insulating layer)
The insulating
(導電層)
導電層31は、絶縁層34又は電子部品50の上側D1に少なくとも部分的に位置する、導電性を有する層である。導電層31は、例えば、電子部品50などによって送信又は受信される電気信号を伝達するための配線として機能する。
(Conductive layer)
The
導電層31は、絶縁層34の上側D1に位置する第1部分311と、電子部品50の電極52まで絶縁層34を貫通する第2部分312とを有する。厚み方向Dにおける第2部分312の一端は第1部分311に接続されており、他端は電極52に接続されている。
導電層31の構成は、導電層31が導電性を有する限りにおいて特に限定されないが、例えば、導電層31は、導電性を有する単一の層から構成されていてもよく、若しくは、導電性を有する複数の層を含んでいてもよい。例えば、導電層31は、絶縁層34上に位置するシード層と、シード層上に位置するめっき層とを有していてもよい。シード層は、電解めっき処理によってめっき層を形成する電解めっき工程の際に、めっき液中の金属イオンを析出させてめっき層を成長させるための土台となる、導電性を有する層である。シード層の材料としては、銅などの導電性を有する材料を用いることができる。シード層の材料は、めっき層の材料と同一であってもよく、異なっていてもよい。例えば、シード層は、チタンと銅を順に積層した積層膜や、クロムなどであってもよい。シード層は、例えば、スパッタリング法、蒸着法、無電解めっき法などによって形成してもよい。めっき層は、電解めっき処理によって形成される、導電性を有する層である。めっき層は、銅を含有する。めっき層は、銅と、銅以外の金属、例えば、金、銀、白金、ロジウム、スズ、アルミニウム、ニッケル、クロムとの合金を含有していてもよく、または、銅と銅以外の金属とを積層したものであってもよい。
The configuration of the
(金属部材)
本実施の形態に係る実装基板10を基板12の第1面13の法線方向に沿って見た場合、第1面13の面内方向における実装基板10の端部10eと電子部品50の端部50eとの間には、上述の導電層31などの配線が存在する。導電層31などの配線は、半導体のウェハプロセスを用いて形成され得る配線である。このため、ワイヤボンディングやバンプなどを用いて電子部品50と他の構成要素との間の電気的な接続を実現する場合に比べて、配線の厚さや長さを低減することができる。これにより、配線の密度を高めることができる。
(Metal member)
When the mounting
一方、電子部品50の端部50eよりも外側に配線が存在することは、電子部品50の端部50eから実装基板10の端部10eまでの間に領域が存在することを意味する。このため、電子部品50の端部50eが実装基板10の端部10eに近接している場合に比べて、電子部品50で生じた熱が実装基板10の端部10eから放出されにくくなる。また、本実施の形態において、基板12は、好ましくはガラスを含む。一方、ガラスの熱伝導率は、半導体ウェハで一般に用いられるシリコンの熱伝導率よりも低い。このため、第1面13の面内方向における熱伝導への基板12の寄与は小さい。この点でも、電子部品50で生じた熱が実装基板10の端部10eから放出されにくくなっている。
On the other hand, the presence of the wiring outside the
このような課題に鑑みて、本実施の形態においては、実装基板10に金属部材61を設けることを提案する。金属部材61は、電子部品50に対して基板12の第1面13と平行な方向に位置する。ここで、「平行な方向に位置する」とは、基板12の第1面13の面内方向に沿って見た場合に金属部材61が少なくとも部分的に電子部品50と重なっていることを意味する。
In view of such problems, the present embodiment proposes to provide the mounting
金属部材61を配置することにより、実装基板10における金属部材61を配置した部分の熱伝導性が高くなり、電子部品50の発する熱が第1面13の面内方向に逃げ易くなる。従って、実装基板の放熱性を向上させることができる。また、金属部材61を、電子部品50に対して基板12の第1面13と平行な方向に配置することにより、実装基板10の厚さが金属部材61の厚さの分だけ増加することを抑制することができる。以上より、実装基板10の全体の厚さを抑えつつ、実装基板10の放熱性を向上させることができる。
By arranging the
図1に示すように、金属部材61は、金属部材61の下側D2の端面(以下、「金属部材61の下端面」とも記す。)において第1面13と接していてもよい。若しくは、図示はしないが、金属部材61の下端面と第1面13との間に絶縁層などのその他の構成要素が存在していてもよい。金属部材61の下端面を第1面13に接着する場合には、例えば、ダイアタッチメント材などの図示しない接着材を介して第1面13に接着されている。
As shown in FIG. 1, the
金属部材61の材料としては、絶縁層34よりも高い熱伝導率を有する材料が用いられる。例えば金属部材61は、銅、アルミニウム、銀又は鉄の少なくともいずれか一つを含むことができる。金属部材61の熱伝導率をより高めるため、金属部材61としてアルマイト処理が施されたアルミニウム箔を用いてもよい。また、例えば金属部材61は、ニッケルを含む鉄合金であってもよい。ニッケルを含む鉄合金の具体例としては、34質量%以上38質量%以下のニッケルを含む鉄合金、いわゆるインバー材や、約42質量%のニッケルを含む鉄合金、いわゆる42合金等を挙げることができる。
As a material of the
基板12の第1面13の面内方向における金属部材61と電子部品50との間の最短距離は、好ましくは10μm以上30μm以下である。これにより、電子部品50で生じた熱を効率的に金属部材61に伝達することができる。
The shortest distance between the
金属部材61は、配線を構成する導電層の厚さよりも大きな厚さを有し、例えば10μm以上の厚さを有する。より好ましくは、金属部材61は、50μm以上の厚さを有する。金属部材61が上記の厚さを有することにより、金属部材61の断面積を配線に比べて顕著に大きくすることができる。これにより、基板12の第1面13の面内方向における金属部材61の熱抵抗を低くすることができる。従って、電子部品50で生じた熱を第1面13の面内方向において効率的に伝達して熱を外部へ放出することができる。
The
金属部材61の厚さは、電子部品50の厚さを大きく超えないことが好ましい。金属部材61の厚さは、例えば150μm以下であり、100μm以下であってもよい。また、好ましくは、金属部材61の厚さは、電子部品50の厚さ以下である。これにより、金属部材61を設けることに起因して実装基板10全体の厚さが増大してしまうことを抑制することができる。
It is preferable that the thickness of the
(第1貫通孔及び第1金属層)
基板12には、基板12の第1面13の法線方向に沿って見た場合に金属部材61に重なる第1貫通孔20が設けられていてもよい。この場合、好ましくは、第1貫通孔20内に、基板12よりも高い熱伝導率を有する部材が設けられる。例えば、第1貫通孔20内に第1金属層62が位置していてもよい。これにより、例えば基板12がガラスを含む場合等、基板12の熱伝導率が低い場合であっても、電子部品50から金属部材61に伝わった熱を、第1金属層62を介して基板12の厚み方向Dに逃がすことができる。このため、実装基板10の放熱性をより向上させることができる。
(First through hole and first metal layer)
The
第1貫通孔20の形状について説明する。第1貫通孔20の側壁は、基板12の第1面13の法線方向に沿って広がっていてもよい。若しくは、側壁が、基板12の第1面13の法線方向からずれた方向で広がっていてもよく、また、側壁の一部が湾曲していてもよい。
The shape of the first through-
次に、第1貫通孔20の寸法について説明する。第1貫通孔20の長さ、すなわち第1面13の法線方向における第1貫通孔20の寸法は、基板12の厚みに等しい。第1貫通孔20の幅、すなわち第1面13と平行な方向における第1貫通孔20の寸法は、例えば40μm以上且つ150μm以下である。また、第1貫通孔20の幅に対する長さの比、すなわち第1貫通孔20のアスペクト比は、例えば4以上且つ10以下である。
Next, the dimensions of the first through
金属部材61と重なるよう配置される第1貫通孔20の個数は、実装基板10が適切な放熱性を有することができるよう決定される。例えば、基板12の第1面13のうち金属部材61と重なる領域において、第1貫通孔20の密度が9個/mm2以上であることが好ましい。また、基板12の強度を確保し、かつ実装基板10の製造にかかる時間及びコストを抑えるためには、基板12の第1面13のうち金属部材61と重なる領域において、第1貫通孔20の密度が50個/mm2以下であることが好ましい。
The number of first through
第1金属層62の形状は、実装基板10が適切な放熱性を有することができる限りにおいて特に限定されない。例えば、図1に示すように、第1貫通孔20内に第1金属層62が充填されていてもよい。すなわち、第1金属層62がいわゆるフィルドビアを構成していてもよい。また、第1金属層62の厚みが第1貫通孔20の幅よりも小さく、このため、第1貫通孔20の内部には第1金属層62が存在しない空間があってもよい。すなわち、第1金属層62は、いわゆるコンフォーマルビアを構成していてもよい。また、第1金属層62の形状をコンフォーマルビアとする場合においては、第1貫通孔20の内部の空間は、空洞であってもよいし、有機層等により充填されていてもよい。第1貫通孔20の内部の空間が有機層により充填される場合においては、絶縁層34を構成するのに用いる有機材料と同じものにより充填されていてもよい。
The shape of the
なお、図1に示してはいないが、第1金属層62は、第1貫通孔20の側壁から基板12の第1面13上又は第2面14上にまで広がっていてもよい。
Although not shown in FIG. 1, the
第1金属層62は、導電層31と同様に、第1貫通孔20の側壁側から順に積層されたシード層及びめっき層を含んでいてもよい。第1金属層62を構成する材料は、導電層31の材料と同様であってもよい。
Like the
(本実施の形態の効果)
本実施の形態に係る実装基板10においては、電子部品50の端部50eから実装基板10の端部10eまでの間に、導電層や絶縁層などの構成要素が位置することができる領域が存在する。このため、電子部品50の電極52に電気的に接続された配線などを、上述の導電層31などを用いて、電子部品50の端部50eから実装基板10の端部10eまでの間の領域に設けることができる。この場合、半導体のウェハプロセスを用いて導電層31を形成することにより、配線を微細化することができる。これにより、ワイヤボンディングなどを用いて電子部品50と他の構成要素との間の電気的な接続を実現する場合に比べて、配線の密度を高めることができる。
(Effect of this embodiment)
In mounting
また、本実施の形態に係る実装基板10においては、電子部品50の電極52が、電子部品50の上側D1に露出している。このため、バンプを用いることなく電子部品50の電極52を導電層31に電気的に接続することができる。このことにより、電子部品50を基板12上に簡便に搭載することができる。
Further, in mounting
また、本実施の形態に係る実装基板10は、電子部品50に対して基板12の第1面13と平行な方向に位置する金属部材61を備える。これにより、実装基板10の全体の厚さを抑えつつ、電子部品50の発する熱が第1面13の面内方向に逃げ易くすることができる。これにより、実装基板10の放熱性を向上させることができる。
Mounting
また、本実施の形態に係る実装基板10によれば、金属部材61を通じて逃げる熱を、さらに第1金属層62を介して基板12の厚み方向Dにも逃がすことができる。これにより、実装基板10の放熱性をより向上させることができる。
Moreover, according to the mounting
(実装基板の第1の変形例)
次に、上述の実施の形態の第1の変形例について説明する。図2は、第1の変形例による実装基板10を示す断面図である。
(First Modification of Mounting Board)
Next, the 1st modification of the above-mentioned embodiment is demonstrated. FIG. 2 is a cross-sectional view showing a mounting
図2に示すように、第1の変形例の実装基板10においては、基板12には、第1面13の法線方向に沿って見た場合に電子部品50に重なる第2貫通孔21が設けられている。第2貫通孔21内には第2金属層63が位置する。
As shown in FIG. 2, in the mounting
第2貫通孔21の形状、寸法及び個数、並びに第2金属層63の形状は、それぞれ第1貫通孔20及び第1金属層62と同様であってもよい。
The shape, size and number of the second through-
第2金属層63は、導電層31と同様に、第2貫通孔21の側壁側から順に積層されたシード層及びめっき層を含んでいてもよい。第2金属層63を構成する材料は、導電層31に用いることができる材料と同様であってもよい。
As with the
第1の変形例によれば、例えば基板12がガラスを含む場合等、基板12の熱伝導率が低い場合であっても、電子部品50から発された熱を、第2金属層63を介して基板12の厚み方向Dに逃がすことができる。このため、実装基板10の放熱性をより向上させることができる。
According to the first modification, even if the
(実装基板の第2の変形例)
次に、上述の実施の形態の第2の変形例について説明する。図3は、第2の変形例による実装基板10を示す断面図である。
(Second Modification of Mounting Board)
Next, a second modification of the above embodiment will be described. FIG. 3 is a cross-sectional view showing a mounting
図3に示すように、第2の変形例の実装基板10は、基板12を貫通する貫通電極23と、絶縁層34を貫通し、導電層31の第1部分311と貫通電極23とを電気的に接続する接続部材32とを備える。
As shown in FIG. 3, the mounting
第3貫通孔22の形状及び寸法、並びに貫通電極23の形状及び材料は、貫通電極23が導電性を有する限りにおいて、特には限定されない。例えば、第3貫通孔22及び貫通電極23は、それぞれ第1貫通孔20及び第1金属層62と同様の形状及び材料を有していてもよい。
The shape and dimensions of the third through
貫通電極23は、導電層31と同様に、第3貫通孔22の側壁側から順に積層されたシード層及びめっき層を含んでいてもよい。貫通電極23を構成する材料は、導電層31の材料と同様であってもよい。
Like the
接続部材32は、導電層31と同様に、絶縁層34の上側D1に順に積層されたシード層及びめっき層を含んでいてもよい。第2金属層63を構成する材料は、導電層31の材料と同様であってもよい。
The
貫通電極23は、図3には示していない導電性粒子とバインダとを少なくとも含む導電性部材を介して、接続部材32に電気的に接続されていてもよい。導電性部材は、後述する導電性ペーストが固化することにより形成される部材である。
The through
(実装基板の第3の変形例)
次に、上述の実施の形態の第3の変形例として、第2の変形例において示した貫通電極23が、インダクタの一部を構成する例について説明する。図4は、第3の変形例による実装基板10を示す断面図である。図4は、図3のA-A断面に対応する断面図である。
(Third Modification of Mounting Board)
Next, as a third modification of the above-described embodiment, an example in which the through
図4に示すように、第3の変形例の実装基板10においては、導電層31、貫通電極23および基板12の第2面14側に位置する第2面第1導電層41が、らせん状の構造体を構成するように接続されている。すなわち、貫通電極23は、導電層31および基板12の第2面14側に位置する第2面第1導電層41とともに、インダクタ17を構成している。
As shown in FIG. 4, in the mounting
第2面第1導電層41は、基板12の第2面14側に位置する、導電性を有する層である。第2面第1導電層41の少なくとも一部は、貫通電極23と電気的に接続している。第2面第1導電層41は、貫通電極23と電気的に接続していない部分を有していてもよい。
The second surface first
第2面第1導電層41は、導電層31と同様に、基板12の第2面14上に順に積層されたシード層及びめっき層を含んでいてもよい。第2面第1導電層41を構成する材料は、導電層31の材料と同様であってもよい。
Like the
第3の変形例において、金属部材61は、図4の通り、第1面13においてインダクタ17を構成する貫通電極23が位置する第3貫通孔22が並ぶ方向D5及び方向D5に直交する方向D6のそれぞれにおいて広がることが好ましい。これにより、インダクタ17の発する熱が逃げ易くなり、実装基板10の放熱性を向上させることができるためである。
In the third modification, as shown in FIG. 4, the
第3の変形例によれば、インダクタ17と電子部品50とを導電層31を介して電気的に接続することができるため、インダクタ17を有する基板12に電子部品50を簡便に搭載することができる。また、金属部材61を備えることにより、電子部品50やインダクタ17の発する熱を第1面13の面内方向に逃げ易くすることができ、実装基板10の放熱性を向上させることができる。
According to the third modification, since the
(実装基板の第4の変形例)
次に、上述の実施の形態の第4の変形例について説明する。図5は、第4の変形例による実装基板10を示す断面図である。
(Fourth Modification of Mounting Board)
Next, a fourth modification of the above embodiment will be described. FIG. 5 is a cross-sectional view showing a mounting
図5に示すように、第4の変形例において、実装基板10は、貫通電極23に電気的に接続されたキャパシタ15を備える。
As shown in FIG. 5 , in the fourth modification, the mounting
キャパシタ15は、基板12の第2面14側に位置している。キャパシタ15は、例えば、MIM (Metal-Insulator-Metal) 構造を有するキャパシタである。図5の例において、キャパシタ15は、基板12に対して電子部品50とほぼ正反対の位置に配置されている。キャパシタ15の位置は、図5の態様に限定されず、例えば、電子部品50の正反対の第2面14の下側D2の位置から第2面14に沿った面方向にずれた位置であってもよい。また、キャパシタ15は、基板12の第1面13側に位置していてもよい。
The
キャパシタ15は、例えば、貫通電極23に電気的に接続され、基板12側に位置する電極を構成する第2面第1導電層41と、絶縁体を構成する第2面無機層42と、下部電極よりも基板12から離れて位置する電極を構成する第2面第2導電層43とを有するものとすることができる。
The
第2面無機層42は、第2面第1導電層41に対して下側D2に位置し、無機材料を含み、且つ絶縁性を有する層である。第2面無機層42は、キャパシタ15の絶縁体以外の部分を有していてもよい。
The second surface
第2面無機層42の無機材料としては、SiNなどの珪素窒化物を用いることができる。その他にも、第2面無機層42の無機材料の例として、酸化シリコン、酸化アルミ、五酸化タンタル等を挙げることができる。第2面無機層42は、単一の層から構成されていてもよく、複数の層から構成されていてもよい。
Silicon nitride such as SiN can be used as the inorganic material for the second surface
第2面無機層42は、例えば、プラズマCVDやスパッタリング等の方法によって形成してもよい。また、第2面無機層42は、例えば、反応性イオンエッチングによってキャパシタ15に適した大きさ及び形状に加工してもよい。
The second surface
第2面第2導電層43は、第2面無機層42に対して下側D2に位置する、導電性を有する層である。第2面第2導電層43は、キャパシタ15の電極以外の部分を有していてもよい。
The second surface second
第2面第2導電層43は、導電層31と同様に、第2面無機層42の下側D2に順に積層されたシード層及びめっき層を含んでいてもよい。第2面第2導電層43を構成する材料は、導電層31の材料と同様であってもよい。
The second surface second
第4の変形例によれば、キャパシタ15と電子部品50とを貫通電極23や導電層31を介して電気的に接続することができるため、キャパシタ15を有する基板12に電子部品50を簡便に搭載することができる。また、金属部材61を備えることにより、電子部品50やキャパシタ15の発する熱を第1面13の面内方向に逃げ易くすることができ、実装基板10の放熱性を向上させることができる。
According to the fourth modification, the
実装基板の製造方法
以下、実装基板10の製造方法について説明する。
Method for Manufacturing Mounting Board A method for manufacturing the mounting
第1の実施の形態に係る実装基板の製造方法
まず、図6乃至図8を参照して、第1の実施の形態に係る実装基板の製造方法について説明する。ここでは、図1に示された実装基板10を製造する例について説明する。
Method for Manufacturing a Mounting Board According to the First Embodiment First, a method for manufacturing a mounting board according to the first embodiment will be described with reference to FIGS. Here, an example of manufacturing the mounting
(基板の準備工程)
図6は、本実施形態による実装基板10の製造方法を示す断面図である。まず、基板12を準備する。ここでは、図6に示す通り、第1貫通孔20及び第1金属層62を備える基板12を準備する。第1貫通孔20及び第1金属層62は、例えば以下の方法により形成することができる。
(Substrate preparation process)
FIG. 6 is a cross-sectional view showing a method of manufacturing the mounting
まず、第1面13及び第2面14の少なくともいずれか一方にレジスト層を設ける。その後、レジスト層のうち第1貫通孔20に対応する位置に開口を設ける。
First, a resist layer is provided on at least one of the
次に、レジスト層の開口において基板12を加工することにより、図6に示すように、基板12に第1貫通孔20を形成することができる。基板12を加工する方法としては、反応性イオンエッチング法、深掘り反応性イオンエッチング法などのドライエッチング法や、ウェットエッチング法等を用いることができる。
Next, by processing the
なお、基板12にレーザを照射することによって、基板12に第1貫通孔20を形成してもよい。この場合、レジスト層は設けられていなくてもよい。レーザ加工のためのレーザとしては、エキシマレーザ、Nd:YAGレーザ、フェムト秒レーザ等を用いることができる。Nd:YAGレーザを採用する場合、波長が1064nmの基本波、波長が532nmの第2高調波、波長が355nmの第3高調波等を用いることができる。
Note that the first through
また、レーザ照射とウェットエッチングを適宜組み合わせることもできる。具体的には、まず、レーザ照射によって基板12のうち第1貫通孔20が形成されるべき領域に変質層を形成する。続いて、基板12をフッ化水素などに浸漬して、変質層をエッチングする。これによって、基板12に第1貫通孔20を形成することができる。その他にも、基板12に研磨材を吹き付けるブラスト処理によって基板12に第1貫通孔20を形成してもよい。
Alternatively, laser irradiation and wet etching can be combined as appropriate. Specifically, first, an altered layer is formed in a region of the
第1貫通孔20を形成した後、図6に示すように、第1貫通孔20の側壁に第1金属層62を形成する。具体的には、スパッタリング法、蒸着法、無電解めっき法等によって、側壁上にシード層を形成する。シード層を形成した後、第1金属層62を設けないことを意図する領域があれば、当該領域のシード層上にレジスト層を形成する。レジスト層を形成した後、電解めっきにより、レジスト層によって覆われていないシード層上にめっき層を形成する。次に、レジスト層を除去する。その後、シード層のうちレジスト層が形成されていた部分を、ウェットエッチングにより除去する。これにより、シード層及びめっき層を含む第1金属層62を、第1貫通孔20の内部などに形成することができる。なお、電解めっき工程の後、めっき層をアニールする工程を実施してもよい。
After forming the first through
また、図6に示してはいないが、第1金属層62は、第1貫通孔20の側壁から基板12の第1面13上又は第2面14上にまで広がっていてもよい。
Also, although not shown in FIG. 6, the
また、図6に示してはいないが、第1金属層62の形状がコンフォーマルビアであってもよい。すなわち、第1貫通孔20の内部に、第1金属層62が存在しない空間があってもよい。この場合、第1貫通孔20の内部に有機層が形成されていてもよい。当該有機層は、例えば以下の工程にて形成することができる。
Also, although not shown in FIG. 6, the shape of the
第1金属層62を形成した後、有機層を構成するための樹脂層を含むフィルムを、基板12の第1面13側及び第2面14側に配置する。次いで、フィルムを加圧することにより、樹脂層を第1貫通孔20の内部に押し込む。その後、第1貫通孔20の内部に押し込まれた樹脂層を、樹脂層に光を照射することなどによって硬化させる。さらに、樹脂層の不要部分を除去する。このようにして、第1貫通孔20の内部に有機層を形成することができる。なお、第1貫通孔20の内部に有機層を形成する工程は、後述する、電子部品50及び金属部材61を配置する工程の後に実施されてもよい。この場合、第1貫通孔20の内部の有機層と、電子部品50及び金属部材61を少なくとも部分的に覆う絶縁層34とを、同一の材料を用いて同時に形成してもよい。
After forming the
なお、図6においては、図1に示す実装基板10の基板12を準備する例を示したが、これに限られることはなく、図2又は図3に示す実装基板10の基板12を準備してもよい。図2に示す実装基板10の第2貫通孔21及び第2金属層63、並びに図3に示す第3貫通孔22及び貫通電極23は、第1貫通孔20及び第1金属層62を形成する方法と同様の方法によって形成され得る。
6 shows an example of preparing the
(電子部品及び金属部材の配置工程)
図7は、図6に続く本実施形態による実装基板10の製造方法を示す断面図である。第1金属層62を形成した後、図7に示すように、基板12の第1面13上に電子部品50及び金属部材61を配置する。
(Process of arranging electronic components and metal members)
FIG. 7 is a cross-sectional view showing the manufacturing method of the mounting
〔電子部品の配置〕
電子部品50の配置の方法は、特に限定されないが、電子部品50を接着材で接着する工程を含んでいてもよい。
[Arrangement of electronic components]
The method of arranging
例えば、まず、電子部品50の配置位置に、接着剤として、例えばフィルム状のダイアタッチメント材を配置する。次に、電子部品50を、その電極52を含む回路面を上側D1に向けたフェイスアップの状態で、配置位置に載置する。これにより、ダイアタッチメント材の粘着力によって電子部品50を第1面13上に仮止めすることができる。
For example, first, a film-like die attachment material, for example, is placed as an adhesive at the placement position of the
〔金属部材の配置〕
金属部材61の配置の方法は、特に限定されないが、金属部材61を接着材で接着する工程を含んでいてもよく、めっき処理により金属部材61を形成する工程を含んでいてもよい。
[Arrangement of metal members]
The method of arranging the
金属部材61を接着材で基板12に接着する場合、あらかじめ厚さを調整した金属部材を用いることができるので、金属部材の厚さが設計からずれることを抑制することができる。
When the
めっき処理により金属部材61を形成する場合、金属部材61と同時に第1面13上に配線などの別部材を形成してもよい。
When the
(絶縁層の形成工程)
電子部品50及び金属部材61を配置した後、図8に示すように、第1面13上、電子部品50上又は金属部材61上に、絶縁層34を形成する。また、電子部品50の電極52まで厚み方向Dに絶縁層34を貫通する第1絶縁層貫通孔34aを形成する。
(Step of forming insulating layer)
After arranging the
絶縁層34及び第1絶縁層貫通孔34aは、例えば以下の方法によって形成することができる。まず、有機材料を含む感光層と、基材とを有するフィルムを、基板12の第1面13側に貼り付ける。次いで、フィルムに露光処理及び現像処理を施す。これによって、フィルムの感光層からなり、第1絶縁層貫通孔34aが形成された絶縁層34を、基板12の第1面13側に形成することができる。
The insulating
(導電層の形成工程)
絶縁層34を形成した後、図1に示すように、絶縁層34上に位置する第1部分311及び絶縁層34を貫通する第2部分312を含む導電層31を形成する。導電層31は、第1金属層62の形成に用いられる方法と同様の方法でシード層及びめっき層を積層することによって形成してもよい。
(Step of forming conductive layer)
After forming the insulating
なお、図3に示すように基板12が貫通電極を備える場合は、絶縁層34を貫通し、導電層31の第1部分311と貫通電極とを電気的に接続する接続部材を、導電層31の一部として第1部分311及び第2部分312と同時に形成してもよい。
In the case where the
以上の工程により、図1に示した実装基板10が得られる。本実施形態の実装基板の製造方法によれば、金属部材61を設けることにより、電子部品50の発する熱が第1面13の面内方向に逃げ易くなり、より放熱性に優れた実装基板10を提供することができる。
Through the steps described above, the mounting
第2の実施の形態に係る実装基板の製造方法
上述の第1の実施の形態に係る実装基板の製造方法としては、基板12の第1面13上に、電子部品50及び金属部材61、絶縁層34、並びに導電層31を順に配置していく例を示した。第2の実施の形態に係る実装基板の製造方法においては、まず、電子部品50及び金属部材61を支持基板71の支持面73上に形成し、続いて、電子部品50及び金属部材61を支持基板71から基板12に転移させることで、基板12、電子部品50及び金属部材61を備えた実装基板10を得る。以下、本実施の形態に係る実装基板の製造方法について、図9乃至図14を参照して説明する。ここでは、図3に示された実装基板10を製造する例について説明する。
Method for Manufacturing a Mounting Board According to the Second Embodiment As a method for manufacturing a mounting board according to the above-described first embodiment, on the
(支持基板の準備工程)
図9は、本実施形態による実装基板10の製造方法を示す断面図である。まず、支持面73を有する支持基板71を準備する。電子部品50及び金属部材61を適切に支持することができる限りにおいて、支持基板71の材料は任意である。例えば、支持基板71の材料は、基板12の材料と同様であってもよい。
(Preparation process for supporting substrate)
FIG. 9 is a cross-sectional view showing a method of manufacturing the mounting
(構造部の形成工程)
支持基板71を準備した後、図9に示すように、支持基板71の支持面73側に、支持基板71の側に露出した電極52を有する電子部品50及び金属部材61を配置する。
(Formation process of structural part)
After the
支持基板71の支持面73側に、電子部品50及び金属部材61以外の構成要素を更に設けてもよい。例えば、電子部品50及び金属部材61を少なくとも部分的に覆う絶縁層34の一部を支持基板71の支持面73側に形成してもよい。また、図10に示すように、電子部品50と金属部材61との間隙を充填するように絶縁層34を形成してもよい。以下の説明において、支持基板71の支持面73側に設けられる、少なくとも電子部品50及び金属部材61を含む複数の構成要素であって、後に支持基板71側から基板12側へ転移する複数の構成要素のことを、構造部60とも称する。
Components other than the
構造部60が、電子部品50と金属部材61との間隙に位置する絶縁層34を含む場合、構造部60を基板12に接合する後述する工程において、構造部60と基板12との接合面が広くなるので、構造部60に対して基板12をより強固に接合することができる。また、図示はしないが、電子部品50と金属部材61との厚さが異なる場合であっても、電子部品50又は金属部材61に対して上側D3に絶縁層34を形成することにより、構造部60の上側D3の面を平面化することができ、基板12を接合する工程において、構造部60に対して基板12をより強固に接合することができる。
In the case where the
絶縁層34の一部を支持基板71の支持面73側に形成する方法としては、第1の実施の形態に係る実装基板の製造方法における、絶縁層34を基板12の第1面13上、電子部品50上又は金属部材61上に形成する方法と同様の方法を用いることができる。
As a method of forming part of the insulating
(接続部材の形成工程)
また、電子部品50及び金属部材61を配置する工程の前後において、または当該工程と同時に、図9に示すように接続部材32を形成する。例えば、第1の実施の形態に係る実装基板の製造方法における、第1金属層62を第1貫通孔20の側壁に形成する方法と同様の方法によって、接続部材32を支持基板71の支持面73上に形成することができる。
(Step of forming connecting member)
Before, after, or at the same time as the process of arranging the
(基板の準備工程)
また、図10に示すような、第1面13及び前記第1面の反対側に位置する第2面14を有する基板12を準備する。基板12は、基板12の第1面13の法線方向に沿って見た場合に金属部材61に重なるよう、第1貫通孔20及び第1金属層62を備えていてもよい。また、基板12は、第3貫通孔22及び第1面13から第2面14まで基板12を貫通する貫通電極23を備えていてもよい。
(Substrate preparation process)
Also, as shown in FIG. 10, a
(基板の接合工程)
基板12を準備した後、図11及び図12に示すように、構造部60に基板12を接合する接合工程を実施する。
(Substrate bonding process)
After preparing the
接合工程は、図11に示す通り、導電性粒子とバインダとを含む導電性ペースト81を介して貫通電極23と接続部材32とを接合する工程を含んでもよい。当該工程を含むことにより、構造部60に基板12を接合しつつ、導電性ペースト81により導電性部材を形成し、当該導電性部材を介して貫通電極23を接続部材32に電気的に接続することができる。
As shown in FIG. 11, the bonding step may include bonding the through
導電性ペーストは、導電性粒子及びバインダを少なくとも含み、必要に応じて溶媒、添加剤等を含んでもよい。導電性粒子は、導電性を有していればよく、具体的には、金属粒子を使用することができる。金属粒子に用いられる金属としては、銅、銀、またはこれらを用いた合金等を挙げることができる。導電性粒子は、複数種類の金属粒子を組み合わせて使用してもよい。また、バインダには、樹脂を用いることができる。バインダに用いられる樹脂としては、エポキシ樹脂等を挙げることができる。 The conductive paste contains at least conductive particles and a binder, and may contain solvents, additives, and the like, if necessary. The conductive particles need only be conductive, and specifically, metal particles can be used. Examples of the metal used for the metal particles include copper, silver, and alloys using these. The conductive particles may be used in combination of multiple types of metal particles. Moreover, resin can be used for the binder. Epoxy resin etc. can be mentioned as resin used for a binder.
(支持基板の分離工程)
基板12の接合工程の後、図13に示すように、支持基板71を構造部60から分離する。ここで、図13以降の図については、図12とは図の上下を逆転させて表示する。支持基板71を分離する具体的な方法については特に限定されないが、例えば、構造部60と支持基板71との接着力を、構造部60と基板12との接着力よりも低くした上で、支持基板71を引き剥がすことにより、分離することができる。具体的には、支持基板71上に構造部60を形成する工程において、支持基板71と構造部60との間に熱剥離性の仮粘着シートを介在させておき、分離工程において仮粘着シートを剥離温度まで加熱し、構造部60と支持基板71との接着力を低下させた上で、支持基板71を引き剥がすことにより、分離することができる。この場合において、剥離温度は、接続部材32等の構造部60の構成要素が損傷しないように設定される。
(Separation process of support substrate)
After the step of bonding the
(絶縁層の形成工程)
支持基板71の分離工程の後、図14に示すように、電子部品50及び金属部材61を少なくとも部分的に覆う絶縁層34を形成する。例えば、第1の実施の形態に係る実装基板の製造方法における、絶縁層34を形成する方法と同様の方法により、絶縁層34を形成することができる。
(Step of forming insulating layer)
After the step of separating the
なお、図13に示すように、構造部60が絶縁層34の一部を含んでいる場合は、図14に示すように、構造部60の絶縁層34、電子部品50及び金属部材61の上側D1に、さらに絶縁層34を形成する。
In addition, as shown in FIG. 13, when the
(導電層の形成工程)
絶縁層34を形成した後、図3に示すように、絶縁層34上に位置する第1部分311及び絶縁層34を貫通する第2部分312を含む導電層31を形成する。導電層31は、第1の実施の形態に係る実装基板の製造方法における第1金属層62を形成する方法と同様の方法でシード層及びめっき層を積層することによって形成してもよい。
(Step of forming conductive layer)
After forming the insulating
以上の工程により、図3に示した実装基板10が得られる。本実施形態の実装基板の製造方法においても、金属部材61を設けることにより、電子部品50の発する熱が第1面13の面内方向に逃げ易くなり、より放熱性に優れた実装基板10を提供することができる。
Through the above steps, the mounting
なお、上述した実施の形態に対するいくつかの変形例を説明してきたが、当然に、複数の変形例を適宜組み合わせて適用することも可能である。 Although several modifications of the above-described embodiment have been described, it is of course possible to apply a plurality of modifications in appropriate combination.
10 実装基板
12 基板
13 第1面
14 第2面
15 キャパシタ
17 インダクタ
20 第1貫通孔
21 第2貫通孔
22 第3貫通孔
23 貫通電極
31 導電層
311 第1部分
312 第2部分
32 接続部材
34 絶縁層
34a 第1絶縁層貫通孔
34b 第2絶縁層貫通孔
41 第2面第1導電層
42 第2面無機層
43 第2面第2導電層
50 電子部品
51 本体部
52 電極
60 構造部
61 金属部材
62 第1金属層
63 第2金属層
71 支持基板
73 支持面
81 導電性ペースト
10 Mounting
Claims (10)
前記支持面上に位置する構造部と、
前記構造部に面する第1面及び前記第1面の反対側に位置する第2面を有し、前記構造部に接合されている基板と、を備え、
前記構造部は、前記支持基板の側に露出した電極を有する電子部品と、前記電子部品に対して前記基板の前記第1面と平行な方向に位置し、且つ10μm以上の厚さを有する金属部材と、を含み、
前記構造部は、前記基板の前記第1面の法線方向に沿って見た場合に前記金属部材と前記電子部品との間に位置する絶縁層を含み、
前記構造部は、前記絶縁層を貫通し、導電性を有する接続部材を含む、構造体。 a support substrate having a support surface;
a structure located on the support surface;
a substrate having a first surface facing the structure and a second surface opposite to the first surface, and bonded to the structure;
The structural part comprises an electronic component having an electrode exposed on the side of the supporting substrate, and a metal positioned in a direction parallel to the first surface of the substrate with respect to the electronic component and having a thickness of 10 μm or more. including a member and
the structural portion includes an insulating layer positioned between the metal member and the electronic component when viewed along the normal direction of the first surface of the substrate;
The structural body, wherein the structural portion includes a conductive connecting member penetrating through the insulating layer.
前記支持面上に位置する構造部と、
前記構造部に面する第1面及び前記第1面の反対側に位置する第2面を有し、前記構造部に接合されている基板と、を備え、
前記構造部は、前記支持基板の側に露出した電極を有する電子部品と、前記電子部品に対して前記基板の前記第1面と平行な方向に位置し、且つ10μm以上の厚さを有する金属部材と、を含み、
前記構造部は、前記支持基板の前記支持面上に位置し、前記基板の前記第1面の法線方向に沿って見た場合に前記電子部品及び前記金属部材に重なる絶縁層を含む、構造体。 a support substrate having a support surface;
a structure located on the support surface;
a substrate having a first surface facing the structure and a second surface opposite to the first surface, and bonded to the structure;
The structural part comprises an electronic component having an electrode exposed on the side of the supporting substrate, and a metal positioned in a direction parallel to the first surface of the substrate with respect to the electronic component and having a thickness of 10 μm or more. including a member and
The structural section is located on the support surface of the support substrate and includes an insulating layer overlapping the electronic component and the metal member when viewed along the normal direction of the first surface of the substrate . structure.
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2021127724A JP7245452B2 (en) | 2017-07-05 | 2021-08-03 | Mounting substrate and mounting substrate manufacturing method |
JP2023039105A JP2023072028A (en) | 2017-07-05 | 2023-03-13 | Structure |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017132166A JP6928896B2 (en) | 2017-07-05 | 2017-07-05 | Mounting board and manufacturing method of mounting board |
JP2021127724A JP7245452B2 (en) | 2017-07-05 | 2021-08-03 | Mounting substrate and mounting substrate manufacturing method |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017132166A Division JP6928896B2 (en) | 2017-07-05 | 2017-07-05 | Mounting board and manufacturing method of mounting board |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2023039105A Division JP2023072028A (en) | 2017-07-05 | 2023-03-13 | Structure |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2021184487A JP2021184487A (en) | 2021-12-02 |
JP7245452B2 true JP7245452B2 (en) | 2023-03-24 |
Family
ID=65359413
Family Applications (3)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017132166A Active JP6928896B2 (en) | 2017-07-05 | 2017-07-05 | Mounting board and manufacturing method of mounting board |
JP2021127724A Active JP7245452B2 (en) | 2017-07-05 | 2021-08-03 | Mounting substrate and mounting substrate manufacturing method |
JP2023039105A Pending JP2023072028A (en) | 2017-07-05 | 2023-03-13 | Structure |
Family Applications Before (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017132166A Active JP6928896B2 (en) | 2017-07-05 | 2017-07-05 | Mounting board and manufacturing method of mounting board |
Family Applications After (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2023039105A Pending JP2023072028A (en) | 2017-07-05 | 2023-03-13 | Structure |
Country Status (1)
Country | Link |
---|---|
JP (3) | JP6928896B2 (en) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2020185020A1 (en) | 2019-03-12 | 2020-09-17 | 에스케이씨 주식회사 | Loading cassette for substrate including glass and substrate loading method to which same is applied |
US11652039B2 (en) | 2019-03-12 | 2023-05-16 | Absolics Inc. | Packaging substrate with core layer and cavity structure and semiconductor device comprising the same |
JP7254930B2 (en) | 2019-03-12 | 2023-04-10 | アブソリックス インコーポレイテッド | Packaging substrate and semiconductor device including the same |
JP7087205B2 (en) | 2019-03-29 | 2022-06-20 | アブソリックス インコーポレイテッド | Packaging glass substrate for semiconductors, packaging substrate for semiconductors and semiconductor devices |
EP3905323A4 (en) * | 2019-08-23 | 2022-10-19 | Absolics Inc. | Packaging substrate and semiconductor device comprising same |
CN114038760A (en) * | 2021-09-17 | 2022-02-11 | 珠海越亚半导体股份有限公司 | Package substrate based on molding process and manufacturing method thereof |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004241660A (en) | 2003-02-06 | 2004-08-26 | Nec Electronics Corp | Semiconductor device, and manufacturing method thereof |
WO2008056499A1 (en) | 2006-11-06 | 2008-05-15 | Nec Corporation | Semiconductor device and method for manufacturing same |
JP2013038374A (en) | 2011-01-20 | 2013-02-21 | Ibiden Co Ltd | Wiring board and manufacturing method of the same |
JP5462404B1 (en) | 2013-09-12 | 2014-04-02 | 太陽誘電株式会社 | Component embedded substrate and core substrate for component embedded substrate |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS4967946U (en) * | 1972-09-25 | 1974-06-13 | ||
JP5493660B2 (en) * | 2009-09-30 | 2014-05-14 | 日本電気株式会社 | Functional element built-in substrate, manufacturing method thereof, and electronic device |
-
2017
- 2017-07-05 JP JP2017132166A patent/JP6928896B2/en active Active
-
2021
- 2021-08-03 JP JP2021127724A patent/JP7245452B2/en active Active
-
2023
- 2023-03-13 JP JP2023039105A patent/JP2023072028A/en active Pending
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004241660A (en) | 2003-02-06 | 2004-08-26 | Nec Electronics Corp | Semiconductor device, and manufacturing method thereof |
WO2008056499A1 (en) | 2006-11-06 | 2008-05-15 | Nec Corporation | Semiconductor device and method for manufacturing same |
JP2013038374A (en) | 2011-01-20 | 2013-02-21 | Ibiden Co Ltd | Wiring board and manufacturing method of the same |
JP5462404B1 (en) | 2013-09-12 | 2014-04-02 | 太陽誘電株式会社 | Component embedded substrate and core substrate for component embedded substrate |
Also Published As
Publication number | Publication date |
---|---|
JP2021184487A (en) | 2021-12-02 |
JP6928896B2 (en) | 2021-09-01 |
JP2023072028A (en) | 2023-05-23 |
JP2019016672A (en) | 2019-01-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP7245452B2 (en) | Mounting substrate and mounting substrate manufacturing method | |
CN107112297B (en) | Printed circuit board, semiconductor device, method for manufacturing printed circuit board, and method for manufacturing semiconductor device | |
JP2022133310A (en) | Through electrode substrate and manufacturing method of the same, and mounting substrate | |
JP5248084B2 (en) | Silicon interposer, package for semiconductor device using the same, and semiconductor device | |
JP2006019368A (en) | Interposer, its manufacturing method, and semiconductor device | |
JP6267803B2 (en) | Wiring board, electronic device and electronic module | |
JP7207461B2 (en) | Through electrode substrate, mounting substrate provided with through electrode substrate, and method for manufacturing through electrode substrate | |
TW201027697A (en) | Mount board and semiconductor module | |
WO2019111966A1 (en) | Wiring board, semiconductor device, and wiring board production method | |
JP2015185820A (en) | Wiring board and electronic apparatus | |
JP2014127678A (en) | Wiring board and electronic device | |
TW201517224A (en) | Semiconductor device and method of manufacturing the same | |
JP6378616B2 (en) | Printed wiring board with built-in electronic components | |
TWI380419B (en) | Integrated circuit package and the method for fabricating thereof | |
JP6325346B2 (en) | Wiring board, electronic device and electronic module | |
JP7182084B2 (en) | Penetration electrode substrate and manufacturing method thereof | |
JP2016092018A (en) | Wiring board, electronic device and electronic module | |
KR101101432B1 (en) | Fabrication method of semiconductor device and semiconductor device using the same | |
JP7405183B2 (en) | Wiring board, mounting board including wiring board, and method for manufacturing wiring board | |
JP2015012157A (en) | Wiring board and electronic device | |
JP6267068B2 (en) | Wiring board, electronic device and electronic module | |
JP7174046B2 (en) | Substrates for mounting electronic elements, electronic devices and electronic modules | |
KR101011931B1 (en) | Semiconductor device and fabricating?method thereof | |
JP2012178481A (en) | Wiring board and manufacturing method thereof |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210804 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20210804 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20220819 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20221013 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20230210 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20230223 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7245452 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |