JP3157733B2 - 集積回路内蔵大電力モノリシック半導体装置の検査方法 - Google Patents

集積回路内蔵大電力モノリシック半導体装置の検査方法

Info

Publication number
JP3157733B2
JP3157733B2 JP00633897A JP633897A JP3157733B2 JP 3157733 B2 JP3157733 B2 JP 3157733B2 JP 00633897 A JP00633897 A JP 00633897A JP 633897 A JP633897 A JP 633897A JP 3157733 B2 JP3157733 B2 JP 3157733B2
Authority
JP
Japan
Prior art keywords
inspection
needle
ipd
pads
power
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP00633897A
Other languages
English (en)
Other versions
JPH10209234A (ja
Inventor
宏 谷田
Original Assignee
松下電子工業株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 松下電子工業株式会社 filed Critical 松下電子工業株式会社
Priority to JP00633897A priority Critical patent/JP3157733B2/ja
Publication of JPH10209234A publication Critical patent/JPH10209234A/ja
Application granted granted Critical
Publication of JP3157733B2 publication Critical patent/JP3157733B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Measuring Leads Or Probes (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、集積回路を内蔵し
た大電力モノリシック半導体装置の検査方法に関するも
のである。
【0002】
【従来の技術】以下に、従来の集積回路内蔵大電力モノ
リシック半導体装置(以下、IPDと称す)の検査方法
について説明する。従来、電源機器、モーター制御機器
等、大電力を制御する機器では、直接大電力を制御する
半導体装置(以下、パワーデバイスと称す)と、パワー
デバイスを制御する集積回路半導体装置(以下、ICと
称す)とで構成されていたが、近年の半導体集積化技術
の大幅な進歩に伴い、パワーデバイスとICをモノリシ
ックで形成した半導体装置、すなわちIPDが開発され
ている。IPDはモノリシックで形成されるため、シス
テムの小型化、外付け部品点数の低減によるコスト低
減、内蔵保護機能のリアルタイム制御による高信頼性と
いった特徴がある。
【0003】例えばIPDの代表的デバイスであるスイ
ッチング電源制御用IPD(以下、電源用IPDと称
す)の機能としては、発振回路、タイマー機能、二次側
フィードバック回路あるいはソフトスタートといったス
イッチング電源制御に必要とする機能の他、過電流、過
電圧、過熱といった各種保護機能が内蔵されている。こ
のようなIPDの機能、あるいは一般的な電気的特性の
うち、過電流検出、パワーデバイス部(以下、パワー部
と称す)の抵抗成分(以下、オン抵抗と称す)は、パワ
ー部に大電流が流れる電気的特性であり、これらはパワ
ー部をオン状態にするために、IC部を動作させなが
ら、アンペア単位の電流領域の電気的特性を測定し検査
する必要がある。
【0004】以下に、従来のIPDの検査方法の一例と
して、電源用IPDのウエハ状態における過電流検出検
査方法について説明する。図8は過電流検出の検査回路
図であり、301はウエハ状態での電源用IPD、30
2,304は出力端子であるソース端子,ドレイン端
子、303はIC部のGND(グラウンド)端子、30
5はIC部を制御するための外部電源、310は外部電
源、311は負荷、312はピークホールド回路であ
る。図9は図8の過電流検出の検査波形図であり、電源
用IPD301のパワー部が横型電界効果トランジスタ
(以下、横型MOSと称す)の場合のドレイン電流波形
を示し、図10は同じくパワー部が横型MOSの場合の
過電流検出の検査方法を示す図である。
【0005】図8の電源用IPD301のパワー部が横
型MOSの場合には、その出力端子はソース端子302
およびドレイン端子304で構成されており、外部電源
310のマイナス(−)側に、ソース端子302および
IC部のGND端子303を接続し、外部電源310の
プラス(+)側に、インダクタンスあるいは抵抗で形成
される負荷311を接続し、さらにドレイン端子304
を接続する。すなわち検査試料となるIPD301は負
荷311に対して、ローサイド側に位置させる。
【0006】図9は負荷311がインダクタンスの場合
の過電流測定検査波形を示しており、例えば、発振周波
数100kHz,最大デューティ比60%とすると、外
部電源310のドレイン側(プラス側)の電圧値を上昇
させると、電流のピーク値がある一定値のままデューテ
ィ比が減少する(図9の実線から破線への移動で示
す)。この時の電流のピーク値が過電流値であり、この
値をピークホールド回路309、およびテスタ等により
測定する。
【0007】図10はこの従来の検査方法における検査
探針(以下、ニードルと称す)の接続状態を示す。図1
0において、101〜104はパワー部を構成する横型
MOS、105はドレインパッド、106はソースパッ
ド、108はニードル、109はIC部、110はIC
部109のGNDに接続するパッド、111はIC部1
09を制御する入力信号を供給するパッドである。
【0008】従来の検査方法では、過電流検出の際、図
10に示すように、パワー部を構成する横型MOS10
1〜104における全てのドレインパッド105に、共
通に電気的接続したニードル108を接続するととも
に、同様に全てのソースパッド106にも、共通に電気
的接続したニードル108を接続している。ドレインパ
ッド105に接続された複数のニードル108は共通に
接続され、図8に示す負荷311を介して外部電源31
0のプラス(+)側に接続され、ソースパッド106に
接続された複数のニードル108は共通に接続され、図
8に示す外部電源310のマイナス(−)側に接続され
る。この接続状態は、パワー部のオン抵抗の検査時も同
様である。
【0009】
【発明が解決しようとする課題】上記従来の構成では、
以下のような課題改善が要求されている。IPDは前述
のように、過電流検出、パワー部のオン抵抗の検査時、
IC部を動作させた状態で、パワー部にアンペア単位の
大電流を流す必要がある。このとき、素子をパッケージ
に組み込んだ状態とは異なり、ウエハ状態では各パッド
部分にニードルを電気的接続するため、GNDラインが
低抵抗で共通にならない、あるいはニードルより電気的
に接続される配線等により、大電流を流す状態におい
て、IC部へのノイズ影響が発生する。
【0010】例えば、ウエハ検査のみに使用される、過
熱保護回路の検査パッドに電気的に接続されたニードル
より入りこむノイズは、常温においても、過熱保護回路
を電気的に過熱状態に変化させ、パワー部をオフの状態
にする。このような外部からのノイズによるIC部の誤
動作により、過電流検出、パワー部のオン抵抗等の検査
ができなくなる。
【0011】また、大電流を流すことによりニードル一
本当たりに占める電流値が増加し、このためニードルが
磨耗する。このとき、複数個存在するパワー部の動作が
アンバランスとなるため、それぞれのパワー部に電気的
に接続されたニードルに流れる電流値も多少の差を生ず
る。これらの電流値差の発生箇所は各チップにより異な
るため、複数個存在するパワー部の中から、電流値の多
いパワー部を特定することは不可能である。したがっ
て、磨耗の激しいニードルも特定できないため、ニード
ルの交換が容易ではない。
【0012】また、IPDの場合、チップの電極とパッ
ケージのリードを電気的に接続させるワイヤーの本数が
多くなるため、一般的にワイヤーの材質はAgである。
一般的に単体のパワーデバイスのワイヤーとして使用さ
れるAlワイヤーに対して、Agワイヤーはその径を小
さくすることができるため、電極パッドも小さく設計し
ている。したがって、ニードルも電極パッドのサイズに
応じた小さい径のものを使用しなくてはならず、ニード
ルの磨耗は著しく速い。逆にニードルの径を大きくすれ
ば、ニードルの電流容量は増大し磨耗は遅くなるが、そ
の分電極パッドのサイズを大きくする必要があり、チッ
プサイズの増大さらにはコストアップといった大きな課
題を生じることとなる。さらに、過電流検出、パワー部
のオン抵抗の検査は、IPDの検査内容の中で歩留まり
を決定する重要な項目の一つである。したがって、これ
らの項目の不良品をウエハ状態の検査で除去すること
が、不具合素子をパッケージに組み込むためにかかる不
要な費用の損失を低減することに結びつく。すなわち、
パッケージの検査による歩留まりを向上させ、コストの
低減をさせるには、上記のような過電流検出、パワー部
のオン抵抗を精度良くウエハ検査で行う必要がある。
【0013】本発明の目的は、上記従来の課題を解決す
るもので、過電流検出検査やパワー部のオン抵抗の検査
等、IC部を動作させた状態でパワー部に大電流を流す
ウエハ検査において、大電流によるIC部へのノイズの
影響を抑えて精度の良い検査を行うとともに、摩耗の著
しいニードルを特定してニードルの交換を容易にするI
PDの検査方法を提供することである。
【0014】さらに、本発明の他の目的は、チップサイ
ズの増大を抑えながら、ニードルの摩耗を低減すること
のできるIPDの検査方法を提供することである。
【0015】
【課題を解決するための手段】請求項1記載のIPDの
検査方法は、同一半導体チップ上に、パッドを有する構
成要素を複数並列に配置した大電力制御部(パワー部)
と、このパワー部を制御する集積回路部(IC部)とを
備えたIPDを、ウエハ状態においてIC部を動作させ
ながらパワー部の構成要素のパッドに検査探針(ニード
ル)を電気的接続して大電流を流して電気的検査をする
際、ニードルを複数のうちの一部の構成要素のパッドに
電気的接続して電気的検査を行い、その検査結果を、ニ
ードルを全部の構成要素のパッドに電気的接続したとき
の検査結果に換算することを特徴とする。
【0016】この検査方法により、IPDにおける過電
流検出、パワー部のオン抵抗の検査のように、IC部を
動作させた状態で、パワー部にアンペア単位の大電流を
流すウエハ検査において、パッケージにおける検査と同
様、IC部へのノイズ影響が発生することなく精度の良
い測定値を得ることができる。その結果、パッケージ検
査における歩留まり向上が可能となり、パッケージ組立
て工程における損失が低減されるため、コスト低減が可
能となる。また、一部の構成要素のパッドに電気的接続
したニードルに大電流が流れて摩耗が著しくなるため、
磨耗するニードルを特定でき、ニードルの交換が容易と
なる。
【0017】請求項2記載のIPDの検査方法は、請求
項1記載のIPDの検査方法において、ニードルと電気
的接続する複数のうちの一部の構成要素のパッドを他の
構成要素のパッドよりサイズを大きくしたIPDを用い
ることを特徴とする。このように、ニードルと電気的接
続する複数のうちの一部の構成要素のパッドを他の構成
要素のパッドよりサイズを大きくしたことにより、大き
な径のニードルを使用することができ、ニードルの電流
容量増大による磨耗を低減することができる。なお、サ
イズを大きくするのは一部の構成要素のパッドのみであ
るため、IPDのチップサイズの増大を抑えることがで
きる。
【0018】
【発明の実施の形態】以下、本発明の実施の形態につい
て、図面を参照しながら説明する。図1(a)は本発明
の実施の形態における第1のIPDの検査方法を示す図
であり、図1(b)はその場合の過電流検出回路図であ
る。図1において、107はリードリレーであり、その
他の図10と同一部分には同一符号を付している。
【0019】図1で用いる第1のIPDは、図10と同
様、パッケージに組み込んだときに並列接続される複数
の構成要素である横型MOS101〜104によりパワ
ー部が構成された電源用IPDであり、横型MOS10
1のドレイン電圧を内蔵のIC部109で検知し、横型
MOS101〜104のゲート電圧を下げる過電流保護
回路を有している。複数の横型MOS101〜104の
それぞれは全く同一のものである。
【0020】この第1のIPDにおける横型MOSのブ
レークダウン電圧およびリーク電流の検査は、全ての横
型MOS101〜104について測定する必要がある。
例えば、AC220V等のワールドワイドタイプの電源
用IPDはブレークダウン電圧が700V以上必要であ
り、それを保証するために、例えば100μA時の電圧
規格値715V以上、700V時の電流規格値20μA
以下で検査を行う。このとき、図7のような検査方法に
おいて、まず横型MOS101、つぎに横型MOS10
2というように横型MOSを1個ずつ順に検査する方法
と、検査設備(以下、テスタと称す)内部のマトリック
スリレーを切り替える方法とが考えられる。しかしなが
ら、前者は特にブレークダウン電圧測定時には、電源の
切り替えに時間が必要であり、検査時間の長時間化が懸
念される。また、後者はドレインパッドからテスタ内部
の電源間に存在する浮遊のインダクタンスのため波形が
乱れ、測定精度が低下する。したがって、ニードル10
8の近傍で横型MOSのドレインパッド105を共通に
電気的接続する必要がある。
【0021】すなわち、図1(a)では、ブレークダウ
ン電圧およびリーク電流の検査時には、リードリレー1
07をオンの状態にして、横型MOS101〜104の
すべてのドレインパッド105をニードル108の近傍
で電気的に同一にするとともに、すべてのソースパッド
106をニードル108の近傍で電気的に同一にし、す
べての横型MOS101〜104のブレークダウン電圧
およびリーク電流の検査を一度に行う。リードリレー1
07には、横型MOSのブレークダウン電圧以上、例え
ば1500Vの耐圧のリレーを用いる。
【0022】つぎに、過電流値の検出検査の場合には、
リードリレー107をオフの状態にして、図1(b)の
検出回路を実現し、内蔵のIC部109と電気的に接続
されている横型MOS101のみの過電流値の測定を行
い、その測定値を基に全体の過電流値に換算する。以
下、この方法について詳しく説明する。パワー部の複数
の横型MOS101〜104は、パッケージに組み込ん
だときに並列接続される。この並列に接続されたデバイ
ス全体のオン抵抗をRonとすると、ドレイン・ソース間
電圧Vd は、ドレイン・ソース間に流れる電流値をId
とし、 Vd =Ron×Id の関係式で示される。ただし、オン抵抗は電流値に依存
するため、Id 電流時のオン抵抗をRonで示すものとす
る。
【0023】したがって、内蔵のIC部109で過電流
と判断する電圧をVdpとすると、 Vdp=Ron(Idp)×Idp が成り立つ。ここで、Idpは過電流値を示し、その時の
オン抵抗をRon(Idp)とする。図1のように、全く同
一の横型MOS101〜104から構成されるパワー部
を有するIPDにおいては、IC部109と電気的に接
続されている横型MOS101のみの過電流値I
dp1 は、その時のオン抵抗値Ron(Idp1 )と、 Vdp=Ron(Idp1 )×Idp1 の関係式がある。ここで、同一の横型MOS101〜1
04をn個とすると、 n=Ron(Idp1 )/Ron(Idp) Idp=n×Idp1 となり、1個の横型MOS101のみの過電流値Idp1
を測定することにより、全体の過電流値Idpに換算する
ことが可能である。
【0024】このように、過電流値の検査時は、リード
リレー107をオフの状態にし、内蔵のIC部109と
電気的に接続されている横型MOS101のみの過電流
値の測定を行う。この過電流値の測定は、従来同様、図
8のような検査回路を用いて、図9の負荷311(図
8)がインダクタンスの場合の過電流測定検査波形に示
すように、例えば、発振周波数100kHz,最大デュ
ーティ比60%とすると、外部電源310のドレイン側
(プラス側)の電圧値を上昇させると、電流のピーク値
がある一定値のままデューティ比が減少する(図9の実
線から破線への移動で示す)。この時の電流のピーク値
が過電流値であり、この値をピークホールド回路30
9、およびテスタ等により測定して、横型MOS101
のみの過電流値Idp1 を求め、さらに、上述のように全
体の過電流値Idpに換算する。
【0025】図2(a)は本発明の実施の形態における
第2のIPDの検査方法を示す図であり、図2(b)は
その場合の過電流検出回路図である。図2において、2
01〜204はパワー部を構成する横型MOS、205
はドレインパッド、206はソースパッド、207はセ
ンスMOS、208はセンス抵抗、209はIC部、2
10はIC部209のGNDに接続するパッド、211
はIC部209を制御する入力信号を供給するパッドで
あり、107,108は図1同様、それぞれリードリレ
ー,ニードルである。
【0026】図2で用いる第2のIPDは、パッケージ
に組み込んだときに並列接続される複数の横型MOS2
01〜204によりパワー部が構成された電源用IPD
であり、横型MOS201にセンスMOS207を有
し、センスMOS207に流れるセンス電流からセンス
抵抗208により電圧変換し、過電流保護をかけてい
る。したがって、横型MOS202〜204は同一であ
るが、センスMOS207を有する横型MOS201
は、他の横型MOS202〜204と比較し、ゲート幅
がセンスMOS207を有している分短くなっている。
【0027】この第2のIPDのウエハ状態における検
査においても、前述の第1のIPDの場合と同様、ブレ
ークダウン電圧およびリーク電流の検査時には、リード
リレー107をオンの状態にして、すべての横型MOS
201〜204のブレークダウン電圧およびリーク電流
の検査を一度に行う。また、過電流値の検査時には、リ
ードリレー107をオフの状態にし、横型MOS201
のみの過電流値の測定を行い、全体の過電流値に換算す
る。この換算式が第1のIPDの場合とは異なるので、
以下に説明する。
【0028】センスMOS207を有する横型MOS2
01は、他の横型MOS202〜204と比較し、ゲー
ト幅がセンスMOS207を有している分短くなる。し
たがって、センスMOS207のゲート幅をWg(sen)
センスMOS207を有する横型MOS201のゲート
幅をWg1、デバイス全体のゲート幅をWg 、デバイス全
体の過電流値をIdp、横型MOS201のみ動作させた
ときの過電流値をIdp 1 とすると、 Idp:Idp1 =(Wg +Wg(sen)):(Wg1
g(sen)) の関係がある。これより、 Idp=Idp1 ×(Wg +Wg(sen))/(Wg1
g(sen)) の関係式が成り立ち、センスMOS207を有する横型
MOS201のみの過電流値Idp1 を測定することによ
って、デバイスの過電流値Idpに換算できる。なお、前
述した第1のIPDの場合には、上記式において、W
g(sen)=0、n×W g1=Wg としたことになる。
【0029】つぎに、第1および第2のIPDにおける
パワー部のオン抵抗の検査方法について説明する。図3
はオン抵抗の検査回路図であり、301は検査対象であ
るウエハ状態でのIPD、302,304は出力端子で
あるソース端子,ドレイン端子、303はIC部のGN
D(グラウンド)端子、305はIC部を制御するため
の外部電源、306は外部電源、307は抵抗負荷、3
08は電流計、309は電圧計である。また、図4はオ
ン抵抗の検査波形図であり、ドレイン・ソース間電圧を
示す。
【0030】第1のIPDを検査対象のIPD301と
し、デバイス全体のオン抵抗Ronを検査する場合も、過
電流値の検査の場合と同様、リードリレー107をオフ
の状態にし、横型MOS101のみに電流を流す。そし
て、横型MOS101のオン時の抵抗成分であるドレイ
ン・ソース間電圧Vd1(図4)を測定し、横型MOS1
01のオン抵抗を求める。デバイス全体のゲート幅と、
横型MOS101のゲート幅との比により、横型MOS
101のオン抵抗からデバイス全体のオン抵抗Ronを換
算する。第2のIPDのオン抵抗Ronを検査する場合も
同様である。
【0031】以上のようにこの実施の形態によれば、過
電流検出、パワー部のオン抵抗の検査のように、IC部
109,209を動作させた状態で、パワー部にアンペ
ア単位の大電流を流す検査においては、リードリレー1
07をオフに切り替えて、横型MOS101,201の
みに電流を流すことにより、パッケージにおける検査と
同様、ウエハ検査においても、IC部109,209へ
のノイズ影響が発生することなく精度の良い測定値を得
ることができる。このことにより、パッケージ検査にお
ける歩留まり向上が可能となり、パッケージ組立て工程
における損失が低減されるため、コスト低減が可能とな
る。
【0032】また、リードリレー107をオフにしたと
きには、横型MOS101,201のパッド(105・
106,205・206)と電気的に接続されているニ
ードル108にのみ電流が流れることとなり、このニー
ドル108が最も磨耗、酸化が激しくなる。このように
磨耗の激しいニードルを特定でき、ニードルの交換が容
易となる。
【0033】なお、上記実施の形態では、過電流および
オン抵抗の測定時に電流を流す横型MOSを1個の横型
MOS101,201のみとしたが、1個に限らず、I
C部109への影響が少なく、ニードル108の交換を
容易にできる個数であればよく、また、この個数は電流
値のトータルが数100mA以下となるように設定する
のが適当である。これは、リードリレー107の位置を
変更することで容易に実現できる。
【0034】また、図5に示すように、例えば第1のI
PDにおいて、過電流およびオン抵抗の測定時に電流を
流す横型MOS101のドレインパッド501およびソ
ースパッド502のみボンディングパッドサイズを大き
くし、それに接続するニードル503および504の径
を大きくすることにより、横型MOS101に接続され
るニードル503および504の電流容量増大による磨
耗を低減し、寿命を長くすることができる。従来のパッ
ケージ品において、ボンディングパッドとパッケージの
リード間を電気的に接続するワイヤには、例えば直径3
0μmのAgワイヤを使用し、パッドサイズは100μ
m×100μmのサイズである。したがって、ニードル
の直径はパッドサイズの約半分の60μm必要であり、
その電流容量は350mAである。そこで、過電流およ
びオン抵抗の測定時に電流を流すドレイン,ソースパッ
ド501,502のパッドサイズを200μm×200
μmとし、それに接続されるニードル503および50
4として従来の2倍の径を持つ直径120μmのニード
ルを使用することにより、ニードルの寿命は、図6に示
すように、従来に比べて約4倍となり、大きな効果があ
った。なお、図5では、パッドサイズを大きくするのは
過電流およびオン抵抗の測定時に電流を流す横型MOS
101のパッドのみであるため、チップサイズ増大への
影響は極めて小さい。
【0035】
【発明の効果】以上のように本発明によれば、同一半導
体チップ上に、パッドを有する構成要素を複数並列に配
置した大電力制御部(パワー部)と、このパワー部を制
御する集積回路部(IC部)とを備えたIPDを、ウエ
ハ状態においてIC部を動作させながらパワー部の構成
要素のパッドに検査探針(ニードル)を電気的接続して
大電流を流して電気的検査をする際、ニードルを複数の
うちの一部の構成要素のパッドに電気的接続して電気的
検査を行い、その検査結果を、ニードルを全部の構成要
素のパッドに電気的接続したときの検査結果に換算する
ことにより、IPDにおける過電流検出、パワー部のオ
ン抵抗の検査のように、IC部を動作させた状態で、パ
ワー部にアンペア単位の大電流を流すウエハ検査におい
て、パッケージにおける検査と同様、IC部へのノイズ
影響が発生することなく精度の良い測定値を得ることが
できる。その結果、パッケージ検査における歩留まり向
上が可能となり、パッケージ組立て工程における損失が
低減されるため、コスト低減が可能となる。また、一部
の構成要素のパッドに電気的接続したニードルに大電流
が流れて摩耗が著しくなるため、磨耗するニードルを特
定でき、ニードルの交換が容易となる。
【0036】また、ニードルと電気的接続する複数のう
ちの一部の構成要素のパッドを他の構成要素のパッドよ
りサイズを大きくしたことにより、大きな径のニードル
を使用することができ、ニードルの電流容量増大による
磨耗を低減することができる。なお、サイズを大きくす
るのは一部の構成要素のパッドのみであるため、IPD
のチップサイズの増大を抑えることができる。
【図面の簡単な説明】
【図1】(a)は本発明の実施の形態における第1のI
PDの検査方法を示す図、(b)はその検査方法におけ
る過電流検出回路図である。
【図2】(a)は本発明の実施の形態における第2のI
PDの検査方法を示す図、(b)はその検査方法におけ
る過電流検出回路図である。
【図3】本発明の実施の形態におけるオン抵抗の検査回
路図である。
【図4】本発明の実施の形態におけるオン抵抗の検査波
形図である。
【図5】本発明の実施の形態において第1のIPDの一
部のドレイン,ソースパッドを大きくした場合の検査方
法を示す図である。
【図6】図5の場合の効果を示す図である。
【図7】ドレインパッドをニードル近傍で電気的に接続
しない検査方法を示す図である。
【図8】従来例における過電流検出の検査回路図であ
る。
【図9】図8の過電流検出の検査波形図である。
【図10】従来例における過電流検出の検査方法を示す
図である。
【符号の説明】
101〜104 横型MOS(横型電界効果トランジ
スタ) 105 ドレインパッド 106 ソースパッド 107 リードリレー 108 ニードル(検査探針) 109 IC部 201〜204 横型MOS(横型電界効果トランジ
スタ) 205 ドレインパッド 206 ソースパッド 207 センスMOS 208 センス抵抗 209 IC部 501 ドレインパッド 502 ソースパッド 503,504 ニードル(検査探針)

Claims (2)

    (57)【特許請求の範囲】
  1. 【請求項1】 同一半導体チップ上に、パッドを有する
    構成要素を複数並列に配置した大電力制御部と、この大
    電力制御部を制御する集積回路部とを備えた集積回路内
    蔵大電力モノリシック半導体装置を、ウエハ状態におい
    て前記集積回路部を動作させながら前記大電力制御部の
    前記構成要素のパッドに検査探針を電気的接続して大電
    流を流して電気的検査をする際、 前記検査探針を複数のうちの一部の前記構成要素のパッ
    ドに電気的接続して電気的検査を行い、その検査結果
    を、前記検査探針を全部の前記構成要素のパッドに電気
    的接続したときの検査結果に換算することを特徴とする
    集積回路内蔵大電力モノリシック半導体装置の検査方
    法。
  2. 【請求項2】 検査探針と電気的接続する複数のうちの
    一部の構成要素のパッドを他の前記構成要素のパッドよ
    りサイズを大きくした集積回路内蔵大電力モノリシック
    半導体装置を用いることを特徴とする請求項1記載の集
    積回路内蔵大電力モノリシック半導体装置の検査方法。
JP00633897A 1997-01-17 1997-01-17 集積回路内蔵大電力モノリシック半導体装置の検査方法 Expired - Fee Related JP3157733B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP00633897A JP3157733B2 (ja) 1997-01-17 1997-01-17 集積回路内蔵大電力モノリシック半導体装置の検査方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP00633897A JP3157733B2 (ja) 1997-01-17 1997-01-17 集積回路内蔵大電力モノリシック半導体装置の検査方法

Publications (2)

Publication Number Publication Date
JPH10209234A JPH10209234A (ja) 1998-08-07
JP3157733B2 true JP3157733B2 (ja) 2001-04-16

Family

ID=11635591

Family Applications (1)

Application Number Title Priority Date Filing Date
JP00633897A Expired - Fee Related JP3157733B2 (ja) 1997-01-17 1997-01-17 集積回路内蔵大電力モノリシック半導体装置の検査方法

Country Status (1)

Country Link
JP (1) JP3157733B2 (ja)

Also Published As

Publication number Publication date
JPH10209234A (ja) 1998-08-07

Similar Documents

Publication Publication Date Title
US7960983B2 (en) Circuit for detecting bonding defect in multi-bonding wire
US5909112A (en) Configuration and test process for semiconductor overcurrent detecting circuit
US7339393B2 (en) Gate drive circuit for an insulated gate power transistor
US5381105A (en) Method of testing a semiconductor device having a first circuit electrically isolated from a second circuit
JP2021016246A (ja) パワー半導体モジュール及びその漏れ電流試験方法
US6833722B2 (en) Electronic circuit device with a short circuit switch using transistors and method of testing such a device
JP3157733B2 (ja) 集積回路内蔵大電力モノリシック半導体装置の検査方法
KR100370932B1 (ko) 반도체 장치
JPH11121683A (ja) 半導体集積回路
WO2020217925A1 (ja) 半導体集積回路装置および半導体集積回路装置の検査方法
US5412337A (en) Semiconductor device providing reliable conduction test of all terminals
JP7392533B2 (ja) 検査システム
JP2589876B2 (ja) 半導体集積回路装置
JP2012163466A (ja) 半導体装置
US20010054904A1 (en) Monitoring resistor element and measuring method of relative preciseness of resistor elements
US11892503B2 (en) Semiconductor device and test method of semiconductor device
JP5196222B2 (ja) ゲート耐圧試験装置及び方法
JP2767845B2 (ja) プローブカード
JP3436138B2 (ja) 半導体試験装置用バイアス電源回路
JP2968642B2 (ja) 集積回路装置
JP3132635B2 (ja) 半導体集積回路の試験方法
JPH1090356A (ja) 半導体装置
JP2010223791A (ja) 半導体装置及びその検査方法
JP2009065037A (ja) 半導体集積回路とその検査装置
JP5194585B2 (ja) 半導体装置の試験方法

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080209

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090209

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100209

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees