JP7391326B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP7391326B2
JP7391326B2 JP2019236007A JP2019236007A JP7391326B2 JP 7391326 B2 JP7391326 B2 JP 7391326B2 JP 2019236007 A JP2019236007 A JP 2019236007A JP 2019236007 A JP2019236007 A JP 2019236007A JP 7391326 B2 JP7391326 B2 JP 7391326B2
Authority
JP
Japan
Prior art keywords
lead frame
epitaxial layer
substrate
electrode
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019236007A
Other languages
English (en)
Other versions
JP2021106190A (ja
Inventor
信夫 町田
公平 佐々木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tamura Corp
Novel Crystal Technology Inc
Original Assignee
Tamura Corp
Novel Crystal Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tamura Corp, Novel Crystal Technology Inc filed Critical Tamura Corp
Priority to JP2019236007A priority Critical patent/JP7391326B2/ja
Priority to EP20905852.8A priority patent/EP4084064A4/en
Priority to CN202080090359.6A priority patent/CN114846593A/zh
Priority to PCT/JP2020/047652 priority patent/WO2021132144A1/ja
Priority to US17/788,860 priority patent/US20230034806A1/en
Publication of JP2021106190A publication Critical patent/JP2021106190A/ja
Application granted granted Critical
Publication of JP7391326B2 publication Critical patent/JP7391326B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/49513—Lead-frames or other flat leads characterised by the die pad having bonding material between chip and die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49568—Lead-frames or other flat leads specifically adapted to facilitate heat dissipation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H01L29/8725—Schottky diodes of the trench MOS barrier type [TMBS]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Power Engineering (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Wire Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Die Bonding (AREA)

Description

本発明は、半導体装置に関する。
従来、縦型のショットキーバリアダイオードがリードフレーム上に接続された半導体パッケージが知られている（例えば、特許文献１参照）。
特許文献１に記載のショットキーバリアダイオードは、ＳｉＣ半導体基板と、その上に形成されたＳｉＣエピタキシャル層を有し、ＳｉＣ半導体基板側に設けられた電極が導電接合材を介してリードフレームのパッド部に接続され、ＳｉＣエピタキシャル層側に設けられた電極が導線を介してリードフレームの端子に接続されている。
特許第６５６３０９３号公報
特許文献１によれば、ＧａＮやＧａ２Ｏ３などのＳｉＣとは異なる半導体材料を用いてもよいとされている。しかしながら、ショットキーバリアダイオードの基板がＧａ２Ｏ３などの熱伝導度の低い材料からなる場合、ショットキーバリアダイオードの動作時にエピタキシャル層で発生した熱をリードフレームに効率的に伝えることができないため、放熱性が悪く、ショットキーバリアダイオードの動作に悪影響を及ぼす。
本発明の目的は、基板及びエピタキシャル層の材料にＧａ２Ｏ３系半導体を用いた縦型の半導体素子がリードフレームに実装された半導体装置であって、半導体装置からリードフレームへ効率的に熱を逃がすことのできる半導体装置を提供することにある。
本発明の一態様は、上記目的を達成するために、下記［１］～［８］の半導体装置を提供する。
［１］表面に凸部を有するリードフレームと、Ｇａ２Ｏ３系半導体からなる基板と、前記基板に積層されたＧａ２Ｏ３系半導体からなるエピタキシャル層と、前記基板の前記エピタキシャル層と反対側の面に接続された第１の電極と、前記エピタキシャル層の前記基板と反対側の面に接続され、外周部にフィールドプレート部を有する第２の電極とを有する、前記リードフレーム上にフェイスダウン実装された半導体素子と、を備え、前記半導体素子が前記凸部上に固定され、前記エピタキシャル層の前記フィールドプレート部の外側に位置する外周部が、前記リードフレームの前記凸部が設けられていない部分である平坦部の直上に位置する、半導体装置。
［２］前記第２の電極が導電性接着材を介して前記凸部に電気的に接続され、前記導電性接着材が前記平坦部上の前記外周部の直下に位置する場合、前記外周部と前記外周部の直下に位置する前記導電性接着材との間隔が３μｍ以上であり、前記導電性接着材が前記平坦部上の前記外周部の直下に位置しない場合、前記外周部と前記平坦部との間隔が３μｍ以上である、上記［１］に記載の半導体装置。
［３］前記凸部と前記平坦部が一体である、上記［１］又は［２］に記載の半導体装置。
［４］前記リードフレームが、前記凸部の裏側に凹部を有する、上記［３］に記載の半導体装置。
［５］前記凸部と前記平坦部が電気的に接続された別体である、上記［１］又は［２］に記載の半導体装置。
［６］前記基板が、前記エピタキシャル層と反対側の面に凹部を有し、前記凹部の底面上の前記第１の電極にボンディングワイヤーが接続された、上記［１］～［５］のいずれか１項に記載の半導体装置。
［７］リードフレームと、Ｇａ ２ Ｏ ３ 系半導体からなる基板と、前記基板上のＧａ ２ Ｏ ３ 系半導体からなるエピタキシャル層と、前記基板側に接続された第１の電極と、前記エピタキシャル層側に接続された第２の電極とを有する半導体素子と、を備え、前記半導体素子が、前記リードフレーム上にフェイスダウン実装され、前記エピタキシャル層と前記リードフレームとの間隔が、３μｍ以上であり、前記基板が、前記エピタキシャル層と反対側の面に凹部を有し、前記凹部の底面上の前記第１の電極にボンディングワイヤーが接続された、半導体装置。
［８］リードフレームと、Ｇａ ２ Ｏ ３ 系半導体からなる基板と、前記基板上のＧａ ２ Ｏ ３ 系半導体からなるエピタキシャル層と、前記基板側に接続された第１の電極と、前記エピタキシャル層側に接続された第２の電極とを有する半導体素子と、前記第２の電極の外周部と側面を覆う絶縁体と、を備え、前記半導体素子が、前記リードフレーム上に前記絶縁体に支えられてフェイスダウン実装され、前記第２の電極が導電性接着材を介して前記リードフレームに電気的に接続され、前記エピタキシャル層と前記リードフレームとの間隔が、３μｍ以上である、半導体装置。
本発明によれば、基板及びエピタキシャル層の材料にＧａ２Ｏ３系半導体を用いた縦型の半導体素子がリードフレームに実装された半導体装置であって、半導体装置からリードフレームへ効率的に熱を逃がすことのできる半導体装置を提供することができる。
図１（ａ）、（ｂ）は、第１の実施の形態に係る半導体装置の垂直断面図である。 図２（ａ）、（ｂ）は、ＳＢＤをフェイスダウン実装した場合とフェイスアップ実装した場合の放熱性の違いを評価するために参考例として製造した半導体装置の垂直断面図である。 図３は、図２（ａ）、（ｂ）に示される半導体装置の熱抵抗測定結果を示すグラフである。 図４（ａ）、（ｂ）は、ＳＢＤが封止されたパッケージである半導体装置の全体構成の一例を示す斜視図である。 図５は、第１の実施の形態に係る半導体装置の変形例の垂直断面図である。 図６は、第２の実施の形態に係る半導体装置の垂直断面図である。 図７（ａ）～（ｃ）は、第２の実施の形態に係るＳＢＤのリードフレームへの実装工程の一例を表す垂直断面図である。 図８は、第３の実施の形態に係る半導体装置の垂直断面図である。 図９は、第４の実施の形態に係る半導体装置の垂直断面図である。 図１０は、第５の実施の形態に係る半導体装置の垂直断面図である。 図１１は、第６の実施の形態に係る半導体装置の垂直断面図である。
〔第１の実施の形態〕
本発明の第１の実施の形態では、縦型の半導体素子としてショットキーバリアダイオード（ＳＢＤ）を用いる。
（半導体装置の構造）
図１（ａ）、（ｂ）は、第１の実施の形態に係る半導体装置１の垂直断面図である。半導体装置１は、リードフレーム２０と、リードフレーム２０上にフェイスダウン実装されたＳＢＤ１０とを備える。ＳＢＤ１０は、導電性接着材３０によりリードフレーム２０に固定され、かつ、電気的に接続されている。
図１（ａ）に示される半導体装置１と図１（ｂ）に示される半導体装置１は、導電性接着材３０がリードフレーム２０を覆う範囲において異なる。これについては後述する。
以下、ＳＢＤ１０の各部材についての上下方向は、ＳＢＤ１０の実装状態における上下方向を意味する。例えば、各部材の下面はリードフレーム２０側の面であり、上面はリードフレーム２０と反対側の面である。
リードフレーム２０は、その表面に凸部２００を有する。リードフレーム２０の凸部２００の周りの凸部２００が設けられていない平坦な部分を平坦部２０１とする。半導体装置１のリードフレーム２０においては、凸部２００と平坦部２０１が一体である。リードフレーム２０は、銅、銅系合金などの導電体からなる。
ＳＢＤ１０は、基板１１と、基板１１に積層されたエピタキシャル層１２と、基板１１の上面（エピタキシャル層１２と反対側の面）に接続されたカソード電極１３と、エピタキシャル層１２の下面（基板１１と反対側の面）に接続されたアノード電極１４とを有する。アノード電極１４は導電性接着材３０を介してリードフレーム２０の凸部２００に接続され、カソード電極１３はＡｌなどからなるボンディングワイヤー２１を介してリードフレーム２０のアノード電極１４と電気的に絶縁された部分に接続される。
ＳＢＤ１０においては、アノード電極１４とカソード電極１３との間に順方向バイアスを印加することにより、アノード電極１４とエピタキシャル層１２との界面のショットキー障壁が低下し、アノード電極１４からカソード電極１３へ電流が流れる。一方、アノード電極１４とカソード電極１３との間に逆方向バイアスを印加したときは、アノード電極１４とエピタキシャル層１２との界面のショットキー障壁が高くなり、電流は流れない。
基板１１及びエピタキシャル層１２は、Ｇａ２Ｏ３系半導体からなり、ｎ型ドーパントを含む。このｎ型ドーパントは、Ｓｉ、Ｓｎ等のＩＶ族元素であることが好ましい。基板１１のｎ型ドーパントの濃度は、通常、エピタキシャル層１２のｎ型ドーパントの濃度よりも高い。
ここで、Ｇａ２Ｏ３系半導体は、Ｇａ２Ｏ３、又は、Ａｌ、Ｉｎ等の置換型不純物を含むＧａ２Ｏ３である。Ｇａ２Ｏ３系半導体は単結晶であることが好ましい。また、Ｇａ２Ｏ３系半導体はβ型の結晶であることが好ましい。
以下の表１を用いて、β型のＧａ２Ｏ３（β－Ｇａ２Ｏ３）の特性を他の半導体の特性と比較して説明する。
Figure 0007391326000001
表１に示されるように、Ｇａ２Ｏ３はＳｉ、ＧａＡｓ、ＧａＮ、ＳｉＣと比べてバンドギャップが大きく、半導体素子の材料として用いたときに優れた耐圧が得られることがわかる。一方で、Ｇａ２Ｏ３は熱伝導度が低く、半導体素子の材料として用いたときに放熱性が悪いという問題がある。
このため、本実施の形態に係る半導体装置１においては、ＳＢＤ１０をフェイスダウン実装して、エピタキシャル層１２で生じた熱を厚みのある基板１１を介さずにリードフレーム２０へ逃がせるようにしている。
図２（ａ）、（ｂ）は、ＳＢＤ１０をフェイスダウン実装した場合とフェイスアップ実装した場合の放熱性の違いを評価するために参考例として製造した半導体装置９ａ、９ｂの垂直断面図である。半導体装置９ａにおいてはリードフレーム９０上にＳＢＤ１０がフェイスダウン実装されており、半導体装置９ｂにおいてはリードフレーム９０上にＳＢＤ１０がフェイスアップ実装されている。
図３は、半導体装置９ａ、９ｂの熱抵抗測定結果を示すグラフである。図３は、半導体装置９ａの方が半導体装置９ｂよりも熱容量の大きさに対する熱抵抗の大きさが格段に小さく、ＳＢＤ１０がフェイスダウン実装された半導体装置９ａの方が放熱性に優れていることを示している。
また、Ｇａ２Ｏ３系半導体のバンドギャップが大きいために、Ｇａ２Ｏ３系半導体からなるエピタキシャル層１２の内部の電界強度は、他の半導体からなるエピタキシャル層と比較して大きい。このため、本実施の形態に係る半導体装置１においては、ＳＢＤ１０のアノード電極１４にフィールドプレート部１４０を設けることにより、特に電界の集中しやすいアノード電極１４の端部周辺の電界を分散させて、耐圧の低下を抑えている。
ここで、ＳＢＤ１０のアノード電極１４のフィールドプレート部１４０は、アノード電極１４の外周部の絶縁膜１５に乗り上げた部分であり、フィールドプレート部１４０の長さＬは、例えば、３～６０μｍである。絶縁膜１５は、エピタキシャル層１２の下面上のアノード電極１４の周りに設けられたＳｉＯ２などからなる絶縁膜であり、フィールドプレート部１４０とエピタキシャル層１２との間には絶縁膜１５が存在する。絶縁膜１５の厚さは、例えば、１００～１００００ｎｍである。フィールドプレート部１４０の外周部と側面は、ポリイミド、プラズマＳｉＮあるいはプラズマＳｉＯなどからなる絶縁体１６に覆われている。
しかしながら、ＳＢＤ１０に逆バイアス電圧を印加したときには、エピタキシャル層１２の下方に位置する導電性接着材３０やリードフレーム２０から生じる電界によりエピタキシャル層１２の表面に電荷が集まり（電界効果）、エピタキシャル層１２と導電性接着材３０やリードフレーム２０との距離が近すぎると、ＳＢＤ１０の耐圧に影響を及ぼすほどエピタキシャル層１２の表面の電界強度が高くなる。
このため、本実施の形態に係る半導体装置１においては、ＳＢＤ１０がリードフレーム２０の凸部２００上に乗り上げるように固定され、エピタキシャル層１２のフィールドプレート部１４０の外側に位置する外周部１２０が、リードフレーム２０の凸部２００が設けられていない部分である平坦部２０１の直上に位置する。これによって、外周部１２０と導電性接着材３０やリードフレーム２０との距離を大きくして、電界効果によるＳＢＤ１０の耐圧の低下を抑えている。
ここで、図１（ａ）に示されるように、外周部１２０の直下の平坦部２０１上に導電性接着材３０が存在する場合の、外周部１２０とその直下に位置する導電性接着材３０との間隔をＤ１とし、図１（ｂ）に示されるように、外周部１２０の直下に導電性接着材３０が存在しない場合の、外周部１２０と平坦部２０１との間隔をＤ２とする。電界効果によるＳＢＤ１０の耐圧の低下をより効果的に抑えるためには、これらの間隔Ｄ１と間隔Ｄ２は、いずれも３μｍ以上であることが好ましい。
基板１１の厚さは、例えば、３０～７００μｍである。また、エピタキシャル層１２の厚さは、例えば、０．４～５０μｍである。
カソード電極１３は、ＴｉなどのＧａ２Ｏ３系半導体とオーミック接合を形成可能な金属からなる。カソード電極１３は、異なる金属膜を積層した多層構造、例えば、Ｔｉ／Ｎｉ／Ａｕ又はＴｉ／Ａｌ、を有してもよい。多層構造を有する場合、基板１１と接触する層がＧａ２Ｏ３系半導体とオーミック接合を形成可能な金属からなる。
アノード電極１４は、Ｍｏ、Ｐｔ、Ｎｉなどの金属からなる。アノード電極１４は、異なる金属膜を積層した多層構造、例えば、Ｍｏ／Ａｌ、Ｐｔ／Ａｕ、Ｎｉ／Ａｕ、Ｎｉ／Ｔｉ／Ａｕ又はＰｔ／Ａｌなど、を有してもよい。また、導電性接着材３１がはんだであるなどの場合、Ｍｏ／Ａｌ、Ｐｔ／Ａｕ、Ｎｉ／Ａｕ、Ｎｉ／Ｔｉ／Ａｕ又はＰｔ／Ａｌの上層にＴＩ／Ｎｉ／Ａｕなどを積層することが好ましい。
導電性接着材３０としては、例えば、ナノ銀ペーストや、はんだ（例えばＡｕ－Ｓｎ低融点はんだ）などが用いられる。特に、高温環境下における信頼性に優れるナノ銀ペーストが導電性接着材３０として好ましい。なお、導電性接着材３０はアノード電極１４に接続されるが、フィールドプレート部１４０には接触しなくてもよい。すなわち、導電性接着材３０とフィールドプレート部１４０の間に隙間が存在してもよい。また、凸部２００の側部は導電性接着材３０に接していなくてもよい。すなわち、凸部２００をアノード電極１４に電気的に接続させるために、凸部２００の上部が導電性接着材３０に接していればよい。
図４（ａ）、（ｂ）は、ＳＢＤ１０が封止されたパッケージである半導体装置１の全体構成の一例を示す斜視図である。図４（ｂ）は、後述するモールド樹脂２２の図示を省略した図である。この例においては、リードフレーム２０は、パッド部２０ａと、パッド部２０ａと電気的に接続された端子部２０ｂと、パッド部２０ａと絶縁された端子部２０ｃとを有する。
ＳＢＤ１０のアノード電極１４はパッド部２０ａに接続され、ボンディングワイヤー２１は端子部２０ｃに接続されている。また、ＳＢＤ１０が実装されたパッド部２０ａと、端子部２０ｂ、２０ｃのパッド部２０ａ側の端部は、モールド樹脂２２により封止されている。
図５は、第１の実施の形態に係る半導体装置１の変形例である半導体装置２の垂直断面図である。半導体装置２においては、リードフレーム２０の凸部２００がプレス加工により形成される。このため、リードフレーム２０は、凸部２００の裏側に凹部２０２を有する。
〔第２の実施の形態〕
本発明の第２の実施の形態は、リードフレームの構成において第１の実施の形態と異なる。なお、第１の実施の形態と同様の点については、説明を省略又は簡略化する場合がある。
（半導体装置の構造）
図６は、第２の実施の形態に係る半導体装置３の垂直断面図である。半導体装置３は、リードフレーム４０と、リードフレーム４０上にフェイスダウン実装されたＳＢＤ１０とを備える。ＳＢＤ１０は、導電性接着材３０によりリードフレーム４０に固定され、かつ、電気的に接続されている。
半導体装置３においては、リードフレーム４０が導電体４１を凸部として有する。導電体４１は、平坦部であるリードフレーム４１の本体４００とは別体であり、導電性接着材３０により本体４００に固定され、かつ電気的に接続されている。
導電体４１は、導電性接着材３０よりも熱伝導度の高いＣｕなどの材料からなり、典型的には板状の形状を有する。また、リードフレーム４０の本体４００は、第１の実施の形態に係るリードフレーム２０と同様の材料からなる。
なお、導電性接着材３０はアノード電極１４に接続されるが、フィールドプレート部１４０には接触しなくてもよい。すなわち、導電性接着材３０とフィールドプレート部１４０の間に隙間が存在してもよい。また、導電体４１の側部は導電性接着材３０に接していなくてもよい。すなわち、導電体４１をアノード電極１４及びリードフレーム４０に電気的に接続させるために、導電体４１の上部と下部が導電性接着材３０に接していればよい。
図７（ａ）～（ｃ）は、第２の実施の形態に係るＳＢＤ１０のリードフレーム４０への実装工程の一例を表す垂直断面図である。
まず、図７（ａ）に示されるように、導電性接着材３０ａにより導電体４１をリードフレーム４０の本体４００に接続する。ここで、導電性接着材３０ａは導電性接着材３０の一部であり、導電体４１を本体４００に接続するために用いられる。
次に、図７（ｂ）に示されるように、導電性接着材３０ｂにより導電体４１の表面を覆う。ここで、導電性接着材３０ｂは導電性接着材３０の一部であり、ＳＢＤ１０をリードフレーム４０に接続するために用いられる。
次に、図７（ｃ）に示されるように、導電体４１を凸部とするリードフレーム４０にＳＢＤ１０を接続する。なお、導電体４１の本体４００への接続方法及びＳＢＤ１０のリードフレーム４０への接続方法は図７（ａ）～（ｃ）に示す方法に限られず、導電性接着材３０を導電性接着材３０ａと導電性接着材３０ｂに分けて形成する方法も一例に過ぎない。例えば、最初に導電体４１を導電性接着材などを用いてアノード電極１４に接着し、その後、導電体４１が接着されたＳＢＤ１０をリードフレーム４０に導電性接着材などを用いて接着してもよい。
〔第３の実施の形態〕
本発明の第３の実施の形態は、リードフレームに凸部を設けずにエピタキシャル層とリードフレームとの間隔を広げている点において第１の実施の形態と異なる。なお、第１の実施の形態と同様の点については、説明を省略又は簡略化する場合がある。
（半導体装置の構造）
図８は、第３の実施の形態に係る半導体装置４の垂直断面図である。半導体装置４は、リードフレーム５０と、リードフレーム５０上にフェイスダウン実装されたＳＢＤ１０とを備える。ＳＢＤ１０は、導電性接着材３０によりリードフレーム５０に固定され、かつ、電気的に接続されている。
半導体装置４においては、ＳＢＤ１０がリードフレーム５０の平坦部に接続され、ＳＢＤ１０とリードフレーム５０を電気的に接続する導電性接着材３０の厚さを増すことにより、外周部１２０とリードフレーム５０との間隔Ｄ２を広げている。第１の実施の形態に係る半導体装置１と同様に、間隔Ｄ２は３μｍ以上であることが好ましい。
図８に示されるように、絶縁体１６の厚さを増して絶縁体１６によりＳＢＤ１０を支えることにより、リードフレーム５０上でのＳＢＤ１０の安定性を確保しつつ導電性接着材３０を厚くして、距離Ｄ２を広げることができる。この場合、絶縁膜１５の厚さと絶縁体１６の厚さの合計が距離Ｄ２とほぼ等しい。
なお、導電性接着材３０はアノード電極１４に接続されるが、フィールドプレート部１４０には接触しなくてもよい。すなわち、導電性接着材３０とフィールドプレート部１４０の間に隙間が存在してもよい。
〔第４の実施の形態〕
本発明の第４の実施の形態は、基板の上面に凹部が設けられている点において第１の実施の形態と異なる。なお、第１の実施の形態と同様の点については、説明を省略又は簡略化する場合がある。
（半導体装置の構造）
図９は、第４の実施の形態に係る半導体装置５の垂直断面図である。半導体装置５は、リードフレーム２０と、リードフレーム２０上にフェイスダウン実装されたＳＢＤ１０ａとを備える。ＳＢＤ１０ａは、導電性接着材３０によりリードフレーム２０に固定され、かつ、電気的に接続されている。
半導体装置５においては、基板１１ａの上面（エピタキシャル層１２と反対側の面）に凹部１１０が形成され、凹部１１０の内面を含む基板１１ａの上面上にカソード電極１３ａが形成され、凹部１１０の底面上のカソード電極１３ａにボンディングワイヤー２１が接続されている。
基板１１ａにおいては、凹部１１０が設けられることにより、エピタキシャル層１２とカソード電極１３ａとの距離が狭まり、エピタキシャル層１２で生じた熱をカソード電極１３ａ側からも効率的に逃がすことができる。カソード電極１３ａに伝わった熱は、ボンディングワイヤー２１などからＳＢＤ１０ａの外部へ放熱される。
また、基板１１ａの凹部１１０が設けられていない部分は第１の実施の形態に係る基板１と同じ厚さ（例えば、１５０～６００μｍ）を有するため、凹部１１０の形成は、基板の全面を研磨して薄くする場合と比較して、機械的強度の低下を抑えることができる。基板１１ａの凹部１１０が設けられている部分の厚さ（凹部１１０の底部と基板１１の下面との距離）は、例えば、１０～２５０μｍである。
なお、第３の実施の形態の方法により、本実施の形態に係るＳＢＤ１０ａをリードフレーム５０の平坦部上に実装してもよい。
〔第５の実施の形態〕
本発明の第５の実施の形態は、縦型の半導体素子としてトレンチ型ＳＢＤを用いる点において第１の実施の形態と異なる。なお、第１の実施の形態と同様の点については、説明を省略又は簡略化する場合がある。
（半導体装置の構造）
図１０は、第５の実施の形態に係る半導体装置６の垂直断面図である。半導体装置６は、リードフレーム２０と、リードフレーム２０上にフェイスダウン実装されたトレンチ型ＳＢＤ６０とを備える。ＳＢＤ６０は、導電性接着材３０によりリードフレーム２０の凸部２００上に固定され、かつ、電気的に接続されている。
トレンチ型ＳＢＤ６０は、基板６１と、基板６１に積層されたエピタキシャル層６２と、エピタキシャル層６２の下面（基板６１と反対側の面）に形成されるトレンチ６２１と、トレンチ６２１の内面を覆う絶縁膜６５と、外側のトレンチ６２１の内面及びエピタキシャル層６２の下面の外周部を覆う絶縁膜６６と、トレンチ６２１を埋めるようにエピタキシャル層６２の下面上に形成され、エピタキシャル層６２とショットキー接触するアノード電極６４と、アノード電極６４の側面を覆う絶縁体６７と、基板６１の上面（エピタキシャル層６２と反対側の面）上に形成され、基板６１とオーミック接触するカソード電極６３とを有する。
基板６１とエピタキシャル層６２は、第１の実施の形態に係る基板１１とエピタキシャル層１２と同様に、Ｇａ２Ｏ３系半導体からなる。
アノード電極６４、カソード電極６３は、それぞれ第１の実施の形態に係るアノード電極１４、カソード電極１３と同様の材料により形成することができる。アノード電極６４は導電性接着材３０を介してリードフレーム２０に接続され、カソード電極６３はボンディングワイヤー２１を介してリードフレーム２０のアノード電極６４と電気的に絶縁された部分に接続される。
本実施の形態に係るトレンチ型ＳＢＤ６０も、第１の実施の形態に係るＳＢＤ１０と同様に、フェイスダウン実装されているため、エピタキシャル層６２で生じた熱を厚みのある基板６１を介さずにリードフレーム２０へ逃がすことができる。
また、トレンチ型ＳＢＤ６０のアノード電極６４にフィールドプレート部６４０を設けることにより、特に電界の集中しやすいアノード電極６４の端部周辺の電界を分散させて、耐圧の低下を抑えている。
ここで、アノード電極６４のフィールドプレート部６４０は、アノード電極６４の外周部のトレンチ６２１の外側の部分であり、フィールドプレート部６４０の外周部と側面は、ポリイミド、プラズマＳｉＮあるいはプラズマＳｉＯなどからなる絶縁体６７に覆われている。
また、半導体装置６においては、エピタキシャル層６２のフィールドプレート部６４０の外側に位置する外周部６２０が、リードフレーム２０の凸部２００が設けられていない部分である平坦部２０１の直上に位置する。これによって、外周部６２０と導電性接着材３０やリードフレーム２０との距離を大きくして、電界効果によるトレンチ型ＳＢＤ６０の耐圧の低下を抑えている。
外周部６２０の直下の平坦部２０１上に導電性接着材３０が存在する場合の、外周部６２０とその直下に位置する導電性接着材３０との間隔Ｄ１と、外周部６２０の直下に導電性接着材３０が存在しない場合の、外周部６２０と平坦部２０１との間隔Ｄ２は、いずれも３μｍ以上であることが好ましい。
なお、第３の実施の形態の方法により、本実施の形態に係るトレンチ型ＳＢＤ６０をリードフレーム５０の平坦部上に実装してもよい。すなわち、絶縁体６７の厚さを増して絶縁体６７によりトレンチ型ＳＢＤ６０を支えることにより、リードフレーム５０上でのトレンチ型ＳＢＤ６０の安定性を確保しつつ導電性接着材３０を厚くして、距離Ｄ２を広げてもよい。
また、第１の実施の形態に係る基板１１ａの凹部１１０と同様の凹部をトレンチ型ＳＢＤ６０の基板６１に形成し、凹部の内面を含む基板６１の上面上にカソード電極６３を形成し、凹部の底面上のカソード電極６３にボンディングワイヤー２１を接続してもよい。
また、導電性接着材３０はアノード電極６４に接続されるが、フィールドプレート部６４０には接触しなくてもよい。すなわち、導電性接着材３０とフィールドプレート部６４０の間に隙間が存在してもよい。
〔第６の実施の形態〕
本発明の第６の実施の形態は、縦型の半導体素子として接合型電界効果トランジスタ（ＪＦＥＴ）を用いる点において第１の実施の形態と異なる。なお、第１の実施の形態と同様の点については、説明を省略又は簡略化する場合がある。
（半導体装置の構造）
図１１は、第６の実施の形態に係る半導体装置７の垂直断面図である。半導体装置７は、リードフレーム８０と、リードフレーム８０上にフェイスダウン実装されたＪＦＥＴ７０とを備える。ＪＦＥＴ７０は、導電性接着材３０によりリードフレーム８０に固定され、かつ、電気的に接続されている。
ＪＦＥＴ７０は、基板７１と、基板７１に積層されたエピタキシャル層７２と、エピタキシャル層７２の下面（基板７１と反対側の面）に形成されるトレンチ７２１と、トレンチ７２１の内面を覆う絶縁膜７６と、外側のトレンチ７２１の内面及びエピタキシャル層７２の下面の外周部を覆う絶縁膜７７と、その一部がトレンチ７２１に埋め込まれるゲート電極７５と、ゲート電極７５のトレンチ７２１に埋め込まれる部分を覆う絶縁体７８と、エピタキシャル層７２及び絶縁体７８上に形成され、エピタキシャル層７２とショットキー接触するソース電極７４と、ゲート電極７５の絶縁膜７７上に露出する部分及びソース電極７４の側面を覆う絶縁体７９と、基板７１の上面（エピタキシャル層７２と反対側の面）上に形成され、基板７１とオーミック接触するドレイン電極７３とを有する。
基板７１とエピタキシャル層７２は、第１の実施の形態に係る基板１１とエピタキシャル層１２と同様に、Ｇａ２Ｏ３系半導体からなる。
ソース電極７４、ドレイン電極７３は、それぞれ第１の実施の形態に係るアノード電極１４、カソード電極１３と同様の材料により形成することができる。ゲート電極７５は、Ｎｉ、Ｃｒ、Ｐｔ、Ａｌ、Ａｕ、燐をドープした多結晶Ｓｉなどの導電体からなる。
リードフレーム８０は、ソース電極７４が接続される部分８０ａと、ゲート電極７５が接続される部分８０ｂとを有し、部分８０ａと８０ｂとは電気的に絶縁されている。ドレイン電極７３に接続されたボンディングワイヤー２１は、リードフレーム８０の部分８０ａ、８０ｂと電気的に絶縁された部分に接続される。
本実施の形態に係るＪＦＥＴ７０も、第１の実施の形態に係るＳＢＤ１０と同様に、フェイスダウン実装されているため、エピタキシャル層７２で生じた熱を厚みのある基板７１を介さずにリードフレーム８０へ逃がすことができる。
また、ＪＦＥＴ７０のソース電極７４にフィールドプレート部７４０を設けることにより、特に電界の集中しやすいソース電極７４の端部周辺の電界を分散させて、耐圧の低下を抑えている。
ここで、ソース電極７４のフィールドプレート部７４０はソース電極７４の外周部の絶縁体７８に乗り上げた部分であり、フィールドプレート部７４０の外周部と側面は、ポリイミド、プラズマＳｉＮあるいはプラズマＳｉＯなどからなる絶縁体７９に覆われている。
また、半導体装置７においては、ＪＦＥＴ７０がリードフレーム８０の平坦部に接続され、ＪＦＥＴ７０とリードフレーム８０を電気的に接続する導電性接着材３０の厚さを増すことにより、エピタキシャル層７２のフィールドプレート部７４０の外側に位置する外周部７２０とリードフレーム８０との間隔Ｄ２を広げている。第１の実施の形態に係る半導体装置１と同様に、間隔Ｄ２は３μｍ以上であることが好ましい。
図１１に示されるように、絶縁体７９の厚さを増して絶縁体７９によりＪＦＥＴ７０を支えることにより、リードフレーム８０上でのＪＦＥＴ７０の安定性を確保しつつ導電性接着材３０を厚くして、距離Ｄ２を広げることができる。この場合、絶縁膜７７の厚さと絶縁体７９の厚さの合計が距離Ｄ２とほぼ等しい。
なお、第１の実施の形態に係る基板１１ａの凹部１１０と同様の凹部をＪＦＥＴ７０の基板７１に形成し、凹部の内面を含む基板７１の上面上にドレイン電極７３を形成し、凹部の底面上のドレイン電極７３にボンディングワイヤー２１を接続してもよい。
また、導電性接着材３０はソース電極７４に接続されるが、フィールドプレート部７４０には接触しなくてもよい。すなわち、導電性接着材３０とフィールドプレート部７４０の間に隙間が存在してもよい。
（実施の形態の効果）
上記第１～６の実施の形態によれば、Ｇａ２Ｏ３系半導体からなる縦型の半導体素子をフェイスダウン実装し、また、エピタキシャル層の外周部とその直下のリードフレームや導電性接着材との距離を大きくすることにより、電界効果による耐圧の低下を抑えつつ、半導体素子の放熱性を向上させることができる。
以上、本発明の実施の形態を説明したが、本発明は、上記実施の形態に限定されず、発明の主旨を逸脱しない範囲内において種々変形実施が可能である。例えば、縦型の半導体素子として、縦型のＭＯＳＦＥＴやＭＩＳＦＥＴなどの他の半導体素子を用いる場合であっても、上記第１～６の実施の形態に係るＳＢＤなどを用いる場合と同様の方法により、同様の効果を得ることができる。また、各実施の形態において、ボンディングワイヤー２１の代わりにＣｕなどからなるクリップやＡｌなどからなるリボンを用いてもよい。
また、発明の主旨を逸脱しない範囲内において上記実施の形態の構成要素を任意に組み合わせることができる。また、上記に記載した実施の形態は特許請求の範囲に係る発明を限定するものではない。また、実施の形態の中で説明した特徴の組合せの全てが発明の課題を解決するための手段に必須であるとは限らない点に留意すべきである。
１、２、３、４、５、６、７…半導体装置、 １０…トレンチ型ＳＢＤ、 １１、１１ａ、６１、７１…基板、 １１０…凹部、 １２、６２、７２…エピタキシャル層、 １２０、６２０、７２０…外周部、 １４、６４…アノード電極、 １４０、６４０…フィールドプレート部、 １３、１３ａ、６３…カソード電極、 ２１…ボンディングワイヤー、 ２０、４０、５０、８０…リードフレーム、 ２００…凸部、 ２０１…平坦部、 ２０２…凹部、 ４１…導電体、 ７４…ソース電極、 ７４０…フィルドプレート部、 ７３…ドレイン電極

Claims (8)

  1. 表面に凸部を有するリードフレームと、
    Ｇａ２Ｏ３系半導体からなる基板と、前記基板に積層されたＧａ２Ｏ３系半導体からなるエピタキシャル層と、前記基板の前記エピタキシャル層と反対側の面に接続された第１の電極と、前記エピタキシャル層の前記基板と反対側の面に接続され、外周部にフィールドプレート部を有する第２の電極とを有する、前記リードフレーム上にフェイスダウン実装された半導体素子と、
    を備え、
    前記半導体素子が前記凸部上に固定され、
    前記エピタキシャル層の前記フィールドプレート部の外側に位置する外周部が、前記リードフレームの前記凸部が設けられていない部分である平坦部の直上に位置する、
    半導体装置。
  2. 前記第２の電極が導電性接着材を介して前記凸部に電気的に接続され、
    前記導電性接着材が前記平坦部上の前記外周部の直下に位置する場合、前記外周部と前記外周部の直下に位置する前記導電性接着材との間隔が３μｍ以上であり、前記導電性接着材が前記平坦部上の前記外周部の直下に位置しない場合、前記外周部と前記平坦部との間隔が３μｍ以上である、
    請求項１に記載の半導体装置。
  3. 前記凸部と前記平坦部が一体である、
    請求項１又は２に記載の半導体装置。
  4. 前記リードフレームが、前記凸部の裏側に凹部を有する、
    請求項３に記載の半導体装置。
  5. 前記凸部と前記平坦部が電気的に接続された別体である、
    請求項１又は２に記載の半導体装置。
  6. 前記基板が、前記エピタキシャル層と反対側の面に凹部を有し、
    前記凹部の底面上の前記第１の電極にボンディングワイヤーが接続された、
    請求項１から５のいずれか１項に記載の半導体装置。
  7. リードフレームと、
    Ｇａ２Ｏ３系半導体からなる基板と、前記基板上のＧａ２Ｏ３系半導体からなるエピタキシャル層と、前記基板側に接続された第１の電極と、前記エピタキシャル層側に接続された第２の電極とを有する半導体素子と、
    を備え、
    前記半導体素子が、前記リードフレーム上にフェイスダウン実装され、
    前記エピタキシャル層と前記リードフレームとの間隔が、３μｍ以上であり、
    前記基板が、前記エピタキシャル層と反対側の面に凹部を有し、
    前記凹部の底面上の前記第１の電極にボンディングワイヤーが接続された、
    半導体装置。
  8. リードフレームと、
    Ｇａ２Ｏ３系半導体からなる基板と、前記基板上のＧａ２Ｏ３系半導体からなるエピタキシャル層と、前記基板側に接続された第１の電極と、前記エピタキシャル層側に接続された第２の電極とを有する半導体素子と、
    前記第２の電極の外周部と側面を覆う絶縁体と、
    を備え、
    前記半導体素子が、前記リードフレーム上に前記絶縁体に支えられてフェイスダウン実装され、
    前記第２の電極が導電性接着材を介して前記リードフレームに電気的に接続され、
    前記エピタキシャル層と前記リードフレームとの間隔が、３μｍ以上である、
    半導体装置。
JP2019236007A 2019-12-26 2019-12-26 半導体装置 Active JP7391326B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2019236007A JP7391326B2 (ja) 2019-12-26 2019-12-26 半導体装置
EP20905852.8A EP4084064A4 (en) 2019-12-26 2020-12-21 SEMICONDUCTOR DEVICE
CN202080090359.6A CN114846593A (zh) 2019-12-26 2020-12-21 半导体装置
PCT/JP2020/047652 WO2021132144A1 (ja) 2019-12-26 2020-12-21 半導体装置
US17/788,860 US20230034806A1 (en) 2019-12-26 2020-12-21 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019236007A JP7391326B2 (ja) 2019-12-26 2019-12-26 半導体装置

Publications (2)

Publication Number Publication Date
JP2021106190A JP2021106190A (ja) 2021-07-26
JP7391326B2 true JP7391326B2 (ja) 2023-12-05

Family

ID=76574754

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019236007A Active JP7391326B2 (ja) 2019-12-26 2019-12-26 半導体装置

Country Status (5)

Country Link
US (1) US20230034806A1 (ja)
EP (1) EP4084064A4 (ja)
JP (1) JP7391326B2 (ja)
CN (1) CN114846593A (ja)
WO (1) WO2021132144A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020014919A (ja) * 2019-10-31 2020-01-30 株式会社三洋物産 遊技機
JP2020014971A (ja) * 2019-11-06 2020-01-30 株式会社三洋物産 遊技機

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004214368A (ja) 2002-12-27 2004-07-29 Matsushita Electric Ind Co Ltd 半導体装置
JP2017045969A (ja) 2015-08-28 2017-03-02 株式会社タムラ製作所 ショットキーバリアダイオード
US20180114744A1 (en) 2015-06-19 2018-04-26 Osram Opto Semiconductors Gmbh Method of producing an optoelectronic component and optoelectronic component
JP2018078177A (ja) 2016-11-09 2018-05-17 Tdk株式会社 ショットキーバリアダイオード及びこれを備える電子回路

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2851946A1 (en) * 2013-09-19 2015-03-25 Nxp B.V. Surge protection device
JP6563093B1 (ja) 2018-08-10 2019-08-21 ローム株式会社 ＳｉＣ半導体装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004214368A (ja) 2002-12-27 2004-07-29 Matsushita Electric Ind Co Ltd 半導体装置
US20180114744A1 (en) 2015-06-19 2018-04-26 Osram Opto Semiconductors Gmbh Method of producing an optoelectronic component and optoelectronic component
JP2017045969A (ja) 2015-08-28 2017-03-02 株式会社タムラ製作所 ショットキーバリアダイオード
JP2018078177A (ja) 2016-11-09 2018-05-17 Tdk株式会社 ショットキーバリアダイオード及びこれを備える電子回路

Also Published As

Publication number Publication date
CN114846593A (zh) 2022-08-02
EP4084064A1 (en) 2022-11-02
EP4084064A4 (en) 2024-01-24
WO2021132144A1 (ja) 2021-07-01
US20230034806A1 (en) 2023-02-02
JP2021106190A (ja) 2021-07-26

Similar Documents

Publication Publication Date Title
CN107210241B (zh) 功率半导体装置
JP5240966B2 (ja) 窒化ガリウム半導体素子
JP6043970B2 (ja) 半導体装置
JPWO2019003861A1 (ja) 酸化物半導体装置、および、酸化物半導体装置の製造方法
JP2008545279A (ja) サージ能力が向上されたショットキーダイオード
WO2021132144A1 (ja) 半導体装置
JP2013239607A (ja) 半導体装置
JP6102598B2 (ja) パワーモジュール
WO2020213603A1 (ja) ＳｉＣ半導体装置
US8937317B2 (en) Method and system for co-packaging gallium nitride electronics
JP2014187086A (ja) 半導体装置
US10727332B2 (en) Semiconductor device
JP7231382B2 (ja) 半導体装置
US20240006364A1 (en) Semiconductor device
US20230030874A1 (en) Semiconductor element, method for manufacturing semiconductor element, semiconductor device, and method for manufacturing semiconductor device
CN113410288B (zh) 半导体装置
JP2019145667A (ja) 半導体装置および半導体装置の製造方法
JP6579653B2 (ja) 半導体装置および半導体装置の製造方法
JP7313197B2 (ja) 半導体装置
JP6951311B2 (ja) 半導体装置
US20210384091A1 (en) Power Semiconductor Device with Free-Floating Packaging Concept
JP2015026669A (ja) 窒化物半導体装置
JP2004214368A (ja) 半導体装置
JP2008177475A (ja) 電子部品
US20230411319A1 (en) Semiconductor device and method of making semiconductor device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20221215

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20221219

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230801

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230926

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20231024

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20231114

R150 Certificate of patent or registration of utility model

Ref document number: 7391326

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150