CN114846593A - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN114846593A
CN114846593A CN202080090359.6A CN202080090359A CN114846593A CN 114846593 A CN114846593 A CN 114846593A CN 202080090359 A CN202080090359 A CN 202080090359A CN 114846593 A CN114846593 A CN 114846593A
Authority
CN
China
Prior art keywords
lead frame
semiconductor device
epitaxial layer
substrate
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202080090359.6A
Other languages
English (en)
Inventor
町田信夫
佐佐木公平
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Novi Crystal Co ltd
Tamura Corp
Original Assignee
Novi Crystal Co ltd
Tamura Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Novi Crystal Co ltd, Tamura Corp filed Critical Novi Crystal Co ltd
Publication of CN114846593A publication Critical patent/CN114846593A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/49513—Lead-frames or other flat leads characterised by the die pad having bonding material between chip and die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49568—Lead-frames or other flat leads specifically adapted to facilitate heat dissipation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H01L29/8725—Schottky diodes of the trench MOS barrier type [TMBS]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Power Engineering (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Wire Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Die Bonding (AREA)

Abstract

提供一种半导体装置，其在引线框架安装有将Ga2O3系半导体用作基板和外延层的材料的纵型的半导体元件，能够使热从半导体装置向引线框架高效地散逸。作为一实施方式，提供一种半导体装置(1)，其具备：引线框架(20)，其在表面具有凸部(200)；以及SBD(10)，其以面朝下的方式安装在引线框架(20)上，具有：基板(11)，其包括Ga2O3系半导体；外延层(12)，其层叠于基板(11)，包括Ga2O3系半导体；阴极电极(13)，其连接到基板(11)；以及阳极电极(14)，其连接到外延层(12)并在外周部具有场板部(140)，SBD(10)固定在凸部(200)上，外延层(12)的外周部(120)位于引线框架(20)的平坦部(201)的正上方。

Description

半导体装置
技术领域
本发明涉及半导体装置。
背景技术
以往，已知一种半导体封装体，其在引线框架上连接有纵型的肖特基势垒二极管(例如，参照专利文献1)。
专利文献1所记载的肖特基势垒二极管具有SiC半导体基板和形成在其之上的SiC外延层，设置在SiC半导体基板侧的电极经由导电接合件连接到引线框架的焊盘部，设置在SiC外延层侧的电极经由导线连接到引线框架的端子。
现有技术文献
专利文献
专利文献1：特许第6563093号公报
发明内容
发明要解决的问题
根据专利文献1，据称也可以使用GaN、Ga2O3等与SiC不同的半导体材料。然而，在肖特基势垒二极管的基板包括Ga2O3等热传导度低的材料的情况下，在肖特基势垒二极管的动作时无法将外延层所产生的热高效地传递到引线框架，因此，散热性差，会对肖特基势垒二极管的动作带来不良影响。
本发明的目的在于，提供一种半导体装置，其在引线框架安装有将Ga2O3系半导体用作基板和外延层的材料的纵型的半导体元件，能够使热从半导体装置向引线框架高效地散逸。
用于解决问题的方案
为了达到上述目的，本发明的一方面提供下述[1]～[7]的半导体装置。
[1]一种半导体装置，具备：引线框架，其在表面具有凸部；以及半导体元件，其以面朝下的方式安装在上述引线框架上，具有：基板，其包括Ga2O3系半导体；外延层，其层叠于上述基板，包括Ga2O3系半导体；第1电极，其连接到上述基板的与上述外延层相反的一侧的面；以及第2电极，其连接到上述外延层的与上述基板相反的一侧的面并在外周部具有场板部，上述半导体元件固定在上述凸部上，上述外延层的位于上述场板部的外侧的外周部位于上述引线框架的未设置有上述凸部的部分即平坦部的正上方。
[2]根据上述[1]所述的半导体装置，其中，上述第2电极经由导电性粘接材料电连接到上述凸部，在上述导电性粘接材料位于上述平坦部上的上述外周部的正下方的情况下，上述外周部与位于上述外周部的正下方的上述导电性粘接材料的间隔为3μm以上，在上述导电性粘接材料不位于上述平坦部上的上述外周部的正下方的情况下，上述外周部与上述平坦部的间隔为3μm以上。
[3]根据上述[1]或[2]所述的半导体装置，其中，上述凸部与上述平坦部为一体。
[4]根据上述[3]所述的半导体装置，其中，上述引线框架在上述凸部的背侧具有凹部。
[5]根据上述[1]或[2]所述的半导体装置，其中，上述凸部与上述平坦部为被电连接的分体。
[6]一种半导体装置，具备：引线框架；以及半导体元件，其具有：基板，其包括Ga2O3系半导体；上述基板上的包括Ga2O3系半导体的外延层；第1电极，其连接到上述基板侧；以及第2电极，其连接到上述外延层侧，上述半导体元件以面朝下的方式安装在上述引线框架上，上述外延层与上述引线框架的间隔为3μm以上。
[7]根据上述[1]～[6]中的任意一项所述的半导体装置，其中，上述基板在与上述外延层相反的一侧的面具有凹部，在上述凹部的底面上的上述第1电极连接有焊线。
发明效果
根据本发明，能够提供一种半导体装置，其在引线框架安装有将Ga2O3系半导体用作基板和外延层的材料的纵型的半导体元件，能够使热从半导体装置向引线框架高效地散逸。
附图说明
图1A是第1实施方式的半导体装置的垂直截面图。
图1B是第1实施方式的半导体装置的垂直截面图。
图2A是为了对将SBD以面朝下的方式安装的情况下与以面朝上的方式安装的情况下的散热性的差异进行评价而作为参考例来制造的半导体装置的垂直截面图。
图2B是为了对将SBD以面朝下的方式安装的情况下与以面朝上的方式安装的情况下的散热性的差异进行评价而作为参考例来制造的半导体装置的垂直截面图。
图3是示出图2A、图2B所示的半导体装置的热阻测定结果的坐标图。
图4A是示出作为密封有SBD的封装体的半导体装置的整体构成的一个例子的立体图。
图4B是示出作为密封有SBD的封装体的半导体装置的整体构成的一个例子的立体图。
图5是第1实施方式的半导体装置的变形例的垂直截面图。
图6是第2实施方式的半导体装置的垂直截面图。
图7A是表示第2实施方式的SBD向引线框架的安装工序的一个例子的垂直截面图。
图7B是表示第2实施方式的SBD向引线框架的安装工序的一个例子的垂直截面图。
图7C是表示第2实施方式的SBD向引线框架的安装工序的一个例子的垂直截面图。
图8是第3实施方式的半导体装置的垂直截面图。
图9是第4实施方式的半导体装置的垂直截面图。
图10是第5实施方式的半导体装置的垂直截面图。
图11是第6实施方式的半导体装置的垂直截面图。
具体实施方式
〔第1实施方式〕
在本发明的第1实施方式中，使用肖特基势垒二极管(SBD)作为纵型的半导体元件。
(半导体装置的结构)
图1A、图1B是第1实施方式的半导体装置1的垂直截面图。半导体装置1具备：引线框架20；以及SBD10，其以面朝下的方式安装在引线框架20上。SBD10由导电性粘接材料30固定且电连接到引线框架20。
图1A所示的半导体装置1与图1B所示的半导体装置1在导电性粘接材料30覆盖引线框架20的范围上不同。关于这一点将后述。
以下，关于SBD10的各构件的上下方向，是指SBD10的安装状态中的上下方向。例如，各构件的下表面是引线框架20侧的面，上表面是与引线框架20相反的一侧的面。
引线框架20在其表面具有凸部200。将引线框架20的凸部200的周围的未设置有凸部200的平坦的部分设为平坦部201。在半导体装置1的引线框架20中，凸部200与平坦部201为一体。引线框架20包括铜、铜系合金等导电体。
SBD10具有：基板11；外延层12，其层叠于基板11；阴极电极13，其连接到基板11的上表面(与外延层12相反的一侧的面)；以及阳极电极14，其连接到外延层12的下表面(与基板11相反的一侧的面)。阳极电极14经由导电性粘接材料30连接到引线框架20的凸部200，阴极电极13经由包括Al等的焊线(bonding wire)21连接到引线框架20的与阳极电极14电绝缘的部分。
在SBD10中，通过对阳极电极14与阴极电极13之间施加正向偏压，阳极电极14与外延层12的界面的肖特基势垒下降，电流从阳极电极14流向阴极电极13。另一方面，在对阳极电极14与阴极电极13之间施加反向偏压时，阳极电极14与外延层12的界面的肖特基势垒变高，电流不流动。
基板11和外延层12包括Ga2O3系半导体，并含有n型掺杂物。优选该n型掺杂物是Si、Sn等IV族元素。基板11的n型掺杂物的浓度通常比外延层12的n型掺杂物的浓度高。
在此，Ga2O3系半导体是Ga2O3或者包含Al、In等置换型杂质的Ga2O3。优选Ga2O3系半导体是单晶。另外，优选Ga2O3系半导体是β型的晶体。
使用以下的表1，将β型的Ga2O3(β-Ga2O3)的特性与其它半导体的特性进行比较来说明。
[表1]
Figure BDA0003712623050000051
如表1所示，Ga2O3与Si、GaAs、GaN、SiC相比带隙较大，可知在用作半导体元件的材料时能得到优异的耐压。另一方面，Ga2O3的热传导度低，在用作半导体元件的材料时存在散热性差的问题。
所以，在本实施方式的半导体装置1中，是将SBD10以面朝下的方式安装，来使外延层12所产生的热不经由具有厚度的基板11地向引线框架20散逸。
图2A、图2B是为了对将SBD10以面朝下的方式安装的情况下与以面朝上的方式安装的情况下的散热性的差异进行评价而作为参考例来制造的半导体装置9a、9b的垂直截面图。在半导体装置9a中，SBD10以面朝下的方式安装在引线框架90上，在半导体装置9b中，SBD10以面朝上的方式安装在引线框架90上。
图3是示出半导体装置9a、9b的热阻测定结果的坐标图。图3示出了在半导体装置9a中，与半导体装置9b相比，热阻的大小相对于热容的大小要小得多，以面朝下的方式安装SBD10的半导体装置9a的散热性更优异。
另外，由于Ga2O3系半导体的带隙大，因此，包括Ga2O3系半导体的外延层12的内部的电场强度比包括其它半导体的外延层大。所以，在本实施方式的半导体装置1中，通过在SBD10的阳极电极14设置场板部140，分散了电场特别容易集中的阳极电极14的端部周边的电场，抑制了耐压的下降。
在此，SBD10的阳极电极14的场板部140是阳极电极14的外周部的搭跨到绝缘膜15的部分，场板部140的长度L例如是3～60μm。绝缘膜15是设置在外延层12的下表面上的阳极电极14的周围的包括SiO2等的绝缘膜，在场板部140与外延层12之间存在绝缘膜15。绝缘膜15的厚度例如是100～10000nm。场板部140的外周部和侧面被包括聚酰亚胺、等离子体SiN或者等离子体SiO等的绝缘体16覆盖。
然而，在对SBD10施加了反向偏置电压时，由于从位于外延层12的下方的导电性粘接材料30或引线框架20产生的电场而电荷聚集到外延层12的表面(电场效应)，若外延层12与导电性粘接材料30或引线框架20的距离过近，则外延层12的表面的电场强度会变高至对SBD10的耐压带来影响的程度。
所以，在本实施方式的半导体装置1中，SBD10以搭跨到引线框架20的凸部200上的方式来固定，外延层12的位于场板部140的外侧的外周部120位于引线框架20的未设置有凸部200的部分即平坦部201的正上方。由此，增大了外周部120与导电性粘接材料30或引线框架20的距离，抑制了由电场效应导致的SBD10的耐压的下降。
在此，如图1A所示，将外周部120的正下方的平坦部201上存在导电性粘接材料30的情况下的外周部120与位于其正下方的导电性粘接材料30的间隔设为D1，如图1B所示，将外周部120的正下方不存在导电性粘接材料30的情况下的外周部120与平坦部201的间隔设为D2。为了更有效地抑制由电场效应导致的SBD10的耐压的下降，优选这些间隔D1和间隔D2均为3μm以上。
基板11的厚度例如是30～700μm。另外，外延层12的厚度例如是0.4～50μm。
阴极电极13包括Ti等能与Ga2O3系半导体形成欧姆接合的金属。阴极电极13也可以具有将不同的金属膜层叠而成的多层结构，例如Ti/Ni/Au或Ti/Al。在具有多层结构的情况下，与基板11接触的层包括能与Ga2O3系半导体形成欧姆接合的金属。
阳极电极14包括Mo、Pt、Ni等金属。阳极电极14也可以具有将不同的金属膜层叠而成的多层结构，例如Mo/Al、Pt/Au、Ni/Au、Ni/Ti/Au或Pt/Al等。另外，在导电性粘接材料31为焊料等的情况下，优选在Mo/Al、Pt/Au、Ni/Au、Ni/Ti/Au或Pt/Al的上层层叠Ti/Ni/Au等。
作为导电性粘接材料30，例如使用纳米银膏、焊料(例如Au-Sn低熔点焊料)等。特别是，高温环境下的可靠性优异的纳米银膏作为导电性粘接材料30是优选的。此外，导电性粘接材料30虽然被连接到阳极电极14，但也可以与场板部140不接触。即，也可以在导电性粘接材料30与场板部140之间存在间隙。另外，凸部200的侧部也可以是与导电性粘接材料30不接触的。即，为了使凸部200电连接到阳极电极14，只要凸部200的上部是与导电性粘接材料30接触即可。
图4A、图4B是示出作为密封有SBD10的封装体的半导体装置1的整体构成的一个例子的立体图。图4B是将后述的模制树脂22的图示省略的图。在该例子中，引线框架20具有：焊盘部20a；端子部20b，其与焊盘部20a电连接；以及端子部20c，其与焊盘部20a绝缘。
SBD10的阳极电极14连接到焊盘部20a，焊线21连接到端子部20c。另外，安装了SBD10的焊盘部20a、以及端子部20b、20c的焊盘部20a侧的端部由模制树脂22密封。
图5是作为第1实施方式的半导体装置1的变形例的半导体装置2的垂直截面图。在半导体装置2中，引线框架20的凸部200通过冲压加工来形成。所以，引线框架20在凸部200的背侧具有凹部202。
〔第2实施方式〕
本发明的第2实施方式在引线框架的构成上与第1实施方式不同。此外，对于与第1实施方式的相同点，有时省略或简化说明。
(半导体装置的结构)
图6是第2实施方式的半导体装置3的垂直截面图。半导体装置3具备：引线框架40；以及SBD10，其以面朝下的方式安装在引线框架40上。SBD10由导电性粘接材料30固定且电连接到引线框架40。
在半导体装置3中，引线框架40具有导电体41作为凸部。导电体41与作为平坦部的引线框架41的主体400为分体，由导电性粘接材料30固定且电连接到主体400。
导电体41包括与导电性粘接材料30相比热传导度较高的Cu等材料，典型的是具有板状的形状。另外，引线框架40的主体400包括与第1实施方式的引线框架20同样的材料。
此外，导电性粘接材料30虽然被连接到阳极电极14，但也可以与场板部140不接触。即，也可以在导电性粘接材料30与场板部140之间存在间隙。另外，导电体41的侧部也可以是与导电性粘接材料30不接触的。即，为了使导电体41电连接到阳极电极14和引线框架40，只要导电体41的上部和下部是与导电性粘接材料30接触即可。
图7A～图7C是表示第2实施方式的SBD10向引线框架40的安装工序的一个例子的垂直截面图。
首先，如图7A所示，通过导电性粘接材料30a将导电体41连接到引线框架40的主体400。在此，导电性粘接材料30a是导电性粘接材料30的一部分，用于将导电体41连接到主体400。
接下来，如图7B所示，通过导电性粘接材料30b将导电体41的表面覆盖。在此，导电性粘接材料30b是导电性粘接材料30的一部分，用于将SBD10连接到引线框架40。
接下来，如图7C所示，将SBD10连接到以导电体41为凸部的引线框架40。此外，导电体41向主体400的连接方法和SBD10向引线框架40的连接方法不限于图7A～图7C所示的方法，将导电性粘接材料30分成导电性粘接材料30a和导电性粘接材料30b来形成的方法也仅仅是一个例子。例如，也可以首先使用导电性粘接材料等将将导电体41粘接到阳极电极14，其后，使用导电性粘接材料等将粘接有导电体41的SBD10粘接到引线框架40。
〔第3实施方式〕
在本发明的第3实施方式中，未在引线框架设置凸部而是扩大了外延层与引线框架的间隔，这一点与第1实施方式不同。此外，对于与第1实施方式的相同点，有时省略或简化说明。
(半导体装置的结构)
图8是第3实施方式的半导体装置4的垂直截面图。半导体装置4具备：引线框架50；以及SBD10，其以面朝下的方式安装在引线框架50上。SBD10由导电性粘接材料30固定且电连接到引线框架50。
在半导体装置4中，SBD10连接到引线框架50的平坦部，通过增加将SBD10与引线框架50电连接的导电性粘接材料30的厚度，扩大了外周部120与引线框架50的间隔D2。与第1实施方式的半导体装置1同样，优选间隔D2为3μm以上。
如图8所示，通过增加绝缘体16的厚度而利用绝缘体16支承SBD10，既能够确保SBD10在引线框架50上的稳定性又能够将导电性粘接材料30增厚来扩大距离D2。在该情况下，绝缘膜15的厚度与绝缘体16的厚度的合计大致等于距离D2。
此外，导电性粘接材料30虽然被连接到阳极电极14，但也可以与场板部140不接触。即，也可以在导电性粘接材料30与场板部140之间存在间隙。
〔第4实施方式〕
在本发明的第4实施方式中，在基板的上表面设置有凹部，这一点与第1实施方式不同。此外，对于与第1实施方式的相同点，有时省略或简化说明。
(半导体装置的结构)
图9是第4实施方式的半导体装置5的垂直截面图。半导体装置5具备：引线框架20；以及SBD10a，其以面朝下的方式安装在引线框架20上。SBD10a由导电性粘接材料30固定且电连接到引线框架20。
在半导体装置5中，在基板11a的上表面(与外延层12相反的一侧的面)形成有凹部110，在包含凹部110的内表面的基板11a的上表面上形成有阴极电极13a，在凹部110的底面上的阴极电极13a连接有焊线21。
在基板11a中，通过设置凹部110，外延层12与阴极电极13a的距离缩窄，能够使外延层12所产生的热也从阴极电极13a侧高效地散逸。传递到阴极电极13a的热从焊线21等向SBD10a的外部散发。
另外，由于基板11a的未设置有凹部110的部分具有与第1实施方式的基板1相同的厚度(例如，150～600μm)，因此凹部110的形成，与对基板的整个面进行研磨来将其减薄的情况相比，能够抑制机械强度的下降。基板11a的设置有凹部110的部分的厚度(凹部110的底部与基板11的下表面的距离)例如是10～250μm。
此外，也可以通过第3实施方式的方法，将本实施方式的SBD10a安装到引线框架50的平坦部上。
〔第5实施方式〕
在本发明的第5实施方式中，使用沟槽型SBD作为纵型的半导体元件，这一点与第1实施方式不同。此外，对于与第1实施方式的相同点，有时省略或简化说明。
(半导体装置的结构)
图10是第5实施方式的半导体装置6的垂直截面图。半导体装置6具备：引线框架20；以及沟槽型SBD60，其以面朝下的方式安装在引线框架20上。沟槽型SBD60由导电性粘接材料30固定且电连接到引线框架20的凸部200上。
沟槽型SBD60具有：基板61；外延层62，其层叠于基板61；沟槽621，其形成在外延层62的下表面(与基板61相反的一侧的面)；绝缘膜65，其覆盖沟槽621的内表面；绝缘膜66，其覆盖外侧的沟槽621的内表面和外延层62的下表面的外周部；阳极电极64，其以填埋沟槽621的方式形成在外延层62的下表面上，与外延层62进行肖特基接触；绝缘体67，其覆盖阳极电极64的侧面；以及阴极电极63，其形成在基板61的上表面(与外延层62相反的一侧的面)上，与基板61进行欧姆接触。
与第1实施方式的基板11和外延层12同样，基板61和外延层62包括Ga2O3系半导体。
阳极电极64、阴极电极63能够分别由与第1实施方式的阳极电极14、阴极电极13同样的材料来形成。阳极电极64经由导电性粘接材料30连接到引线框架20，阴极电极63经由焊线21连接到引线框架20的与阳极电极64电绝缘的部分。
本实施方式的沟槽型SBD60也是与第1实施方式的SBD10同样以面朝下的方式安装，因此，能够使外延层62所产生的热不经由具有厚度的基板61地向引线框架20散逸。
另外，通过在沟槽型SBD60的阳极电极64设置场板部640，分散了电场特别容易集中的阳极电极64的端部周边的电场，抑制了耐压的下降。
在此，阳极电极64的场板部640是阳极电极64的外周部的沟槽621的外侧的部分，场板部640的外周部和侧面被包括聚酰亚胺、等离子体SiN或者等离子体SiO等的绝缘体67覆盖。
另外，在半导体装置6中，外延层62的位于场板部640的外侧的外周部620位于引线框架20的未设置有凸部200的部分即平坦部201的正上方。由此，增大了外周部620与导电性粘接材料30或引线框架20的距离，抑制了由电场效应导致的沟槽型SBD60的耐压的下降。
外周部620的正下方的平坦部201上存在导电性粘接材料30的情况下的外周部620与位于其正下方的导电性粘接材料30的间隔D1、以及外周部620的正下方不存在导电性粘接材料30的情况下的外周部620与平坦部201的间隔D2，优选均为3μm以上。
此外，也可以通过第3实施方式的方法，将本实施方式的沟槽型SBD60安装到引线框架50的平坦部上。即，也可以通过增加绝缘体67的厚度而利用绝缘体67支承沟槽型SBD60，既确保沟槽型SBD60在引线框架50上的稳定性又将导电性粘接材料30增厚来扩大距离D2。
另外，也可以在沟槽型SBD60的基板61形成与第1实施方式的基板11a的凹部110同样的凹部，在包含凹部的内表面的基板61的上表面上形成阴极电极63，在凹部的底面上的阴极电极63连接焊线21。
另外，导电性粘接材料30虽然被连接到阳极电极64，但也可以与场板部640不接触。即，也可以在导电性粘接材料30与场板部640之间存在间隙。
〔第6实施方式〕
在本发明的第6实施方式中，使用结型场效应晶体管(JFET)作为纵型的半导体元件，这一点与第1实施方式不同。此外，对于与第1实施方式的相同点，有时省略或简化说明。
(半导体装置的结构)
图11是第6实施方式的半导体装置7的垂直截面图。半导体装置7具备：引线框架80；以及JFET70，其以面朝下的方式安装在引线框架80上。JFET70由导电性粘接材料30固定且电连接到引线框架80。
JFET70具有：基板71；外延层72，其层叠于基板71；沟槽721，其形成在外延层72的下表面(与基板71相反的一侧的面)；绝缘膜76，其覆盖沟槽721的内表面；绝缘膜77，其覆盖外侧的沟槽721的内表面和外延层72的下表面的外周部；栅极电极75，其一部分埋入到沟槽721；绝缘体78，其覆盖栅极电极75的埋入到沟槽721的部分；源极电极74，其形成在外延层72和绝缘体78上，与外延层72进行肖特基接触；绝缘体79，其覆盖栅极电极75的在绝缘膜77上露出的部分和源极电极74的侧面；以及漏极电极73，其形成在基板71的上表面(与外延层72相反的一侧的面)上，与基板71进行欧姆接触。
与第1实施方式的基板11和外延层12同样，基板71和外延层72包括Ga2O3系半导体。
源极电极74、漏极电极73能够分别由与第1实施方式的阳极电极14、阴极电极13同样的材料来形成。栅极电极75包括Ni、Cr、Pt、Al、Au、掺杂有磷的多晶Si等导电体。
引线框架80具有供源极电极74连接的部分80a和供栅极电极75连接的部分80b，部分80a与80b是电绝缘的。连接到漏极电极73的焊线21被连接到引线框架80的与部分80a、80b电绝缘的部分。
本实施方式的JFET70也是与第1实施方式的SBD10同样以面朝下的方式安装，因此，能够使外延层72所产生的热不经由具有厚度的基板71地向引线框架80散逸。
另外，通过在JFET70的源极电极74设置场板部740，分散了电场特别容易集中的源极电极74的端部周边的电场，抑制了耐压的下降。
在此，源极电极74的场板部740是源极电极74的外周部的搭跨到绝缘体78的部分，场板部740的外周部和侧面被包括聚酰亚胺、等离子体SiN或者等离子体SiO等的绝缘体79覆盖。
另外，在半导体装置7中，JFET70连接到引线框架80的平坦部，通过增加将JFET70与引线框架80电连接的导电性粘接材料30的厚度，扩大了外延层72的位于场板部740的外侧的外周部720与引线框架80的间隔D2。与第1实施方式的半导体装置1同样，优选间隔D2为3μm以上。
如图11所示，通过增加绝缘体79的厚度而利用绝缘体79支承JFET70，既能够确保JFET70在引线框架80上的稳定性又能够将导电性粘接材料30增厚来扩大距离D2。在该情况下，绝缘膜77的厚度与绝缘体79的厚度的合计大致等于距离D2。
此外，也可以在JFET70的基板71形成与第1实施方式的基板11a的凹部110同样的凹部，在包含凹部的内表面的基板71的上表面上形成漏极电极73，在凹部的底面上的漏极电极73连接焊线21。
另外，导电性粘接材料30虽然被连接到源极电极74，但也可以与场板部740不接触。即，也可以在导电性粘接材料30与场板部740之间存在间隙。
(实施方式的效果)
根据上述第1～第6实施方式，通过将包括Ga2O3系半导体的纵型的半导体元件以面朝下的方式安装，并且，增大外延层的外周部与其正下方的引线框架或导电性粘接材料的距离，既能够抑制由电场效应导致的耐压的下降，又能够提高半导体元件的散热性。
以上，说明了本发明的实施方式，但本发明不限于上述实施方式，能在不脱离发明的主旨的范围内进行各种变形实施。例如，即使在使用纵型的MOSFET、MISFET等其它半导体元件作为纵型的半导体元件的情况下，通过与上述第1～第6实施方式的使用SBD等的情况同样的方法，也能够得到同样的效果。另外，在各实施方式中，也可以取代焊线21而使用包括Cu等的夹具、包括Al等的条带。
另外，能够在不脱离发明的主旨的范围内将上述实施方式的构成要素任意组合。另外，上述所记载的实施方式并不限制权利要求书所涉及的发明。另外，应当注意，实施方式中所说明的特征的所有组合对用于解决发明的问题的方案来说并非都是必须的。
工业上的可利用性
提供一种半导体装置，其在引线框架安装有将Ga2O3系半导体用作基板和外延层的材料的纵型的半导体元件，能够使热从半导体装置向引线框架高效地散逸。
附图标记说明
1、2、3、4、5、6、7…半导体装置，10…SBD，11、11a、61、71…基板，110…凹部，12、62、72…外延层，120、620、720…外周部，14、64…阳极电极，140、640…场板部，13、13a、63…阴极电极，21…焊线，20、40、50、80…引线框架，200…凸部，201…平坦部，202…凹部，41…导电体，74…源极电极，740…场板部，73…漏极电极。

Claims (7)

1.一种半导体装置，其特征在于，具备：
引线框架，其在表面具有凸部；以及
半导体元件，其以面朝下的方式安装在上述引线框架上，具有：基板，其包括Ga2O3系半导体；外延层，其层叠于上述基板，包括Ga2O3系半导体；第1电极，其连接到上述基板的与上述外延层相反的一侧的面；以及第2电极，其连接到上述外延层的与上述基板相反的一侧的面并在外周部具有场板部，
上述半导体元件固定在上述凸部上，
上述外延层的位于上述场板部的外侧的外周部位于上述引线框架的未设置有上述凸部的部分即平坦部的正上方。
2.根据权利要求1所述的半导体装置，其中，
上述第2电极经由导电性粘接材料电连接到上述凸部，
在上述导电性粘接材料位于上述平坦部上的上述外周部的正下方的情况下，上述外周部与位于上述外周部的正下方的上述导电性粘接材料的间隔为3μm以上，在上述导电性粘接材料不位于上述平坦部上的上述外周部的正下方的情况下，上述外周部与上述平坦部的间隔为3μm以上。
3.根据权利要求1或2所述的半导体装置，其中，
上述凸部与上述平坦部为一体。
4.根据权利要求3所述的半导体装置，其中，
上述引线框架在上述凸部的背侧具有凹部。
5.根据权利要求1或2所述的半导体装置，其中，
上述凸部与上述平坦部为被电连接的分体。
6.一种半导体装置，其特征在于，具备：
引线框架；以及
半导体元件，其具有：基板，其包括Ga2O3系半导体；上述基板上的包括Ga2O3系半导体的外延层；第1电极，其连接到上述基板侧；以及第2电极，其连接到上述外延层侧，
上述半导体元件以面朝下的方式安装在上述引线框架上，
上述外延层与上述引线框架的间隔为3μm以上。
7.根据权利要求1至6中的任意一项所述的半导体装置，其中，
上述基板在与上述外延层相反的一侧的面具有凹部，
在上述凹部的底面上的上述第1电极连接有焊线。
CN202080090359.6A 2019-12-26 2020-12-21 半导体装置 Pending CN114846593A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2019236007A JP7391326B2 (ja) 2019-12-26 2019-12-26 半導体装置
JP2019-236007 2019-12-26
PCT/JP2020/047652 WO2021132144A1 (ja) 2019-12-26 2020-12-21 半導体装置

Publications (1)

Publication Number Publication Date
CN114846593A true CN114846593A (zh) 2022-08-02

Family

ID=76574754

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202080090359.6A Pending CN114846593A (zh) 2019-12-26 2020-12-21 半导体装置

Country Status (5)

Country Link
US (1) US20230034806A1 (zh)
EP (1) EP4084064A4 (zh)
JP (1) JP7391326B2 (zh)
CN (1) CN114846593A (zh)
WO (1) WO2021132144A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020014919A (ja) * 2019-10-31 2020-01-30 株式会社三洋物産 遊技機
JP2020014971A (ja) * 2019-11-06 2020-01-30 株式会社三洋物産 遊技機

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004214368A (ja) * 2002-12-27 2004-07-29 Matsushita Electric Ind Co Ltd 半導体装置
EP2851946A1 (en) * 2013-09-19 2015-03-25 Nxp B.V. Surge protection device
DE102015109876A1 (de) * 2015-06-19 2016-12-22 Osram Opto Semiconductors Gmbh Verfahren zum Herstellen eines optoelektronischen Bauelements und optoelektronisches Bauelement
JP2017045969A (ja) * 2015-08-28 2017-03-02 株式会社タムラ製作所 ショットキーバリアダイオード
JP6812758B2 (ja) * 2016-11-09 2021-01-13 Tdk株式会社 ショットキーバリアダイオード及びこれを備える電子回路
JP6563093B1 (ja) 2018-08-10 2019-08-21 ローム株式会社 ＳｉＣ半導体装置

Also Published As

Publication number Publication date
WO2021132144A1 (ja) 2021-07-01
EP4084064A4 (en) 2024-01-24
JP7391326B2 (ja) 2023-12-05
JP2021106190A (ja) 2021-07-26
EP4084064A1 (en) 2022-11-02
US20230034806A1 (en) 2023-02-02

Similar Documents

Publication Publication Date Title
CN107210241B (zh) 功率半导体装置
JP5004800B2 (ja) 炭化ケイ素デバイス用のはんだ付け可能上部金属
US8466548B2 (en) Semiconductor device including excess solder
US7812441B2 (en) Schottky diode with improved surge capability
US9324645B2 (en) Method and system for co-packaging vertical gallium nitride power devices
WO2020213603A1 (ja) ＳｉＣ半導体装置
US8937317B2 (en) Method and system for co-packaging gallium nitride electronics
CN114846593A (zh) 半导体装置
JP2009071059A (ja) 半導体装置
JP2006505955A (ja) チップスケールのショットキーデバイス
US20240014193A1 (en) Semiconductor device
JP2018022892A (ja) パワー半導体モジュール
EP4250353A1 (en) Semiconductor device
JP7231382B2 (ja) 半導体装置
US20240006364A1 (en) Semiconductor device
JP2019145667A (ja) 半導体装置および半導体装置の製造方法
CN113410288B (zh) 半导体装置
JP6579653B2 (ja) 半導体装置および半導体装置の製造方法
US20160163806A1 (en) Semiconductor device and method for manufacturing the semiconductor device
US10199347B2 (en) Semiconductor device
JP7379301B2 (ja) 半導体装置
US20240136434A1 (en) Nitride semiconductor element and nitride semiconductor device
US20160056137A1 (en) Semiconductor chip and electronic component
US20230136019A1 (en) Semiconductor device
JP2008177475A (ja) 電子部品

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination