JP7390323B2 - 多層配線構造体及び多層配線構造体を用いた半導体装置 - Google Patents

多層配線構造体及び多層配線構造体を用いた半導体装置 Download PDF

Info

Publication number
JP7390323B2
JP7390323B2 JP2021003112A JP2021003112A JP7390323B2 JP 7390323 B2 JP7390323 B2 JP 7390323B2 JP 2021003112 A JP2021003112 A JP 2021003112A JP 2021003112 A JP2021003112 A JP 2021003112A JP 7390323 B2 JP7390323 B2 JP 7390323B2
Authority
JP
Japan
Prior art keywords
region
wiring
layer
layers
insulating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2021003112A
Other languages
English (en)
Other versions
JP2021061446A (ja
Inventor
貴正 高野
寛 工藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dai Nippon Printing Co Ltd
Original Assignee
Dai Nippon Printing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2019144914A external-priority patent/JP6825659B2/ja
Application filed by Dai Nippon Printing Co Ltd filed Critical Dai Nippon Printing Co Ltd
Priority to JP2021003112A priority Critical patent/JP7390323B2/ja
Publication of JP2021061446A publication Critical patent/JP2021061446A/ja
Application granted granted Critical
Publication of JP7390323B2 publication Critical patent/JP7390323B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

本発明は多層配線構造体に関し、開示される一実施形態は基板と多層配線構造体との積層構造に関する。
近年、集積回路の高性能化に伴い、集積回路はより複雑化し、集積回路を構成するトランジスタなどの素子数は増加している。素子数の増加に伴い、素子間を接続する配線の配置も複雑になり、集積回路基板における配線の占める面積が増加している。そこで、集積回路基板において、配線の平面方向の占有面積をできる限り小さくするため、複数の配線を積層させ、立体的に配線を引き回す多層配線技術の開発が進められている(例えば、特許文献1)。
特開2006-173333号公報
しかしながら、配線が積層された領域と、配線が配置されず、積層された配線間を絶縁する絶縁層のみが積層された領域と、では、熱サイクル(熱処理工程)における各層の熱膨張率に差が生じる。この熱膨張率の差によって、上記の配線が積層された領域と絶縁層のみが積層された領域との境界付近に内部応力が集中し、その内部応力によってクラックが生じる課題があった。
本発明は、上述の課題に鑑みてなされたものであり、クラックの発生を抑制し、高い生産歩留まりが得られる多層配線構造体を提供する。
本発明の一実施形態に係る多層配線構造体は、基板上に設けられた複数の第1配線層と複数の第1配線層の各々を絶縁する複数の第1絶縁層とを含む第1領域と、第1領域に隣接し、複数の第1配線層の体積密度よりも小さい第2配線層と、複数の第1絶縁層の各々と同一層である複数の第2絶縁層とを含む第2領域と、第2領域及び前記基板の端部に隣接し、複数の第1絶縁層の各々と同一層であり、各々が接して積層されている複数の第3絶縁層とを含む第3領域とを含む。
このような構造とすることで、配線層間の絶縁層中の応力が緩和され、クラックの発生を抑制し、高い生産歩留まりが得られる多層配線構造体を提供することができる。
本発明の一実施形態に係る多層配線構造体の第2配線層は、第1領域から延長された第1配線を含む。
このような構造とすることで、配線層間の絶縁層中の応力が緩和され、クラックの発生を抑制し、高い生産歩留まりが得られる多層配線構造体を提供することができる。
本発明の一実施形態に係る多層配線構造体の第2配線層は、多層配線回路と電気的に独立し、複数の第1配線層のうち少なくとも1層と同一層に配置される疑似配線層を更に含む。
このような構造とすることで、配線層間の絶縁層中の応力が緩和され、クラックの発生を抑制し、高い生産歩留まりが得られる多層配線構造体を提供することができる。
本発明の一実施形態に係る多層配線構造体の第2配線層は、多層配線回路と電気的に独立し、複数の第1配線層のうち少なくとも1層と同一層に配置される疑似配線層である。
このような構造とすることで、配線層間の絶縁層中の応力が緩和され、クラックの発生を抑制し、高い生産歩留まりが得られる多層配線構造体を提供することができる。
また、別の好ましい態様において、疑似配線層は、複数の離散的に配置された配線であってもよい。
このような構造とすることで、配線層間の絶縁層中の応力を更に緩和しやすくなる。
また、別の好ましい態様において、複数の離散的に配置された複数の配線層の占有面積率は、10%以上80%以下であってもよい。
このような構造とすることで、配線層間の絶縁層中の応力を更に緩和しやすくなる。
また、別の好ましい態様において、第1絶縁層、第2絶縁層、及び第3絶縁層は、有機絶縁層を含んでもよい。
このような構造とすることで、配線層間の絶縁層の平坦性が良好となり、配線層間の絶縁層と配線間の剥離に対する耐性が向上する。
また、別の好ましい態様において、第1絶縁層、第2絶縁層及び第3絶縁層は、無機絶縁層を含んでもよい。
このような構造とすることで、配線層の導電材料の拡散を抑えることができる。
また、別の好ましい態様において、第2領域は、第1領域との境界から5μmの領域を含んでもよい。
このような構造とすることで、配線層間の絶縁層中の応力を効率的に緩和することができる。
また、別の好ましい態様において、第1配線層、第2配線層及び疑似配線層は、複数の導電層による積層構造であってもよい。
このような構造とすることで、電気抵抗の低い金属材料を選択して配線全体の抵抗を低く抑えることができ、更に当該電気抵抗の低い金属材料に対するバリア性を有する金属材料を組み合わせることで、多層配線構造体内での金属の拡散を防止することができる。
本発明の一実施形態に係る半導体装置は本発明の一実施形態に係る多層配線構造体を有する。
配線層と配線層間の絶縁層との間で剥離が生じにくくなり、信頼性の向上した多層配線構造体を有する半導体装置を提供することができる。
本発明によると、クラックの発生を抑制し、高い生産歩留まりが得られる多層配線構造体を提供することができる。
本発明の一実施形態に係る多層配線構造体の上面を示す模式図である。 本発明の一実施形態に係る多層配線構造体の断面を示す模式図である。 本発明の一実施形態に係る多層配線構造体の断面を示す模式図である。 本発明の一実施形態に係る多層配線構造体の断面を示す模式図である。 本発明の一実施形態に係る多層配線構造体の断面を示す模式図である。 本発明の一実施形態に係る多層配線構造体の断面を示す模式図である。 本発明の一実施形態に係る多層配線構造体の断面を示す模式図である。 本発明の一実施形態に係る多層配線構造体の平面を示す模式図である。 本発明の一実施形態に係る多層配線構造体の平面を示す模式図である。 本発明の一実施形態に係る多層配線構造体の平面を示す模式図である。 本発明の多層配線構造体における第2領域に配置される疑似的な配線の配置例である。 比較例による多層配線構造体の上面を示す模式図である。 比較例による多層配線構造体において、配線層と絶縁層との剥離を示す平面写真である。 比較例による多層配線構造体において、配線層と絶縁層との剥離を示す断面写真である。 図14Aの断面写真の拡大した写真である。 多層配線構造体における第1領域に配置される配線の配置例である。 本発明に係る実験に用いた多層配線構造体の構造を説明する図である。 本発明に係る実験結果を説明するグラフである。 本発明に係る実験に用いた多層配線構造体の、疑似的な破線のパターンを説明する図である。 本発明に係る実験結果を説明するグラフである。 本発明に係る実験結果を説明するグラフである。 本発明に係る実験結果を説明するグラフである。 本発明に係る実験に用いた多層配線構造体を説明する図である。 本発明に係る実験に用いた多層配線構造体を説明する図である。 本発明に係る実験結果を説明するグラフである。 本発明に係る実験結果を説明するグラフである。
以下、図面を参照して、本発明の多層配線構造を詳細に説明する。なお、本発明の多層配線構造は以下の実施形態に限定されることはなく、種々の変形を行ない実施することが可能である。全ての実施形態においては、同じ構成要素には同一符号を付して説明する。また、図面の寸法比率は説明の都合上実際の比率とは異なったり、構成の一部が図面から省略されたりする場合がある。
<第1実施形態>
以下、図1乃至図3を参照して、本発明の第1実施形態に係る多層配線構造体の構成について説明する。
[多層配線構造体の構成]
図1は、本発明の第1実施形態に係る多層配線構造体の平面図であり、基板100の端部付近を示している。本実施形態による多層配線構造体は、基板100平面上に3つの領域が配置されることを特徴とし、それぞれの領域を第1領域301、第2領域302及び第3領域303と呼ぶ。第2領域302は第1領域に隣接し、第3領域は第2領域及び基板100の端部に隣接している。換言すると、第2領域302は、第1領域301及び第3領域303の間に配置され、第1領域301及び第3領域303を隔てている。更に換言すると、第2領域302は、第1領域301及び第3領域303の間に配置され、第1領域301及び第3領域303を画定し、第1領域301及び第3領域303を分離している。
第1領域301には、多層配線回路が配置される。第2領域302には、第1領域に配置された多層配線回路の配線層の一部が延長されて配置されている。第3領域303には、配線層は配置されておらず、第1領域301と同一層である複数の絶縁層の各々が接して積層されている。
図2及び図3は、それぞれ、図1のA-B及びC-Dに沿った多層配線構造体の断面図である。図1のA-Bは第1領域301であり、C-Dは、第1領域301、第2領域302及び第3領域303に亘る。図2及び図3において、D1は基板平面内の一方向、D2はD1に直交する基板平面内の一方向、そして、D3は基板の厚さ方向である。
図2に示すA-Bに沿った断面図を参照すると、基板100上に第1乃至第5配線層(110、120、130、140、150)と、第1乃至第5配線層の各配線層を隔離する第1乃至第4絶縁層(119、129、139、149)と、第1乃至第5配線層(110、120、130、140、150)のうち隣接する配線層を接続する第1乃至第4ビア(191、192、193、194)と、を有する多層配線構造が形成されている。基板100と多層配線構造の最下層の配線層である第1配線層110との間には、基板100と第1配線層110とを隔離する絶縁性の下地層101が形成され、第1配線層110と基板100とが電気的に絶縁されている。
第5配線層150は、第5絶縁層159に設けられた開口部185を介して、最上層の第6配線層160に接続される。
一方、図3は、図1のC-Dに沿った断面図を示しており、C-Dは基板100の端部付近における第1領域301、第2領域302及び第3領域を通る。図2と図3の配線層及び絶縁層おいて、同一層には同じ符号を付与した。図3を参照すると、第1領域301には、第1乃至第5配線層(110、120、130、140、150)と、第1乃至第5配線層(110、120、130、140、150)の各々を隔離する第1乃至第4絶縁層(119、129、139、149)と、第5配線層150の上部に配置される第5絶縁層159とを有する多層配線回路が配置されている。第1乃至第5配線層(110、120、130、140、150)は、例えば電源電位や共通電位を供給するための配線である。本実施形態では各配線層の層構造の好ましい例として、配線材料としては銅(Cu)、絶縁層としては、ポリイミド/酸化ケイ素(SiO)/窒化ケイ素(SiN)の三層構造を用いている。
第2領域302には、第1領域301の第1乃至第5配線層(110、120、130、140、150)の内、第1配線層110及び第2配線層120が延長されて配置されている。そして、第1領域301から延長された第1乃至第5絶縁層(119、129、139、149、159)が積層して配置され、第1絶縁層119は、延長された第1配線層110及び第2配線層120を隔離している。
第3領域303には、配線層が配置されておらず、第1領域301の第1乃至第5絶縁層(119、129、139、149、159)の各々と同一層の絶縁層が接して積層されている。
第2領域302においては、第1領域301よりも配線層の数が少ないことに起因して、最上層の第5絶縁層159の高さは第1領域301よりも低く形成されている。
更に、第3領域303においては、配線層が配置されないため、最上層の第5絶縁層159の高さは第2領域302よりも低く形成されている。
つまり、本実施形態によれば、多層配線回路が配置される第1領域301に隣接する第2領域302を設け、第1領域301よりも配線層の数が少なく、第1領域301から延長された配線層を配置することによって、第1領域301及び第3領域303の高低差による絶縁層の勾配を緩和することができる。
これによって、絶縁層の勾配に伴って生じる応力を、第2領域302の両端付近又は第2領域302内に分散させ、緩和することができる。よって、配線層と絶縁層との間でクラックが生じにくくなり、高い生産歩留まりが得られる多層配線構造体及びそれを用いた半導体装置を提供することができる。
ここで、確保すべき第2領域302としては、第1領域301との境界から5μmの領域を含むことが好ましい。このような配置を採用することで、絶縁層中の応力を効果的に緩和することができる。
尚、本実施形態における第1領域301に配置された多層配線回路は5層の配線層(110、120、130、140、150)を有するが、これに限定されない。複数の配線層と、複数の配線層の各々を絶縁する複数の絶縁層を有する多層配線回路であれば適用することができる。
また、本実施形態においては第1領域301の最下層から2層の配線層である第1配線層110及び第2配線層120が第2領域302に延長される態様を示したが、これに限定されない。第2領域302に延長して配置される配線層は、第1領域301及び第2領域302の高低差を緩和できるように配置されればよい。つまり、第2領域に配置される配線層は、第1領域に配置される配線層の体積密度よりも小さければよい。また、第1領域301から延長される配線層は、第1領域301の配線層の数よりも少なく、かつ少なくともいずれか1層から延長されていればよい。また、第1領域301から延長される配線層は、本実施形態で示したように最下層から連続した配線層の組み合わせである必要は無く、任意の組み合わせであってよい。
本実施形態による多層配線構造体の構成について更に詳細に説明する。図2では、第1配線層110は第1導電層111および第2導電層112を有する。第2導電層112としては、電気抵抗が低い金属材料が好ましい。例えば、銅(Cu)、銀(Ag)、金(Au)、アルミニウム(Al)などを使用することができる。また、アルミニウム-ネオジウム合金(Al-Nd)やアルミニウム-銅合金(Al-Cu)などのアルミニウム合金を使用することができる。第1導電層111としては、密着性や、第2導電層112に対するバリア性を有する材料を使用することが好ましい。例えば、第2導電層112としてCuを使用した場合、第1導電層111としては、チタン(Ti)、窒化チタン(TiN)、タンタル(Ta)、窒化タンタル(TaN)、Cr(クロム)などを使用することができる。
なお、本実施形態では、配線層として2つの導電層の積層構造を例示したが、この構造に限定されず、1つの導電層の単層構造であってもよく、また、3つ以上の導電層による積層構造であってもよい。
図2では、第1絶縁層119は第1無機絶縁層113、第2無機絶縁層114および第1有機絶縁層115を有する。第1無機絶縁層113は、第1導電層111、第2導電層112および露出された下地層101を覆うように形成されている。また、第2無機絶縁層114は第1無機絶縁層113を覆うように形成されており、さらにその上に第1有機絶縁層115が形成されている。ここで、第1有機絶縁層115の誘電率は、第1無機絶縁層113および第2無機絶縁層114の各々の誘電率よりも低いことが望ましい。なお、第1絶縁層119は上記3層構造に限るものではなく、有機絶縁層又は無機絶縁層を少なくとも1層以上含むように構成されていてもよい。
第1無機絶縁層113は、第2導電層112に対するバリア性を有している材料を使用することが好ましい。換言すると、第1無機絶縁層113は、第2無機絶縁層114や第1有機絶縁層115に比べて、第2導電層112の拡散速度が遅い材料であることが好ましい。例えば、第2導電層112としてCuを使用した場合、第1無機絶縁層113としては、窒化シリコン(SiN)、酸化アルミニウム(Al)、窒化アルミニウム(AlN)、シリコンカーバイト(SiC)、窒化シリコンカーバイト(SiCN)、炭素添加シリコンオキサイド(SiOC)などを使用することができる。また、第1無機絶縁層113は被覆性の良い成膜条件で成膜することが好ましい。また、第2導電層112としてCuを使用し、第1無機絶縁層113としてSiNを使用した場合、Cuの拡散防止機能を得るために一定以上の膜厚であることが好ましく、SiNは比誘電率が7.5と高いため配線層間の寄生容量を抑制するために一定以下の膜厚にすることが好ましい。具体的には、SiN膜の膜厚は、好ましくは10nm以上200nm以下であるとよい。また、より好ましくは、50nm以上100nm以下であるとよい。
第1無機絶縁層113は、第1配線層110によって形成された段差部において、第1無機絶縁層113のひび割れや、膜が粗な領域が発生しないようにすることが好ましい。例えば、第1無機絶縁層113は、成膜温度が高い条件で成膜することが望ましく、好ましくは200℃以上であるとよい。より好ましくは、250℃以上であるとよい。また、第1無機絶縁層113の被覆性を良くするために、第1配線層110の端面を下地層101の表面に対して傾斜した順テーパ形状にしてもよい。第1配線層110のテーパ角度は、好ましくは30度以上90度以下であるとよい。より好ましくは、30度以上60度以下であるとよい。ここで、第1配線層110に含まれる第1導電層111と第2導電層112の両方が順テーパ形状でなくてもよく、いずれか一方が順テーパ形状であればよい。
第2無機絶縁層114は、第1無機絶縁層113およびその上に形成される第1有機絶縁層115との密着性がよい材料を使用することが好ましい。例えば、第2無機絶縁層114としては、酸化シリコン(SiO)、酸化アルミニウム(Al)などを使用することができる。また、第2無機絶縁層114は被覆性の良い成膜条件で成膜することが好ましい。また、SiO膜は、基板の反りを調整及び信頼性向上のために一定以上の膜厚であることが好ましく、膜厚が厚すぎると、第1有機絶縁層115としてポリイミドを用いた場合にはポリイミドとの応力との釣り合いが取れなくなるため一定以下の膜厚であることが好ましい。具体的には、SiO膜の膜厚は、好ましくは1μm以上8μm以下であるとよい。また、より好ましくは2μm以上5μm以下であるとよい。
第1有機絶縁層115は、第1配線層110によって形成された段差を緩和または平坦化し、また、誘電率が第1無機絶縁層113および第2無機絶縁層114よりも低い材料であることが好ましく、例えば感光性ポリイミドなどの樹脂材料で形成されるとよい。第1有機絶縁層115の膜厚は、少なくとも第1配線層110によって形成される段差以上の膜厚であることが好ましく。また、配線層間の寄生容量を小さくするために、塗布工程の可能な限り厚く形成することが好ましい。具体的には、第1有機絶縁層の膜厚は、好ましくは4μm以上24μm以下であるとよい。また、より好ましくは8μm以上20μm以下であるとよい。また、感光性ポリイミドの代わりに、感光性アクリルや感光性シロキサンなどを使用することができる。その他にも、誘電率が低く、Cuに対するバリア性を有するベンゾシクロブテンを使用してもよい。また、感光性樹脂に限らず、非感光性樹脂を使用してもよい。
非感光性樹脂としては、エポキシ樹脂、ポリイミド樹脂、ベンゾシクロブテン樹脂、ポリアミド、フェノール樹脂、シリコーン樹脂、フッ素樹脂、液晶ポリマー、ポリアミドイミド、ポリベンゾオキサゾール、シアネート樹脂、アラミド、ポリオレフィン、ポリエステル、BTレジン、FR-4、FR-5、ポリアセタール、ポリブチレンテレフタレート、シンジオタクチック・ポリスチレン 、ポリフェニレンサルファイド、ポリエーテルエーテルケトン、ポリエーテルニトリル、ポリカーボネート、ポリフェニレンエーテルポリサルホン、ポリエーテルスルホン、ポリアリレート、ポリエーテルイミドなどを用いることができる。上記の樹脂は単体で用いられてもよく、2種類以上の樹脂を組み合わせて用いられてもよい。また、上記の樹脂に、ガラス、タルク、マイカ、シリカ、アルミナ等 、無機フィラーを併用して用いてもよい。
第1絶縁層119には、開口部181が設けられており、開口部181の内部には第1ビア191が充填されている。図4では、第2配線層120の一部が開口部181に充填されることで、第1ビア191を形成する構造を例示したが、この構造に限定されず、例えば、第1ビア191として、第2配線層120とは異なる導電層を使用してもよい。また、図2では、開口部181および第1ビア191は基板に対して直角の形状を有する構造を例示したが、この構造に限定されず、開口部181および第1ビア191が基板に対して順テーパ形状を有していてもよく、また、開口部181および第1ビア191が基板に対して逆テーパ形状を有していてもよい。また、図1では、開口部181が導電層で満たされた構造を例示したが、ビアは隣接する配線層間を接続すればよく、開口部181の一部が空洞であってもよい。
図2のように、第2配線層120を第1ビア191として使用する場合、第4導電層122として、第2導電層112と同様に電気抵抗が低い銅(Cu)、銀(Ag)、金(Au)、アルミニウム(Al)などを使用することができる。また、アルミニウム-ネオジウム合金(Al-Nd)やアルミニウム-銅合金(Al-Cu)などのアルミニウム合金を使用することができる。また、第3導電層121として、第1導電層111と同様に第4導電層122に対するバリア性を有する材料を使用することが好ましい。例えば、第4導電層122がCuを含む場合、第3導電層121としては、チタン(Ti)、窒化チタン(TiN)、タンタル(Ta)、窒化タンタル(TaN)、Cr(クロム)などを使用することができる。
第1ビア191は、その底部において第1配線層110の第2導電層112と接しており、第1配線層110と第2配線層120とが電気的に接続される。なお、図2では、第2配線層126、127は上下の配線層と接続されていないが、図2に示す断面とは異なる箇所で上下の配線層と接続されていてもよい。
第2配線層120上には第2絶縁層129が形成されている。第2絶縁層129は、第1絶縁層119と同じ構造を有しており、第3無機絶縁層123、第4無機絶縁層124および第2有機絶縁層125を有する。図2では、第2絶縁層129の各々の層に使用される材料は、第1絶縁層119の各々の層と同じ材料を使用しているため、ここでは詳細な説明は省略する。ただし、第2絶縁層129の各々の層に使用する材料は、第1絶縁層119の各々の層と同じ材料に限定されず、その絶縁層の目的に応じて適宜選択することができる。
以降、第2配線層120と同様にして、第3乃至第5配線層(130、140、150)を形成することができる。第3配線層130の第5導電層131、第4配線層140の第7導電層141、第5配線層150の第9導電層151はそれぞれ第1導電層111と同じ材料で形成することができる。また、第3配線層130の第6導電層132、第4配線層140の第8導電層142、第5配線層150の第10導電層152はそれぞれ第2導電層112と同じ材料で形成することができる。ただし、これらの導電層は、必ずしも第1導電層111または第2導電層112と同じでなくてもよく、その配線層の目的に応じて適宜選択することができる。
また、第2絶縁層129と同様にして、第3乃至第5絶縁層(139、149、159)を形成することができる。第3絶縁層139の第5無機絶縁層133、第4絶縁層149の第7無機絶縁層143、第5絶縁層159の第9無機絶縁層153はそれぞれ第1無機絶縁層113と同じ材料で形成することができる。また、第3絶縁層139の第6無機絶縁層134、第4絶縁層149の第8無機絶縁層144、第5絶縁層159の第10無機絶縁層154はそれぞれ第2無機絶縁層114と同じ材料で形成することができる。また、第3絶縁層139の第3有機絶縁層135、第4絶縁層149の第4有機絶縁層145、第5絶縁層159の第5有機絶縁層155はそれぞれ第1有機絶縁層115と同じ材料で形成することができる。ただし、これらの絶縁層は、必ずしも第1無機絶縁層113、第2無機絶縁層114または第1有機絶縁層115と同じでなくてもよく、その絶縁層の目的に応じて適宜選択することができる。
図2において、第5配線層150は、第5絶縁層159に設けられた開口部185を介して、最上層の第6配線層160に接続される。第6配線層160は、第11導電層161、第12導電層162および第13導電層163を有する。第11導電層161としては、電気抵抗が低く、第12導電層162との密着性がよい材料を使用することが好ましい。例えば、第12導電層162と同じ材料を使用するとよく、Cu、Ag、Au、Al、Al-Nd、Al-Cuなどを使用することができる。
また、第13導電層163としては、耐食性が高く、酸化しにくく、外部素子との接触抵抗が低い材料を使用することが好ましい。例えば、Au、白金(Pt)などを使用することができる。また、第12導電層162としては、第11導電層161および第13導電層163と密着性がよい材料が好ましい。また、例えば、第13導電層163をめっきで形成する場合は、第13導電層163のシード層として適した材料を使用することが好ましい。例えば、Ti、ニッケル(Ni)などを使用することができる。
ここで、第1領域301における配線層の配置例について説明しておく。図15は、第1領域301における配線層(第1乃至第5配線層(110、120、130、140、150)のいずれか)を説明する平面図である。第1領域301で使用される配線には、主に3種のタイプがあり、これらの配線が積層され、積層数が増加するとSiN/Cu界面で剥離が生じ、クラックが発生し易くなる。上述のように、第1領域301に隣接して第2領域302を配置することで、SiN/Cu界面の剥離が防止され、クラックの発生を制御することができる。基板(またはチップ)の大部分を覆う平面状の配線(図15(a))や網目配線(図15(b))はおもに電源やグランド配線、信号線のインピーダンス整合を取るためのマイクロストリップ構造を形成するために用いられる。配線幅が100μm程度以上の比較的太い配線(図15(c))は、電源配線として使用されることが多い。
<比較例>
比較例として、第1実施形態で説明した第2領域302を有さない多層配線構造体について説明する。図12は、本比較例に係る多層配線構造体の平面図であり、基板100の端部付近を示している。つまり、本比較例の多層配線構造体は、基板100平面上において、多層配線回路が配置される第1領域301と配線層が配置されない第3領域303から成り、それぞれの領域を白の破線で示した。第3領域303は、第1領域301及び基板100の端部に隣接している。
図13は、本比較例に係る多層配線構造体を作製して取得した平面写真である。図13には、多層配線回路が配置された第1領域301と、配線層が配置されない第3領域303が示されている。図13において、特に多層配線回路が配置された領域と、配線層が配置されない領域との境界付近において、陰影310が確認される。
図13において確認された陰影について説明する。図14Aは、図13のA-B間の断面写真である。本比較例による多層配線構造体は5層の配線層(110、120、130、140、150)及び5層の配線層(110、120、130、140、150)を隔離するように絶縁層(119、129、139、149、159)が配置されている。絶縁層の各々は3層構造を有している。図14Aより、配線層130と絶縁層139とが剥離していることが確認される。図14Bは、図14Aにおいて剥離部分の境界付近を拡大した断面写真である。図13で確認される陰影310は、この剥離によるものである。
図13、図14A及び図14Bの多層配線構造体においては、配線材料としては銅(Cu)、絶縁層としては、ポリイミド/酸化ケイ素(SiO)/窒化ケイ素(SiN)の三層構造を用いている。前述の剥離は、SiNとCuの界面で発生している。
第1領域301で使用される配線には、主に図15に示す3種のタイプがあり、これらの配線が複数積層され、積層数が増加すると特にSiN/Cu界面で剥離が生じ、クラックが発生し易くなる。
基板(またはチップ)の大部分を覆う平面状の配線(図15(a))や網目状の配線(図15(b))は主に電源配線、グランド配線又は信号線のインピーダンス整合を取るためのマイクロストリップ構造を形成するため等に用いられる。配線幅が100μm程度以上の比較的太い線状の配線(図15(c))は電源配線として使用されることが多い。
多層配線回路が配置された領域と配線層が配置されない領域は、多層配線を構成する複数の配線の有無に起因して基板の厚さ方向に高低差が生じ、境界付近には、この高低差による勾配が生じる。この勾配が大きいほど、境界付近に応力が集中し、配線層と絶縁層とが剥離しやすくなる。
更に、配線層を構成する各材料の熱膨張率は、銅(Cu)が17.3ppm、酸化ケイ素(SiO)が、0.5ppm、窒化ケイ素(SiN)が0.3ppm、ポリイミドが40ppmとそれぞれ異なる。従来構造では、第1領域301と第3領域303とのそれぞれで構成される材料が異なるため、第1領域301と第3領域303との境界を境に基板に垂直な方向に対して熱膨張率が異なり、残留応力が発生する。特に、第1領域301と第3領域303との境界においてSiNに被覆されるCu配線の端部で、特に大きな残留応力が発生する。これによって、最も密着力の弱いCu/SiN界面で剥離が発生し、絶縁膜のクラックを発生させる。
上述の第1実施形態のように、第1領域301に隣接して疑似配線が配置される第2領域302を設けた場合、両領域では、Cuが空間を占有する堆積率については異なるが、構成材料が同じである。そのため、基板に垂直な方向について第1領域301と第2領域302との境界を境にした両者の熱膨張率差が小さくなり、第1領域301と第2領域302との境界においてSiNに被覆されるCu配線の端部の残留応力は低下する。この結果、Cu/SiN界面の剥離が起こり難くなる。
第2領域302と第3領域303では、第3領域303にCuが配置されない点で、それぞれを構成する材料が異なるが、第2領域302の空間を占めるCu配線の割合が第1領域301に比べて小さい。このように第2領域302を設けることによって、第2領域302と第3領域303の境界を境にした両者の熱膨張率差を小さく抑えることができ、第2領域302と第3領域303との境界においてSiNに被覆されるCu配線の端部の残留応力は小さくなり、Cu/SiN界面の剥離は起こり難くなる。
<第2実施形態>
以下、本発明の第2実施形態に係る多層配線構造体について、図面を参照しながら詳細に説明する。
図4を参照して本実施形態の変形例に係る多層構造配線体の構成について詳細に説明する。図4は、図1のC-Dに沿った断面図である。図4に示すように、本実施形態に係る多層配線構造体においても、第1領域301と、第1領域301に隣接する第2領域302と、第2領域302及び基板100の端部に隣接する第3領域303とを含む。
図4に示した断面図において、第1領域301には第1乃至第5配線層(110、120、130、140、150)と、第1乃至第5配線層(110、120、130、140、150)の各々を隔離する第1乃至第4絶縁層(119、129、139、149)と、第5配線層150の上部に配置される第5絶縁層159とを有する多層配線回路が配置されている。第1乃至第5配線層(110、120、130、140、150)は、例えば電源電位や共通電位を供給するための配線である。
第2領域302には、第1領域301の第1乃至第5配線層(110、120、130、140、150)の内、第1乃至第4配線層(110、120、130、140)が第2領域302に延長されて配置されている。本実施形態においては、延長された配線の端部の位置が異なっている。延長される配線の長さは、最下層の第1配線層110が最も長く、上層ほど短くなっている。換言すると、図4に示すように、断面図において配線が配置される領域(つまり、第1領域301、及び第2領域302において配線が配置される領域)と、配線が配置されない領域(つまり、第2領域302において配線が配置されない領域、及び第3領域303)との境界C1´が傾斜している。
境界C1´を傾斜させることにより、D3方向について第1領域301及び第2領域302間の熱膨張率の差を小さくすることができ、Cu配線の角(A1乃至A5)への応力の集中を低下させることができる。これによってSiN/Cu界面の剥離を制御することが可能となる。図4では、第2領域302において下層の配線端が上層に向けて第1領域301側に短くなっている態様を示しているが、これとは反対に、上層に向けて第3領域303側に長くなっても同様の効果を奏する。
尚、後の実施形態においても説明するが、当該領域の境界は、上記の様な傾斜した直線でなくても構わない。第2領域302内に延長された複数の配線の端部が平面視において異なる位置に配置されていればよく、第2領域302内に延長された複数の配線の端部が例えばランダムに配置されていても同様の効果を奏する。
第3領域303には、配線層が配置されておらず、第1領域301の第1乃至第5絶縁層(119、129、139、149、159)の各々と同一層の絶縁層が接して積層されている。
第2領域302においては、第3領域303に近いほど配線320の積層数が少なくなることに起因して、最上層の第5絶縁層159の高さは第1領域301から第3領域303にかけて低下していく。
更に、第3領域303においては、配線層が配置されないため、最上層の第5絶縁層159の高さは第2領域302よりも低い。
本実施形態によれば、多層配線回路が配置される第1領域301に隣接する第2領域302を設け、第1領域301よりも配線層の積層数が少なく、第1領域301から延長された第1乃至第4配線層(110、120、130、140)を配置することによって、第1領域301及び第3領域303の高低差による勾配を緩和することができる。
これによって、絶縁層の勾配に伴う応力を、第2領域302の両端付近又は第2領域302内に分散させ、緩和することができる。よって、クラックが生じにくくなり、高い生産歩留まりが得られる多層配線構造体及びそれを用いた半導体装置を提供することができる。
更に、第1領域301と第2領域302との熱膨張率の差、及び第2領域302と第3領域303との熱膨張率の差を小さく制御することができるため、それぞれの境界における残留応力を低下させることができる。これによって、配線と絶縁層との剥離が生じにくくなり、高い生産歩留まりが得られる多層配線構造体及びそれを用いた半導体装置を提供することができる。
ここで、確保すべき第2領域302としては、第1領域301との境界から5μmの領域を含むことが好ましい。このような配置を採用することで、絶縁層中の応力を効果的に緩和することができる。
尚、本実施形態における第1領域102に配置された多層配線回路は5層の配線層(110、120、130、140、150)を有するが、これに限定されないことは前述の通りである。
また、本実施形態においては、第1領域301から延長される配線層は最下層が最も長く、上層ほど短い態様を示したが、これに限定されない。第2領域302に延長して配置される配線層は、第1領域301及び第2領域302の高低差を緩和できるように配置されればよい。つまり、第2領域に配置される配線層は、第1領域に配置される配線層の体積密度よりも小さければよい。また、第1領域301から延長される配線層は、第2領域302に配置されていればよく、配置される位置は特に限定されない。
<第3実施形態>
以下、本発明の第3実施形態に係る多層配線構造体について、図面を参照しながら詳細に説明する。
図5を参照して本実施形態の変形例に係る多層構造配線体の構成について詳細に説明する。図5は、図1のC-Dに沿った断面図である。図5に示すように、本実施形態に係る多層配線構造体においても、第1領域301と、第1領域301に隣接する第2領域302と、第2領域302及び基板100の端部に隣接する第3領域303とを含む。
図5に示した断面図において、第1領域301には第1乃至第5配線層(110、120、130、140、150)と、第1乃至第5配線層(110、120、130、140、150)の各々を隔離する第1乃至第4絶縁層(119、129、139、149)と、第5配線層150の上部に配置される第5絶縁層159とを有する多層配線回路が配置されている。第1乃至第5配線層(110、120、130、140、150)は、例えば電源電位や共通電位を供給するための配線である。
第2領域302には、各配線層において、それぞれ第1領域301の配線層と同一層に、複数の離散的に配置された配線層170が設けられている。第2領域302に配置された複数の配線層170は、第1領域301の多層配線回路とは電気的に独立しており、疑似的な配線層である。
第3領域303には配線層が配置されておらず、第1領域301の第1乃至第5絶縁層(119、129、139、149、159)の各々と同一層の絶縁層が接して積層されている。
第1領域301及び第2領域302の各層において、配線の上部からの絶縁層の高さは、第2領域302の方が第1領域301よりも低い。これは、絶縁層の成膜時に複数の配線層170の間隙を絶縁膜材料が埋めて成膜されることによる。
更に、第3領域303においては、配線層が配置されないため、最上層の第5絶縁層159の高さは第2領域302よりも低い。
本実施形態によれば、多層配線回路が配置される第1領域102に隣接する第2領域302を設け、第1領域301に配置された多層配線回路とは電気的に独立した疑似的な配線層170を配置することによって、第1領域301及び第3領域303の高低差による勾配を緩和することができる。
これによって、絶縁層の勾配に伴う応力を、第2領域302の両端付近又は第2領域302内に分散させ、緩和することができる。よって、クラックが生じにくくなり、高い生産歩留まりが得られる多層配線構造体及びそれを用いた半導体装置を提供することができる。
また、第1実施形態及び第2実施形態による多層配線構造体とは異なり、第1領域301の配線層(110、120、130、140、150)が第2領域302へ延長されないため、多層配線回路における配線抵抗等を変えず、従来通りの回路設計を適用することができる。
ここで、確保すべき第2領域302としては、第1領域301との境界から5μmの領域を含むことが好ましい。このような配置を採用することで、絶縁層中の応力を効果的に緩和することができる。
また、複数の離散的に配置された複数の配線層170の占有面積率は、10%以上80%以下であることが好ましい。このような配置を採用することで、絶縁層中の応力を効果的に緩和することができる。
尚、本実施形態における第1領域102に配置された多層配線回路は5層の配線層(110、120、130、140、150)を有するが、これに限定されないことは前述の通りである。
また、本実施形態においては第2領域302の全ての配線層に疑似的な配線層170が配置される態様を示したが、これに限定されない。第2領域302の疑似的な配線層170は、第1領域301及び第2領域302の高低差を緩和できるように配置されればよい。つまり、第2領域に配置される配線層は、第1領域に配置される配線層の体積密度よりも小さければよい。また、第2領域302に配置される疑似的な配線層170は、少なくともいずれか1層に配置されていればよい。また、各配線層の疑似的な配線層170は、本実施形態で示したように複数の間隔を設けた形状である必要は無く、連続した形状であっても構わない。
ここで、図12に示した従来例、図4に示した第2実施形態及び図5に示した本実施形態に係る多層配線構造体の不良を観察した。その結果、不良発生率は、従来例に係る多層配線構造体で100%、第2実施形態に係る多層配線構造体で15%及び本実施形態に係る多層配線構造体で0%であり、本実施形態に係る構造がクラックの抑制について最も効果的であることがわかった。
<第4実施形態>
以下、本発明の第4実施形態に係る多層配線構造体について、図面を参照しながら詳細に説明する。
図6を参照して本実施形態に係る多層構造配線体の構成について詳細に説明する。図6は、図1のC-Dに沿った断面図である。図6に示すように、本実施形態に係る多層配線構造体においても、第1領域301と、第1領域301に隣接する第2領域302と、第2領域302及び基板100の端部に隣接する第3領域303とを含む。
図6に示した断面図において、第1領域301には第1乃至第5配線層(110、120、130、140、150)と、第1乃至第5配線層(110、120、130、140、150)の各々を隔離する第1乃至第4絶縁層(119、129、139、149)と、第5配線層150の上部に配置される第5絶縁層159とを有する多層配線回路が配置されている。第1乃至第5配線層(110、120、130、140、150)は、例えば電源電位や共通電位を供給するための配線である。
本実施形態は、第1実施形態及び第3実施形態を組み合わせた多層配線構造体に相当する。本実施形態において、第2領域302は、更に第4領域304及び第5領域305に分割される。第4領域304には、第1領域301から、第2配線層120及び第4配線層140が延長されて配置されている。更に、第5領域305の各配線層においては、それぞれ第1領域301の配線層と同一層に、複数の疑似的な配線層170が間隔を設けて配置されている。第5領域305に設けられた複数の疑似的な配線層170は、第1領域301の多層配線回路とは電気的に独立している。
第3領域303には配線層が配置されておらず、第1領域301の第1乃至第5絶縁層(119、129、139、149、159)の各々と同一層の絶縁層が接して積層されている。
第1領域301及び第2領域302の各層において、配線の上部からの絶縁層の高さは、第2領域302の方が第1領域301よりも低い。これは、第4領域304においては第1領域301よりも配線層の数が少ないことと、第5領域305においては絶縁層の成膜時に複数の疑似的な配線層170の間隙を絶縁膜材料が埋めて成膜されるために嵩が下がることによる。
更に、第3領域303においては、配線層が配置されないため、最上層の第5絶縁層159の高さは第2領域302よりも低い。
本実施形態によれば、多層配線回路が配置される第1領域301に隣接する第2領域302を設け、第1領域301よりも配線の数が少なく、第1領域301から延長された配線層(120、140)を配置することと、第1領域301に配置された多層配線回路とは電気的に独立した疑似的な配線層170を配置することとを組み合わせることによって、第1領域301及び第3領域303の高低差による勾配を緩和することができる。
これによって、絶縁層の勾配に伴う応力を、第2領域302の両端付近又は第2領域302内に分散させ、緩和することができる。よって、クラックが生じにくくなり、高い生産歩留まりが得られる多層配線構造体及びそれを用いた半導体装置を提供することができる。
ここで、確保すべき第2領域302としては、第1領域301との境界から5μmの領域を含むことが好ましい。このような配置を採用することで、絶縁層中の応力を効果的に緩和することができる。
尚、本実施形態における第1領域102に配置された多層配線回路は5層の配線層(110、120、130、140、150)を有するが、これに限定されないことは前述の通りである。
また、本実施形態においては、第1領域301から2本の配線層(120、140)が第2領域302に延長され、第2領域302の全ての配線層に疑似的な配線層170が配置される態様を示したが、これに限定されないことも前述の通りである。また、各配線層の疑似的な配線層170は、本実施形態で示したように複数の間隔を設けた形状である必要は無く、単一の連続した形状であっても構わない。
<第5実施形態>
以下、本発明の第5実施形態に係る多層配線構造体について、図面を参照しながら詳細に説明する。
図7を参照して本実施形態に係る多層構造配線体の構成について詳細に説明する。図7は、図1のC-Dに沿った断面図である。図7に示すように、本実施形態に係る多層配線構造体においても、第1領域301と、第1領域301に隣接する第2領域302と、第2領域302及び基板100の端部に隣接する第3領域303とを含む。
図7に示した断面図において、第1領域301には第1乃至第5配線層(110、120、130、140、150)と、第1乃至第5配線層(110、120、130、140、150)の各々を隔離する第1乃至第4絶縁層(119、129、139、149)と、第5配線層150の上部に配置される第5絶縁層159とを有する多層配線回路が配置されている。第1乃至第5配線層(110、120、130、140、150)は、例えば電源電位や共通電位を供給するための配線である。
本実施形態は、第4実施形態に係る多層配線構造体に類似するが、第1領域301から延長される配線層と、第1領域301の多層配線回路とは電気的に独立した疑似的な配線層170とが第2領域302内で重畳する領域を有する点で異なっている。
第3領域303には配線層が配置されておらず、第1領域301の第1乃至第5絶縁層(119、129、139、149、159)の各々と同一層の絶縁層が接して積層されている。
前述の実施形態と同等の理由から、本実施形態においても、第1領域301及び第2領域302の各層における配線の上部からの絶縁層の高さについて、第2領域302の方が第1領域301よりも低く形成することができる。
更に、第3領域303においては、配線層が配置されないため、最上層の第5絶縁層159の高さは第2領域302よりも低い。
本実施形態によれば、多層配線回路が配置される第1領域301に隣接する第2領域302を設け、第1領域301よりも配線の数が少なく、第1領域301から延長された配線層(120、140)を配置することと、第1領域301に配置された多層配線回路とは電気的に独立した疑似的な配線層170を配置することとを組み合わせることによって、第1領域301及び第3領域303の高低差による勾配を緩和することができる。
これによって、絶縁層の勾配に伴う応力を、第2領域302の両端付近又は第2領域302内に分散させ、緩和することができる。よって、クラックが生じにくくなり、高い生産歩留まりが得られる多層配線構造体及びそれを用いた半導体装置を提供することができる。
ここで、確保すべき第2領域302としては、第1領域301との境界から5μmの領域を含むことが好ましい。このような配置を採用することで、絶縁層中の応力を効果的に緩和することができる。
尚、本実施形態における第1領域102に配置された多層配線回路は5層の配線層(110、120、130、140、150)を有するが、これに限定されないことは前述の通りである。
また、本実施形態においては、第1領域301から2本の配線層(120、140)が第2領域302に延長され、第2領域302の全ての配線層に疑似的な配線層170が配置される態様を示したが、これに限定されないことも前述の通りである。また、各配線層の疑似的な配線層170は、本実施形態で示したように複数の間隔を設けた形状である必要は無く、単一の連続した形状であっても構わない。
<第6~第8実施形態>
第1領域301、第2領域302及び第3領域303の配置については、図1に示したものに限られない。以下で、幾つかの配置例を示す。
図8は、第6実施形態に係る多層配線構造体の平面図であり、基板100の端部付近を示している。本実施形態に係る多層配線構造体は、第1実施形態と比較すると、配線層を有さない第3領域303を含まない点で相違している。クラックを抑制するためには第1領域301の端部付近における応力を緩和できればよいため、第1領域301に隣接して第2領域が設けられればよい。そのため、第3領域303は設けられなくても構わない。
図9は、第7実施形態に係る多層配線構造体の平面図であり、基板100の全面を示している。本実施形態に係る多層配線構造においては、第1領域301を囲むように第2領域302が配置され、更に、第2領域302を囲むように第3領域303が配置されている。第2領域302及び第3領域303は基板100の周辺に配置されており、第3領域303は基板100の端部に隣接している。
このような構成を有することによって、第1領域301の端部が全て第2領域に隣接するため、第1領域301全体について応力を緩和し、クラックの発生を抑制することができる。
尚、本実施形態においても、第2領域302が第1領域との境界から5μm以上の広がりを有していれば第1領域301内の応力を緩和することができるため、第3領域303は配置されなくても構わない。
図10は、第8実施形態に係る多層配線構造体の平面図であり、基板100の面内の一部を示している。本実施形態に係る多層配線構造体は、基板100の面内の一部に第2領域302及び第3領域303が配置された領域を有している。第2領域302は第1領域301に囲まれて隣接し、第3領域303は第2領域302に囲まれて隣接している。換言すると、第2領域302は、第1領域301及び第3領域303の間に配置され、第1領域301及び第3領域303を画定し、第1領域301及び第3領域303を分離している。
このような構成を有することによって、基板100の面内に配線層が配置されない領域が存在する場合においても、当該領域に起因するクラックの発生を抑制することができる。
尚、この場合においても第3領域303を設けず、基板100の面内における内部に第2領域302のみが配置されるようにしてもよい。つまり、基板100の面内の一部に、本来は配線層が配置されない領域が存在する場合、当該領域に疑似的な配線層を設けて第2領域302とすることによって、当該領域付近のクラックの発生を抑制することができる。
<第2領域における疑似配線の配置例>
第2領域302に配置される疑似的な配線は、配線層の高さを低くして応力を緩和することが目的であるため、疑似的な配線の形状やサイズには依存しない。このことは後に示すように実験でも確認されている。しかし、最近の配線寸法の微細化傾向を考慮すると、疑似配線のサイズは0.5μm以上50μm以下が好ましい。これによって、信号伝送などの動作とは関係の無い領域である第2領域302を小さく抑えて回路全体のサイズを縮小することができ、効率的な配線設計が可能となる。図11に、第2領域302に配置される疑似的な配線の平面視におけるレイアウトの例を幾つか示す。
図11(a)は、第1領域301の配線層と電気的に独立した正方形の疑似的な配線が行列状に配列された例である。図11(b)は、図11(a)の例に対して正方形のサイズのみが異なる疑似的な配線の例である。図11(c)は、長方形の疑似的な配線が配列された例である。図11(d)は、円形状の疑似的な配線が行列状に配列された例である。
上記で例示した疑似的な配線の配置例他にも種々の配置例が考えられる。疑似的な配線は上記で示した正方形、長方形又は円形に限らず、他の多角形や、直線と曲線の組み合わせであってもよい。
ここで、第2領域302の幅、及び第2領域302に配置される疑似的な配線のパターンと、クラック発生率を調べた幾つかの実験結果を示しておく。
図16(a)は、本実験で用いた第2領域302に配置される疑似的な配線パターンを説明する簡略的な断面図である。本実験で用いた多層配線構造体は9層から成り、第2領域302の各層には、第1領域301の配線とは電気的に分離され、離散的に設けられた疑似的な配線が配置される。図16(b)、(c)及び(d)は、本実験で用いた疑似的な配線のパターンを説明する上面図である。疑似的な配線として、図16(b)は正方形、図16(c)は円形、図16(d)は長方形であり、本実験において設定したサイズ及び各々の間隔は図中に示している。それぞれのパターンについて50個のサンプルを作製し、クラック発生率を調べた。
図17は、本実験の結果を示すグラフである。図17のグラフは、横軸に第2領域302の幅、縦軸にクラック発生率を示している。この結果によれば、第2領域302の幅を5μm以上とすると、疑似的な配線のパターンに依らずクラック発生率が0となった。
次いで、第2領域302における疑似的な配線の占有面積率とクラック発生率との関係を調べた。ここでは、図16に関する実験と同様に、9層の多層配線構造体を作製し、第2領域302の幅を1000μmに固定した。
図18(a)乃至(b)は、本実験で用いた疑似的な配線のパターンを説明する図である。ここで、占有面積率の定義を示しておく。占有面積率は、図18(a)乃至(c)の各々において、図中に破線で示した単位ユニットの面積に対する一つのパターンの面積の割合と定義する。
図19は、図18(a)に示した正方形のパターンを用いた実験結果を示すグラフである。図19のグラフは、横軸を占有面積率、縦軸をクラック発生率とし、正方形パターンの2通りのサイズについて重ねて示した。正方形パターンのサイズとしては、ここでは、一辺が10μm及び50μmとした。この結果によれば、第2領域302における疑似的な配線の占有面積率が10%以上80%以下である場合に、いずれのサイズにおいてもクラック発生率が0となった。
図20は、図18(b)に示した円形のパターンを用いた実験結果を示すグラフである。図20のグラフは、横軸を占有面積率、縦軸をクラック発生率とし、円形パターンの2通りのサイズについて重ねて示した。円形パターンのサイズとしては、ここでは、直径が10μm及び50μmとした。この結果によれば、第2領域302における疑似的な配線の占有面積率が10%以上80%以下である場合に、いずれのサイズにおいてもクラック発生率が0となった。
図21は、図18(c)に示した長方形のパターンを用いた実験結果を示すグラフである。図21のグラフは、横軸を占有面積率、縦軸をクラック発生率とし、長方形パターンの2通りのサイズについて重ねて示した。長方形パターンのサイズとしては、ここでは、10μm×30μm及び50μm×150μmとした。この結果によれば、第2領域302における疑似的な配線の占有面積率が10%以上80%以下である場合に、いずれのサイズにおいてもクラック発生率が0となった。
以上、図19乃至図21に示した実験結果から、第2領域302における疑似的な配線の占有面積率が10%以上80%以下であれば、疑似的な配線のパターン及びそのサイズに依らず、クラック発生率が0となることが分かった。
次いで、第2領域302の幅、及び疑似的な配線の態様とクラック発生率との関係を調べた。図22及び図23は、本実験で用いた多層配線構造体の第2領域302の幅、及び疑似的な配線の態様を説明する断面図である。いずれの多層配線構造体も5層から成り、第1領域301の配線層が、第2領域302に延長される態様を採用した。
図22に示した多層配線構造体においては、図4に示した多層配線構造体と同様に、隣り合う上下の層の疑似的な配線の幅の差Xは各層において共通である。つまり、隣り合う上下の層の疑似的な配線の幅の差Xは、第2領域302の幅を4で除した値となる。
図23に示した多層配線構造体においては、下層から1層目、3層目及び5層目において、第1領域301の配線層が第2領域302全体に亘って延長され、下層から2層目及び4層目については疑似的な配線層を設けていない。
図24及び図25はそれぞれ、図22及び図23に示した多層配線構造体を用いた実験結果を示すグラフである。ここで、図24において凡例の括弧内の数値は、隣り合う上下の層の疑似的な配線の幅の差Xを意味している。図24及び図25のグラフは、横軸を第2領域302の長さ、縦軸をクラック発生率とした。この結果によれば、第2領域302の長さが5μm以上である場合に、いずれの多層配線構造体の態様においてもクラック発生率が0となった。
100:基板
101:下地層
110:第1配線層
111:第1導電層
112:第2導電層
113:第1無機絶縁層
114:第2無機絶縁層
115:第1有機絶縁層
119:第1絶縁層
120:第2配線層
121:第3導電層
122:第4導電層
123:第3無機絶縁層
124:第4無機絶縁層
125:第2有機絶縁層
129:第2絶縁層
130:第3配線層
131:第5導電層
132:第6導電層
133:第5無機絶縁層
134:第6無機絶縁層
135:第3有機絶縁層
139:第3絶縁層
140:第4配線層
141:第7導電層
142:第8導電層
143:第7無機絶縁層
144:第8無機絶縁層
145:第4有機絶縁層
149:第4絶縁層
150:第5配線層
151:第9導電層
152:第10導電層
153:第9無機絶縁層
154:第10無機絶縁層
155:第5有機絶縁層
159:第5絶縁層
160:第6配線層
161:第11導電層
162:第12導電層
163:第13導電層
170:疑似的な配線層
181、182、185:開口部
191:第1ビア
192:第2ビア
193:第3ビア
194:第4ビア
301:第1領域
302:第2領域
303:第3領域
304:第4領域
305:第5領域
310:陰影

Claims (5)

  1. 複数の配線層及び前記複数の配線層の各々を絶縁する複数の絶縁層を含み、第1領域及び前記第1領域に隣接する第2領域を備え、前記第1領域に設けられた多層配線回路を備えた多層配線構造体であって、
    前記複数の絶縁層は、前記第1領域から前記第2領域に延びており、
    前記複数の配線層のうち一部の複数の配線層は、前記第1領域に設けられ、前記第2領域には存在せず、前記複数の配線層のうち他の複数の配線層は、前記第1領域及び前記第2領域に設けられ、前記一部の複数の配線層は前記第1領域と前記第2領域との境界付近に端部を有し、前記第2領域の前記配線層の層数は前記第1領域の前記配線層の層数よりも少なく、
    前記第2領域において、前記一部の前記配線層の上下に位置する前記複数の絶縁層の各々は接している、多層配線構造体。
  2. 複数の配線層及び前記複数の配線層の各々を絶縁する複数の絶縁層を含み、第1領域及び前記第1領域によって囲まれた第2領域を備え、前記第1領域に設けられた多層配線回路を備えた多層配線構造体であって、
    前記複数の絶縁層は、前記第1領域から前記第2領域に延びており、
    前記複数の配線層のうち一部の複数の配線層は、前記第1領域に設けられ、前記第2領域には存在せず、前記複数の配線層のうち他の複数の配線層は、前記第1領域及び前記第2領域に設けられ、前記一部の複数の配線層は前記第1領域と前記第2領域との境界付近に端部を有し、前記第2領域の前記配線層の層数は前記第1領域の前記配線層の層数よりも少なく、
    前記第2領域において、前記一部の前記配線層の上下に位置する前記複数の絶縁層の各々は接している、多層配線構造体。
  3. 前記複数の絶縁層の少なくとも一部の絶縁層は、有機絶縁層を含む、請求項1又は2に記載の多層配線構造体。
  4. 前記複数の絶縁層の少なくとも一部の絶縁層は、無機絶縁層を含む、請求項1乃至3のいずれか一に記載の多層配線構造体。
  5. 請求項1乃至4のいずれか一に記載の多層配線構造体を有する半導体装置。
JP2021003112A 2019-08-06 2021-01-12 多層配線構造体及び多層配線構造体を用いた半導体装置 Active JP7390323B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2021003112A JP7390323B2 (ja) 2019-08-06 2021-01-12 多層配線構造体及び多層配線構造体を用いた半導体装置

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2019144914A JP6825659B2 (ja) 2019-08-06 2019-08-06 多層配線構造体及び多層配線構造体を用いた半導体装置
JP2021003112A JP7390323B2 (ja) 2019-08-06 2021-01-12 多層配線構造体及び多層配線構造体を用いた半導体装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2019144914A Division JP6825659B2 (ja) 2019-08-06 2019-08-06 多層配線構造体及び多層配線構造体を用いた半導体装置

Publications (2)

Publication Number Publication Date
JP2021061446A JP2021061446A (ja) 2021-04-15
JP7390323B2 true JP7390323B2 (ja) 2023-12-01

Family

ID=88923990

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021003112A Active JP7390323B2 (ja) 2019-08-06 2021-01-12 多層配線構造体及び多層配線構造体を用いた半導体装置

Country Status (1)

Country Link
JP (1) JP7390323B2 (ja)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009246144A (ja) 2008-03-31 2009-10-22 Panasonic Corp 電子部品内蔵基板及びその製造方法とこれを用いた半導体装置

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007180211A (ja) * 2005-12-27 2007-07-12 Ngk Spark Plug Co Ltd 配線基板製造用コア基板、配線基板の製造方法
JP2008147498A (ja) * 2006-12-12 2008-06-26 Toppan Printing Co Ltd 多層配線板及び半導体装置パッケージ
JP5539800B2 (ja) * 2010-07-07 2014-07-02 日本特殊陶業株式会社 配線基板の中間製品及び配線基板の製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009246144A (ja) 2008-03-31 2009-10-22 Panasonic Corp 電子部品内蔵基板及びその製造方法とこれを用いた半導体装置

Also Published As

Publication number Publication date
JP2021061446A (ja) 2021-04-15

Similar Documents

Publication Publication Date Title
US7049701B2 (en) Semiconductor device using insulating film of low dielectric constant as interlayer insulating film
JP5205066B2 (ja) 半導体装置およびその製造方法
US6650010B2 (en) Unique feature design enabling structural integrity for advanced low K semiconductor chips
US9929120B2 (en) Semiconductor device and its manufacturing method
US20080290516A1 (en) Semiconductor device with bonding pad support structure
JP2004153015A (ja) 半導体装置及びその製造方法
JP2011146563A (ja) 半導体装置
JP7367669B2 (ja) 半導体装置
JPWO2005096364A1 (ja) 半導体装置及びその製造方法
US7893536B2 (en) Semiconductor device
JP4528035B2 (ja) 半導体装置
JP7390323B2 (ja) 多層配線構造体及び多層配線構造体を用いた半導体装置
JP5090688B2 (ja) 半導体装置
US9490207B2 (en) Semiconductor device having a copper wire within an interlayer dielectric film
JP6569334B2 (ja) 多層配線構造体及び多層配線構造体を用いた半導体装置
JP6825659B2 (ja) 多層配線構造体及び多層配線構造体を用いた半導体装置
JP2005116788A (ja) 半導体装置
US6989583B2 (en) Semiconductor device
JP5564557B2 (ja) 半導体装置
JP2017034155A (ja) 表示装置
JP6766923B2 (ja) 多層配線構造体
JP6330374B2 (ja) 多層配線構造体
JP7290513B2 (ja) 半導体装置
JP2005259968A (ja) 半導体装置
JP6544462B2 (ja) 多層配線構造体

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210112

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220301

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220427

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20220906

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20221201

C60 Trial request (containing other claim documents, opposition documents)

Free format text: JAPANESE INTERMEDIATE CODE: C60

Effective date: 20221201

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20221215

C21 Notice of transfer of a case for reconsideration by examiners before appeal proceedings

Free format text: JAPANESE INTERMEDIATE CODE: C21

Effective date: 20221220

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20230224

C211 Notice of termination of reconsideration by examiners before appeal proceedings

Free format text: JAPANESE INTERMEDIATE CODE: C211

Effective date: 20230228

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20231120

R150 Certificate of patent or registration of utility model

Ref document number: 7390323

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150