JP7372104B2 - 半導体装置の良否判定方法 - Google Patents

Description

本発明は、リード端子に直流高電圧が印加される抵抗チップを含む半導体装置の良否判定方法に関する。

ハイブリット車や電気自動車には、車両駆動用に２００Ｖ程度のバッテリが搭載されており、このバッテリの電圧を５００Ｖ付近まで昇圧してモータ駆動用に使用される。そのため、その昇圧電圧の異常を監視するため電圧検出回路が必要となる。また近年では、１ｋＶを超える異常電圧を監視する高電圧検出回路が求められている。

図４に、車両駆動用のモータ駆動回路の一例を示す。モータ駆動回路２００は、車体から絶縁された高電圧のバッテリ２１０から出力される直流電圧（例えば２００Ｖ）を、昇圧コンバータ２２０により直流高電圧（例えば６００Ｖ）に昇圧して、インバータ回路２３０により３相交流電圧に変換し、車両駆動用の３相モータ２４０に供給する構成となっている。

このモータ駆動回路２００では、昇圧した高電圧を監視するための電圧検出回路１００を備え、昇圧コンバータ２２０の出力側の正極のノードＮ１と負極のノードＮ２の間の電圧を取り込み、その電圧の検出結果に基づき、図示しない制御回路から昇圧コンバータ２２０やインバータ回路２３０へ制御信号を出力し、モータ２４０の駆動を制御している。

高電圧を検出するための電圧検出回路１００は、図５に示すように、分圧回路１１０と増幅回路１２０とで構成することができる。

分圧回路１１０は、図４のノードＮ１に接続される端子Ｎ１１と車体の接地ＧＮＤの間に直列接続された抵抗Ｒ１（例えば１２ＭΩ）及び抵抗Ｒ２（例えば１４ｋΩ）と、図４のノードＮ２に接続される端子Ｎ１２と車体の接地ＧＮＤの間に直列接続された抵抗Ｒ３（例えば１２ＭΩ）及び抵抗Ｒ４（例えば１８ｋΩ）とで構成される。増幅回路１２０は、抵抗Ｒ１，Ｒ２の共通接続点に非反転入力端子（＋）が接続され、抵抗Ｒ３，Ｒ４の共通接続点に反転入力端子（－）が接続されたオペアンプ１２１と、オペアンプ１２１の反転入力端子（－）と出力端子の間に接続された帰還抵抗Ｒ５（例えば６０ｋΩ）とで構成される。オペアンプ１２１から出力される出力電圧号ＶＯＵＴは、図示しない制御回路に入力し、その制御回路から昇圧コンバータ２２０やインバータ回路２３０の動作を制御する制御信号が出力される。

ところで、高電圧を検出する電圧検出回路１００は、通常の半導体装置の製造工程に従い抵抗Ｒ１～Ｒ５とオペアンプ１２１を半導体チップで形成し、その半導体チップをリードフレームに実装し、樹脂封止することで形成しようとすると、高電圧が印加されるリード間や、近傍に配置している他のリードとの間で放電が発生するおそれがある。

そこで、図６、図７に示すように、抵抗Ｒ１～Ｒ５を主な構成要素とする抵抗チップ１３０と、オペアンプ１２１を主な構成要素とする増幅チップ１４０とにチップを分けた半導体装置１００Ａとして製造している。この半導体装置１００Ａは、抵抗チップ１３０の端子Ｎ１１，Ｎ１２に接続される高電圧用の２本のリード端子Ｌ１，Ｌ２をチップ１３０，１４００の並びの図６において左辺側に間隔を開けて配置し、高電圧が印加されない残りのリード端子Ｌ３～Ｌ１１を抵抗チップ１３０、増幅チップ１４０の並びの図６において右辺側に配置する構成としている。また、抵抗チップ１３０は、図７に示すように、誘電体部材（例えば、厚さ２００μｍ程度の絶縁セラミックスからなる平板基板）１５０を介してダイパッド１６０に搭載し、増幅チップ１４０は直接ダイパッド１６０に搭載している。

図６において、リード端子Ｌ６，Ｌ７，Ｌ８は予備端子、リード端子Ｌ３，Ｌ１１はダイパッド１６０に接続されるリード端子、リード端子Ｌ４は出力電圧ＶＯＵＴの出力端子、リード端子Ｌ５はオペアンプ１２１用の低圧の正電源端子、リード端子Ｌ９はオペアンプ１２１用の低圧の負電源端子、リード端子Ｌ１０は車体に接続される接地端子である。そして、リード端子Ｌ１，Ｌ２は樹脂１７１で相互間が絶縁され、リード端子Ｌ３～Ｌ１１も樹脂１７２で相互間が絶縁されている。この種の半導体装置１００Ａは、例えば特許文献１に記載されている。

特開２０１６－１３６６０８号公報

ところで、高電圧が印加する抵抗Ｒ１～Ｒ５の素子は、それらの素子の下面に厚みのある絶縁層を介在させている。また、前述したように、抵抗Ｒ１～Ｒ５を含む抵抗チップ１３０と接地用のリード端子Ｌ１０が接続されるダイパッド１６０の間には誘電体部材１５０を挟み込む構造が取られている。これらは、抵抗チップ１３０と誘電体部材１５０には、オペアンプ１２１を含む増幅チップ１４０の耐圧に比べて遥かに高い２４００Ｖ程度の耐圧を確保する必要があるからである。したがって、抵抗チップ１３０の厚い絶縁層と厚い誘電体部材１５０の部分の出来栄えを確認する必要があり、効果的な確認手法が望まれていた。

本発明の目的は、半導体装置の耐圧を確保する構造の出来栄えを良否判定することである。

上記目的を達成するために、請求項１にかかる発明は、第１のリード端子と電気的に接続された一端を有する第１の抵抗素子と、樹脂を介して前記第１のリード端子と電気的に絶縁された第２のリード端子と電気的に接続された一端を有する第３の抵抗素子と、前記第１の抵抗素子の他端と電気的に接続された第１のノードと、前記第３の抵抗素子の他端と電気的に接続された第２のノードと、前記第２のノードと一端が電気的に接続され、他端が第３のノードと電気的に接続された第４の抵抗素子と、前記第１のノードと一端が電気的に接続され、他端が前記第３のノードと電気的に接続された第２の抵抗素子と、前記第２のノードと一端が電気的に接続され、他端が第４のノードと電気的に接続された第５の抵抗素子と、を半導体基板の上面の絶縁層の上面において配置した抵抗チップと、前記第２のノードと電気的に接続された反転入力端子と、前記第４のノードと電気的に接続された出力端子と、前記第１のノードと電気的に接続された非反転入力端子と、を有するオペアンプを備えた増幅チップと、前記第４のノードと電気的に接続された出力電圧の端子と、前記樹脂を介して前記出力電圧の端子と電気的に絶縁され、前記第３のノードと電気的に接続され、接地に接続される接地端子と、誘電体部材を介して前記抵抗チップを接着し、前記増幅チップは直接接着されたダイパッドと、前記樹脂を介して前記出力電圧の端子および前記接地端子と電気的に絶縁され、前記ダイパッドに電気的に接続された２つのリード端子と、を有する半導体装置の良否判定方法であって、前記２つのリード端子に一端が接続され、他端が接地に接続された検出抵抗を備え、前記出力電圧の端子と前記接地端子を接地に接続し、前記第１のリード端子と前記第２のリード端子とを電気的に接続した第５のノードと接地との間に接続される商用周波数の交流高電圧をテスト電圧として印加したとき、前記絶縁層と前記半導体基板と前記誘電体部材と前記ダイパッドとを介在して前記検出抵抗を流れるリーク電流を前記検出抵抗で電圧に変換した検出電圧を、オシロスコープで観測して、前記検出電圧の波形が前記交流高電圧の正弦波形と相似形であって、前記検出電圧の波形の振幅が所定値よりも大きい場合、前記半導体装置を良品と判定し、前記検出電圧の波形において正極性の成分が欠如している場合、前記検出電圧の波形において正極性の成分が欠如しかつ前記検出電圧の波形が歪んだ波形である場合、または前記検出電圧の波形が前記交流高電圧の正弦波形と相似形であって前記検出電圧の波形の振幅が所定値よりも小さい場合、前記半導体装置を良品と判定されないことで、前記半導体装置の耐圧を確保する構造の出来栄えの良否を測定することを特徴とする。
請求項２にかかる発明は、請求項１に記載の半導体装置の良否判定方法において、前記テスト電圧は周波数が前記商用周波数で実効値が１ｋＶであることを特徴とする。

本発明によれば、抵抗チップと誘電体部材にテスト電圧として交流高電圧を印加したとき流れるリーク電流の波形を観測して良否を判定することができる。

本発明の１つの実施例の良否判定回路の回路図である。 本実施例の良否判定を行う抵抗チップの断面図である。 （ａ）～（ｄ）は良否判定で得られる電圧Ｖｓの波形図である。 モータ駆動回路の回路図である。 電圧検出回路の回路図である。 電圧検出回路を搭載した半導体装置の平面図である。 電圧検出回路の半導体装置の概略構成図である。

以下に本発明の半導体装置の良否判定方法の１つの実施例について説明する。図１は図６で説明した半導体装置１００Ａである。再掲すれば、半導体装置１００Ａは抵抗Ｒ１～Ｒ５を含む抵抗チップ１３０とオペアンプ１２１を含む増幅チップ１４０からなる。抵抗チップ１３０は図７で説明したように、誘電体部材１５０を介してダイパッド１６０に搭載され、増幅チップ１４０は直接ダイパッド１６０に搭載されている。

リード端子Ｌ６，Ｌ７，Ｌ８は予備端子、リード端子Ｌ３，Ｌ１１はダイパッド１６０に接続されるリード端子、リード端子Ｌ４は出力電圧ＶＯＵＴの端子、リード端子Ｌ５はオペアンプ１２１用の低圧の正電源端子、リード端子Ｌ９はオペアンプ１２１用の低圧の負電源端子、リード端子Ｌ１０は車体に接続される接地端子である。そして、リード端子Ｌ１，Ｌ２は樹脂１７１で相互間が絶縁され、リード端子Ｌ３～Ｌ１１も樹脂１７２で相互間が絶縁されている。

本実施例では、この半導体装置１００Ａの抵抗チップ１３０について、抵抗Ｒ２，Ｒ４が共通接続されるリード端子Ｌ４とＬ１０を接地ＧＮＤに接続するとともに、図７で説明したダイパッド１６０に接続されているリード端子Ｌ３，Ｌ１１を検出抵抗Ｒｓを介在して接地ＧＮＤに接続する。そして、リード端子Ｌ１，Ｌ２と接地ＧＮＤの間に商用周波数（例えば６０Ｈｚ）の交流高電圧Ｖｔ（例えば実効値が１ｋＶ）をテスト電圧として印加して、抵抗チップ１３０内を流れるリーク電流ＩＬにより検出抵抗Ｒｓに現れる電圧Ｖｓの波形をオシロスコープで観測する。これにより、抵抗Ｒ１～Ｒ５が含まれる抵抗チップ１３０を含む半導体装置の耐圧の良否判定を行うことができる。

図２に良否判定回路を外部に備えた抵抗チップ１３０の断面構造を示す。１３１はＳｉからなる半導体基板であり、その上面に絶縁層（例えばＣＶＤ法により形成した厚さ６～８μｍ程度の酸化膜）１３２が形成されている。１３３は精度向上のために複数個に分割して形成された分割抵抗素子、１３４は複数の分割抵抗素子１１３を直列接続して抵抗素子（例えばＲ１、Ｒ１＋Ｒ２、Ｒ３、あるいはＲ３＋Ｒ４）を構成するための配線層、１３５は分割抵抗素子１３３を配線層１３４に接続するためのスルーホール、１３６は層間膜を含む酸化膜、１３７はＳｉＮ等からなる保護膜である。１８１は半導体基板１３１と誘電体部材１５０を接着させる絶縁性の接着剤、１８２は誘電体部材１５０とダイパッド１６０を接着させる絶縁性の接着剤である。

このような構造の抵抗チップ１３０を含む半導体装置は、絶縁層１３２の異常（例えば、厚さや誘電率の異常、割れや欠陥、異物混入）、誘電体部材１５０の異常（例えば、厚さや誘電率の異常、割れや欠陥、異物混入）、スルーホール１３５の異常（例えば、接合不良）、配線層１３４の異常（例えば形状不良）によって、その耐圧を含む良否が問題となる。

そこで、その良否判定のために、リード端子Ｌ１，Ｌ２と接地ＧＮＤの間にテスト電圧として交流高電圧Ｖｔを印加すると、その交流高電圧Ｖｔによって、各分割抵抗素子１３３、酸化膜１３６、絶縁層１３２、半導体基板１３１、接着剤１８１、誘電体部材１５０、接着剤１８２、ダイパッド１６０を介在して、検出抵抗Ｒｓに流れるリーク電流ＩＬが発生する。このリーク電流ＩＬは、図２に例示的に表した寄生容量Ｃ１，Ｃ２，Ｃ３，Ｃ４を経由して寄生容量Ｃ５に集められて流れるが、それら寄生容量Ｃ１～Ｃ５のいずれか１つ以上が所定値より小さくなっていれば、リーク電流ＩＬが所定値よりも減少し、検出電圧Ｖｓの振幅が所定値よりも小さくなったり波形が歪んだりするので、その電圧Ｖｓの波形によって抵抗チップ１３０の良否を判定することができる。

図３にリーク電流ＩＬを検出抵抗Ｒｓで電圧に変換した検出電圧Ｖｓの観測波形を示す。図３（ａ）の電圧Ｖｓはきれいな正弦波となっており、抵抗チップ１３０と誘電体部材１５０が良品（耐圧十分）であることがわかる。なお、入力する交流高電圧Ｖｔの波形は省略しているが、図３（ａ）の波形と相似形の波形である。つまり、観測波形が入力する交流高電圧Ｖｔの波形と相似形であれば、耐圧は十分であることがわかる。図３（ｂ）は電圧Ｖｓの正極性の成分が欠如した波形、図３（ｃ）は電圧Ｖｓの正極性の成分が欠如した上に歪んだ波形であり、いずれも正極のリーク電流が小さくなっていることがわかる。これらの場合、正極の印加電圧に対する耐圧が不十分となる。このときは、正極の電流はリード端子Ｌ４、Ｌ１０に流れることになる。図３（ｄ）の電圧Ｖｓは正弦波ではあるが正常な場合の図３（ａ）の波形と比べて振幅が小さくなっている。振幅の減少はそれが極端な場合に耐圧が不十分と判断される。

このように、抵抗チップ１３０と誘電体部材１５０に交流高電圧Ｖｔを印加して流れるリーク電流ＩＬを観測することにより、その抵抗チップ１３０を含む半導体装置の耐圧を確保する構造の出来栄えの良否を判定することができる。

１００：電圧検出回路、１００Ａ：半導体装置、１１０：分圧回路、１２０：増幅回路
１３０：抵抗チップ、１３１：半導体基板、１３２：絶縁層、１３３：分割抵抗素子、１３４：配線層、１３５：スルーホール、１３６：酸化膜、１３７：保護膜、１８１，１８２：接着剤
１４０：増幅チップ
１５０：誘電体部材
１６０：ダイパッド

Claims (2)

1. 第１のリード端子と電気的に接続された一端を有する第１の抵抗素子と、
   樹脂を介して前記第１のリード端子と電気的に絶縁された第２のリード端子と電気的に接続された一端を有する第３の抵抗素子と、
   前記第１の抵抗素子の他端と電気的に接続された第１のノードと、
   前記第３の抵抗素子の他端と電気的に接続された第２のノードと、
   前記第２のノードと一端が電気的に接続され、他端が第３のノードと電気的に接続された第４の抵抗素子と、
   前記第１のノードと一端が電気的に接続され、他端が前記第３のノードと電気的に接続された第２の抵抗素子と、
   前記第２のノードと一端が電気的に接続され、他端が第４のノードと電気的に接続された第５の抵抗素子と、
   を半導体基板の上面の絶縁層の上面において配置した抵抗チップと、
   前記第２のノードと電気的に接続された反転入力端子と、前記第４のノードと電気的に接続された出力端子と、前記第１のノードと電気的に接続された非反転入力端子と、を有するオペアンプを備えた増幅チップと、
   前記第４のノードと電気的に接続された出力電圧の端子と、
   前記樹脂を介して前記出力電圧の端子と電気的に絶縁され、前記第３のノードと電気的に接続され、接地に接続される接地端子と、
   誘電体部材を介して前記抵抗チップを接着し、前記増幅チップは直接接着されたダイパッドと、
   前記樹脂を介して前記出力電圧の端子および前記接地端子と電気的に絶縁され、前記ダイパッドに電気的に接続された２つのリード端子と、
   を有する半導体装置の良否判定方法であって、
   前記２つのリード端子に一端が接続され、他端が接地に接続された検出抵抗を備え、
   前記出力電圧の端子と前記接地端子を接地に接続し、
   前記第１のリード端子と前記第２のリード端子とを電気的に接続した第５のノードと接地との間に接続される商用周波数の交流高電圧をテスト電圧として印加したとき、前記絶縁層と前記半導体基板と前記誘電体部材と前記ダイパッドとを介在して前記検出抵抗を流れるリーク電流を前記検出抵抗で電圧に変換した検出電圧を、オシロスコープで観測して、
   前記検出電圧の波形が前記交流高電圧の正弦波形と相似形であって、前記検出電圧の波形の振幅が所定値よりも大きい場合、前記半導体装置を良品と判定し、
   前記検出電圧の波形において正極性の成分が欠如している場合、前記検出電圧の波形において正極性の成分が欠如しかつ前記検出電圧の波形が歪んだ波形である場合、または前記検出電圧の波形が前記交流高電圧の正弦波形と相似形であって前記検出電圧の波形の振幅が所定値よりも小さい場合、前記半導体装置を良品と判定されないことで、
   前記半導体装置の耐圧を確保する構造の出来栄えの良否を測定することを特徴とする半導体装置の良否判定方法。
2. 請求項１に記載の半導体装置の良否判定方法において、
   前記テスト電圧は周波数が前記商用周波数で実効値が１ｋＶであることを特徴とする半導体装置の良否判定方法。