JP6672573B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP6672573B2 JP6672573B2 JP2016083557A JP2016083557A JP6672573B2 JP 6672573 B2 JP6672573 B2 JP 6672573B2 JP 2016083557 A JP2016083557 A JP 2016083557A JP 2016083557 A JP2016083557 A JP 2016083557A JP 6672573 B2 JP6672573 B2 JP 6672573B2
- Authority
- JP
- Japan
- Prior art keywords
- chip
- lead
- semiconductor device
- electrodes
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 46
- 239000011347 resin Substances 0.000 claims description 18
- 229920005989 resin Polymers 0.000 claims description 18
- 238000007789 sealing Methods 0.000 claims description 18
- 239000004020 conductor Substances 0.000 claims 1
- 238000001514 detection method Methods 0.000 description 27
- 238000010586 diagram Methods 0.000 description 9
- 239000000725 suspension Substances 0.000 description 5
- 238000004519 manufacturing process Methods 0.000 description 4
- 238000012544 monitoring process Methods 0.000 description 4
- 230000003321 amplification Effects 0.000 description 3
- 238000003199 nucleic acid amplification method Methods 0.000 description 3
- 230000002159 abnormal effect Effects 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000009499 grossing Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Description
Claims (6)
- 入力する電圧を減圧する機能を有する第1のチップと、該第1のチップの出力信号を信号処理する機能を有する第2のチップが、ダイパッド上に搭載され、各チップ電極間および各チップ電極と外部引出用のリード端子とがワイヤ接続され、封止樹脂により封止されている半導体装置において、
前記リード端子は、前記ダイパッドを挟んで対向して配置されたそれぞれ複数のリード端子からなる第1のリード列と第2のリード列を構成していることと、
前記第1のチップ上に形成されたチップ電極のうち1つのチップ電極が入力端子となり、該入力端子となるチップ電極は前記第1のリード列の1つのリード端子に接続していることと、
前記第1のチップ上に形成されたチップ電極のうち前記入力端子となるチップ電極を除くチップ電極は、前記第2のチップ上に形成されたチップ電極の一部のチップ電極あるいは前記第2のリード列のリード端子に接続し、前記第2のチップ上に形成されたチップ電極のうち前記第1のチップ上に形成されたチップ電極と接続していない別のチップ電極は前記第2のリード列のリード端子に接続していること、を特徴とする半導体装置。 - 入力する電圧を減圧する機能を有する第1のチップと、該第1のチップの出力信号を信号処理する機能を有する第2のチップが、ダイパッド上に搭載され、各チップ電極間および各チップ電極と外部引出用のリード端子とがワイヤ接続され、封止樹脂により封止されている半導体装置において、
前記リード端子は、前記ダイパッドを挟んで対向して配置されたそれぞれ複数のリード端子からなる第1のリード列と第2のリード列を構成していることと、
前記第1のチップは抵抗素子を主な構成要素としていることと、
前記第2のチップはオペアンプを主な構成要素としていることと、
前記第1のチップ上に形成された抵抗チップ電極の1つの抵抗チップ電極が入力端子となり、該入力端子となる抵抗チップ電極は前記第1のリード列の1つのリード端子に接続していることと、
前記抵抗チップ電極のうち前記入力端子となる抵抗チップ電極を除く抵抗チップ電極は、前記第2のチップ上に形成されたオペアンプチップ電極の一部のオペアンプチップ電極あるいは前記第2のリード列のリード端子に接続し、前記オペアンプチップ電極のうち前記抵抗チップ電極と接続していない別の前記オペアンプチップ電極は、前記第2のリード列のリード端子に接続し、前記入力端子に接続する前記第1のリード列の一つのリード端子に印加される電圧を前記第1のチップに形成された抵抗素子により減圧して前記第2のチップに形成された前記オペアンプの反転入力端子あるいは非反転入力端子のいずれかに出力し、前記第2のチップで信号処理した出力信号を前記第2のリード列のリード端子から出力すること、を特徴とする半導体装置。 - 請求項1または2いずれか記載の半導体装置において、
前記第1のチップと前記第2のチップは、絶縁部材を介して前記ダイパッド上に搭載されていることを特徴とする半導体装置。 - 請求項1乃至3いずれか記載の半導体装置において、前記ダイパッドの裏面側は、前記封止樹脂により樹脂封止されていることを特徴とする半導体装置。
- 請求項1乃至4いずれか記載の半導体装置において、
前記第2のリード列のいずれかのリード端子と前記第1のチップ上に形成されたチップ電極または抵抗チップ電極、あるいは前記第2のリード列のいずれかのリード端子と前記第2のチップ上に形成されたチップ電極またはオペアンプチップ電極は、第1のチップまたは第2のチップ上に形成された補助配線、あるいは前記ダイパッド上に搭載された中継チップを経由して接続していることを特徴とする半導体装置。
- 請求項1乃至4いずれか記載の半導体装置において、
前記第2のリード列のいずれかのリード端子と前記第1のチップ上に形成されたチップ電極または抵抗チップ電極、あるいは前記第2のリード列のいずれかのリード端子と前記第2のチップ上に形成されたチップ電極またはオペアンプチップ電極は、前記ダイパッド上に搭載されたESD保護素子を備えた中継チップを経由して接続していることを特徴とする半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016083557A JP6672573B2 (ja) | 2016-04-19 | 2016-04-19 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016083557A JP6672573B2 (ja) | 2016-04-19 | 2016-04-19 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2017195242A JP2017195242A (ja) | 2017-10-26 |
JP6672573B2 true JP6672573B2 (ja) | 2020-03-25 |
Family
ID=60154995
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016083557A Active JP6672573B2 (ja) | 2016-04-19 | 2016-04-19 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6672573B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7239094B2 (ja) * | 2019-03-27 | 2023-03-14 | 日清紡マイクロデバイス株式会社 | 半導体装置 |
CN110309574B (zh) * | 2019-06-25 | 2023-01-06 | 北京智涵芯宇科技有限公司 | 可感知芯片电路物理完整性的puf电路及芯片 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10321791A (ja) * | 1997-03-17 | 1998-12-04 | Tokai Rika Co Ltd | オペアンプ装置 |
JP4244318B2 (ja) * | 2003-12-03 | 2009-03-25 | 株式会社ルネサステクノロジ | 半導体装置 |
US20080013298A1 (en) * | 2006-07-14 | 2008-01-17 | Nirmal Sharma | Methods and apparatus for passive attachment of components for integrated circuits |
-
2016
- 2016-04-19 JP JP2016083557A patent/JP6672573B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2017195242A (ja) | 2017-10-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6541223B2 (ja) | 半導体装置 | |
US10170919B2 (en) | Battery protecting apparatus | |
CN111065931B (zh) | 电流测定装置 | |
JP5278490B2 (ja) | 電力変換装置 | |
JP6672573B2 (ja) | 半導体装置 | |
CN109768040B (zh) | 调节器用半导体集成电路 | |
US9906009B2 (en) | Semiconductor module | |
US7944269B2 (en) | Power transistor and method for controlling a power transistor | |
US9666509B2 (en) | Semiconductor device | |
JP7239094B2 (ja) | 半導体装置 | |
JP7040719B2 (ja) | 半導体装置 | |
JP6551842B2 (ja) | 半導体装置 | |
JP6923248B2 (ja) | 半導体装置 | |
KR101904682B1 (ko) | 전류 차단 장치 | |
JP2023013259A (ja) | 半導体装置 | |
JP2023042044A (ja) | 半導体装置 | |
JP4631282B2 (ja) | スイッチ回路およびそれを用いた点火装置 | |
JP2020054119A (ja) | ラインフィルタ | |
CN104569543B (zh) | 电压感测***和方法 | |
US20230096581A1 (en) | Semiconductor module | |
CN110320399B (zh) | 电压检测装置 | |
US20090108434A1 (en) | Semiconductor integrated circuit device, pdp driver, and plasma display panel | |
JPS6081855A (ja) | 半導体装置 | |
JPH08213542A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20190226 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20191125 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20191210 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20200121 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20200204 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20200214 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6672573 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |