JP2004271245A - 半導体素子の試験方法及びその試験装置 - Google Patents
半導体素子の試験方法及びその試験装置 Download PDFInfo
- Publication number
- JP2004271245A JP2004271245A JP2003059249A JP2003059249A JP2004271245A JP 2004271245 A JP2004271245 A JP 2004271245A JP 2003059249 A JP2003059249 A JP 2003059249A JP 2003059249 A JP2003059249 A JP 2003059249A JP 2004271245 A JP2004271245 A JP 2004271245A
- Authority
- JP
- Japan
- Prior art keywords
- lead terminal
- electrode
- resin mold
- terminal
- loop
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
- H01L2224/859—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector involving monitoring, e.g. feedback loop
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1203—Rectifying Diode
- H01L2924/12032—Schottky diode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
- Testing Relating To Insulation (AREA)
Abstract
【課題】薄型化した樹脂モールド部の欠陥を簡単な方法及び装置で発見し、半導体素子の不良品を除去すること。
【解決手段】樹脂モールド部４を有する小電力用整流素子１等をＤＵＴ１０とし、樹脂モールド部４内に存在する金属細線８のループ状曲がり部７の頂部から樹脂モールド部４上面までのモールド厚に対する絶縁耐圧試験を、樹脂モールド部４上面に配置した押圧接触型電極１４と結線したＴ１端子と、樹脂モールド部４の両端から外部に露出する第一リード端子２及び第二リード端子３とを短絡して結線したＴ２端子との間に、所定の電圧を印加して漏れ電流を検出するようにして実施し、前記ＤＵＴ１０の良品、不良品を判定し、不良品は除去手段により除去する。
【選択図】 図１
【解決手段】樹脂モールド部４を有する小電力用整流素子１等をＤＵＴ１０とし、樹脂モールド部４内に存在する金属細線８のループ状曲がり部７の頂部から樹脂モールド部４上面までのモールド厚に対する絶縁耐圧試験を、樹脂モールド部４上面に配置した押圧接触型電極１４と結線したＴ１端子と、樹脂モールド部４の両端から外部に露出する第一リード端子２及び第二リード端子３とを短絡して結線したＴ２端子との間に、所定の電圧を印加して漏れ電流を検出するようにして実施し、前記ＤＵＴ１０の良品、不良品を判定し、不良品は除去手段により除去する。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
本発明は、樹脂封止型半導体素子におけるパッケージの薄型化に伴い、樹脂モールド部肉厚の良否を、絶縁耐圧試験をもって簡単に判定できるようにした半導体素子の試験方法及びその試験装置に関するものである。
【０００２】
【従来の技術】
図９は、小電力用整流素子の外形を示す図であり、（ａ）はその平面図、（ｂ）はその正面図、（ｃ）はその右側面図である。
この小電力用整流素子１は、例えばアノード端子となる第一リード端子２と、例えばカソード端子となる第二リード端子３とを備え、それら第一リード端子２及び第二リード端子３の他端が、封止樹脂によって形成された樹脂モールド部４の長手方向の両端側面から外部に露出するような形状となっている。
【０００３】
上記のような形状の小電力用整流素子１（通常品）における樹脂モールド部４の実際の寸法を示せば、２．６ｍｍ（Ｗ）×１．６ｍｍ（Ｄ）×１．１ｍｍ（Ｈ）程度である。
しかしながら、近年ユーザーからの更なる薄型化の根強い要望があり、その要望に応えて樹脂モールド部４の厚さ（Ｈ）を１．１ｍｍから０．９ｍｍにと、０．２ｍｍ分薄くする試みがなされている。
【０００４】
かかる場合の小電力用整流素子１の内部部品と内部寸法を示せば、図１０の通りである。
図１０において、５はその内部にＰＮ接合を形成した半導体チップであり、この半導体チップ５は、第二リード端子３の一端に形成したチップ載置面３Ａに、例えば裏面側のカソード電極面が半田層６を介して固着されている。
一方、半導体チップ５の表面側のアノード電極面と第一リード端子２の一端に形成したボンディング領域面２Ａとが、外方に向かってループ状曲がり部７を形成した金属細線８にてワイヤボンディングされている。
【０００５】
上記のような内部構造における各部の寸法について説明を加えると次のようになる。
先ず、上記小電力用整流素子１のパッケージにおいては、半導体チップ５を搭載するためのチップ搭載面３Ａの寸法が最大で１．２５ｍｍ□程度となるので、電流容量で表すと、０．５〜１．０Ａ程度の容量のチップ、すなわち、１．０ｍｍ□（ｍａｘ）程度のチップ搭載が可能である。
なお、半導体チップ５の種類としては、ＳＢＤ（ショットキー・バリア・ダイオード）とＦＲＤ（ファースト・リカバリー・ダイオード）が代表的である。
耐圧については特に言及しないが、アノード端子（Ａ）−カソード端子（Ｋ）間の沿面距離等の関係もあり、通常は２００Ｖ耐圧以内のものが搭載されている。
【０００６】
▲１▼さて、直流順電流（ＩＦ）＝０．５〜１．０（Ａ）で、逆電圧（ＶＲ）＝３０〜２００Ｖの半導体チップ５が上記のような微小なパッケージに搭載されるのであるから、当然のごとく半導体素子全体としての放熱特性が問題となる。
つまり、放熱特性を向上させるためには、Ａ−Ｋ端子に用いられる第一、第二リード端子２，３の板厚が厚い方がより有利であるが、これを厚くし過ぎると、他の部品の寸法がより小さくなる。
結果として、外形Ｈ＝１．１ｍｍを、Ｈ＝０．９ｍｍとするには、前記リード端子２，３の板厚（ｔ１）を、ｔ１＝０．１５ｍｍからｔ１＝０．１１ｍｍとするのが、放熱特性を損なわせないという観点からは薄い方の限界である。
【０００７】
▲２▼続いて、半導体チップ５の板厚について考察する。
半導体チップ５の板厚については、より薄い方がチップ自体の放熱特性（通常発熱源のＰＮ接合が上面に搭載されることになるので、板厚が薄ければ薄いほど、放熱板としてのＫ端子面、すなわち、チップ載置面３Ａまでの距離が短い方がより有利となる。）においてもより優れていることは良く知られているが、チップを製作する時に用いるウエハの径が最低でも５〜６インチφ程度はあるので、ある程度のウエハの板厚でないと、その製作工程で割れが発生し易すくなってしまう。すなわち、チップ板厚をｔ２とすれば、ｔ２≧２００μｍが確保されている必要がある。これ以下のｔ２では、特別の処理工程を要することになり、コスト・アップを招き、また、通常の処理工程が使えなくなるという問題がある。
【０００８】
▲３▼次に、金属細線（線径：２５〜５０μｍφ）のループ状曲がり部７について考察する。
半導体チップ１のアノード電極面から、第一リード端子２のボンディング載置面２Ａへの接続は、図１０に示したように通常、金属細線８による接続が簡便である。かかる金属細線８の代りに、内部リード部品を用いて接続することも不可能ではないが、今ここでは金属細線８が用いられるものとする。
【０００９】
さて、半導体チップ５のアノード電極面から第一リード端子２のボンディング領域面２Ａに金属細線８を接続する際、特にアノード電極面へのボンディング箇所では金属細線８の変形による残留応力が大きいので、その直上部は垂直に立上げてその応力の影響を和らげてやる必要がある。そして、この立上げ部、すなわち、ループ状曲がり部７の曲率半径が大きければ大きいほど、より残留応力が小さくなるという理由から、少なくとも金属細線８のループ状曲がり部７の最頂面部までの高さ（ｔ３）が、ｔ３≧０．２５ｍｍであることが必要となる。
【００１０】
▲４▼続いて、ループ状曲がり部７の最頂面部から樹脂モールド部４の上面までの肉厚（ｔ４）について考察する。
小電力用整流素子１のパッケージの外形高さ寸法、Ｈ＝０．９ｍｍを保証するには、樹脂モールド部４の高さ（Ｈｏ）を、Ｈｏ＝０．８７ｍｍ程度に収める必要がある。そして、第二リード端子３の下側（裏面側）の樹脂モールド部４の肉厚（ｔ５）と、金属細線８のループ状曲がり部７における最頂面での樹脂モールド部４の肉厚（ｔ４）とを、今、仮にｔ５＝ｔ４の同一厚さにした場合、ｔ５＝ｔ４＝０．１４ｍｍとなる。
なお、半導体チップ５の裏面と第二リード端子２との接続は、半田層６を介して接続され、その半田層６の厚み（ｔ６）は、０．０３ｍｍ程度となっている。
【００１１】
以上が図１０における内部構造の各部分の寸法説明であるが、ここで新たな問題が発生する。
すなわち、前述の▲４▼で述べたループ状曲がり部７の最頂面部から樹脂モールド部４の上面までの肉厚（ｔ４）が０．１４ｍｍしか確保できないために発生する問題である。
【００１２】
ところで、樹脂モールド部４を形成するには、トランスファーモールド方式が一般的である。例えば、図９中の矢印で示した箇所に樹脂注入用ゲートを有し、加熱、熔融（流動化）した高粘度の樹脂モールド材がここから加圧注入されると、樹脂モールド材は、ループ状曲がり部７の最頂面上部を経由した後、カソード側の第二リード端子３の方に向かって金型内を通過する。この時、金属細線８が存在しているために樹脂モールド材の流れが乱れ、金属細線８の陰となる部分やループ状曲がり部７の最頂面上部での狭い樹脂モールド材通過点付近には気泡を巻き込んだり、あるいは樹脂モールド材そのものが、樹脂注入後の冷却過程で金型寸法通りに仕上がらず、欠けたり、寸法変化を起こしたりという不具合が、この部分の樹脂モールド材の肉厚がより薄くなったことで発生し易くなってしまったという問題である。
【００１３】
上記の問題に対処するには、トランファーモールド工程そのものをより改善させなければならないことは当然であるが、この部分での前述したような不良品が万一発生した場合、それらを完全に検査し・判定し、不良品を除去する手立てが、また必要であることは言うまでもない。
その手段として、図１０に示したような光学的な観察手段９によって検査・判定・不良品を除去する方法が考えられる。
【００１４】
例えば、特開昭６１−６２８４４号公報、特開平１−２８４７４３号公報、特開平２−２５４３０８号公報、特開平５−９０３６５公報、特開平１１−２３７２１０号公報、実開平４−５９１４９号公報など多数存在し、また、かかる光学的な観察手段を備えた装置は、すでに市場で販売されている。
上記のような装置の観測可能な視野範囲は、例えば１０μｍφ以上であって、上記のような外形製品においては、その視野設定値を最も不良品が発生し易い、例えば６０〜１００μｍφの範囲に設定に設定すれば検査・判定が可能であろう。
しかしながら、上記の光学的な観察方法では以下のような欠点がある。
（１）値段が１台当り数百万円以上と、極めて高価であって、結果的に製品のコストアップにつながること。
（２）基本的に、光学的な観察方法であるために、素子自体の特性との因果関係を特定し難い。つまり、光学的な観察情報が的確に素子特性に反映し難く、どの程度の光学的欠陥であれば、どの程度素子特性を損ねてしまうかといった１対１の検査対応マニュアルが極めて作成しずらいこと。
以下に、上記光学的な観察方法の欠点を含めて総括した従来技術の問題点を発明が解決しようとする課題して述べる。
【００１５】
【発明が解決しようとする課題】
（１）小電力用整流素子のような小型外形製品のパッケージの厚みに関しては、近年ユーザーからの更なる薄型化のニーズが強いという背景があり、かかるリーズに応えることは結果として、金属細線８のループ状曲がり部７における最頂面部上の樹脂モールド部肉厚の更なる寸法低下を招く。
【００１６】
（２）樹脂モールド部肉厚を局所的に薄くしてしまう結果、かかる部分の樹脂モールド材中に気泡（ボイド）の混入や、欠け、変形等の不具合がより発生し易い。
【００１７】
（３）上記のような不具合が発生した製品は完全に検査・判別の上、取り除かれる必要があるが、従来市販の光学式装置では、コストが高く、延いては製品単価のコストアップを招く。また、電気的な素子特性との因果関係を特定するのが難しく判定基準のマニュアルを作成する上で対応がし難く、実際の応用面では問題がある。
【００１８】
（４）光学的な検査方式では、分解能の限界が現在市販されている装置では５〜１０μｍ程度、つまり１０μｍ以下のものは検出することができない。したがって、仮に、樹脂モールド部４の表面に、金属細線８のループ状曲がり部７の一部が１０μｍ飛び出していたとしてもこれを検出することができない。
【００１９】
（５）先に挙げた光学的な観察方法を示す公報の内容では、その構成が複雑で、かつ、検査手順が煩雑などで結局、製品コストに悪影響を与えてしてしまう。
【００２０】
本発明は、上記の各課題を解決するためになされたもので、その目的とするところは以下のようなものである。
（１）小電力用整流素子等の半導体素子におけるパッケージの薄型化に伴い、金属細線のループ状曲がり部直上の樹脂モールド部肉厚が低下し、その部分の気泡（ボイド）の混入や欠け、変形等の不都合の発生率が大きくなるので、これを簡単な操作で確実に検査・判定し、しかも高価な装置や方法を用いることなく、安価に実現し、しかも量産に適し、終局的に製品のコストアップに結び付かないような試験方法及びその試験装置を提供すること。
【００２１】
（２）上記のような検査工程は、他の目的のマシン、フォーミングマシンや電気的特性計測用テスタ、テーピングマシンマシン等とともに、マシン組込み型として用いる場合が多いので、それらへの実装が簡単な方法及び手段であること。
【００２２】
【課題を解決しようとする手段】
請求項１に記載した発明は、第一リード端子と第二リード端子とを有し、前記第二リード端子のチップ載置面に半導体チップが載置・固着され、該半導体チップ上面の電極部と前記第一リード端子の一端に設けたボンディング領域面とが、外方に向かってループ状の曲がりを形成した金属細線にてワイヤボンディングされ、前記第一リドード端子及び第二リード端子の他端が外部に露出するように前記金属細線のループ状曲がりの頂部を含んで前記半導体チップの周囲を樹脂封止して所定肉厚の樹脂モールド部が形成された半導体素子に対する試験方法であって、
前記金属細線のループ状曲がりの頂部から樹脂モールド部上面までのモールド厚に対する絶縁耐圧試験を行ない前記半導体素子の良品、不良品を判定することを特徴とするものである。
【００２３】
請求項２に記載した発明は、第一リード端子と第二リード端子とを有し、前記第二リード端子のチップ載置面に半導体チップが載置・固着され、該半導体チップ上面の電極部と前記第一リード端子の一端に設けたボンディング領域面とが外方に向かってループ状の曲がり部を形成した金属細線にてワイヤボンディングされ、前記第一リドード端子及び第二リード端子の他端が外部に露出するように前記金属細線のループ状曲がり部の最頂部を含んで前記半導体チップの周囲を樹脂封止して所定肉厚の樹脂モールド部が形成された半導体素子において、
前記ループ状曲がり部の最頂部に対応した樹脂モールド部の上面に押圧接触する第一電極と、前記第一リード端子及び第二リード端子を短絡した第二電極と、該第一電極と第二電極間に所定の電圧を加える電源と、該第一電極と第二電極間に所定の電圧を加えた際の漏れ電流を検出する手段とを備え、該手段により検出した漏れ電流の値を基準値と比較して半導体素子の良否を判定することを特徴とするものである。
【００２４】
請求項３に記載した発明は、前記半導体素子がリードフレームに多数形成され、該半導体素子の樹脂モールド部のモールド厚に対する絶縁耐圧試験を行ない前記半導体素子の良品、不良品を判定することを特徴とするものである。
【００２５】
請求項４に記載した発明は、前記樹脂モールド部の上面に押圧される前記第一電極が、回転するローラ状電極であり、走行するリードフレーム内の半導体素子の絶縁耐圧試験を連続的に行なうことを特徴とするものである。
【００２６】
請求項５に記載した発明は、前記電源が、直流電源又は商用交流電源であることを特徴とするものである。
【００２７】
【作用】
請求項１に記載した発明では、金属細線のループ状曲がりの頂部から樹脂モールド部上面までのモールド厚に対する絶縁耐圧試験を行ない半導体素子の良品、不良品を判定するようにした。このため、薄肉化した樹脂モールドに形成され易い気泡（ボイド）、ピンホール、欠け等が簡単な方法で容易に検出することができ、不良品除去率を向上させ、延いては製品の信頼性を高めることができる。
【００２８】
請求項２に記載した発明では、ループ状曲がり部の最頂部に対応した樹脂モールド部の上面に押圧接触する第一電極と、前記第一リード端子及び第二リード端子を短絡した第二電極との間に所定の電圧を、所定の電源により加え、その時の漏れ電流を検出し、基準値となる漏れ電流と比較して半導体素子の良否を判定するようにした。このため、漏れ電流の多寡により容易にループ状曲がり部直上の薄肉化した樹脂モールド部の欠陥を検出することができ、不良品の除去率を向上させることができる。
【００２９】
請求項３に記載した発明では、リードフレームの状態で半導体素子の樹脂モールド部のモールド厚に対する絶縁耐圧試験を行ない前記半導体素子の良品、不良品を判定するようにした。このため、連続的な検査・測定が容易であるとともに、後の取り扱いも容易となる。
【００３０】
請求項４に記載した発明では、樹脂モールド部の上面に押圧される第一電極が、回転するローラ状電極であり、走行するリードフレーム内の半導体素子の絶縁耐圧試験を連続的に行なえるようにした。このため、さらに一層連続的な検査・測定が容易になるとともに、後の取り扱いも容易となる。
【００３１】
請求項５に記載した発明では、電源を直流電源又は商用交流電源とした。この際、特に商用交流電源を使用するには、印加電圧の方向が時間ごとに変わるので、ループ状曲がり部直上の薄肉化した樹脂モールド部の漏れ電流を両方向から検出・判定することができ、その精度を高めることができる。
【００３２】
【実施例】
以下に、本発明の実施例を、図を参照して説明する。
図１は本発明の試験方法を説明するための概念図である。
この実施例では個々に分離された半導体素子について試験する場合を説明する。
図において、被試験素子（以下、ＤＵＴと記す。）は、図の手前から奥方向、あるいは奥から手前方向に移動してきた後、テスト位置で止まっている。
ＤＵＴ１０の樹脂モールド部４から外部に露出させたアノード（Ａ）側の第一リード端子２は、奥行き方向に設けた導電性材料から成る第一レール１１上に、Ｘ−Ｙ方向の位置決めがされて載置される。
また、第一リード端子２とは反対側に露出されたカソード（Ｋ）側の第二リード端子３は、前記第一レール１１と所定の間隔をもって平行に配置した導電性材料から成る第二レール１２上に、同じくＸ−Ｙ方向に位置決めして載置される。
【００３３】
上記第一レール１１及び第二レール１２は、配線１３により電気的に短絡されＴ２端子に接続されている。
一方、ＤＵＴ１０の樹脂モールド部４上には、例えば上下動可能な押圧接触型電極１４が配置されている。この接触型電極１４は、ＤＵＴ１０内部の金属細線８におけるループ状曲がり部７の最頂面部に対向するように配置される構成となっている。そして、この押圧接触型電極１４は、配線１５によりＴ１端子に接続されている。
【００３４】
上記のＴ１端子とＴ２端子間には、直流（ＤＣ）電源あるいは商用交流（ＡＣ）電源から所定の試験電圧が印加される。この時、第一リード端子１１と第二リード端子１２とは配線１３により短絡されているので、デバイス内部における半導体チップ５のＰＮ接合に加わる印加電圧は０ボルトであり、そのためデバイスが試験中に破壊あるいは劣化することはない。また、アノード側となる第一リード端子２とカソード側となる第二リード端子３とが短絡されて同電位であるということは、Ｔ１端子、Ｔ２端子間に印加された試験電圧が、ループ状曲がり部７の最高点と樹脂モールド部４上面の押圧接触型電極１４との間にある樹脂モールド部４の薄い肉厚寸法（Ｄ）で持ちこたえるということを意味している。
【００３５】
ところで、空気中での常温（Ｔａ＝２５℃）における絶縁耐量は約（１，０００Ｖ／１ｍｍ）程度であることが良く知られている。したがって、ループ状曲がり部７の最高点と押圧接触型電極１４との間の部分（距離Ｄ）の間を貫く気泡等の原因よるピンホールが存在していないとすれば、０．１４ｍｍ肉厚に対しての絶縁耐量は、約（１４０Ｖ／０．１４ｍｍ）であることになる。
【００３６】
一方、気泡の混在したＤＵＴ１０、あるいは樹脂モールド部４の欠けや変形等の不都合の発生しているＤＵＴ１０の不具合の度合いを、金属顕微鏡による表面観察や超音波検査装置、あるいは軟Ｘ線等の検査装置を併用して詳しく調査する。
それから不具合の度合いと、上記絶縁耐量との相関データを多数個の試料ＤＵＴ１０を用いて採った後に、試験電圧、あるいはＡＣ（ＤＣ）の印加波形、印加時間等の試験条件を決定すれば良い。
【００３７】
さて、上記の絶縁耐圧試験に合格したＤＵＴ１０で、その良品は、例えば次のテーピング工程に送られ、不良品は、Ｔ１端子及びＴ２端子を介して処理した信号を経て別に設けた除去手段を通じて不良品箱に落とす等として回収される。
続いて、次のＤＵＴ１０が図１の位置に送り込まれ、次々と絶縁耐圧試験が繰り返えされる。
【００３８】
以上の試験方法によれば、薄肉化したループ状曲がり部７における最頂面部の欠陥を容易かつ高精度で発見することができ、不良品の除去により半導体素子の信頼性を向上させることができる。
【００３９】
次に、本発明の他の実施例につき、図２を参照して説明する。
この実施例では、試験する際のＤＵＴの形状が個別の素子ではなく、リードフレームの状態であることが特徴である。
すなわち、図において、１６はリードフレームであり、このリードフレーム１６には、例えば図１に示したような構造の樹脂モールド部４を有する小電力用整流素子がタイバ１７を介してリードフレーム１６の幅方向２連に、長さ方向に１リードフレーム当り４０〜６０連の単位で形成されている。
【００４０】
上記リードフレーム１６の幅方向両端を位置規制し、かつ、連結部１８Ａ，１８Ｂを受ける下側のレール状電極１９Ａ，１９Ｂと、図示のＭ−Ｍ’位置に、幅方向一対のＤＵＴ（小電力用整流素子１）における樹脂モールド部４に接触する図１と同様に上下に移動可能な押圧接触型電極１４とが設けられている。また、これらの押圧接触型電極１４は、ｔ１端子又はｔ’１端子に切換可能な接点を有するスイッチＳを介して接続され、レール状電極１９Ａはｔ２端子に、レール状電極１９Ｂはｔ’２端子にそれぞれ接続されている。
【００４１】
上記の構成で、リードフレーム１６はレール状電極１９Ａ，１９Ｂ上を、今、例えば矢印の右方向に搬送され、Ｍ−Ｍ’位置で停止する。この位置で押圧接触型電極１４が下降し、ＤＵＴの樹脂モールド部４の上面に押圧接触する。
次いで、スイッチＳの接点がいずれかの方向に切換えられ後、ｔ１，ｔ２端子間又はｔ’１，ｔ’２端子間にＡＣ又はＤＣ電源からの試験電圧が印加され絶縁耐圧試験が実施される。
【００４２】
なお、別個に２つの電源があれば、上記切換えのためのスイッチＳは不要となり、ｔ１，ｔ２端子側とｔ’１，ｔ’２端子側とを、上記のように時間をずらして試験することなく、同時に試験することが可能となり、その分、試験時間が速くなる利点が生じる。
【００４３】
上記の場合、良品、不良品の判定方法は、先の実施例と同じであるが、その一方、不良品の除去方法は先の実施例と異なる。
すなわち、この実施例では、不良品ＤＵＴの樹脂モールド部４表面上に、バット・マーク等を付しておき、タイバーカット分離して個々のＤＵＴにした後に、例えばリードフレーム１６の自走搬送装置上に設けた光学的センサにてバット・マーク等を検出し、その検出信号を不良品検出装置の駆動手段とする。
【００４４】
次に、さらに本発明の他の実施例につき、図３を参照して説明する。
この実施例では、上記の実施例と同様にリードフレーム１６の状態で試験を行なうものであるが、該リードフレーム１６上の電極の構造が異なっている。
すなわち、リードフレーム１６の上側の電極は、ローラ状電極２０であって、ＤＵＴ１０の樹脂モールド部４に、下方に付勢されたばね等によって押圧接触し、かつ、回転可能にリードフレーム１６上に配置されている。
なお、上記ローラ状電極２０は、試験時にリードフレーム１６上に下降して樹脂モールド部４と押圧接触し、試験終了後、上昇して該樹脂モールド部４から離れるような機構を備えるようにしても良い。また、上記ローラ状電極２０は、配線２１を介してｔ”１端子に接続されている。
【００４５】
上記のローラ状電極２０が先の実施例で述べた固定式の電極に較べて優れている点は、ローラ径、リードフレーム１６の送り速度、ＤＵＴ間隔（リードフレーム１６の送りピッチ）等を適切に選び、かつ、ばね等による適当なローラ圧を加えた状態として等速度で連続的にリードフレーム１６を送れる点である。
【００４６】
また、リードフレーム１６を送るための機構は、上側のローラ状電極２１の回転のみによっても良いし、下側のレール状電極２２にのみ送り機構を設け、上側のローラ状電極は、樹脂モールド部４との接触摩擦力によって自由回転するようにしても良い。あるいは、上下両方の電極２０，２２を連動させるようにして送る機構であっても良い。
【００４７】
上記レール状電極２２とｔ”２端子とは配線２３により結線され、絶縁耐圧試験は、先の実施例と同様に、ｔ”１端子とｔ”２端子間に所定の電源から所定の電圧が印加され実施される。不良品の除去方法も同様である。ただ、上側のローラ状電極２０が樹脂モールド部４を押圧する状態が時間とともに連続的に変化していることの違いを確実に把握しておけば良い。
【００４８】
次に、絶縁耐圧試験の概要について、若干補足説明をしておく。
図４に、かかる絶縁耐圧試験のタイムチャートを示した。
また、図８に絶縁耐圧試験回路の一例を示した。
図８において、Ｔ１端子と押圧接触型電極１４との間に接続されたＲｉｎは入力保護抵抗である。ＯＰ１は、第一のオペアンプであり、このオペアンプＯＰ１のプラス（＋）入力端子と第一レール１１とがノイズフィルタＬ及びゲイン調整用抵抗Ｒ１を介して接続されている。また、Ｔ２端子と第一のオペアンプＯＰ１のマイナス（−）入力端子とが配線１３により接続され、前記ノイズフィルタの前段の結線と前記配線１３間には検出抵抗ＲＤが接続されている。
【００４９】
前記第一のオペアンプＯＰ１の次段には、第二のオペアンプＯＰ２が設けられている。すなわち、第一のオペアンプＯＰ１の出力端子と第二のオペアンプＯＰ２のプラス（＋）入力端子とが接続され、第二のオペアンプＯＰ２のマイナス（−）入力端子は参考基準電圧設定手段ＶＲｅｆを介してアースに接続されている。また、第一のオペアンプＯＰ１のプラス（＋）入力端子と該オペアンプＯＰ１の出力端子間には該オペアンプＯＰ１のゲイン調整用抵抗Ｒ２が該オペアンプＯＰ１と並列に接続されている。
【００５０】
上記絶縁耐圧試験回路は、主要部の構成を示すものであるが、各部の機能は図８の上部にブロックで示したように、Ｔ１，Ｔ２端子間に所定の電圧を印加する入力機能部分Ａと、その時の漏れ電流を検出する検出機能部分Ｂと、該検出機能部分で得られた検出信号を増幅する増幅機能部分Ｃと、増幅した検出信号と参考基準電圧ＶＲｅｆと比較して製品の良否を判定する比較・判定機能部分Ｄと、製品の良否判定信号を出力する出力機能部分Ｅとから構成されている。
【００５１】
上記の回路構成において、スタート信号を受けた後、別に設けた電源回路から例えば商用周波数のＡＣ電圧（０〜２５０Ｖ）が、Ｔ１，Ｔ２端子間に印加される。この状態のタイムチャートが図４の（ａ）である。また、高電圧の印加時間は、例えば１〜６０（ｓｅｃ）間に亘って設定できるようになっている（図４（ｂ）参照）。
また、この実施例では素子数（ＤＵＴ）２０個までが測定可能としたが、これは目的に応じて自由に設定するようにすれば良い。
【００５２】
そして、ＤＵＴ１０が良品であれば、上記設定の印加時間１〜６０（ｓｅｃ）の間に、Ｔ１，Ｔ２端子間に漏れ電流が流れることはないが、不良品が発生した時は、多くの漏れ電流が流れ、試験装置が破壊するおそれがあるので、図示を省略したＮＧ，リレーをオフさせる（図４（ｃ），（ｄ）参照）。
【００５３】
なお、ＤＵＴ１０の漏れ電流は、図８の検出抵抗ＲＤの両端間電圧（電位差）を測定することで検出が可能である。この時の検出電流（図４（ｅ）参照）を入力信号として第一のオペアンプＯＰ１に入力して増幅処理し、第二のオペアンプＯＰ２に導く。第二のオペアンプＯＰ２では、入力された増幅検出信号と参考基準電圧（閾値）を示す信号とが比較され、該基準電圧よりも増幅検出信号が大きな値を示せば、例えば「Ｈ」レベルの信号を出力し、この出力信号を受けて図示を省略したＬＥＤを点灯（図４（ｆ）参照）させると共に、後工程でＤＵＴ１０を不良品として除去するために同じく図示を省略した不良品除去装置に、前記出力信号を駆動信号して送出する。
【００５４】
続いて、正規の上記設定印加時間経過後、ＥＮＤ信号が出力（図４（ｈ）参照）され、ＤＵＴ１０が交換されて再び上記の試験が繰り返される。
なお、ＮＧ発生時には、その時点でＥＮＤ信号が出力（図４（ｇ）参照）され、ＤＵＴ１０の交換を促す。
【００５５】
ところで、Ｔ１，Ｔ２端子間に流れる漏れ電流の基準値を設定しなければならないが、以下にこの点について説明する。
図５及び図６にその基礎データを示した。
図５は絶縁耐圧試験装置におけるＴ１，Ｔ２端子間の漏れ電流を示している。ＡＣ１，０００Ｖの試験電圧が印加された時、この試験装置自体に流れる漏れ電流が０．６μＡ程度あることを示している。
ＡＣ波形のいたるところに、髭状のノイズ電圧が見られるが、これは図８のＬを始めとする他のフィルタ部品により除去することができる。
【００５６】
装置自体が０．６μｍの漏れ電流を有する試験装置にＤＵＴ１０を搭載した状態でＡＣ１，０００Ｖの試験電圧が印加された場合の測定波形（検出抵抗ＲＤの両端電位差を電流に換算）を示したのが図６である。
図６によれば、ＤＵＴ１０が試験装置に搭載され、高電圧の試験電圧（ＡＣ１，０００Ｖ）が印加された時の漏れ電流は、例えば４μＡ程度であることが分かる。そして、この漏れ電流の値は、その正体がＤＵＴ１０の樹脂モールド部４の表面に沿って流れる電流であることも明らかである。
【００５７】
以上図５及び図６での漏れ電流の大きさが実測により確認されたので、これら固有の漏れ電流の影響を受けることのない程度でしかもなるべく小さ目である本番試験時の漏れ電流が設定される（遮断電流設定仕様；５０〜１，０００μＡ±５％）。
図７に本番試験におけるＮＧ品検出波形例を示すが、この時のＡＣ波形のピーク値から本例においては、漏れ電流値（遮断電流値）がＤＵＴ１０載置時のもれ電流（４μＡ）の約１０倍である４０μＡとなっていることが分かる。
【００５８】
図中、符号Ｔの位置でＮＧ品が発生、検出されているので、漏れ電流が図８の入力保護抵抗Ｒｉｎで決まる約１４０μＡまで一気に上昇する。
しかしながら、９〜１０ｍｓ後にはＮＧ，リレーがオフされるので、リレー電流は一気に下降する。そして、このＮＧ該当のＤＵＴ１０対しては、不良品である旨を示すＬＥＤが点灯され、このＮＧ該当ＤＵＴ１０以外のＤＵＴ１０に対しては、そのまま特定の試験電圧が所定の印加時間に亘って印加され試験が続行されるため、試験回路は再び復帰し、ＮＧのＤＵＴ１０に約１９ｍｓのＮＧ漏れ電流を流した後に、正常なＡＣ波形に戻る。
【００５９】
【発明の効果】
以上、実施例を通じて説明した本発明によれば、近年、より薄型化する傾向の、例えば小電力用整流素子のパッケージのように金属細線のループ状曲がり部直上の残り肉厚の極めて薄い樹脂モールド部を有する構造で、より発生し易い気泡（ボイド）、ピンホール、欠け、変形等の不具合を、簡単な方法と装置で確実に検査・判定し、不良品を除去することができる。
特に、従来の光学的な観察手段では発見できないような１０μｍ以下の欠陥、傷、気泡等についてもその大きさとは殆ど関係なく不良品として確実に検出できる利点がある。また、電気的な試験に基づく検知・判定・不良品の除去方法・装置であるために、デバイスの特性自体を試験しながら測定しているのであるから、不具合の状況とデバイス特性との関係も分かり易く、また、その良品、不良品の判別も容易に行なうことができる。さらに、自動化を推進することで、短時間の試験で量産性に富み、製品コストアップにもならず、他のマシンへの組込み・合体性等も良い等数々の優れた効果を奏するものである。
【図面の簡単な説明】
【図１】本発明の試験方法の一実施例を説明するための概略構成図である。
【図２】本発明の試験方法の他の実施例を説明するための概略構成図である。
【図３】本発明の試験方法のさらに他の実施例を説明するための概略構成図である。
【図４】絶縁耐圧試験のタイムチャート図である。
【図５】絶縁耐圧試験装置の電極間漏れ電流を示す図である。
【図６】絶縁耐圧試験装置でのＤＵＴ搭載時の漏れ電流を示す図である。
【図７】絶縁耐圧試験装置での本番試験におけるＮＧ品検出時の波形を示す図である。
【図８】絶縁耐圧試験回路の主要部構成を示した概念図である。
【図９】小型パッケージ製品の一例として示した小電力用整流素子の外形図であり、（ａ）はその平面図、（ｂ）はその正面図、（ｃ）はその右側面図である。
【図１０】樹脂モールド部に対する従来の検査・判定方法を説明するための概略構成図である。
【符号の説明】
１ 小電力用素子
２ 第一リード端子
２Ａ ボンディング領域面
３ 第二リード端子
３Ａ チップ載置面
４ 樹脂モールド部
５ 半導体チップ
６ 半田層
７ ループ状曲がり部
８ 金属細線
９ 光学的な観察手段
１０ ＤＵＴ
１１ 第一レール
１２ 第二レール
１３ 配線
１４ 押圧接触型電極
１５ 配線
１６ リードフレーム
１７ タイバ
１８Ａ，１８Ｂ 連結部
１９Ａ，１９Ｂ レール状電極
２０ ローラ状電極
２１ 配線
２２ レール状電極
２３ 配線
【発明の属する技術分野】
本発明は、樹脂封止型半導体素子におけるパッケージの薄型化に伴い、樹脂モールド部肉厚の良否を、絶縁耐圧試験をもって簡単に判定できるようにした半導体素子の試験方法及びその試験装置に関するものである。
【０００２】
【従来の技術】
図９は、小電力用整流素子の外形を示す図であり、（ａ）はその平面図、（ｂ）はその正面図、（ｃ）はその右側面図である。
この小電力用整流素子１は、例えばアノード端子となる第一リード端子２と、例えばカソード端子となる第二リード端子３とを備え、それら第一リード端子２及び第二リード端子３の他端が、封止樹脂によって形成された樹脂モールド部４の長手方向の両端側面から外部に露出するような形状となっている。
【０００３】
上記のような形状の小電力用整流素子１（通常品）における樹脂モールド部４の実際の寸法を示せば、２．６ｍｍ（Ｗ）×１．６ｍｍ（Ｄ）×１．１ｍｍ（Ｈ）程度である。
しかしながら、近年ユーザーからの更なる薄型化の根強い要望があり、その要望に応えて樹脂モールド部４の厚さ（Ｈ）を１．１ｍｍから０．９ｍｍにと、０．２ｍｍ分薄くする試みがなされている。
【０００４】
かかる場合の小電力用整流素子１の内部部品と内部寸法を示せば、図１０の通りである。
図１０において、５はその内部にＰＮ接合を形成した半導体チップであり、この半導体チップ５は、第二リード端子３の一端に形成したチップ載置面３Ａに、例えば裏面側のカソード電極面が半田層６を介して固着されている。
一方、半導体チップ５の表面側のアノード電極面と第一リード端子２の一端に形成したボンディング領域面２Ａとが、外方に向かってループ状曲がり部７を形成した金属細線８にてワイヤボンディングされている。
【０００５】
上記のような内部構造における各部の寸法について説明を加えると次のようになる。
先ず、上記小電力用整流素子１のパッケージにおいては、半導体チップ５を搭載するためのチップ搭載面３Ａの寸法が最大で１．２５ｍｍ□程度となるので、電流容量で表すと、０．５〜１．０Ａ程度の容量のチップ、すなわち、１．０ｍｍ□（ｍａｘ）程度のチップ搭載が可能である。
なお、半導体チップ５の種類としては、ＳＢＤ（ショットキー・バリア・ダイオード）とＦＲＤ（ファースト・リカバリー・ダイオード）が代表的である。
耐圧については特に言及しないが、アノード端子（Ａ）−カソード端子（Ｋ）間の沿面距離等の関係もあり、通常は２００Ｖ耐圧以内のものが搭載されている。
【０００６】
▲１▼さて、直流順電流（ＩＦ）＝０．５〜１．０（Ａ）で、逆電圧（ＶＲ）＝３０〜２００Ｖの半導体チップ５が上記のような微小なパッケージに搭載されるのであるから、当然のごとく半導体素子全体としての放熱特性が問題となる。
つまり、放熱特性を向上させるためには、Ａ−Ｋ端子に用いられる第一、第二リード端子２，３の板厚が厚い方がより有利であるが、これを厚くし過ぎると、他の部品の寸法がより小さくなる。
結果として、外形Ｈ＝１．１ｍｍを、Ｈ＝０．９ｍｍとするには、前記リード端子２，３の板厚（ｔ１）を、ｔ１＝０．１５ｍｍからｔ１＝０．１１ｍｍとするのが、放熱特性を損なわせないという観点からは薄い方の限界である。
【０００７】
▲２▼続いて、半導体チップ５の板厚について考察する。
半導体チップ５の板厚については、より薄い方がチップ自体の放熱特性（通常発熱源のＰＮ接合が上面に搭載されることになるので、板厚が薄ければ薄いほど、放熱板としてのＫ端子面、すなわち、チップ載置面３Ａまでの距離が短い方がより有利となる。）においてもより優れていることは良く知られているが、チップを製作する時に用いるウエハの径が最低でも５〜６インチφ程度はあるので、ある程度のウエハの板厚でないと、その製作工程で割れが発生し易すくなってしまう。すなわち、チップ板厚をｔ２とすれば、ｔ２≧２００μｍが確保されている必要がある。これ以下のｔ２では、特別の処理工程を要することになり、コスト・アップを招き、また、通常の処理工程が使えなくなるという問題がある。
【０００８】
▲３▼次に、金属細線（線径：２５〜５０μｍφ）のループ状曲がり部７について考察する。
半導体チップ１のアノード電極面から、第一リード端子２のボンディング載置面２Ａへの接続は、図１０に示したように通常、金属細線８による接続が簡便である。かかる金属細線８の代りに、内部リード部品を用いて接続することも不可能ではないが、今ここでは金属細線８が用いられるものとする。
【０００９】
さて、半導体チップ５のアノード電極面から第一リード端子２のボンディング領域面２Ａに金属細線８を接続する際、特にアノード電極面へのボンディング箇所では金属細線８の変形による残留応力が大きいので、その直上部は垂直に立上げてその応力の影響を和らげてやる必要がある。そして、この立上げ部、すなわち、ループ状曲がり部７の曲率半径が大きければ大きいほど、より残留応力が小さくなるという理由から、少なくとも金属細線８のループ状曲がり部７の最頂面部までの高さ（ｔ３）が、ｔ３≧０．２５ｍｍであることが必要となる。
【００１０】
▲４▼続いて、ループ状曲がり部７の最頂面部から樹脂モールド部４の上面までの肉厚（ｔ４）について考察する。
小電力用整流素子１のパッケージの外形高さ寸法、Ｈ＝０．９ｍｍを保証するには、樹脂モールド部４の高さ（Ｈｏ）を、Ｈｏ＝０．８７ｍｍ程度に収める必要がある。そして、第二リード端子３の下側（裏面側）の樹脂モールド部４の肉厚（ｔ５）と、金属細線８のループ状曲がり部７における最頂面での樹脂モールド部４の肉厚（ｔ４）とを、今、仮にｔ５＝ｔ４の同一厚さにした場合、ｔ５＝ｔ４＝０．１４ｍｍとなる。
なお、半導体チップ５の裏面と第二リード端子２との接続は、半田層６を介して接続され、その半田層６の厚み（ｔ６）は、０．０３ｍｍ程度となっている。
【００１１】
以上が図１０における内部構造の各部分の寸法説明であるが、ここで新たな問題が発生する。
すなわち、前述の▲４▼で述べたループ状曲がり部７の最頂面部から樹脂モールド部４の上面までの肉厚（ｔ４）が０．１４ｍｍしか確保できないために発生する問題である。
【００１２】
ところで、樹脂モールド部４を形成するには、トランスファーモールド方式が一般的である。例えば、図９中の矢印で示した箇所に樹脂注入用ゲートを有し、加熱、熔融（流動化）した高粘度の樹脂モールド材がここから加圧注入されると、樹脂モールド材は、ループ状曲がり部７の最頂面上部を経由した後、カソード側の第二リード端子３の方に向かって金型内を通過する。この時、金属細線８が存在しているために樹脂モールド材の流れが乱れ、金属細線８の陰となる部分やループ状曲がり部７の最頂面上部での狭い樹脂モールド材通過点付近には気泡を巻き込んだり、あるいは樹脂モールド材そのものが、樹脂注入後の冷却過程で金型寸法通りに仕上がらず、欠けたり、寸法変化を起こしたりという不具合が、この部分の樹脂モールド材の肉厚がより薄くなったことで発生し易くなってしまったという問題である。
【００１３】
上記の問題に対処するには、トランファーモールド工程そのものをより改善させなければならないことは当然であるが、この部分での前述したような不良品が万一発生した場合、それらを完全に検査し・判定し、不良品を除去する手立てが、また必要であることは言うまでもない。
その手段として、図１０に示したような光学的な観察手段９によって検査・判定・不良品を除去する方法が考えられる。
【００１４】
例えば、特開昭６１−６２８４４号公報、特開平１−２８４７４３号公報、特開平２−２５４３０８号公報、特開平５−９０３６５公報、特開平１１−２３７２１０号公報、実開平４−５９１４９号公報など多数存在し、また、かかる光学的な観察手段を備えた装置は、すでに市場で販売されている。
上記のような装置の観測可能な視野範囲は、例えば１０μｍφ以上であって、上記のような外形製品においては、その視野設定値を最も不良品が発生し易い、例えば６０〜１００μｍφの範囲に設定に設定すれば検査・判定が可能であろう。
しかしながら、上記の光学的な観察方法では以下のような欠点がある。
（１）値段が１台当り数百万円以上と、極めて高価であって、結果的に製品のコストアップにつながること。
（２）基本的に、光学的な観察方法であるために、素子自体の特性との因果関係を特定し難い。つまり、光学的な観察情報が的確に素子特性に反映し難く、どの程度の光学的欠陥であれば、どの程度素子特性を損ねてしまうかといった１対１の検査対応マニュアルが極めて作成しずらいこと。
以下に、上記光学的な観察方法の欠点を含めて総括した従来技術の問題点を発明が解決しようとする課題して述べる。
【００１５】
【発明が解決しようとする課題】
（１）小電力用整流素子のような小型外形製品のパッケージの厚みに関しては、近年ユーザーからの更なる薄型化のニーズが強いという背景があり、かかるリーズに応えることは結果として、金属細線８のループ状曲がり部７における最頂面部上の樹脂モールド部肉厚の更なる寸法低下を招く。
【００１６】
（２）樹脂モールド部肉厚を局所的に薄くしてしまう結果、かかる部分の樹脂モールド材中に気泡（ボイド）の混入や、欠け、変形等の不具合がより発生し易い。
【００１７】
（３）上記のような不具合が発生した製品は完全に検査・判別の上、取り除かれる必要があるが、従来市販の光学式装置では、コストが高く、延いては製品単価のコストアップを招く。また、電気的な素子特性との因果関係を特定するのが難しく判定基準のマニュアルを作成する上で対応がし難く、実際の応用面では問題がある。
【００１８】
（４）光学的な検査方式では、分解能の限界が現在市販されている装置では５〜１０μｍ程度、つまり１０μｍ以下のものは検出することができない。したがって、仮に、樹脂モールド部４の表面に、金属細線８のループ状曲がり部７の一部が１０μｍ飛び出していたとしてもこれを検出することができない。
【００１９】
（５）先に挙げた光学的な観察方法を示す公報の内容では、その構成が複雑で、かつ、検査手順が煩雑などで結局、製品コストに悪影響を与えてしてしまう。
【００２０】
本発明は、上記の各課題を解決するためになされたもので、その目的とするところは以下のようなものである。
（１）小電力用整流素子等の半導体素子におけるパッケージの薄型化に伴い、金属細線のループ状曲がり部直上の樹脂モールド部肉厚が低下し、その部分の気泡（ボイド）の混入や欠け、変形等の不都合の発生率が大きくなるので、これを簡単な操作で確実に検査・判定し、しかも高価な装置や方法を用いることなく、安価に実現し、しかも量産に適し、終局的に製品のコストアップに結び付かないような試験方法及びその試験装置を提供すること。
【００２１】
（２）上記のような検査工程は、他の目的のマシン、フォーミングマシンや電気的特性計測用テスタ、テーピングマシンマシン等とともに、マシン組込み型として用いる場合が多いので、それらへの実装が簡単な方法及び手段であること。
【００２２】
【課題を解決しようとする手段】
請求項１に記載した発明は、第一リード端子と第二リード端子とを有し、前記第二リード端子のチップ載置面に半導体チップが載置・固着され、該半導体チップ上面の電極部と前記第一リード端子の一端に設けたボンディング領域面とが、外方に向かってループ状の曲がりを形成した金属細線にてワイヤボンディングされ、前記第一リドード端子及び第二リード端子の他端が外部に露出するように前記金属細線のループ状曲がりの頂部を含んで前記半導体チップの周囲を樹脂封止して所定肉厚の樹脂モールド部が形成された半導体素子に対する試験方法であって、
前記金属細線のループ状曲がりの頂部から樹脂モールド部上面までのモールド厚に対する絶縁耐圧試験を行ない前記半導体素子の良品、不良品を判定することを特徴とするものである。
【００２３】
請求項２に記載した発明は、第一リード端子と第二リード端子とを有し、前記第二リード端子のチップ載置面に半導体チップが載置・固着され、該半導体チップ上面の電極部と前記第一リード端子の一端に設けたボンディング領域面とが外方に向かってループ状の曲がり部を形成した金属細線にてワイヤボンディングされ、前記第一リドード端子及び第二リード端子の他端が外部に露出するように前記金属細線のループ状曲がり部の最頂部を含んで前記半導体チップの周囲を樹脂封止して所定肉厚の樹脂モールド部が形成された半導体素子において、
前記ループ状曲がり部の最頂部に対応した樹脂モールド部の上面に押圧接触する第一電極と、前記第一リード端子及び第二リード端子を短絡した第二電極と、該第一電極と第二電極間に所定の電圧を加える電源と、該第一電極と第二電極間に所定の電圧を加えた際の漏れ電流を検出する手段とを備え、該手段により検出した漏れ電流の値を基準値と比較して半導体素子の良否を判定することを特徴とするものである。
【００２４】
請求項３に記載した発明は、前記半導体素子がリードフレームに多数形成され、該半導体素子の樹脂モールド部のモールド厚に対する絶縁耐圧試験を行ない前記半導体素子の良品、不良品を判定することを特徴とするものである。
【００２５】
請求項４に記載した発明は、前記樹脂モールド部の上面に押圧される前記第一電極が、回転するローラ状電極であり、走行するリードフレーム内の半導体素子の絶縁耐圧試験を連続的に行なうことを特徴とするものである。
【００２６】
請求項５に記載した発明は、前記電源が、直流電源又は商用交流電源であることを特徴とするものである。
【００２７】
【作用】
請求項１に記載した発明では、金属細線のループ状曲がりの頂部から樹脂モールド部上面までのモールド厚に対する絶縁耐圧試験を行ない半導体素子の良品、不良品を判定するようにした。このため、薄肉化した樹脂モールドに形成され易い気泡（ボイド）、ピンホール、欠け等が簡単な方法で容易に検出することができ、不良品除去率を向上させ、延いては製品の信頼性を高めることができる。
【００２８】
請求項２に記載した発明では、ループ状曲がり部の最頂部に対応した樹脂モールド部の上面に押圧接触する第一電極と、前記第一リード端子及び第二リード端子を短絡した第二電極との間に所定の電圧を、所定の電源により加え、その時の漏れ電流を検出し、基準値となる漏れ電流と比較して半導体素子の良否を判定するようにした。このため、漏れ電流の多寡により容易にループ状曲がり部直上の薄肉化した樹脂モールド部の欠陥を検出することができ、不良品の除去率を向上させることができる。
【００２９】
請求項３に記載した発明では、リードフレームの状態で半導体素子の樹脂モールド部のモールド厚に対する絶縁耐圧試験を行ない前記半導体素子の良品、不良品を判定するようにした。このため、連続的な検査・測定が容易であるとともに、後の取り扱いも容易となる。
【００３０】
請求項４に記載した発明では、樹脂モールド部の上面に押圧される第一電極が、回転するローラ状電極であり、走行するリードフレーム内の半導体素子の絶縁耐圧試験を連続的に行なえるようにした。このため、さらに一層連続的な検査・測定が容易になるとともに、後の取り扱いも容易となる。
【００３１】
請求項５に記載した発明では、電源を直流電源又は商用交流電源とした。この際、特に商用交流電源を使用するには、印加電圧の方向が時間ごとに変わるので、ループ状曲がり部直上の薄肉化した樹脂モールド部の漏れ電流を両方向から検出・判定することができ、その精度を高めることができる。
【００３２】
【実施例】
以下に、本発明の実施例を、図を参照して説明する。
図１は本発明の試験方法を説明するための概念図である。
この実施例では個々に分離された半導体素子について試験する場合を説明する。
図において、被試験素子（以下、ＤＵＴと記す。）は、図の手前から奥方向、あるいは奥から手前方向に移動してきた後、テスト位置で止まっている。
ＤＵＴ１０の樹脂モールド部４から外部に露出させたアノード（Ａ）側の第一リード端子２は、奥行き方向に設けた導電性材料から成る第一レール１１上に、Ｘ−Ｙ方向の位置決めがされて載置される。
また、第一リード端子２とは反対側に露出されたカソード（Ｋ）側の第二リード端子３は、前記第一レール１１と所定の間隔をもって平行に配置した導電性材料から成る第二レール１２上に、同じくＸ−Ｙ方向に位置決めして載置される。
【００３３】
上記第一レール１１及び第二レール１２は、配線１３により電気的に短絡されＴ２端子に接続されている。
一方、ＤＵＴ１０の樹脂モールド部４上には、例えば上下動可能な押圧接触型電極１４が配置されている。この接触型電極１４は、ＤＵＴ１０内部の金属細線８におけるループ状曲がり部７の最頂面部に対向するように配置される構成となっている。そして、この押圧接触型電極１４は、配線１５によりＴ１端子に接続されている。
【００３４】
上記のＴ１端子とＴ２端子間には、直流（ＤＣ）電源あるいは商用交流（ＡＣ）電源から所定の試験電圧が印加される。この時、第一リード端子１１と第二リード端子１２とは配線１３により短絡されているので、デバイス内部における半導体チップ５のＰＮ接合に加わる印加電圧は０ボルトであり、そのためデバイスが試験中に破壊あるいは劣化することはない。また、アノード側となる第一リード端子２とカソード側となる第二リード端子３とが短絡されて同電位であるということは、Ｔ１端子、Ｔ２端子間に印加された試験電圧が、ループ状曲がり部７の最高点と樹脂モールド部４上面の押圧接触型電極１４との間にある樹脂モールド部４の薄い肉厚寸法（Ｄ）で持ちこたえるということを意味している。
【００３５】
ところで、空気中での常温（Ｔａ＝２５℃）における絶縁耐量は約（１，０００Ｖ／１ｍｍ）程度であることが良く知られている。したがって、ループ状曲がり部７の最高点と押圧接触型電極１４との間の部分（距離Ｄ）の間を貫く気泡等の原因よるピンホールが存在していないとすれば、０．１４ｍｍ肉厚に対しての絶縁耐量は、約（１４０Ｖ／０．１４ｍｍ）であることになる。
【００３６】
一方、気泡の混在したＤＵＴ１０、あるいは樹脂モールド部４の欠けや変形等の不都合の発生しているＤＵＴ１０の不具合の度合いを、金属顕微鏡による表面観察や超音波検査装置、あるいは軟Ｘ線等の検査装置を併用して詳しく調査する。
それから不具合の度合いと、上記絶縁耐量との相関データを多数個の試料ＤＵＴ１０を用いて採った後に、試験電圧、あるいはＡＣ（ＤＣ）の印加波形、印加時間等の試験条件を決定すれば良い。
【００３７】
さて、上記の絶縁耐圧試験に合格したＤＵＴ１０で、その良品は、例えば次のテーピング工程に送られ、不良品は、Ｔ１端子及びＴ２端子を介して処理した信号を経て別に設けた除去手段を通じて不良品箱に落とす等として回収される。
続いて、次のＤＵＴ１０が図１の位置に送り込まれ、次々と絶縁耐圧試験が繰り返えされる。
【００３８】
以上の試験方法によれば、薄肉化したループ状曲がり部７における最頂面部の欠陥を容易かつ高精度で発見することができ、不良品の除去により半導体素子の信頼性を向上させることができる。
【００３９】
次に、本発明の他の実施例につき、図２を参照して説明する。
この実施例では、試験する際のＤＵＴの形状が個別の素子ではなく、リードフレームの状態であることが特徴である。
すなわち、図において、１６はリードフレームであり、このリードフレーム１６には、例えば図１に示したような構造の樹脂モールド部４を有する小電力用整流素子がタイバ１７を介してリードフレーム１６の幅方向２連に、長さ方向に１リードフレーム当り４０〜６０連の単位で形成されている。
【００４０】
上記リードフレーム１６の幅方向両端を位置規制し、かつ、連結部１８Ａ，１８Ｂを受ける下側のレール状電極１９Ａ，１９Ｂと、図示のＭ−Ｍ’位置に、幅方向一対のＤＵＴ（小電力用整流素子１）における樹脂モールド部４に接触する図１と同様に上下に移動可能な押圧接触型電極１４とが設けられている。また、これらの押圧接触型電極１４は、ｔ１端子又はｔ’１端子に切換可能な接点を有するスイッチＳを介して接続され、レール状電極１９Ａはｔ２端子に、レール状電極１９Ｂはｔ’２端子にそれぞれ接続されている。
【００４１】
上記の構成で、リードフレーム１６はレール状電極１９Ａ，１９Ｂ上を、今、例えば矢印の右方向に搬送され、Ｍ−Ｍ’位置で停止する。この位置で押圧接触型電極１４が下降し、ＤＵＴの樹脂モールド部４の上面に押圧接触する。
次いで、スイッチＳの接点がいずれかの方向に切換えられ後、ｔ１，ｔ２端子間又はｔ’１，ｔ’２端子間にＡＣ又はＤＣ電源からの試験電圧が印加され絶縁耐圧試験が実施される。
【００４２】
なお、別個に２つの電源があれば、上記切換えのためのスイッチＳは不要となり、ｔ１，ｔ２端子側とｔ’１，ｔ’２端子側とを、上記のように時間をずらして試験することなく、同時に試験することが可能となり、その分、試験時間が速くなる利点が生じる。
【００４３】
上記の場合、良品、不良品の判定方法は、先の実施例と同じであるが、その一方、不良品の除去方法は先の実施例と異なる。
すなわち、この実施例では、不良品ＤＵＴの樹脂モールド部４表面上に、バット・マーク等を付しておき、タイバーカット分離して個々のＤＵＴにした後に、例えばリードフレーム１６の自走搬送装置上に設けた光学的センサにてバット・マーク等を検出し、その検出信号を不良品検出装置の駆動手段とする。
【００４４】
次に、さらに本発明の他の実施例につき、図３を参照して説明する。
この実施例では、上記の実施例と同様にリードフレーム１６の状態で試験を行なうものであるが、該リードフレーム１６上の電極の構造が異なっている。
すなわち、リードフレーム１６の上側の電極は、ローラ状電極２０であって、ＤＵＴ１０の樹脂モールド部４に、下方に付勢されたばね等によって押圧接触し、かつ、回転可能にリードフレーム１６上に配置されている。
なお、上記ローラ状電極２０は、試験時にリードフレーム１６上に下降して樹脂モールド部４と押圧接触し、試験終了後、上昇して該樹脂モールド部４から離れるような機構を備えるようにしても良い。また、上記ローラ状電極２０は、配線２１を介してｔ”１端子に接続されている。
【００４５】
上記のローラ状電極２０が先の実施例で述べた固定式の電極に較べて優れている点は、ローラ径、リードフレーム１６の送り速度、ＤＵＴ間隔（リードフレーム１６の送りピッチ）等を適切に選び、かつ、ばね等による適当なローラ圧を加えた状態として等速度で連続的にリードフレーム１６を送れる点である。
【００４６】
また、リードフレーム１６を送るための機構は、上側のローラ状電極２１の回転のみによっても良いし、下側のレール状電極２２にのみ送り機構を設け、上側のローラ状電極は、樹脂モールド部４との接触摩擦力によって自由回転するようにしても良い。あるいは、上下両方の電極２０，２２を連動させるようにして送る機構であっても良い。
【００４７】
上記レール状電極２２とｔ”２端子とは配線２３により結線され、絶縁耐圧試験は、先の実施例と同様に、ｔ”１端子とｔ”２端子間に所定の電源から所定の電圧が印加され実施される。不良品の除去方法も同様である。ただ、上側のローラ状電極２０が樹脂モールド部４を押圧する状態が時間とともに連続的に変化していることの違いを確実に把握しておけば良い。
【００４８】
次に、絶縁耐圧試験の概要について、若干補足説明をしておく。
図４に、かかる絶縁耐圧試験のタイムチャートを示した。
また、図８に絶縁耐圧試験回路の一例を示した。
図８において、Ｔ１端子と押圧接触型電極１４との間に接続されたＲｉｎは入力保護抵抗である。ＯＰ１は、第一のオペアンプであり、このオペアンプＯＰ１のプラス（＋）入力端子と第一レール１１とがノイズフィルタＬ及びゲイン調整用抵抗Ｒ１を介して接続されている。また、Ｔ２端子と第一のオペアンプＯＰ１のマイナス（−）入力端子とが配線１３により接続され、前記ノイズフィルタの前段の結線と前記配線１３間には検出抵抗ＲＤが接続されている。
【００４９】
前記第一のオペアンプＯＰ１の次段には、第二のオペアンプＯＰ２が設けられている。すなわち、第一のオペアンプＯＰ１の出力端子と第二のオペアンプＯＰ２のプラス（＋）入力端子とが接続され、第二のオペアンプＯＰ２のマイナス（−）入力端子は参考基準電圧設定手段ＶＲｅｆを介してアースに接続されている。また、第一のオペアンプＯＰ１のプラス（＋）入力端子と該オペアンプＯＰ１の出力端子間には該オペアンプＯＰ１のゲイン調整用抵抗Ｒ２が該オペアンプＯＰ１と並列に接続されている。
【００５０】
上記絶縁耐圧試験回路は、主要部の構成を示すものであるが、各部の機能は図８の上部にブロックで示したように、Ｔ１，Ｔ２端子間に所定の電圧を印加する入力機能部分Ａと、その時の漏れ電流を検出する検出機能部分Ｂと、該検出機能部分で得られた検出信号を増幅する増幅機能部分Ｃと、増幅した検出信号と参考基準電圧ＶＲｅｆと比較して製品の良否を判定する比較・判定機能部分Ｄと、製品の良否判定信号を出力する出力機能部分Ｅとから構成されている。
【００５１】
上記の回路構成において、スタート信号を受けた後、別に設けた電源回路から例えば商用周波数のＡＣ電圧（０〜２５０Ｖ）が、Ｔ１，Ｔ２端子間に印加される。この状態のタイムチャートが図４の（ａ）である。また、高電圧の印加時間は、例えば１〜６０（ｓｅｃ）間に亘って設定できるようになっている（図４（ｂ）参照）。
また、この実施例では素子数（ＤＵＴ）２０個までが測定可能としたが、これは目的に応じて自由に設定するようにすれば良い。
【００５２】
そして、ＤＵＴ１０が良品であれば、上記設定の印加時間１〜６０（ｓｅｃ）の間に、Ｔ１，Ｔ２端子間に漏れ電流が流れることはないが、不良品が発生した時は、多くの漏れ電流が流れ、試験装置が破壊するおそれがあるので、図示を省略したＮＧ，リレーをオフさせる（図４（ｃ），（ｄ）参照）。
【００５３】
なお、ＤＵＴ１０の漏れ電流は、図８の検出抵抗ＲＤの両端間電圧（電位差）を測定することで検出が可能である。この時の検出電流（図４（ｅ）参照）を入力信号として第一のオペアンプＯＰ１に入力して増幅処理し、第二のオペアンプＯＰ２に導く。第二のオペアンプＯＰ２では、入力された増幅検出信号と参考基準電圧（閾値）を示す信号とが比較され、該基準電圧よりも増幅検出信号が大きな値を示せば、例えば「Ｈ」レベルの信号を出力し、この出力信号を受けて図示を省略したＬＥＤを点灯（図４（ｆ）参照）させると共に、後工程でＤＵＴ１０を不良品として除去するために同じく図示を省略した不良品除去装置に、前記出力信号を駆動信号して送出する。
【００５４】
続いて、正規の上記設定印加時間経過後、ＥＮＤ信号が出力（図４（ｈ）参照）され、ＤＵＴ１０が交換されて再び上記の試験が繰り返される。
なお、ＮＧ発生時には、その時点でＥＮＤ信号が出力（図４（ｇ）参照）され、ＤＵＴ１０の交換を促す。
【００５５】
ところで、Ｔ１，Ｔ２端子間に流れる漏れ電流の基準値を設定しなければならないが、以下にこの点について説明する。
図５及び図６にその基礎データを示した。
図５は絶縁耐圧試験装置におけるＴ１，Ｔ２端子間の漏れ電流を示している。ＡＣ１，０００Ｖの試験電圧が印加された時、この試験装置自体に流れる漏れ電流が０．６μＡ程度あることを示している。
ＡＣ波形のいたるところに、髭状のノイズ電圧が見られるが、これは図８のＬを始めとする他のフィルタ部品により除去することができる。
【００５６】
装置自体が０．６μｍの漏れ電流を有する試験装置にＤＵＴ１０を搭載した状態でＡＣ１，０００Ｖの試験電圧が印加された場合の測定波形（検出抵抗ＲＤの両端電位差を電流に換算）を示したのが図６である。
図６によれば、ＤＵＴ１０が試験装置に搭載され、高電圧の試験電圧（ＡＣ１，０００Ｖ）が印加された時の漏れ電流は、例えば４μＡ程度であることが分かる。そして、この漏れ電流の値は、その正体がＤＵＴ１０の樹脂モールド部４の表面に沿って流れる電流であることも明らかである。
【００５７】
以上図５及び図６での漏れ電流の大きさが実測により確認されたので、これら固有の漏れ電流の影響を受けることのない程度でしかもなるべく小さ目である本番試験時の漏れ電流が設定される（遮断電流設定仕様；５０〜１，０００μＡ±５％）。
図７に本番試験におけるＮＧ品検出波形例を示すが、この時のＡＣ波形のピーク値から本例においては、漏れ電流値（遮断電流値）がＤＵＴ１０載置時のもれ電流（４μＡ）の約１０倍である４０μＡとなっていることが分かる。
【００５８】
図中、符号Ｔの位置でＮＧ品が発生、検出されているので、漏れ電流が図８の入力保護抵抗Ｒｉｎで決まる約１４０μＡまで一気に上昇する。
しかしながら、９〜１０ｍｓ後にはＮＧ，リレーがオフされるので、リレー電流は一気に下降する。そして、このＮＧ該当のＤＵＴ１０対しては、不良品である旨を示すＬＥＤが点灯され、このＮＧ該当ＤＵＴ１０以外のＤＵＴ１０に対しては、そのまま特定の試験電圧が所定の印加時間に亘って印加され試験が続行されるため、試験回路は再び復帰し、ＮＧのＤＵＴ１０に約１９ｍｓのＮＧ漏れ電流を流した後に、正常なＡＣ波形に戻る。
【００５９】
【発明の効果】
以上、実施例を通じて説明した本発明によれば、近年、より薄型化する傾向の、例えば小電力用整流素子のパッケージのように金属細線のループ状曲がり部直上の残り肉厚の極めて薄い樹脂モールド部を有する構造で、より発生し易い気泡（ボイド）、ピンホール、欠け、変形等の不具合を、簡単な方法と装置で確実に検査・判定し、不良品を除去することができる。
特に、従来の光学的な観察手段では発見できないような１０μｍ以下の欠陥、傷、気泡等についてもその大きさとは殆ど関係なく不良品として確実に検出できる利点がある。また、電気的な試験に基づく検知・判定・不良品の除去方法・装置であるために、デバイスの特性自体を試験しながら測定しているのであるから、不具合の状況とデバイス特性との関係も分かり易く、また、その良品、不良品の判別も容易に行なうことができる。さらに、自動化を推進することで、短時間の試験で量産性に富み、製品コストアップにもならず、他のマシンへの組込み・合体性等も良い等数々の優れた効果を奏するものである。
【図面の簡単な説明】
【図１】本発明の試験方法の一実施例を説明するための概略構成図である。
【図２】本発明の試験方法の他の実施例を説明するための概略構成図である。
【図３】本発明の試験方法のさらに他の実施例を説明するための概略構成図である。
【図４】絶縁耐圧試験のタイムチャート図である。
【図５】絶縁耐圧試験装置の電極間漏れ電流を示す図である。
【図６】絶縁耐圧試験装置でのＤＵＴ搭載時の漏れ電流を示す図である。
【図７】絶縁耐圧試験装置での本番試験におけるＮＧ品検出時の波形を示す図である。
【図８】絶縁耐圧試験回路の主要部構成を示した概念図である。
【図９】小型パッケージ製品の一例として示した小電力用整流素子の外形図であり、（ａ）はその平面図、（ｂ）はその正面図、（ｃ）はその右側面図である。
【図１０】樹脂モールド部に対する従来の検査・判定方法を説明するための概略構成図である。
【符号の説明】
１ 小電力用素子
２ 第一リード端子
２Ａ ボンディング領域面
３ 第二リード端子
３Ａ チップ載置面
４ 樹脂モールド部
５ 半導体チップ
６ 半田層
７ ループ状曲がり部
８ 金属細線
９ 光学的な観察手段
１０ ＤＵＴ
１１ 第一レール
１２ 第二レール
１３ 配線
１４ 押圧接触型電極
１５ 配線
１６ リードフレーム
１７ タイバ
１８Ａ，１８Ｂ 連結部
１９Ａ，１９Ｂ レール状電極
２０ ローラ状電極
２１ 配線
２２ レール状電極
２３ 配線
Claims (5)
- 第一リード端子と第二リード端子とを有し、前記第二リード端子のチップ載置面に半導体チップが載置・固着され、該半導体チップ上面の電極部と前記第一リード端子の一端に設けたボンディング領域面とが、外方に向かってループ状の曲がりを形成した金属細線にてワイヤボンディングされ、前記第一リドード端子及び第二リード端子の他端が外部に露出するように前記金属細線のループ状曲がりの頂部を含んで前記半導体チップの周囲を樹脂封止して所定肉厚の樹脂モールド部が形成された半導体素子に対する試験方法であって、
前記金属細線のループ状曲がりの頂部から樹脂モールド部上面までのモールド厚に対する絶縁耐圧試験を行ない前記半導体素子の良品、不良品を判定することを特徴とする半導体素子の試験方法。 - 第一リード端子と第二リード端子とを有し、前記第二リード端子のチップ載置面に半導体チップが載置・固着され、該半導体チップ上面の電極部と前記第一リード端子の一端に設けたボンディング領域面とが外方に向かってループ状の曲がり部を形成した金属細線にてワイヤボンディングされ、前記第一リドード端子及び第二リード端子の他端が外部に露出するように前記金属細線のループ状曲がり部の最頂部を含んで前記半導体チップの周囲を樹脂封止して所定肉厚の樹脂モールド部が形成された半導体素子において、
前記ループ状曲がり部の最頂部に対応した樹脂モールド部の上面に押圧接触する第一電極と、前記第一リード端子及び第二リード端子を短絡した第二電極と、該第一電極と第二電極間に所定の電圧を加える電源と、該第一電極と第二電極間に所定の電圧を加えた際の漏れ電流を検出する手段とを備え、該手段により検出した漏れ電流の値を基準値と比較して半導体素子の良否を判定することを特徴とする半導体素子の試験装置。 - 前記半導体素子がリードフレームに多数形成され、該半導体素子の樹脂モールド部のモールド厚に対する絶縁耐圧試験を行ない前記半導体素子の良品、不良品を判定することを特徴とする請求項１に記載の半導体素子の試験方法。
- 前記樹脂モールド部の上面に押圧される前記第一電極は、回転するローラ状電極であり、走行するリードフレーム内の半導体素子の絶縁耐圧試験を連続的に行なうことを特徴とする請求項２に記載の半導体素子の試験装置。
- 前記電源は、直流電源又は商用交流電源であることを特徴とする請求項２に記載の半導体素子の試験装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003059249A JP4316262B2 (ja) | 2003-03-06 | 2003-03-06 | 半導体素子の試験方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003059249A JP4316262B2 (ja) | 2003-03-06 | 2003-03-06 | 半導体素子の試験方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004271245A true JP2004271245A (ja) | 2004-09-30 |
| JP4316262B2 JP4316262B2 (ja) | 2009-08-19 |
Family
ID=33122112
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003059249A Expired - Fee Related JP4316262B2 (ja) | 2003-03-06 | 2003-03-06 | 半導体素子の試験方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4316262B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013057589A (ja) * | 2011-09-08 | 2013-03-28 | Fuji Electric Co Ltd | 半導体素子の特性試験装置およびその装置を用いた半導体素子の特性試験方法 |
| CN112034321A (zh) * | 2020-08-03 | 2020-12-04 | 中国空间技术研究院 | 一种快速软恢复二极管功能性能的评估方法 |
| JP2021060296A (ja) * | 2019-10-08 | 2021-04-15 | 新日本無線株式会社 | 半導体装置の良否判定方法 |
-
2003
- 2003-03-06 JP JP2003059249A patent/JP4316262B2/ja not_active Expired - Fee Related
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013057589A (ja) * | 2011-09-08 | 2013-03-28 | Fuji Electric Co Ltd | 半導体素子の特性試験装置およびその装置を用いた半導体素子の特性試験方法 |
| JP2021060296A (ja) * | 2019-10-08 | 2021-04-15 | 新日本無線株式会社 | 半導体装置の良否判定方法 |
| JP7372104B2 (ja) | 2019-10-08 | 2023-10-31 | 日清紡マイクロデバイス株式会社 | 半導体装置の良否判定方法 |
| CN112034321A (zh) * | 2020-08-03 | 2020-12-04 | 中国空间技术研究院 | 一种快速软恢复二极管功能性能的评估方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4316262B2 (ja) | 2009-08-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS59134841A (ja) | 電子部品へのボンデイングのためのオン・ライン検査方法およびシステム | |
| US8714015B2 (en) | Joint quality inspection and joint quality inspection method | |
| US5376879A (en) | Method and apparatus for evaluating electrostatic discharge conditions | |
| JP5817361B2 (ja) | 半導体素子の特性試験装置およびその装置を用いた半導体素子の特性試験方法 | |
| US10241151B2 (en) | Die crack detector and method therefor | |
| JPH0141031B2 (ja) | ||
| US8496158B2 (en) | Method and apparatus for monitoring free air ball (FAB) formation in wire bonding | |
| JP2017129395A (ja) | 半導体装置の検査装置および半導体装置の検査方法 | |
| JP2004271245A (ja) | 半導体素子の試験方法及びその試験装置 | |
| US11402426B2 (en) | Inductive testing probe apparatus for testing semiconductor die and related systems and methods | |
| CN108231619B (zh) | 用于功率半导体芯片的检测方法 | |
| JP2011222717A (ja) | 半導体製造装置、及び半導体装置の製造方法 | |
| JP2020027922A (ja) | 半導体検査装置および半導体装置の製造方法 | |
| JP2008141111A (ja) | 半導体装置及び半導体装置のチップクラック検査方法 | |
| US10658328B2 (en) | Detection of foreign particles during wire bonding | |
| JPH08330368A (ja) | 半導体回路装置群及びそのプローブ試験方法 | |
| JP2009152450A (ja) | 半導体装置の製造方法 | |
| JP5861822B2 (ja) | 半導体装置およびその試験方法 | |
| JPS649731B2 (ja) | ||
| JP4599776B2 (ja) | ワイヤボンディング評価方法とそれに用いる評価用治具 | |
| JP2019100951A (ja) | 半導体装置の検査方法、及び検査装置 | |
| TW200305726A (en) | Probing method, testing apparatus and testing method of semiconductor device | |
| JPH05206233A (ja) | 半導体のエージング装置 | |
| CN114089150A (zh) | 半导体芯片的试验装置及试验方法 | |
| JP3647635B2 (ja) | 半導体装置のスクリーニング方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060203 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080229 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081015 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081022 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20081022 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090519 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090520 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120529 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150529 Year of fee payment: 6 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |