JP2007329838A - 演算増幅回路 - Google Patents
演算増幅回路 Download PDFInfo
- Publication number
- JP2007329838A JP2007329838A JP2006161124A JP2006161124A JP2007329838A JP 2007329838 A JP2007329838 A JP 2007329838A JP 2006161124 A JP2006161124 A JP 2006161124A JP 2006161124 A JP2006161124 A JP 2006161124A JP 2007329838 A JP2007329838 A JP 2007329838A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- current
- differential
- unit
- operational amplifier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Amplifiers (AREA)
Abstract
【課題】消費電流を極度に増加させることなく、スルーレートを改善することが可能な演算増幅回路を提供する。
【解決手段】一対の差動入力端に接続された差動トランジスタ部および差動トランジスタ部に接続されたカレントミラー部を有する差動増幅部と、カレントミラー部に接続された電流バイアス部とを有するフォールデッドカスコード差動増幅部11と、フォールデッドカスコード差動増幅部11からの信号を出力信号とするプッシュプル出力部12と、電流バイアス部と基準電源との間に接続され、カレントミラー部に流れる電流を増加させるスルーレート改善部14と、フォールデッドカスコード差動増幅部11からプッシュプル出力部12への信号の電圧変動に応じて、スルーレート改善部14の電流量を調整する増幅部13とを備えている。この構成により駆動能力を向上させた状態で出力させることができるので、スルーレートを改善することができる。
【選択図】図1
【解決手段】一対の差動入力端に接続された差動トランジスタ部および差動トランジスタ部に接続されたカレントミラー部を有する差動増幅部と、カレントミラー部に接続された電流バイアス部とを有するフォールデッドカスコード差動増幅部11と、フォールデッドカスコード差動増幅部11からの信号を出力信号とするプッシュプル出力部12と、電流バイアス部と基準電源との間に接続され、カレントミラー部に流れる電流を増加させるスルーレート改善部14と、フォールデッドカスコード差動増幅部11からプッシュプル出力部12への信号の電圧変動に応じて、スルーレート改善部14の電流量を調整する増幅部13とを備えている。この構成により駆動能力を向上させた状態で出力させることができるので、スルーレートを改善することができる。
【選択図】図1
Description
本発明は、フォールデッドカスコード型の演算増幅回路に関する。
演算増幅回路は、携帯機器や家電機器や、その他の電子機器に用いられるものが開発されている。演算増幅回路は、比較器として使用されたり、加算器として使用されたりする他、ボルテージフォロアで構成したバッファ回路として使用される。演算増幅回路をバッファ回路として使用するときには、高入力インピーダンスで、かつ低出力インピーダンスであるのでとても有用である。演算増幅回路としては、様々な回路構成を取ることが可能であるが、フォールデッドカスコード型はダイナミックレンジを広く確保することができるため、演算増幅回路には好適である。
このような従来の演算増幅回路として特許文献1に記載されたものがある。この特許文献1に記載されているゲインブースト演算増幅回路を図3に基づいて説明する。図3は従来の演算増幅回路の一例を示す図である。
図3に示すように、従来の演算増幅回路は、第1極性の入力差動対101と、第2極性の差動対201と、入力増幅段401と、出力段402とを備えている。入力増幅段401は、第1のフォールデッドカスコード型演算増幅回路と、第2のフォールデッドカスコード型演算増幅回路とを有している。第1のフォールデッドカスコード型演算増幅回路は、第1極性の入力差動対101と、第1極性の電流折り返し回路103と、第1極性の折り返し用バイアス電流源104と、第2極性の電流ミラー105とで構成されている。第2のフォールデッドカスコード型演算増幅回路は、第2極性の入力差動対201と、第2極性の電流折り返し回路203と、第2極性の折り返し用バイアス電流源204と、第1極性の電流ミラー205とで構成される。第1のフォールデッドカスコード型演算増幅回路と第2のフォールデッドカスコード型演算増幅回路とは、第1および第2のカップル回路301,302を介して接続されている。
しかし、図3に示される従来の演算増幅器では、入力増幅段401から出力段402へ出力される信号が、第1極性の電流折り返し回路103と第2のカップル回路302との間と、第2極性の電流折り返し回路203と第2のカップル回路302との間のそれぞれのノードから出力されているので、MOSトランジスタMP9への信号は、第1極性の電流ミラー205と第2のカップル回路302との電位までしか低下しない。また、MOSトランジスタMN9への信号は、第2極性の電流ミラー105と第2のカップル回路302との電位までしか上昇しない。従って、従来の演算増幅器は、入力増幅段401から出力段402へ出力される信号が狭い範囲でしか振幅しないので、スルーレートを改善するための阻害要因となっている。
演算増幅回路では、立ち上がり時間や立ち下がり時間などのスルーレートを改善することは、出力段に接続される次段の回路を高速に動作させるためには重要である。そして、このスルーレートの改善を、消費電流を極度に増加させたりすることなく実現することが望まれている。
そこで本発明は、消費電流を極度に増加させることなく、スルーレートを改善することが可能な演算増幅回路を提供することを目的とする。
本発明の演算増幅回路は、一対の差動入力端に接続された差動トランジスタ部および前記差動トランジスタ部に接続されたカレントミラー部を有する差動増幅部と、前記カレントミラー部に接続された電流バイアス部とを有するフォールデッドカスコード差動増幅部と、前記フォールデッドカスコード差動増幅部からの信号を出力信号とする出力部と、前記電流バイアス部と基準電源との間に接続され、前記カレントミラー部に流れる電流を増加させる電流源とを備えたことを特徴とする。
カレントミラー部は、一対の差動入力端から入力された信号に応じて差動トランジスタ部に電流を流すと共に、電流バイアス部にも所定電流を流す。電流バイアス部には、カレントミラー部に流れる電流を増加させる電流源が設けられているので、カレントミラー部から信号に応じて流れる電流が、電流源に流れる電流分増加する。この電流源は、電流バイアス部と基準電源との間に接続されているので、差動入力端に入力した信号の変化を、フォールデッドカスコード差動増幅部からの信号として、基準電源の電位から遷移させた信号として出力部へ出力することができる。従って、駆動能力を向上させた状態で出力させることができるので、スルーレートを改善することができる。
前記フォールデッドカスコード差動増幅部から前記出力部への信号の電圧変動に応じて、前記電流源の電流量を調整する増幅部が設けられているのが望ましい。出力部へ出力されるフォールデッドカスコード差動増幅部からの信号の電圧変動に応じて電流源の電流量を調整すれば、信号の変動が少ないときには少ない電流量とすることで消費電流が抑制でき、信号の変動が大きいときには電流量を増加させることでカレントミラー部からの電流量を増加させることができるので、より効果的にスルーレートの改善を図ることができる。
前記電流源は、前記増幅部にカレントミラートランジスタ対として接続されたトランジスタとすると、フォールデッドカスコード差動増幅部からの信号に基づいて電流バイアス部に流れる電流を容易に調整することができる。
本発明の演算増幅回路によれば、差動入力端に入力した信号の変化を、フォールデッドカスコード差動増幅部からの信号として、基準電源の電位から遷移させた信号として出力部へ出力することができるので、駆動能力を向上させた状態で出力させることができる。よって、スルーレートを改善することができる。また電流源が消費する電流程度増加するだけなので、消費電流が極度に増加することはない。
本発明の実施の形態に係る演算増幅回路について図面に基づいて説明する。まずは本実施の形態に係る演算増幅回路の回路構成について図1に基づいて説明する。図1は、本発明の実施の形態に係る演算増幅回路を示す回路図である。
図1に示すように演算増幅回路10は、MOSトランジスタで構成され、差動入力を有する増幅器で、ボルテージフォロアとして接続されることで、液晶などのディスプレイドライバとしてLSIに組み込まれるものであるが、この演算増幅回路10単体で用いてもよい。演算増幅回路10は、差動入力端として非反転入力端IN1および反転入力端IN2と、出力端OUTとを備えており、出力端OUTが反転入力端IN2と接続されることでボルテージフォロアとして使用されている。演算増幅回路10は、フォールデッドカスコード差動増幅部11と、プッシュプル出力部12と、増幅部13と、スルーレート改善部14とを備えている。
フォールデッドカスコード差動増幅部11は、電源線に接続され、定電流源として機能するトランジスタMP1と、差動トランジスタ部である差動トランジスタ対MP2,MP3と、カレントミラー部として機能するカレントミラートランジスタ対MN4,MN5とを有する差動増幅部と、電流バイアス部として機能する電流バイアストランジスタ対MN6,MN7とを備えている。差動トランジスタ対MP2,MP3は、ソース端子同士が接続されていると共に、トランジスタMP1のドレイン端子に接続されている。差動トランジスタ対MP2,MP3のゲート端子には、非反転入力端IN1および反転入力端IN2との一対の入力端がそれぞれ接続されている。差動トランジスタ対MP2,MP3のドレイン端子には、それぞれカレントミラートランジスタ対MN4,MN5のドレイン端子にそれぞれ接続されると共に、電流バイアストランジスタ対MN6,MN7のソース端子にそれぞれ接続されている。カレントミラートランジスタ対MN4,MN5のソース端子は、接地線に接続されている。
そして差動トランジスタ対MP2,MP3には差動トランジスタ対MN2,MN3が対応し、トランジスタMP1にはトランジスタMN1が対応し、カレントミラートランジスタ対MN4,MN5にはカレントミラートランジスタ対MP4,MP5が対応し、電流バイアストランジスタ対MN6,MN7には電流バイアストランジスタ対MP6,MP7が対応するように、電源線と接地線とのレール間にそれぞれが対向配置されている。
詳細には、差動トランジスタ対MN2,MN3は、ソース端子同士が接続されると共に、電流源として機能するトランジスタMN1に、ドレイン端子が共通して接続されている。差動トランジスタ対MN2,MN3のゲート端子には、非反転入力端IN1および反転入力端IN2との一対の入力端がそれぞれ接続されている。差動トランジスタ対MN2,MN3のドレイン端子は、それぞれカレントミラートランジスタ対MP4,MP5のドレイン端子にそれぞれ接続されると共に、電流バイアストランジスタ対MP6,MP7のソース端子にそれぞれ接続されている。カレントミラートランジスタ対MP4,MP5のソース端子は、電源線に接続されている。
プッシュプル出力部12は、トランジスタMP5のドレイン端子とトランジスタMP7のソース端子とのノードN1の信号を、フォールデッドカスコード差動増幅部11からの一方の出力信号として入力するトランジスタMP0と、トランジスタMN5のドレイン端子とトランジスタMN7のソース端子とのノードN2の信号を、フォールデッドカスコード差動増幅部11からの他方の出力信号として入力するトランジスタMN0とを備え、出力端OUTから出力信号として出力するプッシュプル回路で構成されている。
増幅部13は、フォールデッドカスコード差動増幅部11のノードN1の信号を入力するトランジスタMP12と、トランジスタMP12のドレイン端子にドレイン端子が接続され、接地線にソース端子が接続されたトランジスタMN12とを備えている。また、増幅部13は、フォールデッドカスコード差動増幅部11のノードN2の信号を入力するトランジスタMN11と、トランジスタMN11のドレイン端子にドレイン端子が接続され、電源線にソース端子が接続されたトランジスタMP11とを備えている。トランジスタMN12はドレイン端子とゲート端子が、トランジスタMP11はドレイン端子とゲート端子が、接続されている。
そして、スルーレート改善部14は、増幅部13のトランジスタMN12とトランジスタMP11とにそれぞれカレントミラートランジスタ対の一方のトランジスタとして接続され、電流源として機能するトランジスタMN21,MP21である。このトランジスタMN21は、ドレイン端子が一方の電流バイアストランジスタ対MP6のドレイン端子に接続し、ソース端子が一方の基準電源である接地線に接続されている。また、トランジスタMP21は、ドレイン端子が一方の電流バイアストランジスタ対MN6のドレイン端子に接続し、ソース端子が他方の基準電源である電源線に接続されている。
このように、増幅部13およびスルーレート改善部14においても、フォールデッドカスコード差動増幅部11と同様に、トランジスタMP12およびトランジスタMN12には、トランジスタMN11およびトランジスタMP11が対応し、トランジスタMN21には、トランジスタMP21が対応するように、電源線と接地線とのレール間にそれぞれが対向配置されている。
以上のように構成される本発明の実施の形態に係る演算増幅回路10の動作について図1に基づいて説明する。まずは、非反転入力端IN1に立ち上がり信号が入力されたときの状態を説明する。
まず初期状態として非反転入力端IN1と反転入力端IN2とが低電圧状態とする。そして反転入力端IN2の電圧状態がそのままで、非反転入力端IN1に信号が入力され徐々に電圧が上がると、トランジスタMN3に多くの電流が流れ始めるが、差動トランジスタ対MN2,MN3には定電流源として機能するトランジスタMN1が接続されているので、トランジスタMN2には僅かな電流しか流れない。カレントミラートランジスタ対MP4,MP5からは、差動トランジスタ対MN2,MN3にそれぞれ同じ電流量を流そうとするが、トランジスタMN2には僅かな電流しか流れないため、差動トランジスタ対MN2,MN3のトランジスタMN3に多くの電流を流すために、トランジスタMP5のドレイン端子であるノードN1の電圧が低下する。ノードN1の電圧が低下することで、プッシュプル出力部12のトランジスタMP0のソース端子からドレイン端子へ流れる電流量が増加する。つまり電源線から出力端OUTへ流れる電流量が増加する。そのときに、ノードN1に接続された増幅部13のトランジスタMP12のソース端子からドレイン端子へ流れる電流量が増加することで、トランジスタMN12のソース端子からドレイン端子へ流れる電流量が増加する。
トランジスタMN12とカレントミラートランジスタ対として接続されているスルーレート改善部14であるトランジスタMN21には、トランジスタMN12とトランジスタMN21との増幅率の比に応じた電流が流れる。トランジスタMN21の増幅率を、トランジスタMN12の増幅率の所定倍とすることで、増幅部13を流れる電流を抑制しつつ、増幅した電流をスルーレート改善部14(トランジスタMN21)に流すことができる。本実施の形態では、トランジスタMN21の増幅率を、トランジスタMN12の増幅率と同じとすることも可能である。
このようにして、ノードN1の信号の変動に応じてトランジスタMN21に電流が流れる。トランジスタMN21に、フォールデッドカスコード差動増幅部11の一方の出力信号の変動に応じて電流が流れることで、電流バイアストランジスタ対MP6,MP7のトランジスタMP6に流れる電流が増大する。トランジスタMP6に流れる電流が増大することで、カレントミラートランジスタ対MP4,MP5が供給する電流量が増大して、ノードN1の電位が更に低下する。
つまり、ノードN1の電位は、接地線からトランジスタMN21とトランジスタMP6との電圧降下分まで低下させることができるので、フォールデッドカスコード差動増幅部11の駆動能力を向上させることができる。結果として出力端OUTから出力される信号の立ち上がりを急峻に立ち上げさせることができる。
次に、非反転入力端IN1に入力される信号が立ち下がり、反転入力端IN2がハイレベルでの場合を説明する。非反転入力端IN1に信号が入力され徐々に電圧が下がると、トランジスタMP3に多くの電流が流れ始めるが、差動トランジスタ対MP2,MP3には定電流源として機能するトランジスタMP1が接続されているので、トランジスタMP2には僅かな電流しか流れない。カレントミラートランジスタ対MN4,MN5からは、差動トランジスタ対MP2,MP3にそれぞれ同じ電流量を流そうとするが、トランジスタMP2には僅かな電流しか流れないため、差動トランジスタ対MP2,MP3のトランジスタMP3に多くの電流を流すために、トランジスタMN5のドレイン端子であるノードN2の電圧が上昇する。ノードN2の電圧が上昇することで、プッシュプル出力部12のトランジスタMN0のドレイン端子からソース端子へ流れる電流量が増加する。つまり出力端OUTから接地線へ流れる電流量が増加する。そのときに、ノードN2に接続された増幅部13のトランジスタMN11のドレイン端子からソース端子へ流れる電流量が増加することで、トランジスタMP11のソース端子からドレイン端子へ流れる電流量が増加する。
トランジスタMP11とカレントミラートランジスタ対として接続されているスルーレート改善部14であるトランジスタMP21には、トランジスタMP11とトランジスタMP21との増幅率の比に応じた電流が流れる。トランジスタMP21の増幅率を、トランジスタMP12の増幅率の所定倍とすることで、増幅部13を流れる電流を抑制しつつ、増幅した電流をスルーレート改善部14(トランジスタMP21)に流すことができる。
このようにして、ノードN2の信号の変動に応じてトランジスタMP21に電流が流れる。トランジスタMP21に、フォールデッドカスコード差動増幅部11の他方の出力信号の変動に応じて電流が流れることで、電流バイアストランジスタ対MN6,MN7のトランジスタMN6に流れる電流が増大する。トランジスタMN6に流れる電流が増大することで、カレントミラートランジスタ対MN4,MN5が供給する電流量が増大して、ノードN2の電位が更に上昇する。
つまり、ノードN2の電位は、電源線からトランジスタMP21とトランジスタMN6との電圧降下分まで上昇させることができるので、フォールデッドカスコード差動増幅部11の駆動能力を向上させることができる。結果として出力端OUTから出力される信号の立ち下がりを急峻に立ち下げさせることができる。
このように本実施の形態に係る演算増幅回路10は、駆動能力を向上させた状態で出力させることができるので、スルーレートを改善することができる。従って、プッシュプル出力部12に接続される容量負荷となる電圧制御型の液晶ディスプレイや、電流負荷型のディスプレイを、より高速に動作させることが可能である。
また、増幅部13が、スルーレート改善部14にフォールデッドカスコード差動増幅部11の出力信号の変動に応じて電流を流すので、出力信号の変動が少ないときには少ない電流量とすることで消費電流が抑制でき、信号の変動が大きいときには電流量を増加させることでカレントミラートランジスタ対MP4,MP5およびカレントミラートランジスタ対MN4,MN5からの電流量を増加させることができるので、より効果的にスルーレートの改善を図ることができる。
また、図1に示す本実施の形態に係る演算増幅回路10と、図3に示す従来の演算増幅回路と比較して、演算増幅回路10は、第1および第2のカップル回路301,302などが不要なので、回路規模が増大することなく形成することができる。
次に、本発明の他の実施の形態に係る演算増幅回路を図2に基づいて説明する。図2は、本発明の他の実施の形態に係る演算増幅回路を示す回路図である。なお図2においては図1と同じ構成のものは同符号を付して説明は省略する。
図2に示すように演算増幅回路20は、図1に示す演算増幅回路10から増幅部13を省略し、スルーレート改善部21として、電流源であるトランジスタMN21にバイアス電圧VBL1を印加し、トランジスタMP21にバイアス電圧VBH1を印加することで、電流バイアストランジスタ対MP6,MP7および電流バイアストランジスタ対MN6,MN7に所定電流を流すようにしたものである。演算増幅回路20は、増幅部13を省略しても、電流バイアストランジスタ対MP6,MP7と、電流バイアストランジスタ対MN6,MN7とに所定電流が流れるようにすることで、非反転入力端IN1および反転入力端IN2に入力した信号の変化を、フォールデッドカスコード差動増幅部11からの信号として、電源線または接地線の電位から遷移させた信号としてプッシュプル出力部12へ出力することができる。また、図1に示す増幅部13を省略しているので、回路規模の増大をより抑えたものとすることができる。
なお、本発明の他の実施の形態に係る演算増幅回路20では、トランジスタMN1およびトランジスタMN21へのバイアス電圧を同じバイアス電圧VBL1とし、電流バイアストランジスタ対MN6,MN7へのバイアス電圧VBL2とは異なる電圧としているが、トランジスタMN21および電流バイアストランジスタ対MN6,MN7へ同じバイアス電圧を供給するようにしてもよい。
同様に、演算増幅回路20では、トランジスタMP1およびトランジスタMP21へのバイアス電圧を同じバイアス電圧VBH1とし、電流バイアストランジスタ対MP6,MP7へのバイアス電圧VBH2とは異なる電圧としているが、トランジスタMP21および電流バイアストランジスタ対MP6,MP7へ同じバイアス電圧を供給するようにしてもよい。
そうすることで、演算増幅回路20の各トランジスタのレイアウトを変更することなく、トランジスタMP6およびトランジスタMN6に流れる電流量を増加させることができるので、よりスルーレートを改善することができる。
更に、バイアス電圧VBL1〜VBL3およびバイアス電圧VBH1〜VBH3を、それぞれ異なるように任意に設定されたバイアス電圧とすることも可能である。そうすることで、所望するスルーレートとすることが可能である。
同様に、演算増幅回路20では、トランジスタMP1およびトランジスタMP21へのバイアス電圧を同じバイアス電圧VBH1とし、電流バイアストランジスタ対MP6,MP7へのバイアス電圧VBH2とは異なる電圧としているが、トランジスタMP21および電流バイアストランジスタ対MP6,MP7へ同じバイアス電圧を供給するようにしてもよい。
そうすることで、演算増幅回路20の各トランジスタのレイアウトを変更することなく、トランジスタMP6およびトランジスタMN6に流れる電流量を増加させることができるので、よりスルーレートを改善することができる。
更に、バイアス電圧VBL1〜VBL3およびバイアス電圧VBH1〜VBH3を、それぞれ異なるように任意に設定されたバイアス電圧とすることも可能である。そうすることで、所望するスルーレートとすることが可能である。
以上、本発明の実施の形態について説明してきたが、本発明は前記実施の形態に限定されるものではない。本実施の形態では、電源線および接地線との間に、フォールデッドカスコード差動増幅部11と、プッシュプル出力部12と、増幅部13と、スルーレート改善部14とが対向配置されたものとしている。しかし、信号の立ち上がりのみ、または立ち下がりのみのスルーレートを改善することを目的とすれば、対向配置しない回路構成とすることができる。
本発明は、消費電流を極度に増加させることなく、スルーレートを改善することが可能なので、ボルテージフォロアとして使用されるだけなく、比較器や、加算器や、積分器や、微分器などに使用される演算増幅器として好適である。
10,20 演算増幅回路
11 フォールデッドカスコード差動増幅部
12 プッシュプル出力部
13 増幅部
14,21 スルーレート改善部
MP2,MP3 差動トランジスタ対
MP4,MP5 カレントミラートランジスタ対
MP6,MP7 電流バイアストランジスタ対
MN2,MN3 差動トランジスタ対
MN4,MN5 カレントミラートランジスタ対
MN6,MN7 電流バイアストランジスタ対
MP0〜MP7,MP11,MP12,MP21 トランジスタ
MN0〜MN7,MN11,MN12,MN21 トランジスタ
N1,N2 ノード
IN1 非反転入力端
IN2 反転入力端
OUT 出力端
11 フォールデッドカスコード差動増幅部
12 プッシュプル出力部
13 増幅部
14,21 スルーレート改善部
MP2,MP3 差動トランジスタ対
MP4,MP5 カレントミラートランジスタ対
MP6,MP7 電流バイアストランジスタ対
MN2,MN3 差動トランジスタ対
MN4,MN5 カレントミラートランジスタ対
MN6,MN7 電流バイアストランジスタ対
MP0〜MP7,MP11,MP12,MP21 トランジスタ
MN0〜MN7,MN11,MN12,MN21 トランジスタ
N1,N2 ノード
IN1 非反転入力端
IN2 反転入力端
OUT 出力端
Claims (3)
- 一対の差動入力端に接続された差動トランジスタ部および前記差動トランジスタ部に接続されたカレントミラー部を有する差動増幅部と、前記カレントミラー部に接続された電流バイアス部とを有するフォールデッドカスコード差動増幅部と、
前記フォールデッドカスコード差動増幅部からの信号を出力信号とする出力部と、
前記電流バイアス部と基準電源との間に接続され、前記カレントミラー部に流れる電流を増加させる電流源とを備えたことを特徴とする演算増幅回路。 - 前記フォールデッドカスコード差動増幅部から前記出力部への信号の電圧変動に応じて、前記電流源の電流量を調整する増幅部が設けられていることを特徴とする請求項1記載の演算増幅回路。
- 前記電流源は、前記増幅部にカレントミラートランジスタ対として接続されたトランジスタであることを特徴とする請求項2記載の演算増幅回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006161124A JP2007329838A (ja) | 2006-06-09 | 2006-06-09 | 演算増幅回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006161124A JP2007329838A (ja) | 2006-06-09 | 2006-06-09 | 演算増幅回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007329838A true JP2007329838A (ja) | 2007-12-20 |
Family
ID=38929990
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006161124A Pending JP2007329838A (ja) | 2006-06-09 | 2006-06-09 | 演算増幅回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2007329838A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105958983A (zh) * | 2016-04-25 | 2016-09-21 | 华中科技大学 | 一种适用于血氧饱和度检测的电压比较器 |
JP2021072033A (ja) * | 2019-11-01 | 2021-05-06 | 三菱電機株式会社 | 電源回路 |
-
2006
- 2006-06-09 JP JP2006161124A patent/JP2007329838A/ja active Pending
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105958983A (zh) * | 2016-04-25 | 2016-09-21 | 华中科技大学 | 一种适用于血氧饱和度检测的电压比较器 |
CN105958983B (zh) * | 2016-04-25 | 2018-11-30 | 华中科技大学 | 一种适用于血氧饱和度检测的电压比较器 |
JP2021072033A (ja) * | 2019-11-01 | 2021-05-06 | 三菱電機株式会社 | 電源回路 |
JP7366692B2 (ja) | 2019-11-01 | 2023-10-23 | 三菱電機株式会社 | 電源回路 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101916224B1 (ko) | 출력 버퍼용 증폭기 및 이를 이용한 신호 처리 장치 | |
US7352243B2 (en) | Voltage comparator circuit | |
JP4564285B2 (ja) | 半導体集積回路 | |
JP2005192260A (ja) | 高スルーレート差動増幅回路 | |
US8274331B2 (en) | Differential receiver | |
JP4666346B2 (ja) | 電圧比較器 | |
JP2011250195A (ja) | フォールデッドカスコード型の差動アンプ及び半導体装置 | |
KR20020095938A (ko) | 출력버퍼용 연산 트랜스컨덕턴스 증폭기 | |
JP4865804B2 (ja) | 大信号出力ブースト段を備えた小信号増幅器 | |
JP2011142402A (ja) | 出力回路 | |
JP2004248014A (ja) | 電流源および増幅器 | |
TWI466440B (zh) | 適應性偏壓輸入級以及包含該輸入級之放大器 | |
JP2007329838A (ja) | 演算増幅回路 | |
KR20060004260A (ko) | 자체 바이어스 차동 증폭기 | |
KR101388221B1 (ko) | 빠른 슬루율을 가지는 레일-투-레일 연산 증폭기 및 이를구비하는 디스플레이 구동 집적회로 | |
JPH0828630B2 (ja) | 演算増幅回路 | |
KR20140043642A (ko) | 복수개의 입력 스테이지들을 가지는 오티에이 회로 | |
JP4819583B2 (ja) | Ota回路 | |
KR100695510B1 (ko) | 차동증폭기 | |
JP2002314399A (ja) | 半導体集積回路 | |
US7816989B2 (en) | Differential amplifier | |
JPH06104663A (ja) | 増幅器 | |
KR102573514B1 (ko) | 적응형 바이어스를 이용한 레일 투 레일 클래스 ab급 버퍼 증폭기 | |
JP2005311865A (ja) | プッシュプル増幅器 | |
JP2005323287A (ja) | 差動入力差動出力型増幅回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090519 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20101220 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110104 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20110426 |