JP7356812B2 - 有機発光表示装置 - Google Patents

有機発光表示装置 Download PDF

Info

Publication number
JP7356812B2
JP7356812B2 JP2019072394A JP2019072394A JP7356812B2 JP 7356812 B2 JP7356812 B2 JP 7356812B2 JP 2019072394 A JP2019072394 A JP 2019072394A JP 2019072394 A JP2019072394 A JP 2019072394A JP 7356812 B2 JP7356812 B2 JP 7356812B2
Authority
JP
Japan
Prior art keywords
transistor
pattern
electrode
semiconductor layer
line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019072394A
Other languages
English (en)
Other versions
JP2019211760A (ja
Inventor
成 煥 金
源 奎 郭
相 武 崔
智 鉉 賈
哲 圭 姜
東 ▲ウク▼ 金
元 世 李
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of JP2019211760A publication Critical patent/JP2019211760A/ja
Application granted granted Critical
Publication of JP7356812B2 publication Critical patent/JP7356812B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1216—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H10K59/1315—Interconnections, e.g. wiring lines or terminals comprising structures specially adapted for lowering the resistance
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10—Deposition of organic active material
    • H10K71/16—Deposition of organic active material using physical vapour deposition [PVD], e.g. vacuum deposition or sputtering
    • H10K71/166—Deposition of organic active material using physical vapour deposition [PVD], e.g. vacuum deposition or sputtering using selective deposition, e.g. using a mask

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Optics & Photonics (AREA)
  • Manufacturing & Machinery (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Thin Film Transistor (AREA)

Description

本発明は有機発光表示装置に関する。
表示装置はイメージを表示する装置であって、最近、有機発光表示装置（ｏｒｇａｎｉｃ ｌｉｇｈｔ ｅｍｉｔｔｉｎｇ ｄｉｏｄｅ ｄｉｓｐｌａｙ）が注目されている。
有機発光表示装置は、自体発光特性を有し、液晶表示装置（ｌｉｑｕｉｄ ｃｒｙｓｔａｌ ｄｉｓｐｌａｙ ｄｅｖｉｃｅ）とは異なって別途の光源を要しないので、厚さと重量を減らすことができる。また、有機発光表示装置は、低い消費電力、高い輝度および高い反応速度などの高品位特性を示す。
一般に、有機発光表示装置は、液晶表示装置に比べて一つの画素に含まれる構成要素が多く、高解像度を要求する装置が多くなることによって画素の大きさが小さくなるため、当該領域内に画素のすべての構成要素を残らず形成することがますます難しくなっている。
本発明は、画素が占める面積を減らして小さい画素面積内でも、すべての画素の構成要素を形成できる有機発光表示装置を提供する。
本発明の一実施例による有機発光表示装置は、基板と、前記基板上に位置する半導体層と、前記半導体層を覆う第１ゲート絶縁膜と、前記第１ゲート絶縁膜の上に位置する第１ゲート導電体と、前記第１ゲート導電体を覆う第２ゲート絶縁膜と、前記第２ゲート絶縁膜の上に位置する第２ゲート導電体と、前記第２ゲート導電体を覆う層間絶縁膜と、前記層間絶縁膜の上に位置するデータ導電体とを含み、前記半導体層のパターンはドーピング領域およびドーピングされない領域を含み、前記第１ゲート導電体と重なる箇所で、前記半導体層の一の線状パターンは、２つの前記ドーピングされない領域と、これらの間に位置する前記ドーピング領域とを含む。
前記ドーピング領域の両側に位置する前記ドーピングされない領域には、それぞれ第４－１トランジスタおよび第４－２トランジスタのチャンネルが位置し、前記ドーピング領域には前記第４－１トランジスタの一電極および前記第４－２トランジスタの一電極が位置することができる。
前記ドーピング領域には、前記第４－２トランジスタの第１電極および前記第４－１トランジスタの第２電極が位置することができる。
前記ドーピング領域および前記ドーピング領域の両側に位置する前記ドーピングされない領域を含む前記半導体層の一の線状パターンは一方向に延長される直線構造を有することができる。
前記第１ゲート導電体は前段スキャン線を含み、前記前段スキャン線は前記ドーピング領域および前記ドーピングされない領域を覆う拡張領域を有することができる。
前記半導体層は拡張部をさらに含み、前記第１ゲート絶縁膜は前記拡張部を露出させる開口を含み、前記第１ゲート導電体は前記開口を通して前記拡張部と直接連結されてもよい。
前記第１ゲート導電体は駆動トランジスタのゲート電極であってもよい。
前記第２ゲート導電体は拡張された部分を含む維持線を含み、前記駆動トランジスタの前記ゲート電極は、これと重なる前記維持線の前記拡張された部分およびその間に位置する前記第２ゲート絶縁膜と共にストレージキャパシタを形成してもよい。
前記維持線に駆動電圧を印加してもよい。
前記データ導電体は拡張部を含む駆動電圧線を含み、前記駆動電圧線の拡張部は前記層間絶縁膜に形成された開口を通して前記維持線と直接連結されていてもよい。
前記駆動電圧線の前記拡張部は、直列連結された第３－１トランジスタおよび第３－２トランジスタの連結ノードの少なくとも一部分を覆ってもよい。
前記連結ノードは前記半導体層の線状パターン中に位置し、ドーピングされていなくてもよい。
前記第１ゲート導電体はスキャン線をさらに含み、前記半導体層のパターンは上奥側に延長されて前記第３－２トランジスタのチャンネルを形成してから左側に折り曲げられた後、再び下側に折り曲げられてから、前記第３－１トランジスタのチャンネルを形成する構造部分を有し、前記スキャン線は、前記第３－２トランジスタの前記チャンネルおよび前記第３－１トランジスタの前記チャンネルと重なることができる。
前記半導体層のパターンにおける前記拡張部は、前記第３－１トランジスタの前記チャンネルから、さらに延長された部分により形成されうる。
前記半導体層のパターンは、前記第３－１トランジスタの前記チャンネルから、さらに延長されて左側に折り曲げられた後、再び上側に折り曲げられてから、第４－１トランジスタおよび第４－２トランジスタのチャンネルを順次に形成するのでありうる。
前記半導体層のパターンは第２拡張部をさらに含み、前記第１ゲート絶縁膜は、前記第２拡張部を露出させる第２開口を含み、前記第１ゲート導電体は、駆動トランジスタのゲート電極とは異なり、前記第２開口を通して前記拡張部と直接連結されてもよい。
前記第１ゲート導電体は初期化電圧線であってもよい。
前記第１ゲート導電体は、スキャン線と前段スキャン線と初期化電圧線とを含み、前記データ導電体はデータ線と駆動電圧線とを含み、一つの画素は光を放出する有機発光素子と、前記スキャン線および前記データ線に連結されている第２トランジスタと、前記有機発光素子に電流を印加する駆動トランジスタとを含む有機発光表示装置を提供する。
前記第１ゲート導電体は発光制御線をさらに含み、前記画素は、前記発光制御線に連結されている第５トランジスタおよび第６トランジスタをさらに含んでもよい。
前記画素は、直列連結されている第３－１トランジスタおよび第３－２トランジスタ、直列連結されている第４－１トランジスタおよび第４－２トランジスタをさらに含んでもよい。
本発明の実施例によれば、一つの画素に形成される接触孔(contact hole；コンタクトホール)の個数を減らして画素が占める面積を減らすことができる。また、画素内に位置する開口（opening；オープニング）の数を減らして不良率を減少させることもできる。さらに、ゲート電極と半導体層が重なる領域でもドーピングされる部分を形成して画素が占める面積を減らすことができる。また、半導体層に拡張部を追加し、拡張部を上部の導電層と重畳させて直接連結することで画素が占める面積を減らすことができる。
一実施例による有機発光表示装置における一つの画素領域についてのパターン配置図である。 図１のＩＩ－ＩＩ線に沿って切断した断面図である。 図１および図２の実施例による有機発光表示装置の画素を製造する方法について順次示すためのパターン配置図（１）である。 図１および図２の実施例による有機発光表示装置の画素を製造する方法について順次示すための断面図（１）である。 図１および図２の実施例による有機発光表示装置の画素を製造する方法について順次示すためのパターン配置図（２）である。 図１および図２の実施例による有機発光表示装置の画素を製造する方法について順次示すための断面図（２）である。 図１および図２の実施例による有機発光表示装置の画素を製造する方法について順次示すためのパターン配置図（３）である。 図１および図２の実施例による有機発光表示装置の画素を製造する方法について順次示すための断面図（３）である。 図１および図２の実施例による有機発光表示装置の画素を製造する方法について順次示すためのパターン配置図（４）である。 図１および図２の実施例による有機発光表示装置の画素を製造する方法について順次示すための断面図（４）である。 図１および図２の実施例による有機発光表示装置の画素を製造する方法について順次示すためのパターン配置図（５）である。 図１および図２の実施例による有機発光表示装置の画素を製造する方法について順次示すための断面図（５）である。 図１および図２の実施例による有機発光表示装置の画素を製造する方法について順次示すためのパターン配置図（６）である。 図１および図２の実施例による有機発光表示装置の画素を製造する方法について順次示すための断面図（６）である。 図１および図２の実施例による有機発光表示装置の画素を製造する方法について順次示すためのパターン配置図（７）である。 図１および図２の実施例による有機発光表示装置の画素を製造する方法について順次示すための断面図（７）である。 図１および図２の実施例による有機発光表示装置の画素が有する積層構造の材料構成を簡略に示した表である。 図１および図２の実施例による有機発光表示装置の画素中における第４トランジスタの拡大図である。 一実施例による有機発光表示装置の一つの画素の等価回路図である。 一実施例による有機発光表示装置の一つの画素に印加される信号のタイミング図である。 他の実施例による有機発光表示装置の一つの画素領域の配置図である。
以下、添付した図面を参照して本発明の様々な実施形態について本発明の属する技術分野における通常の知識を有する者が容易に実施できるように詳しく説明する。本発明は様々な異なる形態に実現でき、ここで説明する実施形態に限定されない。
本発明を明確に説明するために説明上不必要な部分は省略し、明細書全体にわたって同一または類似の構成要素については同一な参照符号を付与する。
また、図面に示された各構成の大きさおよび厚さは説明の便宜のために任意に示しており、本発明が必ずしも図示されたものに限定されるわけではない。図面では様々な層および領域を明確に表現するために厚さを拡大して示している。そして図面において、説明の便宜のために、一部の層および領域の厚さを誇張して示している。
また、層、膜、領域、板などの部分が他の部分の“上に”あるというとき、これは他の部分の“直上に”ある場合だけでなく、その中間にまた他の部分がある場合も含む。逆に、ある部分が他の部分の“直上”にあるというときは、その中間に他の部分がないことを意味する。また、基準となる部分の“上に”あるというのは基準となる部分の上または下に位置することであり、必ずしも重力反対方向に向かって“上に”位置することを意味するのではない。
また、明細書全体で、ある部分がある構成要素を“含む”というとき、これは特に反対になる記載がない限り、他の構成要素を除くのではなく他の構成要素をさらに含むことができるのを意味する。
また、明細書全体で、“平面上”というとき、これは対象部分を上方から見た場合を意味し、“断面上”というとき、これは対象部分を垂直に切断した断面を側方から見た場合を意味する。
以下、図１および図２を参照して、一実施例による有機発光表示装置の一つの画素の構造について説明する。
図１は、一実施例による有機発光表示装置の一つの画素領域の配置図であり、図２は、図１のＩＩ－ＩＩ線に沿って切断した断面図である。
一実施例による有機発光表示装置は主に第１方向に沿って延長され、スキャン信号Ｓｎ、前段スキャン信号Ｓｎ－１、発光制御信号Ｅｎおよび初期化電圧Ｖｉｎｔをそれぞれ伝達するスキャン線１５１、前段スキャン線１５２、発光制御線１５３および初期化電圧線１５７を含む。
有機発光表示装置は第１方向と交差する第２方向に沿って延長され、データ電圧Ｄｍおよび駆動電圧ＥＬＶＤＤをそれぞれ伝達するデータ線１７１および駆動電圧線１７２を含む。
有機発光表示装置の一つの画素ＰＸは駆動トランジスタＴ１、第２トランジスタＴ２、第３トランジスタＴ３、第４トランジスタＴ４、第５トランジスタＴ５、第６トランジスタＴ６、第７トランジスタＴ７、ストレージキャパシタＣｓｔ、および有機発光ダイオードＯＬＥＤを含む。第３トランジスタＴ３および第４トランジスタＴ４は、それぞれ、二つのトランジスタＴ３－１とＴ３－２、及び、Ｔ４－１とＴ４－２が連結された構造を有しており、連結された二つのトランジスタは、同じゲート信号（ゲートパルス）により同時にオンになり、一側のトランジスタに入力された信号が他側のトランジスタを通して出力される構造を有する。以下、このような連結構造を直列連結構造という。
図１および図２では、有機発光ダイオードＯＬＥＤについて示していないが、有機発光ダイオードＯＬＥＤは、画素電極、有機発光層および共通電極からなる。有機発光ダイオードＯＬＥＤの構造は、図１および図２に示されたトランジスタＴ１～Ｔ７の連結構造の上に形成される。有機発光ダイオードＯＬＥＤに電流を印加するトランジスタＴ１～Ｔ７の連結関係は、画素が占める面積に直接的な連関を有するので、図１および図２には、この連結関係を中心にして示している。
有機発光表示装置にて複数のトランジスタＴ１、Ｔ２、Ｔ３、Ｔ４、Ｔ５、Ｔ６、Ｔ７を形成するために、半導体層ＰＳが必要であり、本実施例では多結晶半導体を形成する。また、本実施例では、多結晶半導体からなる半導体層ＰＳのパターンについて複数のトランジスタＴ１、Ｔ２、Ｔ３、Ｔ４、Ｔ５、Ｔ６、Ｔ７のチャンネルを除いてはＰ型不純物をドーピングすることで、多結晶半導体のパターンを導体化して配線の特性を有するようにする。これによって、別途の配線層を追加的に形成しなくてもよい長という所を有する。一方、実施例によっては多結晶半導体にＮ型不純物をドーピングすることもでき、他の実施例では多結晶半導体の代わりに酸化物半導体を使用することもできる。
本実施例による半導体層ＰＳのパターンの構造は図３の配置図から容易に確認でき、半導体層ＰＳのパターンは斜線で示した。半導体層ＰＳのパターンは、左右に延びる、駆動トランジスタＴ１のチャンネルを挟む左右両側の箇所を中心にして、それぞれ奥側及び手前側（図３の紙面に向かって上下）に延長された構造を有する。駆動トランジスタＴ１のチャンネルの左側には第１電極Ｓ１が位置し、第１電極Ｓ１から奥側（図３の紙面に向かって上側）に延長された半導体層ＰＳのパターンには第２トランジスタＴ２のチャンネルが位置する。一方、第１電極Ｓ１から手前側（図３の紙面に向かって下側）に延長された半導体層ＰＳのパターンには第５トランジスタＴ５のチャンネルが位置する。駆動トランジスタＴ１のチャンネルの右側には第２電極Ｄ１が位置し、第２電極Ｄ１から手前側（図３の紙面に向かって下側）に延長された半導体層ＰＳのパターンには第６トランジスタＴ６のチャンネルが位置する。第６トランジスタＴ６のチャンネルの手前側の端部は、次段の画素ＰＸの半導体層ＰＳのパターンと連結されている。一方、第２電極Ｄ１から奥側に延長された半導体層ＰＳのパターンは、ほぼ直角に数回折り曲げられた構造を有しており、第２電極Ｄ１の側から順に、第３－２トランジスタＴ３－２、第３－１トランジスタＴ３－１、第４－１トランジスタＴ４－１、第４－２トランジスタＴ４－２および第７トランジスタＴ７のチャンネルが位置する。より具体的には、第２電極Ｄ１から奥側に延長された半導体層ＰＳのパターンは、第３－２トランジスタＴ３－２のチャンネルを形成するように延びてから左側に折り曲げられた後、再び手前側に折り曲げられて第３－１トランジスタＴ３－１のチャンネルを形成するように延び、その後、再び左側に折り曲げられたてから再び奥側に折り曲げられて、第４－１トランジスタＴ４－１および第４－２トランジスタＴ４－２のチャンネルをこの順に形成しつつ延びる。その後、右側に折り曲げられてから、再び手前側に折り曲げられ、第７トランジスタＴ７のチャンネルを形成するように延びてから、再び右側に折り曲げられた後、奥側に折り曲げられて、前段の画素ＰＸの半導体層ＰＳのパターンと連結される。このような線状パターンの構造を有する。また、半導体層ＰＳのパターンは、異なる層に位置する配線と連結するために、他の部分よりも幅が大きい拡張部を有することができる。図示の例で、拡張部以外は、ほぼ幅の等しい線状部分をなす。半導体層ＰＳのパターンは、第２トランジスタＴ２のチャンネルから奥側に延長された箇所に、データ電圧Ｄｍが印加されるように拡張された拡張部を有する。また、第５トランジスタＴ５のチャンネルから手前側に延長された後、右側に折り曲げられた箇所に、駆動電圧ＥＬＶＤＤが印加されるように拡張された拡張部を有する。さらに、第６トランジスタＴ６のチャンネルから手前側に延長された箇所には、データ連結部材７３と連結されて、その上に位置する画素電極を通じて有機発光ダイオードＯＬＥＤに、駆動電流を印加できるように拡張された拡張部を有する。のみならず、本実施例の半導体層ＰＳのパターンは、第３－１トランジスタＴ３－１のチャンネルと、第４－１トランジスタＴ４－１のチャンネルとの間に位置する第１拡張部ＰＳＥをさらに含む。第１拡張部ＰＳＥは、ゲート電極Ｇ１と連結される部分である。また、半導体層ＰＳのパターンは、第４－２トランジスタＴ４－２のチャンネルと第７トランジスタＴ７のチャンネルとの箇所から左側に延長された後に拡張されている第２拡張部ＰＳＥ２をさらに含む。第２拡張部ＰＥＳ２は、初期化電圧Ｖｉｎｔを印加するために拡張された部分である。
以上のような半導体層ＰＳのパターンには、Ｐ型不純物によって一部領域が高濃度にドーピングされることで、導体と同じ特性を有する部分が形成される。
このために、半導体層ＰＳのパターンのうち、一部は覆われてドーピングされず、残りの部分は、覆われずにＰ型不純物がドーピングされることで配線化される。一般には、半導体層ＰＳの上に金属層（例えば、ゲート電極など）を形成した後、金属層をマスクにしてドーピングすることもできる。しかし、より狭い（小面積の）画素領域中にすべての構成要素を形成するためには、別途のドーピングマスクＰＢＬＫを使用することで、ゲート電極の構造とは異なるドーピング構造を有するようにすることができる。
図１のパターン配置図において、半導体層ＰＳのパターンには斜線を付し、半導体層ＰＳのパターン中でドーピングされて配線化された部分は、追加の斜線をさらに付してｘ字斜線(斜め直交格子)で示す。ドーピングマスクＰＢＬＫの開口部分（図６の右端に近い箇所）を図５に、右に行くにつれて下側に向かう斜線により示しており、図１には、図５に示すもののうちドーピングされた後の半導体層ＰＳだけを、他の配線パターンとともに示している。本実施例では、ドーピングマスクＰＢＬＫは、フォトレジストのような感光性物質を使用し、Ｐ型不純物が半導体層ＰＳに接触しない程度に厚く形成した。ドーピングマスクＰＢＬＫは、ドーピング工程の後に除去される層であるので、図１には示していない。
本実施例で、半導体層ＰＳのパターンにおける、Ｐ型不純物がドーピングされて配線化された部分としては、五つの部分を含む。まず、半導体層ＰＳのパターン中にて、第３－１トランジスタＴ３－１のチャンネルと、第４－１トランジスタＴ４－１のチャンネルとの間、および、第１拡張部ＰＳＥを含む部分がドーピングされている。また、半導体層ＰＳのパターン中における、第４－１トランジスタＴ４－１のチャンネルと第４－２トランジスタＴ４－２のチャンネルとの間の箇所にもドーピングされている。半導体層ＰＳのパターン中における、第４－２トランジスタＴ４－２のチャンネルと第７トランジスタＴ７のチャンネルとの間、および、これから左側に延長されている線状部分、及び、第２拡張部ＰＳＥ２もドーピングされている。半導体層ＰＳのパターン中における、第７トランジスタＴ７のチャンネルから前段の画素ＰＸにまで延長されている線状部分、および、第６トランジスタＴ６のチャンネルから次段の画素ＰＸにまで延長されている線状部分にも、それぞれドーピングされている。
このような半導体層ＰＳのパターンの上には、ほぼ全面を覆う第１ゲート絶縁膜１４１が位置する（図７～８及び図２）。各画素ＰＸ中、第１ゲート絶縁膜１４１には、二つの開口５１、５４が形成されている（図７～８及び図２）。二つの開口５１、５４は、それぞれ半導体層ＰＳの二つの拡張部ＰＳＥ１、ＰＳＥ２を露出させる。
第１ゲート絶縁膜１４１の上には、主に第１方向（図１などの左右方向）に沿って延長し、スキャン信号Ｓｎ、前段スキャン信号Ｓｎ－１、発光制御信号Ｅｎおよび初期化電圧Ｖｉｎｔを、それぞれ伝達する、スキャン線１５１、前段スキャン線１５２、発光制御線１５３および初期化電圧線１５７が形成されている（図１中、太線にて表示）。
まず、スキャン線１５１（図１の中央部）は第１方向に延長されており、各画素ＰＸ中にて、第１方向に図１の左から右へと進むにつれて、順次、第２トランジスタＴ２のチャンネル、第３－１トランジスタＴ３－１のチャンネルおよび第３－２トランジスタＴ３－２のチャンネルと重なる。また、スキャン線１５１は、半導体層ＰＳのパターン中、第３－１トランジスタＴ３－１のチャンネルと、第４－１トランジスタＴ４－１のチャンネルとの間にある、ドーピングされている部分とも重なっている。本実施例では、第２トランジスタＴ２のチャンネルと重なる領域で幅が広く形成されている。スキャン線１５１と、半導体層ＰＳのパターン中のドーピングされない部分とが重なる箇所にはトランジスタが形成され、それぞれ第２トランジスタＴ２、第３－１トランジスタＴ３－１および第３－２トランジスタＴ３－２が形成されている。
前段スキャン線１５２も第１方向に延長されており、各画素ＰＸ中にて、主に第１方向に図１の左から右へと進むにつれて、順次、第４－１トランジスタＴ４－１のチャンネル、第４－２トランジスタＴ４－２のチャンネルおよび第７トランジスタＴ７のチャンネルと重なる。また、前段スキャン線１５２は、半導体層ＰＳのパターン中の第４－１トランジスタＴ４－１のチャンネルと、第４－２トランジスタＴ４－２のチャンネルとの間にある、ドーピングされている部分とも重なっており、半導体層ＰＳのパターン中における、第７トランジスタＴ７のチャンネルから前段の画素ＰＸにまで屈曲しつつ延長されている線状部分のうちの一部とも重なる。本実施例で、前段スキャン線１５２は、第４－１トランジスタＴ４－１のチャンネルの過半の領域、および、第４－２トランジスタＴ４－２のチャンネルの過半の領域と重なるように、幅が大きく拡張されている拡張領域を有しており、図１の左から右へと進む際、第７トランジスタＴ７のチャンネルの領域を通過してから、手前側へと、第１方向（図１の左右方向）に延びる位置をずらすように直角に２回折り曲がる、クランク状の部分を有する。前段スキャン線１５２と、半導体層ＰＳのパターン中のドーピングされない部分とが重なる箇所にはトランジスタが形成され、それぞれ第４－１トランジスタＴ４－１、第４－２トランジスタＴ４－２および第７トランジスタＴ７が形成されている。
発光制御線１５３（図１の上端部）も第１方向に延長されており、各画素ＰＸ中にて、第１方向に図１の左から右へと進むにつれて、順次、第５トランジスタＴ５のチャンネルおよび第６トランジスタＴ６のチャンネルと重なる。発光制御線１５３と、半導体層ＰＳのパターン中のドーピングされない部分とが重なる箇所にはトランジスタが形成され、それぞれ第５トランジスタＴ５および第６トランジスタＴ６が形成されている。
初期化電圧線１５７（図１の上端部）も第１方向に延長されており、各画素ＰＸにて、半導体層ＰＳのパターン中、ドーピングされた部分とのみ重なり、トランジスタを形成しない。本実施例の初期化電圧線１５７は、半導体層ＰＳのパターン中の第２拡張部ＰＳＥ２と重なる箇所で、幅が広く形成されており、第１ゲート絶縁膜１４１の開口５４を通じて第２拡張部ＰＳＥ２と直接連結されている。その結果、初期化電圧Ｖｉｎｔが、第２拡張部ＰＳＥ２を通じて半導体層ＰＳに印加される。
一方、第１ゲート絶縁膜１４１の上には駆動トランジスタＴ１のゲート電極１５５も形成されている。ゲート電極１５５は、大面積の長方形の平面構造を有し、半導体層ＰＳのパターン中、駆動トランジスタＴ１のチャンネルと重なるだけでなく、第１拡張部ＰＳＥとも重なる。ゲート電極１５５と、半導体層ＰＳのパターン中のドーピングされない部分とが重なる箇所にはトランジスタが形成されるので、駆動トランジスタＴ１が形成されている。また、ゲート電極１５５は、半導体層ＰＳのパターン中のドーピングされている第１拡張部ＰＳＥと、重なり、開口５１を通じて直接連結されている。その結果、駆動トランジスタＴ１のゲート電極１５５に印加される電圧は、第３－１トランジスタＴ３－１および第４－１トランジスタＴ４－１の動作に影響を受ける。また、駆動トランジスタＴ１のゲート電極１５５は、ストレージキャパシタＣｓｔの第２維持電極Ｅ２としての役割も果たす。
駆動トランジスタＴ１のゲート電極１５５は、スキャン線１５１、前段スキャン線１５２、発光制御線１５３および初期化電圧線１５７と同一の層に同一の物質で形成される。
ゲート電極１５５、スキャン線１５１、前段スキャン線１５２、発光制御線１５３および初期化電圧線１５７は、第２ゲート絶縁膜１４２によって覆われている。
第２ゲート絶縁膜１４２の上には維持線１２６が位置する。維持線１２６は、第１方向に延長されており、ゲート電極１５５と重なる部分で拡張された幅を有する。維持線１２６は、拡大された幅により、ゲート電極１５５の全体を覆うことができるように形成されている。図示の例で、維持線１２６は、各画素ＰＸの左右の縁の近傍を除き、この拡大された幅を有することで、各画素ＰＸ中、大面積の長方形をなしており、その各辺が、ゲート電極１５５の長方形における対応する辺よりも外側にある。このようにして、維持線１２６の拡張された部分は、ゲート電極１５５と、第２ゲート絶縁膜１４２を間に挟んで重なり合うことで、ストレージキャパシタＣｓｔを構成する。維持線１２６の拡張された部分はストレージキャパシタＣｓｔの第１維持電極Ｅ１をなし、ゲート電極１５５は第２維持電極Ｅ２をなす。維持線１２６の拡張された部分は、長方形のべたのパターンであり、開口や切欠き（notch)などの抜き部(cut out)を有さず、長方形の四辺の内部がすべて金属物質で満たされた平面構造を有する。その結果、各画素ＰＸの面積を小さくしても、ストレージキャパシタＣｓｔの容量が十分に確保される。
維持線１２６の上には層間絶縁膜１６０が形成されている。各画素ＰＸ中、層間絶縁膜１６０には４つの開口６２、６７、６８、６９が形成されている（図１～２及び１３）。開口６２は、各画素ＰＸ中、半導体層ＰＳのパターン中、第２トランジスタＴ２のチャンネルより奥側（図１の上側）に位置し、データ電圧Ｄｍが印加されるように拡張された拡張部を露出させる。開口６７は、各画素ＰＸの半導体層ＰＳのパターン中、第５トランジスタＴ５のチャンネルより手前（図１の下側）に位置し、駆動電圧ＥＬＶＤＤが印加されるように拡張された拡張部を露出させる。開口６９は、第６トランジスタＴ６のチャンネルより手前側（図１の下側）に位置し、有機発光ダイオードＯＬＥＤに駆動電流を印加するように拡張された拡張部を露出させる。開口６８は、維持線１２６の拡張された部分のうちの一部を露出させる。その結果、開口６８は層間絶縁膜１６０にのみ形成されるが、開口６２、６７、６９は、第１ゲート絶縁膜１４１、第２ゲート絶縁膜１４２および層間絶縁膜１６０を貫くように形成される。
層間絶縁膜１６０の上には、データ線１７１、駆動電圧線１７２およびデータ連結部材７３が形成されている。
データ線１７１は、第２方向に延長されており、多少の折り曲げられた平面構造を含むことができる。データ線１７１は、開口６２を通じて第２トランジスタＴ２の第１電極Ｓ２に、データ電圧Ｄｍを伝達する。
駆動電圧線１７２も第２方向に延長されており、多少の折り曲げられた構造および拡張された幅を有する、拡張部を含む。駆動電圧線１７２の拡張部は、駆動トランジスタＴ１の一部、第３トランジスタＴ３－１、Ｔ３－２の一部および第４トランジスタＴ４－１、Ｔ４－２の一部を覆うことができるように、幅（第1方向の寸法）が拡張されている。この拡張部は、維持線１２６の拡張された部分と重なる部分であり、開口６８を通じて維持線１２６に駆動電圧ＥＬＶＤＤを印加する。その結果、ストレージキャパシタＣｓｔの第１維持電極Ｅ１に、駆動電圧ＥＬＶＤＤが印加される。開口６８は、駆動電圧線１７２と維持線１２６の拡張された部分とが重なる位置に形成されさえすればよいので、図示された位置に限らず、その周辺の多様な位置に形成されうる。駆動電圧線１７２の拡張部は、直列連結された第３トランジスタＴ３－１、Ｔ３－２の連結ノードの少なくとも一部分を覆う。図示の例で、左半分を覆っている。つまり、連結ノードは、半導体層ＰＳのパターンにおける、第３－１トランジスタＴ３－１の第１電極Ｓ３－１と、第３－２トランジスタＴ３－２の第２電極Ｄ３－２とが直接に連結されて一体化している部分であり、ドーピングされないのでありうる。駆動電圧線１７２の拡張部が第３トランジスタＴ３－１、Ｔ３－２の連結ノードを覆うことによって、連結ノードの電圧が安定化するという長所を有する。このように第３トランジスタＴ３－１、Ｔ３－２の連結ノードが電圧安定化されると、画素ＰＸの駆動トランジスタＴ１の特性も安定化するという長所を有する。これは、第３トランジスタＴ３－１、Ｔ３－２の出力端と、駆動トランジスタＴ１のゲート電極１５５とが互いに電気的に連結されており、データ電圧Ｄｍが、第３トランジスタＴ３－１、Ｔ３－２を通じてストレージキャパシタＣｓｔをなす大面積のゲート電極１５５に保存されるためである。駆動電圧線１７２の拡張部のパターン配置は、第４トランジスタＴ４－１、Ｔ４－２および駆動トランジスタＴ１とも一部重なるものであるが、このような構造であると、実施例の特性に応じて、重なり合う面積を調節することができる。また、駆動電圧線１７２は、開口６７を通じて第５トランジスタＴ５の第１電極Ｓ５に駆動電圧ＥＬＶＤＤを印加するのであり、開口６７周辺で、若干の拡張された幅を有する。
データ連結部材７３は、開口６９を通じて、第６トランジスタＴ６のチャンネルより手前側（図１の下側）に位置する半導体層ＰＳの拡張部と電気的に連結される。データ連結部材７３は、有機発光ダイオードＯＬＥＤに駆動電流を伝達する役割を果たす。
データ線１７１、駆動電圧線１７２およびデータ連結部材７３の上には、これらを覆う保護膜１８０が形成されている。
保護膜１８０にはデータ連結部材７３を露出させる開口８１が形成され、保護膜１８０の上には、画素ＰＸごとに有機発光ダイオード（ＯＬＥＤ；図示せず）が位置する。また、保護膜１８０の上には、隣接する画素ＰＸ同士の間で有機発光ダイオードＯＬＥＤの配置領域を区画する隔壁（図示せず）が形成されている。また、上部にさらに形成される層が、一定の間隔を維持できるようにするスペーサ（図示せず）も、さらに形成されている。
有機発光ダイオードＯＬＥＤは、画素電極と、有機発光層と、共通電極とを含む。このうち画素電極は、データ連結部材７３と開口８１を通じて連結されている。
有機発光ダイオードＯＬＥＤ、隔壁およびスペーサの上には、有機発光ダイオードＯＬＥＤを湿気などから保護する封止層（図示せず）が形成されている。封止層は、共通電極と接することができ、共通電極と離隔しているのでありうる。封止層は、無機膜と有機膜が積層された薄膜封止層であってもよく、無機膜と有機膜と無機膜とで構成された３層膜を含んでもよい。共通電極と封止層の間には、キャッピング層および機能層が位置することもできる。
以上のように、半導体層ＰＳのパターンと、ゲート電極１５５、スキャン線１５１、前段スキャン線１５２、発光制御線１５３、データ線１７１および駆動電圧線１７２とが重なることで、７個のトランジスタが形成される。これをそれぞれ見てみると以下の通りである。
複数のトランジスタＴ１、Ｔ２、Ｔ３－１、Ｔ３－２、Ｔ４－１、Ｔ４－２、Ｔ５、Ｔ６、Ｔ７のチャンネルは、それぞれ、トランジスタＴ１、Ｔ２、Ｔ３－１、Ｔ３－２、Ｔ４－１、Ｔ４－２、Ｔ５、Ｔ６、Ｔ７のゲート電極と重なるとともに、それぞれのトランジスタＴ１、Ｔ２、Ｔ３－１、Ｔ３－２、Ｔ４－１、Ｔ４－２、Ｔ５、Ｔ６、Ｔ７の第１電極と第２電極との間に位置する。複数のトランジスタＴ１、Ｔ２、Ｔ３－１、Ｔ３－２、Ｔ４－１、Ｔ４－２、Ｔ５、Ｔ６、Ｔ７は、実質的に同一の積層構造を有することができる。すなわち、半導体層、ゲート電極、及びゲート絶縁膜の材質及び厚み、並びに、ドーピングの有無以外の第１及び第２電極の材質及び厚みは、実質的に同一でありうる。
まず、駆動トランジスタＴ１は、チャンネル、ゲート電極１５５、第１電極Ｓ１および第２電極Ｄ１を含む。駆動トランジスタＴ１のチャンネルは、半導体層ＰＳのパターンにおける、第１電極Ｓ１と第２電極Ｄ１との間の部分であり、ゲート電極１５５と平面図で見て重なる。チャンネルは屈曲しているが、これは、制限された領域内でチャンネルの長さを長く形成するためである。チャンネルの長さが長くなることによって駆動トランジスタＴ１のゲート電極１５５に印加されるゲート電圧Ｖｇの駆動範囲（ｄｒｉｖｉｎｇ ｒａｎｇｅ）が広くなり、ゲート電圧Ｖｇによって駆動電流Ｉｄが一定の割合で増加することになる。その結果、ゲート電圧Ｖｇの大きさを変化させて有機発光ダイオードＯＬＥＤから放出される光の階調をより細密に制御でき、有機発光表示装置の表示品質も向上させることができる。また、チャンネルが一方向に延長されず、様々な方向に延長されるので、製造工程における方向性による影響が相殺されることで、工程のばらつきの影響が減るという長所もある。したがって、工程のばらつきに起因して、駆動トランジスタＴ１の特性が表示装置の領域により異なるということによって発生しうる、斑（まだら）模様などの表示ムラ（例えば、同一のデータ電圧Ｄｍが印加されても画素により輝度差が発生）といった画質低下を防止することができる。このようなチャンネルの形状は、示された構造に限定されず、Ω型、Ｓ型など多様な構造を有することができる。
ゲート電極１５５は、ストレージキャパシタＣｓｔの第２維持電極Ｅ２の役割も果たす。つまり、ストレージキャパシタＣｓｔは、第２ゲート絶縁膜１４２を挟んで重なり合う第１維持電極Ｅ１と第２維持電極Ｅ２とを含む。第２維持電極Ｅ２は駆動トランジスタＴ１のゲート電極１５５に相当し、第１維持電極Ｅ１は維持線１２６の拡張された部分である。ここで、第２ゲート絶縁膜１４２は誘電体となり、ストレージキャパシタＣｓｔにて蓄電された電荷と、第１および第２維持電極Ｅ１、Ｅ２の間の電圧によって静電容量（ｃａｐａｃｉｔａｎｃｅ）が決定される。第１維持電極Ｅ１には駆動電圧線１７２が開口６８を通じて連結されているので、ストレージキャパシタＣｓｔには、駆動電圧ＥＬＶＤＤと、ゲート電極１５５のゲート電圧Ｖｇとの間の差に対応する電荷を保存する。また、ゲート電極１５５を第２維持電極Ｅ２として使用することによって、駆動トランジスタＴ１とストレージキャパシタＣｓｔが重なって位置するので、小さな画素面積の中でも十分な大きさの駆動トランジスタＴ１と十分なキャパシタンスを有するストレージキャパシタＣｓｔを形成することができる。
第２トランジスタＴ２のゲート電極は、スキャン線１５１の拡張された部分である。第２トランジスタＴ２の第１電極Ｓ２には、データ線１７１が開口６２を通じて連結されており、第２電極Ｄ２は、駆動トランジスタＴ１の第１電極Ｓ１と連結されている。第２トランジスタＴ２のチャンネルは、第１電極Ｓ２および第２電極Ｄ２が半導体層ＰＳ上に位置する。
第３トランジスタＴ３は、互いに隣接し直列に連結された二つのトランジスタＴ３－１、Ｔ３－２で構成されている。第３トランジスタＴ３は、このように直列連結されて、漏洩電流が流れることを遮断する役割を果たすことができる。二つのトランジスタＴ３－１、Ｔ３－２が直列連結された構造は、二つのゲート電極に同じ信号が印加され、同じゲート信号により同時にオンになり、一側のトランジスタに入力された信号が他側のトランジスタを通して出力される構造を意味する。つまり、第３－１トランジスタＴ３－１および第３－２トランジスタＴ３－２のゲート電極は、いずれも、スキャン線１５１の一部であり、これと重なる、半導体層ＰＳのパターンの線状部分はチャンネルをなす。第３－２トランジスタＴ３－２の第１電極Ｓ３－２は、第６トランジスタＴ６の第１電極Ｓ６および駆動トランジスタＴ１の第２電極Ｄ１と、一体に連結されており、第３－１トランジスタＴ３－１の第２電極Ｄ３－１は、第４－１トランジスタＴ４－１の第１電極Ｓ４－１と、一体に連結されている。また、第３－１トランジスタＴ３－１の第２電極Ｄ３－１は、第１ゲート電極１５５に開口５１を通じて連結されている。第３－１トランジスタＴ３－１の第１電極Ｓ３－１と、第３－２トランジスタＴ３－２の第２電極Ｄ３－２とは、互いに一体に連結されている。
第４トランジスタＴ４も、直列連結された二つの第４トランジスタＴ４－１、Ｔ４－２からなっていることから、二つの第４トランジスタＴ４－１、Ｔ４－２も直列連結されている。つまり、第４－１トランジスタＴ４－１および第４－２トランジスタＴ４－２のゲート電極は、いずれも、前段スキャン線１５２の拡張部の一部であり、これと重なる、半導体層ＰＳの線状パターンがチャンネルをなす。第４－１トランジスタＴ４－１の第１電極Ｓ４－１が第３－１トランジスタＴ３－１の第２電極Ｄ３－１と連結され、第４－２トランジスタＴ４－２の第２電極Ｄ４－１が第７トランジスタＴ７の第２電極Ｄ７と連結され、第４－１トランジスタＴ４－１の第２電極Ｄ４－１と第４－２トランジスタＴ４－２の第１電極Ｓ４－２は互いに一体に連結されている。このように直列連結された構造は、漏洩電流を遮断する役割を果たすことができる。第４トランジスタＴ４－２の第２電極Ｄ４－２には、初期化電圧線１５７が開口５４を通じて直接連結されている。第４－１トランジスタＴ４－１の第１電極Ｓ４－１は、第１ゲート電極１５５と開口５１を通して連結されている。
第５トランジスタＴ５のゲート電極は発光制御線１５３の一部であり、これと交差して重なる、半導体層ＰＳの線状パターンの部分がチャンネルをなす。第５トランジスタＴ５の第１電極Ｓ５には、駆動電圧線１７２が開口６７を通じて連結されており、第２電極Ｄ５は駆動トランジスタＴ１の第１電極Ｓ１と、一体に連結されている。
第６トランジスタＴ６のゲート電極は発光制御線１５３の一部であり、これと交差して重なる半導体層ＰＳの線状パターンの部分がチャンネルをなす。第６トランジスタＴ６の第２電極Ｄ６には、データ連結部材７３が開口６９を通じて連結されており、第１電極Ｓ６は駆動トランジスタの第２電極Ｄ１と連結されている。
第７トランジスタＴ７のゲート電極は前段スキャン線１５２の一部であり、これと交差して重なる半導体層ＰＳの線状パターンの部分がチャンネルをなす。第７トランジスタＴ７の第１電極Ｓ７には、データ連結部材７３が開口６９を通じて連結されており、第２電極は第４－２トランジスタＴ４－２の第２電極Ｄ４－２と連結されている。なお、図１中に示すように、第６トランジスタＴ６の第２電極Ｄ６、次段の画素ＰＸ（注目する画素ＰＸに手前の側から隣接する画素ＰＸ）における第７トランジスタＴ７の第１電極Ｓ７と、半導体層ＰＳのパターンの配線化部分を通じて、連結されている。
以上では、複数のトランジスタＴ１、Ｔ２、Ｔ３、Ｔ４、Ｔ５、Ｔ６、Ｔ７のそれぞれにて、第１電極と第２電極とに区分して説明したが、このうちの一つがソース領域であれば、残り一つはドレイン領域に相当する。また、実施例によっては、図１で説明したソース領域およびドレイン領域を逆にして形成することもできる。
本実施例の半導体層ＰＳのパターンは、拡張部ＰＳＥ、ＰＳＥ２を通じて上方の第１ゲート導電体と接するように重ねられることで直接連結されるようにする構造部分を有する。これは、画素ＰＸ内で電気的に連結されるようにするための構造部分（開口を含む）の面積を減らすことができる。また、追加で連結配線を形成しないので開口の個数が減り、開口が占める面積も減る。
本実施例の各画素ＰＸには、画素電極と連結される開口８１を除けば、トータルで６個の開口５１、５４、６２、６７、６８、６９だけが形成されている。６個の開口は、７個のトランジスタと一つのストレージキャパシタＣｓｔとを含む画素ＰＸとしては最小の個数であり、それによって画素ＰＸが占める面積を減らして、高解像度の有機発光表示装置にも適用することができる。
一方、高解像度の画素ＰＸを形成する場合には、開口を通して連結する構造が多ければ多いほど不良が発生する確率が高くなって収率が低下するという問題もある。つまり、一つのマザー基板にはトータルで１２０個の表示装置が形成され、一つの表示装置が１４４０ｘ２８８０の画素（ＱＨＤ解像度）を有する場合、一つの画素に６個の開口を有する実施例と、８個の開口または１０個の開口を有する比較例とで、不良発生確率を比較すると下記表１の通りである。
Figure 0007356812000001
ここで、開口不良率（各マザー基板での[不良開口の数]÷[開口の総数]）は、１００万分の１の確率であると仮定し、画素数を基準にした不良率（各マザー基板での[不良開口の数]÷[画素の総数]）を計算した。なお、上記の開口の数には、保護膜１８０を貫く開口８１は除外されている。保護膜１８０は、ポリイミドなどの樹脂材料から形成することができるので、比較的温和な条件でエッチングを行うことが可能だからである。なお、保護膜１８０及び開口８１は、感光性の共重合ポリイミドを用いることで、別途のエッチング工程なしに形成することも可能である。
つまり、一つの画素ＰＸが有する開口を２個だけ減らしても２５％ほど、不良率が減少することを確認できる。したがって、高解像度の画素を形成するに当たっては、開口の数が少ない画素構造を使用する方が、開口の占める面積および不良率を減少させる面で適したものでありうる。
本実施例では、前段スキャン線１５２の下に、ドーピングされている半導体層ＰＳの線状パターンを形成した。その結果、二つのトランジスタＴ４－１、Ｔ４－２が占める面積が減ることになる。つまり、一般に、前段スキャン線などの配線と、半導体層の線状パターンとが重なる箇所にはチャンネルが形成されるのであり、配線の幅は一定の幅以上を持たなければならない。ところが、二つのチャンネルを形成するために、配線と、半導体層の線状パターンとが、二つの、互いに別体の部分で重なるように構成すれば、このような重ね合わせのための面積が大きくなることになる。しかし、本発明では、配線の一つの箇所（拡張部）の下にて、ドーピング領域を手前側及び奥側（図の下側及び上側）から挟むように２つのチャンネルを形成することによって、すなわち、面積の小さいドーピング領域を基準にして両側にチャンネルを形成することによって、二つのトランジスタが占める面積を減少させるのである。
のみならず、ドーピングマスクＰＢＬＫが誤整列してもトータルの第４トランジスタＴ４のチャンネルの大きさは変わらない。つまり、ドーピングマスクＰＢＬＫが奥側または手前側（図１の上下）に誤整列される場合には、各第４－１トランジスタＴ４－１のチャンネル長さ（Ｌ ｏｆ Ｔ４－１）および第４－２トランジスタＴ４－２のチャンネル長さ（Ｌ ｏｆ Ｔ４－２）は変わるが、トータルの第４トランジスタＴ４のチャンネル長さは、第４－１トランジスタＴ４－１のチャンネル長さ（Ｌ ｏｆ Ｔ４－１）と、第４－２トランジスタＴ４－２のチャンネル長さ（Ｌ ｏｆ Ｔ４－２）との和であるので変わらない。
また、第３トランジスタＴ３と第４トランジスタＴ４は、いずれも、二つの直列連結されたトランジスタにより形成することで、漏洩電流を減らすことができるという長所を有する。
以下、図３乃至図１６並びに図１及び図２を参照して、製造方法の工程の順序にしたがって説明することにより、有機発光表示装置の画素ＰＸ構造についても、さらに明らかにする。
図３乃至図１６は、図１および図２の実施例による有機発光表示装置の各画素を製造する方法について、順に示す、パターン配置図および断面図である。
図４を参照すれば、基板１１０の上にバリア層１１１が位置し、バリア層１１１の上にはバッファ層１１２が位置している。バッファ層１１２の上には半導体層ＰＳが位置する。本実施例による有機発光表示装置は、プラスチックなどのフレキシブル基板、特にはポリイミド（ＰＩ）基板を使用するフレキシブル表示装置であってもよい。実施例によっては、基板１１０およびバリア層１１１が複数層形成されてもよい。つまり、基板１１０の上にバリア層１１１が位置し、その上に再び基板１１０およびバリア層１１１が位置するのであってもよい。このような基板１１０およびバリア層１１１の単位構造が数回繰り返された後、その上にバッファ層１１２が位置することができる。しかし、実施例によっては、ガラス基板を使用してもよく、ガラス基板を使用する場合にはバリア層１１１またはバッファ層１１２を省略することもできる。
バリア層１１１およびバッファ層１１２は酸化ケイ素、窒化ケイ素、酸化アルミニウムなどの無機絶縁物質を含んでもよく、また、ポリイミド、ポリアクリレート（エポキシ樹脂添加）等の有機絶縁物質を含んでもよい。
図３のパターン配置図および図４の垂直断面図を参照すれば、バッファ層１１２の上には、複数のトランジスタＴ１、Ｔ２、Ｔ３、Ｔ４、Ｔ５、Ｔ６、Ｔ７のチャンネル、第１電極および第２電極を含む半導体層ＰＳのパターンが位置する。
半導体層ＰＳのパターンの配置構造は図３から容易に確認できる。
半導体層ＰＳは多結晶半導体で形成されており、非晶質シリコンを形成した後、これを結晶化して形成してもよい。実施例によっては酸化物半導体で形成してもよい。
半導体層ＰＳのパターンは、まず、左右に長く延びる駆動トランジスタＴ１のチャンネルと、その両側の箇所を中心にして、それぞれ、奥側及び手前側（パターン配置図の上下）に延長された線状部分とからなる、略Ｈ字状の構造部分を有する。ここで、本実施例の駆動トランジスタＴ１のチャンネルは、詳しくは、左端部から右側に延長されてから手前側（パターン配置図の下側）に折り曲げられた後、再び右側に延長されて右端に達する構造を有する。しかし、駆動トランジスタＴ１のチャンネルは、このような構造に限定されず、Ω型、Ｓ型など多様な構造を有することができる。
駆動トランジスタＴ１のチャンネルの左側には第１電極Ｓ１が位置し、第１電極Ｓ１から奥側(パターン配置図の上側)に延長された半導体層ＰＳの線状パターンが、第２トランジスタＴ２のチャンネルをなす。一方、第１電極Ｓ１から手前側(パターン配置図の下側)に延長された半導体層ＰＳの線状パターンが、第５トランジスタＴ５のチャンネルをなす。駆動トランジスタＴ１のチャンネルの右側には第２電極Ｄ１が位置し、第２電極Ｄ１から手前側(パターン配置図の下側)に延長された半導体層ＰＳの線状パターンが、第６トランジスタＴ６のチャンネルをなす。第６トランジスタＴ６のチャンネルの手前側(パターン配置図の下側)の端部は、次段の画素ＰＸにおける半導体層ＰＳの線状パターンの奥側(パターン配置図の上側)の端部と連結されている。一方、半導体層ＰＳの線状パターンは、このような略Ｈ字状の構造部分の右奥の端部、すなわち、第２電極Ｄ１から奥側(パターン配置図の上側)に延長された先の端部に続いて、数回折り曲げられて延びる構造部分を有する。詳しくは、略Ｈ字状の右奥の線状部分を含めて、左に倒れた形の角張った略Ω字状の構造部分を有する。この略Ω字状の構造部分は、第２電極Ｄ１から、順次に、第３－２トランジスタＴ３－２、第３－１トランジスタＴ３－１、第４－１トランジスタＴ４－１、第４－２トランジスタＴ４－２および第７トランジスタＴ７のチャンネルをなす。より具体的には、半導体層ＰＳの線状パターンは、第２電極Ｄ１から奥側に延長された直線状の部分により第３－２トランジスタＴ３－２のチャンネルを形成してから、左側に折り曲げられ次いで手前側に折り曲げられることで略コの字状のＵターン部分を形成した後、手前側へと延びる直線状の部分により第３－１トランジスタＴ３－１のチャンネルを形成し、その後、再び左側に折り曲げられてから奥側に折り曲げられることで、再度略コの字状のＵターン部分を形成してから、奥側へと延びる直線状の部分により、第４－１トランジスタＴ４－１および第４－２トランジスタＴ４－２のチャンネルを、この順に形成する。その後、右側に折り曲げられた後再び手前側に折り曲げられることで、再度略コの字状のＵターン部分を形成してから、手前側へと延びる直線状の部分により、第７トランジスタＴ７のチャンネルを形成してから、右側に折り曲げられ奥側へと折り曲げられることで、再度略コの字状のＵターン部分を形成した後、奥側へと延びる直線状の部分が、前段の画素ＰＸの半導体層ＰＳのパターンにおける、略Ｈ字状構造部分の手前右側の端部と連結される構造を有する。また、半導体層ＰＳのパターンは、半導体層ＰＳとは異なる層に位置する配線と連結されるために、拡張部を含む層間連結部を有することができる。まず、半導体層ＰＳの線状パターンは、第２トランジスタＴ２のチャンネル（略Ｈ字状の左奥の部分）から、さらに奥側に延長されてから、データ電圧Ｄｍが印加されるように拡張された第３拡張部を形成する。また、第５トランジスタＴ５のチャンネル（略Ｈ字状の手前左側の部分）から、さらに手前側に延長された後右側に折り曲げられた後、駆動電圧ＥＬＶＤＤが印加されるように拡張された第４拡張部を形成する。さらに、第６トランジスタＴ６のチャンネル（略Ｈ字状の手前右側の部分）から、さらに手前側に延長されてから、第５拡張部を形成する。この第５拡張部は、その上方に位置するデータ連結部材７３と連結されるためのものであり、データ連結部材７３を通じて、その上に位置する画素電極に連結され、この画素電極を通じて有機発光ダイオードＯＬＥＤに駆動電流を印加できるようにする。のみならず、本実施例の半導体層ＰＳのパターンは、第３－１トランジスタＴ３－１のチャンネルと第４－１トランジスタＴ４－１のチャンネルとの間のＵターン部分から手前側に拡張された第１拡張部ＰＳＥをさらに含む。第１拡張部ＰＳＥはゲート電極Ｇ１と連結される部分である。また、第４－２トランジスタＴ４－２のチャンネルと、第７トランジスタＴ７のチャンネルとの間のＵターン部分から左側に延長された後に拡張されている第２拡張部ＰＳＥ２をさらに含む。第２拡張部ＰＥＳ２は、初期化電圧Ｖｉｎｔを印加するために拡張された部分である。
このようなパターン配置構造を有する半導体層ＰＳについて、ドーピング工程によって配線化工程を行る。これを図５および図６に示している。
図５には、ドーピングマスクＰＢＬＫが形成されない部分（マスク開口部）を、斜線で示したが、斜線の方向が、半導体層ＰＳに付された右上がりの斜線とは垂直である右下がりの斜線を使用した。ドーピングマスクＰＢＬＫは、この右下がりの斜線が付されない部分に位置し、その部分に位置する半導体層ＰＳはドーピングされない。しかし、図５で、斜線が描かれた部分に位置する半導体層ＰＳはドーピングされる。ドーピングされる半導体層ＰＳと、ドーピングされない半導体層ＰＳとを区分するために、図５の半導体層ＰＳでは、ｘ字状の直交斜線で、ドーピングされた半導体層ＰＳを示した。
図６に示したように、半導体層ＰＳのパターンにおけるドーピングしない部分の上にドーピングマスクＰＢＬＫを形成し、全面にＰ型不純物をドーピングする。本実施例では、ドーピングマスクＰＢＬＫには、フォトレジストのような感光性物質を使用し、Ｐ型不純物が半導体層ＰＳに到達しない程度に厚く形成した。このようにドーピングすると、ドーピングマスクＰＢＬＫが形成されない領域（図５の斜線部分）にて、露出した半導体層ＰＳは、ドーピングされて金属などの配線と同様の特性を有する。図５のパターン配置部および図６の垂直断面図では、配線化された半導体層ＰＳは、ｘ字状の斜線で示されている。
その後、ドーピングマスクＰＢＬＫを除去し、全面に第１ゲート絶縁膜１４１を形成する。その結果、半導体層ＰＳおよびバッファ層１１２の上にはこれを覆う第１ゲート絶縁膜１４１が位置する。第１ゲート絶縁膜１４１は窒化ケイ素、酸化ケイ素、および酸化アルミニウムなどの物質で形成されうるのであり、本実施例では酸化ケイ素で形成されている。
図７および図８を参照すれば、第１ゲート絶縁膜１４１には二つの開口５１、５４が形成されている。これら第１及び第２の開口５１、５４は、それぞれ、半導体層ＰＳのパターンにおける第１及び第２の拡張部ＰＳＥ１、ＰＳＥ２を露出させる。
その後、図９および図１０を通じて、第１ゲート導電体を形成する段階について説明する。第１ゲート導電体は多様な金属で形成されうるのであり、本実施例ではモリブデン（Ｍｏ）を使用する。また、第１ゲート導電体は複数の金属層を有することができる。第１ゲート導電体は、スキャン線１５１、前段スキャン線１５２、発光制御線１５３、初期化電圧線１５７およびゲート電極１５５を含む。
第１ゲート絶縁膜１４１の上には、スキャン信号Ｓｎ、前段スキャン信号Ｓｎ－１、発光制御信号Ｅｎおよび初期化電圧Ｖｉｎｔをそれぞれ伝達する、スキャン線１５１、前段スキャン線１５２、発光制御線１５３および初期化電圧線１５７が、主に第１方向に沿って延長されて形成されている。
まず、スキャン線１５１は、第１方向に延長されており、第１方向に左から右へと延びるにつれて、第２トランジスタＴ２のチャンネル、第３－１トランジスタＴ３－１のチャンネルおよび第３－２トランジスタＴ３－２のチャンネルと、交差するようにして重なる。また、スキャン線１５１は、の第３－１トランジスタＴ３－１のチャンネルと、第４－１トランジスタＴ４－１のチャンネルとの間にあるドーピングされている部分（左に倒れた略Ω字状における手前左の部分）とも、重なる。本実施例では、第２トランジスタＴ２のチャンネルと重なる領域で、奥側に拡張されて、幅が広く形成され、スキャン線拡張部をなしている。スキャン線１５１と半導体層ＰＳ中のドーピングされない部分が重なる箇所にはトランジスタが形成され、それぞれ第２トランジスタＴ２、第３－１トランジスタＴ３－１および第３－２トランジスタＴ３－２が形成されている。
前段スキャン線１５２も、第１方向に延長されており、主に第１方向に左から右へと延びるにつれて、第４－１トランジスタＴ４－１のチャンネル、第４－２トランジスタＴ４－２のチャンネルおよび第７トランジスタＴ７のチャンネルと重なる。また、前段スキャン線１５２は、第４－１トランジスタＴ４－１のチャンネルと、第４－２トランジスタＴ４－２のチャンネルとの間にあるドーピングされている部分とも重なり、第７トランジスタＴ７のチャンネルから前段の画素ＰＸにまで延長されている、半導体層ＰＳの線状パターンのうちの一部とも重なる。本実施例で、前段スキャン線１５２は、第４－１トランジスタＴ４－１のチャンネルおよび第４－２トランジスタＴ４－２のチャンネルと重なる部分で手前側及び奥側に大きく拡張（拡幅）されて第２方向に長い長方形の前段スキャン線拡張部をなしている。前段スキャン線拡張部の奥の端部から右側に延びる部分が、第７トランジスタＴ７のチャンネルと、交差するようにして重なり、この後、手前側に折り曲げられ、さらに右側へと折り曲げられることで、Ｌ字状の構造部分をなす。前段スキャン線１５２と、半導体層ＰＳのパターン中のドーピングされない部分とが重なる箇所にはトランジスタが形成され、それぞれ第４－１トランジスタＴ４－１、第４－２トランジスタＴ４－２および第７トランジスタＴ７が形成されている。
発光制御線１５３も第１方向に延長されており、第１方向に延長され第５トランジスタＴ５のチャンネルおよび第６トランジスタＴ６のチャンネルと重なる。発光制御線１５３と半導体層ＰＳ中のドーピングされない部分が重なる所にはトランジスタが形成され、それぞれ第５トランジスタＴ５および第６トランジスタＴ６が形成されている。
初期化電圧線１５７も第１方向に延長されており、第１方向に左から右へと延びるにあたり、ドーピングされた半導体層ＰＳの線状パターンとのみ重なるので、トランジスタを形成しない。本実施例の初期化電圧線１５７は、半導体層ＰＳのパターン中の第２拡張部ＰＳＥ２と重なる部分で、主として手前側に拡張されて幅が広く形成されることで初期化電圧線拡張部をなしており、第２開口５４によって第２拡張部ＰＳＥ２と直接連結されている。その結果、初期化電圧Ｖｉｎｔが第２拡張部ＰＳＥ２を通じて半導体層ＰＳに印加される。
一方、第１ゲート絶縁膜１４１の上には駆動トランジスタＴ１のゲート電極１５５も形成されている。ゲート電極１５５は大面積の長方形構造を有し、半導体層ＰＳ中の駆動トランジスタＴ１のチャンネルと重なるだけでなく、第１拡張部ＰＳＥとも重なる。ゲート電極１５５と、半導体層ＰＳのパターン中のドーピングされない部分とが重なる箇所にはトランジスタが形成されるので、駆動トランジスタＴ１が形成されている。また、ゲート電極１５５は、半導体層ＰＳのパターン中のドーピングされている第１拡張部ＰＳＥと、重なり、第１開口５１を通じて直接連結されている。その結果、駆動トランジスタＴ１のゲート電極１５５に印加される電圧は、第３－１トランジスタＴ３－１および第４－１トランジスタＴ４－１の動作による影響を受ける。また、駆動トランジスタＴ１のゲート電極１５５はストレージキャパシタＣｓｔの第２維持電極Ｅ２としての役割も果たす。
第１ゲート導電体の上にはこれを覆う第２ゲート絶縁膜１４２が位置する。第２ゲート絶縁膜１４２は窒化ケイ素、酸化ケイ素、および酸化アルミニウムなどの物質で形成されうるのであり、本実施例では窒化ケイ素で形成されている。
第２ゲート絶縁膜１４２の上には、図１１および図１２のように、第２ゲート導電体が形成される。第２ゲート導電体は多様な金属で形成されうるのであり、本実施例ではモリブデン（Ｍｏ）を使用する。また、第２ゲート導電体は複数の金属層を有することができる。第２ゲート導電体は維持線１２６を含み、維持線１２６の拡張された部分は第１維持電極Ｅ１の役割を果たす。
維持線１２６は第１方向に延長されており、ゲート電極１５５と重なる部分及びその近傍で拡張された幅を有する。維持線１２６の拡大された幅及び長さ（第２方向及び第２方向の寸法）は、ゲート電極１５５の全体をすっぽり覆うことができるように形成されている。維持線１２６が、画素ＰＸの左右端の近傍以外にて奥側及び手前側に大きく拡張されて形成された維持線拡張部は、ゲート電極１５５と、第２ゲート絶縁膜１４２を挟むようにして重なることでストレージキャパシタＣｓｔを構成する。維持線拡張部は、ストレージキャパシタＣｓｔの第１維持電極Ｅ１をなし、ゲート電極１５５は第２維持電極Ｅ２をなす。維持線拡張部は、図示の例で、長方形のべたのパターンであり、開口または切り欠きを有さず、長方形の四辺の内部がすべて金属物質で満たされたパターン配置構造を有する。その結果、画素ＰＸが形成される面積を減少させた場合にも、ストレージキャパシタＣｓｔの容量が十分に確保されるようにすることができる。
図１３および図１４を参照すれば、第２ゲート導電体の上には、これを覆う層間絶縁膜１６０が位置する。層間絶縁膜１６０は窒化ケイ素、酸化ケイ素、および酸化アルミニウムなどの物質で形成されることができ、有機絶縁物質で形成されることもできる。本実施例では窒化ケイ素または酸化ケイ素で形成されている。
層間絶縁膜１６０には４つの開口６２、６７、６８、６９が形成されている。これらのうち、第３開口６２は、半導体層ＰＳ中の第２トランジスタＴ２のチャンネルより奥側に位置し、データ電圧Ｄｍが印加されるように拡張された第３拡張部を露出させる。第４開口６７は、第５トランジスタＴ５のチャンネルより手前側に位置し、駆動電圧ＥＬＶＤＤが印加されるように拡張された第４拡張部を露出させる。第５開口６９は、第６トランジスタＴ６のチャンネルより手前側に位置し、有機発光ダイオードＯＬＥＤに駆動電流を印加するように拡張された第５拡張部を露出させる。第６開口６８は、維持線１２６の拡張された部分（維持線拡張部）のうちの一部を露出させる。その結果、第６開口６８は層間絶縁膜１６０のみを貫くように形成されるが、第３～第５開口６２、６７、６９は、第１ゲート絶縁膜１４１、第２ゲート絶縁膜１４２および層間絶縁膜１６０を貫くように形成される。
層間絶縁膜１６０の上にはデータ導電体が形成されている。データ導電体は、多様な金属で形成されうるのであり、複数の金属層を含むこともできる。本実施例では、チタン（Ｔｉ）、アルミニウム（Ａｌ）、チタン（Ｔｉ）の三重層構造を有する。データ導電体はデータ線１７１、駆動電圧線１７２およびデータ連結部材７３を含む。
図１５及び図１に示すように、データ線１７１は、第２方向に延長されており、少しだけ折り曲げるか、または第１方向に中心線の位置をずらす、屈曲構造を含むことができる。データ線１７１は、第３開口６２を通じて第２トランジスタＴ２の第１電極Ｓ２にデータ電圧Ｄｍを伝達する。
駆動電圧線１７２も第２方向に延長されており、少しだけ折り曲げるか、または第１方向にに中心線の位置をずらす、屈曲または湾曲した構造、および、画素ＰＸの手前側及び奥側の端部の近傍以外にて、拡張された幅を有する拡張部を含む。駆動電圧線１７２の拡張部は、駆動トランジスタＴ１の一部（図示の例で、チャネル部の大部分）、第３トランジスタＴ３－１、Ｔ３－２の少なくとも一部（図示の例で、第３トランジスタＴ３－１の全体）および第４トランジスタＴ４－１、Ｔ４－２の少なくとも一部（図示の例で、これらの全体）を覆うことができるように拡張されている。この拡張部は、維持線１２６の拡張された部分と重なる部分であり、第６開口６８を通じて維持線１２６に駆動電圧ＥＬＶＤＤを印加する。その結果、ストレージキャパシタＣｓｔの第１維持電極Ｅ１に、駆動電圧ＥＬＶＤＤが印加される。駆動電圧線１７２の拡張部は、直列連結された第３トランジスタＴ３－１、Ｔ３－２の連結ノードの少なくとも一部分（図示の例で、第３トランジスタＴ３－１の側にある左半部）を覆う。つまり、連結ノードは、第３－１トランジスタＴ３－１の第１電極Ｓ３－１と、第３－２トランジスタＴ３－２の第２電極Ｄ３－２とが直接連結されるようにする第１方向に延びる線状部分であり、半導体層ＰＳの線状パターンの一部により形成され、ドーピングされないのでありうる。駆動電圧線１７２の拡張部が、第３トランジスタＴ３－１、Ｔ３－２の連結ノードを少なくとも部分的に覆うことによって、連結ノードの電圧が安定化するという長所を有する。このように第３トランジスタＴ３－１、Ｔ３－２の連結ノードが電圧安定化されると、画素ＰＸの駆動トランジスタＴ１の特性も安定化するという長所を有する。これは、第３トランジスタＴ３－１、Ｔ３－２の出力端部と、駆動トランジスタＴ１のゲート電極１５５とが互いに電気的に連結されており、データ電圧Ｄｍが第３トランジスタＴ３－１、Ｔ３－２を通じてストレージキャパシタＣｓｔに保存されるためである。駆動電圧線１７２の拡張部のパターン配置構造は、第４トランジスタＴ４－１、Ｔ４－２および駆動トランジスタＴ１とも少なくとも一部が重なるものであるが、このように重ねられる構造であると、実施例の有機発光表示装置の特性に応じて重なり合う面積を調節することができる。また、駆動電圧線１７２は第４開口６７を通じて、第５トランジスタＴ５の第１電極Ｓ５に駆動電圧ＥＬＶＤＤを印加し、第４開口６７周辺で、若干拡張された幅を有する。
データ連結部材７３は、第５開口６９を通じて第６トランジスタＴ６のチャンネルより手前側に位置する、半導体層ＰＳのパターンの第５拡張部と電気的に連結される。データ連結部材７３は、有機発光ダイオードＯＬＥＤに駆動電流を伝達する、中継部材としての役割を果たす。
再び図１および図２を参照すれば、データ導電体層の上にはこれを覆う保護膜１８０が形成されている。保護膜１８０は有機絶縁物質で形成されうるのであり、本実施例ではポリイミド（ＰＩ）で形成する。
保護膜１８０の上には画素電極（図示せず）が位置する。画素電極は、保護膜１８０に形成された開口８１を通じてデータ連結部材７３と連結されている。画素電極は、透明導電物質で形成されるかまたは金属で形成されうるのであり、複数の層を含むことができる。本実施例では、ＩＴＯと銀（Ａｇ）の二重層構造を有する。
保護膜１８０および画素電極の上には隔壁（図示せず）およびスペーサ（図示せず）が位置する。
隔壁は、画素ＰＸごとに、画素電極と重なるオープン部分を有し、オープン部分に有機発光層が位置する。有機発光層および隔壁の上には共通電極（図示せず）が位置する。画素電極、有機発光層および共通電極は、有機発光ダイオードＯＬＥＤをなす。
実施例によっては、画素電極が正孔注入電極のアノードであってもよく、共通電極が電子注入電極のカソードであってもよい。これとは反対に、画素電極がカソードであってもよく、共通電極がアノードであってもよい。画素電極および共通電極から、それぞれ、正孔と電子が有機発光層の内部に注入されると、注入された正孔と電子とが結合したエキシトンが励起状態から基底状態に落ちるときに発光することになる。
隔壁およびスペーサは多様な有機物質で形成されうるのであり、本実施例ではポリイミド（ＰＩ）で形成する。隔壁およびスペーサは同一物質で形成し、一つのマスクを使用して、ともに形成することができ、この際、使用されるマスクはハーフトーンマスクを使用する。その結果、ハーフトーン領域にスペーサを形成するようにすることで、マスクの個数（枚数）を減らすことができる。しかし、高解像度の画素ＰＸを形成する場合には、ハーフトーンマスクを使用して隔壁およびスペーサをともに形成することができない場合も発生しうる。このような場合には、隔壁およびスペーサを、互いに別途のマスクでもって形成する。
以下、図１７を通じて、本実施例で使用されるマスクの個数について説明する。
図１７は、図１および図２の実施例による有機発光表示装置における各画素が有する積層構造を簡略に示した表である。
図１７に示している表において、各層の英文の略語表示およびその物質を各行に表示し、表の左側にはマスクの個数を表示し、表の右側には図１および図２において、どの層に対応するかを表示した。
まず、基板上に、バリア層およびバッファ層１１２をこの順に形成する。図１７ではバッファ層から記述したが、これは、基板をフレキシブル基板ではなく、ガラス基板を使用した際には基板上にバッファ層１１２のみを形成する場合や、フレキシブル基板を基板およびバリア層を含めたものとして呼ぶ場合もあるためである。本実施例で、バッファ層１１２は、酸化ケイ素（ＳｉＯ2）や窒化ケイ素（ＳｉＮｘ）で形成することができる。
バッファ層１１２の上には半導体層ＰＳが形成される。半導体層ＰＳは、非晶質シリコン層を形成した後、これを結晶化して得られた、多結晶半導体（ｐ－Ｓｉ）で形成される。このように、半導体層ＰＳのパターンを形成するために最初の開口８１マスクが使用される。
その後、半導体層ＰＳにドーピングするためにドーピングマスクＰＢＬＫを形成する。ドーピングマスクＰＢＬＫはフォトレジストのような感光性物質で形成することができ、ドーピング時に不純物を防止できる厚さに形成することができる。フォトレジストを、基板の周縁を除く全面に形成した後、二番目のフォトマスクを使用して露光し、露光によって特性が変化した部分を除去したり残したりする方式でドーピングマスクＰＢＬＫを形成する。その後、Ｐ型不純物をドーピングすることで、露出した半導体層ＰＳは、金属膜などの配線とほぼ同様の導電特性を有することになる。
その後、ストリッパーを使用してドーピングマスクＰＢＬＫを除去する。
その後、第１ゲート絶縁膜１４１を、基板の周縁を除く全面に形成する。本実施例の第１ゲート絶縁膜１４１は酸化ケイ素（ＳｉＯ2）で形成される。その後、三番目のフォトマスクを使用して第１～第２開口５１、５４が形成される位置を露出させるフォトレジストパターンを形成し、露出した箇所でエッチングにより第１ゲート絶縁膜１４１を除去して第１～第２開口５１、５４を形成する。
その後、第１ゲート導電体ＧＡＴ１を形成する。本実施例の第１ゲート導電体ＧＡＴ１はモリブデン（Ｍｏ）で形成され、モリブデン（Ｍｏ）を全体的に積層した後、その上に四番目のフォトマスクでフォトレジストパターンを形成する。フォトレジストパターンから露出しているモリブデン（Ｍｏ）を除去して第１ゲート導電体ＧＡＴ１が完成する。その結果、スキャン線１５１、前段スキャン線１５２、発光制御線１５３、初期化電圧線１５７およびゲート電極１５５が形成される。
その後、第２ゲート絶縁膜１４２を、基板の周縁を除く全面に形成し、本実施例の第２ゲート絶縁膜１４２は窒化ケイ素（ＳｉＮｘ）で形成される。
その後、第２ゲート導電体ＧＡＴ２を形成する。本実施例の第２ゲート導電体ＧＡＴ２もモリブデン（Ｍｏ）で形成され、モリブデン（Ｍｏ）を、基板の周縁を除く全面に形成した後、その上に五番目のフォトマスクでフォトレジストパターンを形成する。フォトレジストパターンから露出している箇所でエッチングによりモリブデン（Ｍｏ）を除去して第２ゲート導電体ＧＡＴ２が完成する。その結果、第１維持電極Ｅ１の役割を果たす、維持線１２６の拡張された部分（維持線拡張部）を含む維持線１２６が形成される。
その後、層間絶縁膜１６０を、基板の周縁を除く全面に形成する。本実施例の層間絶縁膜１６０は、酸化ケイ素（ＳｉＯ2）または窒化ケイ素（ＳｉＮｘ）で形成することができる。その後、六番目のフォトマスクを使用して第３～第６開口６２、６７、６９、６８が形成される位置を露出させるフォトレジストパターンを形成し、露出した層間絶縁膜１６０を除去して第３～第６開口６２、６７、６９、６８を形成する。第３～第５開口６２、６７、６９は、層間絶縁膜１６０以外にも、その下に位置する第１ゲート絶縁膜１４１および第２ゲート絶縁膜１４２を除去して形成されるが、第６開口６８は層間絶縁膜１６０のみを除去して形成される。
その後、データ導電体ＤＡＴを形成する。本実施例のデータ導電体ＤＡＴはチタン（Ｔｉ）、アルミニウム（Ａｌ）、チタン（Ｔｉ）の三重層で形成される。三重層の金属物質を順次積層した後、その上に七番目のフォトマスクでフォトレジストパターンを形成する。フォトレジストパターンから露出している三重層の金属物質を除去してデータ導電体ＤＡＴが完成する。その結果、データ線１７１、駆動電圧線１７２およびデータ連結部材７３が形成される。
その後、全体的に保護膜１８０が形成され、本実施例ではポリイミド（ＰＩ）の膜を、基板の周縁を除く全面に形成する。その後、八番目のフォトマスクを使用して開口８１が形成される位置の保護膜１８０を除去して開口８１を形成し、データ連結部材７３を露出させる。
その後、画素電極ＰＸＬを形成する。本実施例で、画素電極ＰＸＬはＩＴＯおよび銀（Ａｇ）の二重層で形成される。ＩＴＯおよび銀（Ａｇ）の二重層を、基板の周縁を除く全面に形成した後、その上に九番目のフォトマスクを使用してフォトレジストパターンを形成する。フォトレジストパターンから露出している二重層を除去して画素電極ＰＸＬを完成する。画素電極ＰＸＬは、保護膜１８０で開口８１を通じて露出しているデータ連結部材７３と直接連結される。
その後、隔壁ＰＤＬおよびスペーサＳＰＣを形成する。本実施例では、隔壁ＰＤＬをまずポリイミド（ＰＩ）を使用して形成する。本実施例では、ポリイミド（ＰＩ）を全体的に積層した後、十番目のフォトマスクを使用して画素電極ＰＸＬを囲む隔壁ＰＤＬを完成する。隔壁ＰＤＬにより、有機発光層の配置領域を区画形成でき、有機発光層および隔壁ＰＤＬの上には、共通電極を形成することができる。
その後、スペーサＳＰＣを形成する。本実施例で、スペーサＳＰＣは、隔壁ＰＤＬが形成された後に追加のフォトマスク（十一番目のマスク）を使用して形成し、追加的にポリイミド（ＰＩ）を積層して形成することができる。
しかし、実施例によっては隔壁ＰＤＬおよびスペーサＳＰＣを一つのマスクを使用して形成することもでき、この際に使用されるマスクとしてはハーフトーンマスクを使用でき、マスク中のハーフトーン領域を通じてスペーサＳＰＣを形成することができる。
本実施例で、隔壁ＰＤＬおよびスペーサＳＰＣを、互いに別途のマスクを使用して形成することは、高解像度の画素ＰＸでは画素の大きさが小さくなることから、ハーフトーンマスクを使用して一つのマスクで隔壁ＰＤＬおよびスペーサＳＰＣをともに形成することができないためである。そこで、互いに別途の二つのマスクを使用する実施例を記述する。
以下、図１８を通じて本実施例による画素ＰＸ中の第４トランジスタＴ４の構造を拡大して説明する。
図１８は、図１および図２の実施例による有機発光表示装置における各画素中の第４トランジスタについての拡大図である。
図１８では、図１と異なり、ドーピングマスクＰＢＬＫを太線で追加して示した。ドーピングマスクＰＢＬＫに関する、斜線を施した部分は、Ｐ型不純物に露出する部分であり、斜線領域に位置する半導体層ＰＳはドーピングされ、その他の部分の半導体層ＰＳはドーピングされない。
このように形成する構造では、第４トランジスタＴ４のゲート電極に相当する、前段スキャン線１５２の幅の全体（前段スキャン線拡張部の第２方向の寸法の全体）にわたって一つのトランジスタが形成されるのでなく、その間に位置するドーピング領域によって二つのトランジスタＴ４－１、Ｔ４－２に分けられる。一般に、前段スキャン線といった配線と半導体層とが重なる部分にはチャンネルが形成され、配線の幅は一定の幅以上を持たなければならないが、二つのチャンネルを形成するために、配線と半導体層が二つの部分で重なるように構成すればその面積が大きくなることになる。しかし、本発明では一つの配線の下にてドーピング領域を挟むようにして、ドーピング領域を基準にした両側にチャンネルを形成することによって、二つのトランジスタが占める面積を減少させる。また、二つの直列連結されたトランジスタＴ４－１、Ｔ４－２に形成することによって漏洩電流を減らすという長所を有する。
のみならず、ドーピングマスクＰＢＬＫが誤整列しても全体第４トランジスタＴ４のトータルのチャンネルの大きさは変わらない。つまり、ドーピングマスクＰＢＬＫが上下に誤整列される場合には、第４－１トランジスタＴ４－１のチャンネル長さ（Ｌ ｏｆ Ｔ４－１）および第４－２トランジスタＴ４－２のチャンネル長さ（Ｌ ｏｆ Ｔ４－２）は、それぞれ変わるが、トータルの第４トランジスタＴ４のチャンネル長さは、第４－１トランジスタＴ４－１のチャンネル長さ（Ｌ ｏｆ Ｔ４－１）と第４－２トランジスタＴ４－２のチャンネル長さ（Ｌ ｏｆ Ｔ４－２）の和であるので変わらない。
以下、図１９および図２０を通じて、一実施例による有機発光表示装置の回路構造および信号印加に応じた動作について説明する。
図１９は、一実施例による有機発光表示装置の一つの画素の等価回路図であり、図２０は、一実施例による有機発光表示装置の一つの画素に印加される信号のタイミング図である。
まず、図１９を参照すれば、有機発光表示装置の画素ＰＸは、多数の信号線１２７、１５１、１５２、１５３、１５８、１７１、１７２、７４１に連結されている複数のトランジスタＴ１、Ｔ２、Ｔ３、Ｔ４、Ｔ５、Ｔ６、Ｔ７、ストレージキャパシタＣｓｔ、そして有機発光ダイオードＯＬＥＤを含む。
また、図１９では、画素ＰＸの各配線および素子がどんな層に形成されるかを示すために、線の形状および太さを異にして示した。
図１９では、半導体層ＰＳのパターンは点線で示し、第１ゲート導電体ＧＡＴ１のパターンは実線で示し、第２ゲート導電体ＧＡＴ２のパターンは太い実線で示し、データ導電体ＤＡＴのパターンは一点鎖線で示した。太い実線で示された部分、つまり、第２ゲート導電体ＧＡＴ２で形成される部分はストレージキャパシタＣｓｔの第１維持電極Ｅ１部分だけであり、一点鎖線で示された部分、つまり、データ導電体ＤＡＴで形成される部分はデータ線１７１、駆動電圧線１７２および有機発光ダイオードＯＬＥＤに連結される配線だけである。その他のほとんどは、半導体層ＰＳおよび第１ゲート導電体ＧＡＴ１からなるのであり、ゲート電極を含む部分は第１ゲート導電体ＧＡＴ１で形成され、トランジスタのチャンネル、第１電極および第２電極に相当する部分は半導体層ＰＳで形成されることを確認できる。
複数のトランジスタＴ１、Ｔ２、Ｔ３－１、Ｔ３－２、Ｔ４－１、Ｔ４－２、Ｔ５、Ｔ６、Ｔ７は駆動トランジスタＴ１を含み、スキャン線１５１に連結されているスイッチングトランジスタ、つまり、第２トランジスタＴ２および第３トランジスタＴ３－１、Ｔ３－２を含み、その他のトランジスタは有機発光ダイオードＯＬＥＤを動作させるのに必要な動作をするためのトランジスタ（以下、‘補償トランジスタ’という）である。このような補償トランジスタＴ４－１、Ｔ４－２、Ｔ５、Ｔ６、Ｔ７は、第４トランジスタＴ４－１、Ｔ４－２、第５トランジスタＴ５、第６トランジスタＴ６および第７トランジスタＴ７を含むことができる。
複数の信号線１５１、１５２、１５３、１５７、１７１、１７２、７４１は、スキャン線１５１、前段スキャン線１５２、発光制御線１５３、初期化電圧線１５７、データ線１７１、駆動電圧線１７２および共通電圧線７４１を含むことができる。第７トランジスタＴ７のゲート電極Ｇ７は、前段スキャン線１５２の一部であるかまたは電気的に連結されているのでありうる。
スキャン線１５１はゲート駆動部（図示せず）に連結されてスキャン信号Ｓｎをスイッチングトランジスタ、つまり、第２トランジスタＴ２および第３トランジスタＴ３に伝達する。前段スキャン線１５２はゲート駆動部に連結されて前段に位置する画素ＰＸに印加される前段スキャン信号Ｓｎ－１を第４トランジスタＴ４に伝達する。発光制御線１５３は発光制御部（図示せず）に連結されており、有機発光ダイオードＯＬＥＤが発光する時間を制御する発光制御信号Ｅｎを、第５トランジスタＴ５および第６トランジスタＴ６に伝達する。バイパス信号ＧＢは、第７トランジスタＴ７のゲート電極Ｇ７に伝達されるのであり、実施例によっては前段スキャン信号Ｓｎ－１と同じ信号を伝達することができる。
データ線１７１は、データ駆動部（図示せず）で生成されるデータ電圧Ｄｍを伝達する配線であり、データ電圧Ｄｍによって有機発光ダイオード（ＯＬＥＤ、‘有機発光素子’ともいう）から発光する輝度が変わる。駆動電圧線１７２は駆動電圧ＥＬＶＤＤを印加し、初期化電圧線１５７は駆動トランジスタＴ１を初期化させる初期化電圧Ｖｉｎｔを伝達し、共通電圧線７４１は共通電圧ＥＬＶＳＳを印加する。駆動電圧線１７２、初期化電圧線１５７および共通電圧線７４１には、それぞれ一定の電圧が印加されうる。
以下、複数のトランジスタについて説明する。
まず、駆動トランジスタＴ１は印加されるデータ電圧Ｄｍによって出力される電流の大きさを調節するトランジスタであり、出力される駆動電流Ｉｄが有機発光ダイオードＯＬＥＤに印加されてデータ電圧Ｄｍに応じて有機発光ダイオードＯＬＥＤの明るさが調節される。このために、駆動トランジスタＴ１の第１電極Ｓ１は、駆動電圧ＥＬＶＤＤが印加されるように配置されて、第５トランジスタＴ５を経由して駆動電圧線１７２と連結されている。また、駆動トランジスタＴ１の第１電極Ｓ１は、第２トランジスタＴ２の第２電極Ｄ２とも連結されて同様にデータ電圧Ｄｍが印加される。第２電極Ｄ１（出力側電極）は有機発光ダイオードＯＬＥＤに向かって電流を出力できるように配置されており、第６トランジスタＴ６を経由して有機発光ダイオードＯＬＥＤのアノードと連結されている。一方、ゲート電極Ｇ１はストレージキャパシタＣｓｔの一電極（第２維持電極Ｅ２）と連結されている。したがって、ストレージキャパシタＣｓｔに保存された電圧に応じてゲート電極Ｇ１の電圧が変わり、これによって駆動トランジスタＴ１から出力される駆動電流Ｉｄが変わることになる。
第２トランジスタＴ２はデータ電圧Ｄｍを画素ＰＸ内に受け入れるトランジスタである。ゲート電極Ｇ２はスキャン線１５１と連結されており、第１電極Ｓ２はデータ線１７１と連結されている。第２トランジスタＴ２の第２電極Ｄ２は駆動トランジスタＴ１の第１電極Ｓ１と連結されている。スキャン線１５１を通して伝達されるスキャン信号Ｓｎによって第２トランジスタＴ２がオンされると、データ線１７１を通じて伝達されるデータ電圧Ｄｍが、駆動トランジスタＴ１の第１電極Ｓ１に伝達される。
第３トランジスタＴ３は、データ電圧Ｄｍが駆動トランジスタＴ１を通ることで変化した補償電圧（Ｄｍ＋Ｖｔｈの電圧）が、ストレージキャパシタＣｓｔの第２維持電極Ｅ２に伝達されるようにするトランジスタである。第３トランジスタＴ３は、直列連結された第３－１トランジスタＴ３－１および第３－２トランジスタＴ３－２を含む。二つのトランジスタＴ３－１、Ｔ３－２のゲート電極Ｇ３－１、Ｇ３－２はすべてスキャン線１５１と連結されている。第３－２トランジスタＴ３－２の第１電極Ｓ３－２は、駆動トランジスタＴ１の第２電極Ｄ１と連結されており、第３－１トランジスタＴ３－１の第２電極Ｄ３－１はストレージキャパシタＣｓｔの第２維持電極Ｅ２および駆動トランジスタＴ１のゲート電極Ｇ１と連結されている。また、第３－１トランジスタＴ３－１の第１電極Ｓ３－１と第３－２トランジスタＴ３－２の第２電極Ｄ３－２とは、連結ノードで互いに連結されている。第３トランジスタＴ３を一つのトランジスタとして記述する場合には、第３－２トランジスタＴ３－２の第１電極Ｓ３－２が第３トランジスタＴ３の第１電極になり、第３－１トランジスタＴ３－１の第２電極Ｄ３－１が第３トランジスタＴ３の第２電極になる。第３トランジスタＴ３は、スキャン線１５１を通じて伝達されたスキャン信号Ｓｎによりオンして、駆動トランジスタＴ１のゲート電極Ｇ１と第２電極Ｄ１を連結させる。すなわち、駆動トランジスタＴ１の第２電極Ｄ１と、ストレージキャパシタＣｓｔの第２維持電極Ｅ２とを連結させるのでもある。
第４トランジスタＴ４は、駆動トランジスタＴ１のゲート電極Ｇ１およびストレージキャパシタＣｓｔの第２維持電極Ｅ２を初期化させる役割を果たす。
第４トランジスタＴ４は直列連結された第４－１トランジスタＴ４－１および第４－２トランジスタＴ４－２を含む。二つのゲート電極Ｇ４－１、Ｇ４－２は前段スキャン線１５２と連結されており、第４－２トランジスタＴ４－２の第２電極Ｄ４－２は、初期化電圧線１５７と連結されている。第４－１トランジスタＴ４－１の第１電極Ｓ４－１は、第３－１トランジスタＴ３－１の第２電極Ｄ３－１を経由してストレージキャパシタＣｓｔの第２維持電極Ｅ２および駆動トランジスタＴ１のゲート電極Ｇ１に連結されている。第４トランジスタＴ４は前段スキャン線１５２を通じて伝達された前段スキャン信号Ｓｎ－１により初期化電圧Ｖｉｎｔを駆動トランジスタＴ１のゲート電極Ｇ１およびストレージキャパシタＣｓｔの第２維持電極Ｅ２に伝達する。そのために、駆動トランジスタＴ１のゲート電極Ｇ１のゲート電圧およびストレージキャパシタＣｓｔが初期化される。初期化電圧Ｖｉｎｔは低電圧値を持って駆動トランジスタＴ１をターンオンさせる電圧でありうる。
第５トランジスタＴ５は、駆動電圧ＥＬＶＤＤを駆動トランジスタＴ１に伝達させる役割を果たす。ゲート電極Ｇ５は発光制御線１５３と連結されており、第１電極Ｓ５は駆動電圧線１７２と連結されている。第５トランジスタＴ５の第２電極Ｄ５は駆動トランジスタＴ１の第１電極Ｓ１と連結されている。
第６トランジスタＴ６は、駆動トランジスタＴ１から出力される駆動電流Ｉｄを有機発光ダイオードＯＬＥＤに伝達する役割を果たす。ゲート電極Ｇ６は発光制御線１５３と連結されており、第１電極Ｓ６は駆動トランジスタＴ１の第２電極Ｄ１と連結されている。第６トランジスタＴ６の第２電極Ｄ６は有機発光ダイオードＯＬＥＤのアノードと連結されている。
第５トランジスタＴ５および第６トランジスタＴ６は、発光制御線１５３を通して伝達された発光制御信号Ｅｎにより同時にオンされ、第５トランジスタＴ５を通して駆動電圧ＥＬＶＤＤが駆動トランジスタＴ１の第１電極Ｓ１に印加されると、駆動トランジスタＴ１のゲート電極Ｇ１の電圧（つまり、ストレージキャパシタＣｓｔの第２維持電極Ｅ２の電圧）によって駆動トランジスタＴ１が駆動電流Ｉｄを出力する。出力された駆動電流Ｉｄは、第６トランジスタＴ６を通じて有機発光ダイオードＯＬＥＤに伝達される。有機発光ダイオードＯＬＥＤに電流Ｉoledが流れることによって有機発光ダイオードＯＬＥＤが光を放出する。
第７トランジスタＴ７は、有機発光ダイオードＯＬＥＤのアノードを初期化させる役割を果たす。ゲート電極Ｇ７は前段スキャン線１５２と連結されており、第１電極Ｓ７は有機発光ダイオードＯＬＥＤのアノードと連結されており、第２電極Ｄ７は初期化電圧線１５７と連結されている。バイパス信号ＧＢにより第７トランジスタＴ７がターンオンされると、初期化電圧Ｖｉｎｔが有機発光ダイオードＯＬＥＤのアノードに印加されて初期化される。
ストレージキャパシタＣｓｔの第１維持電極Ｅ１は駆動電圧線１７２と連結されており、第２維持電極Ｅ２は駆動トランジスタＴ１のゲート電極Ｇ１、第３トランジスタＴ３の第２電極Ｄ３および第４トランジスタＴ４の第２電極Ｄ４と連結されている。その結果、第２維持電極Ｅ２は、駆動トランジスタＴ１のゲート電極Ｇ１の電圧を決定し、第３トランジスタＴ３の第２電極Ｄ３を通してデータ電圧Ｄｍが印加されたり、第４トランジスタＴ４の第２電極Ｄ４を通して初期化電圧Ｖｉｎｔが印加される。
また、図１９の実施例では、第３トランジスタＴ３内の連結ノードが駆動電圧線１７２の拡張部と重なっていて信号変化が減り、画素ＰＸの出力電圧も安定化される。
一方、有機発光ダイオードＯＬＥＤのアノードは、第６トランジスタＴ６の第２電極Ｄ６および第７トランジスタＴ７の第１電極Ｓ７と連結されており、カソードは共通電圧ＥＬＶＳＳを伝達する共通電圧線７４１と連結されている。
図１９の実施例で、画素回路は７個のトランジスタＴ１－Ｔ７と１個のストレージキャパシタＣｓｔとを含むが、これに限定されず、トランジスタの数とキャパシタの数、そしてこれらの連結は多様に変更可能である。実施例によっては、第７トランジスタＴ７を省略することもできる。
図示していないが、有機発光表示装置は映像を表示する表示領域を含み、表示領域にはこのような画素ＰＸが行列など多様な方式で配列されている。
一実施例による有機発光表示装置の一つの画素の動作について図１９および図２０を参照して説明する。
初期化区間の間にローレベルの前段スキャン信号Ｓｎ－１が前段スキャン線１５２を通じて画素ＰＸに供給される。そうすると、これが印加された第４トランジスタＴ４がオンして、初期化電圧Ｖｉｎｔが第４トランジスタＴ４を通して駆動トランジスタＴ１のゲート電極Ｇ１およびストレージキャパシタＣｓｔの第２維持電極Ｅ２に印加される。その結果、駆動トランジスタＴ１およびストレージキャパシタＣｓｔが初期化される。初期化電圧Ｖｉｎｔの電圧が低電圧を持って駆動トランジスタＴ１がターンオンされる。
一方、初期化区間の間にはローレベルのバイパス信号ＧＢも第７トランジスタＴ７に印加される。これが印加された第７トランジスタＴ７がターンオンされて初期化電圧Ｖｉｎｔが第７トランジスタＴ７を通じて有機発光ダイオードＯＬＥＤのアノードに印加される。その結果、有機発光ダイオードＯＬＥＤのアノードも初期化される。
以降、データ記入区間の間にスキャン線１５１を通じてローレベルのスキャン信号Ｓｎが画素ＰＸに供給される。ローレベルのスキャン信号Ｓｎによって第２トランジスタＴ２および第３トランジスタＴ３がオンされる。
第２トランジスタＴ２がターンオンされると、データ電圧Ｄｍが第２トランジスタＴ２を通して駆動トランジスタＴ１の第１電極Ｓ１に入力される。
また、データ記入区間の間に第３トランジスタＴ３がターンオンされ、その結果、駆動トランジスタＴ１の第２電極Ｄ２は、ゲート電極Ｇ１およびストレージキャパシタＣｓｔの第２維持電極Ｅ２と電気的に連結される。駆動トランジスタＴ１のゲート電極Ｇ１と第２電極Ｄ２が連結されてダイオード連結される。また、駆動トランジスタＴ１は、初期化区間の間にゲート電極Ｇ１に低電圧（初期化電圧Ｖｉｎｔ）が印加されていてターンオンされた状態である。その結果、駆動トランジスタＴ１の第１電極Ｓ１に入力されるデータ電圧Ｄｍは、駆動トランジスタＴ１のチャンネルを通して第２電極Ｄ１から出力された後、第３トランジスタＴ３を経てストレージキャパシタＣｓｔの第２維持電極Ｅ２に保存される。
この際、第２維持電極Ｅ２に印加される電圧は、駆動トランジスタＴ１のしきい電圧（Ｖｔｈ）により変更され、駆動トランジスタＴ１の第１電極Ｓ１にデータ電圧Ｄｍがかかり、駆動トランジスタＴ１のゲート電極Ｇ１に初期化電圧Ｖｉｎｔがかかる場合、第２電極Ｄ１に出力される電圧はＶｇｓ＋Ｖｔｈを有することができる。ここで、Ｖｇｓは、駆動トランジスタＴ１のゲート電極Ｇ１と第１電極Ｓ１にかかる電圧の差であるため、Ｄｍ－Ｖｉｎｔ値を有することができる。したがって、第２電極Ｄ１から出力されて第２維持電極Ｅ２に保存される電圧は、Ｄｍ－Ｖｉｎｔ＋Ｖｔｈ値を有することができる。
その後、発光区間の間、発光制御線１５３から供給される発光制御信号Ｅｎがローレベルの値を有して、第５トランジスタＴ５および第６トランジスタＴ６がオンされる。その結果、駆動トランジスタＴ１の第１電極Ｓ１には駆動電圧ＥＬＶＤＤが印加され、駆動トランジスタＴ１の第２電極Ｄ１は有機発光ダイオードＯＬＥＤと連結される。駆動トランジスタＴ１は、ゲート電極Ｇ１の電圧と第１電極Ｓ１の電圧（つまり、駆動電圧ＥＬＶＤＤ）の間の電圧差により駆動電流Ｉｄが発生する。駆動トランジスタＴ１の駆動電流Ｉｄは、Ｖｇｓ－Ｖｔｈの２乗に比例する値を有することができる。ここで、Ｖｇｓ値は、ストレージキャパシタＣｓｔの両端にかかる電圧差と同じであり、Ｖｇｓ値はＶｇ－Ｖｓの値であるため、Ｄｍ－Ｖｉｎｔ＋Ｖｔｈ－ＥＬＶＤＤ値を有する。ここで、Ｖｔｈ値を引いてＶｇｓ－Ｖｔｈの値を求めれば、Ｄｍ－Ｖｉｎｔ－ＥＬＶＤＤ値を有する。つまり、駆動トランジスタＴ１の駆動電流Ｉｄは駆動トランジスタＴ１のしきい電圧（Ｖｔｈ）に無関係な電流を出力する。
したがって、各画素ＰＸに位置する駆動トランジスタＴ１が工程のばらつきによって互いに異なるしきい電圧（Ｖｔｈ）を持っていても駆動トランジスタＴ１の出力電流を一定にすることができて、特性の不均一性を改善することができる。
以上の計算式でＶｔｈ値は多結晶半導体を使用するＰ型トランジスタの場合、０より若干大きい値やまたは負の値を有することができる。また、電圧を計算する方向により＋および－の表現が変更されることができる。しかし、駆動トランジスタＴ１の出力電流である駆動電流Ｉｄがしきい電圧（Ｖｔｈ）に無関係な値を有するという点に変わりはない。
以上のような発光区間が終了すると、再び初期化区間が位置して最初から再び同じ動作を繰り返すことになる。
複数のトランジスタＴ１、Ｔ２、Ｔ３、Ｔ４、Ｔ５、Ｔ６、Ｔ７の第１電極および第２電極は電圧または電流が印加される方向によって、一つはソース電極になり、他の一つはドレイン電極になることができる。
一方、実施例によっては、初期化区間での第７トランジスタＴ７が有機発光ダイオードＯＬＥＤのアノードを初期化させながら、駆動トランジスタＴ１が実際にターンオンされない条件で放出する少量の電流も有機発光ダイオードＯＬＥＤ側に流れないようにすることができる。この際、少量の電流はバイパス電流Ｉbpで第７トランジスタＴ７を通して初期化電圧Ｖｉｎｔに放出する。その結果、有機発光ダイオードＯＬＥＤが不必要な光を放出しなくなり、ブラック階調をさらに明確に表示し、コントラスト比（ｃｏｎｔｒａｓｔ ｒａｔｉｏ）も向上させることができる。このような場合、バイパス信号ＧＢが前段スキャン信号Ｓｎ－１と異なるタイミングの信号であってもよい。実施例によっては、第７トランジスタＴ７を省略することもできる。
以下、図１および図２の実施例と異なる構造を有する実施例について図２１を通して説明する。
図２１は、他の実施例による有機発光表示装置の一つの画素領域の配置図である。
図２１は、図１とは異なり、第７トランジスタＴ７の位置が半導体層ＰＳの他の位置に形成されている。
このため、図１の実施例と異なる構造を有するドーピングマスクＰＢＬＫを使用した。これを明確に示すために、図２１は、図１とは異なり、ドーピングマスクＰＢＬＫを追加的に示した。ドーピングマスクＰＢＬＫはドーピング後に省略されるので、完成した画素ＰＸでは確認できない層であるが、図１との差を明確に示すために追加した。
図２１の実施例ではドーピングマスクＰＢＬＫが図１の実施例とは異なり、半導体層ＰＳ中のドーピングされる位置が異なる。特に、第７トランジスタＴ７周辺のドーピング位置が異なり、その結果、図２１に示したように、第４－２トランジスタＴ４－２のチャンネルから第７トランジスタＴ７のチャンネルが、より遠くに離れて形成されている。
つまり、半導体層ＰＳパターン中のドーピングされている部分は前段スキャン線１５２と重なってもトランジスタのチャンネルを形成できず、ドーピングされない半導体層ＰＳだけが前段スキャン線１５２と重畳しながら第７トランジスタＴ７のチャンネルを形成する。
図２１を参照すれば、トランジスタのチャンネルは、第１ゲート導電体層と半導体層ＰＳ中のドーピングされない層が重なる領域に形成されるので、図１または図２１の実施例と異なるドーピングマスクＰＢＬＫを使用すると画素ＰＸを構成する各トランジスタが形成される位置を変更させることができる。このような変形例は図２１に限定されず、多様な変形例を有することができる。
図２１の実施例も図１の実施例と同様の効果を有する。つまり、一つの画素に形成される接触孔(コンタクトホール)の個数を減らすことで、画素が占める面積が少なくなっている高解像度の画素にも適用することができる。また、第４トランジスタＴ４周辺で、ゲート電極と半導体層パターンとが重なる領域のうちの一部領域をドーピングして直列連結された二つのトランジスタＴ４－１、Ｔ４－２を形成することによっても、これらのトランジスタの占める面積を小さくして画素ＰＸの面積を減らすことができる。また、第４トランジスタＴ４のような構造であると、ドーピングマスクＰＢＬＫが誤整列しても、第４トランジスタＴ４のチャンネルのトータルの長さは変わらないという長所を有する。また、半導体層に拡張部ＰＳＥ、ＰＳＥ２を追加し、拡張部ＰＳＥ、ＰＳＥ２が上部の第１ゲート導電体と重なることで直接連結されるようにして、画素ＰＸが占める面積を減らすことができる。
以上、本発明の実施形態について詳細に説明したが、本発明の権利範囲は、これに限定されるものではなく、以下の特許請求の範囲で定義している本発明の基本概念を利用した当業者の様々な変形および改良形態も本発明の権利範囲に属するものである。
好ましい一実施形態においては、次のとおりである。
図１及び１９のように、各画素ＰＸに、
ゲート電極１５５がストレージキャパシタＣｓｔの第１維持電極Ｅ１をなす駆動トランジスタＴ１と、
スキャン線１５１の信号にしたがって駆動トランジスタＴ１にデータ電圧Ｄｍを供給する第２トランジスタＴ２と、
駆動トランジスタＴ１を通ることで変化した補償電圧（Ｄｍ＋Ｖｔｈの電圧）が、ストレージキャパシタＣｓｔの第２維持電極Ｅ２に伝達されるようにするために、スキャン線１５１の信号にしたがって作動する第３トランジスタと、
前段スキャン線１５２の信号に応じて、駆動トランジスタＴ１のゲート電極Ｇ１およびストレージキャパシタＣｓｔの第２維持電極Ｅ２を初期化させる第４トランジスタＴ４と、
発光制御線１５３の信号に応じて、駆動電圧ＥＬＶＤＤを駆動トランジスタＴ１に伝達する第５トランジスタＴ５と、
発光制御線１５３の信号に応じて、駆動トランジスタＴ１から出力される駆動電流Ｉｄを有機発光ダイオードＯＬＥＤに伝達する第６トランジスタＴ６と、
バイパス信号、または、前段スキャン線１５２の信号に応じて、有機発光ダイオードＯＬＥＤのアノードを初期化させる第７トランジスタＴ７と
を備え
各トランジスタのチャネル領域、及び、これらを連結する配線がポリシリコンにより形成される有機発光表示装置において、
各画素ＰＸの面積を最小限にしつつ、作動の信頼性を確保し、製品不良を低減すべく、下記Ａ１～Ａ３などとする。
Ａ１ 前段スキャン線１５２における第４トランジスタＴ４のチャネルと重なる箇所に拡張部を設けるとともに、第４トランジスタＴ４を、２個直列型とし、中央部分をドーピング領域とする。
Ａ２ 第３トランジスタＴ３から延びる第１拡張部ＰＳＥと、これに重なる第１開口５１を通じて、第３トランジスタＴ３が、ゲート電極１５５に連結される。
Ａ３ 第３トランジスタＴ３について、スキャン線１５１とそれぞれ交差する２つのトランジスタの２個直列型とし、中央のノード部分が、少なくとも部分的に、駆動電圧供給線１７２の拡張部と重なるようにする。これにより誤作動を低減させる。
５１、５４、６２、６７、６８、６９、８１：開口
７３：データ連結部材
１１０：基板
１１１：バリア層
１１２：バッファ層
１２６：維持線
１４１：第１ゲート絶縁膜
１４２：第２ゲート絶縁膜
１５１：スキャン線
１５２：前段スキャン線
１５３：発光制御線
１５５：ゲート電極
１５７：初期化電圧線
１６０：層間絶縁膜
１７１：データ線
１７２：駆動電圧線
１８０：保護膜
７４１：共通電圧線
Ｔ１、Ｔ２、Ｔ３－１、Ｔ３－２、Ｔ４－１、Ｔ４－２、Ｔ５、Ｔ６、Ｔ７：トランジスタ
Ｓ１、Ｓ２、Ｓ３－１、Ｓ３－２、Ｓ４－１、Ｓ４－２、Ｓ５、Ｓ６、Ｓ７：第１電極
Ｄ１、Ｄ２、Ｄ３－１、Ｄ３－２、Ｄ４－１、Ｄ４－２、Ｄ５、Ｄ６、Ｄ７：第２電極
Ｃｓｔ：ストレージキャパシタ
Ｅ１、Ｅ２：維持電極
ＰＢＬＫ：ドーピングマスク
ＰＳ：半導体層
ＰＳＥ、ＰＳＥ２：拡張部
ＰＸ：画素

Claims (10)

  1. 基板と、
    前記基板上に位置する半導体層と、
    前記半導体層を覆う第１ゲート絶縁膜と、
    前記第１ゲート絶縁膜の上に位置する第１ゲート導電体と、
    前記第１ゲート導電体を覆う第２ゲート絶縁膜と、
    前記第２ゲート絶縁膜の上に位置する第２ゲート導電体と、
    前記第２ゲート導電体を覆う層間絶縁膜と、
    前記層間絶縁膜の上に位置するデータ導電体とを含み、
    前記半導体層のパターンはドーピング領域およびドーピングされない領域を含み、
    前記第１ゲート導電体の第１パターンと重なる箇所で、前記半導体層の一の線状パターンは、２つの前記ドーピングされない領域と、これらの間に位置する前記ドーピング領域とを含む、有機発光表示装置。
  2. 前記ドーピング領域の両側に位置する前記ドーピングされない領域により、それぞれ、第４－１トランジスタのチャンネルおよび第４－２トランジスタのチャンネルが形成され、前記ドーピング領域により、前記第４－１トランジスタの一電極および前記第４－２トランジスタの一電極が形成される、請求項１に記載の有機発光表示装置。
  3. 前記ドーピング領域により、前記第４－２トランジスタの第１電極および前記第４－１トランジスタの第２電極が形成され、
    前記ドーピング領域、および、前記ドーピング領域の両側に位置する前記ドーピングされない領域を含む前記半導体層の一の線状パターンは、一方向に延長される直線構造を有し、
    前記第１ゲート導電体の第１パターンは前段スキャン線を含み、
    前記前段スキャン線は、前記ドーピング領域および前記ドーピングされない領域を含む前記半導体層の一の線状パターンを覆うように幅が拡張された拡張部を有する、請求項２に記載の有機発光表示装置。
  4. 前記半導体層のパターンは、第１拡張部をさらに含み、
    前記第１ゲート絶縁膜は、前記第１拡張部を露出させる第１開口を含み、
    前記第１ゲート導電体の第２パターンは、前記第１開口を通じて前記第１拡張部と直接連結される、請求項１に記載の有機発光表示装置。
  5. 前記第１ゲート導電体の第２パターンは、駆動トランジスタのゲート電極を含み、
    前記第２ゲート導電体は、拡張された部分を含む維持線を含み、
    前記駆動トランジスタの前記ゲート電極は、これと重なる、前記維持線の前記拡張された部分と、これらの間に位置する前記第２ゲート絶縁膜と共に、ストレージキャパシタを形成し、
    前記維持線には駆動電圧が印加される、請求項４に記載の有機発光表示装置。
  6. 前記データ導電体は、拡張部を含む駆動電圧線を含み、
    前記駆動電圧線の拡張部は、前記層間絶縁膜に形成された開口を通じて前記維持線と直接連結されており、
    前記駆動電圧線の前記拡張部は、直列連結された第３－１トランジスタと第３－２トランジスタとの間の連結ノードについて少なくとも一部分を覆う、請求項５に記載の有機発光表示装置。
  7. 前記連結ノードは、前記半導体層の線状パターンの一部の、ドーピングされない部分により形成される、請求項６に記載の有機発光表示装置。
  8. 前記第１ゲート導電体の第３パターンは、スキャン線を含み、
    前記半導体層のパターンは、第１方向の一側に延長されて前記第３－２トランジスタのチャンネルを形成してから前記第１方向と交差する第２方向の一側に折り曲げられた後に前記第１方向の逆側に折り曲げられることでＵターン部分を形成し、続いて前記第３－１トランジスタのチャンネルを形成する構造部分を有し、
    前記スキャン線は、前記第３－２トランジスタの前記チャンネルおよび前記第３－１トランジスタの前記チャンネルと重なり、
    前記半導体層のパターンにおける前記第１拡張部は、前記第３－１トランジスタの前記チャンネルから、さらに延長された部分により形成され、
    前記半導体層のパターンは、前記第３－１トランジスタの前記チャンネルから、さらに延長されて前記第２方向の一側に折り曲げられ前記第１方向の一側に折り曲げられることでさらなるＵターン部分を形成し、続いてさらに延長されることで、第４－１トランジスタおよび第４－２トランジスタのチャンネルを順次形成している、請求項７に記載の有機発光表示装置。
  9. 前記半導体層のパターンは、第２拡張部をさらに含み、
    前記第１ゲート絶縁膜は、前記第２拡張部を露出させる第２開口を含み、
    前記第１ゲート導電体の第４パターンは、駆動トランジスタのゲート電極とは異なり、前記第２開口を通じて前記第２拡張部と直接連結され、
    前記第１ゲート導電体の第４パターンは初期化電圧線である、請求項１に記載の有機発光表示装置。
  10. 前記第１ゲート導電体の第１パターンは前段スキャン線を含み,
    前記第１ゲート導電体の第２パターンは駆動トランジスタのゲート電極を含み、
    前記第１ゲート導電体の第３パターンはスキャン線を含み、
    前記第１ゲート導電体の第４パターンは初期化電圧線を含み、
    前記第１ゲート導電体の第５パターンは発光制御線を含み、
    前記データ導電体はデータ線および駆動電圧線を含み、
    一つの画素は、
    光を放出する有機発光素子と、
    前記スキャン線および前記データ線に連結されている第２トランジスタと、
    前記有機発光素子に電流を印加する前記駆動トランジスタと、
    前記発光制御線に連結されている第５トランジスタおよび第６トランジスタと、
    直列連結されている第３－１トランジスタおよび第３－２トランジスタと、
    直列連結されている第４－１トランジスタおよび第４－２トランジスタとを含む、請求項１に記載の有機発光表示装置。
JP2019072394A 2018-06-07 2019-04-05 有機発光表示装置 Active JP7356812B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020180065631A KR102600041B1 (ko) 2018-06-07 2018-06-07 유기 발광 표시 장치
KR10-2018-0065631 2018-06-07

Publications (2)

Publication Number Publication Date
JP2019211760A JP2019211760A (ja) 2019-12-12
JP7356812B2 true JP7356812B2 (ja) 2023-10-05

Family

ID=66793787

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019072394A Active JP7356812B2 (ja) 2018-06-07 2019-04-05 有機発光表示装置

Country Status (5)

Country Link
US (2) US11195896B2 (ja)
EP (1) EP3579279B1 (ja)
JP (1) JP7356812B2 (ja)
KR (1) KR102600041B1 (ja)
CN (1) CN110581153A (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113539179A (zh) * 2020-04-20 2021-10-22 Oppo广东移动通信有限公司 像素驱动电路、显示屏和终端

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010039229A (ja) 2008-08-06 2010-02-18 Hitachi Displays Ltd 表示装置
JP2013128119A (ja) 1999-04-12 2013-06-27 Semiconductor Energy Lab Co Ltd 表示装置
JP2014032379A (ja) 2012-08-02 2014-02-20 Samsung Display Co Ltd 有機発光表示装置
US20170061883A1 (en) 2015-08-27 2017-03-02 Samsung Display Co., Ltd. Display device and manufacturing method thereof
US20170358262A1 (en) 2016-06-14 2017-12-14 Samsung Display Co., Ltd Display device
US20180151650A1 (en) 2016-11-30 2018-05-31 Lg Display Co., Ltd. Thin film transistor and display panel using the same

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7402467B1 (en) * 1999-03-26 2008-07-22 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device
JP4588833B2 (ja) * 1999-04-07 2010-12-01 株式会社半導体エネルギー研究所 電気光学装置および電子機器
JP2001318627A (ja) * 2000-02-29 2001-11-16 Semiconductor Energy Lab Co Ltd 発光装置
JP4831885B2 (ja) * 2001-04-27 2011-12-07 株式会社半導体エネルギー研究所 半導体装置の作製方法
CN1462481A (zh) 2001-05-18 2003-12-17 三洋电机株式会社 薄膜晶体管及有源矩阵型显示装置及其制造方法
JP2006154495A (ja) * 2004-11-30 2006-06-15 Sanyo Electric Co Ltd エレクトロルミネッセンス表示装置
KR102044314B1 (ko) * 2013-05-09 2019-12-06 삼성디스플레이 주식회사 유기 발광 표시 장치
US9818765B2 (en) * 2013-08-26 2017-11-14 Apple Inc. Displays with silicon and semiconducting oxide thin-film transistors
KR102227474B1 (ko) * 2013-11-05 2021-03-15 삼성디스플레이 주식회사 박막트랜지스터 어레이 기판, 유기발광표시장치 및 박막트랜지스터 어레이 기판의 제조 방법
KR102189223B1 (ko) 2014-07-10 2020-12-10 삼성디스플레이 주식회사 유기 발광 표시 장치, 그 구동 방법 및 제조 방법
CN104269427B (zh) 2014-09-05 2017-03-29 京东方科技集团股份有限公司 一种有机发光二极管显示面板及其制作方法、显示装置
US9543370B2 (en) * 2014-09-24 2017-01-10 Apple Inc. Silicon and semiconducting oxide thin-film transistor displays
KR102199359B1 (ko) 2014-10-13 2021-01-07 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
KR102396288B1 (ko) * 2014-10-27 2022-05-10 삼성디스플레이 주식회사 유기 발광 표시 장치
KR20160055546A (ko) 2014-11-10 2016-05-18 삼성디스플레이 주식회사 유기 발광 표시 장치
KR102301503B1 (ko) * 2015-02-02 2021-09-13 삼성디스플레이 주식회사 폴더블 표시 장치
KR102302275B1 (ko) * 2015-02-28 2021-09-15 삼성디스플레이 주식회사 유기 발광 표시 장치
KR102415753B1 (ko) * 2015-05-04 2022-07-01 삼성디스플레이 주식회사 유기 발광 표시 장치
KR102367462B1 (ko) * 2015-08-11 2022-02-25 삼성디스플레이 주식회사 유기 발광 표시 장치
KR102516592B1 (ko) * 2015-08-24 2023-03-31 삼성디스플레이 주식회사 유기 발광 표시 장치
KR102397330B1 (ko) 2015-09-30 2022-05-11 엘지디스플레이 주식회사 유기 발광 표시 장치
KR102631445B1 (ko) * 2015-10-27 2024-01-31 삼성디스플레이 주식회사 유기 발광 표시 장치
KR102605283B1 (ko) 2016-06-30 2023-11-27 삼성디스플레이 주식회사 표시 장치
US10763451B2 (en) * 2016-09-01 2020-09-01 Innolux Corporation Display device
US10319880B2 (en) * 2016-12-02 2019-06-11 Innolux Corporation Display device
TWI622834B (zh) * 2017-03-31 2018-05-01 友達光電股份有限公司 畫素陣列基板

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013128119A (ja) 1999-04-12 2013-06-27 Semiconductor Energy Lab Co Ltd 表示装置
JP2010039229A (ja) 2008-08-06 2010-02-18 Hitachi Displays Ltd 表示装置
JP2014032379A (ja) 2012-08-02 2014-02-20 Samsung Display Co Ltd 有機発光表示装置
US20170061883A1 (en) 2015-08-27 2017-03-02 Samsung Display Co., Ltd. Display device and manufacturing method thereof
US20170358262A1 (en) 2016-06-14 2017-12-14 Samsung Display Co., Ltd Display device
US20180151650A1 (en) 2016-11-30 2018-05-31 Lg Display Co., Ltd. Thin film transistor and display panel using the same

Also Published As

Publication number Publication date
KR102600041B1 (ko) 2023-11-08
CN110581153A (zh) 2019-12-17
EP3579279A1 (en) 2019-12-11
KR20190139359A (ko) 2019-12-18
US20220085136A1 (en) 2022-03-17
JP2019211760A (ja) 2019-12-12
US11195896B2 (en) 2021-12-07
US20190378887A1 (en) 2019-12-12
EP3579279B1 (en) 2022-07-27

Similar Documents

Publication Publication Date Title
JP4382721B2 (ja) キャパシタ及びキャパシタ装置
US11785171B2 (en) Display device having an emission layer
CN110010058B (zh) 阵列基板及显示面板
JP6849304B2 (ja) 有機発光表示装置およびその製造方法
CN114651332B (zh) 显示基板和显示装置
KR20140133339A (ko) 유기 발광 표시 장치 및 그 유기 발광 표시 장치 제조용 포토 마스크
US11581390B2 (en) Display device and manufacturing method thereof
EP4113612A1 (en) Display substrate and manufacturing method therefor, and display apparatus
CN114026629B (zh) 显示基板及显示装置
JP7356812B2 (ja) 有機発光表示装置
US11882741B2 (en) Display device and manufacturing method thereof
JP7389219B2 (ja) アレイ基板及び表示装置
US20220415984A1 (en) Organic light emitting diode display device and manufacturing method thereof
CN111354758A (zh) 发光二极管显示设备
CN114361185A (zh) 显示面板及其制备方法、显示装置
EP4141858A1 (en) Display panel and display apparatus
CN114464137B (zh) 显示基板及显示装置
CN113795925A (zh) 显示面板及显示装置
KR20190132621A (ko) 유기 발광 표시 장치
US12016207B2 (en) Array substrate, display panel and display device
KR20240010621A (ko) 표시 장치 및 이의 제조 방법
CN114078882A (zh) 显示装置及其制造方法
CN117337099A (zh) 显示面板及显示装置
KR20200060698A (ko) 유기 발광 표시 장치
KR20190040160A (ko) 유기 발광 표시 장치 및 그 제조 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220322

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230127

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230207

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230508

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230523

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230823

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230829

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230925

R150 Certificate of patent or registration of utility model

Ref document number: 7356812

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150