CN114651332B - 显示基板和显示装置 - Google Patents

显示基板和显示装置 Download PDF

Info

Publication number
CN114651332B
CN114651332B CN202080002399.0A CN202080002399A CN114651332B CN 114651332 B CN114651332 B CN 114651332B CN 202080002399 A CN202080002399 A CN 202080002399A CN 114651332 B CN114651332 B CN 114651332B
Authority
CN
China
Prior art keywords
transistor
reset
electrode
electrically connected
signal line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202080002399.0A
Other languages
English (en)
Other versions
CN114651332A (zh
Inventor
和玉鹏
周洋
黄耀
张鑫
王予
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Chengdu BOE Optoelectronics Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Chengdu BOE Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Chengdu BOE Optoelectronics Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Publication of CN114651332A publication Critical patent/CN114651332A/zh
Application granted granted Critical
Publication of CN114651332B publication Critical patent/CN114651332B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/88—Dummy elements, i.e. elements having non-functional features
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1216—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0404—Matrix technologies
    • G09G2300/0413—Details of dummy pixels or dummy lines in flat panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G09G2310/0251—Precharge or discharge of pixel before applying new pixel voltage

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Geometry (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)
  • Control Of El Displays (AREA)

Abstract

本发明提供一种显示基板及显示装置，属于显示技术领域。本发明提供的一种显示基板，该显示基板具有显示区，和围绕显示区的周边区，该显示基板包括基底，多个像素电路，位于基底上，且设置在显示区中，多个冗余像素电路，位于基底上，且设置在周边区中；其中，每个冗余像素电路中晶体管的数量，小于像素电路中晶体管的数量。由于冗余像素电路中晶体管的数量小于像素电路中晶体管的数量，因此能够减小位于周边区的冗余像素电路所占空间，从而有利于实现显示装置的窄边框化。

Description

显示基板和显示装置
技术领域
本发明属于显示领域，具体涉及一种显示基板和显示装置。
背景技术
通常在制作显示基板的过程中，会在显示基板的显示区周围设置一圈冗余像素电路，以保证制作显示区内的像素电路的刻蚀准确性和均一性。但冗余像素电路所占据的空间较大，因此难以实现面板的窄边框化。
发明内容
本发明旨在至少解决现有技术中存在的技术问题之一，提供一种显示基板，其能够减少周边区的冗余像素电路所占空间，因此若显示基板形成显示面板，有利于实现显示装置的窄边框化。
第一方面，本公开实施例提供一种显示基板，该显示基板具有显示区，和围绕所述显示区的周边区，其中，包括：
基底；
多个像素电路，位于所述基底上，且设置在所述显示区中；
多个冗余像素电路，位于所述基底上，且设置在所述周边区中；其中，
每个所述冗余像素电路中晶体管的数量，小于所述像素电路中晶体管的数量。
本公开实施例提供的显示基板，由于冗余像素电路中晶体管的数量小于像素电路中晶体管的数量，因此能够减小位于周边区的冗余像素电路所占的空间，从而有利于实现显示装置的窄边框化。
在一些示例中，所述冗余像素电路包括驱动晶体管、第一发光控制晶体管、第二发光控制晶体管、第一复位晶体管和存储电容；其中，
所述驱动晶体管设置在所述存储电容靠近所述基底一侧；
所述第一复位晶体管设置在所述第一发光控制晶体管和所述第二发光控制晶体管之间的连线背离所述存储电容一侧。
在一些示例中，所述显示基板还包括：
多条扫描信号线，沿第一方向由显示区延伸至周边区，且设置在所述基底上；
多条复位电源信号线，沿第一方向由显示区延伸至周边区，且位于所述扫描信号线所在膜层背离所述基底一侧；
多条复位控制信号线，沿第一方向由显示区延伸至周边区，且与所述扫描信号线同层设置；
多条发光控制信号线，沿第一方向由显示区延伸至周边区，且与所述扫描信号线同层设置；其中，
所述第一复位晶体管的第一极与所述复位电源信号线电连接；
所述第一复位晶体管的控制极与所述复位控制信号线电连接；
所述第一发光控制晶体管的控制极与所述发光控制信号线电连接。
在一些示例中，所述显示基板还包括：
多条数据线，沿第二方向由显示区延伸至周边区，且设置在所述复位电源信号线背离所述扫描信号线一侧；
多条电源信号线，沿第二方向由显示区延伸至周边区，所述多条电源信号线与所述多条数据线同层且交替设置；所述第一方向和所述第二方向相交；其中
所述存储电容的第一极与所述电源信号线电连接，所述存储电容的第二极与所述驱动晶体管的控制极电连接；
所述第一发光控制晶体管的第一极与所述电源信号线电连接。
在一些示例中，所述显示基板还包括第一电极；所述第一电极设置在所述数据线背离所述基底一侧；其中，
所述第一复位晶体管的第二极与所述第一电极电连接；
所述第二发光控制晶体管的第二极与所述第一电极电连接。
在一些示例中，每个所述冗余像素电路中还包括与所述数据线同层设置的第一连接部、第二连接部和第三连接部；所述第一连接部、所述第二连接部和所述第三连接部沿所述第二方向排列；
所述第一连接部被配置为连接所述复位电源信号线和所述第一复位晶体管的第一极，所述第二连接部被配置为连接所述驱动晶体管的控制极，所述第三连接部被配置为连接所述第一电极与所述第二发光控制晶体管的第二极。
在一些示例中，所述显示基板还包括：有源半导体层，设置在所述基底上；所述有源半导体层包括所述像素电路和所述冗余像素电路中各晶体管的有源层。
在一些示例中，每个所述冗余像素电路中各晶体管的有源层一体设置。
在一些示例中，所述显示基板还包括：
第一导电层，位于所述有源半导体层远离所述基底的一侧；
栅极绝缘层，位于所述有源半导体层与所述第一导电层之间；其中，
所述第一导电层包括多个所述存储电容的第二极、多条沿所述第一方向延伸的扫描信号线、多条沿所述第一方向延伸的复位控制信号线、多条沿所述第一方向延伸的发光控制信号线；
所述周边区内，每个冗余像素电路中，所述第一导电层还包括多个所述第一发光控制晶体管、多个所述第二发光控制晶体管、多个所述第一复位晶体管的栅极。
在一些示例中，所述显示基板还包括：
第二导电层，位于所述第一导电层远离所述栅极绝缘层的一侧；
第一绝缘层，位于所述第二导电层与所述第一导电层之间；其中，
所述第二导电层包括多条沿所述第一方向延伸的复位电源信号线、多个所述存储电容的第一极。
在一些示例中，所述显示基板还包括：
源漏金属层，位于所述第二导电层远离所述第一绝缘层一侧；
第二绝缘层，位于所述源漏金属层与所述第二导电层之间；其中，
所述源漏金属层包括多条沿第二方向延伸的电源信号线、多条沿第二方向延伸的数据线、多个第一连接部、多个第二连接部以及多个第三连接部。
在一些示例中，显示基板还包括：栅极阵列集成驱动，设置在所述周边区的背离所述显示区的至少一侧，所述栅极阵列集成驱动通过贯穿所述周边区的第一引线，连接所述显示区中的像素电路。
在一些示例中，每个所述像素电路包括第一发光控制晶体管、第二发光控制晶体管、驱动晶体管、数据写入晶体管、存储电容、阈值补偿晶体管、第一复位晶体管和第二复位晶体管；
所述数据写入晶体管的第一极与所述驱动晶体管的第一极电连接，所述数据写入晶体管的第二极与数据线电连接以接收数据信号，所述数据写入晶体管的控制极与扫描信号线电连接以接收扫描信号；
所述存储电容的第一极与电源信号线电连接，所述存储电容的第二极与所述驱动晶体管的控制极电连接；
所述阈值补偿晶体管的第一极与所述驱动晶体管的第二极电连接，所述阈值补偿晶体管的第二极与所述驱动晶体管的控制极电连接，所述阈值补偿晶体管的控制极与所述扫描信号线电连接以接收补偿控制信号；
所述第一复位晶体管的第一极与复位电源信号线电连接以接收第一复位信号，所述第一复位晶体管的第二极与发光器件电连接，所述第二复位晶体管的控制极与所述复位控制信号线电连接以接收第一复位控制信号；
所述第二复位晶体管的第一极与复位电源信号线电连接以接收第二复位信号，所述第二复位晶体管的第二极与所述驱动晶体管的控制极电连接，所述第一复位晶体管的控制极与复位控制信号线电连接以接收第二复位控制信号；
所述第一发光控制晶体管的第一极与所述电源信号线电连接，所述第一发光控制晶体管的第二极与所述驱动晶体管的第一极电连接，所述第一发光控制晶体管的控制极与所述发光控制信号线电连接以接收第一发光控制信号；
所述第二发光控制晶体管的第一极与所述驱动晶体管的第二极电连接，所述第二发光控制晶体管的第二极与所述发光器件电连接，所述第二发光控制晶体管的控制极与所述发光控制信号线电连接以接收第二发光控制信号。
第二方面，本公开实施例还提供一种显示装置，包括上述显示基板。
附图说明
图1为本公开实施例提供的显示基板的一种实施例的平面结构简图。
图2A为本公开实施例提供的显示基板的显示区中像素电路排列的电路版图。
图2B为本公开实施例提供的显示基板的显示区中像素电路的等效电路图。
图2C为本公开实施例提供的显示基板的显示区中单个像素电路的电路版图。
图3A为本公开实施例提供的显示基板的周边区中冗余像素电路排列的电路版图。
图3B为本公开实施例提供的显示基板的周边区中单个冗余像素电路的电路版图。
图3C为本公开实施例提供的显示基板的显示区中冗余像素电路的电路图。
图4A为本公开实施例提供的显示基板中冗余像素电路的层结构图的一种实施例。
图4B为本公开实施例提供的显示基板中冗余像素电路的有源半导体层的平面结构图。
图4C为本公开实施例提供的显示基板中冗余像素电路的第一导电层的平面结构图。
图4D为本公开实施例提供的显示基板中冗余像素电路的有源半导体层和第一导电层的叠层结构示意图。
图4E为本公开实施例提供的显示基板中冗余像素电路的第二导电层的平面结构图。
图4F为本公开实施例提供的显示基板中冗余像素电路的源漏金属层的平面结构图。
图4G为本公开实施例提供的显示基板中冗余像素电路的有源半导体层、第一导电层、第二导电层、源漏金属层的叠层结构示意图。
图4H为本公开实施例提供的显示基板中冗余像素电路的第一电极的平面结构图。
图4I为本公开实施例提供的显示基板中冗余像素电路的有源半导体层、第一导电层、第二导电层、源漏金属层、第一电极的叠层结构示意图。
图5为本公开实施例提供的显示基板中冗余像素电路的层结构图的另一种实施例。
图6为本公开实施例提供的显示基板中像素电路的层结构图的一种实施例。
图7为本公开实施例提供的显示基板中GOA、冗余像素电路、像素电路的位置示意图。
具体实施方式
为了使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明作进一步地详细描述，显然，所描述的实施例仅是本发明的部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其它实施例，都属于本发明保护的范围。
附图中各部件的形状和大小不反映真实比例，目的只是为了便于对本发明实施例的内容的理解。
除非另外定义，本公开使用的技术术语或者科学术语应当为本公开所属领域内具有一般技能的人士所理解的通常意义。本公开中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。同样，“一个”、“一”或者“该”等类似词语也不表示数量限制，而是表示存在至少一个。“包括”或者“包含”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同，而不排除其他元件或者物件。“连接”或者“相连”等类似的词语并非限定于物理的或者机械的连接，而是可以包括电性的连接，不管是直接的还是间接的。“上”、“下”、“左”、“右”等仅用于表示相对位置关系，当被描述对象的绝对位置改变后，则该相对位置关系也可能相应地改变。
本发明实施例中的所采用的晶体管可以为薄膜晶体管或场效应管或其他特性的相同器件，由于采用的晶体管的源极和漏极在一定条件下是可以互换的，所以其源极、漏极从连接关系的描述上是没有区别的。在本发明实施例中，为区分晶体管的源极和漏极，将其中一极称为第一极，另一极称为第二极，栅极称为控制极。此外按照晶体管的特性区分可以将晶体管分为N型和P型，以下实施例中是以晶体管为P型晶体管进行说明的。当采用P型晶体管时，第一极为P型晶体管的源极，第二极为P型晶体管的漏极，栅极输入低电平时，源漏极导通，N型相反。可以想到的是采用晶体管为N型晶体管实现是本领域技术人员可以在没有付出创造性劳动前提下轻易想到的，因此也是在本发明实施例的保护范围内的。
需要说明的是，本公开的实施例中采用的晶体管可以为薄膜晶体管或场效应晶体管或其他特性相同的开关器件，薄膜晶体管可以包括氧化物半导体薄膜晶体管、非晶硅薄膜晶体管或多晶硅薄膜晶体管等。晶体管的源极、漏极在结构上可以是对称的，所以其源极、漏极在物理结构上可以是没有区别的。在本公开的实施例中，为了区分晶体管，除作为控制极的栅极，直接描述了其中一极为第一极，另一极为第二极，所以本公开的实施例中全部或部分晶体管的第一极和第二极根据需要是可以互换的
需要说明的是，下文中的第一方向和第二方向可以为任意方向，第一方向和第二方向相交，例如第一方向可以为显示基板的第一侧的延伸方向(例如行方向)，第二方向可以为显示基板与第一侧相邻的第二侧的延伸方向(例如列方向)，为了便于描述，下文中以第一方向为平行于显示基板的下侧的行方向(X方向)，第二方向为平行于显示基板的右侧的列方向(Y方向)，第一方向和第二方向互相垂直或近似垂直为例进行说明。
本公开实施例不限于附图中所示的实施例，而是包括基于制造工艺而形成的配置的修改。因此，附图中例示的区具有示意性属性，并且图中所示区的形状例示了元件的区的具体形状，但并不是旨在限制性的。
第一方面，如图1所示，本公开实施例提供一种显示基板，该显示基板具有显示区S1，和围绕显示区S1的周边区S2。该显示面板包括基底1，基底1的显示区S1中包括多个像素单元，像素单元包括多个子像素，每个子像素包括发光器件和像素电路，像素电路设置在发光器件靠近基底一侧，也即基底1上设置有多个像素电路2，且像素电路2设置在显示区S1中。在制作像素电路2的过程中，由于基底1的显示区S1内，与显示区S1以外的其他区域的膜层结构差异较大，因此靠近显示区S1与其他区域的交界处的像素电路2的图形会受到影响，进而影响到像素电路的准确性和均一性。例如，若通过光刻工艺刻蚀像素电路2的图形，光在显示区S1内的像素电路2处产生反射和衍射的路径，与光在显示区S1以外的其他区域处产生反射与衍射的路径不同，从而靠近显示区S1与其他区域的交接处的像素电路2的图形会由于光的反射和衍射路径的差异而产生刻蚀误差(例如刻蚀不足或刻蚀过度)，使形成的像素电路2与远离交界处的像素电路2的差异较大，进而影响显示区S1内多个像素电路2的均一性，因此，为了解决上述问题，通常在显示区S1的周围(即周边区S2)设置多个冗余(dummy)像素电路3进行过渡，以减小基底1上显示区S1和显示区S1外的区域的差异，也就是说，显示基板还包括多个冗余像素电路3，冗余像素电路3设置在基底1上，且冗余像素电路3设置在周边区S2中，冗余像素电路3的排布方式与像素电路2相同，冗余像素电路3上不设置发光器件，冗余像素电路3仅作为过渡的电路结构，使显示区S1的周边区域的膜层结构与显示区域S1中的膜层结构大致相同，以保证显示区S1内像素电路2的刻蚀准确性和均一性。其中，像素电路2包括多个晶体管和存储电容，冗余像素电路3包括多个晶体管的存储电容，冗余像素电路3中晶体管的数量，小于像素电路2中晶体管的数量。由于冗余像素电路3中晶体管的数量小于像素电路2中晶体管的数量，因此能够冗余像素电路3所占的空间，从而能够使周边区S2的面积减小，进而有利于实现显示装置的窄边框化。
需要说明的是，周边区S2是由冗余像素电路3的排布位置所限定出的区域，也即周边区S2即为基底1上设置有多个冗余像素电路3的区域。
如图2A所示，图2A为显示区S1内像素电路2在基底1上排列的电路版图，多个像素电路2在基底1上且在显示区S1内沿第一方向(即X方向)和第二方向(即Y方向)重复排列，通过多条信号线(后续详述)每个像素电路驱动用于驱动像素单元中的子像素的发光器件。
上述显示区S1中的像素电路2可以采用多种结构，例如像素电路2可以包括3个晶体管1个电容(3T1C)的结构，或7个晶体管1个电容(7T1C)的结构，或12个晶体管1个电容(12T1C)的结构等，以像素电路2包括7T1C为例，具体的，像素电路2包括驱动晶体管T3、数据写入晶体管T4、存储存储电容Cstst、阈值补偿晶体管T2、第一复位晶体管T7、第二复位晶体管T1、第一发光控制晶体管T5以及第二发光控制晶体管T6。
如图2B-2C所述，图2B为本公开实施例提供的显示基板中，像素单元的子像素内，像素电路2的电路示意图(像素电路2包括7T1C)，图2C为图2A中单个像素电路2的电路版图。如图2B所示，像素电路2包括驱动晶体管T3、数据写入晶体管T4、存储存储电容Cst、阈值补偿晶体管T2、第一复位晶体管T7、第二复位晶体管T1、第一发光控制晶体管T5以及第二发光控制晶体管T6。像素单元的每个子像素内还包括发光器件(图中未示出)，发光器件包括依次设置在基底1上的第一电极、发光层和第二电极。
例如，如图2B所示，数据写入晶体管T4的第一极与驱动晶体管T3的第一极电连接，数据写入晶体管T4的第二极被配置为与数据线Data电连接以接收数据信号，数据写入晶体管T4的控制极被配置为与第一扫描信号线Scan1电连接以接收扫描信号；存储电容Cst的第一极与第一电源端ELVDD电连接，存储电容Cst的第二极与驱动晶体管T3的控制极电连接；阈值补偿晶体管T2的第一极与驱动晶体管T3的第二极电连接，阈值补偿晶体管T2的第二极与驱动晶体管T3的控制极电连接，阈值补偿晶体管T2的控制极被配置为与第二扫描信号线Scan2电连接以接收补偿控制信号；第二复位晶体管T1的第一极被配置为与第一复位电源端Vinit1电连接以接收第一复位信号，第二复位晶体管T1的第二极与驱动晶体管T3的控制极电连接，第二复位晶体管T1的控制极被配置为与第一复位控制信号线Rst1电连接以接收第一复位控制信号；第一复位晶体管T7的第一极被配置为与第二复位电源端Vinit2电连接以接收第二复位信号，第一复位晶体管T7的第二极与发光器件OLED的第一电极电连接，第一复位晶体管T7的控制极被配置为与第二复位控制信号线Rst2电连接以接收第二复位控制信号；第一发光控制晶体管T5的第一极与第一电源端ELVDD电连接，第一发光控制晶体管T5的第二极与驱动晶体管T3的第一极电连接，第一发光控制晶体管T5的控制极被配置为与第一发光控制信号线EM1电连接以接收第一发光控制信号；第二发光控制晶体管T6的第一极与驱动晶体管T3的第二极电连接，第二发光控制晶体管T5的第二极与发光器件OLED的第一电极电连接，第二发光控制晶体管T5的控制极被配置为与第二发光控制信号线EM2电连接以接收第二发光控制信号；发光器件OLED的第二电极与第二电源端ELVSS电连接。
例如，第一电源端ELVDD和第二电源端ELVSS之一为高压端，另一个为低压端。例如，如图2B所示的实施例中，第一电源端ELVDD为电压源以输出恒定的第一电压，第一电压为正电压；而第二电源端ELVSS可以为电压源以输出恒定的第二电压，第二电压为负电压等。例如，在一些示例中，第二电源端ELVSS可以接地。
例如，如图2B所示，扫描信号和补偿控制信号可以相同，即，数据写入晶体管T4的控制极和阈值补偿晶体管T2的控制极可以电连接到同一条信号线，例如都电连接第一扫描信号线Scan1，以接收相同的信号(例如，扫描信号)，此时，显示基板可以不设置第二扫描信号线Scan2，减少信号线的数量。又例如，数据写入晶体管T4的控制极和阈值补偿晶体管T2的控制极也可以分别电连接至不同的信号线，即数据写入晶体管T4的控制极电连接到第一扫描信号线Scan1，阈值补偿晶体管T2的控制极电连接到第二扫描信号线Scan2，而第一扫描信号线Scan1和第二扫描信号线Scan2传输的信号相同。
需要说明的是，扫描信号和补偿控制信号也可以不相同，从而使得数据写入晶体管T4的控制极和阈值补偿晶体管T2可以被分开单独控制，增加控制像素电路的灵活性。
例如，如图2B所示，第一发光控制信号和第二发光控制信号可以相同，即，第一发光控制晶体管T5的控制极和第二发光控制晶体管T5的控制极可以电连接到同一条信号线，例如第一发光控制信号线EM1，以接收相同的信号(例如，第一发光控制信号)，此时，显示基板可以不设置第二发光控制信号线EM2，减少信号线的数量。又例如，第一发光控制晶体管T5的控制极和第二发光控制晶体管T5的控制极也可以分别电连接至不同的信号线，即，第一发光控制晶体管T5的控制极电连接到第一发光控制信号线EM1，第二发光控制晶体管T5的控制极电连接到第二发光控制信号线EM2，而第一发光控制信号线EM1和第二发光控制信号线EM2传输的信号相同。
需要说明的是，当第一发光控制晶体管T5和第二发光控制晶体管T5为不同类型的晶体管，例如，第一发光控制晶体管T5为P型晶体管，而第二发光控制晶体管T5为N型晶体管时，第一发光控制信号和第二发光控制信号也可以不相同，本公开的实施例对此不作限制。
例如，第一复位控制信号和第二复位控制信号可以相同，即，第二复位晶体管T1的控制极和第一复位晶体管T7的控制极可以电连接到同一条信号线，例如第一复位控制信号线Rst1，以接收相同的信号(例如，第一子复位控制信号)，此时，显示基板可以不设置第二复位控制信号线Rst2，减少信号线的数量。又例如，第二复位晶体管T1的控制极和第一复位晶体管T7的控制极也可以分别电连接至不同的信号线，即第二复位晶体管T1的控制极电连接到第一复位控制信号线Rst1，第一复位晶体管T7的控制极电连接到第二复位控制信号线Rst2，而第一复位控制信号线Rst1和第二复位控制信号线Rst2传输的信号相同。需要说明的是，第一复位控制信号和第二复位控制信号也可以不相同。
例如，在一些示例中，第二复位控制信号可以与扫描信号相同，即第一复位晶体管T7的控制极可以电连接到扫描信号线Scan以接收扫描信号作为第二复位控制信号。
例如，第二复位晶体管T1的第二极和第一复位晶体管T7的第二极分别连接到第一复位电源端Vinit1和第二复位电源端Vinit2，第一复位电源端Vinit1和第二复位电源端Vinit2可以为直流参考电压端，以输出恒定的直流参考电压。第一复位电源端Vinit1和第二复位电源端Vinit2可以相同，例如第二复位晶体管T1的源极和第一复位晶体管T7的源极连接到同一复位电源端。第一复位电源端Vinit1和第二复位电源端Vinit2可以为高压端，也可以为低压端，只要其能够提供第一复位信号和第二复位信号以对驱动晶体管T3的控制极和发光器件OLED的第一电极进行复位即可，本公开实施例对此不作限制。例如，第二复位晶体管T1的第二极和第一复位晶体管T7的第二极可以均连接至复位电源信号线Init，通过复位电源信号线Init连接至复位电源端Vinit。
如图1、图3A-图3C所示，图3A为图3A为冗余像素电路3在基底1上排列的电路版图，图3B为图3A中单个冗余像素电路3的电路版图的一种实施例，图3C为单个冗余像素电路3等效的电路示意图。冗余像素电路3围绕显示区S1设置在周边区S2中，以图3B为设置在上侧的圆角处的冗余像素电路3为了，图3B中的冗余像素电路3将像素电路2的上半部分切除，冗余像素电路3的晶体管的数量少于像素电路2的晶体管的数量，例如，冗余像素电路3可以包括驱动晶体管T3、第一发光控制晶体管T5、第二发光控制晶体管T6、第一复位晶体管T7和存储电容Cst，驱动晶体管T3设置在存储电容Cst靠近基底1一侧，第一发光控制晶体管T5和第二发光控制晶体管T6设置在存储电容Cst的第一侧，例如图3B中第一侧为下侧，第一复位晶体管T7设置在第一发光控制晶体管T5和第二发光控制晶体管T6之间的连线背离存储电容Cst一侧。图3B所示的冗余像素电路3的实施例中，冗余像素电路3的上侧还保留了部分阈值补偿晶体管T2的栅极结构(图中T2＇所示)，以及数据写入晶体管T4的栅极表结构(图中T4＇所示)，因此T2、T4不导通，也可以将T2、T4全切除，具体的冗余像素电路3需要设置的位置来设置。参见图2C和图3B，也即冗余像素电路3包含像素电路2的部分电路结构，因此冗余像素电路3相比像素电路2占用的空间更小，从而能够减小周边区S2的面积，进而有利于实现显示装置的窄边框化。且由于冗余像素电路3具有像素电路2的电路结构，因此冗余像素带你来3可以减少显示区S1(像素电路2所在区域)与显示区S1以外的区域的差异性，从而能够保证像素电路3的均一性。如图3C所示，由于冗余像素电路3仅保留像素电路2中的驱动晶体管T3、第一发光控制晶体管T5、第二发光控制晶体管T6、第一复位晶体管T7和存储电容Cst，因此发光控制晶体管T5、第二发光控制晶体管T6和数据写入晶体管T4断开，存储电容Cst的第二极、驱动晶体管T3的控制极与阈值补偿晶体管T2断开。其中，存储电容Cst的第一极与第一电源端ELVDD电连接，存储电容Cst的第二极与驱动晶体管T3的控制极电连接；第一复位晶体管T7的第一极被配置为与第二复位电源端Vinit2电连接以接收第二复位信号，第一复位晶体管T7的控制极被配置为与第二复位控制信号线Rst2电连接以接收第二复位控制信号；第一发光控制晶体管T5的第一极与第一电源端ELVDD电连接，第一发光控制晶体管T5的第二极与驱动晶体管T3的第一极电连接，第一发光控制晶体管T5的控制极被配置为与第一发光控制信号线EM1电连接以接收第一发光控制信号；第二发光控制晶体管T6的第一极与驱动晶体管T3的第二极电连接，第二发光控制晶体管T6的控制极被配置为与第二发光控制信号线EM2电连接以接收第二发光控制信号。
需要说明的是，冗余像素电路3的结构可以根据需要设置的位置改变，也即冗余像素电路3切除的结构可以根据需要改变，例如若冗余像素电路3设置在靠近显示区S1的下侧的周边区S2中，也可以将像素电路3的下半部分切除(例如切除掉发光控制晶体管T5、第二发光控制晶体管T6和第一复位晶体管T7的结构)，在此不做限定。
如图4A所示，图4A为本公开实施例提供的显示基板在周边区S2内冗余像素电路3的层结构示意图，本公开实施例提供的显示基板还包括，设置在基底1上的有源半导体层20，设置在有源半导体层20远离基底1的一侧的第一导电层30，设置在有源半导体层20与第一导电层30之间栅极绝缘层21，设置在第一导电层30远离栅极绝缘层21的一侧的第二导电层40，设置在第二导电层40与第一导电层30之间第一绝缘层31，设置在第二导电层40远离第一绝缘层31一侧的源漏金属层50，设置在源漏金属层50与第二导电层40之间第二绝缘层41。显示基板还可以包括设置在源漏金属层50背离基底1一侧的平坦层51，设置在平坦层51背离基底一侧的第一电极601，第一电极601为显示区S1中像素单元中的子像素中的发光器件的电极。
如图6所示，图6为本公开实施例提供的显示基板在显示区S1内像素电路2的层结构示意图，在第一电极601与基底1之间，像素电路2的层结构与冗余像素电路的层结构大致相同，至在每个膜层的平面结构图上，冗余像素电路3仅具有像素电路2的部分结构(仅具有驱动晶体管T3、第一发光控制晶体管T5、第二发光控制晶体管T6和第一复位晶体管T7的结构)，在像素电路2背离基底一侧具有发光器件60，发光器件60包括依次设置在平坦层51背离基底1一侧的第一电极601、第二电极602和发光层603，相邻的发光器件60之间具有像素定义层70，以限定出不同的子像素。像素定义层70具有开口001,开口001即为发光器件60的发光区。由于冗余像素电路3不用驱动发光器件发光，因此冗余像素电路3之上不设置发光器件，也不进行开口。在一些实施例中，如图4A所示，可以冗余像素电路3的平坦层51背离基底1一侧保留发光器件6的第一电极601，在另一些实施例中，如图5所示，也可以在冗余像素电路3的平坦层51背离基底1一侧设置发光器件6的第一电极601，再在第一电极601背离基底1一侧设置像素定义层70，但不在像素定义层70上制作开口。为了便于说明，以下皆以冗余像素电路3的平坦层51背离基底1一侧仅具有第一电极601为例进行说明。
例如，如图4B所示，图4B示出了该显示基板中冗余像素电路3的有源半导体层20的平面结构示意图。有源半导体层20可采用半导体材料图案化形成。有源半导体层20可用于制作上述像素电路20的第一发光控制晶体管T5、第二发光控制晶体管T6、第一复位晶体管T7的有源层。有源半导体层310包括各冗余像素电路3中的各晶体管的有源层图案(沟道区)和掺杂区图案(源漏掺杂区)。
在一些实施例中，有源半导体层310中，同一冗余像素电路3中的各晶体管(例如驱动晶体管T3、第一发光控制晶体管T5、第二发光控制晶体管T6、第一复位晶体管T7)的有源层一体设置，即同一冗余像素电路3中的驱动晶体管T3、第一发光控制晶体管T5、第二发光控制晶体管T6、第一复位晶体管T7的有源层相连。
需要说明的是，上述晶体管的有源层可以包括一体形成的低温多晶硅层，源极区域和漏极区域可以通过掺杂等进行导体化以实现各结构的电连接。也就是每个子像素的各晶体管的有源半导体层为由p-硅形成的整体图案，且同一像素电路中的各晶体管包括掺杂区图案(即源极区域和漏极区域)和有源层图案，不同晶体管的有源层之间由掺杂结构隔开。
例如，有源半导体层20可采用非晶硅、多晶硅、氧化物半导体材料等制作。需要说明的是，上述的源极区域和漏极区域可为掺杂有n型杂质或p型杂质的区域。
例如，如图4B所示，像素单元中沿第一方向(X方向)排列的冗余像素电路3中的有源层没有连接关系，彼此断开。沿第二方向(Y方向)排列的冗余像素电路3中的有源层可以为一体设置，也可以彼此断开。
图4C-图4F还示出显示基板还包括的扫描信号线Scan(包括第一扫描信号线Scan1和第二扫描信号线Scan2)、复位控制信号线Rst(包括第一复位控制信号线Rst1和第二复位控制信号线Rst2)、复位电源端Vinit的复位电源信号线Init(包括第一复位电源端Vinit1的第一复位电源信号线Init1以及第二复位电源端Vinit2的第二复位电源信号线Init2)、发光控制信号线EM(包括第一发光控制信号线EM1和第二发光控制信号线EM2)、数据线Data以及电源信号线VDD还有子电源信号线VDD＇。
具体地，如图3C、4C-4E所示，多条扫描信号线Scan、多条复位电源信号线Init、多条复位控制信号线Rst以及多条发光控制信号线EM沿第一方向(X方向)由显示区S1延伸至周边区S2，也就是说，上述信号线贯穿显示区S1和周边区S2设置，在显示区S1，上述信号线连接至像素电路2对应的晶体管和/或存储电容，在周边区S2，上述信号线连接至冗余像素电路3对应的晶体管和/存储或电容。在冗余像素电路3中，与像素电路2相同，第一复位晶体管T7的第一极与复位电源信号线Init电连接至复位电源端Vinit，第一复位晶体管T7的控制极与复位控制信号线Rst电连接，第一发光控制晶体管T5的控制极与发光控制信号线EM电连接。
进一步地，如图3C、4C-4E所示，多条数据线Data、多条电源信号线VDD沿第二方向由显示区S1延伸至周边区S2。也就是说，上述信号线贯穿显示区S1和周边区S2设置，在显示区S1，上述信号线连接至像素电路2对应的晶体管和/或存储电容，在周边区S2，上述信号线连接至冗余像素电路3对应的晶体管和/存储或电容。子电源信号线VDD＇与电源信号线VDD相连。冗余像素电路3以及像素电路2中的晶体管通过复位电源信号线Init连接复位电源端Vinit。如图3C所示，在冗余像素电路3中，与像素电路2相同，存储电容Cst的第一极与电源信号线VDD电连接至第一电源端ELVDD，存储电容Cst的第二极与驱动晶体管T3的控制极相连，第一发光控制晶体管T5的第一极与电源信号线VDD电连接至第一电源端ELVDD。
在一些实施例中，如图4A、4C-4E所示，冗余像素电路3还包括设置在平坦层51背离基底1一侧的第一电极601，在冗余像素电路3中，与像素电路2相同，第一复位晶体管T5的第二极与第一电极601电连接，第二发光控制晶体管T6的第二极与第一电极601电连接。
需要说明的是，在图4B-4F所示的示例中，第一扫描信号线Scan1和第二扫描信号线Scan2为同一条扫描信号线Scan，第一复位电源信号线Init1和第二复位电源信号线Init2为同一条复位电源信号线Init，第一复位控制信号线Rst1和第二复位控制信号线Rst2为同一条位控制信号线Rst，第一发光控制信号线EM1和第二发光控制信号线EM2为同一条发光控制信号线EM，但不限于此。
同上述像素电路2，冗余像素电路3中的第一发光控制信号和第二发光控制信号可以相同，即，第一发光控制晶体管T5的控制极和第二发光控制晶体管T5的控制极可以电连接到同一条信号线，例如第一发光控制信号线EM1，以接收相同的信号(例如，第一发光控制信号)，此时，显示基板可以不设置第二发光控制信号线EM2，减少信号线的数量。又例如，第一发光控制晶体管T5的控制极和第二发光控制晶体管T5的控制极也可以分别电连接至不同的信号线，即，第一发光控制晶体管T5的控制极电连接到第一发光控制信号线EM1，第二发光控制晶体管T5的控制极电连接到第二发光控制信号线EM2，而第一发光控制信号线EM1和第二发光控制信号线EM2传输的信号相同。
需要说明的是，当第一发光控制晶体管T5和第二发光控制晶体管T5为不同类型的晶体管，例如，第一发光控制晶体管T5为P型晶体管，而第二发光控制晶体管T5为N型晶体管时，第一发光控制信号和第二发光控制信号也可以不相同，本公开的实施例对此不作限制。
例如，如图4C所示，图4示出第一导电层30的平面结构示意图。第一导电层30设置在有源半导体层20背离基底1一侧，且第一导电层30与有源半导体层20之间具有栅极绝缘层21，从而使第一导电层30与有源半导体层20绝缘。第一导电层30可以包括存储电容Cst的第二极CC2、扫描信号线Scan、复位控制信号线Rst、发光控制信号线EM，也就是说，多条扫描信号线Scan，多条复位控制信号线Rst，多条发光控制信号线EM同层设置。在周边区S2内，第一导电层30还包括第一发光控制晶体管T5、第二发光控制晶体管T6、第一复位晶体管T7和的控制极(即栅极)，例如，如图4D所示，图4D为将图4B所示的有源半导体层20与图4C所示的第一导电层30相叠，且省略栅极绝缘层21的层叠示意图。第一发光控制晶体管T5的控制极G1可以为发光控制信号线EM与有源半导体层20交叠的部分，第二发光控制晶体管T6的控制极G2可以为发光控制信号线EM与有源半导体层20交叠的部分，第一复位晶体管T7的控制极G3可以为复位控制信号线Rst与有源半导体层20交叠的部分，驱动晶体管T3的控制极G4可以为存储电容Cst的第二极CC2。
需要说明的是，图4B中的各虚线矩形框示出了第一导电层30与有源半导体层20交叠的各个部分。作为各个晶体管的沟道区，在每个沟道区两侧的有源半导体层通过离子掺杂等工艺导体化以形成各个晶体管的第一极和第二极。
例如，如图4C所示，扫描信号线Scan、复位控制信号线Rst和发光控制信号线EM沿第二方向(Y方向)排布。扫描信号线Scan位于复位控制信号线Rst和发光控制信号线EM之间。
例如，如图4C所示，在第二方向(Y方向)上，存储电容Cst的第二极CC2(即下极板)位于扫描信号线Scan和发光控制信号线EM之间。
例如，如图4E所示，图4E示出第二导电层40的平面结构示意图。第二导电层40设置在第一导电层30背离基底1一侧，且第一导电层30和第二导电层40之间具有第一绝缘层31，第一绝缘层31使第一导电层30和第二导电层40绝缘。参见图4E，第二导电层40包括存储电容Cst的第一极CC1、复位电源信号线Init、子电源信号线VDD'以及遮光部S。位于第一导电层30的第二极CC2与位于第二导电层40的第一极CC1在垂直于基底1的方向上至少部分重叠，形成存储电容Cst。子电源信号线VDD'(图4E中虚线框所示)与存储电容Cst的第一极CC1可一体形成，从而子电源信号线VDD’沿第一方向延伸，通过子电源信号线VDD'与电容C的第一极CC1，将在第二方向(Y方向)延伸的多条电源信号线VDD进行连通，进而形成网格化布线，以降低电阻。
例如，如图2C所示，在显示区S2中的像素电路2，阈值补偿晶体管T2关闭时处于浮置(floating)状态，易受周围线路电压的影响而跳变，从而会影响阈值补偿晶体管T2的漏电流，进而影响发光亮度。为了保持阈值补偿晶体管T2两段沟道之间的有源半导体层电压稳定，设计遮光部S与阈值补偿晶体管T2两段沟道之间的有源半导体层形成电容，遮光部S可以连接至电源信号线VDD以获得恒定电压，因此处于浮置状态的有源半导体层的电压可以保持稳定。遮光部S与阈值补偿晶体管T2两段沟道之间的有源半导体层交叠，还可以防止两个栅极之间的有源半导体层被光照而改变特性，例如防止该部分有源半导体层的电压发生变化，以防止产生串扰。在周边区S2的冗余像素电路3中，冗余像素电路3不包含阈值补偿晶体管T2，但在制作第二导电层40的过程中，为了保证刻蚀的均一性，在冗余像素电路3中也具有遮光部S。遮光部S位于存储电极Cst的第一极C11与复位电源信号线Init之间的至少一侧。
例如，如图4F所示，图4F示出源漏金属层50的平面结构示意图。源漏金属层50设置在第二导电层40背离基底1一侧，且第二导电层40和源漏金属层50之间具有第二绝缘层41，第二绝缘层41使源漏金属层50和第二导电层40绝缘。源漏金属层50包括数据线Data以及电源信号线VDD。上述数据线Data以及电源信号线VDD均沿第二方向(Y方向)延伸。也即多条数据线Data设置在复位电源信号线Init背离扫描信号线Scan一侧，多条电源信号线VDD与多条数据线Data同层设置，且在第一方向(X方向)上，电源信号线VDD与数据线Data交替设置。
例如，如图4F所示，源漏金属层50还包括第一连接部A1、第二连接部A2和第三连接部A3。第一连接部A1、第二连接部A2和第三连接部A3在源漏极金属层50沿第二方向(Y方向)重复排列，第二连接部A2的被配置为连接驱动晶体管T3的控制极(即存储电容Cst的第二极CC2)电连接，第二连接部A2被配置为连接复位电源信号线Init和第一复位晶体管T7的第一极，第三连接部A3被配置为连接第一电极与第二发光控制晶体管T6的第二极。
图4F还示出了源漏金属层50中多个过孔的示例性位置，源漏金属层50通过所示的多个过孔与位于该源漏金属层50与基底1之间的多个膜层连接。如图4F所示，不同填充的过孔表示源漏金属层50通过其连接至不同膜层。例如，白色填充的过孔表示源漏金属层50通过这些过孔连接至图4B所示的有源半导体层20，斜线填充的过孔表示源漏金属层50通过这些过孔连接至图4C所示的第一导电层30，黑色填充的过孔表示源漏金属层50通过这些过孔连接至图4E所示的第二导电层40。
例如，如4A-4C、4E-4G所示，其中，图4G为图4B所示的有源半导体层20、图4C所示的第一导电层30、图4E所示的第二导电层40、图4F所示的源漏金属层50相叠的叠层示意图(省略各绝缘层)。在显示区S1中的像素电路2的膜层中，数据线Data通过贯穿栅极绝缘层21、第一绝缘层31和第二绝缘层41的过孔06与数据写入晶体管T4的第二极电连接，在周边区S2中的冗余像素电路3中，虽冗余像素电路3中不具有数据写入晶体管T4，但在进行打孔工艺时，为了提高像素电路2中打孔的均一性，在冗余像素电路3的源漏金属层50中也制作了过孔06。也就是说，在冗余像素电路3的膜层中的各个过孔的数量与位置，与像素电路2中各个过孔的数量与位置相同，但冗余像素电路3只使用部分过孔，以下描述中提到电连接阈值补偿晶体管T2、第二复位晶体管T1、数据写入晶体管T4的过孔皆仅在显示区S1中的像素电路2中使用，在冗余像素电路3中存在但不进行电连接。电源信号线VDD通过贯穿栅极绝缘层21、第一绝缘层31和第二绝缘层41的过孔09与第一发光控制晶体管T5的第一极电连接。电源信号线VDD和数据线Data沿第一方向交替设置。电源信号线VDD通过贯穿第二绝缘层41的过孔08与子电源信号线VDD'(存储电容Cst的第一极CC1)电连接，电源信号线VDD沿第二方向(Y方向)延伸，子电源信号线VDD'沿第一方向(X方向)延伸，从而电源信号线VDD和子电源信号线VDD'在显示基板的基底1上网格化布线。也就是说，在整个显示基板的及其1上，电源信号线VDD和子电源信号线VDD'呈网格状排列，从而使得第一电源端ELVDD的信号线的电阻较小、压降较低，进而可以提高第一电源端ELVDD提供的电源电压的稳定性和均匀性。电源信号线VDD通过贯穿第二绝缘层41的过孔07与遮光部S电连接，从而电源信号线VDD能够为遮光部S提供恒定电压。第一连接部A1的一端通过贯穿第二绝缘层41中的过孔05与复位电源信号线Init电连接，第一连接部A1的另一端通过贯穿栅极绝缘层21、第一绝缘层31和第二绝缘层41中的过孔04与第一复位晶体管T7的第一极电连接。第二连接部A2的一端通过贯穿栅极绝缘层21、第一绝缘层31和第二绝缘层41中的过孔02与阈值补偿晶体管T2的第二极电连接，第二连接部A2的另一端通过贯穿第一绝缘层31和第二绝缘层41中的过孔01与驱动晶体管T3的控极电连接。第三连接部A3的一端通过贯穿栅极绝缘层21、第一绝缘层31和第二绝缘层41中的过孔03与第二发光控制晶体管T6的第二极电连接。
在一些示例中，如图4A所示，在上述的源漏金属层50上形成有平坦层51(用于保护上述的源漏金属层50。如图4F所示，平坦层50中包括具有过孔011，像素单元中的子像素的发光元件6的第一电极601可设置在平坦层50远离基底1的一侧，且发光元件6的第一电极601通过过孔011与第三连接部A3的另一端电连接，以实现第二发光控制晶体管T6与第一电极601连接。平坦层51中过孔011在源漏金属层50上的正投影的位置位于第三连接部A3上(图4F中虚线框所示位置)。
在一些示例中，如图4A、4H-4I所示，图4I为图4B所示的有源半导体层20、图4C所示的第一导电层30、图4E所示的第二导电层40、图4F所示的源漏金属层50、图4H所示的第一电极406相叠的叠层图。在源漏金属层50背离基底1一侧还设置了发光器件6的第一电极601，其中，每个像素单元可以包括多个子像素，在显示区S1中，每个子像素对应一个发光器件，在周边区S2中，每个子像素对应一个第一电极，例如，如图4H所示，每个像素单元包括沿第一方向(X方向)排列的第一颜色子像素、第二颜色子像素组和第三颜色子像素，每个第二颜色子像素组包括沿第二方向(Y方向)排列的两个第二颜色子像素，第一颜色子像素的发光器件对应第一颜色第一电极6011，第二颜色子像素的发光器件对应第二颜色第一电极6012，第三颜色子像素的发光器件对应第三颜色第一电极6013。参见图4I，各第一颜色第一电极6011基底1上的正投影位于数据线Data在基底1上的正投影内。第二颜色第一电极6012沿第二方向延伸的中心线正下方没有源漏金属层50。第二颜色第一电极6012在基底1上的正投影与数据线Data和第一连接部A1在基底1上的正投影均有交叠。例如，4I所示，第一颜色第一电极6011与电源信号线VDD、数据线Data以及第三连接部A3均有交叠，电源信号线VDD和第三连接部A3位于数据线Data的两侧。垂直于基底1的方向，第二颜色第一电极6012与数据线Data、电源信号线VDD、第一连接部A1以及第三连接部A3均有交叠，且第二颜色第一电极6012的中心线与第三连接部A3有交叠；沿垂直于及其1的方向。沿垂直于基底1的方向。第三颜色第一电极6013与数据线Data、电源信号线VDD、第二连接部A2、第一连接部A1以及第三连接部A3均有交叠，且数据线Data位于中心线的一侧，第二连接部A2位于中心线另一侧。
例如，如图5所示，若冗余像素电路3在第一电极601上还设置有像素定义层70，则在4I所示的膜层上，可以在第一电极601背离基底1一侧制作像素定义层70。
在一些实施例中，如图7所示，显示基板还包括栅极阵列集成驱动(Gate Drive onArray)，GOA设置在周边区S2的背离显示区S1的至少一侧，多条信号线由GOA所在区域延伸至周边区S2，再由周边区S2延伸至显示区S1，连接像素电路2和冗余像素电路3。具体地，信号线可以包括复位电源信号线Init、发光控制信号线EM、扫描信号线Scan、复位控制信号线Rst等，其中复位电源信号线Init可以电连接第一复位控制晶体管T1的第一极和第二复位晶体管T7的第一极；发光控制信号线EM可以电连接第一发光控制晶体管T5的控制极和第二发光控制晶体管T6的控制极；扫描信号线Scan可以电连接至阈值补偿晶体管T2的控制极和数据写入晶体管T4的控制极；复位控制信号线Rst可以电连接至第一复位晶体管T7的控制极和第二复位晶体管T1的控制极。当然，多条信号线的具体结构不仅限于上述结构，以上仅为一种示例性的结构，不对本发明构成限制。多条信号线穿过周边区S2相邻的冗余像素电路3之间的缝隙，连接至显示区S1中像素电路2，由于冗余像素电路3所占的空间减小，从而周边区S2中冗余像素电路3的密度减小，因此多条信号线可以通过多个冗余像素电路3之间的缝隙引至像素电路2，并且可以避免由于冗余像素电路3太密集导致多条信号线之间发生短路。
第二方面，本公开实施例还提供一种显示装置，包括上述显示基板。需要说明的是，本实施例提供的显示装置可以为：手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。对于该显示装置的其它必不可少的组成部分均为本领域的普通技术人员应该理解具有的，在此不做赘述，也不应作为对本发明的限制。
进一步地，显示装置还可以包括多种类型的显示装置，例如液晶显示装置，有机电致发光(OLED)显示装置，迷你二极管(Mini LED)显示装置，在此不做限定。
可以理解的是，以上实施方式仅仅是为了说明本发明的原理而采用的示例性实施方式，然而本发明并不局限于此。对于本领域内的普通技术人员而言，在不脱离本发明的精神和实质的情况下，可以做出各种变型和改进，这些变型和改进也视为本发明的保护范围。

Claims (13)

1.一种显示基板，该显示基板具有显示区，和围绕所述显示区的周边区，其中，包括：
基底；
多个像素电路，位于所述基底上，且设置在所述显示区中；
多个冗余像素电路，位于所述基底上，且设置在所述周边区中；其中，
每个所述冗余像素电路中晶体管的数量，小于所述像素电路中晶体管的数量；
所述冗余像素电路包括驱动晶体管、第一发光控制晶体管、第二发光控制晶体管、第一复位晶体管和存储电容；其中，
所述驱动晶体管设置在所述存储电容的所述基底之间；
所述第一复位晶体管设置在所述存储电容的第一侧边一侧；
所述第一发光控制晶体管、所述第二发光控制晶体管设置在所述第一复位晶体管靠近所述存储电容的第一侧边一侧；
所述第一侧边为所述存储电容最靠近第一发光控制晶体管和所述第二发光控制晶体管的侧边。
2.根据权利要求1所述的显示基板，其中，所述显示基板还包括：
多条扫描信号线，沿第一方向由显示区延伸至周边区，且设置在所述基底上；
多条复位电源信号线，沿第一方向由显示区延伸至周边区，且位于所述扫描信号线所在膜层背离所述基底一侧；
多条复位控制信号线，沿第一方向由显示区延伸至周边区，且与所述扫描信号线同层设置；
多条发光控制信号线，沿第一方向由显示区延伸至周边区，且与所述扫描信号线同层设置；其中，
所述第一复位晶体管的第一极与所述复位电源信号线电连接；
所述第一复位晶体管的控制极与所述复位控制信号线电连接；
所述第一发光控制晶体管的控制极与所述发光控制信号线电连接。
3.根据权利要求2所述的显示基板，其中，所述显示基板还包括：
多条数据线，沿第二方向由显示区延伸至周边区，且设置在所述复位电源信号线背离所述扫描信号线一侧；
多条电源信号线，沿第二方向由显示区延伸至周边区，所述多条电源信号线与所述多条数据线同层且交替设置；所述第一方向和所述第二方向相交；其中
所述存储电容的第一极与所述电源信号线电连接，所述存储电容的第二极与所述驱动晶体管的控制极电连接；
所述第一发光控制晶体管的第一极与所述电源信号线电连接。
4.根据权利要求3所述的显示基板，其中，所述显示基板还包括第一电极；所述第一电极设置在所述数据线背离所述基底一侧；其中，
所述第一复位晶体管的第二极与所述第一电极电连接；
所述第二发光控制晶体管的第二极与所述第一电极电连接。
5.根据权利要求4所述的显示基板，其中，每个所述冗余像素电路中还包括与所述数据线同层设置的第一连接部、第二连接部和第三连接部；所述第一连接部、所述第二连接部和所述第三连接部沿所述第二方向排列；
所述第一连接部被配置为连接所述复位电源信号线和所述第一复位晶体管的第一极，所述第二连接部被配置为连接所述驱动晶体管的控制极，所述第三连接部被配置为连接所述第一电极与所述第二发光控制晶体管的第二极。
6.根据权利要求1所述的显示基板，其中，所述显示基板还包括：有源半导体层，设置在所述基底上；所述有源半导体层包括所述像素电路和所述冗余像素电路中各晶体管的有源层。
7.根据权利要求6所述的显示基板，其中，每个所述冗余像素电路中各晶体管的有源层一体设置。
8.根据权利要求6所述的显示基板，其中，所述显示基板还包括：
第一导电层，位于所述有源半导体层远离所述基底的一侧；
栅极绝缘层，位于所述有源半导体层与所述第一导电层之间；其中，
所述第一导电层包括多个所述存储电容的第二极、多条沿第一方向延伸的扫描信号线、多条沿所述第一方向延伸的复位控制信号线、多条沿所述第一方向延伸的发光控制信号线；
所述周边区内，每个冗余像素电路中，所述第一导电层还包括多个所述第一发光控制晶体管、多个所述第二发光控制晶体管、多个所述第一复位晶体管的栅极。
9.根据权利要求8所述的显示基板，其中，所述显示基板还包括：
第二导电层，位于所述第一导电层远离栅极绝缘层的一侧；
第一绝缘层，位于所述第二导电层与第一导电层之间；其中，
所述第二导电层包括多条沿第一方向延伸的复位电源信号线、多个所述存储电容的第一极。
10.根据权利要求9所述的显示基板，其中，所述显示基板还包括：
源漏金属层，位于所述第二导电层远离所述第一绝缘层一侧；
第二绝缘层，位于所述源漏金属层与所述第二导电层之间；其中，
所述源漏金属层包括多条沿第二方向延伸的电源信号线、多条沿第二方向延伸的数据线、多个第一连接部、多个第二连接部以及多个第三连接部。
11.根据权利要求1所述的显示基板，其中，还包括：栅极阵列集成驱动，设置在所述周边区背离所述显示区至少一侧，所述栅极阵列集成驱动通过贯穿所述周边区的第一引线，连接所述显示区中的像素电路。
12.根据权利要求1-11中任一项所述的显示基板，其中，每个所述像素电路包括第一发光控制晶体管、第二发光控制晶体管、驱动晶体管、数据写入晶体管、存储电容、阈值补偿晶体管、第一复位晶体管和第二复位晶体管；
所述数据写入晶体管的第一极与所述驱动晶体管的第一极电连接，所述数据写入晶体管的第二极与数据线电连接以接收数据信号，所述数据写入晶体管的控制极与扫描信号线电连接以接收扫描信号；
所述存储电容的第一极与电源信号线电连接，所述存储电容的第二极与所述驱动晶体管的控制极电连接；
所述阈值补偿晶体管的第一极与所述驱动晶体管的第二极电连接，所述阈值补偿晶体管的第二极与所述驱动晶体管的控制极电连接，所述阈值补偿晶体管的控制极与所述扫描信号线电连接以接收补偿控制信号；
所述第一复位晶体管的第一极与复位电源信号线电连接以接收第一复位信号，所述第一复位晶体管的第二极与发光器件电连接，所述第二复位晶体管的控制极与复位控制信号线电连接以接收第一复位控制信号；
所述第二复位晶体管的第一极与复位电源信号线电连接以接收第二复位信号，所述第二复位晶体管的第二极与所述驱动晶体管的控制极电连接，所述第一复位晶体管的控制极与复位控制信号线电连接以接收第二复位控制信号；
所述第一发光控制晶体管的第一极与所述电源信号线电连接，所述第一发光控制晶体管的第二极与所述驱动晶体管的第一极电连接，所述第一发光控制晶体管的控制极与发光控制信号线电连接以接收第一发光控制信号；
所述第二发光控制晶体管的第一极与所述驱动晶体管的第二极电连接，所述第二发光控制晶体管的第二极与所述发光器件电连接，所述第二发光控制晶体管的控制极与发光控制信号线电连接以接收第二发光控制信号。
13.一种显示装置，其中，包括1-12任一所述的显示基板。
CN202080002399.0A 2020-10-21 2020-10-21 显示基板和显示装置 Active CN114651332B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CN2020/122455 WO2022082500A1 (zh) 2020-10-21 2020-10-21 显示基板和显示装置

Publications (2)

Publication Number Publication Date
CN114651332A CN114651332A (zh) 2022-06-21
CN114651332B true CN114651332B (zh) 2023-12-26

Family

ID=81291361

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202080002399.0A Active CN114651332B (zh) 2020-10-21 2020-10-21 显示基板和显示装置

Country Status (3)

Country Link
US (1) US20220320196A1 (zh)
CN (1) CN114651332B (zh)
WO (1) WO2022082500A1 (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200053716A (ko) * 2018-11-08 2020-05-19 삼성디스플레이 주식회사 표시 장치
KR20230044047A (ko) * 2021-09-24 2023-04-03 삼성디스플레이 주식회사 표시 장치
KR20230102365A (ko) * 2021-12-30 2023-07-07 엘지디스플레이 주식회사 시야각 전환 발광신호 생성부 및 이를 포함하는 시야각 전환 표시장치
CN114937436A (zh) * 2022-06-30 2022-08-23 天马微电子股份有限公司 一种显示面板及显示装置
CN118098127A (zh) * 2024-04-26 2024-05-28 深圳市华星光电半导体显示技术有限公司 显示装置

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012173489A (ja) * 2011-02-21 2012-09-10 Seiko Epson Corp 電気光学装置、電気光学装置の駆動方法および電子機器
CN209691758U (zh) * 2019-06-26 2019-11-26 北京京东方技术开发有限公司 显示面板和显示装置
CN110634432A (zh) * 2019-10-25 2019-12-31 京东方科技集团股份有限公司 Oled像素电路、驱动方法、老化检测方法和显示面板
KR20200036290A (ko) * 2018-09-28 2020-04-07 엘지디스플레이 주식회사 모니터링용 패드 및 이를 이용한 표시패널
CN111180494A (zh) * 2020-01-03 2020-05-19 武汉天马微电子有限公司 一种显示面板及显示装置
CN111540756A (zh) * 2020-04-27 2020-08-14 上海天马有机发光显示技术有限公司 一种显示面板和显示装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012173489A (ja) * 2011-02-21 2012-09-10 Seiko Epson Corp 電気光学装置、電気光学装置の駆動方法および電子機器
KR20200036290A (ko) * 2018-09-28 2020-04-07 엘지디스플레이 주식회사 모니터링용 패드 및 이를 이용한 표시패널
CN209691758U (zh) * 2019-06-26 2019-11-26 北京京东方技术开发有限公司 显示面板和显示装置
CN110634432A (zh) * 2019-10-25 2019-12-31 京东方科技集团股份有限公司 Oled像素电路、驱动方法、老化检测方法和显示面板
CN111180494A (zh) * 2020-01-03 2020-05-19 武汉天马微电子有限公司 一种显示面板及显示装置
CN111540756A (zh) * 2020-04-27 2020-08-14 上海天马有机发光显示技术有限公司 一种显示面板和显示装置

Also Published As

Publication number Publication date
CN114651332A (zh) 2022-06-21
US20220320196A1 (en) 2022-10-06
WO2022082500A1 (zh) 2022-04-28

Similar Documents

Publication Publication Date Title
CN114651332B (zh) 显示基板和显示装置
US20210134917A1 (en) Display panel and display apparatus
CN113196374B (zh) 显示基板及显示装置
CN113196495B (zh) 显示基板及显示装置
US20220319438A1 (en) Display substrate and display device
US10868103B2 (en) Wiring structure and manufacture method thereof, OLED array substrate and display device
CN114679914B (zh) 显示基板及其制作方法、显示装置
US20220199734A1 (en) Display panel and display device
CN104376813A (zh) 用于显示器像素单元阈值电压补偿电路的电容器结构
CN114026629B (zh) 显示基板及显示装置
CN114822414A (zh) 显示基板及显示装置
CN113692649A (zh) 显示基板以及显示装置
EP4123713A1 (en) Display substrate and display device
CN215266306U (zh) 显示面板及显示装置
CN113133324B (zh) 阵列基板和显示装置
EP4141858A1 (en) Display panel and display apparatus
CN114464137B (zh) 显示基板及显示装置
US20220399374A1 (en) Display substrate, method for manufacturing same, and display device
CN114361185A (zh) 显示面板及其制备方法、显示装置
JP7356812B2 (ja) 有機発光表示装置
CN114616616A (zh) 一种显示基板及其制作方法、显示装置
CN113966550A (zh) 显示面板及显示装置
EP4141948A1 (en) Display panel and display device
US20240224641A1 (en) Display panel and display apparatus
US20240237433A1 (en) Display panel and display device

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant