JP7352826B2 - 電気光学装置および電子機器 - Google Patents

電気光学装置および電子機器 Download PDF

Info

Publication number
JP7352826B2
JP7352826B2 JP2019191773A JP2019191773A JP7352826B2 JP 7352826 B2 JP7352826 B2 JP 7352826B2 JP 2019191773 A JP2019191773 A JP 2019191773A JP 2019191773 A JP2019191773 A JP 2019191773A JP 7352826 B2 JP7352826 B2 JP 7352826B2
Authority
JP
Japan
Prior art keywords
layer
insulating layer
semiconductor layer
data line
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019191773A
Other languages
English (en)
Other versions
JP2021067766A (ja
Inventor
陽平 杉本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2019191773A priority Critical patent/JP7352826B2/ja
Priority to US17/075,137 priority patent/US11598997B2/en
Publication of JP2021067766A publication Critical patent/JP2021067766A/ja
Application granted granted Critical
Publication of JP7352826B2 publication Critical patent/JP7352826B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133302—Rigid substrates, e.g. inorganic substrates
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133345—Insulating layers
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136209—Light shielding layers, e.g. black matrix, incorporated in the active matrix substrate, e.g. structurally associated with the switching element
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1218—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or structure of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H01L27/1244—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits for preventing breakage, peeling or short circuiting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78633—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a light shield
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Inorganic Chemistry (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Thin Film Transistor (AREA)

Description

本発明は、電気光学装置および電子機器に関する。
従来、電気光学装置の１つとして、画素のスイッチング素子にトランジスターを備えたアクティブ駆動型の液晶装置が知られていた。このような液晶装置をプロジェクターなどの光変調手段に用いると、直視型の液晶装置に比べて液晶装置への入射光が増大する。入射光が増大することによって、トランジスター領域において光リーク電流が発生しやすくなる。光リーク電流は、画素の電位保持を阻害して、ちらつきや画素単位の表示ムラといった表示品質の劣化を生じさせる場合がある。そこで、このような表示品質の劣化を抑えるために各種の試みが成されている。
例えば、特許文献１には、保持容量を増大させて画素の電位保持特性を向上させるために、基板に対して垂直方向に形成された溝内に、画素付加容量が形成された液晶表示装置が開示されている。また、特許文献２には、トランジスター領域への入射光の低減と保持容量の増大のために、ＴＦＴ（Thin Film Transistor）を覆うように設けられた容量素子である保持容量が提案されている。
特開平６－６７２０７号公報 特開２０１２－７８６２４号公報
電気光学装置は、第１方向に延在する走査線と、前記第１方向と交差する第２方向に延在するデータ線と、前記走査線と重なる位置に、一方のソースドレイン領域およびチャネル領域が前記第１方向に沿って延在し、前記データ線と重なる位置に、他方のソースドレイン領域が前記第２方向に沿って延在する半導体層と、前記チャネル領域に対向して設けられたゲート電極と、を有するトランジスターと、前記データ線と重なる位置において、前記他方のソースドレイン領域と重なるように設けられた容量電極を有する容量素子と、を備え、前記トランジスターのゲート絶縁層は、酸化シリコン膜と窒化シリコン膜とから構成され、前記容量素子の容量絶縁層は、窒化シリコン膜のみから構成されており、前記半導体層上において、前記半導体層の前記ゲート電極および前記容量電極と重ならない領域では、窒化シリコン膜が設けられていない。

また、特許文献２に記載の液晶装置では、構造が複雑となって製造工程数が増加しやすく、製造コストを低減することが難しいという課題があった。すなわち、保持容量を増大させると共に、製造コストを低減する電気光学装置が求められていた。
電気光学装置は、第１方向に延在する走査線と、第１方向と交差する第２方向に延在するデータ線と、走査線と重なる位置に、一方のソースドレイン領域およびチャネル領域が第１方向に沿って延在し、データ線と重なる位置に、他方のソースドレイン領域が第２方向に沿って延在する半導体層を有するトランジスターと、データ線と重なる位置において、他方のソースドレイン領域と重なるように設けられた容量電極を有する容量素子と、を備える。
上記の電気光学装置は、基板を備え、基板は、データ線と重なる位置に凹部を有し、凹部の側面および底面に沿って他方のソースドレイン領域が延在することが好ましい。
上記の電気光学装置は、凹部内に絶縁層を備え、該絶縁層上に他方のソースドレイン領域が延在することが好ましい。
上記の電気光学装置は、トランジスターに対応して設けられた画素電極と、画素電極と第１コンタクトホールを介して電気的に接続された第１中継層と、を備え、第１コンタクトホールは、トランジスターのゲート電極と走査線とを電気的に接続するための第２コンタクトホールと重なることが好ましい。
上記の電気光学装置において、トランジスターのゲート絶縁層は、酸化シリコン膜と窒化シリコン膜とから構成され、容量素子の容量絶縁層は、窒化シリコン膜のみから構成されることが好ましい。
上記の電気光学装置は、半導体層上において、半導体層のゲート電極および容量電極と重ならない領域では、窒化シリコン膜が設けられていないことが好ましい。
上記の電気光学装置は、トランジスターに対応して設けられた画素電極と、画素電極と電気的に接続された第１中継層と、第１中継層と電気的に接続された第２中継層と、を備え、第１中継層および第２中継層は、それぞれ第１方向に延在し、半導体層と重なる本体部と、該本体部から第２方向に突出する突出部と、を有することが好ましい。
上記の電気光学装置は、容量電極と電気的に接続される容量配線を備え、容量配線および容量電極は、それぞれ第２方向に延在し、データ線と重なる本体部と、該本体部から第１方向に突出し、第１方向に延在する半導体層と重なる突出部と、を有することが好ましい。
上記の電気光学装置において、容量配線は、突出部と反対側に突出し、半導体層と隣り合う他の半導体層と重なる他の突出部を有することが好ましい。
上記の電気光学装置は、第２方向に対向すると共に半導体層を挟んで設けられた一対の遮光壁を備え、一対の遮光壁は、データ線と同一材料を含むことが好ましい。
上記の電気光学装置において、トランジスターのゲート電極と走査線とは、遮光壁を介して電気的に接続されることが好ましい。
電子機器は、上記の電気光学装置を備える。
第１実施形態に係る電気光学装置としての液晶装置の構成を示す概略平面図。 液晶装置の構造を示す模式断面図。 液晶装置の電気的な構成を示す等価回路図。 画素の配置を示す概略平面図。 素子基板の構造を示す模式断面図。 液晶装置の製造方法のうち、素子基板の製造方法を示す工程フロー図。 素子基板の製造方法を示す模式断面図。 素子基板の製造方法を示す概略平面図。 素子基板の製造方法を示す模式断面図。 素子基板の製造方法を示す概略平面図。 素子基板の製造方法を示す模式断面図。 素子基板の製造方法を示す概略平面図。 素子基板の製造方法を示す模式断面図。 素子基板の製造方法を示す概略平面図。 素子基板の製造方法を示す模式断面図。 素子基板の製造方法を示す模式断面図。 素子基板の製造方法を示す概略平面図。 素子基板の製造方法を示す模式断面図。 素子基板の製造方法を示す概略平面図。 素子基板の製造方法を示す模式断面図。 素子基板の製造方法を示す模式断面図。 素子基板の製造方法を示す概略平面図。 素子基板の製造方法を示す模式断面図。 素子基板の製造方法を示す概略平面図。 素子基板の製造方法を示す模式断面図。 素子基板の製造方法を示す概略平面図。 素子基板の製造方法を示す模式断面図。 素子基板の製造方法を示す概略平面図。 素子基板の製造方法を示す模式断面図。 素子基板の製造方法を示す概略平面図。 素子基板の製造方法を示す模式断面図。 素子基板の製造方法を示す概略平面図。 素子基板の製造方法を示す模式断面図。 素子基板の製造方法を示す概略平面図。 素子基板の製造方法を示す概略平面図。 第２実施形態に係る液晶装置における素子基板の構造を示す模式断面図。 素子基板の製造方法を示す模式断面図。 素子基板の製造方法を示す模式断面図。 素子基板の製造方法を示す模式断面図。 素子基板の製造方法を示す概略平面図。 素子基板の製造方法を示す模式断面図。 素子基板の製造方法を示す模式断面図。 素子基板の製造方法を示す概略平面図。 素子基板の製造方法を示す模式断面図。 素子基板の製造方法を示す概略平面図。 素子基板の製造方法を示す模式断面図。 素子基板の製造方法を示す概略平面図。 素子基板の製造方法を示す模式断面図。 素子基板の製造方法を示す概略平面図。 素子基板の製造方法を示す概略平面図。 第３実施形態に係る電子機器としての投射型表示装置の構成を示す概略図。
ここで、以下の各図においては、必要に応じて、相互に直交する座標軸としてＸＹＺ軸を付し、各矢印が指す方向を＋方向とし、＋方向と反対の方向を－方向とする。なお、＋Ｚ方向を上方、－Ｚ方向を下方ということもあり、＋Ｚ方向から見ることを平面視あるいは平面的という。さらに、以下の説明において、例えば基板に対して、「基板上に」との記載は、基板の上に接して配置される場合、基板の上に他の構造物を介して配置される場合、または基板の上に一部が接して配置され、一部が他の構造物を介して配置される場合のいずれかを表すものとする。
１．第１実施形態
本実施形態では、電気光学装置として、画素ごとにトランジスターとしての薄膜トランジスター（Thin Film Transistor）を備えたアクティブ駆動型の液晶装置を例示する。なお、以降、薄膜トランジスターをＴＦＴと略していう。この液晶装置は、例えば、後述する電子機器としての投射型表示装置において、光変調装置として好適に用いることが可能である。
１．１．液晶装置の構成
本実施形態に係る電気光学装置としての液晶装置の構成について、図１から図３を参照して説明する。図１は、第１実施形態に係る電気光学装置としての液晶装置の構成を示す概略平面図である。図２は、液晶装置の構造を示す模式断面図である。図３は、液晶装置の電気的な構成を示す等価回路図である。ここで、図２は、図１の線分Ｈ－Ｈ’を含み、ＹＺ平面に沿う断面を示している。
図１および図２に示すように、本実施形態の液晶装置１００は、素子基板１０と、素子基板１０と対向配置された対向基板２０と、素子基板１０および対向基板２０の間に挟持された液晶を含む液晶層５０と、を備えている。
素子基板１０の基板１０ｓには、例えば、ガラス基板、石英基板などの基板が用いられる。対向基板２０の基板２０ｓには、例えば、ガラス基板、石英基板などの透明基板が用いられる。
素子基板１０は、平面視における形状が対向基板２０よりも大きい。素子基板１０と対向基板２０とは、対向基板２０の外縁に沿って配置されたシール材４０を介して接合されている。素子基板１０と対向基板２０との隙間に、正または負の誘電異方性を有する液晶が封入されて、液晶層５０が設けられている。
シール材４０の内側には、マトリクス状に配列した複数の画素Ｐを含む表示領域Ｅが設けられている。シール材４０と表示領域Ｅとの間には、表示領域Ｅを取り囲んで見切り部２４が設けられている。表示領域Ｅの周囲には、表示に寄与しない、図示しないダミー画素領域が設けられている。
素子基板１０には、複数の外部接続端子１０４が配列した端子部が設けられている。該端子部に沿った第１辺部とシール材４０との間にデータ線駆動回路１０１が設けられている。また、第１辺部に対向する第２辺部に沿ったシール材４０と表示領域Ｅとの間に検査回路１０３が設けられている。
第１辺部と直交し、互いに対向する第３辺部および第４辺部に沿ったシール材４０と表示領域Ｅとの間には、走査線駆動回路１０２が設けられている。また、第２辺部のシール材４０と検査回路１０３との間には、２つの走査線駆動回路１０２をつなぐ複数の配線１０７が設けられている。
これらデータ線駆動回路１０１、走査線駆動回路１０２につながる配線は、第１辺部に沿って配列した複数の外部接続端子１０４に接続されている。なお、検査回路１０３の配置は上記に限定されない。
ここで、本明細書では、第１辺部に沿う方向が第１方向としての±Ｘ方向である。また、第１方向と交差する第２方向は、第１辺部と直交し、互いに対向する第３辺部および第４辺部に沿う方向である±Ｙ方向となる。また、±Ｘ方向および±Ｙ方向と直交し、素子基板１０および対向基板２０の法線方向が±Ｚ方向となる。
図２に示すように、基板１０ｓの液晶層５０側の表面には、画素Ｐごとに設けられた透光性の画素電極１５およびスイッチング素子である、トランジスターとしてのＴＦＴ３０と、信号配線と、これらを被覆する配向膜１８とが設けられている。ＴＦＴ３０および画素電極１５は、画素Ｐの構成要素である。素子基板１０は、基板１０ｓ、基板１０ｓ上に設けられた画素電極１５、ＴＦＴ３０、信号配線および配向膜１８を含む。画素電極１５は、ＴＦＴ３０に対応して設けられる。
基板２０ｓの液晶層５０側の表面には、見切り部２４と、これを被覆して成膜された絶縁層２５と、絶縁層２５を被覆して設けられた共通電極としての対向電極２１と、対向電極２１を被覆する配向膜２２とが設けられている。本実施形態における対向基板２０は、少なくとも見切り部２４、対向電極２１および配向膜２２を含む。なお、本実施形態では、共通電極を対向電極２１として対向基板２０側に配置した例を示したが、これに限定されない。
図１に示すように、見切り部２４は、表示領域Ｅを取り囲むと共に、平面的に走査線駆動回路１０２および検査回路１０３と重なる位置に設けられている。これにより対向基板２０側からこれらの回路に入射する光が遮蔽されて、光の入射による回路の誤動作が防止される。また、不必要な迷光が表示領域Ｅに入射しないように遮蔽されて、表示領域Ｅの表示において高いコントラストが確保される。
絶縁層２５は、例えば、光透過性を有する酸化シリコンなどの無機材料から成る。絶縁層２５は、見切り部２４を被覆すると共に、液晶層５０側の表面が平坦となるように設けられている。
対向電極２１は、例えばＩＴＯ（Indium Tin Oxide）やＩＺＯ（Indium Zinc Oxide）などの透明導電膜から成り、絶縁層２５を被覆すると共に、対向基板２０の四隅に設けられた上下導通部１０６に電気的に接続されている。上下導通部１０６は、素子基板１０側の配線に電気的に接続されている。
画素電極１５を被覆する配向膜１８、および対向電極２１を被覆する配向膜２２は、液晶装置１００の光学設計に基づいて選定される。配向膜１８，２２の形成材料としては、酸化シリコンなどの無機配向膜、ポリイミドなどの有機配向膜が挙げられる。
このような液晶装置１００は、例えば透過型であって、電圧が印加されない時の画素Ｐの透過率が、電圧印加時の透過率よりも大きいノーマリーホワイトモードや、電圧が印加されない時の画素Ｐの透過率が、電圧印加時の透過率よりも小さいノーマリーブラックモードの光学設計が採用される。素子基板１０と対向基板２０とを含む液晶パネルにおいて、光の入射側と出射側とにそれぞれ偏光素子が光学設計に応じて配置されている。
本実施形態では、以降、配向膜１８，２２として前述した無機配向膜と、負の誘電異方性を有する液晶とを用い、ノーマリーブラックモードの光学設計が適用された例について説明する。
次に、図３を参照して、液晶装置１００の電気的な構成について説明する。図３に示すように、液晶装置１００は、少なくとも表示領域Ｅにおいて互いに絶縁されて直交する信号配線として、走査線３、データ線６、データ線６に沿って平行に配置された容量線８を、それぞれ複数有している。走査線３は、第１方向としての±Ｘ方向に延在している。データ線６は、第１方向と交差する第２方向としての±Ｙ方向に延在している。なお、図３では、容量線８が延在する方向を±Ｙ方向としたが、これに限定されない。
走査線３、データ線６および容量線８と、これらの信号配線類とにより区分された領域に、画素電極１５、ＴＦＴ３０および容量素子１６が設けられ、これらが画素Ｐの画素回路を構成している。画素電極１５、ＴＦＴ３０、および容量素子１６は、画素Ｐごとに配置されている。
走査線３はＴＦＴ３０のゲートに電気的に接続される。詳しくは、データ線６は、ＴＦＴ３０における一方のソースドレイン領域であるデータ線側ソースドレイン領域に電気的に接続されている。走査線３は、同一行に設けられたＴＦＴ３０のオン、オフを一斉に制御する機能を有している。画素電極１５は、ＴＦＴ３０における他方のソースドレイン領域である画素電極側ソースドレイン領域に電気的に接続される。ＴＦＴ３０のソースドレイン領域を含む半導体層については後述する。
データ線６は、上述したデータ線駆動回路１０１に電気的に接続されて、データ線駆動回路１０１から供給される画像信号Ｄ１，Ｄ２，…，Ｄｎを画素Ｐに供給する。走査線３は、上述した走査線駆動回路１０２に電気的に接続されて、走査線駆動回路１０２から供給される走査信号ＳＣ１，ＳＣ２，…，ＳＣｍを各画素Ｐに供給する。
データ線駆動回路１０１からデータ線６に供給される画像信号Ｄ１から画像信号Ｄｎは、この順番に線順次にて供給されてもよく、互いに隣り合う複数のデータ線６同士に対してグループごとに供給されてもよい。走査線駆動回路１０２は、走査線３に対して、走査信号ＳＣ１から走査信号ＳＣｍを所定のタイミングでパルス的に線順次にて供給する。
液晶装置１００においては、スイッチング素子であるＴＦＴ３０は、走査信号ＳＣ１から走査信号ＳＣｍの入力によって一定期間だけオン状態とされる。これにより、データ線６から供給される画像信号Ｄ１から画像信号Ｄｎが、所定のタイミングで画素電極１５に書き込まれる。そして、画素電極１５を介して液晶層５０に書き込まれた所定レベルの画像信号Ｄ１から画像信号Ｄｎは、画素電極１５と、液晶層５０を介して対向配置された対向電極２１との間で一定期間保持される。
保持された画像信号Ｄ１から画像信号Ｄｎがリークするのを防止するため、画素電極１５と対向電極２１との間に設けられた液晶容量に対して、並列に容量素子１６が電気的に接続される。容量素子１６は、ＴＦＴ３０の後述する半導体層と容量線８との間の層に設けられている。半導体層および容量素子１６の詳細については後述する。
ここで、図３では図示を省略しているが、データ線６には、上述した検査回路１０３が接続される。そのため、液晶装置１００の製造工程において、検査回路１０３を介して上記画像信号を検出し、液晶装置１００の動作不具合などを確認することが可能である。
次に、液晶装置１００における画素Ｐの構成について、図４を参照して説明する。図４は、画素の配置を示す概略平面図である。
図４に示すように、液晶装置１００における画素Ｐは、表示領域Ｅにおいて±Ｘ方向および±Ｙ方向にマトリクス状に配置されている。画素Ｐは、例えば、平面視で略四角形の開口領域ＯＰを有している。開口領域ＯＰは、±Ｘ方向および±Ｙ方向に延在し、格子状に設けられた遮光性の非開口領域ＣＬに囲まれている。
±Ｘ方向に延在する非開口領域ＣＬには、上述した走査線３が設けられている。走査線３には遮光性の導電部材が用いられており、走査線３によって非開口領域ＣＬの一部が構成されている。
±Ｙ方向に延在する非開口領域ＣＬには、上述したデータ線６が設けられている。データ線６にも遮光性の導電部材が用いられており、データ線６によって非開口領域ＣＬの一部が構成されている。
非開口領域ＣＬは、素子基板１０に設けられた、走査線３、データ線６、ＴＦＴ３０、および容量線８などによって構成される。さらに、非開口領域ＣＬは、対向基板２０において、図２に示した見切り部２４と同層に設けられ、格子状にパターニングされたブラックマトリクスである遮光部を含んでもよい。
±Ｘ方向に延在する非開口領域ＣＬにおいて、各画素Ｐに対応する±Ｘ方向の中程には、上述したＴＦＴ３０を±Ｙ方向に挟んでコンタクトホールが設けられている。そのため、上記コンタクトホールが設けられた領域は、非開口領域ＣＬの±Ｙ方向の幅が、他と比べて大きくなっている。また、±Ｙ方向に延在する非開口領域ＣＬにおいて、隣り合う画素Ｐの間には、容量素子１６が設けられている。上記コンタクトホールや容量素子１６を含む画素Ｐの詳細な構造については後述する。
画素Ｐごとに、平面視で略正方形の画素電極１５が設けられている。画素電極１５は、外縁が非開口領域ＣＬと重なるように開口領域ＯＰに設けられている。画素電極１５は、画素Ｐに対応して、マトリクス状に複数配置されている。
本実施形態の液晶装置１００は、上述したように透過型であって、対向基板２０側から光が入射することを前提としている。そのため、素子基板１０は、ＴＦＴ３０に対して、直接的に入射する光のみならず、入射光に由来する回折光や反射光などをも低減する構造を備えている。また、液晶装置１００は保持容量が増大した容量素子１６を備えている。
なお、液晶装置１００への光の入射方向は、対向基板２０側からに限定されず、素子基板１０側からとしてもよい。また、液晶装置１００は、入射する光を画素Ｐごとに集光させるマイクロレンズなどの集光手段を、光が入射する側の基板に備える構成であってもよい。
１．２．素子基板の構成
液晶装置１００に備わる素子基板１０の構造について、図５を参照して説明する。図５は、素子基板の構造を示す模式断面図である。なお、図５では、図４におけるＡ１－Ａ２線、Ｃ１－Ｃ２線、およびＢ１－Ｂ２線の各々を含み、±Ｚ方向に沿う３つの断面を並べて示している。また、図５では、配向膜１８の図示を省略している。
図５に示すように、液晶装置１００の素子基板１０は、基板１０ｓ、走査線３、半導体層３０Ｓとゲート電極３０Ｇとを含むＴＦＴ３０、容量素子１６、データ線６、および後述する複数の層間絶縁層を備えている。素子基板１０の基板１０ｓは、凹部としてのトレンチＴＲを有している。基板１０ｓ上には、複数の層として、第１層から第６層が積層されている。
素子基板１０における複数の層は、下方から順に、走査線３を含む第１層、半導体層３０Ｓを含む第２層、ゲート電極３０Ｇを含む第３層、データ線６を含む第４層、容量配線としての容量線８を含む第５層、画素電極１５を含む第６層を有している。
第１層と第２層との間には第１層間絶縁層１１ａが、第２層と第３層との間にはゲート絶縁層１１ｂおよび容量絶縁層１６ｂが、第３層と第４層との間には第２層間絶縁層１１ｃが、第４層と第５層との間には第３層間絶縁層１２が、第５層と第６層との間には第４層間絶縁層１３が、それぞれ設けられている。これによって、各層間における短絡の発生が防止される。ここで、第１層間絶縁層１１ａが、本発明におけるトレンチＴＲ内の絶縁層の一例である。
基板１０ｓ上の第１層には、走査線３が設けられている。走査線３は、平面視にて図４に示した非開口領域ＣＬに設けられている。走査線３は、±Ｘ方向に延在する部位と該部位から±Ｙ方向に突出する部位とを有している。
走査線３には、遮光性および導電性を有する公知の形成材料が採用可能である。そのため、走査線３は、主に下方から半導体層３０Ｓに入射する光を遮光する機能を有している。本実施形態では、走査線３の形成材料としてタングステンシリサイドを用いる。走査線３の厚さは、特に限定されないが、例えば約１５０ｎｍである。なお、本明細書においては、±Ｚ方向における各層の厚さを単に厚さともいう。
走査線３と第２層との間には、第１層間絶縁層１１ａが設けられている。第１層間絶縁層１１ａは、走査線３とＴＦＴ３０とを絶縁する。また、第１層間絶縁層１１ａは、後述するトレンチＴＲ内まで延在して設けられる。
第１層間絶縁層１１ａの形成材料には、シリコン系酸化膜などが採用される。該形成材料としては、例えば、酸化シリコン（None-doped Silicate Glass：ＮＳＧ）や窒化シリコンなどが挙げられる。本実施形態では、第１層間絶縁層１１ａの形成材料として酸化シリコンを用いる。第１層間絶縁層１１ａの厚さは、特に限定されないが、例えば約２００ｎｍである。
第１層上の第２層および第３層には、ＴＦＴ３０が設けられている。ＴＦＴ３０は、第２層に設けられた半導体層３０Ｓと、第３層に設けられたゲート電極３０Ｇと、を有している。ＴＦＴ３０の半導体層３０Ｓには、ＬＤＤ（Lightly Doped Drain）構造が形成されている。
半導体層３０Ｓは、平面視にて図４に示した非開口領域ＣＬに設けられている。詳しくは、半導体層３０Ｓは、非開口領域ＣＬにおける±Ｘ方向と±Ｙ方向とが交差する部位に対応して、±Ｘ方向から±Ｙ方向に屈曲している。半導体層３０Ｓのうち、一方のソースドレイン領域ｓ１、一方のＬＤＤ領域ｓ２、チャネル領域ｓ３、他方のＬＤＤ領域ｓ４、および一部の他方のソースドレイン領域ｓ５は、平面視にて走査線３と重なる位置に±Ｘ方向に沿って延在している。
半導体層３０Ｓのうち、他方のソースドレイン領域ｓ５は、平面視にて±Ｘ方向から±Ｙ方向へと屈曲して±Ｙ方向に沿って延在している。他方のソースドレイン領域ｓ５において、±Ｙ方向に延在する部位の一部は、平面視にてデータ線６と重なる位置にあり、後述するトレンチＴＲの内部にも設けられている。±Ｙ方向に延在する他方のソースドレイン領域ｓ５の一部は、容量素子１６の下部容量電極としても機能する。
半導体層３０Ｓは、チャネル領域ｓ３を挟んで電気的に抵抗が高いＬＤＤ領域ｓ２，ｓ４を有している。これにより、オフ時のリーク電流が抑制される。オフ時におけるリーク電流抑制の観点では、容量素子１６や画素電極１５が電気的に接続される他方のソースドレイン領域ｓ５とチャネル領域ｓ３との接合部分に、ＬＤＤ領域ｓ４が含まれる構成とすればよい。半導体層３０Ｓは、例えば、非晶質シリコン膜に、結晶化処理が施されたポリシリコン膜から成る。半導体層３０Ｓの厚さは、特に限定されないが、例えば約５０ｎｍである。
半導体層３０Ｓを被覆してゲート絶縁層１１ｂが設けられている。ゲート絶縁層１１ｂは、後述する容量絶縁層１６ｂと共に半導体層３０Ｓとゲート電極３０Ｇとの間にあって、半導体層３０Ｓとゲート電極３０Ｇとを絶縁する。すなわち、ゲート絶縁層１１ｂおよび容量絶縁層１６ｂが、本発明のゲート絶縁層の一例である。ゲート絶縁層１１ｂは、例えば、２種類の酸化シリコンから成る２重構造である。ゲート絶縁層１１ｂの厚さは、特に限定されないが、例えば約７５ｎｍである。
ゲート絶縁層１１ｂの一部、および他方のソースドレイン領域ｓ５の一部を被覆して容量絶縁層１６ｂが設けられている。容量絶縁層１６ｂのうち、平面視にてチャネル領域ｓ３と重なる部位は、ゲート絶縁層１１ｂと共に、半導体層３０Ｓとゲート電極３０Ｇとを絶縁する。容量絶縁層１６ｂのうち他方のソースドレイン領域ｓ５と重なる部位は、容量素子１６の誘電体層として機能する。
容量絶縁層１６ｂには、誘電体材料が用いられる。誘電体材料としては、例えば、酸化ハフニウム、酸化アルミニウム、酸化シリコン、窒化シリコン、酸化タンタルなどが挙げられ、これらの膜を単層または組み合わせて用いる。本実施形態では、容量絶縁層１６ｂの誘電体材料として窒化シリコンを用いる。容量絶縁層１６ｂの厚さは、ゲート絶縁層１１ｂの厚さよりも薄いことが好ましく、例えば約２０ｎｍである。
第３層には、半導体層３０Ｓのチャネル領域ｓ３と±Ｚ方向に対向して、ゲート電極３０Ｇが設けられている。ゲート電極３０Ｇは、第１ゲート電極ｇ１および第２ゲート電極ｇ２から成る。第１ゲート電極ｇ１は、チャネル領域ｓ３の上方に、ゲート絶縁層１１ｂおよび容量絶縁層１６ｂを介して配置される。第２ゲート電極ｇ２は、第１ゲート電極ｇ１の上方に配置される。
第１ゲート電極ｇ１の形成材料には、縮退半導体である導電性のポリシリコン、金属シリサイド、金属あるいは金属化合物などを用いる。本実施形態では、第１ゲート電極ｇ１は、導電性のポリシリコン膜とタングステンシリサイド膜との２層構造である。第１ゲート電極ｇ１の厚さは、特に限定されないが、例えば約１５０ｎｍである。
ここで、本実施形態においては、以降、導電性のポリシリコン膜とは、燐原子が注入されて導電性が付与されたポリシリコン膜を指すこととする。なお、注入される原子は燐原子に限定されない。
第２ゲート電極ｇ２の形成材料には、タングステンシリサイドなどの遮光性を有する金属化合物を用いる。第２ゲート電極ｇ２の厚さは、特に限定されないが、例えば約６０ｎｍである。
第２ゲート電極ｇ２は、一対の第２コンタクトホールＣＮＴ１を介して走査線３と電気的に接続されている。一対の第２コンタクトホールＣＮＴ１は、第１層間絶縁層１１ａ、ゲート絶縁層１１ｂ、容量絶縁層１６ｂ、第１ゲート電極ｇ１を貫通している。一対の第２コンタクトホールＣＮＴ１は、半導体層３０Ｓの一部を挟んで±Ｙ方向に対向して配置されている。
トレンチＴＲは、上述した非開口領域ＣＬにおいて、平面視で画素Ｐの＋Ｘ方向側に沿って設けられている。トレンチＴＲは、平面視にて略長方形状の凹部である。トレンチＴＲは、ＸＹ平面に沿う底面と±Ｚ方向に沿う側面とを含み、上方が開かれている。
トレンチＴＲ内には、上述した、第１層間絶縁層１１ａ、他方のソースドレイン領域ｓ５、および容量絶縁層１６ｂに加えて、第１上部容量電極１６ｃが配置されている。これらの各層とトレンチＴＲの上方の第２上部容量電極４によって容量素子１６が形成されている。容量素子１６は、保持容量を増大させて、画素電極１５における電位保持特性を向上させる機能を有している。
第１層間絶縁層１１ａは、トレンチＴＲの側面および底面を覆って設けられている。第１層間絶縁層１１ａ上には、容量素子１６の下部容量電極となる、他方のソースドレイン領域ｓ５の一部が設けられている。他方のソースドレイン領域ｓ５は、トレンチＴＲの側面および底面に沿って延在している。
トレンチＴＲ内の他方のソースドレイン領域ｓ５を覆って、容量素子１６の誘電体層となる容量絶縁層１６ｂが設けられている。つまり、容量素子１６の誘電体層は、ゲート絶縁層１１ｂが担うのではなく、容量絶縁層１６ｂが担っている。上述したようにＴＦＴ３０のゲート絶縁層は、酸化シリコン膜のゲート絶縁層１１ｂと、窒化シリコン膜の容量絶縁層１６ｂとから構成される。これに対して、容量素子１６の容量絶縁層１６ｂは、窒化シリコン膜のみから構成される。換言すれば、ゲート電極３０Ｇと半導体層３０Ｓとの間には、ゲート絶縁層１１ｂと容量絶縁層１６との２層が介在している。これに対して、下部容量電極である他方のソースドレイン領域ｓ５と第１上部容量電極１６ｃとの間には、容量絶縁層１６ｂのみが単層で介在している。上述したように、本実施形態では、ゲート絶縁層１１ｂの厚さに対して、容量絶縁層１６ｂの厚さを薄くしている。
容量絶縁層１６ｂを覆うと共に、トレンチＴＲ内を埋めるように第１上部容量電極１６ｃが設けられ、さらに第１上部容量電極１６ｃ上に第２上部容量電極４が設けられている。第１上部容量電極１６ｃは、第１ゲート電極ｇ１と同一の層からパターニングによって設けられる。第２上部容量電極４は、第２ゲート電極ｇ２と同一の層からパターニングによって設けられる。第１上部容量電極１６ｃと第２上部容量電極４とは、本発明の容量電極の一例である。なお、容量素子１６は、トレンチＴＲ内に加えて、トレンチＴＲの上方の縁にも一部が設けられている。
ゲート電極３０Ｇおよび第２上部容量電極４などの上方には、これらを被覆して第２層間絶縁層１１ｃが設けられている。第２層間絶縁層１１ｃは、ＴＦＴ３０と平面的に重なる位置にも設けられている。第２層間絶縁層１１ｃは、例えば、ＴＥＯＳ（Tetraethyl Orthosilicate）膜、ＮＳＧ膜、燐（Ｐ）を含むＰＳＧ（Phosphosilicate Glass）膜、ホウ素（Ｂ）を含むＢＳＧ（Borosilicate Glass）膜、ホウ素と燐とが含まれるＢＰＳＧ（Borophosphosilicate Glass）膜などのシリコン系酸化膜の１種類以上を用いて設けられる。本実施形態では、第２層間絶縁層１１ｃの形成材料として酸化シリコンを用いる。第２層間絶縁層１１ｃの厚さは、特に限定されないが、例えば約４００ｎｍである。
第２層間絶縁層１１ｃには、コンタクトホールＣＮＴ２，ＣＮＴ３が設けられている。コンタクトホールＣＮＴ２，ＣＮＴ３は、第２層間絶縁層１１ｃおよびゲート絶縁層１１ｂを貫通して半導体層３０Ｓに到達している。詳しくは、コンタクトホールＣＮＴ２は、半導体層３０Ｓの一方のソースドレイン領域ｓ１と、上層のデータ線６とを電気的に接続する。コンタクトホールＣＮＴ３は、半導体層３０Ｓの他方のソースドレイン領域ｓ５と、後述する第２中継層７とを電気的に接続する。
第３層上の第４層には、第２層間絶縁層１１ｃなどを覆って、データ線６および第２中継層７が設けられている。データ線６は、上述したように、画素Ｐの非開口領域ＣＬにおいて±Ｙ方向に延在している。データ線６は、コンタクトホールＣＮＴ２を介して、半導体層３０Ｓの一方のソースドレイン領域ｓ１と電気的に接続される。
第２中継層７は、平面視にて独立した島状に設けられている。第２中継層７は、コンタクトホールＣＮＴ３を介して、半導体層３０Ｓの他方のソースドレイン領域ｓ５と電気的に接続される。
データ線６および第２中継層７の形成材料としては、導電性を有する低抵抗配線材料であれば特に限定されないが、例えば、アルミニウム（Ａｌ）、チタン（Ｔｉ）などの金属やその金属化合物が挙げられる。本実施形態では、データ線６および第２中継層７は、チタン（Ｔｉ）層／窒化チタン（ＴｉＮ）層／アルミニウム（Ａｌ）層／窒化チタン（ＴｉＮ）層の４層構造である。データ線６および第２中継層７の厚さは、特に限定されないが、例えば約３５０ｎｍである。
データ線６および第２中継層７などを被覆して第３層間絶縁層１２が設けられている。第３層間絶縁層１２には、例えば、第１層間絶縁層１１ａと同様な形成材料が採用される。本実施形態では、第３層間絶縁層１２に酸化シリコンを用いる。第３層間絶縁層１２の厚さは、特に限定されないが、例えば約４００ｎｍである。
第３層間絶縁層１２には、コンタクトホールＣＮＴ４，ＣＮＴ５が設けられている。コンタクトホールＣＮＴ４は、第２層間絶縁層１１ｃおよび第３層間絶縁層１２を貫通して、容量素子１６の第２上部容量電極４と、第３層間絶縁層１２の上方の容量線８とを電気的に接続する。
コンタクトホールＣＮＴ５は、第３層間絶縁層１２を貫通して、第２中継層７と、第３層間絶縁層１２の上層の第１中継層９とを電気的に接続する。
第４層上の第５層には、容量線８および第１中継層９が設けられている。容量線８は、平面視にて、±Ｙ方向に延在するデータ線６と重なる。容量線８は、図示を省略するが、上述した対向基板２０の上下導通部１０６と電気的に接続される。そのため、容量線８は、対向電極２１と電気的に接続されて共通電位が与えられる。これにより、容量線８によって、データ線６や走査線３の電位の影響が画素電極１５に及ぶことが抑えられる。容量線８は、コンタクトホールＣＮＴ４を介して、容量素子１６の第１上部容量電極１６ｃおよび第２上部容量電極４とも電気的に接続される。
第１中継層９は、平面視にて独立した島状に設けられている。第１中継層９は、コンタクトホールＣＮＴ５を介して、第２中継層７と電気的に接続される。
容量線８および第１中継層９の形成材料としては、データ線６と同様に、導電性を有する低抵抗配線材料であれば特に限定されないが、例えば、アルミニウム（Ａｌ）、チタン（Ｔｉ）などの金属やその金属化合物が挙げられる。本実施形態では、容量線８および第１中継層９は、チタン（Ｔｉ）層／窒化チタン（ＴｉＮ）層／アルミニウム（Ａｌ）層／窒化チタン（ＴｉＮ）層の４層構造である。容量線８および第１中継層９の厚さは、特に限定されないが、例えば約２５０ｎｍである。
容量線８および第１中継層９を被覆して第４層間絶縁層１３が設けられている。第４層間絶縁層１３の形成材料としては、例えば、第１層間絶縁層１１ａと同様なシリコン系酸化膜が挙げられる。本実施形態では、第４層間絶縁層１３に酸化シリコンを用いる。第４層間絶縁層１３の厚さは、特に限定されないが、例えば約３００ｎｍである。
第４層間絶縁層１３には、第１コンタクトホールＣＮＴ６が設けられている。第１コンタクトホールＣＮＴ６は、第１中継層９と、第４層間絶縁層１３の上層の画素電極１５とを電気的に接続する。第１コンタクトホールＣＮＴ６は、平面視にて、一対の第２コンタクトホールＣＮＴ１のうちの＋Ｙ方向の一方と重なっている。
第５層上の第６層には、画素電極１５が設けられている。画素電極１５は、第１コンタクトホールＣＮＴ６、第１中継層９、コンタクトホールＣＮＴ５、第２中継層７、およびコンタクトホールＣＮＴ３を介して、容量素子１６の下部容量電極を兼ねる、他方のソースドレイン領域ｓ５と電気的に接続される。画素電極１５は、例えばＩＴＯやＩＺＯなどの透明導電膜を成膜した後、パターニングすることによって設けられる。本実施形態では、画素電極１５にＩＴＯを用いる。画素電極１５の厚さは、特に限定されないが、例えば約１４５ｎｍである。
図示を省略するが、画素電極１５を被覆して配向膜１８が設けられている。素子基板１０の配向膜１８、および上述した対向基板２０の配向膜２２は、酸化シリコンなどの無機材料を、斜方向などの所定の方向から蒸着して柱状に成長させたカラムの集合体から成る。また、図２に示した液晶層５０に含まれる液晶分子は、配向膜１８，２２に対して負の誘電異方性を有している。
１．３．液晶装置の製造方法
本実施形態に係る液晶装置１００の製造方法について、図６から図３３を参照して説明する。図６は、液晶装置の製造方法のうち、素子基板の製造方法を示す工程フロー図である。図７、図９、図１１、図１３、図１５Ａ、図１５Ｂ、図１７、図１９Ａ、図１９Ｂ、図２１、図２３、図２５、図２７、図２９、および図３１は、素子基板の製造方法を示す模式断面図である。図８、図１０、図１２、図１４、図１６、図１８、図２０、図２２、図２４、図２６、図２８、図３０、図３２、および図３３は、素子基板の製造方法を示す概略平面図である。以下の説明においては図５も参照することとする。
ここで、上記の模式断面図では、図５と同様にして、図４に示した線分Ａ１－Ａ２、線分Ｃ１－Ｃ２、および線分Ｂ１－Ｂ２に対応する３つの断面を並べて示している。さらに、上記の概略平面図では、図４に示した１個の開口領域ＯＰの周辺を拡大して示している。なお、以降、特に断りがない限り、概略平面図の説明においては平面視した状態を述べることとする。
本実施形態の液晶装置１００の製造方法は、以下に述べる素子基板１０の製造方法を含み、素子基板１０の製造方法に備わる工程以外では公知の技術が採用可能である。そのため、以下の説明では、素子基板１０の製造方法についてのみ述べることとする。また、素子基板１０の製造方法においても、特に断りがない限り公知の技術が採用可能である。
図６に示すように、本実施形態の素子基板１０の製造方法は、工程Ｓ１から工程Ｓ１２を備えている。以下、工程Ｓ１から工程Ｓ１２の各工程について説明する。なお、図６に示した工程フローは一例であって、これに限定されるものではない。
工程Ｓ１では、図７に示すように、基板１０ｓ上に走査線３およびトレンチＴＲを形成する。まず、基板１０ｓ上に走査線３を設ける。走査線３は、±Ｘ方向に延在する部位と、上記部位から±Ｙ方向に突出する部位とを有する。±Ｙ方向に突出する部位には、一対の第２コンタクトホールＣＮＴ１が設けられる。走査線３の形成には、例えば、フォトリソグラフィー法によるパターニング形成を用いる。
次いで、トレンチＴＲを設ける。詳しくは、図８に示すように、トレンチＴＲは、±Ｘ方向に隣り合う画素Ｐの間にあって、非開口領域ＣＬに収まるような略長方形である。トレンチＴＲは、特に限定されないが、例えば±Ｚ方向の深さが約３μｍであり、±Ｘ方向の幅が約１μｍである。トレンチＴＲの形成には、例えば、ハードマスクを用いた湿式エッチングを用いる。そして工程Ｓ２へ進む。
工程Ｓ２では、図９および図１０に示すように、走査線３およびトレンチＴＲの内部を含む基板１０ｓ上に、第１層間絶縁層１１ａをベタ状に設ける。第１層間絶縁層１１ａの形成には、例えば、モノシラン（ＳｉＨ4）、２塩化シラン（ＳｉＨ2Ｃｌ2）、オルト珪酸テトラエチエル（ＴＥＯＳ）、アンモニア（ＮＨ3）などの処理ガスを用いた、常圧ＣＶＤ（Chemical Vapor Deposition）法、減圧ＣＶＤ法、あるいはプラズマＣＶＤ法などを用いる。
このとき、トレンチＴＲ内も第１層間絶縁層１１ａによって被覆されて、トレンチＴＲの±Ｘ方向の幅が狭まるよう形成条件を調節する。第１層間絶縁層１１ａが被覆されたトレンチＴＲの±Ｘ方向の幅は、例えば、初期の約１μｍに対して、約０．３μｍとする。これにより、トレンチＴＲ内に設けられる容量素子１６などによってトレンチＴＲが埋め込まれる。そのため、上層に設けられるデータ線６などがトレンチＴＲに由来する凹みに落ち込むことがなくなり、データ線６などの断線を防止することができる。そして工程Ｓ３へ進む。
工程Ｓ３では、トレンチＴＲ内を含む第１層間絶縁層１１ａ上にポリシリコン層を設ける。ポリシリコン層は、非晶質のポリシリコン膜であり、形成には減圧ＣＶＤ法などを用いる。次いで、図１１に示すように、ポリシリコン層をパターニングして半導体層３０Ｓを設ける。
図１２に示すように、半導体層３０Ｓは、±Ｘ方向から±Ｙ方向に屈曲して設けられる。図示を省略するが、半導体層３０Ｓは、非開口領域ＣＬと重ねられて配置される。そして工程Ｓ４へ進む。
工程Ｓ４では、図１３および図１４に示すように、半導体層３０Ｓおよび第１層間絶縁層１１ａ上に、ゲート絶縁層１１ｂをベタ状に設ける。ゲート絶縁層１１ｂとして、例えば、２種類の酸化シリコンからなる２重構造を採用する場合には、ポリシリコン膜を熱酸化して得られる第１酸化シリコン膜を設けた後、減圧ＣＶＤ法を用いて７００℃から９００℃の高温条件下で第２酸化シリコン膜を設ける。このとき、トレンチＴＲ内もゲート絶縁層１１ｂで覆われる。そして工程Ｓ５に進む。
工程Ｓ５では、容量素子１６の下部容量電極である他方のソースドレイン領域ｓ５を形成する。まず、図１６に示すように、トレンチＴＲ内およびトレンチＴＲの縁を除く領域にレジストＲＥを形成する。レジストＲＥが配置されない領域は、半導体層３０Ｓの他方のソースドレイン領域ｓ５のうち、容量素子１６の下部容量電極として機能する部位に相当する。
次いで、半導体層３０Ｓに対してイオン注入を行う。まず、レジストＲＥが配置されていない領域である、トレンチＴＲ内およびトレンチＴＲの縁の半導体層３０Ｓに導電性を付与する。このとき、イオンは、上記半導体層３０Ｓに対して、ゲート絶縁層１１ｂを介して注入される。これにより、図１５Ａに示すように、トレンチＴＲ内およびトレンチＴＲの縁の半導体層３０Ｓが、他方のソースドレイン領域ｓ５となる。注入されるイオンは、例えば、燐（Ｐ）である。
次いで、湿式エッチングによって、レジストＲＥが配置されていない、トレンチＴＲ内およびトレンチＴＲの縁のゲート絶縁層１１ｂを除去する。この状態が、図１５Ｂに示されている。その後、レジストＲＥを全て除去する。そして、工程Ｓ６に進む。
工程Ｓ６では、絶縁層１６ｘを形成する。絶縁層１６ｘは、後工程にて容量絶縁層１６ｂとなる層である。図１７および図１８に示すように、トレンチＴＲ内およびトレンチＴＲの縁における他方のソースドレイン領域ｓ５上と、ゲート絶縁層１１ｂ上とに、ベタ状に絶縁層１６ｘを設ける。具体的には、窒化シリコンを用いて、減圧ＣＶＤ法やプラズマＣＶＤ法などによって絶縁層１６ｘを設ける。そして工程Ｓ７へ進む。
工程Ｓ７では、第２導電層１６ｙおよび第３導電層４ｘを形成する。第２導電層１６ｙは、後工程にて第１ゲート電極ｇ１および第１上部容量電極１６ｃとなる層である。第３導電層４ｘは、後工程にて第２ゲート電極ｇ２および第２上部容量電極４となる層である。
まず、絶縁層１６ｘ上に、第２導電層１６ｙをベタ状に設ける。具体的には、減圧ＣＶＤ法によって多結晶シリコン膜を設けた後、該多結晶シリコン膜に燐を注入してから拡散させて、導電性のポリシリコン膜とする。第２導電層１６ｙ中の燐原子の濃度は、１×１０19個／ｃｍ3以上とする。このとき、第２導電層１６ｙによってトレンチＴＲ内が埋め込まれるようにする。
次いで、図１９Ａに示すように、半導体層３０Ｓを挟んで±Ｙ方向に対向する一対の第２コンタクトホールＣＮＴ１を設ける。一対の第２コンタクトホールＣＮＴ１は、第２導電層１６ｙ、絶縁層１６ｘ、ゲート絶縁層１１ｂ、および第１層間絶縁層１１ａを貫通して、走査線３まで到達する。一対の第２コンタクトホールＣＮＴ１の形成には、例えば、乾式エッチングを用いる。
次いで、図１９Ｂおよび図２０に示すように、第２導電層１６ｙ上に第３導電層４ｘをベタ状に設ける。このとき、第３導電層４ｘによって、一対の第２コンタクトホールＣＮＴ１を埋めるように設けて、走査線３と第３導電層４ｘとを電気的に接続する。そして工程Ｓ８へ進む。
工程Ｓ８では、図２１に示すように、ゲート電極３０Ｇおよび容量素子１６などを形成する。具体的には、乾式エッチングを用いて、絶縁層１６ｘ、第２導電層１６ｙ、および第３導電層４ｘをパターニングする。
これにより、ゲート絶縁層１１ｂ上に、容量絶縁層１６ｂを介して、第１ゲート電極ｇ１および第２ゲート電極ｇ２から成るゲート電極３０Ｇが設けられる。このとき、平面視にて、ゲート電極３０Ｇおよび第２上部容量電極４以外の領域では、窒化シリコンの絶縁層１６ｘを除去する。これにより、半導体層３０Ｓにおける水素化が容易となる。すなわち、半導体層３０Ｓ上において、半導体層３０Ｓのゲート電極３０Ｇおよびゲート電極３０Ｇ下方の容量絶縁層１６ｂと重ならない領域では、窒化シリコンが設けられていないことになる。
上記パターニングによって、他方のソースドレイン領域ｓ５の一部、容量絶縁層１６ｂ、第１上部容量電極１６ｃおよび第２上部容量電極４から成る容量素子１６も設けられる。
図２２に示すように、ゲート電極３０Ｇは、平面視にて島状に配置され、一対の第２コンタクトホールＣＮＴ１と重なる部位と、図示しない半導体層３０Ｓと重なる部位を有している。
第２上部容量電極４は、±Ｙ方向に延在する非開口領域ＣＬと重なるように、±Ｙ方向に延在して設けられる。第２上部容量電極４は、上方に設けられるデータ線６と重なる、±Ｙ方向に延在する本体部４ａと、本体部４ａから－Ｘ方向に突出する突出部４ｂとを有している。突出部４ｂは、半導体層３０Ｓのうち±Ｘ方向に延在する部位と重なる。容量絶縁層１６ｂおよび第１上部容量電極１６ｃは、第２上部容量電極４と重なるように配置される。そして、工程Ｓ９へ進む。
工程Ｓ９では、図２３に示すように、イオン注入によって半導体層３０Ｓに、一方のソースドレイン領域ｓ１、ＬＤＤ領域ｓ２，ｓ４、チャネル領域ｓ３、および一部の他方のソースドレイン領域ｓ５を形成する。具体的には、半導体層３０Ｓに対して、中濃度のイオン注入、およびそれに続く高濃度のイオン注入を実施する。
まず、中濃度のイオン注入によって、チャネル領域ｓ３を±Ｘ方向に挟むＬＤＤ領域ｓ２，ｓ４を設ける。次いで、図２４に示すレジストＲＥのパターンにて、半導体層３０ＳのＬＤＤ領域ｓ２，ｓ４およびチャネル領域ｓ３をマスクして、それ以外の半導体層３０Ｓに高濃度のイオン注入を施す。これによって、ソースドレイン領域ｓ１，ｓ５が設けられる。そして工程Ｓ１０へ進む。
工程Ｓ１０では、第２層間絶縁層１１ｃなどを形成する。まず、第２ゲート電極ｇ２、第２上部容量電極４、および上方に露出したゲート絶縁層１１ｂ上に、第２層間絶縁層１１ｃを設ける。第２層間絶縁層１１ｃである酸化シリコンの形成方法としては、例えば、モノシラン、２塩化シラン、ＴＥＯＳ、ＴＥＢ（Triethyl Borate）などを用いた、常圧ＣＶＤ法、減圧ＣＶＤ法、あるいはプラズマＣＶＤ法などが挙げられる。
次いで、約１０００℃の加熱によって、不純物活性化アニールを施す。その後、水素プラズマ処理を実施する。これにより、半導体層３０Ｓの欠陥が水素で終端されスイッチング素子の特性が向上する。
次いで、図２５および図２６に示すように、乾式エッチングによりコンタクトホールＣＮＴ２，ＣＮＴ３を形成する。コンタクトホールＣＮＴ２，ＣＮＴ３は、ゲート絶縁層１１ｂおよび第２層間絶縁層１１ｃを貫通して、半導体層３０Ｓまで到達する。平面視にて、コンタクトホールＣＮＴ２は一方のソースドレイン領域ｓ１と重なり、コンタクトホールＣＮＴ３はＬＤＤ領域ｓ４と隣り合う他方のソースドレイン領域ｓ５の部位と重なる。そして工程Ｓ１１へ進む。
工程Ｓ１１では、データ線６、第２中継層７を形成する。このとき、図２７に示すように、データ線６および第２中継層７によって、コンタクトホールＣＮＴ２，ＣＮＴ３を埋めるようにして設ける。
図２８に示すように、データ線６は、±Ｙ方向に延在して設けられ、図示しない他方のソースドレイン領域ｓ５のうち±Ｙ方向に延在する部位と重なる。すなわち、データ線６は、トレンチＴＲおよび容量素子１６と平面視で重なるように、±Ｙ方向に延在して設けられる。データ線６は、±Ｘ方向に延在する非開口領域ＣＬと重なる、＋Ｘ方向に突出した部位を有している。該部位にはコンタクトホールＣＮＴ２が設けられる。
第２中継層７は、データ線６とは独立した島状に設けられる。第２中継層７は、±Ｘ方向に延在し、下方の半導体層３０Ｓの一部と重なる本体部７ａと、本体部７ａから±Ｙ方向に突出する突出部７ｂと、を有している。
データ線６と半導体層３０Ｓの一方のソースドレイン領域ｓ１とは、コンタクトホールＣＮＴ２を介して電気的に接続される。第２中継層７と半導体層３０Ｓの他方のソースドレイン領域ｓ５とは、コンタクトホールＣＮＴ３を介して電気的に接続される。そして工程Ｓ１２へ進む。
工程Ｓ１２では、データ線６より上層を形成する。まず、データ線６、第２中継層７、および上方に露出した第２層間絶縁層１１ｃ上に、第３層間絶縁層１２をベタ状に設ける。第３層間絶縁層１２は、例えば、酸化シリコン膜を用い、プラズマＣＶＤ法によって設けられる。
次いで、図２９および図３０に示すように、乾式エッチングによってコンタクトホールＣＮＴ４，ＣＮＴ５を設ける。コンタクトホールＣＮＴ４は、第３層間絶縁層１２および第２層間絶縁層１１ｃを貫通して、容量素子１６の第２上部容量電極４まで到達する。コンタクトホールＣＮＴ５は、第３層間絶縁層１２を貫通して、第２中継層７まで到達する。
次いで、容量線８、第１中継層９を形成する。このとき、図３１に示すように、容量線８および第１中継層９によって、コンタクトホールＣＮＴ４，ＣＮＴ５を埋めるようにして設ける。
容量線８は、コンタクトホールＣＮＴ４を介して、第２上部容量電極４と電気的に接続される。第１中継層９は、コンタクトホールＣＮＴ５、第２中継層７、およびコンタクトホールＣＮＴ３を介して、半導体層３０Ｓの他方のソースドレイン領域ｓ５と電気的に接続される。
図３２に示すように、容量線８は、±Ｙ方向に延在する非開口領域ＣＬと重なるように、±Ｙ方向に延在して設けられる。容量線８は、下方に設けられるデータ線６と重なる、±Ｙ方向に延在する本体部８ａと、本体部８ａから－Ｘ方向に突出する突出部８ｂと、本体部８ａから突出部８ｂと反対側の＋Ｘ方向に突出する他の突出部８ｃと、を有している。突出部８ｂは、半導体層３０Ｓのうち±Ｘ方向に延在する部位と重なる。突出部８ｂには、コンタクトホールＣＮＴ４が設けられる。他の突出部８ｃは、半導体層３０Ｓと＋Ｘ方向に隣り合う、図示しない他の半導体層３０Ｓと重なる。
第１中継層９は、容量線８とは独立した島状に設けられ、コンタクトホールＣＮＴ５と重なっている。第１中継層９は、±Ｘ方向に延在し、下方の半導体層３０Ｓの一部と重なる本体部９ａと、本体部９ａから±Ｙ方向に突出する突出部９ｂと、を有している。
次いで、容量線８、第１中継層９、および上方に露出した第３層間絶縁層１２上に、第４層間絶縁層１３をベタ状に設ける。第４層間絶縁層１３は、例えば、酸化シリコン膜を用い、プラズマＣＶＤ法によって設けられる。第３層間絶縁層１２を設けた後、下層の構成に起因する凹凸を緩和するために、ＣＭＰ（Chemical＆Mechanical Polishing）処理などの平坦化処理を施す。
次いで、乾式エッチングによって、第４層間絶縁層１３を貫通して第１中継層９を露出させる第１コンタクトホールＣＮＴ６を設ける。その後、図３３に示すように、第４層間絶縁層１３上に開口領域ＯＰと対応する画素電極１５を設ける。このとき、第１コンタクトホールＣＮＴ６を埋めるように設ける。これにより、画素電極１５は、第１コンタクトホールＣＮＴ６、第１中継層９、コンタクトホールＣＮＴ５、第２中継層７、およびコンタクトホールＣＮＴ３を介して、半導体層３０Ｓの他方のソースドレイン領域ｓ５と電気的に接続される。
素子基板１０の製造方法のうち、以降の工程には公知の技術が採用可能であり、説明を省略する。以上に述べた製造方法により、素子基板１０および液晶装置１００が製造される。
本実施形態によれば、以下の効果を得ることができる。
保持容量を増大させると共に、製造コストを低減することができる。詳しくは、半導体層３０Ｓのうち、一方のソースドレイン領域ｓ１およびチャネル領域ｓ３が走査線３と重ねられて配置され、他方のソースドレイン領域ｓ５および容量素子１６がデータ線６と重ねられて配置される。そのため、容量素子１６の面積を確保しやすくなり、容量素子１６の保持容量を増大させることができる。
また、容量素子１６において、半導体層３０Ｓのうち、延在する他方のソースドレイン領域ｓ５を下部容量電極とし、該下部容量電極と重ねて、容量電極である第１上部容量電極１６ｃおよび第２上部容量電極４を配置する。すなわち、半導体層３０Ｓの一部を下部容量電極として用いることから、製造工程を簡略化することができる。以上により、保持容量が増大すると共に、製造コストを低減する液晶装置１００を提供することができる。
トレンチＴＲにおける側面および底面であるトレンチＴＲの内部に容量素子１６が配置され、容量素子１６の面積が拡大される。そのため、容量素子１６の保持容量をより増大させることができる。
トレンチＴＲ内に第１層間絶縁層１１ａが配置されることから、第１層間絶縁層１１ａが無い場合と比べて、トレンチＴＲが広くなり過ぎない。そのため、トレンチＴＲ上に配置されるデータ線６などがトレンチＴＲ内に落ち込みにくくなり、データ線６の断線などの発生を抑えることができる。
第１中継層９と、一対の第２コンタクトホールＣＮＴ１の片方とが重なることから、これらが重ならない場合と比べて、液晶装置１００における開口率を向上させることができる。
ゲート電極３０Ｇと半導体層３０Ｓのチャネル領域ｓ３との間に、ゲート絶縁層１１ｂと容量絶縁層１６ｂとが配置され、容量素子１６の誘電体層としては容量絶縁層１６ｂのみが配置される。そのため、ゲート電極３０Ｇと半導体層３０Ｓとの絶縁性を確保すると共に、容量素子１６の誘電体層を薄くすることが可能となる。すなわち、容量素子１６の保持容量をさらに増大させることができる。
半導体層３０Ｓ上には、平面視にて、ゲート電極３０Ｇ、第１上部容量電極１６ｃ、および第２上部容量電極４と重ならない領域では、窒化シリコン膜からなる容量絶縁層１６ｂが設けられていないため、水素プラズマ処理工程において、半導体層３０Ｓの欠陥が水素で終端されスイッチング素子の特性が向上する。
第１中継層９の本体部９ａおよび第２中継層７の本体部７ａが半導体層３０Ｓと重なるため、遮光性が向上して、ＴＦＴ３０における光リーク電流の発生を抑制することができる。また、第１中継層９の突出部９ｂにおいて、第１コンタクトホールＣＮＴ６を設けて画素電極１５と電気的な接続を確保することができる。
半導体層３０Ｓと平面視にて重なる突出部４ｂ，８ｂ，８ｃによって、ＴＦＴ３０に入射する光が低減され、ＴＦＴ３０に対する遮光性を向上させることができる。また、定電位線である容量線８によって、データ線６や走査線３の電位変動による影響をシールドすることが可能となり、液晶装置１００の表示品質の劣化を抑えることができる。
容量素子１６が、平面視にて非開口領域ＣＬと重なる領域に設けられることから、液晶装置１００における開口率を向上させることができる。
２．第２実施形態
本実施形態では、第１実施形態と同様に、電気光学装置として画素ごとにトランジスターとしてのＴＦＴを備えたアクティブ駆動型の液晶装置を例示する。本実施形態に係る液晶装置は、第１実施形態の液晶装置１００に対して、素子基板の構成を異ならせたものである。そのため、第１実施形態と同一の構成部位については、同一の符号を使用し、重複する説明は省略する。
２．１．素子基板の構成
本実施形態の液晶装置に備わる素子基板２１０の構造について、図３４を参照して説明する。図３４は、第２実施形態に係る液晶装置における素子基板の構造を示す模式断面図である。なお、第２実施形態に係る液晶装置は、第１実施形態の液晶装置１００と同様な画素の配置を有している。そのため、図３４では、液晶装置１００の素子基板１０における図５に相当する３つの断面を図示する。
図３４に示すように、本実施形態の液晶装置における素子基板２１０は、半導体層３０Ｓを挟んで±Ｙ方向に対向する一対の遮光壁７７を備えている。一対の遮光壁７７は、コンタクトホールＣＮＴ７に設けられている。本実施形態の素子基板２１０は、第１実施形態の素子基板１０に対してこの点が異なっている。
コンタクトホールＣＮＴ７内に設けられた一対の遮光壁７７は、第１層間絶縁層１１ａ、ゲート絶縁層１１ｂ、および第２層間絶縁層１１ｃを貫通して、走査線３と電気的に接続される。第４層の中継層２０７は、コンタクトホールＣＮＴ７を介して、第２層間絶縁層１１ｃを貫通して、第２ゲート電極ｇ２と電気的に接続される。中継層２０７は、データ線６と同一材料を含む。つまり、中継層２０７には、データ線６と同様に、上述した金属やその金属化合物を用いる。
これにより、第２ゲート電極ｇ２は、コンタクトホールＣＮＴ７を介して、走査線３と電気的に接続される。すなわち、ＴＦＴ３０のゲート電極３０Ｇと走査線３とは、コンタクトホールＣＮＴ７を介して電気的に接続される。
半導体層３０Ｓの他方のソースドレイン領域ｓ５は、コンタクトホールＣＮＴ３を介して、第２中継層２１７に電気的に接続される。第２中継層２１７には、データ線６および中継層２０７と同様な形成材料を用いる。第２中継層２１７は、第３層間絶縁層１２を貫通するコンタクトホールＣＮＴ９を介して第１中継層２０９と電気的に接続される。
第１中継層２０９には、同じく第５層の容量線８と同様な形成材料が採用される。第１中継層２０９は、上方の第４層間絶縁増１３を貫通する第１コンタクトホールＣＮＴ６を介して、画素電極１５と電気的に接続される。
上述した構成以外の素子基板２１０の構成は、第１実施形態の素子基板１０の構成と同様である。
２．２．液晶装置の製造方法
次に、本実施形態の液晶装置の製造方法について説明する。本実施形態の液晶装置の製造方法は、素子基板２１０の製造方法を含み、素子基板２１０の製造方法に備わる工程以外では公知の技術が採用可能である。また、素子基板２１０の製造方法は、第１実施形態の素子基板１０の製造方法を含む。そのため、以下の説明では、素子基板２１０の製造方法における特有の工程についてのみ述べることとする。なお、以下の製造方法においては、特に断りがない限り公知の技術が採用可能である。
本実施形態の素子基板２１０の製造方法について、図３５Ａから図４７を参照して説明する。図３５Ａ、図３５Ｂ、図３６、図３８、図３９、図４１、図４３、および図４５は、素子基板の製造方法を示す模式断面図である。図３７、図４０、図４２、図４４、図４６、および図４７は、素子基板の製造方法を示す概略平面図である。なお、素子基板２１０の製造方法は、第１実施形態の素子基板１０と類似の工程を有しているため、以下の説明では図６も参照することとする。
まず、図６に示した第１実施形態の工程フローのうち、工程Ｓ１から工程Ｓ６までは、第１実施形態と同様に行う。そして、図３５Ａに示すように、絶縁層１６ｘ上に第２導電層１６ｙをベタ状に設ける。
次に、図３５Ｂに示すように、第２導電層１６ｙ上に第３導電層４ｘをベタ状に設ける。素子基板２１０では、第２ゲート電極ｇ２となる第３導電層４ｘと走査線３とを、コンタクトホールを介して電気的に接続しない。
次に、図３６に示すように、ゲート電極３０Ｇおよび容量素子１６などを設ける。当工程は、第１実施形態の工程Ｓ８に相当する。具体的には、乾式エッチングを用いて、絶縁層１６ｘ、第２導電層１６ｙ、および第３導電層４ｘをパターニングする。
図３７に示すように、ゲート電極３０Ｇは、第２上部容量電極４などとは独立して島状に設けられる。第２上部容量電極４は、±Ｙ方向に延在して設けられる。なお、図示を省略するが、第２ゲート電極ｇ２下方の、第１ゲート電極ｇ１および容量絶縁層１６ｂは、ゲート電極３０Ｇと重ねられて配置されている。また、第１上部容量電極１６ｃは、第２上部容量電極４と重ねられて配置されている。
このとき、第１実施形態と同様にして、ゲート電極３０Ｇおよび第２上部容量電極４以外の領域では、窒化シリコンの絶縁層１６ｘを除去する。すなわち、半導体層３０Ｓ上において、半導体層３０Ｓのゲート電極３０Ｇおよびゲート電極３０Ｇ下方の容量絶縁層１６ｂと重ならない領域では、窒化シリコンが設けられていないことになる。
次に、図３８に示すように、第１実施形態と同様にして、半導体層３０Ｓに一方のソースドレイン領域ｓ１、ＬＤＤ領域ｓ２，ｓ４、チャネル領域ｓ３、および一部の他方のソースドレイン領域ｓ５を設ける。当工程は、第１実施形態の工程Ｓ９に相当する。
次に、第２ゲート電極ｇ２、第２上部容量電極４、および上方に露出したゲート絶縁層１１ｂ上に、第２層間絶縁層１１ｃを設ける。次いで、約１０００℃の不純物活性化アニールを施した後、水素プラズマ処理を実施する。当工程は、第１実施形態の工程Ｓ１０に相当する。
次いで、図３９に示すように、乾式エッチングにより一対のコンタクトホールＣＮＴ７０を含むコンタクトホールＣＮＴ７を設ける。一対のコンタクトホールＣＮＴ７０は、一対の遮光壁７７を設けるための貫通孔である。一対のコンタクトホールＣＮＴ７０は、第１層間絶縁層１１ａ、ゲート絶縁層１１ｂ、および第２層間絶縁層１１ｃを貫通して、走査線３まで到達する。一対のコンタクトホールＣＮＴ７０は、半導体層３０Ｓの一部を挟んで±Ｙ方向に対向して配置される。コンタクトホールＣＮＴ７のうち一対のコンタクトホールＣＮＴ７０以外の部位は、第２層間絶縁層１１ｃを貫通して第２ゲート電極ｇ２まで到達する。
図４０に示すように、コンタクトホールＣＮＴ７は、半導体層３０Ｓを挟んで±Ｙ方向に対向する一対のコンタクトホールＣＮＴ７０を含む。コンタクトホールＣＮＴ７は、一対のコンタクトホールＣＮＴ７０以外の部位が、半導体層３０Ｓと交差して±Ｙ方向に沿って配置されている。
次に、データ線６、中継層２０７、第２中継層２１７を設ける。当工程は、第１実施形態の工程Ｓ１１に相当する。具体的には、図４１に示すように、データ線６、中継層２０７、および第２中継層２１７を設ける際に、コンタクトホールＣＮＴ２，ＣＮＴ３、および一対のコンタクトホールＣＮＴ７０を含むコンタクトホールＣＮＴ７を埋めるようにして設ける。コンタクトホールＣＮＴ７のコンタクトホールＣＮＴ７０には、一対の遮光壁７７が設けられる。
図４２に示すように、データ線６は、±Ｙ方向に延在して設けられ、図示しない他方のソースドレイン領域ｓ５のうち±Ｙ方向に延在する部位と重なる。すなわち、データ線６は、トレンチＴＲおよび容量素子１６と重なるように、±Ｙ方向に延在して設けられる。データ線６には、±Ｘ方向に延在する非開口領域ＣＬと重なる、＋Ｘ方向に突出した部位を有している。該部位にはコンタクトホールＣＮＴ２が設けられる。
中継層２０７は、データ線６と独立した島状に設けられ、コンタクトホールＣＮＴ７を介して走査線３および第２ゲート電極ｇ２と電気的に接続される。中継層２０７は、±Ｘ方向に延在し、図示しない下方の半導体層３０Ｓの一部と重なる本体部と、本体部から±Ｙ方向に突出する突出部と、を有している。
第２中継層２１７は、データ線６および中継層２０７と独立した島状に設けられる。コンタクトホールＣＮＴ３を介して、第２中継層２１７と半導体層３０Ｓの他方のソースドレイン領域ｓ５とが電気的に接続される。
次に、第１実施形態と同様にして、データ線６より上層を形成する。当工程は、第１実施形態の工程Ｓ１２に相当する。まず、データ線６、第２中継層２１７、中継層２０７、および上方に露出した第２層間絶縁層１１ｃ上に、第３層間絶縁層１２をベタ状に設ける。
次いで、図４３および図４４に示すように、乾式エッチングによってコンタクトホールＣＮＴ４，ＣＮＴ９を設ける。コンタクトホールＣＮＴ４は、第３層間絶縁層１２および第２層間絶縁層１１ｃを貫通して、容量素子１６の第２上部容量電極４まで到達する。コンタクトホールＣＮＴ９は、第３層間絶縁層１２を貫通して、第２中継層２１７まで到達する。
次いで、容量線８、第１中継層２０９を設ける。具体的には、図４５および図４６に示すように、容量線８および第１中継層２０９を設ける際に、コンタクトホールＣＮＴ４，ＣＮＴ９を埋めるようにして設ける。
第１中継層２０９は、容量線８とは独立した島状に設けられ、コンタクトホールＣＮＴ９を介して第２中継層２１７と電気的に接続される。第１中継層２０９は、±Ｘ方向に延在し、下方の半導体層３０Ｓの一部と重なる本体部２０９ａと、本体部９ａから±Ｙ方向に突出する突出部２０９ｂと、を有している。
第１中継層２０９は、コンタクトホールＣＮＴ９、第２中継層２１７、およびコンタクトホールＣＮＴ３を介して、半導体層３０Ｓの他方のソースドレイン領域ｓ５と電気的に接続される。
次いで、容量線８、第１中継層２０９、および上方に露出した第３層間絶縁層１２上に、第４層間絶縁層１３をベタ状に設ける。その後、第４層間絶縁層１３にＣＭＰ処理などの平坦化処理を施す。
次いで、乾式エッチングによって、第４層間絶縁層１３を貫通して第１中継層２０９を露出させる貫通孔を設ける。その後、図４７に示すように、第４層間絶縁層１３上に開口領域ＯＰと対応する画素電極１５を設ける。このとき、上記貫通孔を埋めるように第１コンタクトホールＣＮＴ６も設ける。画素電極１５は、第１コンタクトホールＣＮＴ６、第１中継層２０９、コンタクトホールＣＮＴ９、第２中継層２１７、およびコンタクトホールＣＮＴ３を介して、半導体層３０Ｓの他方のソースドレイン領域ｓ５と電気的に接続される。
素子基板２１０の製造方法のうち、以降の工程には公知の技術が採用可能であり、説明を省略する。以上に述べた製造方法により、素子基板２１０および素子基板２１０を備えた液晶装置が製造される。
本実施形態によれば、第１実施形態の効果に加えて以下の効果を得ることができる。
一対の遮光壁７７によってＴＦＴ３０に入射する光が低減され、ＴＦＴ３０に対する遮光性をさらに向上させることができる。また、一対の遮光壁７７を介して、ゲート電極３０Ｇに走査線３と同じ共通電位を付与することができる。
第１実施形態の素子基板１０では、一対のコンタクトホールＣＮＴ１と、コンタクトホールＣＮＴ２，ＣＮＴ３とを別工程で設けていたのに対し、一対のコンタクトホールＣＮＴ１に相当する一対のコンタクトホールＣＮＴ７０と、コンタクトホールＣＮＴ２，ＣＮＴ３などを一工程で設けている。そのため、貫通孔を設けるエッチング工程を削減することが可能となり、製造工程をさらに簡略化することができる。
３．第３実施形態
３．１．電子機器
本実施形態の電子機器について、投射型表示装置を例に挙げ、図４８を参照して説明する。図４８は、第３実施形態に係る電子機器としての投射型表示装置の構成を示す概略図である。
図４８に示すように、本実施形態の電子機器としての投射型表示装置１０００は、光源としてのランプユニット１００１、色分離光学系としてのダイクロイックミラー１０１１，１０１２、電気光学パネルである３個の液晶装置１Ｂ，１Ｇ，１Ｒ、３個の反射ミラー１１１１，１１１２，１１１３、３個のリレーレンズ１１２１，１１２２，１１２３、色合成光学系としてのダイクロイックプリズム１１３０、投射光学系としての投射レンズ１１４０を備えている。
ランプユニット１００１では、例えば、放電型の光源を採用している。光源の方式はこれに限定されず、発光ダイオード、レーザーなどの固体光源を採用してもよい。
ランプユニット１００１から射出された光は、２個のダイクロイックミラー１０１１，１０１２によって、各々異なる波長域の３色の色光に分離する。３色の色光とは、略赤色の光、略緑色の光、略青色の光である。以降の説明において、上記略赤色の光を赤色光Ｒともいい、上記略緑色の光を緑色光Ｇともいい、上記略青色の光を青色光Ｂともいう。
ダイクロイックミラー１０１１は、赤色光Ｒを透過させると共に、赤色光Ｒよりも波長が短い、緑色光Ｇおよび青色光Ｂを反射させる。ダイクロイックミラー１０１１を透過した赤色光Ｒは、反射ミラー１１１１で反射され、液晶装置１Ｒに入射する。ダイクロイックミラー１０１１で反射された緑色光Ｇは、ダイクロイックミラー１０１２によって反射された後、液晶装置１Ｇに入射する。ダイクロイックミラー１０１１で反射された青色光Ｂは、ダイクロイックミラー１０１２を透過して、リレーレンズ系１１２０へ射出される。
リレーレンズ系１１２０は、リレーレンズ１１２１，１１２２，１１２３、反射ミラー１１１２，１１１３を有している。青色光Ｂは、緑色光Ｇや赤色光Ｒと比べて光路が長いため、光束が大きくなりやすい。そのため、リレーレンズ１１２２を用いて光束の拡大を抑えている。リレーレンズ系１１２０に入射した青色光Ｂは、反射ミラー１１１２で反射されると共に、リレーレンズ１１２１によってリレーレンズ１１２２の近傍で収束される。そして、青色光Ｂは、反射ミラー１１１３およびリレーレンズ１１２３を経て、液晶装置１Ｂに入射する。
投射型表示装置１０００における、光変調装置である液晶装置１Ｒ，１Ｇ，１Ｂには、第１実施形態の電気光学装置としての液晶装置１００が適用されている。また、液晶装置１Ｒ，１Ｇ，１Ｂとして、第１実施形態以外の液晶装置を適用してもよい。
液晶装置１Ｒ，１Ｇ，１Ｂのそれぞれは、投射型表示装置１０００の上位回路と電気的に接続される。これにより、赤色光Ｒ、緑色光Ｇ、青色光Ｂの階調レベルを指定する画像信号がそれぞれ外部回路から供給され、上位回路で処理される。これにより、液晶装置１Ｒ，１Ｇ，１Ｂが駆動されて、それぞれの色光が変調される。
液晶装置１Ｒ，１Ｇ，１Ｂによって変調された赤色光Ｒ、緑色光Ｇ、青色光Ｂは、ダイクロイックプリズム１１３０に３方向から入射する。ダイクロイックプリズム１１３０は、入射した赤色光Ｒ、緑色光Ｇ、青色光Ｂを合成する。ダイクロイックプリズム１１３０において、赤色光Ｒおよび青色光Ｂは９０度に反射され、緑色光Ｇは透過する。そのため、赤色光Ｒ、緑色光Ｇ、青色光Ｂは、カラー画像を表示する表示光として合成され、投射レンズ１１４０に向かって射出される。
投射レンズ１１４０は、投射型表示装置１０００の外側を向いて配置されている。表示光は、投射レンズ１１４０を介して拡大されて射出され、投射対象であるスクリーン１２００に投射される。
本実施形態では、電子機器として投射型表示装置１０００を例示したが、本発明の電気光学装置が適用される電子機器はこれに限定されない。例えば、投射型のＨＵＤ（Head-Up Display）、直視型のＨＭＤ（Head Mounted Display）、パーソナルコンピューター、デジタルカメラ、液晶テレビなどの電子機器に適用されてもよい。
以上に述べたように、本実施形態に係る投射型表示装置１０００によれば、以下の効果を得ることができる。
液晶装置１Ｒ，１Ｇ，１Ｂにおいて、画素Ｐの電位保持能力が向上して光リーク電流の発生が抑えられ、表示品質が向上する。それと共に、製造コストが低減された投射型表示装置１０００を提供することができる。
以下に、実施形態から導き出される内容を記載する。
電気光学装置は、第１方向に延在する走査線と、第１方向と交差する第２方向に延在するデータ線と、走査線と重なる位置に、一方のソースドレイン領域およびチャネル領域が第１方向に沿って延在し、データ線と重なる位置に、他方のソースドレイン領域が第２方向に沿って延在する半導体層を有するトランジスターと、データ線と重なる位置において、他方のソースドレイン領域と重なるように設けられた容量電極を有する容量素子と、を備える。
この構成によれば、画素の高開口率化が実現できる。詳しくは、半導体層のうち、一方のソースドレイン領域およびチャネル領域が走査線と重ねられて配置され、他方のソースドレイン領域および容量素子がデータ線と重ねられて配置される。そのため、走査線とデータ線を細線化することで開口率を確保しやすくなり、光利用効率を増大させることができる。また、保持容量を増大させると共に、製造コストを低減することができる。
また、容量素子において、半導体層のうち、延在する他方のソースドレイン領域を下部容量電極とし、該下部容量電極と重ねて、例えば、トランジスターのゲート電極と同一層に容量電極である上部容量電極を配置する。すなわち、トランジスターを構成する層の一部を下部容量電極または上部容量電極として用いることから、製造工程を簡略化することができる。以上により、表示品質の劣化を抑えながら、光利用効率を増大できると共に、製造コストを低減する電気光学装置を提供することができる。。
上記の電気光学装置は、基板を備え、基板は、データ線と重なる位置に凹部を有し、凹部の側面および底面に沿って他方のソースドレイン領域が延在することが好ましい。
この構成によれば、凹部における側面および底面である凹部の内部に容量素子が配置され、容量素子の面積が拡大される。また、容量素子の凹部を深くすることで保持容量を増大させることができる。そのため、容量素子の保持容量をより増大させることができる。
上記の電気光学装置は、凹部内に絶縁層を備え、該絶縁層上に他方のソースドレイン領域が延在することが好ましい。
この構成によれば、凹部内に絶縁層が配置されることから、絶縁層が無い場合と比べて、凹部が広くなり過ぎない。そのため、凹部上に配置されるデータ線などが凹部内に落ち込みにくくなり、データ線の断線などの発生を抑えることができる。
上記の電気光学装置は、トランジスターに対応して設けられた画素電極と、画素電極と第１コンタクトホールを介して電気的に接続された第１中継層と、を備え、第１コンタクトホールは、トランジスターのゲート電極と走査線とを電気的に接続するための第２コンタクトホールと重なることが好ましい。
この構成によれば、第１中継層と第２コンタクトホールとが重なることから、これらが重ならない場合と比べて、電気光学装置における開口率を向上させることができる。
上記の電気光学装置において、トランジスターのゲート絶縁層は、酸化シリコン膜と窒化シリコン膜とから構成され、容量素子の容量絶縁層は、窒化シリコン膜のみから構成されることが好ましい。
この構成によれば、ゲート絶縁層の絶縁性を確保すると共に、容量絶縁層をゲート絶縁層よりも薄くすることが可能となる。すなわち、容量素子の保持容量をさらに増大させることができる。
上記の電気光学装置は、半導体層上において、半導体層のゲート電極および容量電極と重ならない領域では、窒化シリコン膜が設けられていないことが好ましい。
この構成によれば、水素プラズマ処理工程において、半導体層３０Ｓの欠陥が水素で終端され、スイッチング素子の特性が向上する。
上記の電気光学装置は、トランジスターに対応して設けられた画素電極と、画素電極と電気的に接続された第１中継層と、第１中継層と電気的に接続された第２中継層と、を備え、第１中継層および第２中継層は、それぞれ第１方向に延在し、半導体層と重なる本体部と、該本体部から第２方向に突出する突出部と、を有することが好ましい。
この構成によれば、第１中継層および第２中継層の各本体部が半導体層と重なるため、遮光性が向上して、トランジスターにおける光リーク電流の発生を抑制することができる。また、第１中継層および第２中継層の各突出部によって、遮光性を向上させるとともに、コンタクトホールを設けて上層または下層と電気的な接続を確保することができる。
上記の電気光学装置は、容量電極と電気的に接続される容量配線を備え、容量配線および容量電極は、それぞれ第２方向に延在し、データ線と重なる本体部と、該本体部から第１方向に突出し、第１方向に延在する半導体層と重なる突出部と、を有することが好ましい。
この構成によれば、半導体層と重なる突出部によって、トランジスターに入射する光が低減され、トランジスターに対する遮光性を向上させることができる。
上記の電気光学装置において、容量配線は、突出部と反対側に突出し、半導体層と隣り合う他の半導体層と重なる他の突出部を有することが好ましい。
この構成によれば、他の突出部によって、他の半導体層のトランジスターに入射する光が低減され、トランジスターに対する遮光性をさらに向上させることができる。また、データ線や走査線の電位変動による影響を、定電位が印加される容量配線と容量配線の突出部とで電気的にシールドすることが可能になり、表示品位の劣化を防ぐことができる。
上記の電気光学装置は、第２方向に対向すると共に半導体層を挟んで設けられた一対の遮光壁を備え、一対の遮光壁は、データ線と同一材料を含むことが好ましい。
この構成によれば、一対の遮光壁によってトランジスターに入射する光が低減され、トランジスターに対する遮光性をさらに向上させることができる。
上記の電気光学装置において、トランジスターのゲート電極と走査線とは、遮光壁を介して電気的に接続されることが好ましい。
この構成によれば、走査線に印加される電位と同じ電位をゲート電極に付与することができる。
電子機器は、上記の電気光学装置を備える。
この構成によれば、搭載される電気光学装置の表示品質が向上すると共に、製造コストが低減された電子機器を提供することができる。
３…走査線、４…第２上部容量電極、４ａ，７ａ，８ａ，９ａ，２０９ａ…本体部、４ｂ，７ｂ，９ｂ，２０９ｂ…突出部、６…データ線、７，２１７…第２中継層、８…容量配線としての容量線、８ｂ…容量配線の突出部、８ｃ…容量配線の他の突出部、９，２０９…第１中継層、１０，２１０…素子基板、１１ａ…絶縁層としての第１層間絶縁層、１１ｂ…ゲート絶縁層、１５…画素電極、１６…容量素子、１６ｂ…容量絶縁層、１６ｃ…第１上部容量電極、３０…トランジスターとしてのＴＦＴ、３０Ｇ…ゲート電極、３０Ｓ…半導体層、７７…一対の遮光壁、１００…電気光学装置としての液晶装置、１０００…投射型表示装置、ＣＮＴ１…第２コンタクトホール、ＣＮＴ６…第１コンタクトホール、ｓ１…一方のソースドレイン領域、ｓ２，ｓ３…ＬＤＤ領域、ｓ４…チャネル領域、ｓ５…他方のソースドレイン領域、ＴＲ…凹部としてのトレンチ。

Claims (10)

  1. 第１方向に延在する走査線と、
    前記第１方向と交差する第２方向に延在するデータ線と、
    前記走査線と重なる位置に、一方のソースドレイン領域およびチャネル領域が前記第１方向に沿って延在し、前記データ線と重なる位置に、他方のソースドレイン領域が前記第２方向に沿って延在する半導体層と、前記チャネル領域に対向して設けられたゲート電極と、を有するトランジスターと、
    前記データ線と重なる位置において、前記他方のソースドレイン領域と重なるように設けられた容量電極を有する容量素子と、を備え、
    前記トランジスターのゲート絶縁層は、酸化シリコン膜と窒化シリコン膜とから構成され、
    前記容量素子の容量絶縁層は、窒化シリコン膜のみから構成されており、前記半導体層上において、前記半導体層の前記ゲート電極および前記容量電極と重ならない領域では、窒化シリコン膜が設けられていない、電気光学装置。
  2. 基板を備え、
    前記基板は、前記データ線と重なる位置に凹部を有し、
    前記凹部の側面および底面に沿って前記他方のソースドレイン領域が延在する、請求項１に記載の電気光学装置。
  3. 前記凹部内に絶縁層を備え、該絶縁層上に前記他方のソースドレイン領域が延在する、
    請求項２に記載の電気光学装置。
  4. 前記トランジスターに対応して設けられた画素電極と、前記画素電極と第１コンタクトホールを介して電気的に接続された第１中継層と、を備え、
    前記第１コンタクトホールは、前記トランジスターのゲート電極と前記走査線とを電気的に接続するための第２コンタクトホールと重なる、請求項１から請求項３のいずれか１項に記載の電気光学装置。
  5. 第１方向に延在する走査線と、
    前記第１方向と交差する第２方向に延在するデータ線と、
    前記走査線と重なる位置に、一方のソースドレイン領域およびチャネル領域が前記第１方向に沿って延在し、前記データ線と重なる位置に、他方のソースドレイン領域が前記第２方向に沿って延在する半導体層を有するトランジスターと、
    前記データ線と重なる位置において、前記他方のソースドレイン領域と重なるように設けられた容量電極を有する容量素子と、
    前記容量電極と電気的に接続される容量配線と、
    前記トランジスターに対応して設けられた画素電極と、
    前記画素電極と電気的に接続された第１中継層と、
    前記第１中継層と電気的に接続された第２中継層と、を備え、
    前記第１中継層および前記第２中継層は、それぞれ前記第１方向に延在し、前記半導体層と重なる本体部と、当該本体部から前記第２方向に突出する突出部と、を有し、
    前記容量配線および前記容量電極は、それぞれ前記第２方向に延在し、前記データ線と重なる本体部と、当該本体部から前記第１方向に突出し、前記第１方向に延在する前記半導体層と重なる突出部と、を有する、
    電気光学装置。
  6. 前記容量配線は、前記突出部と反対側に突出し、前記半導体層と隣り合う他の半導体層と重なる他の突出部を有する、請求項５に記載の電気光学装置。
  7. 前記第２方向に対向すると共に前記半導体層を挟んで設けられた一対の遮光壁を備え、
    前記一対の遮光壁は、前記データ線と同一材料を含む、請求項１から請求項４のいずれか１項に記載の電気光学装置。
  8. 前記トランジスターの前記ゲート電極と前記走査線とは、前記遮光壁を介して電気的に接続される、請求項７に記載の電気光学装置。
  9. 前記第２方向に対向すると共に前記半導体層を挟んで設けられ、前記データ線と同一材料を含む一対の遮光壁を備え、
    前記トランジスターのゲート電極と前記走査線とは、前記遮光壁を介して電気的に接続される、請求項５に記載の電気光学装置。
  10. 請求項１から請求項９のいずれか１項に記載の電気光学装置を備えた電子機器。
JP2019191773A 2019-10-21 2019-10-21 電気光学装置および電子機器 Active JP7352826B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2019191773A JP7352826B2 (ja) 2019-10-21 2019-10-21 電気光学装置および電子機器
US17/075,137 US11598997B2 (en) 2019-10-21 2020-10-20 Electro-optical device and electronic apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019191773A JP7352826B2 (ja) 2019-10-21 2019-10-21 電気光学装置および電子機器

Publications (2)

Publication Number Publication Date
JP2021067766A JP2021067766A (ja) 2021-04-30
JP7352826B2 true JP7352826B2 (ja) 2023-09-29

Family

ID=75491061

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019191773A Active JP7352826B2 (ja) 2019-10-21 2019-10-21 電気光学装置および電子機器

Country Status (2)

Country Link
US (1) US11598997B2 (ja)
JP (1) JP7352826B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2022127792A (ja) * 2021-02-22 2022-09-01 セイコーエプソン株式会社 電気光学装置、及び電子機器
JP2022139567A (ja) * 2021-03-12 2022-09-26 セイコーエプソン株式会社 電気光学装置および電子機器

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001133809A (ja) 1999-11-01 2001-05-18 Toshiba Corp 液晶表示装置及び液晶表示装置の製造方法
JP2001144301A (ja) 1999-08-31 2001-05-25 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP2003229578A (ja) 2001-06-01 2003-08-15 Semiconductor Energy Lab Co Ltd 半導体装置、表示装置およびその作製方法
JP2006171136A (ja) 2004-12-14 2006-06-29 Sony Corp 薄膜半導体装置および液晶パネル
JP2006253173A (ja) 2005-03-08 2006-09-21 Sanyo Epson Imaging Devices Corp 電気光学装置、その製造方法、及び電子機器
JP2007114352A (ja) 2005-10-19 2007-05-10 Sony Corp 電気光学装置
JP2002217150A5 (ja) 2001-01-23 2008-02-28 基板の作製方法及び表示装置の作製方法
US20100051959A1 (en) 2007-08-24 2010-03-04 Hiroyuki Moriwaki Circuit board and display device

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0561071A (ja) * 1991-09-04 1993-03-12 Sony Corp 液晶表示装置
JPH0667207A (ja) * 1992-08-20 1994-03-11 Seiko Epson Corp 液晶表示装置
JPH0667027A (ja) 1992-08-21 1994-03-11 Fujitsu Ltd 面照明装置
JP3744227B2 (ja) 1998-09-24 2006-02-08 セイコーエプソン株式会社 電気光学装置及びその製造方法並びに電子機器
JP3464944B2 (ja) * 1999-07-02 2003-11-10 シャープ株式会社 薄膜トランジスタ基板、その製造方法および液晶表示装置
JP2001066631A (ja) * 1999-08-25 2001-03-16 Sony Corp 液晶表示装置およびその製造方法
JP3463007B2 (ja) 1999-08-26 2003-11-05 シャープ株式会社 液晶表示装置
JP4738602B2 (ja) 2001-01-23 2011-08-03 株式会社半導体エネルギー研究所 基板の作製方法及び表示装置の作製方法
JP4702067B2 (ja) 2006-01-16 2011-06-15 セイコーエプソン株式会社 電気光学装置、電子機器及びプロジェクタ
CN101889302B (zh) * 2007-12-11 2012-08-22 夏普株式会社 薄膜晶体管阵列基板和具备它的显示面板以及薄膜晶体管阵列基板的制造方法
JP2012078624A (ja) 2010-10-04 2012-04-19 Seiko Epson Corp 電気光学装置、電子機器
KR101922177B1 (ko) * 2012-04-17 2019-02-14 삼성디스플레이 주식회사 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조방법
KR102458907B1 (ko) * 2015-12-29 2022-10-25 엘지디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001144301A (ja) 1999-08-31 2001-05-25 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP2001133809A (ja) 1999-11-01 2001-05-18 Toshiba Corp 液晶表示装置及び液晶表示装置の製造方法
JP2002217150A5 (ja) 2001-01-23 2008-02-28 基板の作製方法及び表示装置の作製方法
JP2003229578A (ja) 2001-06-01 2003-08-15 Semiconductor Energy Lab Co Ltd 半導体装置、表示装置およびその作製方法
JP2006171136A (ja) 2004-12-14 2006-06-29 Sony Corp 薄膜半導体装置および液晶パネル
JP2006253173A (ja) 2005-03-08 2006-09-21 Sanyo Epson Imaging Devices Corp 電気光学装置、その製造方法、及び電子機器
JP2007114352A (ja) 2005-10-19 2007-05-10 Sony Corp 電気光学装置
US20100051959A1 (en) 2007-08-24 2010-03-04 Hiroyuki Moriwaki Circuit board and display device

Also Published As

Publication number Publication date
US11598997B2 (en) 2023-03-07
JP2021067766A (ja) 2021-04-30
US20210116766A1 (en) 2021-04-22

Similar Documents

Publication Publication Date Title
JP3731447B2 (ja) 電気光学装置及びその製造方法
US10859882B2 (en) Electro-optical device and electronic apparatus
KR100429369B1 (ko) 박막트랜지스터로 향하는 광선을 차광막으로 차단하는 투과액정패널, 이 투과액정패널을 구비한 화상표시장치, 및 이 투과액정패널의 제조방법
JP4599655B2 (ja) 電気光学装置及びプロジェクタ
JP7352826B2 (ja) 電気光学装置および電子機器
JP6696539B2 (ja) 電気光学装置、電子機器
JP2002158360A (ja) 電気光学装置及びその製造方法
US7764325B2 (en) Electro-optical device, method of producing the same, and electronic apparatus
JP2000275680A (ja) 反射型液晶表示装置及びそれを用いた表示パネル
JP3979010B2 (ja) 電気光学装置及びプロジェクタ
JP2020177126A (ja) 電気光学装置、電気光学装置の製造方法および電子機器
JP2005338876A (ja) 電気光学装置
US11740522B2 (en) Electro-optical device and electronic apparatus
US11609468B2 (en) Electro-optical device and electronic apparatus
JP4147747B2 (ja) 電気光学装置及びプロジェクタ
JP2020204690A (ja) 電気光学装置、および電子機器
US11429000B2 (en) Electro-optical device and electronic apparatus
JP2021068774A (ja) 半導体装置の製造方法
JP2004317728A (ja) アライメントマーク付き基板及びその製造方法並びに電気光学装置用基板及び電気光学装置
JP7119564B2 (ja) 電気光学装置、電子機器
JP7409236B2 (ja) 電気光学装置、及び電子機器
JP2014153384A (ja) 電気光学装置、電気光学装置の製造方法、及び電子機器
JP2021012328A (ja) 電気光学装置、および電子機器
JP7207168B2 (ja) 半導体装置の製造方法
JP2023144371A (ja) 電気光学装置、電子機器、および電気光学装置の製造方法

Legal Events

Date Code Title Description
RD07 Notification of extinguishment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7427

Effective date: 20200817

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20210914

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20211101

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220905

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230222

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230404

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230410

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230725

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230802

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230817

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230830

R150 Certificate of patent or registration of utility model

Ref document number: 7352826

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150