JP7334674B2 - スイッチの駆動回路 - Google Patents

Description

本発明は、スイッチの駆動回路に関する。

この種の駆動回路としては、例えば特許文献１，２に見られるように、Ｄｅｓａｔ方式によりスイッチ（例えばＩＧＢＴ）を短絡電流から保護するものが知られている。この駆動回路は、スイッチの高電位側端子にカソードが接続されたダイオードと、ダイオードのアノードとスイッチの低電位側端子とを接続するコンデンサと、ダイオードのアノードが接続された短絡検出用端子とを備えている。

特開２０１７－１７８７０号公報 国際公開第２０１７／１０４０７７号

Ｄｅｓａｔ方式の駆動回路においては、上述したダイオードやコンデンサ等、短絡検出のための専用素子が必要になったり、短絡検出用端子が必要になったりする。専用素子や短絡検出用端子は、短絡が発生していない場合におけるスイッチの駆動に用いられないため、専用素子及び短絡検出用端子を極力削減することが望まれる。

本発明は、短絡検出用の専用素子及び短絡検出用端子を極力削減できるスイッチの駆動回路を提供することを主たる目的とする。

本発明は、スイッチを駆動するスイッチの駆動回路において、
前記スイッチに対するオン指令がなされている期間において、前記スイッチのゲート電圧又は前記スイッチのゲートの充電電流に基づいて、前記スイッチのミラー期間に移行したか否かを判定する判定部と、
前記オン指令がなされてから、前記スイッチのゲート電圧が、該ゲート電圧の上限値よりも低くてかつ前記スイッチのミラー電圧よりも高い判定電圧に到達するまでの期間において、前記判定部によりミラー期間に移行したと判定されない場合、前記スイッチをオフ状態に切り替えるオフ切替部と、を備える。

スイッチに対するオン指令がなされることにより、スイッチのゲートに充電電流が供給される。この場合において、スイッチに短絡電流が流れていないとき、スイッチのゲート電圧がミラー電圧に維持されるミラー期間が出現する。これに対し、スイッチに短絡電流が流れ始めているとき、短絡電流がスイッチの帰還容量を介してゲートに影響を及ぼすため、ミラー期間は出現せず、ゲート電圧がその上限値に向かって上昇し続ける。

この点に鑑み、本発明では、スイッチに対するオン指令がなされている期間において、スイッチのゲート電圧又はスイッチのゲートの充電電流に基づいて、スイッチのミラー期間に移行したか否かが判定される。そして、オン指令がなされてから、ゲート電圧が判定電圧に到達するまでの期間において、ミラー期間に移行したと判定されない場合、スイッチがオフ状態に切り替えられる。判定電圧は、スイッチのゲート電圧の上限値よりも低くてかつミラー電圧よりも高い値である。

本発明によれば、Ｄｅｓａｔ方式で用いられるダイオード及びコンデンサ等の専用素子及び短絡検出用端子が不要となる。このため、短絡検出用の専用素子及び短絡検出用端子を極力削減することができる。

第１実施形態に係る制御システムの全体構成を示す図。 駆動回路を示す図。 短絡保護処理を示すフローチャート。 短絡保護処理を示すタイムチャート。 第２実施形態に係る駆動回路を示す図。 微分回路を示す図。 駆動回路の動作を示すタイムチャート。 第３実施形態に係る駆動回路を示す図。 電圧バッファ部を示す図。 駆動回路の動作を示すタイムチャート。 第３実施形態の変形例に係る電圧バッファ部を示す図。 第４実施形態に係る駆動回路を示す図。 駆動回路の動作を示すタイムチャート。 第５実施形態に係る駆動回路を示す図。 短絡保護処理の手順を示すフローチャート。 駆動回路の動作を示すタイムチャート。

＜第１実施形態＞
以下、本発明に係る駆動回路を具体化した第１実施形態について、図面を参照しつつ説明する。

図１に示すように、制御システムは、回転電機１０と、インバータとを備えている。インバータは、スイッチングデバイス部２０と、回転電機１０を制御対象とする制御部３０とを備えている。本実施形態において、回転電機１０は、星形結線された３相の巻線１１を備えている。本実施形態の制御システムは、車両に搭載されている。回転電機１０のロータは、車両の駆動輪と動力伝達が可能なように接続されている。回転電機１０は、例えば同期機である。

回転電機１０は、スイッチングデバイス部２０を介して、直流電源２１に接続されている。本実施形態において、直流電源２１は２次電池である。なお、スイッチングデバイス部２０は、平滑コンデンサ２２を備えている。

スイッチングデバイス部２０は、Ｕ，Ｖ，Ｗ相それぞれについて、上，下アームスイッチＳＷの直列接続体を備えている。本実施形態において、各スイッチＳＷはＩＧＢＴである。各スイッチＳＷには、フリーホイールダイオードが逆並列接続されている。本実施形態の各スイッチＳＷにおいて、高電位側端子がコレクタであり、低電位側端子がエミッタである。

各相において、上アームスイッチＳＷのエミッタと下アームスイッチＳＷのコレクタとの接続点には、巻線１１の第１端が接続されている。各相の巻線１１の第２端は、中性点で接続されている。

制御部３０は、回転電機１０の制御量を指令値に制御すべく、スイッチングデバイス部２０の各スイッチＳＷを駆動する。制御量は、例えばトルクである。制御部３０は、デッドタイムを挟みつつ上，下アームスイッチＳＷを交互にオン状態とすべく、上，下アームスイッチＳＷに対応する駆動信号ＩＮを、上，下アームスイッチＳＷに対して個別に設けられた駆動回路Ｄｒに出力する。駆動信号ＩＮは、スイッチのオン状態への切り替えを指示するオン指令と、オフ状態への切り替えを指示するオフ指令とのいずれかをとる。

続いて、図２を用いて、駆動回路Ｄｒについて説明する。本実施形態の上，下アームの各駆動回路Ｄｒは、基本的には同じ構成である。

駆動回路Ｄｒは、定電圧電源４０、充電スイッチ４１及び充電抵抗体４２を備えている。本実施形態の充電スイッチ４１はＰチャネルＭＯＳＦＥＴである。定電圧電源４０には、充電スイッチ４１及び充電抵抗体４２を介して、駆動回路Ｄｒのゲート用端子Ｔｇが接続されている。ゲート用端子Ｔｇには、スイッチＳＷのゲートが接続されている。定電圧電源４０の出力電圧Ｖｃｃ（例えば１５Ｖ）は、スイッチＳＷのゲートに供給される電源電圧となり、スイッチＳＷのゲート電圧の上限値に相当する。

駆動回路Ｄｒは、放電抵抗体４３及び放電スイッチ４４を備えている。本実施形態の放電スイッチ４４はＮチャネルＭＯＳＦＥＴである。ゲート用端子Ｔｇには、放電抵抗体４３及び放電スイッチ４４を介して、グランド部としてのスイッチＳＷのエミッタが接続されている。

駆動回路Ｄｒは、駆動部５０を備えている。駆動部５０は、制御部３０から出力された駆動信号ＩＮを取得する。駆動部５０は、取得した駆動信号ＩＮがオン指令である場合、充電処理を行う。充電処理は、充電スイッチ４１をオン状態にして、かつ、放電スイッチ４４をオフ状態にする処理である。充電処理によれば、スイッチＳＷのゲート電圧が閾値電圧Ｖｔｈ以上となり、スイッチＳＷがオン状態に切り替えられる。

駆動部５０は、取得した駆動信号ＩＮがオフ指令である場合、放電処理を行う。放電処理は、充電スイッチ４１をオフ状態にして、かつ、放電スイッチ４４をオン状態にする処理である。放電処理によれば、スイッチＳＷのゲート電圧が閾値電圧Ｖｔｈ未満となり、スイッチＳＷがオフ状態に切り替えられる。

なお、駆動部５０が提供する機能は、例えば、実体的なメモリ装置に記録されたソフトウェア及びそれを実行するコンピュータ、ハードウェア、又はそれらの組み合わせによって提供することができる。

駆動回路Ｄｒは、ミラー移行判定部４９、電圧検出部５１及び判定器５２を備えている。ミラー移行判定部４９は、スイッチＳＷのゲート電圧を検出し、検出したゲート電圧に基づいて、ミラー期間に移行したか否かを判定する。ミラー移行判定部４９は、例えば、駆動信号ＩＮがオン指令に切り替えられた後、検出したゲート電圧が一定電圧に維持される期間が出現したと判定した場合にミラー期間に移行したと判定すればよい。ミラー移行判定部４９は、判定結果を判定器５２に出力する。

電圧検出部５１は、スイッチＳＷのゲート電圧を検出し、検出したゲート電圧Ｖｇｒを判定器５２に出力する。

判定器５２は、駆動信号ＩＮがオン指令に切り替わってゲート電圧Ｖｇｒが上昇し始めた後、ゲート電圧Ｖｇｒが判定電圧Ｖｓｃに到達するまでに、ミラー移行判定部４９からミラー期間に移行したとの判定結果が入力されなければ、駆動部５０に対してスイッチＳＷのオフ状態への切り替えを指示する。判定電圧Ｖｓｃは、スイッチＳＷのミラー電圧ＶＭよりも高くて、かつ、定電圧電源４０の出力電圧Ｖｃｃよりも低い値（例えば１２Ｖ）に設定されている。駆動部５０は、判定器５２からオフ状態への切り替え指示が入力された場合、駆動信号ＩＮがオン指令であっても、放電処理によりスイッチＳＷをオフ状態に切り替える。

一方、判定器５２は、ゲート電圧Ｖｇｒが上昇し始めた後、ゲート電圧Ｖｇｒが判定電圧Ｖｓｃに到達するまでに、ミラー移行判定部４９からミラー期間に移行したとの判定結果が入力された場合、駆動部５０に対してスイッチＳＷのオフ状態への切り替えを指示しない。

なお、本実施形態において、ミラー移行判定部４９が「判定部」に相当し、駆動部５０及び判定器５２が「オフ切替部」に相当する。

上述したスイッチＳＷの短絡保護処理は、スイッチＳＷに短絡電流が流れていない場合にはミラー期間が出現するのに対し、スイッチＳＷに短絡電流が流れ始めている場合にはミラー期間が出現しないことに鑑みた処理である。この処理により、ＴＹＰＥ１の短絡に適切に対処することができる。ＴＹＰＥ１の短絡とは、上，下アームスイッチのうち一方がショート故障する状況下において、他方がオフ状態からオン状態に切り替えられることにより上，下アームスイッチの双方がオン状態とされる上下アーム短絡のことである。

図３に、短絡保護処理のうち判定器５２により実行される処理の手順を示す。

ステップＳ１０では、電圧検出部５１により検出されたゲート電圧Ｖｇｒが上昇し始めたか否かを判定する。

ステップＳ１０において肯定判定した場合には、ステップＳ１１に進み、ミラー期間に移行したとの判定結果がミラー移行判定部４９から通知されたか否かを判定する。

ステップＳ１１において通知されたと判定した場合には、ステップＳ１２に進み、短絡判定を無効化する。この場合、駆動部５０に対してスイッチＳＷのオフ状態への切り替えを指示しない。

ステップＳ１１において否定判定した場合には、ステップＳ１３に進み、検出されたゲート電圧Ｖｇｒが判定電圧Ｖｓｃに到達したか否かを判定する。ゲート電圧Ｖｇｒが判定電圧Ｖｓｃに到達していないと判定した場合には、ステップＳ１１に移行する。

一方、ゲート電圧Ｖｇｒが判定電圧Ｖｓｃに到達したと判定した場合には、ステップＳ１４に進み、ＴＹＰＥ１の短絡が発生したと判定する。そして、ステップＳ１５において、駆動部５０に対してスイッチＳＷのオフ状態への切り替えを指示する。

なお、スイッチＳＷに短絡電流が流れる現象は、上下アーム短絡に限らず、例えば、相間短絡や地絡によっても発生し得る。

図４を用いて、短絡保護処理について説明する。図４（ａ）は駆動信号ＩＮの推移を示し、図４（ｂ）は上下アーム短絡が発生していない正常時におけるスイッチＳＷのゲート電圧Ｖｇｅの推移を示し、図４（ｃ）はＴＹＰＥ１の短絡が発生する場合におけるスイッチＳＷのゲート電圧Ｖｇｅの推移を示す。図４（ｄ）は判定器５２の判定結果の推移を示す。

まず、図４（ａ），（ｂ），（ｄ）を用いて、正常時における処理について説明する。

時刻ｔ１において、駆動信号ＩＮがオン指令に切り替えられる。このため、充電処理が開始され、ゲート電圧Ｖｇｅが０から上昇し始める。

その後時刻ｔ２において、ゲート電圧Ｖｇｅがミラー電圧ＶＭに到達する。その後、時刻ｔ３においてミラー期間が終了し、ゲート電圧Ｖｇｅが再度上昇し始める。時刻ｔ３の後、電圧検出部５１により検出されたゲート電圧Ｖｇｒが判定電圧Ｖｓｃに到達するものの、判定器５２により短絡が発生したと判定されていないため、判定器５２から駆動部５０に対してスイッチＳＷのオフ状態への切り替え指示がなされない。なお、その後時刻ｔ６において、ゲート電圧Ｖｇｅが定電圧電源４０の出力電圧Ｖｃｃに到達する。

続いて、図４（ａ），（ｃ），（ｄ）を用いて、ＴＹＰＥ１の短絡が発生する場合における処理について説明する。なお、以降の説明では、上，下アームスイッチのうち、ショート故障が発生しているスイッチを対向アームスイッチと称し、ショート故障が発生していないスイッチを自アームスイッチと称すことがある。

時刻ｔ１において、自アームスイッチに対応する駆動信号ＩＮがオン指令に切り替えられるため、自アームスイッチのゲート電圧Ｖｇｅが０から上昇し始める。自アームスイッチがオン状態に切り替えられることにより、ＴＹＰＥ１の短絡が発生する。この場合、自アームスイッチのミラー期間が出現せず、自アームスイッチのゲート電圧Ｖｇｅは単調増加し続ける。これにより、判定器５２によりミラー期間に移行したと判定されることなく、時刻ｔ４において、電圧検出部５１により検出されたゲート電圧Ｖｇｒが判定電圧Ｖｓｃに到達し、判定器５２により短絡が発生したと判定される。その結果、判定器５２から駆動部５０へとスイッチＳＷのオフ状態への切り替えが指示され、自アームスイッチがオフ状態に切り替えられる。なお、その後時刻ｔ５において、ゲート電圧Ｖｇｅが定電圧電源４０の出力電圧Ｖｃｃに到達する。

以上説明した本実施形態によれば、以下の効果が得られるようになる。

駆動信号ＩＮがオン指令とされている期間において、ゲート電圧の検出値に基づいて、ミラー期間に移行したか否かが判定される。そして、オン指令に切り替えられてから、ゲート電圧Ｖｇｒが判定電圧Ｖｓｃに到達するまでの期間において、ミラー期間に移行したと判定されない場合、オン指令がなされているときであってもスイッチＳＷをオフ状態に切り替える。これにより、Ｄｅｓａｔ方式で用いられるダイオード及びコンデンサや、センス電流方式で用いられるセンス抵抗体等の専用素子が不要となる。また、駆動回路Ｄｒの短絡検出用端子が不要となり、回転電機の制御量を指令値に制御する通常駆動においてスイッチＳＷのオンオフに用いられるゲート用端子Ｔｇを短絡検出に流用できる。このため、短絡検出用の専用素子及び短絡検出用端子を削減することができる。

＜第２実施形態＞
以下、第２実施形態について、第１実施形態との相違点を中心に図面を参照しつつ説明する。本実施形態では、ミラー期間に移行したか否かの判定方法を変更する。

図５に、本実施形態に係る駆動回路Ｄｒを示す。なお、図５において、先の図２に示した構成と同一の構成については、便宜上、同一の符号を付している。

駆動回路Ｄｒは、ミラー移行判定部４９に代えて、微分回路５３を備えている。微分回路５３は、スイッチＳＷのゲート電圧を入力電圧Ｖｉｎとして検出し、検出した入力電圧Ｖｉｎの時間微分値を出力電圧Ｖｏｕｔとして判定器５２に出力する。微分回路５３は、例えば図６に示すように、オペアンプ５３ａ、コンデンサ５３ｂ、抵抗体５３ｃ及び基準電圧源５３ｄを備えるものを用いることができる。図６のＶｂは、基準電圧源５３ｄの出力電圧（以下、規定電圧）を示す。

駆動信号ＩＮがオン指令に切り替えられた後、スイッチＳＷのゲート電圧がミラー電圧ＶＭになるまでは、入力電圧Ｖｉｎが正の変化をするため、微分回路５３の出力電圧ＶｏｕｔがＬとなる。一方、ミラー期間においては、入力電圧Ｖｉｎがミラー電圧ＶＭに維持されるため、「Ｖｏｕｔ＝Ｖｂ」となる。つまり、微分回路５３の出力電圧ＶｏｕｔがＨとなる。以上から、微分回路５３の出力電圧ＶｏｕｔがＨになることを検出することにより、ミラー期間に移行したことを検出できる。

判定器５２は、駆動信号ＩＮがオン指令に切り替わって検出したゲート電圧Ｖｇｒが上昇し始めた後、ゲート電圧Ｖｇｒが判定電圧Ｖｓｃに到達するまでに、微分回路５３の出力電圧ＶｏｕｔがＨになったと判定しなければ、駆動部５０に対してスイッチＳＷのオフ状態への切り替えを指示する。

なお、本実施形態において、微分回路５３が「微分値算出部」に相当し、判定器５２が「判定部」に相当し、駆動部５０及び判定器５２が「オフ切替部」に相当する。

図７を用いて、正常時における駆動回路Ｄｒの動作について説明する。図７（ｃ）は微分回路５３の出力電圧Ｖｏｕｔの推移を示し、図７（ａ），（ｂ）は、先の図４（ａ），（ｂ）に対応している。

時刻ｔ１において駆動信号ＩＮがオン指令に切り替えられるため、ゲート電圧Ｖｇｅが上昇し始める。時刻ｔ１から、ゲート電圧Ｖｇｅがミラー電圧ＶＭに到達する時刻ｔ２までの期間においては、微分回路５３の出力電圧ＶｏｕｔがＬに維持される。

ミラー期間となる時刻ｔ２～ｔ３までにおいては、微分回路５３の出力電圧ＶｏｕｔがＨに維持される。その後、ゲート電圧Ｖｇｅが再度上昇し始める時刻ｔ３から、ゲート電圧Ｖｇｅが定電圧電源４０の出力電圧Ｖｃｃに到達するまでの期間においては、微分回路５３の出力電圧ＶｏｕｔがＬに維持される。時刻ｔ３の後、電圧検出部５１により検出されたゲート電圧Ｖｇｒが判定電圧Ｖｓｃに到達するものの、微分回路５３の出力電圧ＶｏｕｔがＨになっていたため、判定器５２において短絡判定が無効化される。その結果、判定器５２から駆動部５０へとスイッチＳＷのオフ状態への切り替えが指示されない。

以上説明した本実施形態によれば、第１実施形態と同様の効果を奏することができる。

＜第３実施形態＞
以下、第３実施形態について、第１実施形態との相違点を中心に図面を参照しつつ説明する。本実施形態では、図８に示す駆動回路Ｄｒが用いられる。なお、図８において、先の図２に示した構成と同一の構成については、便宜上、同一の符号を付している。

駆動回路Ｄｒは、基準電圧生成部６０を備えている。基準電圧生成部６０は、定電圧電源６１、充電スイッチ６２、充電抵抗体６３及びコンデンサ６６を備えている。本実施形態の充電スイッチ６２はＰチャネルＭＯＳＦＥＴである。図８において、Ｖｃｃは定電圧電源６１の出力電圧を示し、Ｃｒｅｆはコンデンサ６６の静電容量を示す。定電圧電源６１には、充電スイッチ６２を介してコンデンサ６６の第１端が接続されている。コンデンサ６６の第２端には、スイッチＳＷのエミッタが接続されている。

基準電圧生成部６０は、放電抵抗体６４及び放電スイッチ６５を備えている。本実施形態の放電スイッチ６５はＮチャネルＭＯＳＦＥＴである。コンデンサ６６の第１端には、放電抵抗体６４及び放電スイッチ６５を介して、スイッチＳＷのエミッタが接続されている。基準電圧生成部６０は、コンデンサ６６の端子間電圧を基準電圧Ｖｒｅｆとして出力する。

駆動回路Ｄｒは、電圧バッファ部７０を備えている。電圧バッファ部７０は、基準電圧生成部６０からの基準電圧Ｖｒｅｆを電圧バッファリングする。本実施形態の電圧バッファ部７０は、図９に示すようにオペアンプを備える回路である。

駆動回路Ｄｒは、検出用抵抗体７１を備えている。電圧バッファ部７０の出力端子には、検出用抵抗体７１を介してゲート用端子Ｔｇが接続されている。

本実施形態において、駆動部５０が行う充電処理は、充電スイッチ６２がオン状態にされ、かつ、放電スイッチ６５がオフ状態にされる処理である。充電スイッチ６２がオン状態にされる期間において、基準電圧Ｖｒｅｆは、０から定電圧電源６１の出力電圧Ｖｃｃに向かって、充電抵抗体６３の抵抗値及びコンデンサ６６の静電容量Ｃｒｅｆにより定まる時定数τで単調増加する。

また、本実施形態の放電処理は、充電スイッチ６２がオフ状態にされ、かつ、放電スイッチ６５がオン状態にされる処理である。放電スイッチ６５がオン状態にされる期間において、基準電圧Ｖｒｅｆは、定電圧電源６１の出力電圧Ｖｃｃから０に向かって、放電抵抗体６４の抵抗値及びコンデンサ６６の静電容量Ｃｒｅｆにより定まる時定数で単調減少する。

駆動回路Ｄｒは、差電圧検出部７４と、電圧検出部５１と、判定器５２とを備えている。差電圧検出部７４は、検出用抵抗体７１の端子間電圧ΔＶｄを検出し、検出した端子間電圧ΔＶｄを判定器５２に出力する。端子間電圧ΔＶｄは、基準電圧Ｖｒｅｆとゲート電圧Ｖｇｅとの差である。

充電スイッチ６２がオン状態に切り替えられた後、ゲート電圧Ｖｇｅが上昇してミラー電圧ＶＭになるまでは、電圧バッファ部７０によりゲート電圧Ｖｇｅが基準電圧Ｖｒｅｆに制御される。このため、差電圧検出部７４により検出される端子間電圧ΔＶｄは０に維持される。その後、ゲート電圧Ｖｇｅがミラー電圧ＶＭに維持される期間においては、ゲート電圧Ｖｇｅに対する基準電圧Ｖｒｅｆの乖離が時間経過とともに大きくなる。その結果、差電圧検出部７４により検出される端子間電圧ΔＶｄは、時間経過とともに大きくなる。

判定器５２は、駆動信号ＩＮがオン指令に切り替えられた後、差電圧検出部７４により検出された端子間電圧ΔＶｄが判定閾値Ｖαになるタイミングをミラー期間の移行タイミングとして判定する。

判定器５２は、駆動信号ＩＮがオン指令に切り替わって検出したゲート電圧Ｖｇｒが上昇し始めた後、ゲート電圧Ｖｇｒが判定電圧Ｖｓｃに到達するまでに、差電圧検出部７４により検出された端子間電圧ΔＶｄが判定閾値Ｖαまで上昇しない場合、駆動部５０に対して、放電処理によるスイッチＳＷのオフ状態への切り替えを指示する。

一方、判定器５２は、ゲート電圧Ｖｇｒが上昇し始めた後、ゲート電圧Ｖｇｒが判定電圧Ｖｓｃに到達するまでに、差電圧検出部７４により検出された端子間電圧ΔＶｄが判定閾値Ｖαに到達した場合、駆動部５０に対してスイッチＳＷのオフ状態への切り替えを指示しない。

なお、本実施形態において、判定器５２が「判定部」に相当し、駆動部５０及び判定器５２が「オフ切替部」に相当する。

図１０を用いて、正常時における駆動回路Ｄｒの動作について説明する。図１０（ａ）は駆動信号ＩＮの推移を示し、図１０（ｂ）はゲート電圧Ｖｇｅ及び基準電圧Ｖｒｅｆの推移を示し、図１０（ｃ）は差電圧検出部７４により検出された端子間電圧ΔＶｄの推移を示し、図１０（ｄ）は判定器５２の判定結果の推移を示す。図１０（ｅ）はスイッチＳＷのゲートの充電電流Ｉｇの推移を示し、図１０（ｆ）は充電スイッチ６２の駆動状態の推移を示し、図１０（ｇ）は放電スイッチ６５の駆動状態の推移を示す。

時刻ｔ１よりも前においては、駆動信号ＩＮがオフ指令とされ、充電スイッチ６２がオン状態にされてかつ放電スイッチ６５がオン状態とされていることにより、コンデンサ６６の蓄電電荷は０となっている。このため、「Ｖｒｅｆ＝Ｖｇｅ＝０」になっている。

時刻ｔ１において駆動信号ＩＮがオン指令に切り替えられるため、充電スイッチ６２がオン状態に切り替えられ、放電スイッチ６５がオフ状態に切り替えられる。これにより、基準電圧Ｖｒｅｆが上記時定数τで上昇し始める。なお、時刻ｔ１以降における基準電圧Ｖｒｅｆの上昇速度は、一定速度になるとは限らない。しかし、図１０（ｂ）には、便宜上、上昇速度が一定速度となる基準電圧Ｖｒｅｆの推移を示している。

基準電圧Ｖｒｅｆは電圧バッファ部７０に入力され、電圧バッファ部７０の出力電圧Ｖｏｕｔが基準電圧Ｖｒｅｆと同等の電圧になる。このため、基準電圧Ｖｒｅｆの上昇に伴いゲート電圧Ｖｇｅが上昇する。ここで、ゲート電圧Ｖｇｅが上昇し始める時刻ｔ１から、ゲート電圧Ｖｇｅがミラー電圧ＶＭになる時刻ｔ２までの期間において、スイッチＳＷのゲートの充電電流Ｉｇ１は、下式（ｅｑ１）で表される。下式（ｅｑ１）において、ＣｇｅはスイッチＳＷの帰還容量を示す。

その後、時刻ｔ２～ｔ４がミラー期間となる。ミラー期間に移行した後は、帰還容量Ｃｇｅへの充電によりゲート電圧Ｖｇｅが一定に維持されるのに対し、基準電圧Ｖｒｅｆは上昇し続ける。その結果、差電圧検出部７４により検出される端子間電圧ΔＶｄが時間経過とともに大きくなる。ここで、この場合における充電電流Ｉｇ２は、下式（ｅｑ２）で表される。下式（ｅｑ２）において、Ｒｄは検出用抵抗体７１の抵抗値を示す。

上式（ｅｑ２）は、時間経過とともに充電電流Ｉｇ２が増加することを示している。以上から、ゲートの充電電流が大きくなったことを検出する、つまり、端子間電圧ΔＶｄが判定閾値Ｖαに到達したことを検出することにより、ミラー期間が開始されたことを判定できる。ここで、ミラー期間に移行したことを検出するためには、「Ｉｇ２＞Ｉｇ１」に設定される必要がある。なお、時間経過とともに充電電流Ｉｇ２を増加させることにより、スイッチング速度を高めてスイッチング損失を低減させることができる。

ミラー期間中の時刻ｔ３において、判定器５２は、差電圧検出部７４により検出された端子間電圧ΔＶｄが判定閾値Ｖαになったと判定し、ミラー期間に移行したと判定する。このため、時刻ｔ４の後、電圧検出部５１により検出されたゲート電圧Ｖｇｒが判定電圧Ｖｓｃに到達するものの、判定器５２において短絡判定が無効化される。その結果、判定器５２から駆動部５０へとスイッチＳＷのオフ状態への切り替えが指示されない。

なお、その後、時刻ｔ５において基準電圧Ｖｒｅｆが定電圧電源６１の出力電圧Ｖｃｃに到達し、時刻ｔ６においてゲート電圧Ｖｇｅが定電圧電源６１の出力電圧Ｖｃｃに到達する。

以上説明した本実施形態によれば、スイッチング損失を低減させる構成を流用して短絡を検出することができる。このため、駆動回路Ｄｒの部品数を削減することができる。

＜第３実施形態の変形例＞
電圧バッファ部は、図１１に示すものであってもよい。図１１に示す電圧バッファ部７５は、定電圧電源７５ａと、ＮＰＮ型バイポーラトランジスタの第１スイッチ７５ｂと、ＰＮＰ型バイポーラトランジスタの第２スイッチ７５ｃとを備えている。電圧バッファ部７５の入力端子に接続される第１，第２スイッチ７５ｂ，７５ｃのベースには、基準電圧Ｖｒｅｆが印加される。第１，第２スイッチ７５ｂ，７５ｃそれぞれのエミッタに接続される出力端子には、検出用抵抗体７１の第１端が接続されている。

充電処理が行われて基準電圧Ｖｒｅｆが単調増加する期間においては、電圧バッファ部７５の出力電圧Ｖｏｕｔは、第１スイッチ７５ｂのベース及びエミッタ間電圧をＶｆ１とする場合、「Ｖｏｕｔ＝Ｖｒｅｆ－Ｖｆ１」となる。つまり、基準電圧Ｖｒｅｆが単調増加する期間においては、基準電圧Ｖｒｅｆに対してやや遅れを伴って出力電圧Ｖｏｕｔが増加する。

一方、放電処理が行われて基準電圧Ｖｒｅｆが単調減少する期間においては、電圧バッファ部７５の出力電圧Ｖｏｕｔは、第２スイッチ７５ｃのベース及びエミッタ間電圧をＶｆ２とする場合、「Ｖｏｕｔ＝Ｖｒｅｆ＋Ｖｆ２」となる。つまり、基準電圧Ｖｒｅｆが単調減少する期間においては、基準電圧Ｖｒｅｆに対してやや遅れを伴って出力電圧Ｖｏｕｔが減少する。

＜第４実施形態＞
以下、第４実施形態について、第３実施形態との相違点を中心に図面を参照しつつ説明する。本実施形態では、図１２に示すように、駆動回路Ｄｒの構成が変更されている。なお、図１２において、先の図８に示した構成と同一の構成については、便宜上、同一の符号を付している。

駆動回路Ｄｒは、基準電圧生成部８０を備えている。基準電圧生成部８０は、定電圧電源８１、第１定電流電源８２、充電スイッチ８３、放電スイッチ８４、第２定電流電源８５及びコンデンサ８６を備えている。充電スイッチ８３及び放電スイッチ８４は、駆動部５０により駆動される。第１定電流電源８２は、定電圧電源８１から給電されて第１基準電流Ｉｒｅｆ１を出力する。第１定電流電源８２には、充電スイッチ８３を介してコンデンサ８６の第１端が接続されている。コンデンサ８６の第２端には、スイッチＳＷのエミッタが接続されている。基準電圧生成部８０は、コンデンサ８６の端子間電圧を基準電圧Ｖｒｅｆとして出力する。

コンデンサ８６の第２端には、放電スイッチ８４及び第２定電流電源８５を介してスイッチＳＷのエミッタが接続されている。第２定電流電源８５は、第１放電スイッチ８４がオン状態にされる場合、コンデンサ８６からの放電電流を第２基準電流Ｉｒｅｆ２とするための構成である。

駆動回路Ｄｒは、電圧バッファ部９１を備えている。本実施形態の電圧バッファ部９１は、オペアンプを備える回路であり、基準電圧生成部８０からの基準電圧Ｖｒｅｆを電圧バッファリングする。駆動回路Ｄｒは、さらに、制限抵抗体９２、コンパレータ９３、基準電源９４、第１制御スイッチ９５及び第２制御スイッチ９６を備えている。本実施形態の各制御スイッチ９５，９６はＮＰＮ型バイポーラトランジスタである。電圧バッファ部９１、制限抵抗体９２、コンパレータ９３及び基準電源９４を備える構成によれば、電圧バッファ部９１の出力電流の最大値を電流制限値Ｉｌｉｍで制限しつつ、基準電圧Ｖｒｅｆを電圧バッファリングする機能を実現できる。

電圧バッファ部９１の非反転入力端子には、コンデンサ８６の第１端が接続されている。電圧バッファ部９１の出力端子には、制限抵抗体９２の第１端と、基準電源９４の負極端子とが接続されている。制限抵抗体９２の第２端には、電圧バッファ部９１の反転入力端子と、コンパレータ９３の非反転入力端子と、ゲート用端子Ｔｇとが接続されている。基準電源９４の正極端子には、コンパレータ９３の反転入力端子が接続されている。制限抵抗体９２、コンパレータ９３、基準電源９４及び第１制御スイッチ９５は、ミラー期間中における基準電圧Ｖｒｅｆを、ミラー電圧ＶＭに基準電源９４の出力電圧（以下、オフセット値Ｖｈ）を加えた値に維持するための構成である。

コンパレータ９３の出力端子には、第１制御スイッチ９５及び第２制御スイッチ９６それぞれのベースが接続されている。第１制御スイッチ９５のコレクタには、制限抵抗体９２の第２端が接続され、第１制御スイッチ９５のエミッタには、コンデンサ８６の第１端が接続されている。

駆動回路Ｄｒは、抵抗体９７及び定電圧電源９８を備えている。第２制御スイッチ９６のコレクタには、抵抗体９７を介して定電圧電源９８が接続されている。第２制御スイッチ９６のエミッタには、コンデンサ８６の第１端が接続されている。第２制御スイッチ９６には、第１制御スイッチ９５に流れる電流に比例した電流が流れる。

本実施形態において、充電処理は、充電スイッチ８３がオン状態にされ、かつ、放電スイッチ８４がオフ状態にされる処理である。また、本実施形態の放電処理は、充電スイッチ８３がオフ状態にされ、かつ、放電スイッチ８４がオン状態にされる処理である。充電スイッチ８３がオン状態にされる期間において、基準電圧Ｖｒｅｆは、０から定電圧電源８１の出力電圧Ｖｃｃに向かって一定速度（以下、充電側スルーレートＳＲＣ）で上昇する。充電側スルーレートＳＲＣは、第１定電流電源８２の第１基準電流Ｉｒｅｆ１及びコンデンサ８６の静電容量Ｃｒｅｆにより定まる。

駆動回路Ｄｒは、電圧検出部５１及び判定器５２を備えている。判定器５２は、第２制御スイッチ９６に流れる電流の相関値として、抵抗体９７の端子間電圧を検出する。充電スイッチ８３がオン状態に切り替えられると、スイッチＳＷのゲート電圧Ｖｇｅは、０から充電側スルーレートＳＲＣで上昇し始める。その後、ゲート電圧Ｖｇｅがミラー電圧ＶＭになるまでは、電圧バッファ部９１によりゲート電圧Ｖｇｅが基準電圧Ｖｒｅｆに制御される。この場合、第１制御スイッチ９５及び第２制御スイッチ９６がオフ状態にされ、第２制御スイッチ９６に電流は流れない。このため、判定器５２により検出される電流（端子間電圧）は０に維持される。

その後、ゲート電圧Ｖｇｅがミラー電圧ＶＭに維持される期間においては、制限抵抗体９２、コンパレータ９３、基準電源９４及び第１制御スイッチ９５により、基準電圧Ｖｒｅｆが、ミラー電圧ＶＭにオフセット値Ｖｈを加えた値に維持されるように、第１制御スイッチ９５を介してコンデンサ８６に電流が流れる。この際、第１制御スイッチ９５に流れる電流に比例した電流が第２制御スイッチ９６に流れる。その結果、判定器５２により検出される端子間電圧が０よりも大きくなる。このため、この端子間電圧に基づいて、ミラー期間に移行したか否かを判定することができる。具体的には、判定器５２は、検出した端子間電圧が０から上昇して所定電圧（＞０）になったタイミングを、ミラー期間に移行したタイミングとして判定する。

判定器５２は、駆動信号ＩＮがオン指令に切り替わって検出したゲート電圧Ｖｇｒが上昇し始めた後、ゲート電圧Ｖｇｒが判定電圧Ｖｓｃに到達するまでに、検出した抵抗体９７の端子間電圧が所定電圧まで上昇しない場合、駆動部５０に対して、放電処理によるスイッチＳＷのオフ状態への切り替えを指示する。

一方、判定器５２は、ゲート電圧Ｖｇｒが上昇し始めた後、ゲート電圧Ｖｇｒが判定電圧Ｖｓｃに到達するまでに、検出した端子間電圧が所定電圧に到達した場合、駆動部５０に対してスイッチＳＷのオフ状態への切り替えを指示しない。

なお、本実施形態において、判定器５２が「判定部」に相当し、判定器５２及び駆動部５０が「オフ切替部」に相当し、制限抵抗体９２、コンパレータ９３、基準電源９４及び第１制御スイッチ９５が「オフセット部」に相当する。

図１３を用いて、正常時における駆動回路Ｄｒの動作について説明する。図１３（ａ）～（ｄ）は、先の図１０（ａ），（ｂ），（ｄ），（ｅ）に対応している。図１３（ｅ）は充電スイッチ８３の駆動状態の推移を示し、図１３（ｆ）は放電スイッチ８４の駆動状態の推移を示す。

時刻ｔ１よりも前においては、充電スイッチ８３がオフ状態とされてかつ放電スイッチ８４がオン状態にされ、コンデンサ８６の蓄電電荷が０となっている。このため、「Ｖｒｅｆ＝Ｖｇｅ＝０」になっている。

時刻ｔ１において駆動信号ＩＮがオン指令に切り替えられるため、充電スイッチ８３がオン状態に切り替えられ、放電スイッチ８４がオフ状態に切り替えられる。これにより、基準電圧Ｖｒｅｆが一定の充電側スルーレートＳＲＣで上昇し始める。

基準電圧Ｖｒｅｆは電圧バッファ部９１に入力され、電圧バッファ部９１の出力電圧Ｖｏｕｔが基準電圧Ｖｒｅｆと同等の電圧になる。このため、基準電圧Ｖｒｅｆの上昇に伴いゲート電圧Ｖｇｅも充電側スルーレートＳＲＣで上昇する。ここで、ゲート電圧Ｖｇｅが上昇し始める時刻ｔ１から、ゲート電圧Ｖｇｅがミラー電圧ＶＭになる時刻ｔ２までの期間において、スイッチＳＷのゲートの充電電流Ｉｇ１は、下式（ｅｑ３）で表される。帰還容量Ｃｇｅ、静電容量Ｃｒｅｆ及び第１基準電流Ｉｒｅｆ１が一定値であるため、充電電流Ｉｇ１は定電流となる。

その後、時刻ｔ２～ｔ３がミラー期間となる。ミラー期間に移行した後は、帰還容量Ｃｇｅへの充電によりゲート電圧Ｖｇｅが一定に維持されるのに対し、基準電圧Ｖｒｅｆは「ＶＭ＋Ｖｈ」に維持される。この場合、第２制御スイッチ９６を介して電流が流れるため、判定器５２は、検出した端子間電圧が所定電圧になったと判定し、ミラー期間に移行したと判定する。ミラー期間における充電電流Ｉｌｉｍは、下式（ｅｑ４）で表される。下式（ｅｑ４）において、Ｒｌｉｍは制限抵抗体９２の抵抗値を示す。抵抗値Ｒｌｉｍ及びオフセット値Ｖｈが一定値であるため、充電電流Ｉｌｉｍは定電流となる。ミラー期間に渡って大きな定電流を供給できるため、スイッチング損失を好適に低減できる。ここで、ミラー期間に移行したことを検出するためには、「Ｉｌｉｍ＞Ｉｇ１」に設定される必要がある。

また、本実施形態では、ミラー期間中において基準電圧Ｖｒｅｆを「ＶＭ＋Ｖｈ」に維持するために第１制御スイッチ９５を介してコンデンサ８６に供給される電流の相関値（つまり、抵抗体９７の端子間電圧）が判定器５２により検出される。そして、その検出値に基づいてミラー期間に移行したことが判定される。

以上説明した本実施形態によれば、基準電圧Ｖｒｅｆを「ＶＭ＋Ｖｈ」に維持するために供給される電流を利用して、ミラー期間に移行したことを判定できる。このため、駆動回路Ｄｒの部品数を削減することができる。

＜第４実施形態の変形例＞
・図１２に示す駆動回路Ｄｒにおいて、第２制御スイッチ９６、抵抗体９７及び定電圧電源９８が設けられていなくてもよい。この場合、判定器５２は、例えば、第２制御スイッチ９６のコレクタ及びエミッタ間電圧を充電電流として検出し、その検出値に基づいてミラー期間に移行したか否かを判定すればよい。

・図１２に示す駆動回路Ｄｒにおいて、電圧バッファ部９１、制限抵抗体９２、コンパレータ９３、基準電源９４及び第１制御スイッチ９５を備える構成に代えて、この構成と同様の機能を有する他の構成が設けられていてもよい。

＜第５実施形態＞
以下、第５実施形態について、第４実施形態との相違点を中心に図面を参照しつつ説明する。本実施形態では、図１４に示すように、駆動回路Ｄｒの構成が変更されている。なお、図１４において、先の図１２に示した構成と同一の構成については、便宜上、同一の符号を付している。また、本実施形態では、先の図１２の電圧バッファ部９１、制限抵抗体９２、コンパレータ９３及び基準電源９４を、第１電圧バッファ部９１、第１制限抵抗体９２、第１コンパレータ９３及び第１基準電源９４と称すこととする。また、放電スイッチ８４を第１放電スイッチ８４と称すこととする。

駆動回路Ｄｒは、先の図１２に示した構成に加えて、ＴＹＰＥ２の短絡に対処するための構成を備えている。ＴＹＰＥ２の短絡とは、上，下アームスイッチのうち一方がオン状態とされる状況下において、他方がショート故障する上下アーム短絡のことである。

駆動回路Ｄｒは、ＴＹＰＥ２の短絡に対処するための構成として、第２電圧バッファ部１００、第２制限抵抗体１０１、第２コンパレータ１０２、第２基準電源１０３、第３制御スイッチ１０４、第４制御スイッチ１０５及び検出用抵抗体１０８を備えている。第２電圧バッファ部１００は、オペアンプを備える回路であり、基準電圧生成部８０からの基準電圧Ｖｒｅｆを電圧バッファリングする。本実施形態の各制御スイッチ１０４，１０５はＰＮＰ型バイポーラトランジスタである。

第２電圧バッファ部１００の出力端子には、第２制限抵抗体１０１の第１端と、第２コンパレータ１０２の反転入力端子とが接続されている。第２制限抵抗体１０１の第２端には、第２電圧バッファ部１００の反転入力端子と、第２基準電源１０３の負極端子と、ゲート用端子Ｔｇとが接続されている。第２基準電源１０３の正極端子には、第２コンパレータ１０２の非反転入力端子が接続されている。ちなみに、第２基準電源１０３と第１基準電源９４とを共通の基準電源とする等、図１４に示した構成と図１２に示した構成とで共通化できる構成は適宜共通化されていてもよい。

駆動回路Ｄｒは、放電抵抗体１０６及び第２放電スイッチ１０７を備えている。本実施形態の第２放電スイッチ１０７はＮチャネルＭＯＳＦＥＴである。ゲート用端子Ｔｇには、放電抵抗体１０６及び第２放電スイッチ１０７を介してスイッチＳＷのエミッタが接続されている。

第２制限抵抗体１０１の第２端には、第３制御スイッチ１０４及び第４制御スイッチ１０５それぞれのエミッタが接続されている。第３制御スイッチ１０４のコレクタには、コンデンサ８６の第１端が接続されている。第４制御スイッチ１０５のコレクタには、検出用抵抗体１０８を介してスイッチＳＷのエミッタが接続されている。第３制御スイッチ１０４及び第４制御スイッチ１０５それぞれのベースには、第２コンパレータ１０２の出力端子が接続されている。第４制御スイッチ１０５には、第３制御スイッチ１０４に流れる電流に比例した電流が流れる。

駆動信号ＩＮがオン指令に切り替えられた後、自アームスイッチのゲート電圧Ｖｇｅが定電圧電源８１の出力電圧Ｖｃｃに到達する。その後、オン指令がなされている期間において対向アームスイッチにショート故障が発生することにより、ＴＹＰＥ２の短絡が発生する。この場合、直流電源２１の出力電圧をＶＨとすると、「ＶＨ×Ｃｇｅ」の電荷が自アームスイッチのゲートに急激に供給される。この場合、自アームスイッチのゲート電圧が定電圧電源８１の出力電圧Ｖｃｃを超えて急激に上昇しようとする。しかし、本実施形態では、第２電圧バッファ部１００にゲート電荷が吸い込まれることにより、ゲート電圧の急激な上昇が抑制される。詳しくは、ゲート電圧は、第２基準電源１０３の出力電圧Ｖｈを基準電圧Ｖｒｅｆに加えた値（Ｖｒｅｆ＋Ｖｈ）に制限される。

この際、第３制御スイッチ１０４にゲートの放電電流が流れることから、この放電電流に比例した電流が第４制御スイッチ１０５にも流れる。判定器５２は、第４制御スイッチ１０５に流れる電流を、検出用抵抗体１０８の端子間電圧ΔＶｋとして検出する。本実施形態において、端子間電圧ΔＶｋは、スイッチＳＷのエミッタ側に対して第４制御スイッチ１０５のコレクタ側の電位が高い場合を正とする。判定器５２は、検出した端子間電圧ΔＶｋが閾値Ｖβ（＞０）を上回ったと判定した場合、ＴＹＰＥ２の短絡が発生していると判定し、第２電圧バッファ部１００に対して動作の停止を指示するイネーブル信号を出力するとともに、第２放電スイッチ１０７をオン状態に切り替える。放電抵抗体１０６及び第２放電スイッチ１０７を介したゲート電荷の放電速度は、第１放電スイッチ８４がオン状態にされる場合のゲート電荷の放電速度よりも低い速度に設定されている。

図１５に、判定器５２により実行される処理の手順を示す。

ステップＳ２０では、検出した端子間電圧ΔＶｋが閾値Ｖβを上回っているか否かを判定する。

ステップＳ２０において肯定判定した場合には、ステップＳ２１に進み、ＴＹＰＥ２の短絡が発生していると判定する。そして、ステップＳ２２において、第２電圧バッファ部１００に対してイネーブル信号を出力するとともに、第２放電スイッチ１０７をオン状態に切り替える。

図１６を用いて、ＴＹＰＥ２の短絡が発生する場合の駆動回路Ｄｒの動作について説明する。図１６（ａ）は自アームスイッチのゲート電圧Ｖｇｅの推移を示し、図１６（ｂ）は自アームスイッチのゲート電流Ｉｇの推移を示し、図１６（ｃ）は判定器５２の判定結果の推移を示し、図１６（ｄ）は第２放電スイッチ１０７の駆動状態の推移を示す。なお、図１６（ｂ）において、正のゲート電流Ｉｇは充電電流を示し、負のゲート電流Ｉｇは放電電流を示す。

時刻ｔ１において、駆動信号ＩＮがオン指令に切り替えられ、ゲート電圧Ｖｇｅが上昇し始める。その後、時刻ｔ２～ｔ３のミラー期間を経た後、時刻ｔ４において、ゲート電圧Ｖｇｅが定電圧電源８１の出力電圧Ｖｃｃに到達する。この場合、「ＶＣＣ＝Ｖｒｅｆ＝Ｖｇｅ」となる。

その後、時刻ｔ５において、対向アームスイッチにショート故障が発生し、ＴＹＰＥ２の短絡が発生する。この場合、自アームスイッチのコレクタ及びエミッタ間電圧Ｖｃｅがオン電圧ＶｏｎからＶＨとなり、「ＶＨ×Ｖｇｅ」のゲート電荷が自アームスイッチのゲートに急激に流れ込む。しかし、第２電圧バッファ部１００、第２制限抵抗体１０１、第２コンパレータ１０２、第２基準電源１０３及び第３制御スイッチ１０４により、ゲート電圧Ｖｇｅが「Ｖｒｅｆ＋Ｖｈ」で制限され、ゲート電圧Ｖｇｅの急激な上昇が抑制される。その後、時刻ｔ６において、第２電圧バッファ部１００の動作が停止されるとともに、第２放電スイッチ１０７がオン状態に切り替えられる。

以上説明した本実施形態によれば、ＴＹＰＥ２の短絡が発生した場合であっても、自アームスイッチを適正に保護することができる。

＜その他の実施形態＞
なお、上記各実施形態は、以下のように変更して実施してもよい。

・第５実施形態の図１４に示した第２電圧バッファ部１００、第２制限抵抗体１０１、第２コンパレータ１０２、第２基準電源１０３、第３制御スイッチ１０４、第４制御スイッチ１０５及び検出用抵抗体１０８が先の図８に示した駆動回路Ｄｒに備えられていてもよい。

・第５実施形態の図１４に示す駆動回路Ｄｒにおいて、第４制御スイッチ１０５及び検出用抵抗体１０８が設けられていなくてもよい。この場合、判定器５２は、例えば、第３制御スイッチ１０４のコレクタ及びエミッタ間電圧を放電電流として検出し、その検出値に基づいてＴＹＰＥ２の短絡が発生したか否かを判定すればよい。

・短絡検出用ではなく、短絡電流よりも小さいスイッチＳＷの過電流検出用に、センス電流方式で用いられるセンス抵抗体等の専用素子と、センス抵抗体で発生する電位差であるセンス電圧検出用の端子とが駆動回路Ｄｒに設けられていてもよい。

・スイッチングデバイス部を構成するスイッチとしては、ＩＧＢＴに限らず、例えばボディダイオードを内蔵するＮチャネルＭＯＳＦＥＴであってもよい。

・スイッチを備える電力変換器としては、インバータに限らず、例えば、入力電圧を変圧して出力するＤＣＤＣコンバータであってもよい。具体的には、ＤＣＤＣコンバータは、入力電圧を降圧して出力する降圧機能及び入力電圧を昇圧して出力する機能のうち、少なくとも一方を備えている。

・本開示に記載の制御部及びその手法は、コンピュータプログラムにより具体化された一つ乃至は複数の機能を実行するようにプログラムされたプロセッサ及びメモリを構成することによって提供された専用コンピュータにより、実現されてもよい。あるいは、本開示に記載の制御部及びその手法は、一つ以上の専用ハードウェア論理回路によってプロセッサを構成することによって提供された専用コンピュータにより、実現されてもよい。もしくは、本開示に記載の制御部及びその手法は、一つ乃至は複数の機能を実行するようにプログラムされたプロセッサ及びメモリと一つ以上のハードウェア論理回路によって構成されたプロセッサとの組み合わせにより構成された一つ以上の専用コンピュータにより、実現されてもよい。また、コンピュータプログラムは、コンピュータにより実行されるインストラクションとして、コンピュータ読み取り可能な非遷移有形記録媒体に記憶されていてもよい。

４９…ミラー移行判定部、５０…駆動部、５２…判定器、Ｄｒ…駆動回路、ＳＷ…スイッチ。

Claims (6)

1. スイッチ（ＳＷ）を駆動するスイッチの駆動回路（Ｄｒ）において、
   前記スイッチに対するオン指令がなされている期間において、前記スイッチのゲート電圧又は前記スイッチのゲートの充電電流に基づいて、前記スイッチのミラー期間に移行したか否かを判定する判定部（４９，５２）と、
   前記オン指令がなされてから、前記スイッチのゲート電圧が、該ゲート電圧の上限値（Ｖｃｃ）よりも低くてかつ前記スイッチのミラー電圧（ＶＭ）よりも高い判定電圧（Ｖｓｃ）に到達するまでの期間において、前記判定部によりミラー期間に移行したと判定されない場合、前記スイッチをオフ状態に切り替えるオフ切替部（５０，５２）と、を備えるスイッチの駆動回路。
2. 前記判定部（４９，５２）は、前記ゲート電圧の検出値に基づいて、前記ミラー期間に移行したか否かを判定する請求項１に記載のスイッチの駆動回路。
3. 前記ゲート電圧の検出値に基づいて、該ゲート電圧の時間微分値を算出する微分値算出部（５３）を備え、
   前記判定部（５２）は、算出された時間微分値に基づいて、前記ミラー期間に移行したか否かを判定する請求項２に記載のスイッチの駆動回路。
4. 前記オン指令がなされた後、単調増加する基準電圧（Ｖｒｅｆ）を出力する基準電圧生成部（６０）と、
   前記スイッチのゲート電圧を前記基準電圧に制御する電圧バッファ部（７０，７５）と、を備え、
   前記判定部（５２）は、前記スイッチのゲート電圧と前記基準電圧との電位差の検出値に基づいて、前記ミラー期間に移行したか否かを判定する請求項１に記載のスイッチの駆動回路。
5. 基準電圧（Ｖｒｅｆ）を出力する基準電圧生成部（８０）と、
   前記スイッチのゲート電圧を前記基準電圧に制御する電圧バッファ部（９１）と、
   前記ミラー期間の開始後、前記電圧バッファ部により前記ゲート電圧が前記基準電圧に制御される場合における前記ゲートの充電電流を前記基準電圧生成部に供給することにより、前記ミラー期間の開始後の前記基準電圧を前記ゲート電圧に対して所定のオフセット値（Ｖｈ）だけ高い値に維持するオフセット部（９２～９５）と、を備え、
   前記判定部（５２）は、前記オフセット部によって前記基準電圧生成部に供給される充電電流又はその相関値を検出し、その検出値に基づいて、前記ミラー期間に移行したか否かを判定する請求項１に記載のスイッチの駆動回路。
6. 前記基準電圧生成部（８０）は、前記オン指令がなされている期間において、前記基準電圧を前記上限値まで単調増加させた後、前記基準電圧を前記上限値に維持し、
   前記電圧バッファ部は第１電圧バッファ部であり、
   前記スイッチのゲート電圧を前記基準電圧に制御する第２電圧バッファ部（１００）を備え、
   前記オフ切替部は、前記オン指令がなされている期間のうち前記ゲート電圧が前記上限値に到達するタイミング以降において、前記第２電圧バッファ部により前記ゲート電圧が前記基準電圧に制御される場合における前記ゲートの放電電流又はその相関値を検出し、その検出値が閾値（Ｖβ）を超えた場合に前記スイッチをオフ状態に切り替える請求項４又は５に記載のスイッチの駆動回路。

Images