<第1実施形態>
以下、本発明に係る駆動回路を具体化した第1実施形態について、図面を参照しつつ説明する。
図1に示すように、制御システムは、回転電機10と、インバータとを備えている。インバータは、スイッチングデバイス部20と、回転電機10を制御対象とする制御部30とを備えている。本実施形態において、回転電機10は、星形結線された3相の巻線11を備えている。本実施形態の制御システムは、車両に搭載されている。回転電機10のロータは、車両の駆動輪と動力伝達が可能なように接続されている。回転電機10は、例えば同期機である。
回転電機10は、スイッチングデバイス部20を介して、直流電源21に接続されている。本実施形態において、直流電源21は2次電池である。なお、スイッチングデバイス部20は、平滑コンデンサ22を備えている。
スイッチングデバイス部20は、U,V,W相それぞれについて、上,下アームスイッチSWの直列接続体を備えている。本実施形態において、各スイッチSWはIGBTである。各スイッチSWには、フリーホイールダイオードが逆並列接続されている。本実施形態の各スイッチSWにおいて、高電位側端子がコレクタであり、低電位側端子がエミッタである。
各相において、上アームスイッチSWのエミッタと下アームスイッチSWのコレクタとの接続点には、巻線11の第1端が接続されている。各相の巻線11の第2端は、中性点で接続されている。
制御部30は、回転電機10の制御量を指令値に制御すべく、スイッチングデバイス部20の各スイッチSWを駆動する。制御量は、例えばトルクである。制御部30は、デッドタイムを挟みつつ上,下アームスイッチSWを交互にオン状態とすべく、上,下アームスイッチSWに対応する駆動信号INを、上,下アームスイッチSWに対して個別に設けられた駆動回路Drに出力する。駆動信号INは、スイッチのオン状態への切り替えを指示するオン指令と、オフ状態への切り替えを指示するオフ指令とのいずれかをとる。
続いて、図2を用いて、駆動回路Drについて説明する。本実施形態の上,下アームの各駆動回路Drは、基本的には同じ構成である。
駆動回路Drは、定電圧電源40、充電スイッチ41及び充電抵抗体42を備えている。本実施形態の充電スイッチ41はPチャネルMOSFETである。定電圧電源40には、充電スイッチ41及び充電抵抗体42を介して、駆動回路Drのゲート用端子Tgが接続されている。ゲート用端子Tgには、スイッチSWのゲートが接続されている。定電圧電源40の出力電圧Vcc(例えば15V)は、スイッチSWのゲートに供給される電源電圧となり、スイッチSWのゲート電圧の上限値に相当する。
駆動回路Drは、放電抵抗体43及び放電スイッチ44を備えている。本実施形態の放電スイッチ44はNチャネルMOSFETである。ゲート用端子Tgには、放電抵抗体43及び放電スイッチ44を介して、グランド部としてのスイッチSWのエミッタが接続されている。
駆動回路Drは、駆動部50を備えている。駆動部50は、制御部30から出力された駆動信号INを取得する。駆動部50は、取得した駆動信号INがオン指令である場合、充電処理を行う。充電処理は、充電スイッチ41をオン状態にして、かつ、放電スイッチ44をオフ状態にする処理である。充電処理によれば、スイッチSWのゲート電圧が閾値電圧Vth以上となり、スイッチSWがオン状態に切り替えられる。
駆動部50は、取得した駆動信号INがオフ指令である場合、放電処理を行う。放電処理は、充電スイッチ41をオフ状態にして、かつ、放電スイッチ44をオン状態にする処理である。放電処理によれば、スイッチSWのゲート電圧が閾値電圧Vth未満となり、スイッチSWがオフ状態に切り替えられる。
なお、駆動部50が提供する機能は、例えば、実体的なメモリ装置に記録されたソフトウェア及びそれを実行するコンピュータ、ハードウェア、又はそれらの組み合わせによって提供することができる。
駆動回路Drは、ミラー移行判定部49、電圧検出部51及び判定器52を備えている。ミラー移行判定部49は、スイッチSWのゲート電圧を検出し、検出したゲート電圧に基づいて、ミラー期間に移行したか否かを判定する。ミラー移行判定部49は、例えば、駆動信号INがオン指令に切り替えられた後、検出したゲート電圧が一定電圧に維持される期間が出現したと判定した場合にミラー期間に移行したと判定すればよい。ミラー移行判定部49は、判定結果を判定器52に出力する。
電圧検出部51は、スイッチSWのゲート電圧を検出し、検出したゲート電圧Vgrを判定器52に出力する。
判定器52は、駆動信号INがオン指令に切り替わってゲート電圧Vgrが上昇し始めた後、ゲート電圧Vgrが判定電圧Vscに到達するまでに、ミラー移行判定部49からミラー期間に移行したとの判定結果が入力されなければ、駆動部50に対してスイッチSWのオフ状態への切り替えを指示する。判定電圧Vscは、スイッチSWのミラー電圧VMよりも高くて、かつ、定電圧電源40の出力電圧Vccよりも低い値(例えば12V)に設定されている。駆動部50は、判定器52からオフ状態への切り替え指示が入力された場合、駆動信号INがオン指令であっても、放電処理によりスイッチSWをオフ状態に切り替える。
一方、判定器52は、ゲート電圧Vgrが上昇し始めた後、ゲート電圧Vgrが判定電圧Vscに到達するまでに、ミラー移行判定部49からミラー期間に移行したとの判定結果が入力された場合、駆動部50に対してスイッチSWのオフ状態への切り替えを指示しない。
なお、本実施形態において、ミラー移行判定部49が「判定部」に相当し、駆動部50及び判定器52が「オフ切替部」に相当する。
上述したスイッチSWの短絡保護処理は、スイッチSWに短絡電流が流れていない場合にはミラー期間が出現するのに対し、スイッチSWに短絡電流が流れ始めている場合にはミラー期間が出現しないことに鑑みた処理である。この処理により、TYPE1の短絡に適切に対処することができる。TYPE1の短絡とは、上,下アームスイッチのうち一方がショート故障する状況下において、他方がオフ状態からオン状態に切り替えられることにより上,下アームスイッチの双方がオン状態とされる上下アーム短絡のことである。
図3に、短絡保護処理のうち判定器52により実行される処理の手順を示す。
ステップS10では、電圧検出部51により検出されたゲート電圧Vgrが上昇し始めたか否かを判定する。
ステップS10において肯定判定した場合には、ステップS11に進み、ミラー期間に移行したとの判定結果がミラー移行判定部49から通知されたか否かを判定する。
ステップS11において通知されたと判定した場合には、ステップS12に進み、短絡判定を無効化する。この場合、駆動部50に対してスイッチSWのオフ状態への切り替えを指示しない。
ステップS11において否定判定した場合には、ステップS13に進み、検出されたゲート電圧Vgrが判定電圧Vscに到達したか否かを判定する。ゲート電圧Vgrが判定電圧Vscに到達していないと判定した場合には、ステップS11に移行する。
一方、ゲート電圧Vgrが判定電圧Vscに到達したと判定した場合には、ステップS14に進み、TYPE1の短絡が発生したと判定する。そして、ステップS15において、駆動部50に対してスイッチSWのオフ状態への切り替えを指示する。
なお、スイッチSWに短絡電流が流れる現象は、上下アーム短絡に限らず、例えば、相間短絡や地絡によっても発生し得る。
図4を用いて、短絡保護処理について説明する。図4(a)は駆動信号INの推移を示し、図4(b)は上下アーム短絡が発生していない正常時におけるスイッチSWのゲート電圧Vgeの推移を示し、図4(c)はTYPE1の短絡が発生する場合におけるスイッチSWのゲート電圧Vgeの推移を示す。図4(d)は判定器52の判定結果の推移を示す。
まず、図4(a),(b),(d)を用いて、正常時における処理について説明する。
時刻t1において、駆動信号INがオン指令に切り替えられる。このため、充電処理が開始され、ゲート電圧Vgeが0から上昇し始める。
その後時刻t2において、ゲート電圧Vgeがミラー電圧VMに到達する。その後、時刻t3においてミラー期間が終了し、ゲート電圧Vgeが再度上昇し始める。時刻t3の後、電圧検出部51により検出されたゲート電圧Vgrが判定電圧Vscに到達するものの、判定器52により短絡が発生したと判定されていないため、判定器52から駆動部50に対してスイッチSWのオフ状態への切り替え指示がなされない。なお、その後時刻t6において、ゲート電圧Vgeが定電圧電源40の出力電圧Vccに到達する。
続いて、図4(a),(c),(d)を用いて、TYPE1の短絡が発生する場合における処理について説明する。なお、以降の説明では、上,下アームスイッチのうち、ショート故障が発生しているスイッチを対向アームスイッチと称し、ショート故障が発生していないスイッチを自アームスイッチと称すことがある。
時刻t1において、自アームスイッチに対応する駆動信号INがオン指令に切り替えられるため、自アームスイッチのゲート電圧Vgeが0から上昇し始める。自アームスイッチがオン状態に切り替えられることにより、TYPE1の短絡が発生する。この場合、自アームスイッチのミラー期間が出現せず、自アームスイッチのゲート電圧Vgeは単調増加し続ける。これにより、判定器52によりミラー期間に移行したと判定されることなく、時刻t4において、電圧検出部51により検出されたゲート電圧Vgrが判定電圧Vscに到達し、判定器52により短絡が発生したと判定される。その結果、判定器52から駆動部50へとスイッチSWのオフ状態への切り替えが指示され、自アームスイッチがオフ状態に切り替えられる。なお、その後時刻t5において、ゲート電圧Vgeが定電圧電源40の出力電圧Vccに到達する。
以上説明した本実施形態によれば、以下の効果が得られるようになる。
駆動信号INがオン指令とされている期間において、ゲート電圧の検出値に基づいて、ミラー期間に移行したか否かが判定される。そして、オン指令に切り替えられてから、ゲート電圧Vgrが判定電圧Vscに到達するまでの期間において、ミラー期間に移行したと判定されない場合、オン指令がなされているときであってもスイッチSWをオフ状態に切り替える。これにより、Desat方式で用いられるダイオード及びコンデンサや、センス電流方式で用いられるセンス抵抗体等の専用素子が不要となる。また、駆動回路Drの短絡検出用端子が不要となり、回転電機の制御量を指令値に制御する通常駆動においてスイッチSWのオンオフに用いられるゲート用端子Tgを短絡検出に流用できる。このため、短絡検出用の専用素子及び短絡検出用端子を削減することができる。
<第2実施形態>
以下、第2実施形態について、第1実施形態との相違点を中心に図面を参照しつつ説明する。本実施形態では、ミラー期間に移行したか否かの判定方法を変更する。
図5に、本実施形態に係る駆動回路Drを示す。なお、図5において、先の図2に示した構成と同一の構成については、便宜上、同一の符号を付している。
駆動回路Drは、ミラー移行判定部49に代えて、微分回路53を備えている。微分回路53は、スイッチSWのゲート電圧を入力電圧Vinとして検出し、検出した入力電圧Vinの時間微分値を出力電圧Voutとして判定器52に出力する。微分回路53は、例えば図6に示すように、オペアンプ53a、コンデンサ53b、抵抗体53c及び基準電圧源53dを備えるものを用いることができる。図6のVbは、基準電圧源53dの出力電圧(以下、規定電圧)を示す。
駆動信号INがオン指令に切り替えられた後、スイッチSWのゲート電圧がミラー電圧VMになるまでは、入力電圧Vinが正の変化をするため、微分回路53の出力電圧VoutがLとなる。一方、ミラー期間においては、入力電圧Vinがミラー電圧VMに維持されるため、「Vout=Vb」となる。つまり、微分回路53の出力電圧VoutがHとなる。以上から、微分回路53の出力電圧VoutがHになることを検出することにより、ミラー期間に移行したことを検出できる。
判定器52は、駆動信号INがオン指令に切り替わって検出したゲート電圧Vgrが上昇し始めた後、ゲート電圧Vgrが判定電圧Vscに到達するまでに、微分回路53の出力電圧VoutがHになったと判定しなければ、駆動部50に対してスイッチSWのオフ状態への切り替えを指示する。
なお、本実施形態において、微分回路53が「微分値算出部」に相当し、判定器52が「判定部」に相当し、駆動部50及び判定器52が「オフ切替部」に相当する。
図7を用いて、正常時における駆動回路Drの動作について説明する。図7(c)は微分回路53の出力電圧Voutの推移を示し、図7(a),(b)は、先の図4(a),(b)に対応している。
時刻t1において駆動信号INがオン指令に切り替えられるため、ゲート電圧Vgeが上昇し始める。時刻t1から、ゲート電圧Vgeがミラー電圧VMに到達する時刻t2までの期間においては、微分回路53の出力電圧VoutがLに維持される。
ミラー期間となる時刻t2~t3までにおいては、微分回路53の出力電圧VoutがHに維持される。その後、ゲート電圧Vgeが再度上昇し始める時刻t3から、ゲート電圧Vgeが定電圧電源40の出力電圧Vccに到達するまでの期間においては、微分回路53の出力電圧VoutがLに維持される。時刻t3の後、電圧検出部51により検出されたゲート電圧Vgrが判定電圧Vscに到達するものの、微分回路53の出力電圧VoutがHになっていたため、判定器52において短絡判定が無効化される。その結果、判定器52から駆動部50へとスイッチSWのオフ状態への切り替えが指示されない。
以上説明した本実施形態によれば、第1実施形態と同様の効果を奏することができる。
<第3実施形態>
以下、第3実施形態について、第1実施形態との相違点を中心に図面を参照しつつ説明する。本実施形態では、図8に示す駆動回路Drが用いられる。なお、図8において、先の図2に示した構成と同一の構成については、便宜上、同一の符号を付している。
駆動回路Drは、基準電圧生成部60を備えている。基準電圧生成部60は、定電圧電源61、充電スイッチ62、充電抵抗体63及びコンデンサ66を備えている。本実施形態の充電スイッチ62はPチャネルMOSFETである。図8において、Vccは定電圧電源61の出力電圧を示し、Crefはコンデンサ66の静電容量を示す。定電圧電源61には、充電スイッチ62を介してコンデンサ66の第1端が接続されている。コンデンサ66の第2端には、スイッチSWのエミッタが接続されている。
基準電圧生成部60は、放電抵抗体64及び放電スイッチ65を備えている。本実施形態の放電スイッチ65はNチャネルMOSFETである。コンデンサ66の第1端には、放電抵抗体64及び放電スイッチ65を介して、スイッチSWのエミッタが接続されている。基準電圧生成部60は、コンデンサ66の端子間電圧を基準電圧Vrefとして出力する。
駆動回路Drは、電圧バッファ部70を備えている。電圧バッファ部70は、基準電圧生成部60からの基準電圧Vrefを電圧バッファリングする。本実施形態の電圧バッファ部70は、図9に示すようにオペアンプを備える回路である。
駆動回路Drは、検出用抵抗体71を備えている。電圧バッファ部70の出力端子には、検出用抵抗体71を介してゲート用端子Tgが接続されている。
本実施形態において、駆動部50が行う充電処理は、充電スイッチ62がオン状態にされ、かつ、放電スイッチ65がオフ状態にされる処理である。充電スイッチ62がオン状態にされる期間において、基準電圧Vrefは、0から定電圧電源61の出力電圧Vccに向かって、充電抵抗体63の抵抗値及びコンデンサ66の静電容量Crefにより定まる時定数τで単調増加する。
また、本実施形態の放電処理は、充電スイッチ62がオフ状態にされ、かつ、放電スイッチ65がオン状態にされる処理である。放電スイッチ65がオン状態にされる期間において、基準電圧Vrefは、定電圧電源61の出力電圧Vccから0に向かって、放電抵抗体64の抵抗値及びコンデンサ66の静電容量Crefにより定まる時定数で単調減少する。
駆動回路Drは、差電圧検出部74と、電圧検出部51と、判定器52とを備えている。差電圧検出部74は、検出用抵抗体71の端子間電圧ΔVdを検出し、検出した端子間電圧ΔVdを判定器52に出力する。端子間電圧ΔVdは、基準電圧Vrefとゲート電圧Vgeとの差である。
充電スイッチ62がオン状態に切り替えられた後、ゲート電圧Vgeが上昇してミラー電圧VMになるまでは、電圧バッファ部70によりゲート電圧Vgeが基準電圧Vrefに制御される。このため、差電圧検出部74により検出される端子間電圧ΔVdは0に維持される。その後、ゲート電圧Vgeがミラー電圧VMに維持される期間においては、ゲート電圧Vgeに対する基準電圧Vrefの乖離が時間経過とともに大きくなる。その結果、差電圧検出部74により検出される端子間電圧ΔVdは、時間経過とともに大きくなる。
判定器52は、駆動信号INがオン指令に切り替えられた後、差電圧検出部74により検出された端子間電圧ΔVdが判定閾値Vαになるタイミングをミラー期間の移行タイミングとして判定する。
判定器52は、駆動信号INがオン指令に切り替わって検出したゲート電圧Vgrが上昇し始めた後、ゲート電圧Vgrが判定電圧Vscに到達するまでに、差電圧検出部74により検出された端子間電圧ΔVdが判定閾値Vαまで上昇しない場合、駆動部50に対して、放電処理によるスイッチSWのオフ状態への切り替えを指示する。
一方、判定器52は、ゲート電圧Vgrが上昇し始めた後、ゲート電圧Vgrが判定電圧Vscに到達するまでに、差電圧検出部74により検出された端子間電圧ΔVdが判定閾値Vαに到達した場合、駆動部50に対してスイッチSWのオフ状態への切り替えを指示しない。
なお、本実施形態において、判定器52が「判定部」に相当し、駆動部50及び判定器52が「オフ切替部」に相当する。
図10を用いて、正常時における駆動回路Drの動作について説明する。図10(a)は駆動信号INの推移を示し、図10(b)はゲート電圧Vge及び基準電圧Vrefの推移を示し、図10(c)は差電圧検出部74により検出された端子間電圧ΔVdの推移を示し、図10(d)は判定器52の判定結果の推移を示す。図10(e)はスイッチSWのゲートの充電電流Igの推移を示し、図10(f)は充電スイッチ62の駆動状態の推移を示し、図10(g)は放電スイッチ65の駆動状態の推移を示す。
時刻t1よりも前においては、駆動信号INがオフ指令とされ、充電スイッチ62がオン状態にされてかつ放電スイッチ65がオン状態とされていることにより、コンデンサ66の蓄電電荷は0となっている。このため、「Vref=Vge=0」になっている。
時刻t1において駆動信号INがオン指令に切り替えられるため、充電スイッチ62がオン状態に切り替えられ、放電スイッチ65がオフ状態に切り替えられる。これにより、基準電圧Vrefが上記時定数τで上昇し始める。なお、時刻t1以降における基準電圧Vrefの上昇速度は、一定速度になるとは限らない。しかし、図10(b)には、便宜上、上昇速度が一定速度となる基準電圧Vrefの推移を示している。
基準電圧Vrefは電圧バッファ部70に入力され、電圧バッファ部70の出力電圧Voutが基準電圧Vrefと同等の電圧になる。このため、基準電圧Vrefの上昇に伴いゲート電圧Vgeが上昇する。ここで、ゲート電圧Vgeが上昇し始める時刻t1から、ゲート電圧Vgeがミラー電圧VMになる時刻t2までの期間において、スイッチSWのゲートの充電電流Ig1は、下式(eq1)で表される。下式(eq1)において、CgeはスイッチSWの帰還容量を示す。
その後、時刻t2~t4がミラー期間となる。ミラー期間に移行した後は、帰還容量Cgeへの充電によりゲート電圧Vgeが一定に維持されるのに対し、基準電圧Vrefは上昇し続ける。その結果、差電圧検出部74により検出される端子間電圧ΔVdが時間経過とともに大きくなる。ここで、この場合における充電電流Ig2は、下式(eq2)で表される。下式(eq2)において、Rdは検出用抵抗体71の抵抗値を示す。
上式(eq2)は、時間経過とともに充電電流Ig2が増加することを示している。以上から、ゲートの充電電流が大きくなったことを検出する、つまり、端子間電圧ΔVdが判定閾値Vαに到達したことを検出することにより、ミラー期間が開始されたことを判定できる。ここで、ミラー期間に移行したことを検出するためには、「Ig2>Ig1」に設定される必要がある。なお、時間経過とともに充電電流Ig2を増加させることにより、スイッチング速度を高めてスイッチング損失を低減させることができる。
ミラー期間中の時刻t3において、判定器52は、差電圧検出部74により検出された端子間電圧ΔVdが判定閾値Vαになったと判定し、ミラー期間に移行したと判定する。このため、時刻t4の後、電圧検出部51により検出されたゲート電圧Vgrが判定電圧Vscに到達するものの、判定器52において短絡判定が無効化される。その結果、判定器52から駆動部50へとスイッチSWのオフ状態への切り替えが指示されない。
なお、その後、時刻t5において基準電圧Vrefが定電圧電源61の出力電圧Vccに到達し、時刻t6においてゲート電圧Vgeが定電圧電源61の出力電圧Vccに到達する。
以上説明した本実施形態によれば、スイッチング損失を低減させる構成を流用して短絡を検出することができる。このため、駆動回路Drの部品数を削減することができる。
<第3実施形態の変形例>
電圧バッファ部は、図11に示すものであってもよい。図11に示す電圧バッファ部75は、定電圧電源75aと、NPN型バイポーラトランジスタの第1スイッチ75bと、PNP型バイポーラトランジスタの第2スイッチ75cとを備えている。電圧バッファ部75の入力端子に接続される第1,第2スイッチ75b,75cのベースには、基準電圧Vrefが印加される。第1,第2スイッチ75b,75cそれぞれのエミッタに接続される出力端子には、検出用抵抗体71の第1端が接続されている。
充電処理が行われて基準電圧Vrefが単調増加する期間においては、電圧バッファ部75の出力電圧Voutは、第1スイッチ75bのベース及びエミッタ間電圧をVf1とする場合、「Vout=Vref-Vf1」となる。つまり、基準電圧Vrefが単調増加する期間においては、基準電圧Vrefに対してやや遅れを伴って出力電圧Voutが増加する。
一方、放電処理が行われて基準電圧Vrefが単調減少する期間においては、電圧バッファ部75の出力電圧Voutは、第2スイッチ75cのベース及びエミッタ間電圧をVf2とする場合、「Vout=Vref+Vf2」となる。つまり、基準電圧Vrefが単調減少する期間においては、基準電圧Vrefに対してやや遅れを伴って出力電圧Voutが減少する。
<第4実施形態>
以下、第4実施形態について、第3実施形態との相違点を中心に図面を参照しつつ説明する。本実施形態では、図12に示すように、駆動回路Drの構成が変更されている。なお、図12において、先の図8に示した構成と同一の構成については、便宜上、同一の符号を付している。
駆動回路Drは、基準電圧生成部80を備えている。基準電圧生成部80は、定電圧電源81、第1定電流電源82、充電スイッチ83、放電スイッチ84、第2定電流電源85及びコンデンサ86を備えている。充電スイッチ83及び放電スイッチ84は、駆動部50により駆動される。第1定電流電源82は、定電圧電源81から給電されて第1基準電流Iref1を出力する。第1定電流電源82には、充電スイッチ83を介してコンデンサ86の第1端が接続されている。コンデンサ86の第2端には、スイッチSWのエミッタが接続されている。基準電圧生成部80は、コンデンサ86の端子間電圧を基準電圧Vrefとして出力する。
コンデンサ86の第2端には、放電スイッチ84及び第2定電流電源85を介してスイッチSWのエミッタが接続されている。第2定電流電源85は、第1放電スイッチ84がオン状態にされる場合、コンデンサ86からの放電電流を第2基準電流Iref2とするための構成である。
駆動回路Drは、電圧バッファ部91を備えている。本実施形態の電圧バッファ部91は、オペアンプを備える回路であり、基準電圧生成部80からの基準電圧Vrefを電圧バッファリングする。駆動回路Drは、さらに、制限抵抗体92、コンパレータ93、基準電源94、第1制御スイッチ95及び第2制御スイッチ96を備えている。本実施形態の各制御スイッチ95,96はNPN型バイポーラトランジスタである。電圧バッファ部91、制限抵抗体92、コンパレータ93及び基準電源94を備える構成によれば、電圧バッファ部91の出力電流の最大値を電流制限値Ilimで制限しつつ、基準電圧Vrefを電圧バッファリングする機能を実現できる。
電圧バッファ部91の非反転入力端子には、コンデンサ86の第1端が接続されている。電圧バッファ部91の出力端子には、制限抵抗体92の第1端と、基準電源94の負極端子とが接続されている。制限抵抗体92の第2端には、電圧バッファ部91の反転入力端子と、コンパレータ93の非反転入力端子と、ゲート用端子Tgとが接続されている。基準電源94の正極端子には、コンパレータ93の反転入力端子が接続されている。制限抵抗体92、コンパレータ93、基準電源94及び第1制御スイッチ95は、ミラー期間中における基準電圧Vrefを、ミラー電圧VMに基準電源94の出力電圧(以下、オフセット値Vh)を加えた値に維持するための構成である。
コンパレータ93の出力端子には、第1制御スイッチ95及び第2制御スイッチ96それぞれのベースが接続されている。第1制御スイッチ95のコレクタには、制限抵抗体92の第2端が接続され、第1制御スイッチ95のエミッタには、コンデンサ86の第1端が接続されている。
駆動回路Drは、抵抗体97及び定電圧電源98を備えている。第2制御スイッチ96のコレクタには、抵抗体97を介して定電圧電源98が接続されている。第2制御スイッチ96のエミッタには、コンデンサ86の第1端が接続されている。第2制御スイッチ96には、第1制御スイッチ95に流れる電流に比例した電流が流れる。
本実施形態において、充電処理は、充電スイッチ83がオン状態にされ、かつ、放電スイッチ84がオフ状態にされる処理である。また、本実施形態の放電処理は、充電スイッチ83がオフ状態にされ、かつ、放電スイッチ84がオン状態にされる処理である。充電スイッチ83がオン状態にされる期間において、基準電圧Vrefは、0から定電圧電源81の出力電圧Vccに向かって一定速度(以下、充電側スルーレートSRC)で上昇する。充電側スルーレートSRCは、第1定電流電源82の第1基準電流Iref1及びコンデンサ86の静電容量Crefにより定まる。
駆動回路Drは、電圧検出部51及び判定器52を備えている。判定器52は、第2制御スイッチ96に流れる電流の相関値として、抵抗体97の端子間電圧を検出する。充電スイッチ83がオン状態に切り替えられると、スイッチSWのゲート電圧Vgeは、0から充電側スルーレートSRCで上昇し始める。その後、ゲート電圧Vgeがミラー電圧VMになるまでは、電圧バッファ部91によりゲート電圧Vgeが基準電圧Vrefに制御される。この場合、第1制御スイッチ95及び第2制御スイッチ96がオフ状態にされ、第2制御スイッチ96に電流は流れない。このため、判定器52により検出される電流(端子間電圧)は0に維持される。
その後、ゲート電圧Vgeがミラー電圧VMに維持される期間においては、制限抵抗体92、コンパレータ93、基準電源94及び第1制御スイッチ95により、基準電圧Vrefが、ミラー電圧VMにオフセット値Vhを加えた値に維持されるように、第1制御スイッチ95を介してコンデンサ86に電流が流れる。この際、第1制御スイッチ95に流れる電流に比例した電流が第2制御スイッチ96に流れる。その結果、判定器52により検出される端子間電圧が0よりも大きくなる。このため、この端子間電圧に基づいて、ミラー期間に移行したか否かを判定することができる。具体的には、判定器52は、検出した端子間電圧が0から上昇して所定電圧(>0)になったタイミングを、ミラー期間に移行したタイミングとして判定する。
判定器52は、駆動信号INがオン指令に切り替わって検出したゲート電圧Vgrが上昇し始めた後、ゲート電圧Vgrが判定電圧Vscに到達するまでに、検出した抵抗体97の端子間電圧が所定電圧まで上昇しない場合、駆動部50に対して、放電処理によるスイッチSWのオフ状態への切り替えを指示する。
一方、判定器52は、ゲート電圧Vgrが上昇し始めた後、ゲート電圧Vgrが判定電圧Vscに到達するまでに、検出した端子間電圧が所定電圧に到達した場合、駆動部50に対してスイッチSWのオフ状態への切り替えを指示しない。
なお、本実施形態において、判定器52が「判定部」に相当し、判定器52及び駆動部50が「オフ切替部」に相当し、制限抵抗体92、コンパレータ93、基準電源94及び第1制御スイッチ95が「オフセット部」に相当する。
図13を用いて、正常時における駆動回路Drの動作について説明する。図13(a)~(d)は、先の図10(a),(b),(d),(e)に対応している。図13(e)は充電スイッチ83の駆動状態の推移を示し、図13(f)は放電スイッチ84の駆動状態の推移を示す。
時刻t1よりも前においては、充電スイッチ83がオフ状態とされてかつ放電スイッチ84がオン状態にされ、コンデンサ86の蓄電電荷が0となっている。このため、「Vref=Vge=0」になっている。
時刻t1において駆動信号INがオン指令に切り替えられるため、充電スイッチ83がオン状態に切り替えられ、放電スイッチ84がオフ状態に切り替えられる。これにより、基準電圧Vrefが一定の充電側スルーレートSRCで上昇し始める。
基準電圧Vrefは電圧バッファ部91に入力され、電圧バッファ部91の出力電圧Voutが基準電圧Vrefと同等の電圧になる。このため、基準電圧Vrefの上昇に伴いゲート電圧Vgeも充電側スルーレートSRCで上昇する。ここで、ゲート電圧Vgeが上昇し始める時刻t1から、ゲート電圧Vgeがミラー電圧VMになる時刻t2までの期間において、スイッチSWのゲートの充電電流Ig1は、下式(eq3)で表される。帰還容量Cge、静電容量Cref及び第1基準電流Iref1が一定値であるため、充電電流Ig1は定電流となる。
その後、時刻t2~t3がミラー期間となる。ミラー期間に移行した後は、帰還容量Cgeへの充電によりゲート電圧Vgeが一定に維持されるのに対し、基準電圧Vrefは「VM+Vh」に維持される。この場合、第2制御スイッチ96を介して電流が流れるため、判定器52は、検出した端子間電圧が所定電圧になったと判定し、ミラー期間に移行したと判定する。ミラー期間における充電電流Ilimは、下式(eq4)で表される。下式(eq4)において、Rlimは制限抵抗体92の抵抗値を示す。抵抗値Rlim及びオフセット値Vhが一定値であるため、充電電流Ilimは定電流となる。ミラー期間に渡って大きな定電流を供給できるため、スイッチング損失を好適に低減できる。ここで、ミラー期間に移行したことを検出するためには、「Ilim>Ig1」に設定される必要がある。
また、本実施形態では、ミラー期間中において基準電圧Vrefを「VM+Vh」に維持するために第1制御スイッチ95を介してコンデンサ86に供給される電流の相関値(つまり、抵抗体97の端子間電圧)が判定器52により検出される。そして、その検出値に基づいてミラー期間に移行したことが判定される。
以上説明した本実施形態によれば、基準電圧Vrefを「VM+Vh」に維持するために供給される電流を利用して、ミラー期間に移行したことを判定できる。このため、駆動回路Drの部品数を削減することができる。
<第4実施形態の変形例>
・図12に示す駆動回路Drにおいて、第2制御スイッチ96、抵抗体97及び定電圧電源98が設けられていなくてもよい。この場合、判定器52は、例えば、第2制御スイッチ96のコレクタ及びエミッタ間電圧を充電電流として検出し、その検出値に基づいてミラー期間に移行したか否かを判定すればよい。
・図12に示す駆動回路Drにおいて、電圧バッファ部91、制限抵抗体92、コンパレータ93、基準電源94及び第1制御スイッチ95を備える構成に代えて、この構成と同様の機能を有する他の構成が設けられていてもよい。
<第5実施形態>
以下、第5実施形態について、第4実施形態との相違点を中心に図面を参照しつつ説明する。本実施形態では、図14に示すように、駆動回路Drの構成が変更されている。なお、図14において、先の図12に示した構成と同一の構成については、便宜上、同一の符号を付している。また、本実施形態では、先の図12の電圧バッファ部91、制限抵抗体92、コンパレータ93及び基準電源94を、第1電圧バッファ部91、第1制限抵抗体92、第1コンパレータ93及び第1基準電源94と称すこととする。また、放電スイッチ84を第1放電スイッチ84と称すこととする。
駆動回路Drは、先の図12に示した構成に加えて、TYPE2の短絡に対処するための構成を備えている。TYPE2の短絡とは、上,下アームスイッチのうち一方がオン状態とされる状況下において、他方がショート故障する上下アーム短絡のことである。
駆動回路Drは、TYPE2の短絡に対処するための構成として、第2電圧バッファ部100、第2制限抵抗体101、第2コンパレータ102、第2基準電源103、第3制御スイッチ104、第4制御スイッチ105及び検出用抵抗体108を備えている。第2電圧バッファ部100は、オペアンプを備える回路であり、基準電圧生成部80からの基準電圧Vrefを電圧バッファリングする。本実施形態の各制御スイッチ104,105はPNP型バイポーラトランジスタである。
第2電圧バッファ部100の出力端子には、第2制限抵抗体101の第1端と、第2コンパレータ102の反転入力端子とが接続されている。第2制限抵抗体101の第2端には、第2電圧バッファ部100の反転入力端子と、第2基準電源103の負極端子と、ゲート用端子Tgとが接続されている。第2基準電源103の正極端子には、第2コンパレータ102の非反転入力端子が接続されている。ちなみに、第2基準電源103と第1基準電源94とを共通の基準電源とする等、図14に示した構成と図12に示した構成とで共通化できる構成は適宜共通化されていてもよい。
駆動回路Drは、放電抵抗体106及び第2放電スイッチ107を備えている。本実施形態の第2放電スイッチ107はNチャネルMOSFETである。ゲート用端子Tgには、放電抵抗体106及び第2放電スイッチ107を介してスイッチSWのエミッタが接続されている。
第2制限抵抗体101の第2端には、第3制御スイッチ104及び第4制御スイッチ105それぞれのエミッタが接続されている。第3制御スイッチ104のコレクタには、コンデンサ86の第1端が接続されている。第4制御スイッチ105のコレクタには、検出用抵抗体108を介してスイッチSWのエミッタが接続されている。第3制御スイッチ104及び第4制御スイッチ105それぞれのベースには、第2コンパレータ102の出力端子が接続されている。第4制御スイッチ105には、第3制御スイッチ104に流れる電流に比例した電流が流れる。
駆動信号INがオン指令に切り替えられた後、自アームスイッチのゲート電圧Vgeが定電圧電源81の出力電圧Vccに到達する。その後、オン指令がなされている期間において対向アームスイッチにショート故障が発生することにより、TYPE2の短絡が発生する。この場合、直流電源21の出力電圧をVHとすると、「VH×Cge」の電荷が自アームスイッチのゲートに急激に供給される。この場合、自アームスイッチのゲート電圧が定電圧電源81の出力電圧Vccを超えて急激に上昇しようとする。しかし、本実施形態では、第2電圧バッファ部100にゲート電荷が吸い込まれることにより、ゲート電圧の急激な上昇が抑制される。詳しくは、ゲート電圧は、第2基準電源103の出力電圧Vhを基準電圧Vrefに加えた値(Vref+Vh)に制限される。
この際、第3制御スイッチ104にゲートの放電電流が流れることから、この放電電流に比例した電流が第4制御スイッチ105にも流れる。判定器52は、第4制御スイッチ105に流れる電流を、検出用抵抗体108の端子間電圧ΔVkとして検出する。本実施形態において、端子間電圧ΔVkは、スイッチSWのエミッタ側に対して第4制御スイッチ105のコレクタ側の電位が高い場合を正とする。判定器52は、検出した端子間電圧ΔVkが閾値Vβ(>0)を上回ったと判定した場合、TYPE2の短絡が発生していると判定し、第2電圧バッファ部100に対して動作の停止を指示するイネーブル信号を出力するとともに、第2放電スイッチ107をオン状態に切り替える。放電抵抗体106及び第2放電スイッチ107を介したゲート電荷の放電速度は、第1放電スイッチ84がオン状態にされる場合のゲート電荷の放電速度よりも低い速度に設定されている。
図15に、判定器52により実行される処理の手順を示す。
ステップS20では、検出した端子間電圧ΔVkが閾値Vβを上回っているか否かを判定する。
ステップS20において肯定判定した場合には、ステップS21に進み、TYPE2の短絡が発生していると判定する。そして、ステップS22において、第2電圧バッファ部100に対してイネーブル信号を出力するとともに、第2放電スイッチ107をオン状態に切り替える。
図16を用いて、TYPE2の短絡が発生する場合の駆動回路Drの動作について説明する。図16(a)は自アームスイッチのゲート電圧Vgeの推移を示し、図16(b)は自アームスイッチのゲート電流Igの推移を示し、図16(c)は判定器52の判定結果の推移を示し、図16(d)は第2放電スイッチ107の駆動状態の推移を示す。なお、図16(b)において、正のゲート電流Igは充電電流を示し、負のゲート電流Igは放電電流を示す。
時刻t1において、駆動信号INがオン指令に切り替えられ、ゲート電圧Vgeが上昇し始める。その後、時刻t2~t3のミラー期間を経た後、時刻t4において、ゲート電圧Vgeが定電圧電源81の出力電圧Vccに到達する。この場合、「VCC=Vref=Vge」となる。
その後、時刻t5において、対向アームスイッチにショート故障が発生し、TYPE2の短絡が発生する。この場合、自アームスイッチのコレクタ及びエミッタ間電圧Vceがオン電圧VonからVHとなり、「VH×Vge」のゲート電荷が自アームスイッチのゲートに急激に流れ込む。しかし、第2電圧バッファ部100、第2制限抵抗体101、第2コンパレータ102、第2基準電源103及び第3制御スイッチ104により、ゲート電圧Vgeが「Vref+Vh」で制限され、ゲート電圧Vgeの急激な上昇が抑制される。その後、時刻t6において、第2電圧バッファ部100の動作が停止されるとともに、第2放電スイッチ107がオン状態に切り替えられる。
以上説明した本実施形態によれば、TYPE2の短絡が発生した場合であっても、自アームスイッチを適正に保護することができる。
<その他の実施形態>
なお、上記各実施形態は、以下のように変更して実施してもよい。
・第5実施形態の図14に示した第2電圧バッファ部100、第2制限抵抗体101、第2コンパレータ102、第2基準電源103、第3制御スイッチ104、第4制御スイッチ105及び検出用抵抗体108が先の図8に示した駆動回路Drに備えられていてもよい。
・第5実施形態の図14に示す駆動回路Drにおいて、第4制御スイッチ105及び検出用抵抗体108が設けられていなくてもよい。この場合、判定器52は、例えば、第3制御スイッチ104のコレクタ及びエミッタ間電圧を放電電流として検出し、その検出値に基づいてTYPE2の短絡が発生したか否かを判定すればよい。
・短絡検出用ではなく、短絡電流よりも小さいスイッチSWの過電流検出用に、センス電流方式で用いられるセンス抵抗体等の専用素子と、センス抵抗体で発生する電位差であるセンス電圧検出用の端子とが駆動回路Drに設けられていてもよい。
・スイッチングデバイス部を構成するスイッチとしては、IGBTに限らず、例えばボディダイオードを内蔵するNチャネルMOSFETであってもよい。
・スイッチを備える電力変換器としては、インバータに限らず、例えば、入力電圧を変圧して出力するDCDCコンバータであってもよい。具体的には、DCDCコンバータは、入力電圧を降圧して出力する降圧機能及び入力電圧を昇圧して出力する機能のうち、少なくとも一方を備えている。
・本開示に記載の制御部及びその手法は、コンピュータプログラムにより具体化された一つ乃至は複数の機能を実行するようにプログラムされたプロセッサ及びメモリを構成することによって提供された専用コンピュータにより、実現されてもよい。あるいは、本開示に記載の制御部及びその手法は、一つ以上の専用ハードウェア論理回路によってプロセッサを構成することによって提供された専用コンピュータにより、実現されてもよい。もしくは、本開示に記載の制御部及びその手法は、一つ乃至は複数の機能を実行するようにプログラムされたプロセッサ及びメモリと一つ以上のハードウェア論理回路によって構成されたプロセッサとの組み合わせにより構成された一つ以上の専用コンピュータにより、実現されてもよい。また、コンピュータプログラムは、コンピュータにより実行されるインストラクションとして、コンピュータ読み取り可能な非遷移有形記録媒体に記憶されていてもよい。