JP7331590B2

JP7331590B2 - 炭化珪素半導体装置

Info

Publication number: JP7331590B2
Application number: JP2019177024A
Authority: JP
Inventors: 優介羽山; 準市上原; 武寛加藤; 侑佑山下
Original assignee: Denso Corp
Current assignee: Denso Corp
Priority date: 2019-09-27
Filing date: 2019-09-27
Publication date: 2023-08-23
Anticipated expiration: 2039-09-27
Also published as: JP2021057381A; JP2024074921A; JP2023068113A

Description

本発明は、炭化珪素（以下では、単にＳｉＣという）単結晶基板上にエピタキシャル層が形成されたＳｉＣ半導体装置に関するものである。

従来より、ＳｉＣ単結晶基板は、優れた半導体特性を有するため、車両用パワーデバイスを含む各種半導体装置を構成する材料として注目されている。しからながら、現状のＳｉＣ単結晶基板中には、基底面転位と呼ばれる（０００１）面上に転位線を有する波状転位が含まれている。

そして、このようなＳｉＣ単結晶基板上にエピタキシャル層を成長させてＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistorの略）等のスイッチング素子が形成されたＳｉＣ半導体装置を構成した場合、寄生ダイオードが構成される。この場合、寄生ダイオードがバイポーラ動作すると、基底面転位の近傍を通過する正孔により、基底面転位が積層欠陥へ拡張する可能性があることが知られている。そして、積層欠陥は、基底面転位よりもＳｉＣ半導体装置の電気特性を低下させ易い欠陥である。このため、基底面転位が積層欠陥へ拡張することを抑制できるＳｉＣ半導体装置が望まれている。

例えば、特許文献１には、ＳｉＣ単結晶上にエピタキシャル層を形成した後、エピタキシャル層にライフタイムキラーを形成し、基底面転位の近傍を通過するホールを低減させたＳｉＣ半導体装置が提案されている。

特開２０１８－１６６１９６号公報

しかしながら、基底面転位は、ＳｉＣ単結晶基板中に含まれるものであるため、上記ＳｉＣ半導体装置の構成では、基底面転位が積層欠陥へ拡張することを十分に抑制できない可能性がある。

本発明は上記点に鑑み、ＳｉＣ単結晶基板に含まれる基底面転位が積層欠陥へ拡張することを抑制できるＳｉＣ半導体装置を提供することを目的とする。

上記目的を達成するための請求項１では、ＳｉＣ単結晶基板（１０）を有するＳｉＣ半導体装置であって、一面（１０ａ）および一面と反対側の他面（１０ｂ）を有するＳｉＣ単結晶基板と、一面上に配置されたＳｉＣで構成されるエピタキシャル層（１２）と、を備え、ＳｉＣ単結晶基板は、一面側に存在する基底面転位（１０ｃ）の周囲のみに、他面側よりも多い不純物元素（１１ａ）が配置されている。

これによれば、不純物元素が一面側に存在する基底面転位を構成する炭素空孔欠損を終端させた場合、ＳｉＣ単結晶基板の結晶性が向上する。したがって、基底面転位が積層欠陥へ拡張するのに必要なエネルギーを大きくでき、基底面転位が積層欠陥へ拡張することを抑制できる。また、不純物元素がライフタイムキラーとして機能する場合、一面側の基底面転位の近傍を通過するホールを低減できる。したがって、基底面転位が積層欠陥へ拡張するのに必要なエネルギーが供給されることを抑制でき、基底面転位が積層欠陥へ拡張することを抑制できる。このため、ＭＯＳＦＥＴ等のスイッチング素子を形成した場合、電気特性が低下することを抑制できる。

請求項４は、請求項１のＳｉＣ半導体装置に関する製造方法であり、ＳｉＣ単結晶基板（１０）を有するＳｉＣ半導体装置の製造方法であって、一面（１０ａ）および一面と反対側の他面（１０ｂ）を有するＳｉＣ単結晶基板を用意することと、一面上にＳｉＣで構成されるエピタキシャル層（１２）を成長させることと、を行い、エピタキシャル層を成長させることの前に、一面側に存在する基底面転位（１０ｃ）の周囲のみに不純物元素（１１ａ）が配置されるように、ＳｉＣ単結晶基板の一面に対して不純物元素（１１ａ）をイオン注入することにより、一面側に、他面側よりも多い不純物元素を配置する。

これによれば、一面側に、他面側よりも多い不純物元素が配置されたＳｉＣ単結晶基板を有するＳｉＣ半導体装置を製造できる。また、ＳｉＣ単結晶基板の一面側から不純物をイオン注入するため、例えば、エピタキシャル層を成長させた後にエピタキシャル層側からＳｉＣ単結晶基板に達するように不純物元素をイオン注入する場合と比較して、大掛かりな装置を必要とせず、製造工程が大掛かりになることを抑制できる。

なお、各構成要素等に付された括弧付きの参照符号は、その構成要素等と後述する実施形態に記載の具体的な構成要素等との対応関係の一例を示すものである。

第１実施形態におけるＳｉＣ半導体装置の断面図である。図１に示すＳｉＣ単結晶基板の斜視平面模式図である。第２実施形態におけるＳｉＣ半導体装置の断面図である。第３実施形態におけるＳｉＣ単結晶基板の斜視平面模式図である。第４実施形態におけるＳｉＣ半導体装置の断面図である。

以下、本発明の実施形態について図に基づいて説明する。なお、以下の各実施形態相互において、互いに同一もしくは均等である部分には、同一符号を付して説明を行う。

（第１実施形態）
第１実施形態のＳｉＣ半導体装置について、図面を参照しつつ説明する。本実施形態では、ＳｉＣ単結晶基板１０を用いてＭＯＳＦＥＴが形成された半導体装置について説明する。つまり、ＳｉＣ単結晶基板１０を用いて寄生ダイオードが構成されるスイッチング素子が形成された半導体装置について説明する。なお、図１では、ＭＯＳＦＥＴを構成する１セル分しか記載されていないが、実際には、図１に示すＭＯＳＦＥＴが複数セル隣合うように配置されてＳｉＣ半導体装置が構成されている。

図１に示されるように、半導体装置は、一面１０ａおよび一面１０ａと反対側の他面１０ｂを有するＳｉＣ単結晶基板１０を有している。本実施形態では、ＳｉＣ単結晶基板１０は、ｎ型不純物（例えば、リンもしくは窒素等）が高濃度、例えば１×１０^１９～１×１０^２０ｃｍ^－３の不純物濃度でドープされた厚さが３００μｍ程度である４Ｈ型のＳｉＣ単結晶で構成されている。なお、ＳｉＣ単結晶基板１０には、図２に示されるように、基底面転位１０ｃが導入されている。

ＳｉＣ単結晶基板１０の一面１０ａ上には、ｎ型不純物が、例えば、１×１０^１５～１×１０^１６ｃｍ^－３の不純物濃度でドープされた厚さが５～１５μｍ程度のＳｉＣからなるｎ型のドリフト層１２が形成されている。つまり、ＳｉＣ単結晶基板１０の一面１０ａ上には、ＳｉＣ単結晶基板１０よりも低不純物濃度とされたドリフト層１２が配置されている。なお、ドリフト層１２は、ＳｉＣ単結晶基板１０上にエピタキシャル層を成長させることで構成される。そして、本実施形態では、ドリフト層１２がエピタキシャル層に相当している。

ドリフト層１２上には、ｐ型のベース層１３が形成されている。このベース層１３は、ＭＯＳＦＥＴのチャネルを構成する層であり、後述するトレンチゲート構造を構成するトレンチ１５の両側において、トレンチ１５の側面に接するように形成されている。

ベース層１３の表層部には、トレンチゲート構造に接するように、ｎ型不純物が高濃度にドープされたｎ^＋型のソース領域１４が形成されている。本実施形態では、ソース領域１４は、例えば、不純物濃度が１×１０^２１ｃｍ^－３程度、厚さが０．３μｍ程度とされている。

そして、ベース層１３およびソース領域１４を貫通してドリフト層１２に達するように、トレンチ１５が形成されている。これにより、トレンチ１５の側面と接するように、ベース層１３およびソース領域１４が配置された構成となる。

トレンチ１５の内壁面は、酸化膜等によって構成されたゲート絶縁膜１６で覆われており、ゲート絶縁膜１６の表面には、トレンチ１５内が埋め尽くされるように、ドープトＰｏｌｙ－Ｓｉにて構成されたゲート電極１７が形成されている。このように、トレンチ１５内にゲート絶縁膜１６およびゲート電極１７が形成されることにより、トレンチゲート構造が構成されている。

なお、トレンチゲート構造は、例えば紙面垂直方向を長手方向とした短冊状となるように形成され、複数本のトレンチゲート構造が紙面左右方向に等間隔にストライプ状に並べられることで複数セルが備えられた構造とされている。

ソース領域１４およびベース層１３の表面には、ソース電極１８が形成されている。ソース電極１８は、複数の金属（例えば、Ｎｉ／Ａｌ等）にて構成されている。具体的には、ソース領域１４に接続される部分は、ｎ型ＳｉＣとオーミック接触可能な金属で構成され、ベース層１３に接続される部分は、ｐ型ＳｉＣとオーミック接触可能な金属で構成されている。なお、ソース電極１８は、層間絶縁膜１９により、ゲート電極１７に電気的に接続される図示しないゲート配線と電気的に分離されている。そして、ソース電極１８は、層間絶縁膜１９に形成されたコンタクトホール１９ａを通じて、ソース領域１４およびベース層１３と電気的に接触させられている。

ＳｉＣ単結晶基板１０の他面１０ｂ側には、ＳｉＣ単結晶基板１０と電気的に接続されたドレイン電極２０が形成されている。つまり、本実施形態では、ＳｉＣ単結晶基板１０によってドレイン層が構成されている。このような構造によってＭＯＳＦＥＴが構成されている。

そして、本実施形態では、ＳｉＣ単結晶基板１０には、一面１０ａ側に、ＳｉＣを構成する元素と異なる不純物元素１１ａが配置されている。具体的には、ＳｉＣ単結晶基板１０には、ホウ素、水素、ヘリウム、チタン、バナジウム、およびアルミニウムのうちの少なくとも１種類の不純物元素１１ａがイオン注入されることで配置されている。言い換えると、ＳｉＣ単結晶基板１０には、一面１０ａ側に、不純物元素１１ａが注入されたイオン注入部１１ｂが形成されている。そして、ＳｉＣ単結晶基板１０は、一面１０ａ側に、他面１０ｂ側よりも多い不純物元素１１ａが配置された状態となっている。例えば、本実施形態では、ＳｉＣ単結晶基板１０には、１×１０^１６～１×１０^１８ｃｍ^－３の程度のホウ素が不純物元素１１ａとしてイオン注入されている。

以上が本実施形態におけるＳｉＣ半導体装置の構成である。このようなＳｉＣ半導体装置では、ソース電極１８とドレイン電極２０との間において、ｎ型半導体層であるドリフト層１２とｐ型半導体層であるベース層１３とが接続されていることにより、寄生ダイオードが形成されている。そして、ＳｉＣ半導体装置では、寄生ダイオードが動作した場合には、この寄生ダイオードはバイポーラ動作であるため、電子だけではなくホールも湧き出し、ホール電流密度が増加する。そして、ホールが電子と再結合することにより、基底面転位１０ｃが積層欠陥へと拡張することがある。

しかしながら、本実施形態では、ＳｉＣ単結晶基板１０には、一面１０ａ側に、他面１０ｂ側よりも多い不純物元素１１ａが配置されている。

このため、ＳｉＣ単結晶基板１０の一面１０ａ側では、不純物元素１１ａが一面１０ａ側に存在する基底面転位１０ｃを構成する炭素空孔欠損を終端させた場合、ＳｉＣ単結晶基板１０の結晶性が向上する。したがって、基底面転位１０ｃが積層欠陥へ拡張するのに必要なエネルギーを大きくでき、基底面転位１０ｃが積層欠陥へ拡張することを抑制できる。

また、ＳｉＣ単結晶基板１０の一面１０ａ側では、不純物元素１１ａがライフタイムキラーとして機能する場合、バイポーラ動作中にホールを補足するため、一面１０ａ側の基底面転位１０ｃの近傍を通過するホールを低減できる。したがって、基底面転位１０ｃが積層欠陥へ拡張するのに必要なエネルギーが供給されることを抑制でき、基底面転位１０ｃが積層欠陥へ拡張することを抑制できる。

次に、上記ＳｉＣ半導体装置の製造方法について説明する。まず、一面１０ａおよび他面１０ｂを有するＳｉＣ単結晶基板１０を用意する。なお、このようなＳｉＣ単結晶基板１０は、ＳｉＣインゴットをスライスした後に必要に応じて研磨等することで用意される。

そして、ＳｉＣ単結晶基板１０の一面１０ａ上にエピタキシャル層を成長させる前に、ＳｉＣ単結晶基板１０の一面１０ａ側から上記不純物元素１１ａをイオン注入する。これにより、一面１０ａ側に、他面１０ｂ側よりも多い不純物元素１１ａが配置されたＳｉＣ単結晶基板１０が構成される。

次に、ＳｉＣ単結晶基板１０の一面１０ａ上に、ドリフト層１２を構成するエピタキシャル層を成長させる。その後、所定の半導体製造プロセスを行い、トレンチゲート構造やソース領域等を形成することにより、上記図１に示す半導体装置が製造される。

以上説明したように、本実施形態のＳｉＣ半導体装置では、ＳｉＣ単結晶基板１０は、一面１０ａ側に、他面１０ｂ側よりも多い不純物元素１１ａが配置されている。

また、ＳｉＣ単結晶基板１０の一面１０ａ側では、不純物元素１１ａがライフタイムキラーとして機能する場合、バイポーラ動作中にホールを補足するため、一面１０ａ側の基底面転位１０ｃの近傍を通過するホールを低減できる。したがって、基底面転位１０ｃが積層欠陥へ拡張するのに必要なエネルギーが供給されることを抑制でき、基底面転位１０ｃが積層欠陥へ拡張することを抑制できる。したがって、ＭＯＳＦＥＴ等のスイッチング素子が形成された場合、電気特性が低下することを抑制できる。

そして、本実施形態では、ＳｉＣ単結晶基板１０を用意した後、一面１０ａ側から不純物元素１１ａをイオン注入することで一面１０ａ側に不純物元素１１ａを配置している。このため、例えば、ＳｉＣ単結晶基板１０上にエピタキシャル層を成長させた後にエピタキシャル層側からＳｉＣ単結晶基板１０に達するように不純物元素１１ａをイオン注入する場合と比較して、大掛かりな装置を必要とせず、製造工程が大掛かりになることを抑制できる。

さらに、ＳｉＣ単結晶基板１０にイオン注入によって不純物元素１１ａを配置するため、不純物元素１１ａの濃度等の設定を容易に変更できる。

（第２実施形態）
第２実施形態について説明する。本実施形態は、第１実施形態に対し、ドリフト層１２にも不純物元素１１ａが配置されるようにしたものである。その他に関しては、第１実施形態と同様であるため、ここでは説明を省略する。

本実施形態のＳｉＣ半導体装置では、図３に示されるように、ドリフト層１２のうちのＳｉＣ単結晶基板１０側の部分にも不純物元素１１ａが配置されている。このため、ＳｉＣ単結晶基板１０の一面１０ａ側に存在する基底面転位１０ｃを囲むように、不純物元素１１ａが配置されることが期待される。

このようなＳｉＣ半導体装置は、ＳｉＣ単結晶基板１０に配置する不純物元素１１ａとして、ＳｉＣ中での拡散係数が大きいＴｉやＶ等が多く含まれるようにすればよい。これにより、ＳｉＣ単結晶基板１０上にドリフト層１２を成長させる等の高温状態の際、不純物元素１１ａがドリフト層１２側にも拡散することで製造される。

以上説明したように、本実施形態では、ドリフト層１２のうちのＳｉＣ単結晶基板１０側の部分にも不純物元素１１ａが配置されており、基底面転位１０ｃを囲むように不純物元素１１ａが配置されることが期待される。このため、基底面転位１０ｃが積層欠陥へ拡張することをさらに抑制できる。

（第３実施形態）
第３実施形態について説明する。本実施形態は、第１実施形態に対し、ＳｉＣ単結晶基板１０に存在する基底面転位１０ｃの周囲にのみ不純物元素１１ａを配置するようにしたものである。その他に関しては、第１実施形態と同様であるため、ここでは説明を省略する。

本実施形態のＳｉＣ半導体装置では、図４に示されるように、ＳｉＣ単結晶基板１０には、一面１０ａ側における全体に不純物元素１１ａが配置されておらず、基底面転位１０ｃの周囲のみに不純物元素１１ａが配置されている。

このようなＳｉＣ単結晶基板１０は、次のように用意される。すなわち、まず、フォトルミネッセンスイメージング法等により、ＳｉＣ単結晶基板１０に存在する基底面転位１０ｃの位置を特定する。そして、ＳｉＣ単結晶基板１０の一面１０ａ上に、特定した基底面転位１０ｃを含む所定領域が開口したマスクを配置する。続いて、ＳｉＣ単結晶基板１０の一面１０ａ側から不純物元素１１ａをイオン注入する。これにより、基底面転位１０ｃの周囲のみに不純物元素１１ａが配置されたＳｉＣ単結晶基板１０が用意される。

以上説明したように、基底面転位１０ｃの周囲のみに不純物元素１１ａを配置するようにしても、上記第１実施形態と同様の効果を得ることができる。また、基底面転位１０ｃの周囲のみに不純物元素１１ａを配置するため、不純物元素１１ａにより、ＭＯＳＦＥＴを動作させた際のオン抵抗が高くなることを抑制できる。

（第４実施形態）
第４実施形態について説明する。本実施形態は、第１実施形態に対し、ＳｉＣ単結晶基板１０の全体に不純物を配置するようにしたものである。その他に関しては、第１実施形態と同様であるため、ここでは説明を省略する。

本実施形態のＳｉＣ半導体装置では、図５に示されるように、ＳｉＣ単結晶基板１０には、全体的に不純物元素１１ａが配置されている。つまり、ＳｉＣ単結晶基板１０には、一面１０ａと他面１０ｂとの間において、不純物元素１１ａが均等に配置されている。すなわち、ＳｉＣ単結晶基板１０は、一面１０ａ側の不純物元素１１ａの量と他面１０ｂ側の不純物元素１１ａの量とがほぼ等しくされている。

このようなＳｉＣ単結晶基板１０は、次のように用意される。例えば、ＳｉＣ単結晶基板１０を構成するＳｉＣインゴットを昇華再結晶法により用意する際、昇華炉内をホウ素等の不純物元素１１ａが含まれる雰囲気とする。そして、この状態で昇華再結晶法を行ってＳｉＣを結晶成長させることにより、不純物元素１１ａが全体的に含まれるＳｉＣインゴットを製造する。その後、このＳｉＣインゴットを切断することにより、全体的に不純物元素１１ａが配置されたＳｉＣ単結晶基板１０が用意される。

以上説明したように、ＳｉＣ単結晶基板１０の全体に不純物元素１１ａを配置するようにしても、上記第１実施形態と同様の効果を得ることができる。また、本実施形態では、ＳｉＣインゴットを用意する際に不純物元素１１ａを混入させるため、ＳｉＣインゴットを用意した後に特別な処理を行う必要がない。このため、不純物元素１１ａを含むＳｉＣ単結晶基板１０を容易に用意することができ、製造工程が増加することを抑制できる。

（他の実施形態）
本発明は上記した実施形態に限定されるものではなく、特許請求の範囲に記載した範囲内において適宜変更が可能である。

例えば、上記各実施形態では、ＳｉＣ単結晶基板１０は、４Ｈ型とされている例について説明したが、３Ｃ型、６Ｈ型、１５Ｒ型等とされていてもよい。

また、上記各実施形態において、ＳｉＣ半導体装置は、トレンチゲート型のＭＯＳＦＥＴではなく、プレーナゲート型のＭＯＳＦＥＴや、スーパージャンクションＭＯＳＦＥＴ等が形成されていてもよい。また、ＳｉＣ半導体装置は、ＭＯＳＦＥＴではなく、ショットキーバリアダイオードやＩＧＢＴ（Insulated Gate Bipolar Transistorの略）等が形成されていてもよい。なお、ＳｉＣ半導体装置は、ＩＧＢＴが形成される場合には、ＳｉＣ単結晶基板１０がｐ型とされる。

さらに、上記第１～第３実施形態において、イオン注入ではなく、熱拡散によってＳｉＣ単結晶基板１０に不純物元素１１ａを配置するようにしてもよい。すなわち、一面１０ａ上に不純物元素１１ａを含む溶液を塗布した後、加熱炉で熱処理することで不純物元素１１ａをＳｉＣ単結晶基板１０に配置するようにしてもよい。

また、上記第４実施形態において、不純物元素１１ａを全体的に含むＳｉＣインゴットを製造する方法は、昇華再結晶法ではなく、溶液成長法やガスソース成長法等であってもよい。なお、溶液成長法によって不純物元素１１ａを全体的に含むＳｉＣインゴットを製造する場合には、原料溶液中に不純物元素１１ａを混入させればよい。また、ガスソース成長法によって不純物元素１１ａを全体的に含むＳｉＣインゴットを製造する場合には、原料ガス中に不純物元素１１ａを混入させればよい。

さらに、上記各実施形態を組み合わせてもよい。例えば、上記第２実施形態に第４実施形態を組み合わせ、ＳｉＣ単結晶基板１０の全体、およびドリフト層１２のうちのＳｉＣ単結晶基板１０側の部分に不純物元素１１ａが配置されるようにしてもよい。

１０ＳｉＣ単結晶基板
１０ａ一面
１０ｂ他面
１０ｃ基底面転位
１１ａ不純物元素
１２ドリフト層（エピタキシャル層）

Claims

炭化珪素単結晶基板（１０）を有する炭化珪素半導体装置であって、
一面（１０ａ）および前記一面と反対側の他面（１０ｂ）を有する前記炭化珪素単結晶基板と、
前記一面上に配置された炭化珪素で構成されるエピタキシャル層（１２）と、を備え、
前記炭化珪素単結晶基板は、前記一面側に存在する基底面転位（１０ｃ）の周囲のみに、前記他面側よりも多い不純物元素（１１ａ）が配置されている炭化珪素半導体装置。
前記炭化珪素単結晶基板は、前記一面側に、前記不純物元素として、ホウ素、水素、ヘリウム、チタン、バナジウム、およびアルミニウムのうちの少なくとも１種類が配置されている請求項１に記載の炭化珪素半導体装置。
前記エピタキシャル層には、前記炭化珪素単結晶基板側に、前記不純物元素が配置されている請求項１または２に記載の炭化珪素半導体装置。
炭化珪素単結晶基板（１０）を有する炭化珪素半導体装置の製造方法であって、
一面（１０ａ）および前記一面と反対側の他面（１０ｂ）を有する前記炭化珪素単結晶基板を用意することと、
前記一面上に炭化珪素で構成されるエピタキシャル層（１２）を成長させることと、を行い、
前記エピタキシャル層を成長させることの前に、前記一面側に存在する基底面転位（１０ｃ）の周囲のみに不純物元素（１１ａ）が配置されるように、前記炭化珪素単結晶基板の一面に対して前記不純物元素をイオン注入することにより、前記一面側に、前記他面側よりも多い前記不純物元素を配置する炭化珪素半導体装置の製造方法。
前記イオン注入することでは、前記不純物元素として、ホウ素、水素、ヘリウム、チタン、バナジウム、およびアルミニウムのうちの少なくとも１種類をイオン注入する請求項４に記載の炭化珪素半導体装置の製造方法。