JP7324905B2 - 混合型埋め込みパッケージ構造及びその作製方法 - Google Patents

混合型埋め込みパッケージ構造及びその作製方法 Download PDF

Info

Publication number
JP7324905B2
JP7324905B2 JP2022098799A JP2022098799A JP7324905B2 JP 7324905 B2 JP7324905 B2 JP 7324905B2 JP 2022098799 A JP2022098799 A JP 2022098799A JP 2022098799 A JP2022098799 A JP 2022098799A JP 7324905 B2 JP7324905 B2 JP 7324905B2
Authority
JP
Japan
Prior art keywords
layer
electronic device
substrate
wiring
insulating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2022098799A
Other languages
English (en)
Other versions
JP2023025665A (ja
Inventor
先 明 陳
磊 馮
本 霞 黄
業 傑 洪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhuhai Access Semiconductor Co Ltd
Original Assignee
Zhuhai Access Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zhuhai Access Semiconductor Co Ltd filed Critical Zhuhai Access Semiconductor Co Ltd
Publication of JP2023025665A publication Critical patent/JP2023025665A/ja
Application granted granted Critical
Publication of JP7324905B2 publication Critical patent/JP7324905B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4803—Insulating or insulated parts, e.g. mountings, containers, diamond heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/041—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L31/00
    • H01L25/042—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L31/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/041—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L31/00
    • H01L25/043—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0756—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/165—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68345—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68359—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during manufacture of interconnect decals or build up layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48153—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/48155—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48157—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H01L2224/48158—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item the bond pad being disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Sustainable Development (AREA)
  • Light Receiving Elements (AREA)
  • Photo Coupler, Interrupter, Optical-To-Optical Conversion Devices (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Description

本願は半導体パッケージの技術分野に関し、特に混合型埋め込みパッケージ構造及びその作製方法に関する。
電子技術の発展及び進歩に伴い、電子製品は、小型化、軽量化、薄型化へ発展しており、一方、電子製品の機能への要求はますます高くなり、これにより、電子製品のパッケージ構造は高集積化、小型化しており、このため、電子デバイスなどの素子の埋め込みパッケージが登場し、ＷＢパッケージ（ワイヤボンディングパッケージ）に取り替わる傾向が見えられる。ただし、Ｉ／Ｏ数が少ない電子デバイスの場合、埋め込みパッケージを行ってから再配線層（ＲＤＬ：ｒｅｄｉｓｔｒｉｂｕｔｉｏｎ ｌａｙｅｒ）を行う場合に比べて、ＷＢパッケージの方はコストや加工周期において優位性を有し、また、一部のデバイスの特別の用途のため、埋め込みパッケージによって実現するのが難しく、例えばＬＥＤ、フォトダイオードなど光源の発光又は受光が関与しているデバイスでは、従来の方式で埋め込みパッケージが行われると、デバイスの発光も受光も影響を受けてしまう。したがって、短時間内では、ＷＢパッケージはまだ主流である。
従来技術では、一般的なＷＢパッケージは、電子デバイスなどの素子を実装によって基板の表面に固定してから、配線を行い、電子デバイスなどの素子を基板に電気的に接続し、最後に射出成形によってパッケージすることである。このような方法では、電子デバイスなどの素子の基板表面への実装及び配線のいずれもパッケージの大型化をもたらし、高密度集積、小型化のニーズに応えられないという欠点がある。
従来の電子デバイス埋め込みパッケージ方法では、電子デバイスなどの素子を、キャビティが予め設けられた重合体製枠又はＣｏｒｅ材に実装して、封止材料でパッケージした後、再配線層を作製することである。このような方法では、Ｉ／Ｏ数が少ない電子デバイスの場合、埋め込みパッケージを行ってから再配線層を作製すると、ＷＢパッケージに比べて、コストが高く、加工周期が長く、また、一部のデバイスの特別の用途のため、埋め込みパッケージによって実現するのが難しく、例えばＬＥＤ、フォトダイオードなど光源の発光又は受光が関与しているデバイスでは、従来の方式で埋め込みパッケージが行われると、デバイスの発光も受光も影響を受けてしまう。
本願は、関連技術における技術的課題の少なくとも１つをある程度で解決することを目的とする。このため、本願は、埋め込みパッケージとＷＢパッケージとを組み合わせた混合型埋め込みパッケージによって、パッケージ体の高集積化、小型化を達成させるとともに、特定のデバイスに求められる特別なパッケージニーズに応えることができる混合型埋め込みパッケージ構造及びその作製方法を提案する。以下は本明細書で詳細に説明される主題の概要である。本概要は請求の範囲を限定するものではない。前記技術的解決手段は以下のとおりである。
第１態様では、本願の実施例は、
第１絶縁層と、前記第１絶縁層を貫通している導通用銅柱と、前記第１絶縁層に開けられた埋め込みキャビティと、前記導通用銅柱に電気的に接続された第１配線層とを含む基板を作製するステップと、
電子デバイスユニットを仮固定するための支持部材を前記基板の底部に設けるステップと、
前記埋め込みキャビティに対応する前記支持部材の内側に前記電子デバイスユニットを仮固定するステップであって、前記電子デバイスユニットは第１電子デバイスと第２電子デバイスを含み、前記第２電子デバイスは前記第１電子デバイスの裏面に設けられ、かつ前記第１電子デバイスの端子面は前記支持部材に面しており、前記第２電子デバイスの端子面は前記第１電子デバイスと反対するステップと、
前記電子デバイスユニットをパッケージし、前記第１配線層の一部及び第２電子デバイスの端子を露出させて、第２絶縁層を形成するステップと、
前記支持部材を除去するステップと、
前記基板の底部に第２配線層を作製するステップと、
配線して前記第２電子デバイスの端子と前記第１配線層とを接続する、ことを特徴とする混合型埋め込みパッケージ構造の作製方法を提供する。
本願の第１態様の実施例に係る混合型埋め込みパッケージ構造の作製方法は、少なくとも以下の有益な効果を有する。第一に、本願で提案された混合型埋め込みパッケージ構造の作製方法では、埋め込みパッケージとＷＢパッケージとを組み合わせ、パッケージされる電子デバイスなどの素子に対して埋め込みパッケージ又はＷＢパッケージ（ワイヤボンディング）を選択的に行うことによって、生産コストを低下させ、加工周期を短縮させることができる。第二に、センサや感光性デバイス（ＬＥＤ、ＰＤなど）を基板の内部に集積し、またセンサや感光性デバイスを露出させることができ、これにより、センサや感光性デバイスによる信号送信／受信に影響を与えることなく、パッケージ体積を小さくすることができる。第三に、ＷＢ対象となる第２電子デバイスを、埋め込まれた第１電子デバイスの裏面に固定し、次に配線してＷＢ第２電子デバイスと基板とを電気的に接続する。
好ましくは、本願のいくつかの実施例において、前記基板の底部及び前記第２配線層の表面の少なくとも一部にソルダーマスクを作製し、前記第１配線層及び前記第２配線層の表面を処理して表面処理層を形成する。
好ましくは、本願のいくつかの実施例において、前記基板の上面に保護カバーを施すステップをさらに含む。
好ましくは、本願のいくつかの実施例において、基板を作製する前記ステップは、具体的には、
下層からコア層、第１金属層、第２金属層、エッチングストップ層及び第１金属シード層をこの順で含む支持プレートを用意するステップと、
前記第１金属シード層の表面に、導通用銅柱用ウィンドウ及び犠牲銅柱用ウィンドウが設けられた第１フォトレジスト層を作製するステップと、
前記導通用銅柱用ウィンドウ及び犠牲銅柱用ウィンドウの位置に導通用銅柱及び犠牲銅柱をそれぞれ作製するステップと、
前記第１フォトレジスト層を除去するステップと、
銅柱を覆うように絶縁層を積層し、絶縁層を薄くして、前記導通用銅柱及び前記犠牲銅柱の端部を露出させて、前記第１絶縁層を形成するステップと、
銅柱を露出させた表面に第２金属シード層を作製するステップと、
前記第２金属シード層の表面にフォトレジスト材料を施して、フォトレジスト材料に露光及び現像を行い、第１配線層パターンを作製して、第２フォトレジスト層を形成するステップと、
配線を電気めっきし、第２フォトレジスト層及び露出させた第２金属シード層を除去し、前記第１配線層を形成するステップと、
前記第１金属層と前記第２金属層を分離するステップと、
前記第２金属層、エッチングストップ層及び第１金属シード層を除去するステップと、
両面にフォトレジスト材料を施して、フォトレジスト材料に露光及び現像を行い、前記第１配線層及び前記導通用銅柱を覆いながら、前記犠牲銅柱を露出させるステップと、
前記犠牲銅柱を除去して、前記埋め込みキャビティを形成するステップとを含む。
好ましくは、前記第１電子デバイスと前記第２電子デバイスは接着材料で接続されている。
好ましくは、前記第２電子デバイスの端子台にセンサがさらに設けられている。
好ましくは、前記電子デバイスユニットをパッケージし、前記第１配線層の一部及び第２電子デバイスの端子を露出させて、第２絶縁層を形成する前記ステップは、具体的には、
絶縁材料を用いて電子デバイスをパッケージし、
絶縁材料を処理して、前記第１配線層の一部、前記第２電子デバイスの端子及び前記センサを露出させて、第２絶縁層を形成する。
好ましくは、前記第２絶縁層に使用される絶縁材料は感光性絶縁材料であり、感光性絶縁材料に露光及び現像処理を行うことによって、前記第１配線層の一部、前記第２電子デバイスの端子及び前記センサを露出させて、第２絶縁層を形成する。
好ましくは、前記基板の底部に第２配線層を作製する前記ステップは、具体的には、
前記基板の底面に第３金属シード層を作製し、
貼着又は塗布によって両面にフォトレジスト材料を施し、
フォトレジスト材料に露光及び現像を行い、上面全体を隠蔽し、底面に第２配線層パターンを作製し、第５フォトレジスト層及び第６フォトレジスト層を形成し、
第２配線を電気めっきし、
第５フォトレジスト層及び第６フォトレジスト層を除去し、
金属シード層をエッチングして、露出させた前記第３金属シード層を除去し、第２配線層を形成する。
好ましくは、前記第１絶縁層は純粋な樹脂又は樹脂とガラス繊維を含む有機絶縁材料である。
第２態様では、本願の実施例は、
第１絶縁層と、前記第１絶縁層を貫通している導通用銅柱と、前記第１絶縁層に開けられた埋め込みキャビティと、前記導通用銅柱に電気的に接続された第１配線層とを含む基板を作製するステップと、
前記基板の底部に支持部材を設けるステップと、
前記埋め込みキャビティに対応する前記支持部材の内側に、端子面が前記支持部材に面している第１電子デバイスを仮固定するステップと、
前記第１電子デバイスをパッケージし、前記第１配線層の一部及び第１電子デバイスの裏面を露出させて、前記第１電子デバイスの裏面において少なくとも２つのウィンドウを形成している第２絶縁層を形成するステップと、
前記支持部材を除去するステップと、
前記基板の底部に第２配線層を作製するステップと、
前記第１電子デバイスの裏面のうち前記第２絶縁層の前記ウィンドウ箇所に、端子面が前記第１電子デバイスと反対する第２電子デバイスを設けるステップと、
配線して前記第２電子デバイスの端子と前記第１配線層とを接続するステップとを含むことを特徴とする混合型埋め込みパッケージ構造の作製方法を提供する。
好ましくは、本願のいくつかの実施例において、前記基板の底部及び前記第２配線層の表面の少なくとも一部にソルダーマスクを作製し、前記第１配線層及び前記第２配線層の表面を処理して表面処理層を形成する。
好ましくは、本願のいくつかの実施例において、前記基板の上面に保護カバーを施すステップをさらに含む。
本願の第２態様の実施例に係る混合型埋め込みパッケージ構造の作製方法は、少なくとも以下の有益な効果を有する。第一に、本願で提案された混合型埋め込みパッケージ構造の作製方法では、埋め込みパッケージとＷＢパッケージとを組み合わせ、パッケージされる電子デバイスなどの素子に対して埋め込みパッケージ又はＷＢパッケージ（ワイヤボンディング）を選択的に行うことによって、生産コストを低下させ、加工周期を短縮させることができる。第二に、センサや感光性デバイス（ＬＥＤ、ＰＤなど）を基板の内部に集積し、またセンサや感光性デバイスを露出させることができ、これにより、センサや感光性デバイスによる信号送信／受信に影響を与えることなく、パッケージ体積を小さくすることができる。第三に、ＷＢ対象となる第２電子デバイスを、埋め込まれた第１電子デバイスの裏面に固定し、次に配線してＷＢ第２電子デバイスと基板とを電気的に接続する。第四に、ＷＢ対象となる第２電子デバイスは必要に応じて複数設けられてもよく、また、各電子素子のタイプは任意に組み合わせられてもよく、同一又は異なるものとすることができ、このため、設計が非常に柔軟である。
第３態様では、本願の実施例は、
第１絶縁層と、前記第１絶縁層を貫通している導通用銅柱と、前記第１絶縁層に開けられた埋め込みキャビティと、前記導通用銅柱に電気的に接続された第１配線層とを含む基板と、
前記埋め込みキャビティの内部に設けられ、かつ端子面が基板の底面に面している第１電子デバイスと、
前記第１電子デバイスの裏面に設けられ、かつ端子面が基板の上面に面している第２電子デバイスと、
前記埋め込みキャビティ及び前記基板の上層を覆って埋めるとともに、前記第１配線層の一部及び前記第２電子デバイスの一部又は第１電子デバイスの裏面の一部を露出させる第２絶縁層と、
前記基板の底面に設けられ、前記導通用銅柱と前記第１電子デバイスの端子とを電気的に接続する第２配線層と、
前記第１配線層と前記第２電子デバイスの端子とを電気的に接続するリード線とを含む、ことを特徴とする混合型埋め込みパッケージ構造を提供する。
本願の第３態様の実施例に係る混合型埋め込みパッケージ構造は、少なくとも以下の有益な効果を有する。第一に、本願で提案された混合型埋め込みパッケージ構造の作製方法では、埋め込みパッケージとＷＢパッケージとを組み合わせ、パッケージされる電子デバイスなどの素子に対して埋め込みパッケージ又はＷＢパッケージ（ワイヤボンディング）を選択的に行うことによって、生産コストを低下させ、加工周期を短縮させることができる。第二に、センサや感光性デバイス（ＬＥＤ、ＰＤなど）を基板の内部に集積し、またセンサや感光性デバイスを露出させることができ、これにより、センサや感光性デバイスによる信号送信／受信に影響を与えることなく、パッケージ体積を小さくすることができる。第三に、ＷＢ対象となる第２電子デバイスを、埋め込まれた第１電子デバイスの裏面に固定し、次に配線してＷＢ第２電子デバイスと基板とを電気的に接続する。第四に、ＷＢ対象となる第２電子デバイスは必要に応じて複数設けられてもよく、また、各電子素子のタイプは任意に組み合わせられてもよく、同一又は異なるものとすることができ、このため、設計が非常に柔軟である。
好ましくは、前記第２電子デバイスは１つ設けられており、前記第２絶縁層は前記埋め込みキャビティ及び前記基板の上層を覆って埋めるとともに、前記第１配線層の一部及び前記第２電子デバイスの端子を露出させる。
好ましくは、前記第２電子デバイスの端子面にセンサがさらに設けられており、前記第２絶縁層によって前記埋め込みキャビティ及び前記基板の上層が覆って埋められるとともに、前記第１配線層の一部及び前記第２電子デバイスの端子と前記センサが露出している。
好ましくは、前記第２電子デバイスは少なくとも２つ設けられており、前記第２絶縁層によって前記埋め込みキャビティ及び前記基板の上層が覆って埋められるとともに、前記第１配線層の一部及び前記第１電子デバイスの裏面の一部が露出し、かつ前記第２絶縁層は第１電子デバイスの裏面において少なくとも２つのウィンドウが形成され、前記第２電子デバイスはそれぞれ、１つのウィンドウに対応して設けられている。
好ましくは、前記第２電子デバイスが少なくとも２つ設けられている場合、前記少なくとも２つの前記第２電子デバイスは、同一の電子素子又は異なる電子素子である。
好ましくは、前記第２電子デバイスは接着材料で前記第１電子デバイスの裏面に設けられている。
好ましくは、少なくとも前記第２配線層の一部を覆うソルダーマスクをさらに含む。
好ましくは、前記基板の上面に設けられた保護カバーをさらに含む。
好ましくは、前記保護カバーは光透過性カバーとされる。
本願の他の特徴及び利点は以下の明細書において説明され、かつ、その一部は明細書から明らかになり、又は本願を実施することにより把握できる。本願の目的及び他の利点は明細書、特許請求の範囲及び図面において特に記載された構造によって実現、取得できる。
図面は本願の技術的解決手段をさらに理解するために提供されるものであり、明細書の一部となり、本願の実施例とともに本願の技術的解決手段を解釈し、本願の技術的解決手段を限定するものではない。
本願の第１実施例で提供される混合型埋め込みパッケージ構造の作製方法のステップのフローチャートである。 本願の第１実施例で提供されるパッケージ基板の作製方法のステップに対応する断面図である。 本願の第１実施例で提供されるパッケージ基板の作製方法のステップに対応する断面図である。 本願の第１実施例で提供されるパッケージ基板の作製方法のステップに対応する断面図である。 本願の第１実施例で提供されるパッケージ基板の作製方法のステップに対応する断面図である。 本願の第１実施例で提供されるパッケージ基板の作製方法のステップに対応する断面図である。 本願の第１実施例で提供されるパッケージ基板の作製方法のステップに対応する断面図である。 本願の第１実施例で提供されるパッケージ基板の作製方法のステップに対応する断面図である。 本願の第１実施例で提供されるパッケージ基板の作製方法のステップに対応する断面図である。 本願の第１実施例で提供されるパッケージ基板の作製方法のステップに対応する断面図である。 本願の第１実施例で提供されるパッケージ基板の作製方法のステップに対応する断面図である。 本願の第１実施例で提供されるパッケージ基板の作製方法のステップに対応する断面図である。 本願の第１実施例で提供されるパッケージ基板の作製方法のステップに対応する断面図である。 本願の第１実施例で提供されるパッケージ基板の作製方法のステップに対応する断面図である。 本願の第１実施例で提供されるパッケージ基板の作製方法のステップに対応する断面図である。 本願の第１実施例で提供されるパッケージ基板の作製方法のステップに対応する断面図である。 本願の第１実施例で提供されるパッケージ基板の作製方法のステップに対応する断面図である。 本願の第２実施例で提供される混合型埋め込みパッケージ構造の作製方法のステップのフローチャートである。 本願の第２実施例で提供されるパッケージ基板の作製方法のステップに対応する断面図である。 本願の第２実施例で提供されるパッケージ基板の作製方法のステップに対応する断面図である。 本願の第２実施例で提供されるパッケージ基板の作製方法のステップに対応する断面図である。 本願の第２実施例で提供されるパッケージ基板の作製方法のステップに対応する断面図である。 本願の第２実施例で提供されるパッケージ基板の作製方法のステップに対応する断面図である。 本願の第２実施例で提供されるパッケージ基板の作製方法のステップに対応する断面図である。 本願の第２実施例で提供されるパッケージ基板の作製方法のステップに対応する断面図である。 本願の第１実施例で提供されるパッケージ基板の断面図である。 本願の第２実施例で提供されるパッケージ基板の断面図である。
本願の目的、技術的解決手段及び利点をより明確にするために、以下、図面及び実施例を参照しながら、本願をさらに詳細に説明する。なお、ここで説明する特定の実施例は本願を解釈するために過ぎず、本願を限定するものではなく、このため、技術的には実質的な意義がなく、いずれの構造の修飾、比例関係の変化や大きさの調整も、本願による効果及び達成させる目的に影響しない限り、本願で開示された技術的内容がカバーする範囲に含まれるものとする。
本部分は本願の特定の実施例を詳細に説明し、本願の好適な実施例は図面に示されており、図面は、図形を利用して明細書の文字による説明を補助し、本願のそれぞれの技術的特徴及び技術的解決手段全体を視覚的に理解できるようにする役割を果たし、本願の請求の範囲を限定するものとして理解すべきではない。
本願の説明において、「若干」は１つ又は複数を意味し、「複数」は２つ以上を意味し、「よりも大きい」、「よりも小さい」、「を超える」などはこれらの前に記載される数を含まないもの、「以上」、「以下」、「以内」などはこれらの前に記載される数を含むものとして理解される。「第１」、「第２」が記載される場合、技術的特徴を区別することにのみ使用され、相対重要性を指示もしくは示唆するか、又は係る技術的特徴の数もしくは係る技術的特徴の順位を暗黙的に示すものとして理解すべきではない。
図１に示すように、本願の一実施例で提供される混合型埋め込みパッケージ構造の作製方法は、ステップＳ１００～Ｓ９００を含む。
Ｓ１００：第１絶縁層５０２、第１絶縁層５０２を貫通している導通用銅柱５０１、第１絶縁層５０２に開けられた埋め込みキャビティ５０４、及び導通用銅柱５０１に電気的に接続された第１配線層５０３を含む基板５００を作製し、具体的には、図２～図１１に示す。
さらに、図２に示すように、下層からコア層１０１、第１金属層１０２、第２金属層１０３、エッチングストップ層１０４、及び第１金属シード層１０５をこの順で含む支持プレート１００を用意する。いくつかの実施例では、第１金属層１０２、第２金属層１０３は金属銅層としてもよく、両方は物理的手段により分離可能に結合される。後で第１金属層１０２と第２金属層１０３を分離した後、第２金属層１０３をエッチングする際には、エッチングストップ層１０４は基板の配線や銅柱を保護し、必要以上なエッチングを回避し、エッチングストップ層１０４は金属ニッケルとしてもよい。第１金属シード層１０５は銅としてもよく、厚さが１～３μｍであり、後続の電気めっきにおける導通の基礎となる。
さらに、図３に示すように、第１金属シード層１０５の表面に、導通用銅柱用ウィンドウ２０２及び犠牲銅柱用ウィンドウ２０３が設けられた第１フォトレジスト層２０１を作製する。具体的には、貼着又は塗布によって第１金属シード層１０５の表面にフォトレジスト材料を施して、フォトレジスト材料に露光及び現像を行い、銅柱パターンを作製し、第１フォトレジスト層２０１を形成する。第１フォトレジスト層２０１は導通用銅柱用ウィンドウ２０２、犠牲銅柱用ウィンドウ２０３を含み、銅柱は円柱体に限定されるものではなく、立方体、直方体などであってもよい。
さらに、図４に示すように、銅柱を電気めっきし、導通用銅柱用ウィンドウ２０２及び犠牲銅柱用ウィンドウ２０３の位置に導通用銅柱５０１及び犠牲銅柱３０２をそれぞれ作製する。銅柱５０１及び３０２の厚さは実際のニーズに応じて決定され、通常、第１フォトレジスト層２０１の厚さよりも小さくする。
さらに、図５に示すように、ストリッピングなどによって、第１フォトレジスト層を除去し、銅柱を覆うように絶縁層を積層する。プラズマエッチング又はスブラビングなどによって絶縁層を薄くし、導通用銅柱５０１及び犠牲銅柱３０２の端部を露出させて、第１絶縁層５０２を形成する。
さらに、図６に示すように、銅柱を露出させた表面に第２金属シード層４０１を作製する。いくつかの実施例では、無電解銅めっき又はイオンスパッタリングは使用されてもよく、第２金属シード層４０１はＣｕ又はＴｉ＋Ｃｕとしてもよい。
さらに、図７に示すように、第２金属シード層の表面に、いくつかの実施例では貼着又は塗布によってフォトレジスト材料を施して、フォトレジスト材料に露光及び現像を行い、第１配線層パターンを作製して、第２フォトレジスト層４０２を形成する。
さらに、図８に示すように、実際のニーズに応じて決定されるが、通常、第２フォトレジスト層４０２の厚さよりも小さい厚さで、配線を電気めっきし、第２フォトレジスト層４０２及び露出させた第２金属シード層４０１を除去し、第１配線層５０３を形成する。いくつかの実施例では、第２フォトレジスト層の除去はストリッピングによって行われてもよく、露出させた第２金属シード層の除去はエッチングによって行われてもよい。
さらに、図９に示すように、第１金属層１０２と第２金属層１０３を分離し、第２金属層１０３、エッチングストップ層１０４及び第１金属シード層１０５を除去する。いくつかの実施例では、分離された第１金属層の除去は通常エッチング方式によって行われ、エッチングストップ層の除去は通常、特定の薬液、好ましくはニッケルエッチング用薬液を用いたエッチングによって行われ、第１金属シード層の除去は通常エッチングによって行われる。
さらに、図１０に示すように、貼着又は塗布によって両面にフォトレジスト材料を施して、フォトレジスト材料に露光及び現像を行い、第１配線層及び導通用銅柱５０１を覆い、犠牲銅柱３０２を露出させて、第３フォトレジスト層４０４、第４フォトレジスト層４０５を形成する。
さらに、図１１に示すように、犠牲銅柱３０２を除去して、埋め込みキャビティ５０４を形成し、導通用銅柱５０１、第１絶縁層５０２、第１配線層５０３及び埋め込みキャビティ５０４を含む基板５００を得る。いくつかの実施例では、犠牲銅柱の除去はエッチングによって行われ、第３フォトレジスト層、第４フォトレジスト層の除去はストリッピングによって行われてもよい。
Ｓ２００：図１２に示すように、基板５００の底部に、電子デバイスユニットを仮固定するための支持部材５０５を設ける。いくつかの実施例では、支持部材５０５として、接着テープが使用されてもよく、接着テープの接着面は電子デバイスの仮固定に有利である。
Ｓ３００：埋め込みキャビティ５０４に対応する支持部材５０５の内側に電子デバイスユニットを仮固定する。電子デバイスユニットは第１電子デバイス６０１と第２電子デバイス６０２を含む。第２電子デバイス６０２は第１電子デバイス６０１の裏面に設けられ、第１電子デバイス６０１の端子面は支持部材に面しており、第２電子デバイス６０２の端子面は第１電子デバイス６０１と反対する。いくつかの実施例では、第１電子デバイス６０１と第２電子デバイス６０２は接着材料６０３で粘着される。電子デバイスを貼り合わせる際には、第１電子デバイス６０１、接着材料６０３、第２電子デバイス６０２をこの順で貼り付けてもよく、第１電子デバイス６０１－接着材料６０３－第２電子デバイス６０２を組み合わせた全体をそのまま貼り付けてもよく、即ち、第１電子デバイス６０１、接着材料６０３、及び第２電子デバイス６０２を予め一定に結合させておき、次に、全体として接着テープ５０５に貼り付けてもよい。
Ｓ４００：図１３に示すように、電子デバイスユニットをパッケージし、第１配線層５０３の一部及び第２電子デバイスの端子を露出させて、第２絶縁層７０１を形成する。いくつかの実施例では、感光性絶縁材料でチップをパッケージし、次に感光性絶縁材料に露光及び現像を行い、第１配線層の一部及び第２電子デバイスの端子を露出させて、第２絶縁層７０１を形成してもよい。もちろん、一般的な非感光絶縁材料で真空ラミネート、積層、塗布によってパッケージし、次に、レーザ、プラズマエッチングなどで絶縁材料を除去してウィンドウを形成してもよい。また、局所射出成形によってパッケージし、ウィンドウを形成して端子の一部を露出させてもよい。
Ｓ５００：図１４に示すように、支持部材５０５を除去する。いくつかの実施例では、支持部材５０５を除去した後、まず、第２配線層の作製の準備作業として基板５００の底面に第３金属シード層７０２を作製する。第３金属シード層７０２は、無電解銅めっき又はイオンスパッタリングによって作製されてもよい。第３金属シード層はＣｕ又はＴｉ＋Ｃｕとしてもよい。
Ｓ６００：図１５、図１６及び図１７に示すように、基板５００の底部に第２配線層７０５、ソルダーマスク７０６を作製し、このステップは、具体的には、
貼着又は塗布によって、両面にフォトレジスト材料を施し、
フォトレジスト材料に露光及び現像を行い、上面全体を隠蔽し、底面に第２配線層パターンを作製し、第５フォトレジスト層７０３、第６フォトレジスト層７０４を形成し、
実際のニーズに応じて決定されるが、通常第６フォトレジスト層の厚さよりも小さい厚さで、第２配線を電気めっきし、
通常ストリッピングによって、第５フォトレジスト層、第６フォトレジスト層を除去し、
金属シード層をエッチングし、露出させた第３金属シード層を除去させ、第２配線層７０５を形成し、
底面にソルダーマスク７０６を作製する。ここで、ソルダーマスクは必要に応じて作製される。
Ｓ７００：抗酸化、無電解ニッケル・パラジウム・金めっき、錫めっき、無電解銀めっきなどによって第１配線層５０３及び第２配線層７０５の表面を処理して表面処理層７０７を形成する。表面の処理に際しては、通常、チップ領域のウィンドウ位置を遮蔽する必要がある。
Ｓ８００：図１８に示すように、金配線や銅配線などを配線して、第２電子デバイスの端子６０２１と第１配線層５０３を接続する。
Ｓ９００：保護カバーを施し、つまり、配線後に、上面に保護カバー７０８を施す。いくつかの実施例では、保護カバー７０８は光透過性のガラス材質としてもよく、これにより、第２電子デバイスがセンサを有するか、又はＬＥＤなどの発光デバイスである場合、センサやＬＥＤなどの作動に影響を与えることなくパッケージ体を保護することができる。
本願の第１態様の実施例に係る混合型埋め込みパッケージ構造の作製方法では、埋め込みパッケージとＷＢパッケージを組み合わせ、パッケージされるチップなどの素子に対して埋め込みパッケージ又はＷＢパッケージ（ワイヤボンディング）を選択的に行う。Ｉ／Ｏ数が多いチップの場合、ＷＢパッケージは、難度が高く、コストが高いため、埋め込みパッケージを選択することができる。Ｉ／Ｏ数が少ないチップの場合、埋め込みパッケージは、加工周期が長く、コストが高いため、ＷＢの方式を選択することができる。特殊のデバイスの特殊用途、例えばＬＥＤ、フォトダイオードなど光源の発光又は受光ができるように設計されたデバイスの場合は、ＷＢの方式を選択してもよく、これにより、デバイスを露出させて光電誘導を可能とする。また、本願の技術的解決手段におけるＷＢパッケージ構造は、ＷＢ対象となるチップなどの電子デバイスを埋め込みチップなどの電子デバイスの裏面に固定してから、配線してＷＢチップなどの電子デバイスを基板に電気的に接続したものである。このような構造は、従来のようにＷＢデバイスを基板の表面に実装してから配線する形態に比べて、パッケージの体積を小さくし、パッケージ体の高密度集積、小型化のニーズに応えられる。
いくつかの実施例では、第２電子デバイス６０２の端子台にはセンサ６０２２がさらに設けられており、電子デバイスユニットをパッケージして処理した後にセンサを露出させることが求められる。
いくつかの実施例では、第１絶縁層は純粋な樹脂又は樹脂とガラス繊維を含む有機絶縁材料を使用してもよい。
図１７に示すように、本願の別の実施例で提供される混合型埋め込みパッケージ構造の作製方法では、最初の２つのステップは第１実施例と同様であり、具体的には、ステップＳ１００ｂ～Ｓ１０００ｂを含む。
Ｓ１００ｂ：第１絶縁層５０２、第１絶縁層５０２を貫通している導通用銅柱５０１、第１絶縁層５０２に開けられた埋め込みキャビティ５０４、及び導通用銅柱５０１に電気的に接続された第１配線層５０３を含む基板５００を作製する。
Ｓ２００ｂ：基板５００の底部に支持部材５０５を設ける。
Ｓ３００ｂ：さらに、図１９に示すように、埋め込みキャビティ５０４に対応する支持部材５０５の内側に、端子面６０１１が支持部材に面している第１電子デバイス６０１を仮固定する。
Ｓ４００ｂ：さらに、図２０に示すように、第１電子デバイス６０１をパッケージし、第１配線層５０３の一部及び第１電子デバイスの裏面を露出させて、第１電子デバイスの裏面において少なくとも２つのウィンドウを形成している第２絶縁層を形成する。本実施例では、具体的には、感光性絶縁材料でチップをパッケージし、感光性絶縁材料に露光及び現像を行い、第１配線層の一部及び第１電子デバイスの裏面の一部を露出させて、第２絶縁層７０１を形成する。第２絶縁層は第１電子デバイスの裏面に、それぞれウィンドウ９０２、ウィンドウ９０３の２つのウィンドウを形成する。なお、ウィンドウの数は２つに限定されるものではなく、複数であってもよく、実際のニーズに応じて決定され、本実施案では、２つが例示されている。もちろん、一般的な非感光絶縁材料で真空ラミネート、積層、塗布によってパッケージし、次にレーザ、プラズマエッチングなどによって絶縁材料を除去してウィンドウを形成してもよいし、局所射出成形によってパッケージし、ウィンドウを形成して端子の一部を露出させてもよい。
Ｓ５００ｂ：さらに、図２１に示すように、支持部材５０５を除去し、基板の底面に第３金属シード層７０２を作製する。第３金属シード層７０２の作製は無電解銅めっき又はイオンスパッタリングを採用してもよい。第３金属シード層はＣｕ又はＴｉ＋Ｃｕとしてもよい。
Ｓ６００ｂ：さらに、図２２、図２３及び図２４に示すように、基板５００の底部に第２配線層７０５、ソルダーマスク７０６を作製し、具体的には、
貼着又は塗布によって、両面にフォトレジスト材料を施し、
フォトレジスト材料に露光及び現像を行い、上面全体を隠蔽し、底面に第２配線層パターンを作製し、第５フォトレジスト層７０３、第６フォトレジスト層７０４を形成し、
実際のニーズに応じて決定されるが、通常第６フォトレジスト層の厚さよりも小さい厚さで、第２配線を電気めっきし、
通常ストリッピングによって第５フォトレジスト層、第６フォトレジスト層を除去し、
金属シード層をエッチングし、露出させた第３金属シード層を除去し、第２配線層７０５を形成し、
底面にソルダーマスク７０６を作製する。
Ｓ７００ｂ：抗酸化、無電解ニッケル・パラジウム・金めっき、錫めっき、無電解銀めっきなどによって第１配線層５０３及び第２配線層７０５の表面を処理して表面処理層を形成し、即ち、両面を選択的に表面処理して、表面処理層７０７を形成する。表面処理に際しては、通常、チップ領域のウィンドウ位置を遮蔽する必要がある。
Ｓ８００ｂ：さらに、図２５に示すように、第１電子デバイスの裏面のうち第２絶縁層のウィンドウ箇所に、端子面が第１電子デバイス６０１と反対する第２電子デバイス６０２を設ける。具体的には、第１電子デバイスの裏面のうち第２絶縁層のウィンドウごとに、接着材料６０３を施して、それぞれ第２電子デバイス６０２を貼り付けることを含む。第２電子デバイス６０２は、それぞれ、実際の状況に応じて、同一の電子デバイスとしてもよいし、異なる電子デバイスとしてもよく、本実施例では、２つの異なる電子デバイスが設けられ、一方はＬＥＤチップ、他方はフォトダイオードＰＤであり、２つの異なる第２電子デバイスの裏面は接着材料で第１電子デバイスの裏面に緊密に結合されている。
Ｓ９００ｂ：配線して、第２電子デバイスの端子と第１配線層５０３を接続する。
Ｓ１０００ｂ：保護カバー７０８を施す。
図２６に示すように、本願の一実施例は、
第１絶縁層５０２、第１絶縁層５０２を貫通している導通用銅柱５０１、第１絶縁層５０２に開けられた埋め込みキャビティ５０４、及び導通用銅柱５０１に電気的に接続された第１配線層５０３を含む基板と、
埋め込みキャビティ５０４の内部に設けられ、かつ端子面が基板の底面に面している第１電子デバイス６０１と、
第１電子デバイス６０１の裏面に設けられ、かつ端子面が基板の上面に面している第２電子デバイス６０２と、
埋め込みキャビティ５０４及び基板の上層を覆って埋めるとともに、第１配線層５０３の一部及び第２電子デバイス６０２の一部又は第１電子デバイスの裏面の一部を露出させる第２絶縁層５０３と、
基板５００の底面に設けられ、導通用銅柱５０１と第１電子デバイス６０１の端子６０１１とを電気的に接続する第２配線層７０５と、
第１配線層５０３と第２電子デバイス６０２の端子６０２１とを電気的に接続するリード線とを含む、混合型埋め込みパッケージ構造を提供する。
本願の実施例に係る混合型埋め込みパッケージ構造では、埋め込みパッケージとＷＢパッケージを組み合わせ、パッケージされる電子デバイスなどの素子に対して埋め込みパッケージ又はＷＢパッケージ（ワイヤボンディング）を選択的に行い、これにより、生産コストを低下させ、加工周期を短縮させる。センサや感光性デバイス（ＬＥＤ、ＰＤなど）を基板の内部に集積し、しかも、センサや感光性デバイスを露出させることができ、これにより、センサや感光性デバイスによる信号送信／受信に影響を与えることなくパッケージの体積を小さくする。ＷＢ対象となる第２電子デバイスを、埋め込まれた第１電子デバイスの裏面に固定し、次に配線してＷＢ第２電子デバイスを基板に電気的に接続する。
いくつかの実施例では、第２電子デバイス６０２は１つ設けられており、第２絶縁層５０３は、埋め込みキャビティ５０４及び基板の上層を覆って埋めるとともに、第１配線層５０３の一部及び第２電子デバイス６０２の端子を露出させる。
いくつかの実施例では、第２電子デバイス６０２の端子面にセンサがさらに設けられており、第２絶縁層５０３は埋め込みキャビティ５０４及び基板の上層を覆って埋めるとともに、第１配線層５０３の一部、第２電子デバイス６０２の端子及びセンサを露出させる。
いくつかの実施例では、第２金属シード層４０１及び第３金属シード層７０２をさらに含み、第２金属シード層４０１は導通用銅柱５０１と第１配線層５０３との間に設けられ、第３金属シード層７０２は導通用銅柱５０１と第２配線層７０５との間に設けられる。
いくつかの実施例では、さらに、図２７に示すように、第２電子デバイス６０２は少なくとも２つ設けられており、第２絶縁層５０３は埋め込みキャビティ５０４及び基板の上層を覆って埋めるとともに、第１配線層５０３の一部及び第１電子デバイス６０１の裏面の一部を露出させ、かつ第２絶縁層５０３は第１電子デバイス６０１の裏面において少なくとも２つのウィンドウを形成しており、第２電子デバイス６０２はそれぞれ、１つのウィンドウに対応して設けられる。ＷＢ対象となる第２電子デバイスは必要に応じて複数設けられてもよく、また、各電子素子のタイプは任意に組み合わせられてもよく、同一又は異なるものとすることができ、このため、設計が非常に柔軟である。
いくつかの実施例では、第２電子デバイス６０２が少なくとも２つ設けられている場合、少なくとも２つの第２電子デバイス６０２は、同一の電子素子であってもよいし、異なる電子素子であってもよい。
いくつかの実施例では、第２電子デバイスは接着材料で第１電子デバイス６０１の裏面に設けられている。
いくつかの実施例では、少なくとも第２配線層７０５の一部を覆うソルダーマスク７０６をさらに含む。
いくつかの実施例では、基板５００の上面に設けられパッケージ体を保護する保護カバー７０８をさらに含む。ＬＥＤ、ＰＤなどの電子デバイスの作動に影響を与えないように、保護カバーは、光透過性カバー、例えばガラス製光透過性カバー、プラスチップ製光透過性カバーなどとしてもよい。
以上は本願の好適な実施を詳細に説明するが、本願は上記の実施形態に限定されるものではなく、当業者であれば、本願の主旨を逸脱することなくさまざまな同等変形や置換を行ってもよく、これらの同等変形又は置換は全て本願の請求の範囲により定められる範囲に含まれるものとする。

Claims (20)

  1. 第１絶縁層と、前記第１絶縁層を貫通している導通用銅柱と、前記第１絶縁層に開けられた埋め込みキャビティと、前記導通用銅柱に電気的に接続された第１配線層とを含む基板を作製するステップと、
    電子デバイスユニットを仮固定するための支持部材を前記基板の底部に設けるステップと、
    前記埋め込みキャビティに対応する前記支持部材の内側に前記電子デバイスユニットを仮固定するステップであって、前記電子デバイスユニットは第１電子デバイスと第２電子デバイスを含み、前記第２電子デバイスは前記第１電子デバイスの裏面に設けられ、かつ前記第１電子デバイスの端子面は前記支持部材に面しており、前記第２電子デバイスの端子面は前記第１電子デバイスと反対するステップと、
    前記電子デバイスユニットをパッケージし、前記第１配線層の一部及び第２電子デバイスの端子を露出させて、第２絶縁層を形成するステップと、
    前記支持部材を除去するステップと、
    前記基板の底部に第２配線層を作製するステップと、
    配線して前記第２電子デバイスの端子と前記第１配線層とを接続する、ことを特徴とする混合型埋め込みパッケージ構造の作製方法。
  2. 前記第２配線層の作製終了後、
    前記基板の底部及び前記第２配線層の表面の少なくとも一部にソルダーマスクを作製するステップと、
    前記第１配線層及び前記第２配線層の表面を処理して表面処理層を形成するステップとをさらに含む、ことを特徴とする請求項１に記載の混合型埋め込みパッケージ構造の作製方法。
  3. 前記基板の上面に保護カバーを施すステップをさらに含む、ことを特徴とする請求項１に記載の混合型埋め込みパッケージ構造の作製方法。
  4. 基板を作製する前記ステップは、具体的には、
    下層からコア層、第１金属層、第２金属層、エッチングストップ層及び第１金属シード層をこの順で含む支持プレートを用意するステップと、
    前記第１金属シード層の表面に、導通用銅柱用ウィンドウ及び犠牲銅柱用ウィンドウが設けられた第１フォトレジスト層を作製するステップと、
    前記導通用銅柱用ウィンドウ及び犠牲銅柱用ウィンドウの位置に導通用銅柱及び犠牲銅柱をそれぞれ作製するステップと、
    前記第１フォトレジスト層を除去するステップと、
    銅柱を覆うように絶縁層を積層し、絶縁層を薄くして、前記導通用銅柱及び前記犠牲銅柱の端部を露出させて、前記第１絶縁層を形成するステップと、
    銅柱を露出させた表面に第２金属シード層を作製するステップと、
    前記第２金属シード層の表面にフォトレジスト材料を施して、フォトレジスト材料に露光及び現像を行い、第１配線層パターンを作製して、第２フォトレジスト層を形成するステップと、
    配線を電気めっきし、第２フォトレジスト層及び露出させた第２金属シード層を除去し、前記第１配線層を形成するステップと、
    前記第１金属層と前記第２金属層を分離するステップと、
    前記第２金属層、エッチングストップ層及び第１金属シード層を除去するステップと、
    両面にフォトレジスト材料を施して、フォトレジスト材料に露光及び現像を行い、前記第１配線層及び前記導通用銅柱を覆いながら、前記犠牲銅柱を露出させるステップと、
    前記犠牲銅柱を除去して、前記埋め込みキャビティを形成するステップとを含む、ことを特徴とする請求項１～３のいずれか１項に記載の混合型埋め込みパッケージ構造の作製方法。
  5. 前記第１電子デバイスと前記第２電子デバイスは接着材料で接続されている、ことを特徴とする請求項１～３のいずれか１項に記載の混合型埋め込みパッケージ構造の作製方法。
  6. 前記第２電子デバイスの端子台にセンサがさらに設けられている、ことを特徴とする請求項１～３のいずれか１項に記載の混合型埋め込みパッケージ構造の作製方法。
  7. 前記電子デバイスユニットをパッケージし、前記第１配線層の一部及び第２電子デバイスの端子を露出させて、第２絶縁層を形成する前記ステップは、具体的には、
    絶縁材料を用いて電子デバイスをパッケージし、
    絶縁材料を処理して、前記第１配線層の一部、前記第２電子デバイスの端子及び前記センサを露出させて、第２絶縁層を形成する、ことを特徴とする請求項６に記載の混合型埋め込みパッケージ構造の作製方法。
  8. 前記第２絶縁層に使用される絶縁材料は感光性絶縁材料であり、
    感光性絶縁材料に露光及び現像処理を行うことによって、前記第１配線層の一部、前記第２電子デバイスの端子及び前記センサを露出させて、第２絶縁層を形成する、ことを特徴とする請求項７に記載の混合型埋め込みパッケージ構造の作製方法。
  9. 前記基板の底部に第２配線層を作製する前記ステップは、具体的には、
    前記基板の底面に第３金属シード層を作製し、
    貼着又は塗布によって両面にフォトレジスト材料を施し、
    フォトレジスト材料に露光及び現像を行い、上面全体を隠蔽し、底面に第２配線層パターンを作製し、第５フォトレジスト層及び第６フォトレジスト層を形成し、
    第２配線を電気めっきし、
    第５フォトレジスト層及び第６フォトレジスト層を除去し、
    金属シード層をエッチングして、露出させた前記第３金属シード層を除去し、第２配線層を形成する、ことを特徴とする請求項１～３のいずれか１項に記載の混合型埋め込みパッケージ構造の作製方法。
  10. 前記第１絶縁層は純粋な樹脂又は樹脂とガラス繊維を含む有機絶縁材料である、ことを特徴とする請求項４に記載の混合型埋め込みパッケージ構造の作製方法。
  11. 第１絶縁層と、前記第１絶縁層を貫通している導通用銅柱と、前記第１絶縁層に開けられた埋め込みキャビティと、前記導通用銅柱に電気的に接続された第１配線層とを含む基板を作製するステップと、
    前記基板の底部に支持部材を設けるステップと、
    前記埋め込みキャビティに対応する前記支持部材の内側に、端子面が前記支持部材に面している第１電子デバイスを仮固定するステップと、
    前記第１電子デバイスをパッケージし、前記第１配線層の一部及び第１電子デバイスの裏面を露出させて、前記第１電子デバイスの裏面において少なくとも２つのウィンドウを形成している第２絶縁層を形成するステップと、
    前記支持部材を除去するステップと、
    前記基板の底部に第２配線層を作製するステップと、
    前記第１電子デバイスの裏面のうち前記第２絶縁層の前記ウィンドウ箇所に、端子面が前記第１電子デバイスと反対する第２電子デバイスを設けるステップと、
    配線して前記第２電子デバイスの端子と前記第１配線層とを接続するステップとを含む、ことを特徴とする混合型埋め込みパッケージ構造の作製方法。
  12. 第１絶縁層と、前記第１絶縁層を貫通している導通用銅柱と、前記第１絶縁層に開けられた埋め込みキャビティと、前記導通用銅柱に電気的に接続された第１配線層とを含む基板と、
    前記埋め込みキャビティの内部に設けられ、かつ端子面が基板の底面に面している第１電子デバイスと、
    前記第１電子デバイスの裏面に設けられ、かつ端子面が基板の上面に面している第２電子デバイスと、
    前記埋め込みキャビティ及び前記基板の上層を覆って埋めるとともに、前記第１配線層の一部及び前記第２電子デバイスの一部又は第１電子デバイスの裏面の一部を露出させる第２絶縁層と、
    前記基板の底面に設けられ、前記導通用銅柱と前記第１電子デバイスの端子とを電気的に接続する第２配線層と、
    前記第１配線層と前記第２電子デバイスの端子とを電気的に接続するリード線とを含む、ことを特徴とする混合型埋め込みパッケージ構造。
  13. 前記第２電子デバイスは１つ設けられており、前記第２絶縁層は前記埋め込みキャビティ及び前記基板の上層を覆って埋めるとともに、前記第１配線層の一部及び前記第２電子デバイスの端子を露出させる、ことを特徴とする請求項１２に記載の混合型埋め込みパッケージ構造。
  14. 前記第２電子デバイスの端子面にセンサがさらに設けられており、前記第２絶縁層によって前記埋め込みキャビティ及び前記基板の上層が覆って埋められるとともに、前記第１配線層の一部及び前記第２電子デバイスの端子と前記センサが露出している、ことを特徴とする請求項１３に記載の混合型埋め込みパッケージ構造。
  15. 前記第２電子デバイスは少なくとも２つ設けられており、前記第２絶縁層によって前記埋め込みキャビティ及び前記基板の上層が覆って埋められるとともに、前記第１配線層の一部及び前記第１電子デバイスの裏面の一部が露出し、かつ前記第２絶縁層は第１電子デバイスの裏面において少なくとも２つのウィンドウが形成され、前記第２電子デバイスはそれぞれ、１つのウィンドウに対応して設けられている、ことを特徴とする請求項１２に記載の混合型埋め込みパッケージ構造。
  16. 前記第２電子デバイスが少なくとも２つ設けられている場合、前記少なくとも２つの前記第２電子デバイスは、同一の電子素子又は異なる電子素子である、ことを特徴とする請求項１５に記載の混合型埋め込みパッケージ構造。
  17. 前記第２電子デバイスは接着材料で前記第１電子デバイスの裏面に設けられている、ことを特徴とする請求項１２に記載の混合型埋め込みパッケージ構造。
  18. 少なくとも前記第２配線層の一部を覆うソルダーマスクをさらに含む、ことを特徴とする請求項１２に記載の混合型埋め込みパッケージ構造。
  19. 前記基板の上面に設けられた保護カバーをさらに含む、ことを特徴とする請求項１２に記載の混合型埋め込みパッケージ構造。
  20. 前記保護カバーは光透過性カバーとされる、ことを特徴とする請求項１９に記載の混合型埋め込みパッケージ構造。
JP2022098799A 2021-08-10 2022-06-20 混合型埋め込みパッケージ構造及びその作製方法 Active JP7324905B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN202110914695.4A CN113808954A (zh) 2021-08-10 2021-08-10 混合嵌埋封装结构及其制作方法
CN202110914695.4 2021-08-10

Publications (2)

Publication Number Publication Date
JP2023025665A JP2023025665A (ja) 2023-02-22
JP7324905B2 true JP7324905B2 (ja) 2023-08-10

Family

ID=78942999

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022098799A Active JP7324905B2 (ja) 2021-08-10 2022-06-20 混合型埋め込みパッケージ構造及びその作製方法

Country Status (4)

Country Link
US (1) US20230052065A1 (ja)
JP (1) JP7324905B2 (ja)
KR (1) KR20230024196A (ja)
CN (1) CN113808954A (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114980499A (zh) * 2022-05-19 2022-08-30 维沃移动通信有限公司 封装结构、封装结构的封装方法以及电子设备
CN115458474B (zh) * 2022-11-10 2023-03-28 合肥晶合集成电路股份有限公司 半导体结构的制作方法以及半导体结构

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004120615A (ja) 2002-09-27 2004-04-15 Sanyo Electric Co Ltd カメラモジュール
JP2005252183A (ja) 2004-03-08 2005-09-15 Sony Corp 固体撮像素子及びその製造方法
JP2008103615A (ja) 2006-10-20 2008-05-01 Shinko Electric Ind Co Ltd 電子部品搭載多層配線基板及びその製造方法
JP2011109066A (ja) 2009-11-17 2011-06-02 Samsung Electro-Mechanics Co Ltd 電子素子内蔵型印刷回路基板及びその製造方法
JP2015531172A (ja) 2012-09-29 2015-10-29 インテル コーポレイション パッケージ・オン・パッケージアーキテクチャ用の埋込構造

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004120615A (ja) 2002-09-27 2004-04-15 Sanyo Electric Co Ltd カメラモジュール
JP2005252183A (ja) 2004-03-08 2005-09-15 Sony Corp 固体撮像素子及びその製造方法
JP2008103615A (ja) 2006-10-20 2008-05-01 Shinko Electric Ind Co Ltd 電子部品搭載多層配線基板及びその製造方法
JP2011109066A (ja) 2009-11-17 2011-06-02 Samsung Electro-Mechanics Co Ltd 電子素子内蔵型印刷回路基板及びその製造方法
JP2015531172A (ja) 2012-09-29 2015-10-29 インテル コーポレイション パッケージ・オン・パッケージアーキテクチャ用の埋込構造

Also Published As

Publication number Publication date
US20230052065A1 (en) 2023-02-16
CN113808954A (zh) 2021-12-17
TW202322224A (zh) 2023-06-01
JP2023025665A (ja) 2023-02-22
KR20230024196A (ko) 2023-02-20

Similar Documents

Publication Publication Date Title
JP7324905B2 (ja) 混合型埋め込みパッケージ構造及びその作製方法
US6107683A (en) Sequentially built integrated circuit package
US7705245B2 (en) Electronic device substrate and its fabrication method, and electronic device and its fabrication method
TWI473552B (zh) 具有元件設置區之基板結構及其製程
TWI474450B (zh) 封裝載板及其製作方法
KR20210018760A (ko) 반도체 장치 및 반도체 장치의 제조 방법
KR20190091799A (ko) 반도체 패키지 및 제조 방법
TWI429043B (zh) 電路板結構、封裝結構與製作電路板的方法
TW201709753A (zh) 微機電系統晶片封裝及其製造方法
TW202201576A (zh) 半導體封裝及其製造方法
US20040124516A1 (en) Circuit device, circuit module, and method for manufacturing circuit device
TWI384602B (zh) 嵌埋有感光半導體晶片之封裝基板及其製法
TW201515181A (zh) 無芯層封裝結構及其製造方法
TW201705426A (zh) 樹脂密封型半導體裝置及其製造方法
US20120133053A1 (en) Surface mount semiconductor device
US6248612B1 (en) Method for making a substrate for an integrated circuit package
TWI838755B (zh) 混合嵌埋封裝結構及其製作方法
KR20030069321A (ko) 플립칩 범핑을 이용한 반도체 촬상소자 패키지 및 그제조방법
CN210668359U (zh) 一种无基板集成天线封装结构
JPH09307019A (ja) 半導体パッケージの製造方法及び半導体パッケージ
TWI505425B (zh) 整合屏蔽膜之半導體封裝件及其製造方法
CN109545691B (zh) 一种超薄扇出型封装结构的制造方法
JP2000058695A (ja) 半導体装置及びその製造方法
JP2002343818A (ja) Ｂｇａ型配線基板及びその製造方法並びに半導体装置の製造方法
WO2010067548A1 (ja) 配線用電子部品及びその製造方法、並びに該配線用電子部品を組み込んで用いる電子デバイスパッケージ及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220620

TRDD Decision of grant or rejection written
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230630

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230704

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230731

R150 Certificate of patent or registration of utility model

Ref document number: 7324905

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150