JP5251553B2 - Semiconductor device - Google Patents

Semiconductor device Download PDF

Info

Publication number
JP5251553B2
JP5251553B2 JP2009021260A JP2009021260A JP5251553B2 JP 5251553 B2 JP5251553 B2 JP 5251553B2 JP 2009021260 A JP2009021260 A JP 2009021260A JP 2009021260 A JP2009021260 A JP 2009021260A JP 5251553 B2 JP5251553 B2 JP 5251553B2
Authority
JP
Japan
Prior art keywords
switching element
side switching
gate
drive circuit
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2009021260A
Other languages
Japanese (ja)
Other versions
JP2010178579A (en
Inventor
小广 梁
正喜 坂居
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2009021260A priority Critical patent/JP5251553B2/en
Publication of JP2010178579A publication Critical patent/JP2010178579A/en
Application granted granted Critical
Publication of JP5251553B2 publication Critical patent/JP5251553B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Power Conversion In General (AREA)
  • Inverter Devices (AREA)

Description

本発明は、電源電位とＧＮＤ電位の間に直列にハイサイドスイッチング素子とローサイドスイッチング素子が接続された半導体装置に関する。   The present invention relates to a semiconductor device in which a high-side switching element and a low-side switching element are connected in series between a power supply potential and a GND potential.

モータなどの負荷の電力制御にはブリッジ回路や３相交流インバータ回路などが用いられる。ブリッジ回路も３相交流インバータ回路も、電源電位とＧＮＤ電位の間に直列に接続されたハイサイドスイッチング素子とローサイドスイッチング素子を基本単位とする。これらの２つのスイッチング素子の中点は負荷と接続され、ハイサイドおよびローサイドスイッチング素子のオンオフの制御により負荷を制御する。   A bridge circuit, a three-phase AC inverter circuit, or the like is used for power control of a load such as a motor. Both the bridge circuit and the three-phase AC inverter circuit have a high-side switching element and a low-side switching element connected in series between the power supply potential and the GND potential as a basic unit. The midpoint of these two switching elements is connected to a load, and the load is controlled by controlling on / off of the high side and low side switching elements.

モータなどの負荷の制御は大電流で制御されることが多く、前述のハイサイドスイッチング素子はゲート、エミッタ、コレクタを備えるＩＧＢＴ（Insulated Gate Bipolar Transistor）やパワーＭＯＳＦＥＴであることが一般的である。そして、ハイサイドスイッチング素子は高圧側駆動回路とよばれる回路から伝送されるゲート駆動信号によりオンオフ動作が制御される。   The load of a motor or the like is often controlled with a large current, and the high-side switching element is generally an IGBT (Insulated Gate Bipolar Transistor) having a gate, an emitter, and a collector, or a power MOSFET. The on / off operation of the high side switching element is controlled by a gate drive signal transmitted from a circuit called a high voltage side drive circuit.

この高圧側駆動回路の基準電位は高圧側駆動回路に設けられたＶｓ端子から供給される。Ｖｓ端子の電位（Ｖｓ電位という）はＶｓ端子がハイサイドスイッチング素子のエミッタと接続されることによって与えられる。Ｖｓ電位は、高圧側駆動回路によるゲート駆動信号の誤出力などを回避するために寄生素子などに影響されず安定的で急激にマイナス側へシフトしないことが求められる。特許文献１〜３にはＶｓ端子の電位を安定化させ得る構成についての記載がある。   The reference potential of the high voltage side drive circuit is supplied from a Vs terminal provided in the high voltage side drive circuit. The potential of the Vs terminal (referred to as Vs potential) is given by connecting the Vs terminal to the emitter of the high side switching element. In order to avoid an erroneous output of the gate drive signal by the high-voltage side drive circuit, the Vs potential is required to be stable and not to suddenly shift to the minus side without being affected by parasitic elements. Patent Documents 1 to 3 describe a configuration that can stabilize the potential of the Vs terminal.

特開２００５−１６０２６８号公報JP 2005-160268 A 特開２００５−１６０１７７号公報JP 2005-160177 A 特開平１１−２８５２６６号公報Japanese Patent Laid-Open No. 11-285266

ローサイドスイッチング素子と逆並列に接続された還流ダイオードの順方向電圧ＶＦや、配線インダクタンスとｄｉ／ｄｔの積で与えられる誘導起電力などに起因してＶｓ端子の電位がＧＮＤ電位に対してマイナス側へシフトする場合がある。Ｖｓ電位がマイナス側へシフトすることに起因して高圧側駆動回路がゲート駆動信号を誤出力する問題があった。   The potential at the Vs terminal is negative with respect to the GND potential due to the forward voltage VF of the freewheeling diode connected in antiparallel with the low-side switching element or the induced electromotive force given by the product of the wiring inductance and di / dt. May shift to. There is a problem that the high voltage side drive circuit erroneously outputs the gate drive signal due to the Vs potential shifting to the minus side.

前述した誤出力の原因としてはたとえば、Ｖｓ電位がマイナス側から復帰する際に、高圧側駆動回路が備えるレベルシフト回路に電流が流れ、その電流がハイサイド入力信号であると誤認識され、誤作動（誤出力）することが考えられる。よってＶｓ電位がマイナスになること自体が誤出力の問題を生じ得る。   As a cause of the erroneous output described above, for example, when the Vs potential returns from the negative side, a current flows through the level shift circuit included in the high-voltage side drive circuit, and the current is erroneously recognized as a high-side input signal. It may be possible to operate (erroneous output). Therefore, the negative Vs potential itself can cause a problem of erroneous output.

ここで、特許文献１にはＶｓ端子とハイサイドスイッチング素子のエミッタとの間に抵抗を配置する構成が開示されている。この抵抗によってＶｓ電位がマイナス側へシフトすることを抑制し得る。しかしながらこのような構成では、Ｖｓ電位がマイナス側にシフトしない場合であっても常にゲート駆動信号としての出力電圧がハイサイドスイッチング素子のゲート−エミッタ間と前述の抵抗とで分割（分圧）されることとなる。その結果ハイサイドスイッチング素子のゲート−エミッタ間電圧が低下しスイッチング速度が低下する問題もあった。   Here, Patent Document 1 discloses a configuration in which a resistor is disposed between the Vs terminal and the emitter of the high-side switching element. This resistance can suppress the Vs potential from shifting to the negative side. However, in such a configuration, even when the Vs potential does not shift to the negative side, the output voltage as the gate drive signal is always divided (divided) between the gate and the emitter of the high-side switching element and the aforementioned resistance. The Rukoto. As a result, there is a problem that the gate-emitter voltage of the high-side switching element is lowered and the switching speed is lowered.

本発明は、上述のような課題を解決するためになされたもので、ハイサイドスイッチング素子へゲート駆動信号が誤出力されることを抑制し、かつ、ハイサイドスイッチング素子のスイッチング速度を低下させない半導体装置を提供することを目的とする。   The present invention has been made in order to solve the above-described problems, and is a semiconductor that suppresses erroneous output of a gate drive signal to a high-side switching element and does not reduce the switching speed of the high-side switching element. An object is to provide an apparatus.

本願の発明にかかる半導体装置は、電源電位とＧＮＤ電位の間に直列に接続された、高圧側のスイッチング素子であってゲート、エミッタ、コレクタを有するハイサイドスイッチング素子および低圧側のスイッチング素子であるローサイドスイッチング素子と、該ハイサイドスイッチング素子の該ゲートと接続され該ゲートへゲート駆動信号を伝送する高圧側駆動回路と、該高圧側駆動回路に設けられた該高圧側駆動回路の基準電位を与えるＶｓ端子とを備える。さらに、一端が該ハイサイドスイッチング素子のエミッタと接続され他端が該Ｖｓ端子と接続される抵抗と、アノードが該抵抗の一端と接続されカソードが該抵抗の他端と接続されるダイオードとを備えたことを特徴とする。   A semiconductor device according to the present invention is a high-voltage side switching element connected in series between a power supply potential and a GND potential, which is a high-side switching element having a gate, an emitter, and a collector, and a low-voltage side switching element. A low-side switching element, a high-voltage side drive circuit connected to the gate of the high-side switching element and transmitting a gate drive signal to the gate, and a reference potential for the high-voltage side drive circuit provided in the high-voltage side drive circuit Vs terminal. Further, a resistor having one end connected to the emitter of the high-side switching element and the other end connected to the Vs terminal, and a diode having an anode connected to one end of the resistor and a cathode connected to the other end of the resistor. It is characterized by having.

本願の発明にかかる他の半導体装置は、電源電位とＧＮＤ電位の間に直列に接続された、高圧側のスイッチング素子であってゲート、エミッタ、コレクタを有するハイサイドスイッチング素子および低圧側のスイッチング素子であるローサイドスイッチング素子と、該ハイサイドスイッチング素子の該ゲートと接続され該ゲートへゲート駆動信号を伝送する高圧側駆動回路と、該高圧側駆動回路に設けられた該高圧側駆動回路の基準電位を与えるＶｓ端子とを備える。さらに、一端が該ハイサイドスイッチング素子のエミッタと接続され他端が該Ｖｓ端子と接続される抵抗と、一端が該抵抗の一端と接続され他端が該抵抗の他端と接続されるスイッチング素子と、該スイッチング素子のオンオフを制御する制御装置とを備える。そして、該制御装置は、該高圧側駆動回路が該ゲート駆動信号を誤出力する程度まで該Ｖｓ端子の電圧が低下することを防止するように該スイッチング素子をオフとすることを特徴とする。   Another semiconductor device according to the invention of the present application is a high-voltage side switching element having a gate, an emitter, and a collector, and a low-voltage side switching element, which are connected in series between a power supply potential and a GND potential. A low-side switching element, a high-voltage side drive circuit connected to the gate of the high-side switching element and transmitting a gate drive signal to the gate, and a reference potential of the high-voltage side drive circuit provided in the high-voltage side drive circuit Vs terminal for providing Further, a resistor having one end connected to the emitter of the high-side switching element and the other end connected to the Vs terminal, and a switching element having one end connected to one end of the resistor and the other end connected to the other end of the resistor. And a control device for controlling on / off of the switching element. The control device is characterized in that the switching element is turned off so as to prevent the voltage at the Vs terminal from dropping to the extent that the high-voltage side drive circuit erroneously outputs the gate drive signal.

本発明により弊害なくハイサイドスイッチング素子への誤出力を抑制できる。   According to the present invention, erroneous output to the high-side switching element can be suppressed without any harmful effects.

実施形態１の半導体装置を説明する回路図である。1 is a circuit diagram illustrating a semiconductor device of Embodiment 1. FIG. 図１の回路の動作を説明するタイミングチャートである。2 is a timing chart for explaining the operation of the circuit of FIG. 1. 実施形態２の半導体装置を説明する回路図である。FIG. 6 is a circuit diagram illustrating a semiconductor device of Embodiment 2. ローサイドの還流ダイオードに流れる還流電流とＶｓ電位の関係を説明するグラフである。It is a graph explaining the relationship between the return current which flows into the low-side return diode, and Vs potential. 実施形態２の変形例を説明する図である。It is a figure explaining the modification of Embodiment 2. FIG. 図５に記載の回路の動作を説明するタイミングチャートである。6 is a timing chart illustrating the operation of the circuit illustrated in FIG. 5. 比較例を説明する回路図である。It is a circuit diagram explaining a comparative example.

実施の形態１
本実施形態は図１、２を参照して説明する。まず本実施形態の半導体装置を説明する回路図である図１について説明する。本実施形態の半導体装置は電源２４とＧＮＤ２５の間に直列に接続されたハイサイドスイッチング素子１２とローサイドスイッチング素子１８を備える。 Embodiment 1
This embodiment will be described with reference to FIGS. First, FIG. 1 which is a circuit diagram illustrating the semiconductor device of the present embodiment will be described. The semiconductor device of this embodiment includes a high side switching element 12 and a low side switching element 18 connected in series between a power supply 24 and a GND 25.

本実施形態ではハイサイドスイッチング素子１２とローサイドスイッチング素子１８はともにＩＧＢＴであり、ゲート、エミッタ、コレクタを有する。ハイサイドスイッチング素子１２のコレクタは電源２４の高圧側に接続される。ハイサイドスイッチング素子１２のエミッタはローサイドスイッチング素子１８のコレクタと接続される。ローサイドスイッチング素子１８のエミッタはシャント抵抗３６を介してＧＮＤ２５に接続されている。このように、ハイサイドスイッチング素子１２とローサイドスイッチング素子１８は電源電位とＧＮＤ電位の間に直列に接続されるものである。   In the present embodiment, both the high-side switching element 12 and the low-side switching element 18 are IGBTs and have a gate, an emitter, and a collector. The collector of the high side switching element 12 is connected to the high voltage side of the power supply 24. The emitter of the high side switching element 12 is connected to the collector of the low side switching element 18. The emitter of the low-side switching element 18 is connected to the GND 25 via the shunt resistor 36. Thus, the high side switching element 12 and the low side switching element 18 are connected in series between the power supply potential and the GND potential.

さらに、ハイサイドスイッチング素子１２と逆並列に第１ダイオード１２が接続される。すなわち、第１ダイオード１２のカソードはハイサイドスイッチング素子１２のコレクタに接続され、アノードはハイサイドスイッチング素子１２のエミッタに接続される。同様にローサイドスイッチング素子１８と逆並列に第２ダイオード２０が接続される。第１ダイオード１２と第２ダイオード２０は還流ダイオードである。   Further, the first diode 12 is connected in antiparallel with the high side switching element 12. That is, the cathode of the first diode 12 is connected to the collector of the high side switching element 12, and the anode is connected to the emitter of the high side switching element 12. Similarly, the second diode 20 is connected in antiparallel with the low side switching element 18. The first diode 12 and the second diode 20 are free-wheeling diodes.

ハイサイドスイッチング素子１２とローサイドスイッチング素子１８の中点には負荷２２の一端が接続される。負荷２２の他端はローサイドスイッチング素子１８のエミッタと接続される。なお、本実施形態で負荷２２はＬ負荷であるモータであるが特にこれに限定されない。   One end of a load 22 is connected to the midpoint between the high-side switching element 12 and the low-side switching element 18. The other end of the load 22 is connected to the emitter of the low-side switching element 18. In the present embodiment, the load 22 is an L load motor, but is not particularly limited thereto.

負荷２２の電力制御を行うハイサイドスイッチング素子１２とローサイドスイッチング素子１８のオンオフの制御は、それぞれ高圧側駆動回路１０と低圧側駆動回路１６によりなされる。高圧側駆動回路１０はハイサイドスイッチング素子１２のゲートに対しゲート駆動信号を伝送することによりハイサイドスイッチング素子１２のオンオフを制御する。低圧側駆動回路１６についても同様である。   On / off control of the high-side switching element 12 and the low-side switching element 18 that control the power of the load 22 is performed by the high-voltage side drive circuit 10 and the low-voltage side drive circuit 16, respectively. The high-voltage side drive circuit 10 controls on / off of the high-side switching element 12 by transmitting a gate drive signal to the gate of the high-side switching element 12. The same applies to the low-voltage side drive circuit 16.

さらに、高圧側駆動回路１０はＶｓ端子２７を、低圧側駆動回路１６はＶｓ端子２９を備える。Ｖｓ端子とは高圧側駆動回路１０または低圧側駆動回路１６の基準電位を取得するための端子をいう。高圧側駆動回路１０のＶｓ端子２７は抵抗２６を介してハイサイドスイッチング素子１２のエミッタと接続される。さらに、前述した抵抗２６と並列にダイオード２８が接続される。すなわち、ダイオード２８のアノードは抵抗２６のエミッタと接続される端部と接続され、カソードは抵抗２６のＶｓ端子２７と接続される端部と接続される。   Further, the high voltage side drive circuit 10 includes a Vs terminal 27, and the low voltage side drive circuit 16 includes a Vs terminal 29. The Vs terminal is a terminal for acquiring the reference potential of the high-voltage side drive circuit 10 or the low-voltage side drive circuit 16. The Vs terminal 27 of the high-voltage side drive circuit 10 is connected to the emitter of the high-side switching element 12 via the resistor 26. Further, a diode 28 is connected in parallel with the resistor 26 described above. That is, the anode of the diode 28 is connected to the end connected to the emitter of the resistor 26, and the cathode is connected to the end connected to the Vs terminal 27 of the resistor 26.

一方、低圧側駆動回路１６のＶｓ端子２９はローサイドスイッチング素子１８のエミッタと接続される。つまり、Ｖｓ端子２９はシャント抵抗３６を介してＧＮＤ２５と接続される。よってＶｓ端子２９はその電位がマイナス側にシフトすることはなく安定して低圧側駆動回路１６の基準電位を与えることができる。   On the other hand, the Vs terminal 29 of the low-voltage side drive circuit 16 is connected to the emitter of the low-side switching element 18. That is, the Vs terminal 29 is connected to the GND 25 through the shunt resistor 36. Therefore, the potential of the Vs terminal 29 does not shift to the minus side and can stably supply the reference potential of the low-voltage side drive circuit 16.

本実施形態ではハイサイドスイッチング素子１２とローサイドスイッチング素子１８の駆動方法としてブートストラップ方式を採用している。つまり、図１から理解されるように、抵抗２６とＶｓ端子２７の間にはブートストラップ部コンデンサ３０の一端が接続される。ブートストラップ部コンデンサ３０の他端にはブートストラップ部ダイオード３２のカソードが接続される。さらにブートストラップ部ダイオード３２のアノードにはブートストラップ部電流制限抵抗３４が接続される。ブートストラップ方式の駆動方法については公知の技術であるから詳細を説明しない。本実施形態の半導体装置は上述の構成を備える。なお、本実施形態の図１に示す半導体装置は１相分の回路構成のみ記載しているが、複数相により負荷の制御を行うことが一般的である。図１では本実施形態の説明に必要な部分のみ記載している。   In this embodiment, a bootstrap system is adopted as a driving method of the high side switching element 12 and the low side switching element 18. That is, as understood from FIG. 1, one end of the bootstrap unit capacitor 30 is connected between the resistor 26 and the Vs terminal 27. The other end of the bootstrap unit capacitor 30 is connected to the cathode of the bootstrap unit diode 32. Further, a bootstrap unit current limiting resistor 34 is connected to the anode of the bootstrap unit diode 32. The bootstrap driving method is a known technique and will not be described in detail. The semiconductor device of this embodiment has the above-described configuration. Although the semiconductor device shown in FIG. 1 of the present embodiment describes only the circuit configuration for one phase, it is general to control the load by a plurality of phases. FIG. 1 shows only the portions necessary for explaining the present embodiment.

以後、本実施形態の半導体装置の動作について説明する。まずハイサイドスイッチング素子１２がオン状態とされ、負荷２２に電力が供給される。次いで、ハイサイドスイッチング素子１２がオフ状態とされると、負荷２２に溜まったエネルギーが還流電流として第２ダイオード２０を経由し放出される。このとき第２ダイオード２０を流れる還流電流により第２ダイオード２０に順方向電圧（ＶＦ）が生じる。   Hereinafter, the operation of the semiconductor device of this embodiment will be described. First, the high-side switching element 12 is turned on, and power is supplied to the load 22. Next, when the high-side switching element 12 is turned off, the energy accumulated in the load 22 is released as a return current via the second diode 20. At this time, a forward voltage (VF) is generated in the second diode 20 due to the reflux current flowing through the second diode 20.

ここで、本実施形態の技術的な意義を説明するため、本実施形態の比較例として図７に記載した構成について説明する。図７に記載の半導体装置は、図１における抵抗２６とダイオード２８を有さない点を除き図１の構成と同様である。このような構成では第２ダイオード２０に順方向電圧（ＶＦ）が生じることにより第２ダイオード２０のカソードと接続されたＶｓ端子２７の電圧がＧＮＤ電位を下回りマイナス側へシフトすることがあった。   Here, in order to explain the technical significance of the present embodiment, the configuration shown in FIG. 7 will be described as a comparative example of the present embodiment. The semiconductor device shown in FIG. 7 has the same configuration as that of FIG. 1 except that the resistor 26 and the diode 28 in FIG. 1 are not provided. In such a configuration, when a forward voltage (VF) is generated in the second diode 20, the voltage of the Vs terminal 27 connected to the cathode of the second diode 20 may shift below the GND potential to the minus side.

また、ハイサイドスイッチング素子１２、ローサイドスイッチング素子１８、第１ダイオード１４、第２ダイオード２０などの接続を行う内部配線に寄生的に生じる配線インダクタンスや、シャント抵抗３６などの外部配線のインダクタンスとｄｉ／ｄｔの積で求まる誘導起電力によってＶｓ端子２７の電圧がＧＮＤ電位を下回りマイナス側へシフトすることがあった。これらの要因によってＶｓ端子２７の電圧がＧＮＤ電位以下のマイナス値となった場合にはゲート駆動信号の誤出力が起こり得るという問題があった。   In addition, wiring inductance that occurs parasitically in the internal wiring that connects the high-side switching element 12, the low-side switching element 18, the first diode 14, and the second diode 20, and the inductance of the external wiring such as the shunt resistor 36 and di / Due to the induced electromotive force obtained by the product of dt, the voltage at the Vs terminal 27 may fall below the GND potential and shift to the negative side. Due to these factors, there has been a problem that an erroneous output of the gate drive signal may occur when the voltage of the Vs terminal 27 becomes a negative value equal to or lower than the GND potential.

しかしながら、本実施形態の構成によれば上述の問題を解決できる。すなわち、第２ダイオード２０に順方向電圧（ＶＦ）が生じたり、ハイサイドスイッチング素子１２のスイッチングに伴う誘導起電力が生じたりした場合であっても、これらの電圧が抵抗２６を経由してＶｓ端子２７に印加される。よってＶｓ端子２７の電位が急減することを抑制できるため前述の誤出力の問題を回避できる。   However, according to the configuration of the present embodiment, the above problem can be solved. That is, even when a forward voltage (VF) is generated in the second diode 20 or an induced electromotive force is generated due to the switching of the high-side switching element 12, these voltages are transmitted through the resistor 26 to Vs. Applied to terminal 27. Therefore, since the potential at the Vs terminal 27 can be prevented from suddenly decreasing, the above-described problem of erroneous output can be avoided.

さらに、抵抗２６を備えるだけではＶｓ端子２７の電位がマイナスにシフトしない場合であっても常にゲート駆動信号としての出力電圧がハイサイドスイッチング素子１２のゲート−エミッタ間と抵抗２６とで分割されることとなる。よってこのままの構成ではハイサイドスイッチング素子１２のゲート−エミッタ間電圧が低下しスイッチング速度が低下してしまう問題が考えられる。   Further, the output voltage as the gate drive signal is always divided between the gate and the emitter of the high-side switching element 12 and the resistor 26 even if the potential of the Vs terminal 27 does not shift to minus by simply providing the resistor 26. It will be. Therefore, in the configuration as it is, there can be a problem that the gate-emitter voltage of the high-side switching element 12 is lowered and the switching speed is lowered.

しかしながら、本実施形態の半導体装置は上述のとおり抵抗２６と並列にダイオード２８を備えるためこの問題を解決できる。すなわち、ハイサイドスイッチング素子１２をオフ状態からオン状態へ遷移させるときに、ゲートチャージのための電流がダイオード２８にも流れるため、ダイオード２８がない場合と比較してゲートチャージに要する時間を短縮できる。よってスイッチング速度の低下を抑制できる。なお、ゲートチャージのための電流とは、高圧側駆動回路１０からハイサイドスイッチング素子１２のゲート、ハイサイドスイッチング素子１２のエミッタを経由してＶｓ端子２７へ流れる電流のことをいう。   However, since the semiconductor device of this embodiment includes the diode 28 in parallel with the resistor 26 as described above, this problem can be solved. That is, when the high-side switching element 12 is transitioned from the off state to the on state, the current for gate charge flows also to the diode 28, so that the time required for gate charge can be shortened compared with the case where the diode 28 is not provided. . Therefore, a decrease in switching speed can be suppressed. The current for gate charging refers to a current that flows from the high-voltage side drive circuit 10 to the Vs terminal 27 via the gate of the high-side switching element 12 and the emitter of the high-side switching element 12.

図２はダイオード２８の有無によるハイサイドスイッチング素子１２の立ち上がりの差異を説明するタイミングチャートである。図２におけるＶａとはハイサイドスイッチング素子１２のゲート電圧のことである。つまりＶａとは図１において両側矢印で示されるようにゲートとＶｓ端子の電位差である。また、Ｖｂとは出力電圧つまり負荷２２の両端の電圧のことである。Ｖｂも図１において両側矢印で示されている。   FIG. 2 is a timing chart for explaining the difference in rising of the high-side switching element 12 depending on the presence or absence of the diode 28. Va in FIG. 2 is the gate voltage of the high-side switching element 12. That is, Va is the potential difference between the gate and the Vs terminal as shown by the double-sided arrow in FIG. Vb is an output voltage, that is, a voltage across the load 22. Vb is also indicated by a double-sided arrow in FIG.

図２から、ダイオード２８を有する構成の方がハイサイドスイッチング素子１２のゲート電圧を迅速に立ち上げることができることが分かる。また、図２にはＶｓ電位をの低下要因でもある出力電圧Ｖｂの落ち込みも矢示されている。   From FIG. 2, it can be seen that the configuration having the diode 28 can quickly raise the gate voltage of the high-side switching element 12. FIG. 2 also shows a drop in the output voltage Vb, which is a factor that lowers the Vs potential.

このように、いわゆるアームを構成する半導体装置において、ハイサイドスイッチング素子のオンオフを制御する高圧側駆動回路の基準電位がＧＮＤ電位に対して負側に遷移しやすい問題を、スイッチング速度の低下などの弊害なく解決できることが本実施形態の特徴である。よってこの発明の特徴を逸脱しない範囲で様々な変形が可能である。   As described above, in a semiconductor device that constitutes a so-called arm, there is a problem that the reference potential of the high-voltage side drive circuit that controls on / off of the high-side switching element is likely to shift to the negative side with respect to the GND potential. The feature of this embodiment is that it can be solved without any harmful effects. Accordingly, various modifications can be made without departing from the characteristics of the present invention.

本実施形態ではハイサイドスイッチング素子１２、ローサイドスイッチング素子１８、第１ダイオード１４、第２ダイオード２０の材料について特に言及しなかったが、これらがＳｉＣなどの材料によって製造されることとしてもよい。スイッチング素子やダイオードなどの半導体素子を、高耐圧化が可能なＳｉＣで製造することは半導体装置の高耐圧化や大電流化などに有用であるため、本実施形態および以降の実施形態で説明する半導体素子に対して適用することとしてもよい。   In the present embodiment, the materials of the high-side switching element 12, the low-side switching element 18, the first diode 14, and the second diode 20 are not particularly mentioned, but these may be manufactured using a material such as SiC. Manufacturing a semiconductor element such as a switching element or a diode with SiC capable of increasing the withstand voltage is useful for increasing the withstand voltage and increasing the current of the semiconductor device, and will be described in this embodiment and the following embodiments. It may be applied to a semiconductor element.

実施の形態２
本実施形態は図３〜６を参照して説明する。なお、実施形態１で説明した構成要素と同一または対応する構成要素には同一の符号を付して複数回の説明を省略する場合がある。 Embodiment 2
This embodiment will be described with reference to FIGS. In addition, the same code | symbol may be attached | subjected to the component which is the same as that of the component demonstrated in Embodiment 1, or respond | corresponds, and description of multiple times may be abbreviate | omitted.

図３は本実施形態の半導体装置を説明する回路図である。図３から理解できるように負荷２２は、ハイサイドスイッチング素子１２とローサイドスイッチング素子１８からなるＵ相、ハイサイドスイッチング素子５０とローサイドスイッチング素子５８からなるＶ相、ハイサイドスイッチング素子５４とローサイドスイッチング素子６２からなるＷ相からなる３相交流インバータ回路によって制御される。   FIG. 3 is a circuit diagram illustrating the semiconductor device of this embodiment. As can be understood from FIG. 3, the load 22 includes the U phase composed of the high side switching element 12 and the low side switching element 18, the V phase composed of the high side switching element 50 and the low side switching element 58, and the high side switching element 54 and the low side switching element. Controlled by a three-phase AC inverter circuit consisting of 62 and consisting of a W phase.

ハイサイドスイッチング素子１２のエミッタとＶｓ端子２７とを接続する抵抗２６と並列にスイッチング素子７２が接続される。スイッチング素子７２はたとえばＦＥＴなどであり、実動作上抵抗が無視し得るものが望ましい。そして、スイッチング素子７２にはスイッチング素子７２のオンオフ制御を行うための制御装置６５が接続される。   A switching element 72 is connected in parallel with the resistor 26 that connects the emitter of the high-side switching element 12 and the Vs terminal 27. The switching element 72 is, for example, an FET, and it is desirable that the resistance can be ignored in actual operation. A control device 65 for performing on / off control of the switching element 72 is connected to the switching element 72.

制御装置６５は、シャント抵抗３６により電流を検出する電流検出回路６６を備える。さらに制御装置６５は電流検出回路６６で検出した電流値からスイッチング素子７２をオンとするかオフとするかを算出するＭＣＵ（マイクロコントローラ）６８を備える。さらに制御装置６５はＭＣＵ６８から得られたスイッチング素子７２をオンとすべきあるいはオフとすべき指令に基づき、実際にスイッチング素子７２にオンあるいはオフとすべき電圧を印加する駆動回路７０を備える。   The control device 65 includes a current detection circuit 66 that detects a current by the shunt resistor 36. The control device 65 further includes an MCU (microcontroller) 68 that calculates whether the switching element 72 is turned on or off from the current value detected by the current detection circuit 66. The control device 65 further includes a drive circuit 70 that applies a voltage to be actually turned on or off to the switching element 72 based on a command to turn on or off the switching element 72 obtained from the MCU 68.

本実施形態の半導体装置の動作はたとえば以下のとおりである。まずハイサイドスイッチング素子１２とローサイドスイッチング素子５８がオン状態とされ負荷２２が通電される。次いで、ハイサイドスイッチング素子１２がオフ状態とされ、還流モードとなる。このときの電流は負荷２２、ローサイドスイッチング素子５８、第２ダイオード２０の経路で還流する。ここで、電流検出回路６６により還流電流の電流値が検出される。検出された電流値はＭＣＵ６８において所定値と比較される。ＭＣＵ６８は、スイッチング素子７２がオン状態を維持した場合に高圧側駆動回路１０が誤出力する程度までＶｓ端子２７の電圧が急激に低下するか否かを演算する。   The operation of the semiconductor device of this embodiment is as follows, for example. First, the high side switching element 12 and the low side switching element 58 are turned on, and the load 22 is energized. Next, the high-side switching element 12 is turned off to enter the reflux mode. At this time, the current flows back through the path of the load 22, the low-side switching element 58, and the second diode 20. Here, the current value of the return current is detected by the current detection circuit 66. The detected current value is compared with a predetermined value in the MCU 68. The MCU 68 calculates whether or not the voltage at the Vs terminal 27 suddenly decreases to the extent that the high-voltage side drive circuit 10 erroneously outputs when the switching element 72 is kept on.

ＭＣＵ６８の演算結果から前述の誤出力が予見される場合にはスイッチング素子７２をオフとする指令が駆動回路７０へ伝送される。他方、誤出力が予見されない場合はスイッチング素子７２のオン状態を維持する指令が駆動回路７０へ伝送される。   When the aforementioned erroneous output is predicted from the calculation result of the MCU 68, a command to turn off the switching element 72 is transmitted to the drive circuit 70. On the other hand, if no erroneous output is foreseen, a command to keep the switching element 72 on is transmitted to the drive circuit 70.

次いで、駆動回路７０が上述の指令に従ってスイッチング素子７２をオンまたはオフとする。   Next, the drive circuit 70 turns on or off the switching element 72 in accordance with the above-described command.

本実施形態の半導体装置は、制御装置６５が還流電流を検出し高圧側駆動回路１０の誤出力が見込まれる場合にはスイッチング素子７２をオフ状態とする制御を行うことが特徴である。スイッチング素子７２がオフ状態の場合、前述したＶＦや誘導起電力は抵抗２６を介してＶｓ端子２７に印加されるため、Ｖｓ電位が急激に低下することを抑制できる。他方、スイッチング素子７２がオン状態の場合は、スイッチング素子７２を経由した低抵抗の経路がハイサイドスイッチング素子１２のエミッタ−高圧側駆動回路１０間に供給される。ここで、スイッチング素子７２がオン状態であれば前述のとおりハイサイドスイッチング素子１２のゲートを迅速に立ち上げることができる。   The semiconductor device of the present embodiment is characterized in that when the control device 65 detects the return current and an erroneous output of the high-voltage side drive circuit 10 is expected, the control is performed to turn off the switching element 72. When the switching element 72 is in the off state, the VF and the induced electromotive force described above are applied to the Vs terminal 27 via the resistor 26, so that the Vs potential can be prevented from rapidly decreasing. On the other hand, when the switching element 72 is in the ON state, a low-resistance path via the switching element 72 is supplied between the emitter of the high-side switching element 12 and the high-voltage side drive circuit 10. Here, if the switching element 72 is in the ON state, the gate of the high-side switching element 12 can be quickly raised as described above.

一般に、ハイサイドスイッチング素子に流れる電流が大きいほど、ローサイドスイッチング素子と逆並列に接続されたダイオードに流れる還流電流も増加する。そして既に述べたとおり還流電流が増加すればＶＦが高まるため、Ｖｓ電位がより低下する。   Generally, the larger the current flowing through the high-side switching element, the greater the return current flowing through the diode connected in antiparallel with the low-side switching element. As already described, if the reflux current increases, VF increases, and the Vs potential further decreases.

図４はＶｓ電位の還流電流依存性を説明するグラフである。上述のとおり、還流電流が増大するとＶｓの低下が顕著となる。よって本実施形態のように、還流電流を検出しスイッチング素子７２のオンオフを判断することにより有効に前述の誤出力を防止できる。   FIG. 4 is a graph for explaining the dependence of the Vs potential on the reflux current. As described above, when the reflux current increases, the decrease in Vs becomes significant. Therefore, as in this embodiment, the erroneous output described above can be effectively prevented by detecting the return current and determining whether the switching element 72 is on or off.

このように、制御装置によってＶｓ電位の急減が予見される場合に、オン状態であるスイッチング素子７２をオフとしＶｓ電位の急減を抵抗２６により抑制することが本実施形態の特徴である。したがってこの発明の特徴を逸脱しない範囲で様々な変形が可能である。   As described above, when a sudden decrease in the Vs potential is predicted by the control device, it is a feature of this embodiment that the switching element 72 in the on state is turned off and the sudden decrease in the Vs potential is suppressed by the resistor 26. Accordingly, various modifications can be made without departing from the characteristics of the present invention.

たとえば、図５に記載のような制御装置８９を備えることが考えられる。図５に示す制御装置８９は、ＭＣＵ９０と駆動回路９２を備える。図５の制御装置においてＭＣＵ９０が取得するのは高圧側駆動回路１０のゲート駆動信号の情報である。そしてＭＣＵ９０は高圧側駆動回路１０のゲート駆動信号がハイサイドスイッチング素子１２をオンすべき駆動信号からオフすべき駆動信号へ遷移したときに、駆動回路９２に対してスイッチング素子７２をオフとすべき指令を行う。駆動回路９２は速やかにスイッチング素子７２をオフとする。   For example, it is conceivable to include a control device 89 as shown in FIG. A control device 89 shown in FIG. 5 includes an MCU 90 and a drive circuit 92. In the control device of FIG. 5, the MCU 90 acquires information on the gate drive signal of the high-voltage side drive circuit 10. The MCU 90 should turn off the switching element 72 with respect to the drive circuit 92 when the gate drive signal of the high-voltage side drive circuit 10 transitions from the drive signal to turn on the high-side switching element 12 to the drive signal to turn off. Make a command. The drive circuit 92 quickly turns off the switching element 72.

ハイサイドスイッチング素子１２のオフ動作が開始すると、ｄｉ／ｄｔが生じ、前述の誘導起電力が発生する。また、ハイサイドスイッチング素子１２のオフタイミングは還流状態の開始のタイミングでもある。よって上述のとおりゲート駆動信号がハイサイドスイッチング素子をオフすべき信号となったときに、スイッチング素子７２をオフ状態とすることにより前述のＶＦや誘導起電力によるＶｓ電位の低下を抑制できる。   When the off operation of the high-side switching element 12 is started, di / dt is generated and the above-described induced electromotive force is generated. The off timing of the high side switching element 12 is also the start timing of the reflux state. Therefore, as described above, when the gate drive signal becomes a signal to turn off the high-side switching element, the switching element 72 is turned off to suppress the decrease in the Vs potential due to the VF or the induced electromotive force.

図６は図５の半導体装置の動作を説明するタイミングチャートである。ハイサイドスイッチング素子へのゲート駆動信号がハイサイドスイッチング素子をオフとすべき信号へ遷移したタイミングでスイッチング素子７２がオフとされている。スイッチング素子７２のオフ状態は、ハイサイドスイッチング素子１２がオフしたあとも維持される。この時間の長さはＶｓ電位の低下による前述の「誤出力」の懸念がなくなる程度であり、標準的には３μ[sec]程度である。   FIG. 6 is a timing chart for explaining the operation of the semiconductor device of FIG. The switching element 72 is turned off at the timing when the gate drive signal to the high side switching element transitions to a signal that should turn off the high side switching element. The off state of the switching element 72 is maintained even after the high side switching element 12 is turned off. The length of this time is such that there is no concern about the aforementioned “false output” due to the decrease in the Vs potential, and is typically about 3 μ [sec].

また、ＭＣＵ６８が行う「誤出力する程度までＶｓ端子２７の電圧が急激に低下するか否かの演算」は単純に還流電流の値を定格と比較することにより行われてもよい。   Further, the “calculation as to whether or not the voltage at the Vs terminal 27 suddenly drops to the extent of erroneous output” performed by the MCU 68 may be performed simply by comparing the value of the reflux current with the rating.

本実施形態および実施形態１の半導体装置ではハイサイドスイッチング素子とローサイドスイッチング素子の駆動方法としてブートストラップ方式を採用しているが本発明はこれに限定されない。すなわち、本発明は高圧側駆動回路の基準電位がマイナス側にシフト（ＧＮＤ電位より低下）することによって高圧側駆動回路に誤出力などの不安定動作が生じるすべての半導体装置に対して効果を有する。よって、このような不安定動作を生じ得るものに対しては広く本発明を応用することが可能である。   In the semiconductor device of this embodiment and Embodiment 1, the bootstrap method is adopted as a driving method of the high-side switching element and the low-side switching element, but the present invention is not limited to this. That is, the present invention is effective for all semiconductor devices in which unstable operation such as erroneous output occurs in the high-voltage side drive circuit by shifting the reference potential of the high-voltage side drive circuit to the minus side (lower than the GND potential). . Therefore, the present invention can be widely applied to those that can cause such unstable operation.

１０ 高圧側駆動回路、 １２ ハイサイドスイッチング素子、 １８ ローサイドスイッチング素子、 １４ 第１ダイオード、 ２０ 第２ダイオード、 ２２ 負荷、 ２４ 電源、 ２５ ＧＮＤ、 ２６ 抵抗、 ２８ ダイオード   DESCRIPTION OF SYMBOLS 10 High voltage side drive circuit, 12 High side switching element, 18 Low side switching element, 14 1st diode, 20 2nd diode, 22 Load, 24 Power supply, 25 GND, 26 Resistance, 28 Diode

Claims (7)

電源電位とＧＮＤ電位の間に直列に接続された、高圧側のスイッチング素子であってゲート、エミッタ、コレクタを有するハイサイドスイッチング素子および低圧側のスイッチング素子であるローサイドスイッチング素子と、
前記ハイサイドスイッチング素子の前記ゲートと接続され前記ゲートへゲート駆動信号を伝送する高圧側駆動回路と、
前記高圧側駆動回路に設けられた前記高圧側駆動回路の基準電位を与えるＶｓ端子と、
一端が前記ハイサイドスイッチング素子のエミッタと接続され他端が前記Ｖｓ端子と接続される抵抗と、
アノードが前記抵抗の一端と接続されカソードが前記抵抗の他端と接続されるダイオードとを備えたことを特徴とする半導体装置。 A high-side switching element connected in series between a power supply potential and a GND potential, a high-side switching element having a gate, an emitter, and a collector, and a low-side switching element that is a low-voltage side switching element;
A high-voltage side drive circuit connected to the gate of the high-side switching element and transmitting a gate drive signal to the gate;
A Vs terminal for providing a reference potential of the high-voltage side drive circuit provided in the high-voltage side drive circuit;
A resistor having one end connected to the emitter of the high-side switching element and the other end connected to the Vs terminal;
A semiconductor device comprising: a diode having an anode connected to one end of the resistor and a cathode connected to the other end of the resistor. 電源電位とＧＮＤ電位の間に直列に接続された、高圧側のスイッチング素子であってゲート、エミッタ、コレクタを有するハイサイドスイッチング素子および低圧側のスイッチング素子であるローサイドスイッチング素子と、
前記ハイサイドスイッチング素子の前記ゲートと接続され前記ゲートへゲート駆動信号を伝送する高圧側駆動回路と、
前記高圧側駆動回路に設けられた前記高圧側駆動回路の基準電位を与えるＶｓ端子と、
一端が前記ハイサイドスイッチング素子のエミッタと接続され他端が前記Ｖｓ端子と接続される抵抗と、
一端が前記抵抗の一端と接続され他端が前記抵抗の他端と接続されるスイッチング素子と、
前記スイッチング素子のオンオフを制御する制御装置とを備え、
前記制御装置は、前記高圧側駆動回路が前記ゲート駆動信号を誤出力する程度まで前記Ｖｓ端子の電圧が低下することを防止するように前記スイッチング素子をオフとすることを特徴とする半導体装置。 A high-side switching element connected in series between a power supply potential and a GND potential, a high-side switching element having a gate, an emitter, and a collector, and a low-side switching element that is a low-voltage side switching element;
A high-voltage side drive circuit connected to the gate of the high-side switching element and transmitting a gate drive signal to the gate;
A Vs terminal for providing a reference potential of the high-voltage side drive circuit provided in the high-voltage side drive circuit;
A resistor having one end connected to the emitter of the high-side switching element and the other end connected to the Vs terminal;
A switching element having one end connected to one end of the resistor and the other end connected to the other end of the resistor;
A control device for controlling on / off of the switching element,
The control device turns off the switching element so as to prevent the voltage at the Vs terminal from dropping to the extent that the high-voltage side drive circuit erroneously outputs the gate drive signal. 前記ローサイドスイッチング素子と前記ＧＮＤ電位との間に接続されたシャント抵抗をさらに備え、
前記制御装置は前記シャント抵抗と前記ローサイドスイッチング素子の間の電流を検出し、その値が所定以上となった場合に前記スイッチング素子をオフとすることを特徴とする請求項２に記載の半導体装置。 A shunt resistor connected between the low-side switching element and the GND potential;
3. The semiconductor device according to claim 2, wherein the control device detects a current between the shunt resistor and the low-side switching element, and turns off the switching element when a value of the current exceeds a predetermined value. . 前記制御装置は前記高圧側駆動回路の前記ゲート駆動信号の情報を検出し、前記ゲート駆動信号が前記ハイサイドスイッチング素子をオンすべきものからオフすべきものへと遷移するときに前記スイッチング素子をオフとすることを特徴とする請求項２に記載の半導体装置。   The control device detects information of the gate drive signal of the high-voltage side drive circuit, and turns off the switching element when the gate drive signal makes a transition from what should turn on the high side switching element to what should be turned off. The semiconductor device according to claim 2. 前記ローサイドスイッチング素子と逆並列に接続された還流ダイオードをさらに備えることを特徴とする請求項１または２に記載の半導体装置。   The semiconductor device according to claim 1, further comprising a free-wheeling diode connected in antiparallel with the low-side switching element. 前記ハイサイドスイッチング素子または前記ローサイドスイッチング素子はＳｉＣを材料とすることを特徴とする請求項１または２に記載の半導体装置。   The semiconductor device according to claim 1, wherein the high-side switching element or the low-side switching element is made of SiC. 前記還流ダイオードはＳｉＣを材料とすることを特徴とする請求項５に記載の半導体装置。   The semiconductor device according to claim 5, wherein the free wheel diode is made of SiC.
JP2009021260A 2009-02-02 2009-02-02 Semiconductor device Active JP5251553B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009021260A JP5251553B2 (en) 2009-02-02 2009-02-02 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009021260A JP5251553B2 (en) 2009-02-02 2009-02-02 Semiconductor device

Publications (2)

Publication Number Publication Date
JP2010178579A JP2010178579A (en) 2010-08-12
JP5251553B2 true JP5251553B2 (en) 2013-07-31

Family

ID=42708963

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009021260A Active JP5251553B2 (en) 2009-02-02 2009-02-02 Semiconductor device

Country Status (1)

Country Link
JP (1) JP5251553B2 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5582123B2 (en) 2011-10-05 2014-09-03 三菱電機株式会社 Semiconductor device
WO2018034084A1 (en) * 2016-08-18 2018-02-22 富士電機株式会社 Semiconductor module, method for selecting switching element used for semiconductor module, and chip designing method for switching element
JP6819256B2 (en) 2016-12-07 2021-01-27 富士電機株式会社 A drive circuit and a semiconductor module including the circuit

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3276996B2 (en) * 1992-09-09 2002-04-22 株式会社東芝 Protection circuit
JPH11285266A (en) * 1998-03-30 1999-10-15 Toshiba Tec Corp Power supply unit
JP3983622B2 (en) * 2002-08-08 2007-09-26 三菱電機株式会社 Power device drive circuit
JP4153408B2 (en) * 2003-11-25 2008-09-24 三菱電機株式会社 Inverter device
JP4313658B2 (en) * 2003-11-28 2009-08-12 三菱電機株式会社 Inverter circuit
JP2008061375A (en) * 2006-08-31 2008-03-13 Daikin Ind Ltd Power converter

Also Published As

Publication number Publication date
JP2010178579A (en) 2010-08-12

Similar Documents

Publication Publication Date Title
JP4380726B2 (en) Method for controlling vertical MOSFET in bridge circuit
JP6170119B2 (en) System and method for driving a power switch
US9112344B2 (en) Driver for switching element and control system for rotary machine using the same
US7940503B2 (en) Power semiconductor arrangement including conditional active clamping
US10038438B2 (en) Power semiconductor element driving circuit
US7948276B2 (en) Gate driver circuit, switch assembly and switch system
JP5970194B2 (en) Semiconductor switching element drive circuit and power conversion circuit using the same
WO2013077105A1 (en) Inverter device
US20150028923A1 (en) High efficiency gate drive circuit for power transistors
US9590554B2 (en) Electric power converter
JP2019165542A (en) Semiconductor device
JP2021013259A (en) Gate drive device and power conversion device
JP6965902B2 (en) Overcurrent protection circuit and switching circuit
JP6575230B2 (en) Semiconductor device driving apparatus
JP2011024382A (en) Gate drive circuit
JP5251553B2 (en) Semiconductor device
CN111527684A (en) Power module with built-in driving circuit
JP4847707B2 (en) Power semiconductor device
JP5298557B2 (en) Voltage-driven semiconductor device gate drive device
CN111869068A (en) Switch device and control method of switch device
JP2019176696A (en) Drive circuit for power transistor, power module
WO2023148988A1 (en) Gate drive circuit and power conversion device
JP2008067476A (en) Gate drive circuit for voltage-driven power semiconductor device
WO2022244361A1 (en) Gate drive circuit and power conversion device
JP7310530B2 (en) switching circuit

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110606

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130220

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130319

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130401

R150 Certificate of patent or registration of utility model

Ref document number: 5251553

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160426

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250