JP7308831B2 - Ｌｅｄダイの汚染を防止する方法 - Google Patents
Ｌｅｄダイの汚染を防止する方法 Download PDFInfo
- Publication number
- JP7308831B2 JP7308831B2 JP2020532779A JP2020532779A JP7308831B2 JP 7308831 B2 JP7308831 B2 JP 7308831B2 JP 2020532779 A JP2020532779 A JP 2020532779A JP 2020532779 A JP2020532779 A JP 2020532779A JP 7308831 B2 JP7308831 B2 JP 7308831B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- barrier layer
- metal contact
- reflective
- led die
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims description 73
- 238000011109 contamination Methods 0.000 title description 15
- 229910052751 metal Inorganic materials 0.000 claims description 73
- 239000002184 metal Substances 0.000 claims description 73
- 230000004888 barrier function Effects 0.000 claims description 65
- 238000000151 deposition Methods 0.000 claims description 42
- 229920002120 photoresistant polymer Polymers 0.000 claims description 31
- 239000000463 material Substances 0.000 claims description 19
- 230000003746 surface roughness Effects 0.000 claims description 7
- 238000000059 patterning Methods 0.000 claims description 5
- 229910052709 silver Inorganic materials 0.000 claims description 5
- 150000001875 compounds Chemical class 0.000 claims description 3
- 229910052782 aluminium Inorganic materials 0.000 claims description 2
- 229910052790 beryllium Inorganic materials 0.000 claims description 2
- HZXMRANICFIONG-UHFFFAOYSA-N gallium phosphide Chemical compound [Ga]#P HZXMRANICFIONG-UHFFFAOYSA-N 0.000 claims description 2
- 238000007788 roughening Methods 0.000 claims 1
- 239000010410 layer Substances 0.000 description 178
- 239000010408 film Substances 0.000 description 42
- 230000008569 process Effects 0.000 description 19
- 230000008021 deposition Effects 0.000 description 18
- 238000005530 etching Methods 0.000 description 11
- 238000012876 topography Methods 0.000 description 11
- 230000001681 protective effect Effects 0.000 description 9
- 230000004907 flux Effects 0.000 description 8
- 238000004519 manufacturing process Methods 0.000 description 8
- 230000015572 biosynthetic process Effects 0.000 description 6
- 238000000407 epitaxy Methods 0.000 description 6
- 230000009467 reduction Effects 0.000 description 5
- 239000010409 thin film Substances 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 4
- 238000000137 annealing Methods 0.000 description 4
- 238000013461 design Methods 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 4
- 239000004332 silver Substances 0.000 description 4
- 239000000758 substrate Substances 0.000 description 4
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 3
- 238000012545 processing Methods 0.000 description 3
- 229910005540 GaP Inorganic materials 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 238000005538 encapsulation Methods 0.000 description 2
- 230000000873 masking effect Effects 0.000 description 2
- 231100000572 poisoning Toxicity 0.000 description 2
- 230000000607 poisoning effect Effects 0.000 description 2
- 239000000047 product Substances 0.000 description 2
- 230000002829 reductive effect Effects 0.000 description 2
- 238000002310 reflectometry Methods 0.000 description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 206010011878 Deafness Diseases 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- AJGDITRVXRPLBY-UHFFFAOYSA-N aluminum indium Chemical compound [Al].[In] AJGDITRVXRPLBY-UHFFFAOYSA-N 0.000 description 1
- 238000000429 assembly Methods 0.000 description 1
- 230000000712 assembly Effects 0.000 description 1
- 239000006227 byproduct Substances 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 229910052681 coesite Inorganic materials 0.000 description 1
- 239000000356 contaminant Substances 0.000 description 1
- 230000001276 controlling effect Effects 0.000 description 1
- 230000002596 correlated effect Effects 0.000 description 1
- 229910052906 cristobalite Inorganic materials 0.000 description 1
- 238000012864 cross contamination Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 230000000670 limiting effect Effects 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 230000036961 partial effect Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 229910052682 stishovite Inorganic materials 0.000 description 1
- 235000013619 trace mineral Nutrition 0.000 description 1
- 239000011573 trace mineral Substances 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
- 229910052905 tridymite Inorganic materials 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- 239000011800 void material Substances 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
- H01L33/40—Materials therefor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
- H01L33/46—Reflective coating, e.g. dielectric Bragg reflector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
- H01L2933/0008—Processes
- H01L2933/0016—Processes relating to electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
- H01L2933/0008—Processes
- H01L2933/0025—Processes relating to coatings
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Led Devices (AREA)
- Electrodes Of Semiconductors (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Description
（関連出願の参照）
この出願は、２０１７年１２月１４日に出願された米国非仮出願第１５／８４２，３９１号、及び２０１８年１月３１日に出願された欧州特許出願第１８１５４４６１．０号の利益を主張し、それらの内容は、参照によって本明細書に援用される。
この出願は、２０１７年１２月１４日に出願された米国非仮出願第１５／８４２，３９１号、及び２０１８年１月３１日に出願された欧州特許出願第１８１５４４６１．０号の利益を主張し、それらの内容は、参照によって本明細書に援用される。
本発明は、一般的には、発光ダイオード（ＬＥＤ）に関し、より具体的には、ＬＥＤの処理中の汚染を最小限に抑えることに関する。
異なるＬＥＤダイアーキテクチャを含む用途が知られている。電気的接触が望まれるＬＥＤ構成の領域にビアが作られる。銀（Ａｇ）及びアルミニウム（Ａｌ）のような可動な原子が堆積の間に又は後続の処理ステップにおいてビア内に移動するか或いはさもなければ移転することができることが当業者によって理解される。
これは特定のＬＥＤダイにおいて特に問題である。何故ならば、Ａｇは下に位置するエピタキシー(epitaxy)を汚染することが知られているからである。汚染を防止するための典型的な方法は、障壁層（又は図１に示すような誘電体層１１４）と、下に位置する障壁材料中のビアとＡｇ層中のビアとの間の大きなオフセットとを提供することである。引き続き、Ａｇ層は、ニッケル（Ｎｉ）又はタングステン（Ｗ）のような保護シート材料でキャッピングされることによってシールされ、それはＡｇ層の総表面積の減少をもたらし、各ＬＥＤダイ上の反射領域を減少させる。
ＬＥＤダイの製造は、典型的には、複数回のマスキング及びフォトリソグラフィを含み、それはビア不整列に起因する問題のためのマージンを提供するために第２の堆積層内の大きなビアのサイズを必要とする。第１の堆積層と第２の堆積層との間のビアのサイズのこの不整合は、臨界寸法（ＣＤ）のサイズを規定し、ビアを形成するためにエッチングが使用されるならば、これは大きなアンダーカットを生じさせ、拡大されたＣＤをもたらす。
半導体材料のエッチングはよく知られており、本明細書に完全に記載されているかのように参照によって援用される特許文献１に記載されている。ＬＥＤアーキテクチャのためのウェハボンディングを含む用途もよく知られている。１つの他の知られているタイプのＬＥＤダイは、本明細書に完全に記載されているかのように参照によって援用される特許文献２に開示されている。これらの知られているタイプのデバイスは、光出力の有意な増加をもたらしている。しかしながら、汚染の問題が依然としてある。
ＬＥＤ内の反射層は、関連する金属コンタクトを様々な方法で汚染する。汚染は、コンタクト金属の頂部への直接的な堆積、反射膜アニールプロセス、反射層のエッチングプロセスの間にビアと接触するエッチング生成物の侵入、及び／又は反射層の形成の間の第１の障壁層からの材料の除去に起因する後続のボンディング層における空隙化(voiding)に起因して生じ得る。反射膜の微量元素が下に位置するエピタキシーと電気的に接触するようになると、一貫した高い順方向電圧が生じ得る。
ＬＥＤダイにおける金属コンタクトの汚染を防止する信頼性のある方法を提供することが望ましい。
簡単に述べると、ＬＥＤダイのための金属コンタクトでの汚染を防止する方法が提供される。
本開示は、電気コンタクト(電気接点)（即ち、金属コンタクト(金属接点)）をカプセル化するために障壁層(バリア層)を塗布(適用)する方法を提供し、それは反射層内の臨界寸法（ＣＤ）を最小限に抑え、それによって、ＬＥＤダイ上の全反射面を増加させる。障壁層は、金属コンタクトビアより大きいサイズを有するマスクパターンを画定することによって金属コンタクトをカプセル化し、それは金属コンタクトが反射膜によって汚染されるようになるのを防止する。このカプセル化は、金属コンタクトの汚染を防止し、ＬＥＤダイの動作中の電圧上昇も減少させる。
前述の要約並びに以下の詳細な記述は、添付の図面と共に読まれるときに最もよく理解されるであろう。
ＬＥＤダイにおける汚染を防止することについての図及び記述は、明確な理解に関連する要素を例示するために簡略化されている一方で、典型的な電子機器パッケージングに見られる他の多くの要素は、明確性の目的のために排除されていることが理解されるべきである。当業者は、他の要素及び／又はステップが、本発明を実施する際に望ましい及び／又は必要とされることを認識することがある。しかしながら、そのような要素及びステップは、当技術分野においてよく知られているので、並びにそれらは本発明のより良い理解を促進しないので、そのような要素及びステップの議論は、本明細書において提供されない。
ＬＥＤダイ形成のエッチング除去プロセスの間に、反射層(reflective layer)を金属コンタクトビア (metal contact via)からエッチングして除去し、オーバーエッチングプロセス(over-etch process)を使用して、金属コンタクト(金属接点)からの反射膜(reflective film)の完全な除去を保証して、汚染を防止する。このエッチング除去プロセスは、ミラー全反射領域の総面積を過度に減少させ、ＬＥＤダイの光出力を減少させる。本明細書に開示する実施形態は、反射領域の損失の故に失われる光出力を減少させるより精密に制御可能な障壁層(バリア層)寸法を用いて反射膜エッチングプロセスを排除する。既存の用途では、反射膜エッチングプロセスによって部分的又は完全に除去される第１の障壁層は、ダイトポグラフィ(ダイ地形学)(die topography)を変化させ、ウェハボンディングプロセス後の金属コンタクトビアの下に大きな空隙(voids)を生じさせる。本明細書に開示する実施形態は、反射膜エッチングプロセスを排除することによってダイトポグラフィを改良し、空隙を有意に減少させる。
反射膜層のオーバーエッチングの故に、典型的には、ＬＥＤダイ内の反射膜と第２の障壁層との間にギャップ(間隙)が存在する。ミラーマスク不整列は、コンタクト金属(contact metal)の頂部に直接位置する反射膜を生じさせることがあり、後続の熱プロセスは、交差汚染を加速させ、順方向電圧を制御不能な形で増加させる。本明細書に開示する実施形態は、金属コンタクトビアを完全にカプセル化する程に十分に大きな障壁サイズを有するＬＥＤダイのための設計を提供し、それは反射膜が金属コンタクトを汚染するのを排除する。本明細書に開示する実施形態は、反射ミラー層のブランケットシートを堆積させて、ミラー領域を最大化し、光出力を改良する。
ＬＥＤダイの製造は、図１Ａ～図１Ｈに例示する複数のステップを含む。ある実施形態において、ＬＥＤダイは、アルミニウムインジウムガリウムリン化物（ＡｌＩｎＧａＰ）ＬＥＤデバイスである。しかしながら、当業者は、代替的なタイプのＬＥＤダイを製造し得ることを本開示から認識するであろう。図１Ａに示す初期ステップ１１０として、エピタキシー層１１２、誘電体層１１４、及び第１のフォトレジスト層１１６が提供される。ある実施形態において、エピタキシー層１１２は、ＧａＰを含む。当業者は、代替的なタイプの半導体化合物材料を使用し得ることを本開示から認識するであろう。ある実施形態において、誘電体層１１４は、二酸化ケイ素を含む。当業者は、代替的なタイプの誘電体層を使用し得ることを本開示から認識するであろう。
図１Ｂに示すステップ１２０の間に、ビア１２２は、電気接触が望まれる誘電体層１１４内に作られる。図１Ｃに示すステップ１３０の間に、ビア１２２は、電気的接触形成のために金属コンタクト１３２で満たされ、第１の障壁層１３４が金属コンタクト１３２の頂部に形成されて、コンタクト金属の汚染を防止する。ある実施形態において、金属コンタクト１３２は、金ベリリウム（ＡｕＢｅ）化合物から形成される。当業者は、代替的なタイプの金属コンタクトを使用し得ることを本開示から認識するであろう。
図１Ｄに示すように、ステップ１４０の間に、第１のフォトレジスト層１１６は除去される。図１Ｅのステップ１５０に示すように、反射膜層１５２は、誘電体層１１４及び第１の障壁層１３４の上に形成される。ある実施形態では、アニール処理を用いて、反射膜層１５２の接着を向上させる。当業者は、アニールプロセスを省略し得ること及び／又は他の方法／構成を用いて接着を向上させ得ることを認識するであろう。図１Ｆに示すステップ１６０の間に、第２のフォトレジスト層１６２が、反射膜層１５２上に堆積され、パターン化される。反射膜層１５２は、金属コンタクト領域１３２からも除去される。図１Ｇに示すように、ステップ１７０の間に、金属コンタクト１３２の汚染を防止するために、第２の障壁層１７２を金属コンタクト１３２上に堆積させる。図１Ｈに示すように、ステップ１８０の間に、第２のフォトレジスト層１６２は、（第２のフォトレジスト層１６２の領域内の第２の障壁層１７２と共に）除去され、反射膜層１５２の頂面及び第２の障壁層１７２の頂面は、同一平面上にある。
金属コンタクトビアの頂面から反射膜層１５２を除去する間に、第１の障壁層１３４の部分的エッチングが問題を引き起こす。微量の反射膜層１５２が、形成ステップ及びアニール処理ステップの間にビアに入り、ＬＥＤデバイスの作動電圧の増加を引き起こす。エッチング副産物も、反射膜層１５２のエッチング中に生成され、それもデバイスの作動電圧の増加を引き起こすことがある。加えて、反射膜層１５２が金属コンタクト領域からエッチングされて除去されると、材料がレジスト１６２の下側から除去され、反射膜の総面積を減少させ、ＬＥＤダイの光出力を相関的に減少させる。保護シート（即ち、第２の障壁層１７２）は、誘電体ビアの上縁と保護シートの外縁との間の低い反射率の領域と、保護シートの外縁と反射膜の内縁との間の更に低い反射率の領域を作り出す。反射膜エッチングプロセスによって部分的又は完全に除去される第１の障壁層１３４は、ダイのトポグラフィを変化させ、ウェハボンディングプロセスの後に金属コンタクトビアの下に大きな空隙を引き起こし得る。最後に、金属コンタクトビアから反射膜層１５２をエッチングして除去することを可能にするためのマスキングプロセスの間に、あらゆる全体的なマスク不整列は、反射膜を金属コンタクト１３２の頂部に位置付けさせることがあり、それは望ましくなく、金属コンタクト１３２の汚染を引き起こす。この問題は、図２の右半分に最もよく例示されており、以下でより詳細に議論される。
図２は、反射材料が不整列の故に電気コンタクト金属上に堆積される状況を例示している。図２に示すように、ダイ形成プロセスの間に、反射膜層１５２と第２の障壁層１７２との間にギャップ２０２が生成される。これらのギャップ２０２は望ましくなく、過剰なオーバーエッチングの故に反射ミラー領域の損失を引き起こし、ボンディング空隙を生成する。この領域は、最も低い反射率を有する。また、誘電体の頂部の縁から第２の障壁層の外縁までの領域は、銀によって覆われた領域と比較して、有意に低い反射率も有する。本明細書に開示する実施形態は、これらのギャップを最小限に抑える。
本明細書に概ね開示されるように、障壁層は、金属コンタクトのパターン化されたアイランドと反射ミラーのブランケットシートとを分離するために設けられる。障壁層は、汚染のない金属コンタクトを可能にし、それは接触抵抗を下げ、ＬＥＤダイ作動中の電圧降下と電力消費を減少させる。ある実施形態では、金属コンタクトの頂部から部分的にエッチングされない反射ミラー層のブランケットシートが設けられる。この構成は、ミラー領域を最大化することによってＬＥＤダイの光出力を改良する。
ある実施形態において、反射膜エッチングプロセスは排除され、それはミラー領域の損失を防止し、光出力の損失を最小限に抑える。本明細書に開示するＬＥＤダイアーキテクチャは、底接触面トポグラフィを改良する一方で、ウェハボンディングプロセス後のボンディング空隙も有意に減少させる。本明細書に開示する実施形態に従って製造される完成されたＬＥＤダイは、作動電圧の増加を回避し、電力消費を低下させ、光出力を増加させることによって、改良された性能を提供する。
本明細書に開示する障壁層は、金属コンタクトの特定のアイランドよりも大きな直径を有するパターンを提供することによって金属コンタクトをカプセル化し、故に、金属接触が処理中又は通常動作中に反射ミラーによって汚染されるのを防止する。処理及び／又は通常動作中のコンタクトの汚染を防止しながら、反射ミラー層が保護シートに直接隣接して位置付けられることを可能にする形成ステップ及びプロセスを使用することによって、光出力は最大化され、作動電圧は最小限に抑えられる。この構成は、サブマウントボンディングを使用するＬＥＤダイアーキテクチャ（例えば、垂直ＬＥＤデバイス）のためのコンタクト層の改良されたトポグラフィを提供する。ある実施形態において、本明細書に開示するＬＥＤダイを形成する方法は、既知のＬＥＤダイと比較して約２０％の表面粗さの減少をもたらす。ある実施形態において、本明細書に開示するＬＥＤダイを形成する方法は、既知のＬＥＤダイと比較して約１８．６％の表面粗さの減少をもたらす。接触領域に亘って、約６０．０ｎｍのＲＭＳが既知のＬＥＤダイにおいて提供される。本明細書に開示する方法のある実施形態によれば、５０．０ｎｍ未満のＲＭＳが提供される。ある実施形態では、４８．８ｎｍのＲＭＳが提供される。本明細書において使用するとき、ＲＭＳは、平均線からのプロファイル高さ偏差の二乗平均平方根として、ＡＳＭＥ Ｂ４６．１に従って定義される。
ある実施形態では、電気コンタクトの形成中に、誘電体層上に互いに隣接して位置するミラー層用の薄膜と保護シートとの間に生じるオフセットを最小限に抑える方法が提供される。本方法は、誘電体層にビアを形成することを含む。このステップは、ビアを通じて半導体を外部環境に電気的に接続することができるように、誘電体膜堆積の前に半導体上に存在する任意の材料を通じてビアを形成することを含むことができる。本方法は、単一の層又は複数の層の薄膜を用いて、ビアを通じて半導体上に電気コンタクトを形成することを含む。ある実施形態において、本方法は、ビア内への汚染物の侵入を防止するキャップ又はシールドとして、ビアの上に保護シート（即ち、障壁層）を形成することを含む。本方法は、誘電体上に反射層を形成すること、及び反射層と保護シートとの間の緊密なＣＤ制御を達成することを含む。
図３Ａ～図３Ｇに示すように、ある実施形態に従ってＬＥＤダイを形成する１つの方法３００が開示される。図３Ａ～図３Ｄは、図１Ａ～図１Ｄに概ね対応し、これらのステップは、上述のステップと概ね同一である。即ち、ステップ１１０は、ステップ３１０に対応し、ステップ１２０は、ステップ３２０に対応するなどである。図３Ｅに示すように、ステップ３５０の間に、第２のフォトレジスト層３６２が、所望の電気コンタクト、即ち、金属コンタクト３３２の領域から離れた領域において誘電体層３１４上に堆積される。第２のフォトレジスト層３６２は、フォトレジスト材料のパターン化された層である。図３Ｆに示すように、ステップ３６０の間に、第２の障壁層３７２のブランケットが、第２のフォトレジスト層３６２、誘電体層３１４、及び金属コンタクト３３２上に堆積される。第２の障壁層３７２のブランケットは、ＬＥＤの頂面全体を覆う。図３Ｇに示すように、ステップ３７０の間に、第２のフォトレジスト層３６２及び第２の障壁層３７２の組み合わされた層の部分が、所望の電気コンタクト、即ち、金属コンタクト３３２の領域から離れた領域からのみ除去される。ステップ３７０の間に、反射膜３５２のブランケット層が、ＬＥＤの頂面全体、即ち、誘電体層３２２及び第２の障壁層３７２上に堆積される。この構成は、反射膜層３５２が第２の障壁層３７２と接触することを保証し、金属コンタクト３３２が反射膜層３５２で汚染されるのを防止するための信頼性のある構成を提供する。
本明細書で使用するフォトレジスト層に関する「パターン化する(patterning)」又は「パターン化された(patterned)」という用語は、様々な方法に従って実施されることができる。ある実施形態において、パターン化は、リフトオフによって行われる。別の実施形態において、パターン化は、湿式エッチングによって行われる。
図４は、既存のＬＥＤダイ（「オリジナル」）及び本明細書に記載する方法に従って生成されたＬＥＤダイの実施形態（「実施形態１」）についての順方向電圧(forward voltage)、磁束レベル(flux level)、及び有効性(efficacy)を示す表を例示している。オリジナルのダイ設計と比較して、順方向電圧は１％だけ減少させられ、磁束は９％だけ改良され、全体的なダイ有効性は１０％だけ改良されている。順方向電圧の低下は、実施形態１によって提供されるＣＤサイズの精密な制御に起因する。オリジナルの設計におけるエッチングは、典型的には、予想よりも大きいＣＤサイズをもたらした。本明細書に記載する方法及び結果として得られたＬＥＤダイにおいて、製造方法は、反射層が保護ＴｉＷ層に当接することを可能にし、それによって、反射層の総表面積を増加させ、磁束レベルを増加させる。実施形態１のＬＥＤ設計は、５μｍのＣＤを有し、ＴｉＷ層は、ビア開口ステップにおける酸化物オーバーエッチングによって誘発される５μｍの幅の酸化物ビアを完全にキャッピングせず、順方向作動電圧（Ｖｆ）における２％の増加で観察されるようなコンタクトのＡｇ被毒(poisoning)を引き起こす。酸化物ビアの縁に当接する反射層の構成は、磁束レベルを１０％だけ増加させて、８％の有効性における正味の改良をもたらす。
この表は、順方向電圧にペナルティがない状態で磁束を最大化することの間で均衡させるために酸化物ビア上のＣＤのサイズを制御することの重要性を強調している。これが、Ａｇがビアから８μｍにエッチバックされる実施形態において可能でない場合には、より厳しいＣＤマージンが製造において実現可能でなく、ｅｐｉ被毒を防止するために大きなオーバーエッチングマージンが製品内に設計されるので、この実施形態は、ＣＤサイズを有意に減少させることによって、全反射率及びダイ磁束レベルを向上させ得ることを示す。
図５Ａは、従来技術に従った生成されたＬＥＤダイのトポグラフィを例示している。図５Ｂは、本明細書に開示する実施形態に従って生成されたＬＥＤダイの空隙のサイズの減少及び反射領域の回復を例示している。金属コンタクトでの改良されたトポグラフィによって、空隙５１０は、既存のＬＥＤダイに比べて、少なくとも５０％だけ減少される。図５Ｂに開示する本実施形態は、図５Ａに示す従来技術に比べて、より小さい空隙５１０’を提供する。ＬＥＤダイにおける銀のオーバーエッチングは、図５ＡのＬＥＤダイにおける失われた反射領域を作り出す。図５Ｂの実施形態において、銀はこの失われた反射領域を回復し、それは磁束を改良する。
図６Ａ～図６Ｇに示すように、ＬＥＤダイを形成する方法６００の別の実施形態が開示される。図６Ａ～図６Ｄは、図１Ａ～図１Ｄ及び図３Ａ～図３Ｄに概ね対応し、ステップは、上述のステップと概ね同一である。即ち、ステップ１１０は、ステップ６１０に対応し、ステップ１２０は、ステップ６２０に対応するなどである。図６Ｅに示すように、ステップ６５０は、誘電体層６１４及び金属コンタクト６３２上に第２の障壁層６７２のブランケットを堆積させるステップを含む。図６Ｆに示すステップ６６０の間に、第２のフォトレジスト層６６２が、所望の電気コンタクト、即ち、金属コンタクト６３２及び第１の障壁層６３４の領域においてのみＬＥＤ上でパターン化される。ステップ６６０は、所望の電気コンタクトの領域から離れた領域においてのみ第２の障壁層６７２の部分を除去することも含む。図６Ｇに示すように、ステップ６７０は、誘電体層６１４及び第２のフォトレジスト層６６２上に反射膜６５２のブランケットを堆積させることを含む。図６Ｈに示すステップ６８０の間に、第２のフォトレジスト層６６２及び反射膜６５２の組み合わされた層の部分が、所望の電気コンタクトの領域から除去される。この実施形態は、この実施形態が障壁層に対して直接延在する反射層を提供する点において、図３Ａ～図３Ｇに示す実施形態に類似する。この実施形態は、反射膜が障壁層カプセル化ゾーン内に堆積されないことを保証する。この実施形態は、反射膜６５２の頂面と第２の障壁層６７２の頂面との間の同一平面的な配置を提供する。この同一平面的な構成は、少なくとも、所望の電気コンタクトの領域に隣接するダイの領域に設けられる。この実施形態によれば、頂面トポグラフィは、４６．０ｎｍ～５０．０ｎｍの間の表面粗さを有し、より好ましくは、４８．８ｎｍの表面粗さを有する。
図７Ａ～図７Ｈは、ＬＥＤダイ６００を形成するための別の実施形態を例示している。図７Ａ～図７Ｄは、図１Ａ～図１Ｄ、図３Ａ～図３Ｄ、及び６Ａ～図６Ｄに概ね対応する。図７Ａ～図７Ｈの実施形態は、ステップ７５０として図７Ｅに示すように、所望の電気コンタクト、即ち、金属コンタクト７３２の領域において誘電体層７１４上に第２のフォトレジスト層７６２を堆積させることを含む。図７Ｆは、ステップ７６０を示しており、ステップ７６０は、第２のフォトレジスト層７６２及び誘電体層７１４上に反射膜７５２のブランケットを堆積させることを含む。図７Ｇは、ステップ７７０を示しており、ステップ７７０は、所望の電気コンタクトから離れた、即ち、金属コンタクト７３２から離れた領域において、第２のフォトレジスト層７６２及び反射膜７５２の組み合わされた層の部分を除去することを含む。最後に、図７Ｈに示すように、本方法は、ステップ７８０を含み、ステップ７８０は、第２の障壁層７７２のブランケットを誘電体層７１４、（第１の障壁層７３４を含む）金属コンタクト７３２、及び反射膜７５２上に堆積させることを含む。この実施形態は、反射膜７５２が金属コンタクトの領域に堆積されないことも保証する。この実施形態によれば、頂面トポグラフィは、７４．０ｎｍ～７８．０ｎｍの表面粗さを有し、より好ましくは、７６．８ｎｍの表面粗さを有する。
ＬＥＤダイ８００を形成するための追加的な実施形態が、図８Ａ～図８Ｇに開示されている。図８Ａ～図８Ｄは、図１Ａ～図１Ｄ、図３Ａ～図３Ｄ、図６Ａ～図６Ｄ、及び図７Ａ～図７Ｄに概ね対応する。図８Ａ～図８Ｇの実施形態は、図８Ｅに示すステップ８５０を含み、図８Ｅは、誘電体層８１４と、第１の障壁層８３４及び金属コンタクト８３２の組み合わされた層とを含む、ＬＥＤ構成の頂面全体に、第２の障壁層８７２のブランケットを堆積させることを示している。図８Ｆに示すように、ステップ８６０の間に、第２のフォトレジスト層８６２が、所望の電気コンタクトの領域、即ち、第１の障壁層８３４及び金属コンタクト８３２の組み合わされた層の領域において、第２の障壁層８７２上に堆積される。第２の障壁層８７２の部分も、ステップ８６０の間に、所望の電気コンタクトの領域から離れた領域から除去される。最後に、図８Ｇに示すように、ステップ８７０の間に、第２のフォトレジスト層８６２が除去され、反射膜８５２のブランケットが、誘電体層８１４及び第２の障壁層８７２上に堆積される。この実施形態は、図３Ａ～図３Ｇ、図６Ａ～図６Ｈ、及び図７Ａ～図７Ｈの実施形態と類似の利点を提供し、反射層が障壁層の縁に当接することを保証する。この実施形態は、反射膜８５２が金属コンタクトの領域に堆積されないことも保証する。この実施形態によれば、頂面トポグラフィは、７２．０ｎｍ～７６．０ｎｍの表面粗さを有し、より好ましくは、７４．７ｎｍの表面粗さを有する。
図９Ａ～図９Ｄに示す実施形態には、薄膜層と誘電体層との間の最小のビアサイズオフセット(via size offset)を伴って誘電体層上に材料の薄膜を堆積させる方法が開示されている。これらの層は、ウェハ上に堆積される。臨界寸法（ＣＤ）として定義される薄膜層と誘電体層との間のビアサイズオフセットは、図９Ａ及び図９Ｂに明確に例示されている。ある実施形態において、本方法は、第１の堆積物として薄膜の第１の層を堆積させることを含む。このステップは、単一の堆積ステップ又は複数の堆積ステップを含むことができる。第１のビアが、第１の堆積物を通じて形成される。本方法は、第２の堆積物として第２の層を堆積させることを含む。第２の堆積物は、単一の堆積ステップ又は複数の堆積ステップを含むことができる。次に、第２のビアが、第２の堆積物を通じて形成される。第２のビアの位置は、第１のビアの位置に相関される。図９Ａ及び図９Ｂに示すように、第２のビアは、第１のビアと同心状である。当業者は、複数の層を第１又は第２の堆積物中に堆積させることができ、第１のビア又は第２のビア中に複数のビアを含め得ることを本開示から認識するであろう。この構成は、第１の堆積物からのビアと第２の堆積物からのビアとの間の緊密なＣＤ制御を提供する。この構成は、第２の堆積物からの材料が、下に位置する材料／基板上の第１の堆積物及びランディングに作られたビアに入ることも防止する。ＣＤを最小限に押させる一方で、第２の堆積ステップからの材料が第１の堆積物に作られたビアに入るのを防止する方法が開示されている。図９Ｃに示すある実施形態において、本方法は、マスクを使用して、第２の堆積ステップから第１の堆積ステップへの材料の接触の連続性を遮断することを含む。ある実施形態では、次に、マスクは除去される。他の実施形態において、マスクは除去されない。ある実施形態において、第１の堆積物は、ウェハ上に堆積されたＳｉＯ２のような誘電体層からなる。レジスト層は、リソグラフィによって塗布され、且つパターン化され、このパターンは、誘電体層に転写される。ある実施形態にこいて、パターンは、減法的な方法、例えば、エッチングによって転写される。エッチングは、誘電体層から材料を除去し、望まれるならば材料で充填することができるビアを作り出す。次に、レジスト層は除去され、新しいレジスト層が塗布され、且つパターン化される。レジスト層を用いて、ビアでの第２の堆積物の連続性を遮断するならば、同じマスクを使用することができるが、反対の極性を有し、その結果、レジスト層がビアの頂部に残る。代替的に、同じレジスト層及びマスク極性が用いられるならば、ハードマスクをビア内に堆積させ、リフトオフ法によってパターン化することができる。この段階で、第１の堆積層内のビアは、ビアの頂部にレジスト層又はハードマスクキャップを備えて形成される。この技法において定義されるＣＤは、可能な限り最小のＣＤである。何故ならば、この技法は、ビア上の材料（即ち、レジスト層又はハードマスク）が可能な限り最小の「フットプリント」を有することを保証するからである。これは、第１及び第２の堆積物の間のコンタクトにおける表面積が最大化される一方で、第２の堆積物層からの材料が第１の堆積物層に作られたビア内にクリープすることが防止されることを保証する。必要に応じて、この方法を後続の堆積物のために繰り返して、堆積ステップ当たりの水平方向の成長速度を最小限に抑えながら、ビアの上向きの成長を継続することができる。
当業者は、本明細書に記載する方法及び構成を任意のＬＥＤアーキテクチャに適用し得ることを本実施形態から認識するであろう。特に、本明細書に記載する方法及び構成は、金属コンタクト及び反射層を使用する任意のＬＥＤアーキテクチャに適用することができる。
既知のウェハ製造アセンブリ及び方法に従って、標準的な製造機器を用いて、本実施形態を実施することができる。ダイアーキテクチャの変更を可能にするよう、ウェハ製造における既存の製造プロセスの修正フローに本実施形態を組み込むことができる。
１つの実施形態では、発光ダイオード（ＬＥＤ）ダイを形成する方法が開示される。本方法は、（ａ）ダイを提供するステップであって、ダイは、最初に、基板及びエピタキシー基層と、電気コンタクトの領域に確定されるビアを含む誘電体層と、ビア内の金属コンタクトとを含む、提供するステップと、（ｂ）基層から遠位の表面全体に亘って障壁層を堆積させるステップと、（ｃ）金属コンタクトをオーバーレイする(覆う)ダイの領域内で障壁層にパターン化されたフォトレジスト層を堆積させるステップと、（ｄ）基層から遠位の表面全体に亘って反射層を堆積させるステップと、（ｅ）パターン化されたフォトレジスト層を剥離し、反射層の部分をオーバーレイする(覆う)ステップとを含む。
１つの実施形態では、発光ダイオード（ＬＥＤ）ダイを形成する方法が開示される。本方法は、（ａ）ダイを提供するステップであって、ダイは、最初に、基板及びエピタキシー基層と、電気コンタクトの領域内に画定されるビアを含む誘電体層と、ビア内の金属コンタクトとを含む、提供するステップと、（ｂ）金属コンタクトをオーバーレイする(覆う)ダイの領域内で基層から遠位の表面にパターン化されたフォトレジスト層を堆積させるステップと、（ｃ）基層から遠位の表面全体に亘って反射層を堆積させるステップと、（ｄ）フォトレジスト層を剥離し、金属コンタクトをオーバーレイする(覆う)ダイの領域において反射層の部分をオーバーレイするステップと、（ｅ）基層から遠位の表面全体に亘って障壁層を堆積させるステップとを含む。
１つの実施形態では、発光ダイオード（ＬＥＤ）ダイを形成する方法が開示される。本方法は、（ａ）ダイを提供するステップであって、ダイは、最初に、基板及びエピタキシー基層と、電気コンタクトの領域内に画定されるビアを含む誘電体層と、ビア内の金属コンタクトとを含む、提供するステップと、（ｂ）（ｉ）金属コンタクトに隣接するダイの領域内で基層から遠位の表面上にパターン化されたフォトレジスト層を堆積させ、次に、基層から遠位の表面全体上に障壁層を堆積させるステップ、又は（ｉｉ）基層から遠位の表面全体上に障壁層を堆積させ、次に、金属コンタクトをオーバーレイする(覆う)ダイの領域内で基層から遠位の表面にパターン化されたフォトレジスト層を堆積させるステップのうちの少なくとも１つと、（ｃ）パターン化されたフォトレジスト層を剥離するステップと、（ｄ）基層から遠位の表面全体に反射層を堆積させるステップとを含む。
ＬＥＤダイについて本明細書に記載する非限定的な方法及び実施形態は、請求項の精神及び範囲内に留まりながら、様々な用途及び使用のために修正されてよい。本明細書に記載する且つ／或いは図面に示す実装及び変形は、単なる例として提示されており、前記範囲及び精神に対する制限として提示されてない。本明細書中の記述は、本明細書に記載する方法及びシステムの全ての実装に適用可能なことがあるが、それは特定の実装に関して記載されることがある。
本明細書に記載されるとき、本明細書に記載する方法は、任意の特定の（複数の）機能を実装する任意の特定の要素に限定されず、提示される方法のいくつかのステップは、必ずしも示される順序で起こる必要はない。例えば、幾つかの場合には、２つ又はそれよりも多くの方法ステップは、異なる順序で又は同時に起こってよい。加えて、記載する方法の幾つかのステップは、（たとえ明示的に任意であると記載されていなくても）任意であってよく、従って、省略されてよい。本明細書に開示する方法のこれらの及び他の変形は、特に本明細書に記載する発光デバイスにおいて層を成長させるためにスパッタリング堆積を使用する方法の記述の観点から、直ちに明らかであり、本発明の全範囲内にあると考えられる。
幾つかの実装の幾つかの構成は省略されてよく、或いは他の実装と共に実装されてよい。本明細書に記載するデバイス要素及び方法要素は、交換可能であってよく、本明細書に記載する例又は実装のいずれかにおいて使用されてよく、或いは省略されてよい。構成及び要素は、特定の組み合わせにおいて上述されているが、各構成又は要素は、他の構成及び要素なしで単独で使用されることができ、或いは他の構成及び要素を伴う又は伴わない様々な組み合わせにおいて使用されることができる。
Claims (17)
- ウェハを提供するステップであって、
前記ウェハは、エピタキシー層と、該エピタキシー層の上の誘電体層と、該誘電体層内の少なくとも１つのビアと、該少なくとも１つのビア内の金属コンタクトとを含む、
提供するステップと、
前記金属コンタクト及び前記金属コンタクトに隣接する前記誘電体層の部分に亘って障壁層を堆積させるステップと、
前記誘電体層及び前記障壁層の表面全体に亘って反射層を堆積させるステップと、を含む、
方法。 - 前記反射層は、前記反射層の側縁が前記障壁層の側縁に直接的に当接するように堆積させられる、請求項１に記載の方法。
- 前記反射層の粗面化された表面が４６．０ｎｍ～５０．０ｎｍの間の表面粗さを有するように、前記反射層を粗面化するステップを更に含む、請求項１に記載の方法。
- 前記障壁層を堆積させるステップは、
前記少なくとも１つのビアに隣接しない領域において前記誘電体層の上にフォトレジスト層をパターン化させるステップと、
前記金属コンタクト、前記誘電体層及び前記フォトレジスト層の露出させられた部分に亘って前記障壁層を堆積させるステップと、
前記フォトレジスト層及び前記フォトレジスト層をオーバーレイする前記障壁層の領域を除去するステップと、を含む、
請求項１に記載の方法。 - 前記フォトレジスト層及び前記障壁層の前記領域を除去するステップは、前記フォトレジスト層及び前記障壁層の前記領域のリフトオフを行うステップを含む、請求項４に記載の方法。
- 前記金属コンタクト及び前記金属コンタクトに隣接する前記誘電体層の前記部分に亘って前記障壁層を堆積させる前に前記金属コンタクトの上に別の障壁層を堆積させるステップを更に含む、請求項１に記載の方法。
- エピタキシャル層と、
該エピタキシャル層に亘る誘電体層であって、少なくとも１つのビアを確定する誘電体層と、
前記少なくとも１つのビア内の金属コンタクトと、
該金属コンタクト及び該金属コンタクトに隣接する前記誘電体層の部分に亘る障壁層と、
前記誘電体層及び前記障壁層の全表面に亘る反射層と、を含む、
デバイス。 - 前記反射層の側縁が、前記障壁層の側縁に直接的に当接する、請求項７に記載のデバイス。
- 前記反射層は、隣接する金属コンタクトの間の領域において前記誘電体層と接触する、請求項７に記載のデバイス。
- 前記金属コンタクトは、金ベリリウム（ＡｕＢｅ）化合物を含む、請求項７に記載のデバイス。
- 前記反射層の頂面が、４６．０ｎｍ～５０．０ｎｍの間の表面粗さを有する、請求項７に記載のデバイス。
- 前記金属コンタクトと前記障壁層との間に別の障壁層を更に含む、請求項７に記載のデバイス。
- 前記反射層は、Ａｇ及びＡｌのうちの１つを含む、請求項７に記載のデバイス。
- 当該デバイスは、発光ダイオード（ＬＥＤ）デバイスである、請求項７に記載のデバイス。
- 当該デバイスは、発光ダイオード（ＬＥＤ）デバイスのウェハである、請求項７に記載のデバイス。
- 前記エピタキシャル層は、少なくとも１つのリン化ガリウム（ＧａＰ）材料を含む、請求項７に記載のデバイス。
- 前記反射層は、前記障壁層と直接的に接触する、請求項７に記載のデバイス。
Applications Claiming Priority (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US15/842,391 US10522708B2 (en) | 2017-12-14 | 2017-12-14 | Method of preventing contamination of LED die |
| US15/842,391 | 2017-12-14 | ||
| EP18154461 | 2018-01-31 | ||
| EP18154461.0 | 2018-01-31 | ||
| PCT/US2018/065404 WO2019118695A1 (en) | 2017-12-14 | 2018-12-13 | Method of preventing contamination of led die |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2021507516A JP2021507516A (ja) | 2021-02-22 |
| JP7308831B2 true JP7308831B2 (ja) | 2023-07-14 |
Family
ID=64901120
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2020532779A Active JP7308831B2 (ja) | 2017-12-14 | 2018-12-13 | Ｌｅｄダイの汚染を防止する方法 |
Country Status (6)
| Country | Link |
|---|---|
| EP (1) | EP3724931B1 (ja) |
| JP (1) | JP7308831B2 (ja) |
| KR (1) | KR102375792B1 (ja) |
| CN (1) | CN111684611B (ja) |
| TW (2) | TWI824147B (ja) |
| WO (1) | WO2019118695A1 (ja) |
Citations (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004336021A (ja) | 2003-05-07 | 2004-11-25 | Samsung Electronics Co Ltd | 薄膜電極、及びその製造方法 |
| JP2008270261A (ja) | 2007-04-16 | 2008-11-06 | Rohm Co Ltd | 半導体発光素子およびその製造方法 |
| JP2008288248A (ja) | 2007-05-15 | 2008-11-27 | Hitachi Cable Ltd | 半導体発光素子 |
| JP2009267418A (ja) | 2008-04-25 | 2009-11-12 | Samsung Electronics Co Ltd | 発光装置、これを含むパッケージとシステム、およびその製造方法 |
| JP2010040654A (ja) | 2008-08-01 | 2010-02-18 | Showa Denko Kk | 半導体発光素子及び半導体発光素子の製造方法、ランプ |
| US20100208763A1 (en) | 2007-05-04 | 2010-08-19 | Karl Engl | Semiconductor Chip and Method for Manufacturing a Semiconductor Chip |
| JP2013225447A (ja) | 2012-04-23 | 2013-10-31 | Mitsui Mining & Smelting Co Ltd | 電極箔及び電子デバイス |
| JP2013232541A (ja) | 2012-04-27 | 2013-11-14 | Toyoda Gosei Co Ltd | 半導体発光素子 |
| JP2014044971A (ja) | 2011-08-31 | 2014-03-13 | Nichia Chem Ind Ltd | 半導体発光素子 |
| US9397269B2 (en) | 2012-06-28 | 2016-07-19 | Seoul Viosys Co., Ltd. | Light emitting diode for surface mount technology, method of manufacturing the same, and method of manufacturing light emitting diode module |
| US9847457B2 (en) | 2013-07-29 | 2017-12-19 | Seoul Viosys Co., Ltd. | Light emitting diode, method of fabricating the same and LED module having the same |
Family Cites Families (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH1187772A (ja) * | 1997-09-01 | 1999-03-30 | Showa Denko Kk | 半導体発光素子用の電極 |
| JPWO2006082687A1 (ja) * | 2005-02-07 | 2008-06-26 | 三菱電線工業株式会社 | ＧａＮ系発光ダイオードおよび発光装置 |
| US8877101B2 (en) * | 2007-05-31 | 2014-11-04 | Nthdegree Technologies Worldwide Inc | Method of manufacturing a light emitting, power generating or other electronic apparatus |
| JP5325506B2 (ja) * | 2008-09-03 | 2013-10-23 | 株式会社東芝 | 半導体発光素子及びその製造方法 |
| US20110014734A1 (en) * | 2009-07-20 | 2011-01-20 | Lu Lien-Shine | Method for fabricating flip chip gallium nitride light emitting diode |
| US8154042B2 (en) | 2010-04-29 | 2012-04-10 | Koninklijke Philips Electronics N V | Light emitting device with trenches and a top contact |
| JPWO2012026068A1 (ja) * | 2010-08-24 | 2013-10-28 | パナソニック株式会社 | 発光素子 |
| TWI422077B (zh) * | 2010-10-08 | 2014-01-01 | Chi Mei Lighting Tech Corp | 發光二極體結構及其製作方法 |
| JP2012169332A (ja) * | 2011-02-10 | 2012-09-06 | Toshiba Corp | 半導体発光装置及びその製造方法 |
| US8686429B2 (en) * | 2011-06-24 | 2014-04-01 | Cree, Inc. | LED structure with enhanced mirror reflectivity |
| JP2013012680A (ja) * | 2011-06-30 | 2013-01-17 | Renesas Electronics Corp | 半導体発光素子および半導体発光素子の製造方法 |
| US9583353B2 (en) | 2012-06-28 | 2017-02-28 | Yale University | Lateral electrochemical etching of III-nitride materials for microfabrication |
| KR102027301B1 (ko) * | 2012-12-14 | 2019-10-01 | 서울바이오시스 주식회사 | 광추출 효율이 향상된 발광다이오드 |
| WO2015008184A1 (en) * | 2013-07-18 | 2015-01-22 | Koninklijke Philips N.V. | Highly reflective flip chip led die |
| KR102224061B1 (ko) * | 2014-04-15 | 2021-03-09 | 엘지이노텍 주식회사 | 발광소자 |
| KR102323686B1 (ko) * | 2014-10-21 | 2021-11-11 | 서울바이오시스 주식회사 | 발광 소자 및 그 제조 방법 |
| US10658546B2 (en) * | 2015-01-21 | 2020-05-19 | Cree, Inc. | High efficiency LEDs and methods of manufacturing |
| KR102443694B1 (ko) * | 2016-03-11 | 2022-09-15 | 삼성전자주식회사 | 전류 확산 특성 및 광 추출 효율을 향상시킬 수 있는 발광 소자 |
-
2018
- 2018-12-13 KR KR1020207020163A patent/KR102375792B1/ko active IP Right Grant
- 2018-12-13 JP JP2020532779A patent/JP7308831B2/ja active Active
- 2018-12-13 EP EP18826905.4A patent/EP3724931B1/en active Active
- 2018-12-13 CN CN201880089499.4A patent/CN111684611B/zh active Active
- 2018-12-13 WO PCT/US2018/065404 patent/WO2019118695A1/en unknown
- 2018-12-14 TW TW109116050A patent/TWI824147B/zh active
- 2018-12-14 TW TW107145195A patent/TWI696299B/zh active
Patent Citations (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004336021A (ja) | 2003-05-07 | 2004-11-25 | Samsung Electronics Co Ltd | 薄膜電極、及びその製造方法 |
| JP2008270261A (ja) | 2007-04-16 | 2008-11-06 | Rohm Co Ltd | 半導体発光素子およびその製造方法 |
| US20100208763A1 (en) | 2007-05-04 | 2010-08-19 | Karl Engl | Semiconductor Chip and Method for Manufacturing a Semiconductor Chip |
| JP2008288248A (ja) | 2007-05-15 | 2008-11-27 | Hitachi Cable Ltd | 半導体発光素子 |
| JP2009267418A (ja) | 2008-04-25 | 2009-11-12 | Samsung Electronics Co Ltd | 発光装置、これを含むパッケージとシステム、およびその製造方法 |
| JP2010040654A (ja) | 2008-08-01 | 2010-02-18 | Showa Denko Kk | 半導体発光素子及び半導体発光素子の製造方法、ランプ |
| JP2014044971A (ja) | 2011-08-31 | 2014-03-13 | Nichia Chem Ind Ltd | 半導体発光素子 |
| JP2013225447A (ja) | 2012-04-23 | 2013-10-31 | Mitsui Mining & Smelting Co Ltd | 電極箔及び電子デバイス |
| JP2013232541A (ja) | 2012-04-27 | 2013-11-14 | Toyoda Gosei Co Ltd | 半導体発光素子 |
| US9397269B2 (en) | 2012-06-28 | 2016-07-19 | Seoul Viosys Co., Ltd. | Light emitting diode for surface mount technology, method of manufacturing the same, and method of manufacturing light emitting diode module |
| US9847457B2 (en) | 2013-07-29 | 2017-12-19 | Seoul Viosys Co., Ltd. | Light emitting diode, method of fabricating the same and LED module having the same |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2021507516A (ja) | 2021-02-22 |
| EP3724931B1 (en) | 2023-02-15 |
| CN111684611B (zh) | 2024-02-06 |
| TW202040837A (zh) | 2020-11-01 |
| WO2019118695A1 (en) | 2019-06-20 |
| CN111684611A (zh) | 2020-09-18 |
| TW201937752A (zh) | 2019-09-16 |
| TWI824147B (zh) | 2023-12-01 |
| TWI696299B (zh) | 2020-06-11 |
| EP3724931A1 (en) | 2020-10-21 |
| KR102375792B1 (ko) | 2022-03-17 |
| KR20200090919A (ko) | 2020-07-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100714589B1 (ko) | 수직구조 발광 다이오드의 제조 방법 | |
| US10629776B2 (en) | Light emitting device and production method thereof | |
| US6893889B2 (en) | Method for manufacturing gallium nitride-based semiconductor light emitting device | |
| TWI334170B (en) | Methods of die sawing and structures formed thereby | |
| TWI422077B (zh) | 發光二極體結構及其製作方法 | |
| JP2009510765A (ja) | 発光用の半導体デバイスの製造 | |
| EP2037507A1 (en) | Semiconductor light emitting element and method for fabricating the same | |
| TW201445768A (zh) | 半導體裝置之製造方法 | |
| US9159871B2 (en) | Light-emitting device having a reflective structure and a metal mesa and the manufacturing method thereof | |
| KR100691186B1 (ko) | 수직구조 발광 다이오드의 제조 방법 | |
| US11127876B2 (en) | Method of preventing contamination of LED die | |
| JP7308831B2 (ja) | Ｌｅｄダイの汚染を防止する方法 | |
| JP5361569B2 (ja) | 半導体発光素子及びその製造方法 | |
| TW202304004A (zh) | 在半導體發光裝置與成長基板之間的轉角上的隔離層移除方法 | |
| US8507367B2 (en) | Separation of semiconductor devices | |
| JP6844630B2 (ja) | 発光素子の製造方法 | |
| TW202013766A (zh) | 半導體元件以及其相關之製造方法 | |
| US10741717B1 (en) | Self-alignment process for micro light emitting diode using back-side exposure | |
| JP3797893B2 (ja) | 半導体素子の電極構造およびそれを用いて作製された半導体レーザ素子 | |
| JPH04253336A (ja) | 半導体装置の製造方法 | |
| JPS60147138A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20200817 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20211210 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20221122 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20221206 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20230303 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20230606 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20230704 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 7308831 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |