JP7306248B2

JP7306248B2 - 半導体モジュール

Info

Publication number: JP7306248B2
Application number: JP2019222392A
Authority: JP
Inventors: 明高添野
Original assignee: Denso Corp
Current assignee: Denso Corp
Priority date: 2019-12-09
Filing date: 2019-12-09
Publication date: 2023-07-11
Anticipated expiration: 2039-12-09
Also published as: JP2021093425A

Description

本明細書が開示する技術は、半導体モジュールに関する。

特許文献１には、半導体基板と、半導体基板の一方の主面上に設けられている一対の表面電極と、一対の表面電極の間に設けられているポリイミド膜と、ポリイミド膜を跨いて一対の表面電極を覆うように設けられている金属ブロックと、を備えた半導体モジュールが開示されている。ポリイミド膜は、一対の表面電極の間に配設されているゲートライナーを被覆するために設けられている。一対の表面電極と金属ブロックは、はんだを介して接合されている。

特開２００７－４８８８９号公報

ポリイミドは有機物であり、はんだに対する濡れ性が低い。このため、本発明者らの検討によると、このような半導体モジュールでは、ゲートライナーを被覆するポリイミド膜上にはんだの空洞が形成されることが分かってきた。これにより、半導体モジュールを樹脂で封止したときに、はんだの空洞に樹脂が侵入することが分かってきた。

本発明者らは、はんだの空洞に樹脂が侵入すると、樹脂とはんだの線膨張係数差に起因して熱ストレスが増加することを見出した。本明細書は、はんだの空洞に樹脂が侵入するのを抑制する技術を提供する。

本明細書が開示する半導体モジュールは、半導体基板と、前記半導体基板の一方の主面上に設けられている一対の表面電極と、前記一対の表面電極の間に設けられており、前記一対の表面電極の間に配設されているゲートライナーを被覆するポリイミド膜と、前記ポリイミド膜を跨いて前記一対の表面電極を覆うように設けられており、はんだを介して前記一対の表面電極に接合されている金属ブロックと、を備えることができる。前記一対の表面電極の対向方向における前記ポリイミド膜の表面の幅が、前記ポリイミド膜の前記表面と前記金属ブロックの間の距離よりも小さい。

上記半導体モジュールによると、ポリイミド膜上に形成されるはんだの空洞の断面積が小さく、あるいは、空洞ができなくなる。このため、上記半導体モジュールでは、はんだの空洞に樹脂が侵入することが抑制される。これにより、半導体モジュールでは、熱ストレスの増加が抑えられ、高い信頼性が得られる。

本実施形態の半導体装置の平面図を模式的に示す。本実施形態の半導体モジュールの平面図を模式的に示す。本実施形態の半導体モジュールの断面図であり、図２のIII-III線に対応した断面図を示す。本実施形態の半導体モジュールの断面図であり、図２のIV-IV線に対応した断面図を示す。本実施形態の半導体モジュールのゲートライナー近傍の要部拡大断面図を模式的に示す。本実施形態の変形例の半導体モジュールの平面図を模式的に示す。本実施形態の変形例の半導体モジュールの断面図であり、図６のVII-VII線に対応した断面図を示す。本実施形態の変形例の半導体モジュールの断面図であり、図６のVIII-VIII線に対応した断面図を示す。

図１に、本実施形態に係る半導体装置１の平面図を模式的に示す。半導体装置１は、各種の拡散領域及び／又はエピタキシャル層が形成された半導体基板１０を備えている。半導体基板１０には、各種の拡散領域及び／又はエピタキシャル層によって、例えばＭＯＳＦＥＴ、ＩＧＢＴ又は逆導通ＩＧＢＴと称される種類のパワーデバイス構造が構成されている。半導体基板１０の表面上には、一対の表面電極１２とゲートパッド１４とポリイミド膜１６が設けられている。

一対の表面電極１２の各々は、平面視したときに（半導体基板１０の主面に直交する方向（ｚ方向）から見たときに）、矩形状の形態を有している。表面電極１２の長辺がｙ方向に平行であり、短辺がｘ方向に平行である。一対の表面電極１２は、ｘ方向に対向するように配置されている。表面電極１２は、一例ではあるが、アルミニウムシリコンのＡｌＳｉ層とニッケルのＮｉ層が積層して構成されている。

ゲートパッド１４は、後述するように、半導体基板１０上に配設されているゲートライナーが接続されるパッドである。ゲートパッド１４の半導体基板１０上の位置は特に限定されるものではない。また、図示省略しているが、半導体基板１０上にはゲートパッド１４以外にも複数のパッドが設けられている。

ポリイミド膜１６は、一対の表面電極１２とゲートパッド１４が露出するように半導体基板１０の表面上を被覆している。本明細書では、一対の表面電極１２の間に設けられているポリイミド膜１６を特にライナー用ポリイミド膜１６ａという。

図２に、半導体モジュール１００の平面図を模式的に示す。なお、図２では、一対の表面電極１２の位置を破線で示す。半導体モジュール１００は、図１に示す半導体装置１の一対の表面電極１２にはんだ２４を介して金属ブロック２６を接合することで構成されている。金属ブロック２６は、ライナー用ポリイミド膜１６ａ（図１参照）を跨いで一対の表面電極１２を覆うように設けられている。金属ブロック２６の材料は、一例ではあるが銅（Ｃｕ）である。

図２のIII-III線に対応した断面図を図３に示し、図２のIV-IV線に対応した断面図を図４に示す。なお、半導体基板１０の表面上には、層間絶縁膜等の構造も設けられているが、図示明瞭化を目的として省略して示されていることに留意されたい。

図３及び図４に示されるように、一対の表面電極１２の間をｙ方向に沿ってゲートライナー１８が配設されている。ゲートライナー１８は、ライナー用ポリイミド膜１６ａによって被覆されている。ゲートライナー１８の材料は、一例ではあるが、ポリシリコンである。

ライナー用ポリイミド膜１６ａの表面上には、はんだ２４の空洞２４ａが形成されている。ポリイミドは有機物であり、はんだ２４に対する濡れ性が低い。このため、はんだ２４を塗布して金属ブロック２６を接合するときに、ライナー用ポリイミド膜１６ａの表面上にははんだ２４が濡れず、アーチ状の空洞２４ａが形成される。

図５に、ゲートライナー１８近傍の拡大要部断面図を示す。半導体モジュール１００では、ライナー用ポリイミド膜１６ａの表面の幅Ｗ１が、ライナー用ポリイミド膜１６ａの表面と金属ブロック２６の間の距離Ｄ１よりも小さくなるように構成されている。ここで、ライナー用ポリイミド膜１６ａの表面の幅Ｗ１は、一対の表面電極１２の対向方向（ｘ方向）における幅である。半導体モジュール１００では、Ｗ１＜Ｄ１の関係が成立している。このような関係が成立していると、はんだ２４の空洞２４ａの断面積が極めて小さく形成される。

背景技術でも説明したように、はんだ２４の空洞２４ａの断面積が大きいと、半導体モジュール１００を樹脂で封止したときに、はんだ２４の空洞２４ａに樹脂が侵入し、これにより、樹脂とはんだ２４の線膨張係数差に起因して熱ストレスが増加してしまう。なお、従来の半導体モジュールでは、Ｗ１＞Ｄ１の関係であった。これは、他の導体に対するゲートライナー１８の絶縁性を余裕を持って確保するために、ライナー用ポリイミド膜１６ａの幅Ｗ１を大きく設定していたからである。このため、はんだ２４の空洞２４ａの断面積が大きくなり、上記問題が発生していた。一方、本実施形態の半導体モジュール１００では、Ｗ１＜Ｄ１の関係によってはんだ２４の空洞２４ａの断面積が極めて小さく構成されていることから、はんだ２４の空洞２４ａに樹脂が侵入することが抑制される。これにより、半導体モジュール１００では、熱ストレスの増加が抑えられ、高い信頼性が得られる。

図６～８に、変形例の半導体モジュール１０１を示す。なお、図２～４に示す半導体モジュール１００と共通する構成要素については共通の符号を付し、その説明を省略する。

半導体モジュール１０１では、ライナー用ポリイミド膜１６ａの表面上に、はんだ２４の空洞が形成されていない。図５を用いて説明したように、ライナー用ポリイミド膜１６ａの表面の幅Ｗ１が、ライナー用ポリイミド膜１６ａの表面と金属ブロック２６の間の距離Ｄ１よりも小さくなるように構成されていると、はんだ２４のライナー用ポリイミド膜１６ａに対する表面張力がはんだ２４のアーチ形状の空洞を維持できなくなり、ライナー用ポリイミド膜１６ａの表面上にもはんだ２４が濡れる。なお、このような現象は必ずしも生じるものではないが、Ｗ１＜Ｄ１の関係が成立していると、このような現象の発生する確率が上昇する。はんだ２４の空洞が形成されていないので、樹脂の侵入を防止できる。これにより、半導体モジュール１０１は、熱ストレスの増加が顕著に抑えられ、より高い信頼性が得られる。

以上、本発明の具体例を詳細に説明したが、これらは例示に過ぎず、請求の範囲を限定するものではない。請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成するものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。

１：半導体装置
１０：半導体基板
１２：表面電極
１４：ゲートパッド
１６：ポリイミド膜
１６ａ：ライナー用ポリイミド膜
１８：ゲートライナー
２４：はんだ
２４ａ：空洞
２６：金属ブロック
１００：半導体モジュール

Claims

半導体基板と、
前記半導体基板の一方の主面上に設けられている一対の表面電極と、
前記一対の表面電極の間に設けられており、前記一対の表面電極の間に配設されているゲートライナーを被覆するポリイミド膜と、
前記ポリイミド膜を跨いて前記一対の表面電極を覆うように設けられており、はんだを介して前記一対の表面電極に接合されている金属ブロックと、を備えており、
前記一対の表面電極の対向方向における前記ポリイミド膜の表面の幅が、前記ポリイミド膜の前記表面と前記金属ブロックの間の距離よりも小さい、半導体モジュール。