JP2021128962A - 半導体モジュール - Google Patents
半導体モジュール Download PDFInfo
- Publication number
- JP2021128962A JP2021128962A JP2020020927A JP2020020927A JP2021128962A JP 2021128962 A JP2021128962 A JP 2021128962A JP 2020020927 A JP2020020927 A JP 2020020927A JP 2020020927 A JP2020020927 A JP 2020020927A JP 2021128962 A JP2021128962 A JP 2021128962A
- Authority
- JP
- Japan
- Prior art keywords
- pair
- insulating protective
- protective film
- surface electrodes
- metal film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Wire Bonding (AREA)
Abstract
【課題】はんだの空洞に樹脂が侵入するのを抑制する技術を提供する。【解決手段】半導体モジュールは、半導体基板と、前記半導体基板の一方の主面上に設けられている一対の表面電極と、前記一対の表面電極の間に設けられており、前記一対の表面電極の間に配設されているゲートライナーを被覆する絶縁保護膜と、前記絶縁保護膜上の一部に設けられているセンスダイオードと、前記一対の表面電極の各々に接するとともに、前記絶縁保護膜の一部を跨いで設けられているメタル膜と、前記絶縁保護膜を跨いて前記一対の表面電極を覆うように設けられており、はんだを介して前記メタル膜に接合されている金属ブロックと、を備えており、平面視したときに、前記メタル膜のうちの前記絶縁保護膜の一部を跨ぐ部分は、前記センスダイオードから200μm以上離れた位置から前記一対の表面電極の周縁まで延びている。【選択図】図5
Description
本明細書が開示する技術は、半導体モジュールに関する。
特許文献1には、半導体基板と、半導体基板の一方の主面上に設けられている一対の表面電極と、一対の表面電極の間に設けられている絶縁保護膜と、絶縁保護膜を跨いて一対の表面電極を覆うように設けられている金属ブロックと、を備えた半導体モジュールが開示されている。絶縁保護膜は、一対の表面電極の間に配設されているゲートライナーを被覆して絶縁保護するために設けられている。一対の表面電極と金属ブロックは、はんだを介して接合されている。
絶縁保護膜はポリイミド等の有機物で構成されており、はんだに対する濡れ性が低い。このため、本発明者らの検討によると、このような半導体モジュールでは、ゲートライナーを被覆する絶縁保護膜上にはんだの空洞が形成されることが分かってきた。この結果、半導体モジュールを樹脂で封止したときに、はんだの空洞に封止用の樹脂が侵入することが分かってきた。
樹脂は放熱性が悪い。このため、はんだの空洞に樹脂が侵入すると、その部分の熱ストレスが増加してしまう。本明細書は、はんだの空洞に樹脂が侵入するのを抑制する技術を提供する。
本明細書が開示する半導体モジュールは、半導体基板と、前記半導体基板の一方の主面上に設けられている一対の表面電極と、前記一対の表面電極の間に設けられており、前記一対の表面電極の間に配設されているゲートライナーを被覆する絶縁保護膜と、前記絶縁保護膜上の一部に設けられているセンスダイオードと、前記一対の表面電極の各々に接するとともに、前記絶縁保護膜の一部を跨いで設けられているメタル膜と、前記絶縁保護膜を跨いて前記一対の表面電極を覆うように設けられており、はんだを介して前記メタル膜に接合されている金属ブロックと、を備えることができる。平面視したときに、前記メタル膜のうちの前記絶縁保護膜の一部を跨ぐ部分は、前記センスダイオードから200μm以上離れた位置から前記一対の表面電極の周縁まで延びている。
上記半導体モジュールによると、前記メタル膜が前記絶縁保護膜上に設けられているので、前記絶縁保護膜上にもはんだが濡れる。このため、前記絶縁保護膜上にはんだの空洞が形成されるのが抑制され、はんだの空洞に樹脂が侵入することが抑制される。さらに、上記半導体モジュールでは、平面視したときに、前記メタル膜のうちの前記絶縁保護膜の一部を跨ぐ部分は、前記センスダイオードから200μm以上離れた位置から前記一対の表面電極の周縁まで延びている。例えば、前記センスダイオードが設けられている部分にも前記メタル膜が設けられていると、前記センスダイオードの構造に起因する平坦性の悪さから前記メタル膜が剥がれるといった不具合が生じ、信頼性が低下する虞がある。上記半導体モジュールでは、前記メタル膜が前記センスダイオードから十分に離れて設けられているので、そのような事態の発生が抑えられている。
図1に、本実施形態に係る半導体装置1の平面図を模式的に示す。半導体装置1は、各種の拡散領域及び/又はエピタキシャル層が形成された半導体基板10を備えている。半導体基板10には、各種の拡散領域及び/又はエピタキシャル層によって、例えばMOSFET、IGBT又は逆導通IGBTと称される種類のパワーデバイス構造が構成されている。半導体基板10の表面上には、一対の表面電極12とゲートパッド14と絶縁保護膜16が設けられている。なお、表面電極12は、さらに分割されていてもよい。
一対の表面電極12の各々は、平面視したときに(半導体基板10の主面に直交する方向(z方向)から見たときに)、概ね矩形状の形態を有している。表面電極12の長辺がy方向に平行であり、短辺がx方向に平行である。一対の表面電極12は、x方向に対向するように配置されている。表面電極12は、一例ではあるが、アルミニウムシリコンのAlSi層である。
ゲートパッド14は、後述するように、半導体基板10上に配設されているゲートライナーが接続されるパッドである。ゲートパッド14が配置される半導体基板10上の位置は特に限定されるものではない。また、図示省略しているが、半導体基板10上にはゲートパッド14以外にも複数のパッドが設けられている。
絶縁保護膜16は、一対の表面電極12とゲートパッド14が露出するように半導体基板10の表面上を被覆している。絶縁保護膜16は、一例ではあるが、ポリイミド膜である。本明細書では、一対の表面電極12の間に設けられている絶縁保護膜16を特にライナー用絶縁保護膜16aという。
ライナー用絶縁保護膜16aの表面上の一部にセンスダイオード17が設けられている。センスダイオード17は、ライナー用絶縁保護膜16aの長手方向(この例ではy方向)の中央近傍に配置されている。換言すると、センスダイオード17は、一対の表面電極12を1つの電極板と見なしたときに、その電極板の周縁から離れた位置に配置されている。センスダイオード17は、ポリシリコン膜にp型領域とn型領域を形成することで構成されたpnダイオードである。センスダイオード17のポリシリコン膜は、絶縁膜で被覆されており、その絶縁膜に形成された一対のコンタクトホールの各々からp型配線(図示省略)とn型配線(図示省略)が引き出されている。p型配線とn型配線の各々は、ライナー用絶縁保護膜16aに沿って配設され、対応するセンスダイオード用パッド(図示省略)に接続されている。
図2に、メタル膜22が成膜された状態の半導体装置1の平面図を模式的に示す。なお、図2では、一対の表面電極12及びセンスダイオード17の位置を破線で示す。メタル膜22は、後述するはんだと合金化することにより、表面電極12とはんだを強固に接合させるための膜である。メタル膜22は、一例ではあるが、ニッケル膜である。
図2に示されるように、メタル膜22は、一対の表面電極12の各々の表面全体を被覆するように、一対の表面電極12の各々の表面に接している。メタル膜22はさらに、ライナー用絶縁保護膜16aの一部を跨ぐように一方の表面電極12と他方の表面電極12の間を延びており、ライナー用絶縁保護膜16aの表面上にも配置されている。本明細書では、ライナー用絶縁保護膜16aの表面上に設けられているメタル膜22を特に架橋メタル膜22aという。架橋メタル膜22aは、センスダイオード17が設けられている部分には成膜されていない。架橋メタル膜22aは、ライナー用絶縁保護膜16aの長手方向(この例ではy方向)に沿ってセンスダイオード17から長さL1離れた位置から一対の表面電極12の周縁まで延びている。また、ライナー用絶縁保護膜16aの長手方向において、一対の表面電極12の周縁から測定した架橋メタル膜22aの長さがL2である。長さL1,L2はいずれも、200μm以上である。
図3に、半導体モジュール100の平面図を模式的に示す。なお、図3では、一対の表面電極12及びセンスダイオード17の位置を破線で示す。半導体モジュール100は、図2に示す半導体装置1のメタル膜22にはんだ24を介して金属ブロック26を接合することで構成されている。金属ブロック26は、ライナー用絶縁保護膜16a(図1参照)を跨いで一対の表面電極12を覆うように設けられている。金属ブロック26の材料は、一例ではあるが銅(Cu)である。
図3のIV-IV線に対応した断面図を図4に示し、図3のV-V線に対応した断面図を図5に示し、図3のVI-VI線に対応した断面図を図6に示す。なお、半導体基板10の表面上には、層間絶縁膜等の構造も設けられているが、図示明瞭化を目的として省略して示されていることに留意されたい。
図4,5,6に示されるように、一対の表面電極12の間をy方向に沿ってゲートライナー18が配設されている。ゲートライナー18は、ライナー用絶縁保護膜16aによって被覆されている。ゲートライナー18の材料は、一例ではあるが、ポリシリコンである。
図4に示されるように、一対の表面電極12の表面上にメタル膜22が設けられている。さらに、図5及び図6に示されるように、ライナー用絶縁保護膜16aの表面上の一部にも、架橋メタル膜22aが設けられている。メタル膜22及び架橋メタル膜22aがはんだ24と合金化することにより、一対の表面電極12とはんだを強固に接合している。これにより、一対の表面電極12と金属ブロック26が接合されている。
ここで、図7に、比較例の半導体モジュール101を示す。この比較例の半導体モジュール101は、架橋メタル膜22aが成膜されていない例である。なお、図7は、半導体モジュール101の図5に対応する断面である。また、半導体モジュール100と共通する構成要素には共通の符号を付す。図7に示されるように、半導体モジュール101では、ライナー用絶縁保護膜16aの上方にはんだ24の空洞24aが形成されている。ライナー用絶縁保護膜16aは有機物であるポリイミド膜であることから、はんだ24に対する濡れ性が低い。このため、半導体モジュール101では、架橋メタル膜22aが成膜されていないことから、ライナー用絶縁保護膜16aの上方にはんだ24の空洞24aが形成されてしまう。このような空洞24aが形成されると、半導体モジュール101を樹脂で封止したときに、空洞24aに封止用の樹脂が侵入する。樹脂は放熱性が悪いので、空洞24aに樹脂が侵入すると、その部分の熱ストレスが増加してしまう。特に、表面電極12とメタル膜22とライナー用絶縁保護膜16aの3重点において、熱応力が増大してしまう。
一方、本実施形態の半導体モジュール100は、上記したように、ライナー用絶縁保護膜16aの表面上の一部に架橋メタル膜22aが設けられているので、ライナー用絶縁保護膜16aの上方にもはんだ24が存在しており、はんだ24の空洞が形成されていない。このように、半導体モジュール100では、ライナー用絶縁保護膜16aの上方にはんだ24の空洞が形成されるのが抑制されるので、樹脂の侵入が防止できる。これにより、半導体モジュール100では、熱ストレスの増加が抑えられ、高い信頼性が得られる。
さらに、図2及び図6に示されるように、ライナー用絶縁保護膜16aの長手方向(この例ではy方向)において、センスダイオード17と架橋メタル膜22aの間の長さL1が200μm以上である。例えば、センスダイオード17が設けられている部分にも架橋メタル膜22aが設けられていると、センスダイオード17の構造に起因する平坦性の悪さから架橋メタル膜22aが剥がれるといった不具合が生じ、信頼性が低下する虞がある。半導体モジュール100では、架橋メタル膜22aがセンスダイオード17から十分に離れて設けられているので、そのような事態の発生が抑えられている。
さらに、図2及び図6に示されるように、ライナー用絶縁保護膜16aの長手方向(この例ではy方向)において、一対の表面電極12の周縁から測定した架橋メタル膜22aの長さL2が200μm以上である。架橋メタル膜22aの長さL2が200μm以上確保されていると、はんだ24に空洞が形成されることを良好に抑えることができる。このため、半導体モジュール100では、樹脂の侵入を防止することができ、熱ストレスの増加が抑えられ、高い信頼性が得られる。
以上、本発明の具体例を詳細に説明したが、これらは例示に過ぎず、請求の範囲を限定するものではない。請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成するものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
1 :半導体装置
10 :半導体基板
12 :表面電極
14 :ゲートパッド
16 :絶縁保護膜
16a :ライナー用ポリイミド膜
18 :ゲートライナー
22 :メタル膜
22a :架橋メタル膜
24 :はんだ
26 :金属ブロック
100 :半導体モジュール
10 :半導体基板
12 :表面電極
14 :ゲートパッド
16 :絶縁保護膜
16a :ライナー用ポリイミド膜
18 :ゲートライナー
22 :メタル膜
22a :架橋メタル膜
24 :はんだ
26 :金属ブロック
100 :半導体モジュール
Claims (1)
- 半導体基板と、
前記半導体基板の一方の主面上に設けられている一対の表面電極と、
前記一対の表面電極の間に設けられており、前記一対の表面電極の間に配設されているゲートライナーを被覆する絶縁保護膜と、
前記絶縁保護膜上の一部に設けられているセンスダイオードと、
前記一対の表面電極の各々に接するとともに、前記絶縁保護膜の一部を跨いで設けられているメタル膜と、
前記絶縁保護膜を跨いて前記一対の表面電極を覆うように設けられており、はんだを介して前記メタル膜に接合されている金属ブロックと、を備えており、
平面視したときに、前記メタル膜のうちの前記絶縁保護膜の一部を跨ぐ部分は、前記センスダイオードから200μm以上離れた位置から前記一対の表面電極の周縁まで延びている、半導体モジュール。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2020020927A JP2021128962A (ja) | 2020-02-10 | 2020-02-10 | 半導体モジュール |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2020020927A JP2021128962A (ja) | 2020-02-10 | 2020-02-10 | 半導体モジュール |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2021128962A true JP2021128962A (ja) | 2021-09-02 |
Family
ID=77488934
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2020020927A Pending JP2021128962A (ja) | 2020-02-10 | 2020-02-10 | 半導体モジュール |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2021128962A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2023120353A1 (ja) * | 2021-12-21 | 2023-06-29 | ローム株式会社 | 半導体装置 |
DE112022003039T5 (de) | 2021-08-05 | 2024-04-04 | Sumitomo Electric Industries, Ltd. | Optikmodul und optikverbindungskabel |
-
2020
- 2020-02-10 JP JP2020020927A patent/JP2021128962A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE112022003039T5 (de) | 2021-08-05 | 2024-04-04 | Sumitomo Electric Industries, Ltd. | Optikmodul und optikverbindungskabel |
WO2023120353A1 (ja) * | 2021-12-21 | 2023-06-29 | ローム株式会社 | 半導体装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7271477B2 (en) | Power semiconductor device package | |
US11362012B2 (en) | Semiconductor device | |
JP4984485B2 (ja) | 半導体装置 | |
US9362192B2 (en) | Semiconductor device comprising heat dissipating connector | |
JP6239214B1 (ja) | 電力用半導体装置およびその製造方法 | |
US20050077599A1 (en) | Package type semiconductor device | |
JP7014298B2 (ja) | 半導体装置 | |
JP2019016738A (ja) | 半導体装置 | |
WO2020110170A1 (ja) | 半導体パッケージ、その製造方法、及び、半導体装置 | |
JP2021128962A (ja) | 半導体モジュール | |
JP2011222738A (ja) | 半導体装置の製造方法 | |
JP7099115B2 (ja) | 半導体装置 | |
JP7163583B2 (ja) | 半導体装置 | |
JP6860334B2 (ja) | 半導体装置 | |
JP7306248B2 (ja) | 半導体モジュール | |
JP2011077187A (ja) | 半導体装置 | |
WO2021235020A1 (ja) | パワー半導体素子 | |
JP7343427B2 (ja) | 半導体装置 | |
JP7495225B2 (ja) | 半導体装置 | |
JP7172846B2 (ja) | 半導体装置 | |
JP7070501B2 (ja) | 半導体モジュール | |
JP2013038277A (ja) | 半導体装置およびその製造方法 | |
US11749731B2 (en) | Semiconductor device | |
JP7306294B2 (ja) | 半導体モジュール | |
WO2022255053A1 (ja) | 半導体装置 |