JP7300885B2 - リニアレギュレータ及び半導体集積回路 - Google Patents
リニアレギュレータ及び半導体集積回路 Download PDFInfo
- Publication number
- JP7300885B2 JP7300885B2 JP2019086510A JP2019086510A JP7300885B2 JP 7300885 B2 JP7300885 B2 JP 7300885B2 JP 2019086510 A JP2019086510 A JP 2019086510A JP 2019086510 A JP2019086510 A JP 2019086510A JP 7300885 B2 JP7300885 B2 JP 7300885B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- voltage
- diode
- side protection
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
- G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
- G05F1/575—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices characterised by the feedback circuit
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
- G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
- G05F1/565—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor
- G05F1/569—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor for protection
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Continuous-Control Power Sources That Use Transistors (AREA)
- Semiconductor Integrated Circuits (AREA)
- Emergency Protection Circuit Devices (AREA)
Description
本発明の第1実施形態を説明する。図1は、本発明の第1実施形態に係る電源装置であるリニアレギュレータの概略構成図である。本実施形態に係るリニアレギュレータは、リニアレギュレータを構成するための半導体集積回路から成る電源IC10と、電源IC10に対して外付け接続される外付けダイオードDDと、を備える。リニアレギュレータの入力側に電圧源VSが接続され、リニアレギュレータの出力側に負荷LDが接続される。本実施形態に係るリニアレギュレータは、LDO(Low Drop Out)レギュレータに分類される電源装置であって良いし、LDOレギュレータに分類されない電源装置であっても良い。
実施例EX1_1を説明する。図3に、実施例EX1_1に係る電源IC10である電源IC10aの内部構成を示す。電源IC10aは、出力トランジスタ11と、並列ダイオード12と、制御回路13と、分圧抵抗R1及びR2から成る分圧回路と、を備える。
実施例EX1_2を説明する。図1の電源IC10において、ESD(Electrostatic Discharge)保護用素子が設けられていて良い。図6は、実施例EX1_2に係る電源IC10である電源IC10bの内部構成図である。図6の電源IC10bは、実施例EX1_1に係る電源IC10a(図3参照)に対して出力側保護ダイオード部20及び入力側保護ダイオード部30を追加したものであり、この追加を除き、図6の電源IC10bと図3の電源IC10aは互いに同じ構成を有する。尚、図6の電源IC10bにおいて、ダイオード部20及び30の内、任意の一方のダイオード部が削除されていても良いが、以下では、ダイオード部20及び30の双方が設けられていることを想定する。
実施例EX1_3を説明する。出力トランジスタ11としてNチャネル型のMOSFETを用いるようにしても良い。この場合には、出力トランジスタ11としてのNチャネル型のMOSFETのソース、ドレインが、夫々、出力端子TM2、入力端子TM1に接続される。この場合にあっても、出力端子TM2から入力端子TM1に向かう方向を順方向とする寄生ダイオード12が形成されることに変わりは無い。
実施例EX1_4を説明する。ダイオード12は、出力トランジスタ11に並列に形成され、出力端子TM2から入力端子TM1に向かう方向を順方向とする並列ダイオードとして機能する。上述の説明では、並列ダイオードとしてのダイオード12が出力トランジスタ11の寄生ダイオードであることを想定しているが、並列ダイオードとしてのダイオード12は、出力トランジスタ11の寄生ダイオードではなく、出力トランジスタ11とは別に設けられたダイオードであっても良い。この場合には、出力トランジスタ11をバイポーラトランジスタ等にて構成することも可能である。
本発明の第2実施形態を説明する。第2実施形態は第1実施形態を基礎とする実施形態であり、第2実施形態において特に述べない事項に関しては、矛盾の無い限り、第1実施形態の記載が第2実施形態にも適用される。第2実施形態の記載を解釈するにあたり、第1及び第2実施形態間で矛盾する事項については第2実施形態の記載が優先されて良い。
実施例EX2_1を説明する。第1実施形態に示したリニアレギュレータを任意の装置に搭載することができる。図11に、第1実施形態に示したリニアレギュレータが搭載された自動車である車両210の概略構成を示す。車両210において、入力電圧Vinは、車両210に設けられたバッテリである電圧源VSから電源IC10の入力端子TM1に供給される。電源IC10として、図3の電源IC10a又は図6の電源IC10bが用いられる。電源IC10の出力端子TM2とグランドとの間に外付けダイオードDDが設けられる点については、上述した通りである。電源IC10の出力端子TM2からの出力電圧Voutが、車両210に搭載された負荷LDに供給される。
実施例EX2_2を説明する。第1実施形態にて示された技術をスイッチICに対して適用することもできる。スイッチICは、入力端子及び出力端子間の状態を導通状態又は非導通状態に切り替えるための半導体集積回路であり、スイッチICにおいては出力トランジスタ11がスイッチング素子として用いられる。
11 出力トランジスタ
12 寄生ダイオード(並列ダイオード)
13 制御回路
20 出力側保護ダイオード部
30 入力側保護ダイオード部
DD 外付けダイオード
Vin 入力電圧
Vout 出力電圧
Vfb フィードバック電圧
Claims (10)
- 半導体集積回路、及び、前記半導体集積回路に対して外付け接続される外付けダイオードを備え、グランド電位を基準に入力電圧から出力電圧を生成するリニアレギュレータであって、
前記半導体集積回路は、
前記入力電圧が加わる入力端子と、
前記出力電圧が加わる出力端子と、
前記入力端子及び前記出力端子間に配置された出力トランジスタと、
前記出力トランジスタに並列に形成され、前記出力端子から前記入力端子へ向かう方向を順方向とする並列ダイオードと、
前記出力電圧に応じたフィードバック電圧に基づいて前記出力トランジスタを制御する制御回路と、を備え、
前記外付けダイオードのアノードは前記グランド電位を有するグランドに接続され、前記外付けダイオードのカソードは前記出力端子に接続され、
前記半導体集積回路の内部において前記入力端子及び前記グランド間に入力側保護ダイオード部が設けられ、
前記入力側保護ダイオード部は、前記グランドから前記入力端子に向かう方向を順方向とする1以上の入力側保護ダイオードから成り、
前記入力側保護ダイオード部の順方向電圧は、前記外付けダイオードの順方向電圧と前記並列ダイオードの順方向電圧との和の電圧よりも大きい
、リニアレギュレータ。 - 前記半導体集積回路の内部において前記出力端子及び前記グランド間に出力側保護ダイオード部が設けられ、
前記出力側保護ダイオード部は、前記グランドから前記出力端子に向かう方向を順方向とする1以上の出力側保護ダイオードから成り、
前記出力側保護ダイオード部の順方向電圧は、前記外付けダイオードの順方向電圧よりも大きい
、請求項1に記載のリニアレギュレータ。 - 前記半導体集積回路の内部において前記出力端子及び前記グランド間に出力側保護ダイオード部が設けられ、
前記出力側保護ダイオード部は、第1及び第2出力側保護ダイオードを含み、
前記第1、第2出力側保護ダイオードのカソードは、夫々、前記出力端子、前記グランドに接続され、前記第1、第2出力側保護ダイオードのアノード同士は互いに共通接続される
、請求項1に記載のリニアレギュレータ。 - 前記並列ダイオードは、前記出力トランジスタとしてのMOSFETに付与される寄生ダイオードである
、請求項1~3の何れかに記載のリニアレギュレータ。 - 前記入力端子に負のサージ電圧が加わったとき、前記グランドから、前記外付けダイオード、前記出力端子及び前記並列ダイオードを介し前記入力端子に向けて、前記負のサージ電圧に基づく電流が流れる
、請求項1~4の何れかに記載のリニアレギュレータ。 - グランド電位を基準に入力電圧から出力電圧を生成するリニアレギュレータを構成する半導体集積回路であって、
前記入力電圧が加わる入力端子と、
前記出力電圧が加わる端子であって、前記半導体集積回路の外部に設けられる外付けダイオードのカソードが接続されるべき出力端子と、
前記入力端子及び前記出力端子間に配置された出力トランジスタと、
前記出力トランジスタに並列に形成され、前記出力端子から前記入力端子へ向かう方向を順方向とする並列ダイオードと、
前記出力電圧に応じたフィードバック電圧に基づいて前記出力トランジスタを制御する制御回路と、を備え、
前記グランド電位を有するグランドに対し前記外付けダイオードのアノードが接続され、
当該半導体集積回路の内部において前記入力端子及び前記グランド間に入力側保護ダイオード部が設けられ、
前記入力側保護ダイオード部は、前記グランドから前記入力端子に向かう方向を順方向とする1以上の入力側保護ダイオードから成り、
前記入力側保護ダイオード部の順方向電圧は、前記外付けダイオードの順方向電圧と前記並列ダイオードの順方向電圧との和の電圧よりも大きい
、半導体集積回路。 - 当該半導体集積回路の内部において前記出力端子及び前記グランド間に出力側保護ダイオード部が設けられ、
前記出力側保護ダイオード部は、前記グランドから前記出力端子に向かう方向を順方向とする1以上の出力側保護ダイオードから成り、
前記出力側保護ダイオード部の順方向電圧は、前記外付けダイオードの順方向電圧よりも大きい
、請求項6に記載の半導体集積回路。 - 当該半導体集積回路の内部において前記出力端子及び前記グランド間に出力側保護ダイオード部が設けられ、
前記出力側保護ダイオード部は、第1及び第2出力側保護ダイオードを含み、
前記第1、第2出力側保護ダイオードのカソードは、夫々、前記出力端子、前記グランドに接続され、前記第1、第2出力側保護ダイオードのアノード同士は互いに共通接続される
、請求項6に記載の半導体集積回路。 - 前記並列ダイオードは、前記出力トランジスタとしてのMOSFETに付与される寄生ダイオードである
、請求項6~8の何れかに記載の半導体集積回路。 - 前記入力端子に負のサージ電圧が加わったとき、前記グランドから、前記外付けダイオード、前記出力端子及び前記並列ダイオードを介し前記入力端子に向けて、前記負のサージ電圧に基づく電流が流れる
、請求項6~9の何れかに記載の半導体集積回路。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019086510A JP7300885B2 (ja) | 2019-04-26 | 2019-04-26 | リニアレギュレータ及び半導体集積回路 |
US15/929,314 US10948935B2 (en) | 2019-04-26 | 2020-04-24 | Linear regulator and semiconductor integrated circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019086510A JP7300885B2 (ja) | 2019-04-26 | 2019-04-26 | リニアレギュレータ及び半導体集積回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2020184101A JP2020184101A (ja) | 2020-11-12 |
JP7300885B2 true JP7300885B2 (ja) | 2023-06-30 |
Family
ID=72916997
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019086510A Active JP7300885B2 (ja) | 2019-04-26 | 2019-04-26 | リニアレギュレータ及び半導体集積回路 |
Country Status (2)
Country | Link |
---|---|
US (1) | US10948935B2 (ja) |
JP (1) | JP7300885B2 (ja) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007173524A (ja) | 2005-12-22 | 2007-07-05 | Sharp Corp | レギュレータ回路及びそれを用いた半導体装置 |
JP2012226422A (ja) | 2011-04-15 | 2012-11-15 | Rohm Co Ltd | 基準電流生成回路及びこれを用いた電源装置 |
JP2017011866A (ja) | 2015-06-22 | 2017-01-12 | セイコーエプソン株式会社 | 回路装置及び電子機器 |
JP7147727B2 (ja) | 2019-10-08 | 2022-10-05 | Jfeスチール株式会社 | ガス分離回収方法 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07147727A (ja) * | 1993-11-24 | 1995-06-06 | Nippondenso Co Ltd | サージ電圧保護回路 |
JP2001100851A (ja) | 1999-09-30 | 2001-04-13 | Calsonic Kansei Corp | 電源回路のサージクランプ回路 |
JP2004088956A (ja) * | 2002-07-04 | 2004-03-18 | Ricoh Co Ltd | 電源回路 |
JP2004064903A (ja) * | 2002-07-30 | 2004-02-26 | Hitachi Ltd | 同期モータの制御装置およびこれを用いた機器 |
TWM240729U (en) * | 2003-07-21 | 2004-08-11 | Richtek Techohnology Corp | Voltage transformer with enhanced efficiency |
JP4744505B2 (ja) * | 2007-12-19 | 2011-08-10 | 三菱電機株式会社 | モータ駆動制御装置、モータ駆動制御方法及び座標変換方法、並びに換気扇、液体用ポンプ、送風機、冷媒圧縮機、空気調和機及び冷蔵庫 |
AT507323B1 (de) * | 2008-09-24 | 2012-05-15 | Siemens Ag | Stromregelungssystem und verfahren zur regelung eines stromes |
US10566902B1 (en) * | 2018-08-22 | 2020-02-18 | Semiconductor Components Industries, Llc | Methods and systems of operating buck-boost converters |
-
2019
- 2019-04-26 JP JP2019086510A patent/JP7300885B2/ja active Active
-
2020
- 2020-04-24 US US15/929,314 patent/US10948935B2/en active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007173524A (ja) | 2005-12-22 | 2007-07-05 | Sharp Corp | レギュレータ回路及びそれを用いた半導体装置 |
JP2012226422A (ja) | 2011-04-15 | 2012-11-15 | Rohm Co Ltd | 基準電流生成回路及びこれを用いた電源装置 |
JP2017011866A (ja) | 2015-06-22 | 2017-01-12 | セイコーエプソン株式会社 | 回路装置及び電子機器 |
JP7147727B2 (ja) | 2019-10-08 | 2022-10-05 | Jfeスチール株式会社 | ガス分離回収方法 |
Also Published As
Publication number | Publication date |
---|---|
US20200341499A1 (en) | 2020-10-29 |
US10948935B2 (en) | 2021-03-16 |
JP2020184101A (ja) | 2020-11-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7924542B2 (en) | Power supply controller and semiconductor device | |
JP5067786B2 (ja) | 電力用半導体装置 | |
US7719242B2 (en) | Voltage regulator | |
US8031450B2 (en) | Power supply control circuit | |
US7755337B2 (en) | Current sensing circuit and voltage regulator using the same | |
US8415932B2 (en) | Switching control circuit | |
JP5274815B2 (ja) | 電力供給制御回路 | |
JP7304729B2 (ja) | 電源回路、電源装置及び車両 | |
JP2015511112A (ja) | GaNFETのゲートの保護のためのドライバ回路のためのシステム及び装置 | |
US20130188287A1 (en) | Protection circuit, charge control circuit, and reverse current prevention method employing charge control circuit | |
US11456737B2 (en) | Self-driven gate-driving circuit | |
KR0139400B1 (ko) | 오동작 방지회로 및 보호회로 | |
US11521960B2 (en) | Terminal protection circuit of semiconductor chip | |
JP7300885B2 (ja) | リニアレギュレータ及び半導体集積回路 | |
WO2020021757A1 (ja) | スイッチ回路及び電力変換装置 | |
CN110022147B (zh) | 电平转换装置以及ic装置 | |
JP2024090645A (ja) | 理想ダイオード用の半導体装置及び理想ダイオード装置 | |
JP7340477B2 (ja) | 半導体装置及び電源システム | |
US11283442B2 (en) | Semiconductor device | |
US20240204765A1 (en) | Driver discharge circuit | |
WO2023127218A1 (ja) | 電源装置 | |
WO2024122236A1 (ja) | スイッチ駆動装置およびそれを備えた電源装置 | |
KR101469636B1 (ko) | Ic의 초기 전원공급장치 | |
US20220321002A1 (en) | Circuit Device | |
US20230223746A1 (en) | Clamper, input circuit, and semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20220323 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20230119 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20230124 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20230301 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20230606 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20230620 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7300885 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |