JP2007173524A - レギュレータ回路及びそれを用いた半導体装置 - Google Patents
レギュレータ回路及びそれを用いた半導体装置 Download PDFInfo
- Publication number
- JP2007173524A JP2007173524A JP2005369200A JP2005369200A JP2007173524A JP 2007173524 A JP2007173524 A JP 2007173524A JP 2005369200 A JP2005369200 A JP 2005369200A JP 2005369200 A JP2005369200 A JP 2005369200A JP 2007173524 A JP2007173524 A JP 2007173524A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- electrostatic protection
- output stage
- emitter
- base
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 39
- 238000002955 isolation Methods 0.000 claims description 47
- 239000000758 substrate Substances 0.000 claims description 33
- 239000012535 impurity Substances 0.000 claims description 24
- 238000004519 manufacturing process Methods 0.000 claims description 7
- 230000003068 static effect Effects 0.000 abstract description 12
- 230000005611 electricity Effects 0.000 abstract description 11
- 238000009792 diffusion process Methods 0.000 description 123
- 230000001052 transient effect Effects 0.000 description 28
- 238000010586 diagram Methods 0.000 description 15
- 238000000034 method Methods 0.000 description 11
- 230000005684 electric field Effects 0.000 description 4
- 238000002513 implantation Methods 0.000 description 4
- 238000002347 injection Methods 0.000 description 4
- 239000007924 injection Substances 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 229910052785 arsenic Inorganic materials 0.000 description 3
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 3
- 230000015556 catabolic process Effects 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 230000004043 responsiveness Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
- H01L27/0259—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using bipolar transistors as protective elements
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Integrated Circuits (AREA)
- Bipolar Integrated Circuits (AREA)
- Bipolar Transistors (AREA)
Abstract
【解決手段】外部回路に電流を供給するための出力段トランジスタTR1を内蔵したレギュレータ回路において、出力段トランジスタTR1に対して並列に静電気保護用トランジスタTR2が形成されている。静電気保護用トランジスタTR2のベースは、例えば、出力段トランジスタTR1のベースに接続される。また例えば、静電気保護用トランジスタTR2のベースは、グランドライン15または静電気保護用トランジスタTR2のエミッタに接続される。
【選択図】図1
Description
まず、本発明に係るレギュレータシステム(レギュレータ回路)の第1実施形態について説明する。図1は、第1実施形態に係るレギュレータシステム1の回路図である。
本発明に係る第2実施形態について説明する。図6は、第2実施形態に係るレギュレータシステム1aの回路図である。レギュレータシステム1aは、静電気保護用トランジスタTR2のベースが制御回路10の制御出力端子16にではなくグランドライン15に接続されている点で、図1のレギュレータシステム1と相違しており、その他の点において両者は一致している。
次に、本発明に係る第3実施形態について説明する。図7は、第3実施形態に係るレギュレータシステム1bの回路図である。
10 制御回路
11、12 入力端子
13、14 出力端子
15 グランドライン
TR1、TR1a 出力段トランジスタ
TR2、TR2a、TR3 静電気保護用トランジスタ
20 基板
21、22、23 素子分離領域
24 フィールド酸化膜
30 出力段トランジスタ
40、40a 静電気保護用トランジスタ
31、41 N型埋め込み拡散層
32、42、42a N型エピタキシャル層
33B、43B、43Ba ベース拡散領域
33E、43E、43Ea エミッタ拡散領域
33C、43C コレクタ拡散領域
34B、34E、34C、44B、44E、44C 電極
51 領域(出力段トランジスタの形成される領域)
52 出力パッド
53 配線
54 領域(静電気保護用トランジスタの形成される領域)
Claims (16)
- 外部回路に電流を供給するための出力段トランジスタを内蔵したレギュレータ回路において、
前記出力段トランジスタに対して並列に静電気保護用トランジスタが形成されている
ことを特徴とするレギュレータ回路。 - 前記静電気保護用トランジスタのエミッタ、ベース及びコレクタは、それぞれ前記出力段トランジスタのエミッタ、ベース及びコレクタに接続されている
ことを特徴とする請求項1に記載のレギュレータ回路。 - 前記静電気保護用トランジスタのエミッタ及びコレクタは、それぞれ前記出力段トランジスタのエミッタ及びコレクタに接続され、
前記静電気保護用トランジスタのベースは基準電位点に接続されている
ことを特徴とする請求項1に記載のレギュレータ回路。 - 前記静電気保護用トランジスタのエミッタ及びコレクタは、それぞれ前記出力段トランジスタのエミッタ及びコレクタに接続され、
前記静電気保護用トランジスタにおいて、ベースはエミッタに接続されている
ことを特徴とする請求項1に記載のレギュレータ回路。 - 請求項1〜請求項4の何れかに記載のレギュレータ回路を有し、
前記出力段トランジスタ及び前記静電気保護用トランジスタを、半導体基板上に形成した
ことを特徴とする半導体装置。 - 前記静電気保護用トランジスタのエミッタ面積は、前記出力段トランジスタのエミッタ面積よりも小さい
ことを特徴とする請求項5に記載の半導体装置。 - 前記静電気保護用トランジスタのエミッタ面積は、前記出力段トランジスタのエミッタ面積の10分の1以下となっている
ことを特徴とする請求項6に記載の半導体装置。 - 前記出力段トランジスタ及び前記静電気保護用トランジスタは、素子分離領域にて分離されつつ前記半導体基板上に形成され、
前記静電気保護用トランジスタにおける、ベースとコレクタとのスペース、エミッタとベースとのスペース、ベースと該ベースに最も近接した素子分離領域とのスペース、およびコレクタと該コレクタに最も近接した素子分離領域とのスペースは、前記出力段トランジスタのそれらよりも広い
ことを特徴とする請求項5〜請求項7の何れかに記載の半導体装置。 - 前記静電気保護用トランジスタのベース不純物濃度は、前記出力段トランジスタのベース不純物濃度よりも低い
ことを特徴とする請求項5〜請求項8の何れかに記載の半導体装置。 - 前記静電気保護用トランジスタのエミッタは、前記出力段トランジスタのエミッタよりも深く形成されている
ことを特徴とする請求項5〜請求項9の何れかに記載の半導体装置。 - 前記半導体基板を上面視した場合における前記静電気保護用トランジスタのエミッタ、ベース及びコレクタの夫々の外形は、曲線を含んで構成される
ことを特徴とする請求項5〜請求項10の何れかに記載の半導体装置。 - 各外形は、円形となっている
ことを特徴とする請求項11に記載の半導体装置。 - 前記静電気保護用トランジスタにおいて、エミッタのコンタクトとコレクタのコンタクトは隣接している
ことを特徴とする請求項5〜請求項12の何れかに記載の半導体装置。 - 前記静電気保護用トランジスタは、前記出力段トランジスタの出力電流を導出するための出力パッドに隣接して配置されている
ことを特徴とする請求項5〜請求項13の何れかに記載の半導体装置。 - 前記静電気保護用トランジスタは、前記出力段トランジスタの出力電流を導出するための出力パッドと、前記出力段トランジスタが形成されている領域との間に配置されている
ことを特徴とする請求項5〜請求項14の何れかに記載の半導体装置。 - 請求項9に記載の半導体装置を製造するための半導体装置製造方法であって、
前記出力段トランジスタと前記静電気保護用トランジスタを形成する第1工程と、
前記半導体装置内の拡散抵抗を形成する第2工程を有し、
前記静電気保護用トランジスタのベースは、前記第2工程を用いて形成される
ことを特徴とする半導体装置製造方法。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005369200A JP4024269B2 (ja) | 2005-12-22 | 2005-12-22 | 半導体装置及びその製造方法 |
US11/591,479 US20070145484A1 (en) | 2005-12-22 | 2006-11-02 | Regulator circuit and semiconductor device therewith |
CNB2006101732515A CN100552949C (zh) | 2005-12-22 | 2006-12-21 | 调节电路及其半导体器件 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005369200A JP4024269B2 (ja) | 2005-12-22 | 2005-12-22 | 半導体装置及びその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007173524A true JP2007173524A (ja) | 2007-07-05 |
JP4024269B2 JP4024269B2 (ja) | 2007-12-19 |
Family
ID=38184869
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005369200A Expired - Fee Related JP4024269B2 (ja) | 2005-12-22 | 2005-12-22 | 半導体装置及びその製造方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US20070145484A1 (ja) |
JP (1) | JP4024269B2 (ja) |
CN (1) | CN100552949C (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2013128583A1 (ja) * | 2012-02-28 | 2013-09-06 | 新日本無線株式会社 | 半導体装置 |
JP2020184101A (ja) * | 2019-04-26 | 2020-11-12 | ローム株式会社 | リニアレギュレータ及び半導体集積回路 |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102013206412A1 (de) * | 2013-04-11 | 2014-10-16 | Ifm Electronic Gmbh | Schutzschaltung für eine Signalausgangs-Stufe |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5446302A (en) * | 1993-12-14 | 1995-08-29 | Analog Devices, Incorporated | Integrated circuit with diode-connected transistor for reducing ESD damage |
US5760448A (en) * | 1993-12-27 | 1998-06-02 | Sharp Kabushiki Kaisha | Semiconductor device and a method for manufacturing the same |
US5534792A (en) * | 1995-02-15 | 1996-07-09 | Burr-Brown Corporation | Low capacitance electronically controlled active bus terminator circuit and method |
US5473169A (en) * | 1995-03-17 | 1995-12-05 | United Microelectronics Corp. | Complementary-SCR electrostatic discharge protection circuit |
DE10022368A1 (de) * | 2000-05-08 | 2001-11-29 | Micronas Gmbh | ESD-Schutzstruktur |
JP2003007844A (ja) * | 2001-04-09 | 2003-01-10 | Seiko Instruments Inc | 半導体装置 |
US6710983B2 (en) * | 2002-05-10 | 2004-03-23 | International Business Machines Corporation | ESD protection for GMR sensors of magnetic heads using SiGe integrated circuit devices |
-
2005
- 2005-12-22 JP JP2005369200A patent/JP4024269B2/ja not_active Expired - Fee Related
-
2006
- 2006-11-02 US US11/591,479 patent/US20070145484A1/en not_active Abandoned
- 2006-12-21 CN CNB2006101732515A patent/CN100552949C/zh not_active Expired - Fee Related
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2013128583A1 (ja) * | 2012-02-28 | 2013-09-06 | 新日本無線株式会社 | 半導体装置 |
JPWO2013128583A1 (ja) * | 2012-02-28 | 2015-07-30 | 新日本無線株式会社 | 半導体装置 |
US9165919B2 (en) | 2012-02-28 | 2015-10-20 | New Japan Radio Co., Ltd. | Semiconductor device |
JP2020184101A (ja) * | 2019-04-26 | 2020-11-12 | ローム株式会社 | リニアレギュレータ及び半導体集積回路 |
JP7300885B2 (ja) | 2019-04-26 | 2023-06-30 | ローム株式会社 | リニアレギュレータ及び半導体集積回路 |
Also Published As
Publication number | Publication date |
---|---|
US20070145484A1 (en) | 2007-06-28 |
JP4024269B2 (ja) | 2007-12-19 |
CN100552949C (zh) | 2009-10-21 |
CN1988154A (zh) | 2007-06-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5172654B2 (ja) | 半導体装置 | |
TWI736548B (zh) | 具有低觸發電壓的靜電放電保護裝置 | |
JP4209432B2 (ja) | 静電破壊保護装置 | |
CN103187414A (zh) | Esd保护电路单元 | |
JP4209433B2 (ja) | 静電破壊保護装置 | |
CN101373768A (zh) | 半导体器件 | |
JP2010182727A (ja) | 半導体装置 | |
JP2008021863A (ja) | 半導体装置及び保護回路 | |
US8093683B2 (en) | Semiconductor device | |
JPH11274319A (ja) | 静電放電保護ネットワ―ク | |
JP4024269B2 (ja) | 半導体装置及びその製造方法 | |
JP5359072B2 (ja) | 半導体装置 | |
US6940104B2 (en) | Cascaded diode structure with deep N-well and method for making the same | |
US10269898B2 (en) | Surrounded emitter bipolar device | |
US20050253174A1 (en) | MOS transistor and a semiconductor integrated circuit apparatus having the same | |
JP2008098479A (ja) | 静電気保護用半導体装置 | |
JP5156331B2 (ja) | 半導体装置 | |
CN101123255B (zh) | 半导体集成电路装置 | |
JP4460272B2 (ja) | パワートランジスタおよびそれを用いた半導体集積回路 | |
CN107180818A (zh) | 静电放电保护 | |
JP5383357B2 (ja) | 半導体装置 | |
JP2009164278A (ja) | Mosトランジスタ及びこれを用いた半導体集積回路装置 | |
JP2005109050A (ja) | 半導体集積回路装置 | |
CN112447703A (zh) | 静电放电防护元件 | |
US8014114B2 (en) | Semiconductor integrated circuit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070508 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070625 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20071002 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20071002 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101012 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111012 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121012 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131012 Year of fee payment: 6 |
|
LAPS | Cancellation because of no payment of annual fees |