JP7294127B2 - 給電制御装置 - Google Patents

Description

本開示は給電制御装置に関する。

車両には、バッテリから負荷への給電を制御する給電制御装置（例えば、特許文献１を参照）が配置されている。特許文献１に記載の給電制御装置では、バッテリから負荷に流れる電流の電流経路に第１半導体スイッチ及び第２半導体スイッチが配置されている。第１半導体スイッチ及び第２半導体スイッチそれぞれの両端には寄生ダイオードが接続されている。第１半導体スイッチ及び第２半導体スイッチそれぞれの寄生ダイオードのカソードは、電流経路においてアノードの下流側及び上流側に位置する。第１半導体スイッチ及び第２半導体スイッチの両方をオン又はオフに切替えることによって、バッテリから負荷への給電を制御する。

ユーザは、バッテリについて、電流が第１半導体スイッチ及び第２半導体スイッチよりも先に負荷を流れる誤った接続を行う可能性がある。第１半導体スイッチが存在せず、かつ、第２半導体スイッチがオフである場合において、誤ったバッテリの接続を行ったとき、電流は第２半導体スイッチの寄生ダイオードを流れる。電流が第２半導体スイッチの寄生ダイオードを長期間流れた場合、第２半導体スイッチの温度が異常な温度に上昇し、故障が発生する可能性がある。

しかしながら、特許文献１に記載の給電制御装置では、第１半導体スイッチが配置されているので、第１半導体スイッチ及び第２半導体スイッチがオフである場合、バッテリの接続が正常であるか否かに無関係に、電流が第１半導体スイッチ又は第２半導体スイッチの寄生ダイオードを流れることはない。

特開２０１９－１４６４１４号公報

特許文献１に記載の給電制御装置において、バッテリの接続が正常であり、かつ、第１半導体スイッチがオフである状態で第２半導体スイッチの両端が短絡したと仮定する。この場合、電流は、バッテリから第１半導体スイッチの寄生ダイオード、第２半導体スイッチ及び負荷の順に流れる。電流が第１半導体スイッチの寄生ダイオードを長期間流れた場合、第１半導体スイッチにおいても故障が発生する可能性がある。

本開示は斯かる事情に鑑みてなされたものであり、その目的とするところは、一方の半導体スイッチにおける両端の短絡に起因して他方の半導体スイッチの故障が発生することがない給電制御装置を提供することにある。

本開示の一態様に係る給電制御装置は、電流経路に配置され、両端に寄生ダイオードが接続されている第１半導体スイッチ及び第２半導体スイッチの両方をオン又はオフに切替えることによって給電を制御する給電制御装置であって、前記第１半導体スイッチ及び第２半導体スイッチのオン又はオフへの切替えを指示する処理を実行する処理部と、前記処理部が前記第１半導体スイッチ及び第２半導体スイッチのオフへの切替えを指示しているにも関わらず、前記電流経路を電流が流れている場合に前記第１半導体スイッチをオンに切替える切替え回路とを備え、前記第１半導体スイッチ及び第２半導体スイッチそれぞれの寄生ダイオードのカソードは、前記電流経路にてアノードの下流側及び上流側に位置する。

上記の態様によれば、第２半導体スイッチにおける両端の短絡に起因して第１半導体スイッチの故障が発生することはない。

実施形態１における電源システムの要部構成を示すブロック図である。 給電制御装置の動作を説明するためのタイミングチャートである。 マイコンの要部構成を示すブロック図である。 給電制御処理の手順を示すフローチャートである。 実施形態２における電源システムの要部構成を示すブロック図である。 電圧出力回路の動作を説明するためのタイミングチャートである。 実施形態３における電源システムの要部構成を示すブロック図である。 電圧出力回路の動作を説明するためのタイミングチャートである。 実施形態４における電源システムの要部構成を示すブロック図である。 マイコンの要部構成を示すブロック図である。 短絡検知処理の手順を示すフローチャートである。 実施形態５における電源システムの要部構成を示すブロック図である。 実施形態６における電源システムの要部構成を示すブロック図である。 実施形態７における電源システムの要部構成を示すブロック図である。 実施形態８における電源システムの要部構成を示すブロック図である。 電圧出力回路の動作を説明するためのタイミングチャートである。 実施形態９における電源システムの要部構成を示すブロック図である。 実施形態１０における電源システムの要部構成を示すブロック図である。 実施形態１１における電源システムの要部構成を示すブロック図である。 実施形態１２における電源システムの要部構成を示すブロック図である。

［本開示の実施形態の説明］
最初に本開示の実施態様を列挙して説明する。以下に記載する実施形態の少なくとも一部を任意に組み合わせてもよい。

（１）本開示の一態様に係る給電制御装置は、電流経路に配置され、両端に寄生ダイオードが接続されている第１半導体スイッチ及び第２半導体スイッチの両方をオン又はオフに切替えることによって給電を制御する給電制御装置であって、前記第１半導体スイッチ及び第２半導体スイッチのオン又はオフへの切替えを指示する処理を実行する処理部と、前記処理部が前記第１半導体スイッチ及び第２半導体スイッチのオフへの切替えを指示しているにも関わらず、前記電流経路を電流が流れている場合に前記第１半導体スイッチをオンに切替える切替え回路とを備え、前記第１半導体スイッチ及び第２半導体スイッチそれぞれの寄生ダイオードのカソードは、前記電流経路にてアノードの下流側及び上流側に位置する。

上記の態様にあっては、第２半導体スイッチが短絡している場合において、第１半導体スイッチ及び第２半導体スイッチのオフを指示しているとき、第１半導体スイッチのみがオフに切替わる。このとき、電流は第１半導体スイッチの寄生ダイオードを流れる。第１半導体スイッチ及び第２半導体スイッチのオフへの切替えを指示しているにも関わらず、電流経路を電流が流れている場合、第２半導体スイッチの両端が短絡しているとして、第１半導体スイッチをオンに切替える。これにより、第１半導体スイッチの寄生ダイオードを電流が長期間流れることはないので、第２半導体スイッチにおける両端の短絡に起因して、第１半導体スイッチの故障が発生することはない。

（２）本開示の一態様に係る給電制御装置は、前記電流経路にて、前記第１半導体スイッチは、前記第２半導体スイッチの上流側に配置されており、前記電流経路にて、前記第２半導体スイッチの下流側に負荷が配置されており、前記切替え回路は、前記処理部が前記第１半導体スイッチ及び第２半導体スイッチのオフへの切替えを指示しているにも関わらず、前記第２半導体スイッチ及び前記負荷間の接続ノードのノード電圧が閾値電圧以上である場合に前記第１半導体スイッチをオンに切替える。

上記の態様にあっては、直流電源の正極から、電流は、第１半導体スイッチ、第２半導体スイッチ及び負荷の順に流れる。第１半導体スイッチがオフである状態で第２半導体スイッチの両端が短絡している場合、電流は、第１半導体スイッチの寄生ダイオード、第２半導体スイッチ及び負荷の順に流れ、ノード電圧は、直流電源の電圧又は直流電源の電圧近傍の値である。第１半導体スイッチ及び第２半導体スイッチのオフが指示されているにも関わらず、ノード電圧が高い場合、第２半導体スイッチの両端が短絡しているとみなす。

（３）本開示の一態様に係る給電制御装置は、前記電流経路にて、前記第１半導体スイッチは、前記第２半導体スイッチの下流側に配置されており、前記電流経路にて、前記第１半導体スイッチの下流側に負荷が配置されており、前記切替え回路は、前記処理部が前記第１半導体スイッチ及び第２半導体スイッチのオフへの切替えを指示しているにも関わらず、前記第２半導体スイッチ及び前記負荷間の接続ノードのノード電圧が閾値電圧以上である場合に前記第１半導体スイッチをオンに切替える。

上記の態様にあっては、直流電源の正極から、電流は、第２半導体スイッチ、第１半導体スイッチ及び負荷の順に流れる。第１半導体スイッチがオフである状態で第２半導体スイッチの両端が短絡している場合、電流は、第２半導体スイッチ、第１半導体スイッチの寄生ダイオード及び負荷の順に流れ、ノード電圧は、直流電源の電圧又は直流電源の電圧近傍の値である。第１半導体スイッチ及び第２半導体スイッチのオフが指示されているにも関わらず、ノード電圧が高い場合、第２半導体スイッチの両端が短絡しているとみなす。

（４）本開示の一態様に係る給電制御装置は、前記処理部は、前記第１半導体スイッチ及び第２半導体スイッチのオフへの切替えを指示している場合、前記ノード電圧が前記閾値電圧以上であるか否かを判定し、前記ノード電圧が前記閾値電圧以上であると判定した場合に前記第１半導体スイッチのオンへの切替えを前記切替え回路に指示する処理を実行する。

上記の態様にあっては、第１半導体スイッチ及び第２半導体スイッチのオフへの切替えを指示しているにも関わらず、ノード電圧が高い場合、切替え回路に指示して、第１半導体スイッチをオンに切替えさせる。

（５）本開示の一態様に係る給電制御装置は、前記電流経路にて、前記第１半導体スイッチは、前記第２半導体スイッチの上流側に配置されており、前記電流経路にて、前記第１半導体スイッチの上流側に負荷が配置されており、前記切替え回路は、前記処理部が前記第１半導体スイッチ及び第２半導体スイッチのオフへの切替えを指示しているにも関わらず、前記負荷及び第２半導体スイッチ間の接続ノードのノード電圧が閾値電圧未満である場合に前記第１半導体スイッチをオンに切替える。

上記の態様にあっては、直流電源の正極から、電流は、負荷、第１半導体スイッチ及び第２半導体スイッチの順に流れる。第１半導体スイッチがオフである状態で第２半導体スイッチの両端が短絡している場合、電流は、負荷、第１半導体スイッチの寄生ダイオード及び第２半導体スイッチの順に流れ、ノード電圧は、ゼロＶ又はゼロＶ近傍の値である。第１半導体スイッチ及び第２半導体スイッチのオフが指示されているにも関わらず、ノード電圧が低い場合、第２半導体スイッチの両端が短絡しているとみなす。

（６）本開示の一態様に係る給電制御装置は、前記電流経路にて、前記第１半導体スイッチは、前記第２半導体スイッチの下流側に配置されており、前記電流経路にて、前記第２半導体スイッチの上流側に負荷が配置されており、前記切替え回路は、前記処理部が前記第１半導体スイッチ及び第２半導体スイッチのオフへの切替えを指示しているにも関わらず、前記負荷及び第２半導体スイッチ間の接続ノードのノード電圧が閾値電圧未満である場合に前記第１半導体スイッチをオンに切替える。

上記の態様にあっては、直流電源の正極から、電流は、負荷、第２半導体スイッチ及び第１半導体スイッチの順に流れる。第１半導体スイッチがオフである状態で第２半導体スイッチの両端が短絡している場合、電流は、負荷、第２半導体スイッチ及び第１半導体スイッチの寄生ダイオードの順に流れ、ノード電圧は、ゼロＶ又はゼロＶ近傍の値である。第１半導体スイッチ及び第２半導体スイッチのオフが指示されているにも関わらず、ノード電圧が低い場合、第２半導体スイッチの両端が短絡しているとみなす。

（７）本開示の一態様に係る給電制御装置は、前記処理部は、前記第１半導体スイッチ及び第２半導体スイッチのオフへの切替えを指示している場合、前記ノード電圧が前記閾値電圧未満であるか否かを判定し、前記ノード電圧が前記閾値電圧未満であると判定した場合に前記第１半導体スイッチのオンへの切替えを前記切替え回路に指示する処理を実行する。

上記の態様にあっては、第１半導体スイッチ及び第２半導体スイッチのオフへの切替えを指示しているにも関わらず、ノード電圧が低い場合、切替え回路に指示して、第１半導体スイッチをオンに切替えさせる。

［本開示の実施形態の詳細］
本開示の実施形態に係る電源システムの具体例を、以下に図面を参照しつつ説明する。なお、本発明はこれらの例示に限定されるものではなく、特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。

（実施形態１）
＜電源システム１の構成＞
図１は、実施形態１における電源システム１の要部構成を示すブロック図である。電源システム１は、車両に好適に搭載されており、給電制御装置１０、負荷１１、バッテリ１２、正極端子Ｔｐ及び負極端子Ｔｎを備える。給電制御装置１０は、負荷１１の一端及び正極端子Ｔｐに接続されている。負荷１１の他端及び負極端子Ｔｎは接地されている。バッテリ１２は、ユーザによって、正極端子Ｔｐ及び負極端子Ｔｎ間に着脱可能に接続される。

通常、図１に示すように、ユーザは、バッテリ１２の正極及び負極それぞれを正極端子Ｔｐ及び負極端子Ｔｎに接続する。この接続は正常接続である。給電制御装置１０は、正極端子Ｔｐ及び負荷１１の電気的な接続と、この電気的な接続の遮断とを行うことによって、バッテリ１２から負荷１１への給電を制御する。バッテリ１２の接続が正常接続である場合において、給電制御装置１０が正極端子Ｔｐ及び負荷１１を電気的に接続したとき、バッテリ１２は、負荷１１に電力を供給する。同様の場合において、給電制御装置１０が電気的な接続を遮断したとき、バッテリ１２から負荷１１への給電が停止する。

ユーザは、バッテリ１２の正極及び負極それぞれを、誤って負極端子Ｔｎ及び正極端子Ｔｐに接続する可能性がある。この接続は逆接続である。給電制御装置１０は、バッテリ１２の接続が逆接続である場合にバッテリ１２から負荷１１への給電を停止することができる。

負荷１１は、車両に搭載されている電気機器であり、例えば、ファンを駆動するモータである。バッテリ１２から負荷１１に電力が供給されている場合、負荷１１は作動する。バッテリ１２から負荷１１への給電が停止した場合、負荷１１は動作を停止する。

＜給電制御装置１０の構成＞
給電制御装置１０は、第１半導体スイッチ２０ａ、第２半導体スイッチ２０ｂ、第１ダイオード２１ａ、第２ダイオード２１ｂ、第１駆動回路２２ａ、第２駆動回路２２ｂ、ＯＲ回路２３、電圧出力回路２４、装置抵抗２５及びマイクロコンピュータ（以下、マイコンという）２６を有する。第１半導体スイッチ２０ａ及び第２半導体スイッチ２０ｂそれぞれは、Ｎチャネル型のＦＥＴ(Field Effect Transistor)である。ＯＲ回路２３は、２つの入力端と１つの出力端とを有する。電圧出力回路２４は回路抵抗３０，３１を有する。

第１ダイオード２１ａ及び第２ダイオード２１ｂそれぞれは、第１半導体スイッチ２０ａ及び第２半導体スイッチ２０ｂの寄生ダイオードである。従って、第１ダイオード２１ａ及び第２ダイオード２１ｂそれぞれは、第１半導体スイッチ２０ａ及び第２半導体スイッチ２０ｂを製造した場合に、第１半導体スイッチ２０ａ及び第２半導体スイッチ２０ｂにおいて形成される。第１ダイオード２１ａのカソード及びアノードそれぞれは、第１半導体スイッチ２０ａのドレイン及びソースに接続されている。第２ダイオード２１ｂのカソード及びアノードそれぞれは、第２半導体スイッチ２０ｂのドレイン及びソースに接続されている。

第１半導体スイッチ２０ａのソースは正極端子Ｔｐに接続されている。第１半導体スイッチ２０ａのドレインは、第２半導体スイッチ２０ｂのドレインに接続されている。第２半導体スイッチ２０ｂのソースは負荷１１の一端に接続されている。第１半導体スイッチ２０ａ及び第２半導体スイッチ２０ｂそれぞれのゲートは、第１駆動回路２２ａ及び第２駆動回路２２ｂに接続されている。第１駆動回路２２ａは、更に、ＯＲ回路２３の出力端に接続されている。

第２半導体スイッチ２０ｂのソース及び負荷１１の一端間の接続ノードは、電圧出力回路２４の回路抵抗３０の一端に接続されている。回路抵抗３０の他端は回路抵抗３１の一端に接続されている。回路抵抗３１の他端は接地されている。回路抵抗３０，３１間の接続ノードは、ＯＲ回路２３の一方の入力端に接続されている。第２駆動回路２２ｂとＯＲ回路２３の他方の入力端とは、装置抵抗２５の一端に接続されている。装置抵抗２５の他端はマイコン２６に接続されている。

第１半導体スイッチ２０ａ及び第２半導体スイッチ２０ｂそれぞれについて、ソースの電位を基準としたゲートの電圧が一定電圧以上である場合、ドレイン及びソース間の抵抗値は十分に小さい。このとき、第１半導体スイッチ２０ａ及び第２半導体スイッチ２０ｂそれぞれはオンであり、電流がドレイン及びソースを介して流れることが可能である。第１半導体スイッチ２０ａ及び第２半導体スイッチ２０ｂそれぞれについて、ソースの電位を基準としたゲートの電圧が一定電圧未満である場合、ドレイン及びソース間の抵抗値は十分に大きい。このとき、第１半導体スイッチ２０ａ及び第２半導体スイッチ２０ｂそれぞれはオフであり、電流がドレイン及びソースを介して流れることはない。

ＯＲ回路２３は、ハイレベル電圧又はローレベル電圧を第１駆動回路２２ａに出力している。第１駆動回路２２ａは、ＯＲ回路２３から入力されている電圧がローレベル電圧からハイレベル電圧に切替わった場合、接地電位を基準とした第１半導体スイッチ２０ａのゲートの電圧を上昇させる。これにより、第１半導体スイッチ２０ａでは、ソースの電位を基準としたゲートの電圧が一定電圧以上の電圧に上昇し、第１半導体スイッチ２０ａはオンに切替わる。

第１駆動回路２２ａは、ＯＲ回路２３から入力されている電圧がハイレベル電圧からローレベル電圧に切替わった場合、接地電位を基準とした第１半導体スイッチ２０ａのゲートの電圧を低下させる。これにより、第１半導体スイッチ２０ａでは、ソースの電位を基準としたゲートの電圧が一定電圧未満の電圧に低下し、第１半導体スイッチ２０ａはオフに切替わる。
以上のように、第１駆動回路２２ａは、ＯＲ回路２３から入力されている電圧に応じて、第１半導体スイッチ２０ａをオン又はオフに切替える。

マイコン２６は、装置抵抗２５を介して、ＯＲ回路２３及び第２駆動回路２２ｂにハイレベル電圧又はローレベル電圧を出力している。第２駆動回路２２ｂは、マイコン２６から入力されている電圧がローレベル電圧からハイレベル電圧に切替わった場合、第１駆動回路２２ａと同様に、第２半導体スイッチ２０ｂをオンに切替える。第２駆動回路２２ｂは、マイコン２６から入力されている電圧がハイレベル電圧からローレベル電圧に切替わった場合、第１駆動回路２２ａと同様に、第２半導体スイッチ２０ｂをオフに切替える。

以下では、電圧出力回路２４が接続される接続ノードの電圧をノード電圧と記載する。実施形態１では、ノード電圧は、接地電位を基準として、第２半導体スイッチ２０ｂのソース及び負荷１１の一端間の接続ノードに印加される電圧である。電圧出力回路２４の回路抵抗３０，３１はノード電圧を分圧する。回路抵抗３０，３１が分圧することによって得られた電圧は、電圧出力回路２４の出力電圧として、ＯＲ回路２３に入力される。この出力電圧は、回路抵抗３０，３１の抵抗値の比によって決まる。回路抵抗３０，３１の抵抗値は一定値である。回路抵抗３０の抵抗値が回路抵抗３１の抵抗値の２倍である場合、電圧出力回路２４の出力電圧は、ノード電圧を３で除算することで得られる電圧である。

ＯＲ回路２３は、電圧出力回路２４又はマイコン２６の出力電圧が基準電圧以上である場合、ハイレベル電圧を第１駆動回路２２ａに出力する。電圧出力回路２４及びマイコン２６の出力電圧が基準電圧未満である場合、ローレベル電圧を第１駆動回路２２ａに出力する。基準電圧は、ゼロＶを超える一定値であり、予め設定されている。マイコン２６が出力するハイレベル電圧は基準電圧以上である。マイコン２６が出力するローレベル電圧は基準電圧未満である。

電圧出力回路２４の出力電圧はノード電圧に比例する。電圧出力回路２４の出力電圧が基準電圧である場合におけるノード電圧を閾値電圧と記載する。基準電圧がゼロＶを超えているので、閾値電圧もゼロＶを超えている。ノード電圧が閾値電圧未満である場合、電圧出力回路２４は、基準電圧未満である電圧をＯＲ回路２３に出力する。ノード電圧が閾値電圧以上である場合、電圧出力回路２４は、基準電圧以上である電圧をＯＲ回路２３に出力する。

＜給電制御装置１０の動作＞
図２は、給電制御装置１０の動作を説明するためのタイミングチャートである。図２では、マイコン２６の出力電圧、ノード電圧、電圧出力回路２４の出力電圧、ＯＲ回路２３の出力電圧、並びに、第１半導体スイッチ２０ａ及び第２半導体スイッチ２０ｂの状態の推移が示されている。これらの推移において、横軸には、時間が示されている。負極の電位を基準としたバッテリ１２の正極の電圧をバッテリ電圧と記載する。バッテリ電圧は閾値電圧を超えている。図２では、ハイレベル電圧、ローレベル電圧、基準電圧、バッテリ電圧及び閾値電圧それぞれは、Ｈ、Ｌ、Ｖｒ、Ｖｂ及びＶｔｈによって示される。図２以外の図においても、ハイレベル電圧、ローレベル電圧、基準電圧、バッテリ電圧及び閾値電圧それぞれは、同様に示される。

以下では、バッテリ１２の接続は正常接続であると仮定する。図２に示すように、給電制御装置１０内において故障が発生していない場合において、マイコン２６の出力電圧がローレベル電圧であるとき、第１半導体スイッチ２０ａ及び第２半導体スイッチ２０ｂはオフである。ノード電圧及び電圧出力回路２４の出力電圧はゼロＶである。ＯＲ回路２３の出力電圧はローレベル電圧である。

マイコン２６が出力電圧をローレベル電圧からハイレベル電圧に切替えた場合、ＯＲ回路２３は、第１駆動回路２２ａへの出力電圧をハイレベル電圧に切替え、第１駆動回路２２ａは第１半導体スイッチ２０ａをオンに切替える。更に、第２駆動回路２２ｂへの出力電圧がローレベル電圧からハイレベル電圧に切替わるので、第２駆動回路２２ｂは第２半導体スイッチ２０ｂをオンに切替える。このため、マイコン２６が出力電圧をハイレベル電圧に切替えた場合、第１半導体スイッチ２０ａ及び第２半導体スイッチ２０ｂはオンに切替わる。

第１半導体スイッチ２０ａ及び第２半導体スイッチ２０ｂがオンに切替わった場合、ノード電圧は、バッテリ電圧Ｖｂに上昇する。これにより、電圧出力回路２４の出力電圧は、基準電圧Ｖｒ以上である電圧に上昇する。第１半導体スイッチ２０ａ及び第２半導体スイッチ２０ｂがオンに切替わった場合、正極端子Ｔｐ及び負荷１１の一端が電気的に接続し、バッテリ１２は、第１半導体スイッチ２０ａ及び第２半導体スイッチ２０ｂを介して負荷１１に電力を供給する。

このとき、電流は、正極端子Ｔｐから第１半導体スイッチ２０ａ、第２半導体スイッチ２０ｂ、負荷１１及び負極端子Ｔｎの順に流れる。このように、正極端子Ｔｐから負極端子Ｔｎへ流れる電流の電流経路には、第１半導体スイッチ２０ａ、第２半導体スイッチ２０ｂ及び負荷１１がこの順で配置されている。第１ダイオード２１ａ及び第２ダイオード２１ｂそれぞれのカソードは、電流経路においてアノードの下流側及び上流側に位置する。

第１半導体スイッチ２０ａがオンである場合、ドレイン及びソース間の電圧が実質的にゼロＶであるため、第１ダイオード２１ａを電流が流れることはない。同様に、第２半導体スイッチ２０ｂがオンである場合、第２ダイオード２１ｂを電流が流れることはない。

マイコン２６が出力電圧をハイレベル電圧からローレベル電圧に切替えた場合、第２駆動回路２２ｂは第２半導体スイッチ２０ｂをオフに切替える。第２半導体スイッチ２０ｂがオフに切替わった場合、負荷１１を介した電流の通流、及び、回路抵抗３０，３１を介した電流の通流が停止するので、ノード電圧、及び、電圧出力回路２４の出力電圧はゼロＶに低下する。これにより、ＯＲ回路２３に入力される２つの電圧が基準電圧Ｖｒ未満となるので、ＯＲ回路２３の出力電圧がローレベル電圧に切替わり、第１駆動回路２２ａは第１半導体スイッチ２０ａをオフに切替える。

以上のように、給電制御装置１０内で故障が発生していない場合において、マイコン２６が出力電圧をハイレベル電圧からローレベル電圧に切替えたとき、第１半導体スイッチ２０ａ及び第２半導体スイッチ２０ｂはオフに切替わる。第１半導体スイッチ２０ａ及び第２半導体スイッチ２０ｂがオフに切替わった場合、正極端子Ｔｐ及び負荷１１の一端間の電気的な接続が遮断され、バッテリ１２から負荷１１への給電が停止する。

マイコン２６がローレベル電圧を出力している状態で第２半導体スイッチ２０ｂのドレイン及びソースが短絡した場合、バッテリ１２の正極から、電流が、第１半導体スイッチ２０ａの第１ダイオード２１ａ、第２半導体スイッチ２０ｂ及び負荷１１の順に流れ、ノード電圧は、バッテリ電圧Ｖｂ近傍の値まで上昇し、閾値電圧Ｖｔｈを超える。これより、電圧出力回路２４の出力電圧は基準電圧Ｖｒ以上となり、ＯＲ回路２３の出力電圧がローレベル電圧からハイレベル電圧に切替わる。これにより、第１駆動回路２２ａは第１半導体スイッチ２０ａをオンに切替え、第１ダイオード２１ａを介した電流の通流が停止する。

以上のように、マイコン２６は、第１半導体スイッチ２０ａ及び第２半導体スイッチ２０ｂのオフへの切替えを指示している場合において、第２半導体スイッチ２０ｂのドレイン及びソースが短絡したとき、第１駆動回路２２ａは第１半導体スイッチ２０ａをオンに切替える。

第２半導体スイッチ２０ｂのドレイン及びソースの短絡は、第２半導体スイッチ２０ｂにおいて、ゲートの電圧に無関係に、ドレイン及びソース間の抵抗値が小さい値に固定される故障を意味する。短絡が発生している場合、ドレイン及びソースを介して電流が流れることが可能である。

マイコン２６がハイレベル電圧を出力している状態で第２半導体スイッチ２０ｂのドレイン及びソースが短絡した場合においては、マイコン２６が出力電圧をローレベル電圧に切替えても、ノード電圧が閾値電圧Ｖｔｈ未満の電圧に低下することはない。このため、マイコン２６の出力電圧がローレベル電圧に切替わっても、ＯＲ回路２３はハイレベル電圧を出力し続け、第１駆動回路２２ａは第１半導体スイッチ２０ａをオンに維持する。

通常、第１半導体スイッチ２０ａ及び第２半導体スイッチ２０ｂがオフである状態でバッテリ１２が正極端子Ｔｐ及び負極端子Ｔｎ間に接続される。このとき、バッテリ１２の接続が逆接続であったとしても、ノード電圧、及び、電圧出力回路２４の出力電圧はゼロＶに維持され、ＯＲ回路２３の出力電圧がローレベル電圧からハイレベル電圧に切替わることはない。このため、第１半導体スイッチ２０ａ及び第２半導体スイッチ２０ｂがオフである状態では、バッテリ１２の接続が正常接続であるか否かに無関係に、バッテリ１２から電流が流れることはない。

＜マイコン２６の構成＞
図３はマイコン２６の要部構成を示すブロック図である。マイコン２６は、出力部４０、記憶部４１及び制御部４２を有する。これらは、内部バス４３に接続されている。出力部４０は、更に、装置抵抗２５を介して、ＯＲ回路２３及び第２駆動回路２２ｂに接続されている。

出力部４０は、装置抵抗２５を介して、ＯＲ回路２３及び第２駆動回路２２ｂにローレベル電圧又はハイレベル電圧を出力している。出力部４０は、制御部４２の指示に従って、ＯＲ回路２３及び第２駆動回路２２ｂへの出力電圧をローレベル電圧又はハイレベル電圧に切替える。

記憶部４１は不揮発メモリである。記憶部４１には、コンピュータプログラムＰが記憶されている。制御部４２は、処理を実行する処理素子、例えば、ＣＰＵ(Central Processing Unit)を有する。制御部４２の処理素子は、コンピュータプログラムＰを実行することによって、負荷１１への給電を制御する給電制御処理を実行する。

なお、コンピュータプログラムＰは、制御部４２が有する処理素子が読み取り可能に記憶媒体Ａに記憶されていてもよい。この場合、図示しない読み出し装置によって記憶媒体Ａから読み出されたコンピュータプログラムＰが記憶部４１に書き込まれる。記憶媒体Ａは、光ディスク、フレキシブルディスク、磁気ディスク、磁気光ディスク又は半導体メモリ等である。光ディスクは、ＣＤ（Compact Disc）－ＲＯＭ(Read Only Memory)、ＤＶＤ（Digital Versatile Disc）－ＲＯＭ、又は、ＢＤ（Blu-ray(登録商標) Disc）等である。磁気ディスクは、例えばハードディスクである。また、図示しない通信網に接続されている図示しない外部装置からコンピュータプログラムＰをダウンロードし、ダウンロードしたコンピュータプログラムＰを記憶部４１に書き込んでもよい。

また、制御部４２が有する処理素子の数は、１に限定されず、２以上であってもよい。この場合、複数の処理素子がコンピュータプログラムＰに従って、温度算出処理及び給電制御処理を協同で実行してもよい。

＜給電制御処理＞
図４は給電制御処理の手順を示すフローチャートである。以下では、バッテリ１２の接続は正常接続であると仮定する。給電制御処理では、まず、制御部４２は、電力を負荷１１に供給するか否かを判定する（ステップＳ１）。例えば、負荷１１の作動を指示する作動信号が図示しない入力部に入力された場合、制御部４２は電力を負荷１１に供給すると判定する。作動信号が入力部に入力されていない場合、制御部４２は電力を負荷１１に供給しないと判定する。

制御部４２は、電力を供給しないと判定した場合（Ｓ１：ＮＯ）、負荷１１への給電を停止するか否かを判定する（ステップＳ２）。例えば、負荷１１への給電の停止を指示する停止信号が図示しない入力部に入力された場合、制御部４２は負荷１１への給電を停止すると判定する。停止信号が入力部に入力されていない場合、制御部４２は負荷１１への給電を停止しないと判定する。制御部４２は、給電を停止しないと判定した場合（Ｓ２：ＮＯ）、給電制御処理を終了する。制御部４２は、給電制御処理を終了した後、再び、給電制御処理を実行する。従って、制御部４２は、負荷１１への給電が必要となるか、又は、負荷１１への給電の停止が必要となるまで待機する。

制御部４２は、電力を供給すると判定した場合（Ｓ１：ＹＥＳ）、出力部４０に、出力電圧のハイレベル電圧への切替えを指示する（ステップＳ３）。これにより、出力部４０は、ＯＲ回路２３及び第２駆動回路２２ｂへの出力電圧をハイレベル電圧に切替える。結果、第１駆動回路２２ａ及び第２駆動回路２２ｂは第１半導体スイッチ２０ａ及び第２半導体スイッチ２０ｂをオンに切替え、バッテリ１２は負荷１１に電力が供給される。制御部４２は、ステップＳ３を実行することによって、第１駆動回路２２ａ及び第２駆動回路２２ｂに第１半導体スイッチ２０ａ及び第２半導体スイッチ２０ｂのオンへの切替えを指示する。

制御部４２は、給電を停止すると判定した場合（Ｓ２：ＹＥＳ）、出力部４０に、出力電圧のローレベル電圧への切替えを指示する（ステップＳ４）。これにより、出力部４０は、ＯＲ回路２３及び第２駆動回路２２ｂへの出力電圧をローレベル電圧に切替える。第２半導体スイッチ２０ｂの両端が短絡していない場合においては、出力部４０が出力電圧をローレベル電圧に切替えたとき、第１駆動回路２２ａ及び第２駆動回路２２ｂは、第１半導体スイッチ２０ａ及び第２半導体スイッチ２０ｂをオフに切替え、バッテリ１２から負荷１１への給電が停止する。

制御部４２は、ステップＳ４を実行することによって、第１駆動回路２２ａ及び第２駆動回路２２ｂに第１半導体スイッチ２０ａ及び第２半導体スイッチ２０ｂのオフへの切替えを指示する。制御部４２は処理部として機能する。
制御部４２は、ステップＳ３，Ｓ４の一方を実行した後、給電制御処理を終了する。前述したように、制御部４２は、給電制御処理を終了した後、再び、給電制御処理を実行する。

＜給電制御装置１０の効果＞
以上のように、マイコン２６の制御部４２は、出力部４０に出力電圧のローレベル電圧への切替えを指示することによって、第１半導体スイッチ２０ａ及び第２半導体スイッチ２０ｂのオフへの切替えを指示する。制御部４２が第１半導体スイッチ２０ａ及び第２半導体スイッチ２０ｂのオフへの切替えを指示しているにも関わらず、ノード電圧が閾値電圧以上である場合、第２半導体スイッチ２０ｂのドレイン及びソースが短絡したとみなし、ＯＲ回路２３は、出力電圧をハイレベル電圧に切替える。これにより、第１駆動回路２２ａは第１半導体スイッチ２０ａをオンに切替える。ノード電圧が閾値電圧以上であることは、正極端子Ｔｐから負極端子Ｔｎへの電流経路を電流が流れていることを意味する。

第１駆動回路２２ａが以上のように動作するので、第１ダイオード２１ａを介して電流が長時間流れることはなく、第１半導体スイッチ２０ａの温度が異常な温度に上昇することはない。第２半導体スイッチ２０ｂのドレイン及びソースの短絡に起因して第１半導体スイッチ２０ａの故障が発生することはない。第１駆動回路２２ａは切替え部として機能する。

（実施形態２）
電圧出力回路２４の構成は実施形態１において示された構成に限定されない。
以下では、実施形態２について、実施形態１と異なる点を説明する。後述する構成を除く他の構成は、実施形態１と共通している。このため、実施形態１と共通する構成部には実施形態１と同一の参照符号を付してその説明を省略する。

＜電圧出力回路２４の構成＞
図５は、実施形態２における電源システム１の要部構成を示すブロック図である。実施形態２を実施形態１と比較した場合、電圧出力回路２４の構成が異なる。実施形態２において、電圧出力回路２４は、回路抵抗５０，５１，・・・，５４、第１回路スイッチ５５及び第２回路スイッチ５６を有する。第１回路スイッチ５５はＮＰＮ型のバイポーラトランジスタである。第２回路スイッチ５６はＰＮＰ型のバイポーラトランジスタである。

回路抵抗５０の一端は、第２半導体スイッチ２０ｂのソース及び負荷１１の一端間の接続ノードに接続されている。回路抵抗５０の他端は、第１回路スイッチ５５のベースに接続されている。第１回路スイッチ５５のベース及びエミッタ間に回路抵抗５１が接続されている。第１回路スイッチ５５のエミッタは接地されている。第１回路スイッチ５５のコレクタは回路抵抗５２の一端に接続されている。回路抵抗５２の他端は、第２回路スイッチ５６のベースに接続されている。

第２回路スイッチ５６のベース及びエミッタ間に回路抵抗５３が接続されている。第２回路スイッチ５６のエミッタには、一定電圧Ｖｃが印加されている。一定電圧Ｖｃは接地電位を基準とした電圧である。第２回路スイッチ５６のコレクタは、回路抵抗５４の一端に接続されている。回路抵抗５４の他端は接地されている。第２回路スイッチ５６のコレクタ及び回路抵抗５４の一端間の接続ノードはＯＲ回路２３の一方の入力端に接続されている。

第１回路スイッチ５５では、エミッタの電位を基準としたベースの電圧が正の一定電圧以上である場合、コレクタ及びエミッタ間の抵抗値は十分に小さい。このとき、第１回路スイッチ５５はオンであり、コレクタ及びエミッタを介して電流が流れることが可能である。第１回路スイッチ５５では、エミッタの電位を基準としたベースの電圧が正の一定電圧未満である場合、コレクタ及びエミッタ間の抵抗値は十分に大きい。このとき、第１回路スイッチ５５はオフであり、コレクタ及びエミッタを介して電流が流れることはない。

第２回路スイッチ５６では、エミッタの電位を基準としたベースの電圧が負の一定電圧未満である場合、コレクタ及びエミッタ間の抵抗値は十分に小さい。このとき、第２回路スイッチ５６はオンであり、エミッタ及びコレクタを介して電流が流れることが可能である。第２回路スイッチ５６では、エミッタの電位を基準としたベースの電圧が負の一定電圧以上である場合、コレクタ及びエミッタ間の抵抗値は十分に大きい。このとき、第２回路スイッチ５６はオフであり、コレクタ及びエミッタを介して電流が流れることはない。

＜電圧出力回路２４の動作＞
図６は、電圧出力回路２４の動作を説明するためのタイミングチャートである。図６には、ノード電圧、第１回路スイッチ５５の状態、第２回路スイッチ５６の状態及び電圧出力回路２４の出力電圧の推移が示されている。これらの推移について、横軸には時間が示されている。

ノード電圧がゼロを超えた場合、電流は回路抵抗５０，５１の順に流れる。回路抵抗５１において、電圧降下が生じる。第１回路スイッチ５５において、エミッタの電位を基準としたベースの電圧は、回路抵抗５１における電圧降下の幅と一致する。ノード電圧が高い程、回路抵抗５１を流れる電流が大きいので、電圧降下の幅は大きい。閾値電圧Ｖｔｈは、第１回路スイッチ５５において、エミッタの電位を基準としたベースの電圧が、第１回路スイッチ５５の正の一定電圧である場合におけるノード電圧である。閾値電圧Ｖｔｈは、ゼロＶを超えており、かつ、バッテリ電圧Ｖｂ未満である。

第１半導体スイッチ２０ａ及び第２半導体スイッチ２０ｂがオフである場合、ノード電圧は、ゼロＶであり、閾値電圧Ｖｔｈ未満である。ノード電圧が閾値電圧Ｖｔｈ未満である場合、第１回路スイッチ５５において、エミッタの電位を基準としたベースの電圧は、正の一定電圧未満である。このため、第１回路スイッチ５５はオフである。

第１回路スイッチ５５がオフである場合、電流は回路抵抗５３，５２を流れないので、第２回路スイッチ５６において、エミッタの電位を基準としたベースの電圧は、ゼロＶであり、正の一定電圧以上である。このため、第２回路スイッチ５６もオフである。第２回路スイッチ５６がオフである場合、電流は回路抵抗５４を流れないので、電圧出力回路２４はゼロＶをＯＲ回路２３に出力する。ゼロＶは基準電圧Ｖｒ未満である。従って、ノード電圧がゼロＶである場合、実施形態１と同様に、電圧出力回路２４は、基準電圧Ｖｒ未満である電圧を出力する。

第１半導体スイッチ２０ａ及び第２半導体スイッチ２０ｂがオンである場合、又は、第１半導体スイッチ２０ａがオフであり、かつ、第２半導体スイッチ２０ｂのドレイン及びソースが短絡している場合、ノード電圧は、バッテリ電圧Ｖｂ、又は、バッテリ電圧Ｖｂ近傍の値であり、閾値電圧Ｖｔｈ以上である。このとき、第１回路スイッチ５５において、エミッタを基準としたベースの電圧は、正の一定電圧以上であり、第１回路スイッチ５５はオンである。第１回路スイッチ５５がオンである場合、電流は、回路抵抗５３，５２の順に流れ、回路抵抗５３において電圧降下が生じる。

このとき、第２回路スイッチ５６において、エミッタを基準としたベースの電圧は、負の一定電圧未満であり、第２回路スイッチ５６はオンである。第２回路スイッチ５６がオンである場合、電圧出力回路２４は一定電圧ＶｃをＯＲ回路２３に出力する。一定電圧Ｖｃは、ＯＲ回路２３の基準電圧Ｖｒ以上である。従って、ノード電圧がバッテリ電圧Ｖｂ又はバッテリ電圧Ｖｂ近傍の値である場合、実施形態１と同様に、電圧出力回路２４は、基準電圧以上である電圧を出力する。

第１半導体スイッチ２０ａ及び第２半導体スイッチ２０ｂがオフである状態でバッテリ１２が正極端子Ｔｐ及び負極端子Ｔｎ間に接続される。このとき、バッテリ１２の接続が逆接続であったと仮定する。この場合、ノード電圧は、ゼロＶであり、閾値電圧Ｖｔｈ未満であるので、第１回路スイッチ５５及び第２回路スイッチ５６はオフであり、電圧出力回路２４はゼロＶを出力する。このため、第１半導体スイッチ２０ａ及び第２半導体スイッチ２０ｂがオフである状態では、バッテリ１２の接続が正常接続であるか否かに無関係に、バッテリ１２から電流が流れることはない。

以上のように、実施形態２における電圧出力回路２４は、実施形態１における電圧出力回路２４と同様に作用する。従って、実施形態２における給電制御装置１０は、実施形態１における給電制御装置１０が奏する効果を同様に奏する。

（実施形態３）
電圧出力回路２４の構成は実施形態１，２において示された構成に限定されない。
以下では、実施形態３について、実施形態１と異なる点を説明する。後述する構成を除く他の構成は、実施形態１と共通している。このため、実施形態１と共通する構成部には実施形態１と同一の参照符号を付してその説明を省略する。

＜電圧出力回路２４の構成＞
図７は、実施形態３における電源システム１の要部構成を示すブロック図である。実施形態３を実施形態１と比較した場合、電圧出力回路２４の構成が異なる。実施形態３において、電圧出力回路２４は、コンパレータ６０、回路抵抗６１及び直流電源６２を有する。コンパレータ６０は、プラス端、マイナス端及び出力端を有する。

コンパレータ６０のプラス端は、第２半導体スイッチ２０ｂのソース及び負荷１１の一端間の接続ノードと、回路抵抗６１の一端とに接続されている。コンパレータ６０のマイナス端は直流電源６２の正極に接続されている。回路抵抗６１の他端と、直流電源６２の負極とは接地されている。コンパレータ６０の出力端はＯＲ回路２３の一方の入力端に接続されている。

接地電位を基準とした直流電源６２の正極の電圧は、一定値であり、閾値電圧Ｖｔｈとして機能する。コンパレータ６０は、接地電位を基準としたプラス端の電圧、即ち、ノード電圧が閾値電圧Ｖｔｈ以上である場合、ハイレベル電圧をＯＲ回路２３に出力する。コンパレータ６０が出力するハイレベル電圧は、ＯＲ回路２３の基準電圧以上である。コンパレータ６０は、ノード電圧が閾値電圧未満である場合、ローレベル電圧をＯＲ回路２３に出力する。コンパレータ６０が出力するローレベル電圧は、ＯＲ回路２３の基準電圧未満である。

＜電圧出力回路２４の動作＞
図８は、電圧出力回路２４の動作を説明するためのタイミングチャートである。図８には、ノード電圧及び電圧出力回路２４の出力電圧の推移が示されている。これらの推移について、横軸には時間が示されている。
第１半導体スイッチ２０ａ及び第２半導体スイッチ２０ｂがオフである場合、ノード電圧はゼロＶである。ノード電圧がゼロＶである場合、コンパレータ６０、即ち、電圧出力回路２４は、実施形態１と同様に、基準電圧Ｖｒ未満である電圧を出力する。

第１半導体スイッチ２０ａ及び第２半導体スイッチ２０ｂがオンである場合、又は、第１半導体スイッチ２０ａがオフであり、かつ、第２半導体スイッチ２０ｂのドレイン及びソースが短絡している場合、ノード電圧は、バッテリ電圧Ｖｂ、又は、バッテリ電圧Ｖｂ近傍の値である。このとき、コンパレータ６０はハイレベル電圧を出力する。従って、ノード電圧がバッテリ電圧Ｖｂ又はバッテリ電圧Ｖｂ近傍の値である場合、実施形態１と同様に、電圧出力回路２４は、基準電圧以上である電圧を出力する。

第１半導体スイッチ２０ａ及び第２半導体スイッチ２０ｂがオフである状態でバッテリ１２が正極端子Ｔｐ及び負極端子Ｔｎ間に接続される。このとき、バッテリ１２の接続が逆接続であったと仮定する。この場合、回路抵抗６１の他端が接地されているので、ノード電圧はゼロＶである。ノード電圧がゼロＶである場合、コンパレータ６０、即ち、電圧出力回路２４はローレベル電圧を出力する。このため、第１半導体スイッチ２０ａ及び第２半導体スイッチ２０ｂがオフである状態では、バッテリ１２の接続が正常接続であるか否かに無関係に、バッテリ１２から電流が流れることはない。

以上のように、実施形態３における電圧出力回路２４は、実施形態１における電圧出力回路２４と同様に作用する。従って、実施形態３における給電制御装置１０は、実施形態１における給電制御装置１０が奏する効果を同様に奏する。

（実施形態４）
実施形態１において、ノード電圧が閾値電圧以上であるか否かの判定はＯＲ回路２３によって行われる。しかしながら、この判定を行う機器は、ＯＲ回路２３に限定されない。
以下では、実施形態４について、実施形態１と異なる点を説明する。後述する構成を除く他の構成は、実施形態１と共通している。このため、実施形態１と共通する構成部には実施形態１と同一の参照符号を付してその説明を省略する。

図９は、実施形態４における電源システム１の要部構成を示すブロック図である。実施形態４における給電制御装置１０は、実施形態１における給電制御装置１０が有する構成部の中で、ＯＲ回路２３以外の構成部を有する。実施形態４においては、電圧出力回路２４の回路抵抗３０，３１間の接続ノードはマイコン２６に接続されている。マイコン２６は、装置抵抗２５を介して、第１駆動回路２２ａ及び第２駆動回路２２ｂに接続されている。

電圧出力回路２４の出力電圧はマイコン２６に入力される。マイコン２６は、第１駆動回路２２ａ及び第２駆動回路２２ｂにハイレベル電圧又はローレベル電圧を出力している。第１駆動回路２２ａは、マイコン２６から入力されている電圧がローレベル電圧からハイレベル電圧に切替わった場合、第１半導体スイッチ２０ａをオンに切替える。第１駆動回路２２ａは、マイコン２６から入力されている電圧がハイレベル電圧からローレベル電圧に切替わった場合、第１半導体スイッチ２０ａをオフに切替える。

マイコン２６の出力電圧がハイレベル電圧に切替わった場合、実施形態１と同様に、第１駆動回路２２ａ及び第２駆動回路２２ｂは第１半導体スイッチ２０ａ及び第２半導体スイッチ２０ｂをオンに切替える。マイコン２６の出力電圧がローレベル電圧に切替わった場合、電圧出力回路２４の出力電圧に無関係に、第１駆動回路２２ａ及び第２駆動回路２２ｂは第１半導体スイッチ２０ａ及び第２半導体スイッチ２０ｂをオフに切替える。

＜マイコン２６の構成＞
図１０はマイコン２６の要部構成を示すブロック図である。実施形態４におけるマイコン２６は、実施形態１におけるマイコン２６が有する構成部に加えて、入力部４４及びＡ／Ｄ変換部４５を有する。出力部４０は、内部バス４３に接続されるとともに、装置抵抗２５を介して、第１駆動回路２２ａ及び第２駆動回路２２ｂに接続されている。Ａ／Ｄ変換部４５は、内部バス４３及び入力部４４に接続されている。入力部４４は、更に、電圧出力回路２４が有する回路抵抗３０，３１間の接続ノードに接続されている。

出力部４０は、装置抵抗２５を介して、第１駆動回路２２ａ及び第２駆動回路２２ｂにハイレベル電圧又はローレベル電圧を出力している。出力部４０は、制御部４２の指示に従って、第１駆動回路２２ａ及び第２駆動回路２２ｂへの出力電圧をハイレベル電圧又はローレベル電圧に切替える。

電圧出力回路２４は、入力部４４にアナログの電圧を出力する。入力部４４は、アナログの電圧が入力された場合、入力されたアナログの電圧をＡ／Ｄ変換部４５に出力する。Ａ／Ｄ変換部４５は、入力部４４から入力されたアナログの電圧をデジタルの電圧に変換する。制御部４２は、Ａ／Ｄ変換部４５が変換したデジタルの電圧をＡ／Ｄ変換部４５から取得する。制御部４２が取得する電圧は、取得時点において電圧出力回路２４が出力した電圧と実質的に一致する。

制御部４２の処理素子は、コンピュータプログラムＰを実行することによって、給電制御処理に加えて、第２半導体スイッチ２０ｂのドレイン及びソースの短絡を検知する短絡検知処理を実行する。

＜短絡検知処理＞
図１１は短絡検知処理の手順を示すフローチャートである。制御部４２は、出力部４０の出力電圧がローレベル電圧であるか否かを判定する（ステップＳ１１）。実施形態１の説明で述べたように、出力部４０の出力電圧がローレベル電圧であることは、制御部４２が第１半導体スイッチ２０ａ及び第２半導体スイッチ２０ｂのオフを指示していることを意味する。

制御部４２は、出力電圧がローレベル電圧であると判定した場合（Ｓ１１：ＹＥＳ）、ノード電圧が閾値電圧以上であるか否かを判定する（ステップＳ１２）。ステップＳ１２では、制御部４２は、電圧出力回路２４の出力電圧が基準電圧Ｖｒ以上である場合、ノード電圧が閾値電圧以上であると判定する。電圧出力回路２４の出力電圧が基準電圧Ｖｒ未満である場合、ノード電圧が閾値電圧未満であると判定する。

制御部４２は、出力電圧がローレベル電圧ではないと判定した場合（Ｓ１１：ＮＯ）、又は、ノード電圧が閾値電圧未満であると判定した場合（Ｓ１２：ＮＯ）、短絡検知処理を終了する。制御部４２は、短絡検知処理を終了した後、再び、短絡検知処理を実行する。従って、出力電圧がローレベル電圧である状態でノード電圧が閾値電圧以上となるまで待機する。

制御部４２は、ノード電圧が閾値電圧以上であると判定した場合（Ｓ１２：ＹＥＳ）、第２半導体スイッチ２０ｂのドレイン及びソースが短絡したとして、出力部４０に指示して、第１駆動回路２２ａ及び第２駆動回路２２ｂへの出力電圧をハイレベル電圧に切替えさせる（ステップＳ１３）。これにより、第１駆動回路２２ａは第１半導体スイッチ２０ａをオンに切替える。制御部４２は、ステップＳ１３を実行することによって、第１駆動回路２２ａに第１半導体スイッチ２０ａのオンへの切替えを指示する。
制御部４２は、ステップＳ１３を実行した後、短絡検知処理を終了し、再び短絡検知処理を実行する。

以上のように、実施形態４における給電制御装置１０においても、実施形態１と同様に、制御部４２が、第１半導体スイッチ２０ａ及び第２半導体スイッチ２０ｂのオフへの切替えを指示しているにも関わらず、ノード電圧が閾値電圧以上である場合、第１駆動回路２２ａは第１半導体スイッチ２０ａをオンに切替える。実施形態４における給電制御装置は、実施形態１における給電制御装置１０が奏する効果を同様に奏する。

（実施形態５）
実施形態１においては、第１半導体スイッチ２０ａは第２半導体スイッチ２０ｂの上流側に配置されている。第１半導体スイッチ２０ａ及び第２半導体スイッチ２０ｂの配置はこの配置に限定されない。
以下では、実施形態５について、実施形態１と異なる点を説明する。後述する構成を除く他の構成は、実施形態１と共通している。このため、実施形態１と共通する構成部には実施形態１と同一の参照符号を付してその説明を省略する。

＜給電制御装置１０の構成＞
図１２は、実施形態５における電源システム１の要部構成を示すブロック図である。実施形態５を実施形態１と比較した場合、第１半導体スイッチ２０ａ及び第２半導体スイッチ２０ｂの配置が異なる。実施形態５における給電制御装置１０では、第２半導体スイッチ２０ｂのドレインは、正極端子Ｔｐに接続されている。第２半導体スイッチ２０ｂのソースは、第１半導体スイッチ２０ａのソースに接続されている。第１半導体スイッチ２０ａのドレインは負荷１１の一端に接続されている。

バッテリ１２の接続が正常接続である場合において、第１半導体スイッチ２０ａ及び第２半導体スイッチ２０ｂがオンであるとき、電流は、正極端子Ｔｐ、第２半導体スイッチ２０ｂ、第１半導体スイッチ２０ａ、負荷１１及び負極端子Ｔｎの順に流れる。正極端子Ｔｐから負極端子Ｔｎへ流れる電流の電流経路には、第２半導体スイッチ２０ｂ、第１半導体スイッチ２０ａ及び負荷１１がこの順で配置されている。

電圧出力回路２４の回路抵抗３０の一端は、第１半導体スイッチ２０ａ及び第２半導体スイッチ２０ｂのソース間の接続ノードに接続されている。実施形態５におけるノード電圧は、接地電位を基準として、第１半導体スイッチ２０ａ及び第２半導体スイッチ２０ｂのソース間の接続ノードに印加される電圧である。

バッテリ１２の接続が正常接続である場合において、第１半導体スイッチ２０ａがオフであり、かつ、第２半導体スイッチ２０ｂのドレイン及びソースが短絡していると仮定する。この場合、電流は、正極端子Ｔｐ、第２半導体スイッチ２０ｂ、第１半導体スイッチ２０ａの第１ダイオード２１ａ、負荷１１及び負極端子Ｔｎの順に流れる。

第１半導体スイッチ２０ａ及び第２半導体スイッチ２０ｂがオフである場合、ノード電圧は、実施形態１と同様にゼロＶである。第１半導体スイッチ２０ａ及び第２半導体スイッチ２０ｂがオンである場合、又は、第１半導体スイッチ２０ａがオフであり、かつ、第２半導体スイッチ２０ｂのドレイン及びソースが短絡している場合、ノード電圧は、実施形態１と同様に、バッテリ電圧Ｖｂ、又は、バッテリ電圧Ｖｂ近傍の値である。

第１半導体スイッチ２０ａ及び第２半導体スイッチ２０ｂがオフである状態でバッテリ１２が正極端子Ｔｐ及び負極端子Ｔｎ間に接続される。このとき、バッテリ１２の接続が逆接続であったと仮定する。この場合、ノード電圧は実施形態１と同様にゼロＶである。
従って、実施形態５における給電制御装置１０は、実施形態１における給電制御装置１０が奏する効果を同様に奏する。

なお、実施形態５において、電圧出力回路２４の構成は、回路抵抗３０，３１を用いた構成に限定されず、実施形態２，３における電圧出力回路２４の一方の構成であってもよい。

（実施形態６）
実施形態５において、ノード電圧は、接地電位を基準として、第１半導体スイッチ２０ａ及び第２半導体スイッチ２０ｂのソース間の接続ノードに印加される電圧に限定されない。
以下では、実施形態６について、実施形態５と異なる点を説明する。後述する構成を除く他の構成は、実施形態５と共通している。このため、実施形態５と共通する構成部には実施形態５と同一の参照符号を付してその説明を省略する。

＜給電制御装置１０の構成＞
図１３は、実施形態６における電源システム１の要部構成を示すブロック図である。実施形態６を実施形態５と比較した場合、電圧出力回路２４が接続している接続ノードが異なる。実施形態５の説明で述べたように、電圧出力回路２４の構成は、回路抵抗３０，３１を用いた構成に限定されず、実施形態２，３における電圧出力回路２４の一方の構成であってもよい。

図１３には、電圧出力回路２４の構成が回路抵抗３０，３１を用いた実施形態１の構成である例が示されている。この場合、回路抵抗３０の一端は、第１半導体スイッチ２０ａのドレイン及び負荷１１の一端間の接続ノードに接続されている。実施形態６では、ノード電圧は、接地電位を基準として、第１半導体スイッチ２０ａのドレイン及び負荷１１の一端間の接続ノードに印加される電圧である。

第１半導体スイッチ２０ａ及び第２半導体スイッチ２０ｂがオフである場合、ノード電圧は、実施形態５と同様にゼロＶである。第１半導体スイッチ２０ａ及び第２半導体スイッチ２０ｂがオンである場合、又は、第１半導体スイッチ２０ａがオフであり、かつ、第２半導体スイッチ２０ｂのドレイン及びソースが短絡している場合、ノード電圧は、実施形態５と同様に、バッテリ電圧Ｖｂ、又は、バッテリ電圧Ｖｂ近傍の値である。

第１半導体スイッチ２０ａ及び第２半導体スイッチ２０ｂがオフである状態でバッテリ１２が正極端子Ｔｐ及び負極端子Ｔｎ間に接続される。このとき、バッテリ１２の接続が逆接続であったと仮定する。この場合、ノード電圧は実施形態５と同様にゼロＶである。
従って、実施形態６における給電制御装置１０は、実施形態５における給電制御装置１０が奏する効果を同様に奏する。

（実施形態７）
実施形態４においては、第１半導体スイッチ２０ａは第２半導体スイッチ２０ｂの上流側に配置されている。第１半導体スイッチ２０ａ及び第２半導体スイッチ２０ｂの配置はこの配置に限定されない。
以下では、実施形態７について、実施形態４と異なる点を説明する。後述する構成を除く他の構成は、実施形態４と共通している。このため、実施形態４と共通する構成部には実施形態４と同一の参照符号を付してその説明を省略する。

＜給電制御装置１０の構成＞
図１４は、実施形態７における電源システム１の要部構成を示すブロック図である。実施形態７を実施形態４と比較した場合、第１半導体スイッチ２０ａ及び第２半導体スイッチ２０ｂの配置が異なる。実施形態７における給電制御装置１０では、第２半導体スイッチ２０ｂのドレインは、正極端子Ｔｐに接続されている。第２半導体スイッチ２０ｂのソースは、第１半導体スイッチ２０ａのソースに接続されている。第１半導体スイッチ２０ａのドレインは負荷１１の一端に接続されている。

バッテリ１２の接続が正常接続である場合において、第１半導体スイッチ２０ａ及び第２半導体スイッチ２０ｂがオンであるとき、電流は、正極端子Ｔｐ、第２半導体スイッチ２０ｂ、第１半導体スイッチ２０ａ、負荷１１及び負極端子Ｔｎの順に流れる。正極端子Ｔｐから負極端子Ｔｎへ流れる電流の電流経路には、第２半導体スイッチ２０ｂ、第１半導体スイッチ２０ａ及び負荷１１がこの順で配置されている。

実施形態４の説明で述べたように、電圧出力回路２４の構成は、回路抵抗３０，３１を用いた構成に限定されず、実施形態２，３における電圧出力回路２４の一方の構成であってもよい。図１４では、電圧出力回路２４の構成が回路抵抗３０，３１を用いた実施形態１の構成である例が示されている。この例では、回路抵抗３０の一端は、第１半導体スイッチ２０ａ及び第２半導体スイッチ２０ｂのソース間の接続ノードに接続されている。実施形態７におけるノード電圧は、接地電位を基準として、第１半導体スイッチ２０ａ及び第２半導体スイッチ２０ｂのソース間の接続ノードに印加される電圧である。

第１半導体スイッチ２０ａ及び第２半導体スイッチ２０ｂがオフである場合、ノード電圧は、実施形態４と同様にゼロＶである。第１半導体スイッチ２０ａ及び第２半導体スイッチ２０ｂがオンである場合、又は、第１半導体スイッチ２０ａがオフであり、かつ、第２半導体スイッチ２０ｂのドレイン及びソースが短絡している場合、ノード電圧は、実施形態４と同様に、バッテリ電圧Ｖｂ、又は、バッテリ電圧Ｖｂ近傍の値である。

第１半導体スイッチ２０ａ及び第２半導体スイッチ２０ｂがオフである状態でバッテリ１２が正極端子Ｔｐ及び負極端子Ｔｎ間に接続される。このとき、バッテリ１２の接続が逆接続であったと仮定する。この場合、ノード電圧は実施形態４と同様にゼロＶである。
従って、実施形態７における給電制御装置１０は、実施形態４における給電制御装置１０が奏する効果を同様に奏する。

＜なお書き＞
電圧出力回路２４が接続する接続ノードは、実施形態６と同様に、第１半導体スイッチ２０ａのドレイン及び負荷１１の一端間の接続ノードであってもよい。この場合、ノード電圧は、接地電位を基準として、第１半導体スイッチ２０ａのドレイン及び負荷１１の一端間の接続ノードに印加される電圧である。

（実施形態８）
実施形態２においては、負荷１１は給電制御装置１０の下流側に配置されている。しかしながら、負荷１１の配置はこの配置に限定されない。
以下では、実施形態８について、実施形態２と異なる点を説明する。後述する構成を除く他の構成は、実施形態２と共通している。このため、実施形態２と共通する構成部には実施形態２と同一の参照符号を付してその説明を省略する。

＜電源システム１の構成＞
図１５は、実施形態８における電源システム１の要部構成を示すブロック図である。実施形態８における電源システム１では、正極端子Ｔｐは負荷１１の一端に接続されている。負荷１１の他端は、給電制御装置１０が有する第１半導体スイッチ２０ａのソースに接続されている。第２半導体スイッチ２０ｂのソースは接地されている。

実施形態８では、給電制御装置１０は、第１半導体スイッチ２０ａ及び第２半導体スイッチ２０ｂをオンに切替える。これにより、負荷１１の他端及び負極端子Ｔｎが電気的に接続され、バッテリ１２から負荷１１に電力が供給される。給電制御装置１０は、第１半導体スイッチ２０ａ及び第２半導体スイッチ２０ｂをオフに切替える。これにより、負荷１１の他端及び負極端子Ｔｎ間の電気的な接続が遮断され、バッテリ１２から負荷１１への給電が停止する。

＜給電制御装置１０の構成＞
実施形態８における給電制御装置１０は、実施形態２における給電制御装置１０が有する全ての構成部を有する。第１半導体スイッチ２０ａ、第２半導体スイッチ２０ｂ、第１駆動回路２２ａ、第２駆動回路２２ｂ、ＯＲ回路２３、装置抵抗２５及びマイコン２６は実施形態２と同様に接続されている。実施形態８における電圧出力回路２４は、実施形態２と同様に、回路抵抗５２，５３，５４及び第２回路スイッチ５６を有する。これらは、実施形態２と同様に接続されている。

回路抵抗５２の一端は、第１半導体スイッチ２０ａ及び第２半導体スイッチ２０ｂのドレイン間の接続ノードに接続されている。第２回路スイッチ５６のエミッタには、一定電圧Ｖｃが印加されている。第２回路スイッチ５６のコレクタ及び回路抵抗５４の一端間の接続ノードは、ＯＲ回路２３の一方の入力端に接続されている。実施形態８におけるノード電圧は、接地電位を基準として、第１半導体スイッチ２０ａ及び第２半導体スイッチ２０ｂのドレイン間の接続ノードに印加される電圧である。

バッテリ１２の接続が正常接続である場合において、第１半導体スイッチ２０ａ及び第２半導体スイッチ２０ｂがオンであるとき、電流は、正極端子Ｔｐから負荷１１、第１半導体スイッチ２０ａ、第２半導体スイッチ２０ｂ及び負極端子Ｔｎの順に流れる。このように、正極端子Ｔｐから負極端子Ｔｎへ流れる電流の電流経路には、負荷１１、第１半導体スイッチ２０ａ及び第２半導体スイッチ２０ｂがこの順で配置されている。同様の場合において、第１半導体スイッチ２０ａがオフであり、かつ、第２半導体スイッチ２０ｂのドレイン及びソースが短絡していると仮定する。この場合、電流は、正極端子Ｔｐ、負荷１１、第１半導体スイッチ２０ａの第１ダイオード２１ａ、第２半導体スイッチ２０ｂ及び負極端子Ｔｎの順に流れる。

＜電圧出力回路２４の動作＞
図１６は電圧出力回路２４の動作を説明するためのタイミングチャートである。図１６には、ノード電圧及び電圧出力回路２４の出力電圧の推移が示されている。これらの推移について、横軸には時間が示されている。

ノード電圧が一定電圧Ｖｃ未満である場合、電流は回路抵抗５３，５２の順に流れ、回路抵抗５３において電圧降下が生じる。このとき、第２回路スイッチ５６において、エミッタの電位を基準としたベースの電圧は、負の電圧である。負の電圧の絶対値は電圧降下の幅と一致する。ノード電圧が低い程、回路抵抗５３を流れる電流が大きいので、電圧降下の幅は大きい。閾値電圧Ｖｔｈは、第２回路スイッチ５６において、エミッタの電位を基準としたベースの電圧が、第２回路スイッチ５６の負の一定電圧である場合におけるノード電圧である。閾値電圧Ｖｔｈは、ゼロＶを超えており、かつ、一定電圧Ｖｃ未満である。

実施形態８において、第１半導体スイッチ２０ａ及び第２半導体スイッチ２０ｂがオフである場合、電流は回路抵抗５２，５３を流れないので、ノード電圧は、一定電圧Ｖｃであり、閾値電圧Ｖｔｈ以上である。この場合、第２回路スイッチ５６はオフであり、電圧出力回路２４は、基準電圧Ｖｒ未満であるゼロＶをＯＲ回路２３に出力する。第１半導体スイッチ２０ａ及び第２半導体スイッチ２０ｂがオンである場合、又は、第２半導体スイッチ２０ｂのドレイン及びソースが短絡している状態で第１半導体スイッチ２０ａがオフである場合、ノード電圧は、ゼロＶであり、閾値電圧Ｖｔｈ未満である。この場合、第２回路スイッチ５６はオンであり、電圧出力回路２４は、基準電圧Ｖｒ以上である一定電圧ＶｃをＯＲ回路２３に出力する。

従って、マイコン２６の制御部４２が出力部４０にローレベル電圧を出力させているにも関わらず、ノード電圧が閾値電圧未満である場合、第２半導体スイッチ２０ｂのドレイン及びソースが短絡したとして、ＯＲ回路２３は、出力電圧をハイレベル電圧に切替える。これにより、第１駆動回路２２ａは第１半導体スイッチ２０ａをオンに切替える。ノード電圧が閾値電圧Ｖｔｈ未満であることは、正極端子Ｔｐから負極端子Ｔｎへの電流経路を電流が流れていることを意味する。

第１半導体スイッチ２０ａ及び第２半導体スイッチ２０ｂがオフである状態でバッテリ１２が正極端子Ｔｐ及び負極端子Ｔｎ間に接続される。このとき、バッテリ１２の接続が逆接続であったと仮定する。この場合、ノード電圧は、一定電圧Ｖｃであり、閾値電圧Ｖｔｈ以上であるので、第２回路スイッチ５６はオフであり、電圧出力回路２４はゼロＶを出力する。このため、第１半導体スイッチ２０ａ及び第２半導体スイッチ２０ｂがオフである状態では、バッテリ１２の接続が正常接続であるか否かに無関係に、バッテリ１２から電流が流れることはない。
実施形態８における給電制御装置１０は、実施形態２における給電制御装置１０と同様に作用し、実施形態２における給電制御装置１０が奏する効果を同様に奏する。

（実施形態９）
実施形態８において、ノード電圧は、接地電位を基準として、第１半導体スイッチ２０ａ及び第２半導体スイッチ２０ｂのドレイン間の接続ノードに印加される電圧に限定されない。
以下では、実施形態９について、実施形態８と異なる点を説明する。後述する構成を除く他の構成は、実施形態８と共通している。このため、実施形態８と共通する構成部には実施形態８と同一の参照符号を付してその説明を省略する。

＜給電制御装置１０の構成＞
図１７は、実施形態９における電源システム１の要部構成を示すブロック図である。実施形態９を実施形態８と比較した場合、電圧出力回路２４の回路抵抗５２の一端が接続している接続ノードが異なる。回路抵抗５２の一端は、負荷１１の他端及び第１半導体スイッチ２０ａのソース間の接続ノードに接続されている。実施形態９では、ノード電圧は、接地電位を基準として、負荷１１の他端及び第１半導体スイッチ２０ａのソース間の接続ノードに印加される電圧である。

第１半導体スイッチ２０ａ及び第２半導体スイッチ２０ｂがオフである場合、ノード電圧は、一定電圧Ｖｃであり、実施形態８と同様に閾値電圧Ｖｔｈ以上である。第１半導体スイッチ２０ａ及び第２半導体スイッチ２０ｂがオンである場合、又は、第１半導体スイッチ２０ａがオフであり、かつ、第２半導体スイッチ２０ｂのドレイン及びソースが短絡している場合、ノード電圧は、ゼロＶ、又は、ゼロＶ近傍の値であり、実施形態８と同様に閾値電圧Ｖｔｈ未満である。

第１半導体スイッチ２０ａ及び第２半導体スイッチ２０ｂがオフである状態でバッテリ１２が正極端子Ｔｐ及び負極端子Ｔｎ間に接続される。このとき、バッテリ１２の接続が逆接続であったと仮定する。この場合、ノード電圧は、一定電圧Ｖｃであり、実施形態８と同様に閾値電圧Ｖｔｈ以上である。
従って、実施形態９における給電制御装置１０は、実施形態８における給電制御装置１０が奏する効果を同様に奏する。

（実施形態１０）
実施形態８において、ノード電圧が閾値電圧以上であるか否かの判定はＯＲ回路２３によって行われる。しかしながら、この判定を行う機器は、ＯＲ回路２３に限定されない。
以下では、実施形態１０について、実施形態８と異なる点を説明する。後述する構成を除く他の構成は、実施形態８と共通している。このため、実施形態８と共通する構成部には実施形態８と同一の参照符号を付してその説明を省略する。

図１８は、実施形態１０における電源システム１の要部構成を示すブロック図である。実施形態１０における給電制御装置１０は、実施形態８における給電制御装置１０が有する構成部の中で、ＯＲ回路２３以外の構成部を有する。実施形態１０におけるマイコン２６は、実施形態４におけるマイコン２６と同様に構成されている。実施形態１０においては、電圧出力回路２４の第２回路スイッチ５６のコレクタ及び回路抵抗５４間の接続ノードは、マイコン２６の入力部４４に接続されている。マイコン２６の出力部４０は、装置抵抗２５を介して、第１駆動回路２２ａ及び第２駆動回路２２ｂに接続されている。

電圧出力回路２４の出力電圧はマイコン２６の入力部４４に入力される。マイコン２６の出力部４０は、第１駆動回路２２ａ及び第２駆動回路２２ｂにハイレベル電圧又はローレベル電圧を出力している。第１駆動回路２２ａは、出力部４０から入力されている電圧がローレベル電圧からハイレベル電圧に切替わった場合、第１半導体スイッチ２０ａをオンに切替える。第１駆動回路２２ａは、マイコン２６の出力部４０から入力されている電圧がハイレベル電圧からローレベル電圧に切替わった場合、第１半導体スイッチ２０ａをオフに切替える。

出力部４０の出力電圧がハイレベル電圧に切替わった場合、実施形態８と同様に、第１駆動回路２２ａ及び第２駆動回路２２ｂは第１半導体スイッチ２０ａ及び第２半導体スイッチ２０ｂをオンに切替える。出力部４０の出力電圧がローレベル電圧に切替わった場合、電圧出力回路２４の出力電圧に無関係に、第１駆動回路２２ａ及び第２駆動回路２２ｂは第１半導体スイッチ２０ａ及び第２半導体スイッチ２０ｂをオフに切替える。

実施形態１０では、実施形態４と同様に、電圧出力回路２４は、第１半導体スイッチ２０ａ及び第２半導体スイッチ２０ｂがオフである場合に基準電圧Ｖｒ未満である電圧を出力する。電圧出力回路２４は、第１半導体スイッチ２０ａ及び第２半導体スイッチ２０ｂがオンである場合、又は、第２半導体スイッチ２０ｂのドレイン及びソースが短絡している状態で第１半導体スイッチ２０ａがオフである場合に基準電圧Ｖｒ以上である電圧を出力する。

マイコン２６の制御部４２は実施形態４と同様の短絡検知処理を行うので、実施形態１０における給電制御装置１０は、実施形態４における給電制御装置１０が奏する効果を同様に奏する。

実施形態１０における短絡検知処理のステップＳ１２では、制御部４２は、電圧出力回路２４の出力電圧が基準電圧Ｖｒ未満である場合、ノード電圧が閾値電圧以上であると判定する。制御部４２は、電圧出力回路２４の出力電圧が基準電圧Ｖｒ以上である場合、ノード電圧が閾値電圧未満であると判定する。制御部４２は、ノード電圧が閾値電圧未満であると判定した場合（Ｓ１２：ＮＯ）、第２半導体スイッチ２０ｂのドレイン及びソースが短絡したとして、ステップＳ１３を実行する。制御部４２は、ノード電圧が閾値電圧以上であると判定した場合（Ｓ１２：ＹＥＳ）、短絡検知処理を終了する。

＜なお書き＞
電圧出力回路２４の回路抵抗５２の一端は、実施形態９と同様に、負荷１１の他端及び第１半導体スイッチ２０ａのソース間の接続ノードに接続されてもよい。この場合、ノード電圧は、実施形態９と同様に、接地電位を基準として、負荷１１の他端及び第１半導体スイッチ２０ａのソース間の接続ノードに印加される電圧である。

（実施形態１１）
実施形態８においては、第１半導体スイッチ２０ａは第２半導体スイッチ２０ｂの上流側に配置されている。第１半導体スイッチ２０ａ及び第２半導体スイッチ２０ｂの配置はこの配置に限定されない。
以下では、実施形態１１について、実施形態８と異なる点を説明する。後述する構成を除く他の構成は、実施形態８と共通している。このため、実施形態８と共通する構成部には実施形態８と同一の参照符号を付してその説明を省略する。

＜給電制御装置１０の構成＞
図１９は、実施形態１１における電源システム１の要部構成を示すブロック図である。実施形態１１を実施形態８と比較した場合、第１半導体スイッチ２０ａ及び第２半導体スイッチ２０ｂの配置が異なる。実施形態１１における給電制御装置１０では、第２半導体スイッチ２０ｂのドレインは、負荷１１の他端に接続されている。第２半導体スイッチ２０ｂのソースは、第１半導体スイッチ２０ａのソースに接続されている。第１半導体スイッチ２０ａのドレインは接地されている。

バッテリ１２の接続が正常接続である場合において、第１半導体スイッチ２０ａ及び第２半導体スイッチ２０ｂがオンであるとき、電流は、正極端子Ｔｐ、負荷１１、第２半導体スイッチ２０ｂ、第１半導体スイッチ２０ａ及び負極端子Ｔｎの順に流れる。正極端子Ｔｐから負極端子Ｔｎへ流れる電流の電流経路には、負荷１１、第２半導体スイッチ２０ｂ及び第１半導体スイッチ２０ａがこの順で配置されている。同様の場合において、第１半導体スイッチ２０ａがオフであり、かつ、第２半導体スイッチ２０ｂのドレイン及びソースが短絡していると仮定する。この場合、電流は、正極端子Ｔｐ、負荷１１、第２半導体スイッチ２０ｂ、第１半導体スイッチ２０ａの第１ダイオード２１ａ及び負極端子Ｔｎの順に流れる。

電圧出力回路２４の回路抵抗５２の一端は、負荷１１の他端及び第１半導体スイッチ２０ａのドレイン間の接続ノードに接続されている。実施形態１１におけるノード電圧は、接地電位を基準として、負荷１１の他端及び第１半導体スイッチ２０ａのドレイン間の接続ノードに印加される電圧である。

第１半導体スイッチ２０ａ及び第２半導体スイッチ２０ｂがオフである場合、ノード電圧は、一定電圧Ｖｃであり、実施形態８と同様に閾値電圧Ｖｔｈ以上である。第１半導体スイッチ２０ａ及び第２半導体スイッチ２０ｂがオンである場合、又は、第１半導体スイッチ２０ａがオフであり、かつ、第２半導体スイッチ２０ｂのドレイン及びソースが短絡している場合、ノード電圧は、ゼロＶ又はゼロＶ近傍の値であり、実施形態８と同様に、閾値電圧Ｖｔｈ未満である。

第１半導体スイッチ２０ａ及び第２半導体スイッチ２０ｂがオフである状態でバッテリ１２が正極端子Ｔｐ及び負極端子Ｔｎ間に接続される。このとき、バッテリ１２の接続が逆接続であったと仮定する。この場合、ノード電圧は、一定電圧Ｖｃであり、実施形態８と同様に閾値電圧Ｖｔｈ以上である。
従って、実施形態１１における給電制御装置１０は、実施形態８における給電制御装置１０が奏する効果を同様に奏する。

（実施形態１２）
実施形態１０においては、第１半導体スイッチ２０ａは第２半導体スイッチ２０ｂの上流側に配置されている。第１半導体スイッチ２０ａ及び第２半導体スイッチ２０ｂの配置はこの配置に限定されない。
以下では、実施形態１２について、実施形態１０と異なる点を説明する。後述する構成を除く他の構成は、実施形態１０と共通している。このため、実施形態１０と共通する構成部には実施形態１０と同一の参照符号を付してその説明を省略する。

＜給電制御装置１０の構成＞
図２０は、実施形態１２における電源システム１の要部構成を示すブロック図である。実施形態１２を実施形態１０と比較した場合、第１半導体スイッチ２０ａ及び第２半導体スイッチ２０ｂの配置が異なる。実施形態１２における給電制御装置１０では、第２半導体スイッチ２０ｂのドレインは、負荷１１の他端に接続されている。第２半導体スイッチ２０ｂのソースは、第１半導体スイッチ２０ａのソースに接続されている。第１半導体スイッチ２０ａのドレインは接地されている。

バッテリ１２の接続が正常接続である場合において、第１半導体スイッチ２０ａ及び第２半導体スイッチ２０ｂがオンであるとき、電流は、正極端子Ｔｐ、負荷１１、第２半導体スイッチ２０ｂ、第１半導体スイッチ２０ａ及び負極端子Ｔｎの順に流れる。正極端子Ｔｐから負極端子Ｔｎへ流れる電流の電流経路には、負荷１１、第２半導体スイッチ２０ｂ及び第１半導体スイッチ２０ａがこの順で配置されている。

バッテリ１２の接続が正常接続である場合において、第１半導体スイッチ２０ａがオフであり、かつ、第２半導体スイッチ２０ｂのドレイン及びソースが短絡していると仮定する。この場合、電流は、正極端子Ｔｐ、負荷１１、第２半導体スイッチ２０ｂ、第１半導体スイッチ２０ａの第１ダイオード２１ａ及び負極端子Ｔｎの順に流れる。

回路抵抗５２の一端は、負荷１１の他端及び第１半導体スイッチ２０ａのドレイン間の接続ノードに接続されている。実施形態１２におけるノード電圧は、接地電位を基準として、負荷１１の他端及び第１半導体スイッチ２０ａのドレイン間の接続ノードに印加される電圧である。

第１半導体スイッチ２０ａ及び第２半導体スイッチ２０ｂがオフである場合、ノード電圧は、一定電圧Ｖｃであり、実施形態１０と同様に閾値電圧Ｖｔｈ以上である。第１半導体スイッチ２０ａ及び第２半導体スイッチ２０ｂがオンである場合、又は、第１半導体スイッチ２０ａがオフであり、かつ、第２半導体スイッチ２０ｂのドレイン及びソースが短絡している場合、ノード電圧は、ゼロＶ又はゼロＶ近傍の値であり、実施形態１０と同様に閾値電圧Ｖｔｈ未満である。

第１半導体スイッチ２０ａ及び第２半導体スイッチ２０ｂがオフである状態でバッテリ１２が正極端子Ｔｐ及び負極端子Ｔｎ間に接続される。このとき、バッテリ１２の接続が逆接続であったと仮定する。この場合、ノード電圧は、一定電圧Ｖｃであり、実施形態１０と同様に閾値電圧Ｖｔｈ以上である。
従って、実施形態１２における給電制御装置１０は、実施形態１０における給電制御装置１０が奏する効果を同様に奏する。

＜変形例＞
実施形態１～１２において、第１半導体スイッチ２０ａ及び第２半導体スイッチ２０ｂそれぞれは、寄生ダイオードを有する半導体スイッチであればよいので、Ｎチャネル型のＦＥＴに限定されない。第１半導体スイッチ２０ａはＰチャネル型のＦＥＴであってもよい。この場合、第１ダイオード２１ａのカソード及びアノードは、第１半導体スイッチ２０ａのソース及びドレインに接続される。

第１半導体スイッチ２０ａがＰチャネル型のＦＥＴである場合、第１半導体スイッチ２０ａのドレイン及びソースそれぞれの接続先は、第１半導体スイッチ２０ａがＮチャネル型のＦＥＴである場合における第１半導体スイッチ２０ａのソース及びドレインの接続先に変更される。第１駆動回路２２ａは、第１半導体スイッチ２０ａのゲートの電圧を低下させることによって、第１半導体スイッチ２０ａをオンに切替える。第１駆動回路２２ａは、第１半導体スイッチ２０ａのゲートの電圧を上昇させることによって、第１半導体スイッチ２０ａをオフに切替える。

同様に、第２半導体スイッチ２０ｂはＰチャネル型のＦＥＴであってもよい。この場合も、第２ダイオード２１ｂのカソード及びアノードは、第２半導体スイッチ２０ｂのソース及びドレインに接続される。第２半導体スイッチ２０ｂがＰチャネル型のＦＥＴである場合、第２半導体スイッチ２０ｂのドレイン及びソースそれぞれの接続先は、第２半導体スイッチ２０ｂがＮチャネル型のＦＥＴである場合における第２半導体スイッチ２０ｂのソース及びドレインの接続先に変更される。第２駆動回路２２ｂは、第２半導体スイッチ２０ｂのゲートの電圧を低下させることによって、第２半導体スイッチ２０ｂをオンに切替える。第２駆動回路２２ｂは、第２半導体スイッチ２０ｂのゲートの電圧を上昇させることによって、第２半導体スイッチ２０ｂをオフに切替える。

実施形態１～１２において、マイコン２６は、装置抵抗２５を介して、ＯＲ回路２３及び第２駆動回路２２ｂ、又は、第１駆動回路２２ａ及び第２駆動回路２２ｂに接続している。給電制御装置１０は２つの装置抵抗２５を有する場合、マイコン２６は、一方の装置抵抗２５を介して、ＯＲ回路２３又は第１駆動回路２２ａに接続され、他方の装置抵抗２５を介して、第２駆動回路２２ｂに接続されてもよい。この場合、マイコン２６は、ＯＲ回路２３又は第１駆動回路２２ａにハイレベル電圧又はローレベル電圧を出力するとともに、第２駆動回路２２ｂにハイレベル電圧又はローレベル電圧を出力する。マイコン２６が第１駆動回路２２ａにハイレベル電圧又はローレベル電圧を直接に出力する構成では、電圧出力回路２４の出力電圧が基準電圧Ｖｒ以上である場合、マイコン２６は第１駆動回路２２ａに出力している電圧をハイレベル電圧に切替える。

実施形態１～３，５，６において、ＯＲ回路２３の一方の入力端は、電圧出力回路２４を介さずに、電流経路上の接続ノードに直接に接続されてもよい。この場合、ＯＲ回路２３の一方の入力端に入力される電圧の基準電圧は、閾値電圧と一致する。同様に、実施形態１～３，５，６において、ＯＲ回路２３の一方の入力端は、電圧出力回路２４ではなく、ダイオードを介して電流経路上の接続ノードに接続されてもよい。この場合も、ＯＲ回路２３の一方の入力端に入力される電圧の基準電圧は、閾値電圧と一致する。ダイオードのカソードはＯＲ回路２３側に配置される。

実施形態２，５～７において、第１回路スイッチ５５は、制御端の電圧が一定電圧以上となった場合にオンに切替わるスイッチであればよいので、ＮＰＮ型のバイポーラトランジスタに限定されず、例えば、Ｎチャネル型のＦＥＴであってもよい。
実施形態２，５～１２において、第２回路スイッチ５６は、制御端の電圧が一定電圧未満となった場合にオンに切替わるスイッチであればよいので、ＰＮＰ型のバイポーラトランジスタに限定されず、例えば、Ｐチャネル型のＦＥＴであってもよい。

開示された実施形態１～１２はすべての点で例示であって、制限的なものではないと考えられるべきである。本発明の範囲は、上述した意味ではなく、特許請求の範囲によって示され、特許請求の範囲と均等の意味及び範囲内でのすべての変更が含まれることが意図される。

１ 電源システム
１０ 給電制御装置
１１ 負荷
１２ バッテリ
２０ａ 第１半導体スイッチ
２０ｂ 第２半導体スイッチ
２１ａ 第１ダイオード
２１ｂ 第２ダイオード
２２ａ 第１駆動回路（切替え部）
２２ｂ 第２駆動回路
２３ ＯＲ回路
２４ 電圧出力回路
２５ 装置抵抗
２６ マイコン
３０，３１，５０，５１，５２，５３，５４，６１ 回路抵抗
４０ 出力部
４１ 記憶部
４２ 制御部（処理部）
４３ 内部バス
４４ 入力部
４５ Ａ／Ｄ変換部
５５ 第１回路スイッチ
５６ 第２回路スイッチ
６０ コンパレータ
６２ 直流電源
Ａ 記憶媒体
Ｐ コンピュータプログラム
Ｔｎ 負極端子
Ｔｐ 正極端子

Claims (7)

1. 電流経路に配置され、両端に寄生ダイオードが接続されている第１半導体スイッチ及び第２半導体スイッチの両方をオン又はオフに切替えることによって給電を制御する給電制御装置であって、
   前記第１半導体スイッチ及び第２半導体スイッチのオン又はオフへの切替えを指示する処理を実行する処理部と、
   前記処理部が前記第１半導体スイッチ及び第２半導体スイッチのオフへの切替えを指示しているにも関わらず、前記電流経路を電流が流れている場合に前記第１半導体スイッチをオンに切替える切替え回路と
   を備え、
   前記第１半導体スイッチ及び第２半導体スイッチそれぞれの寄生ダイオードのカソードは、前記電流経路にてアノードの下流側及び上流側に位置する
   給電制御装置。
2. 前記電流経路にて、前記第１半導体スイッチは、前記第２半導体スイッチの上流側に配置されており、
   前記電流経路にて、前記第２半導体スイッチの下流側に負荷が配置されており、
   前記切替え回路は、前記処理部が前記第１半導体スイッチ及び第２半導体スイッチのオフへの切替えを指示しているにも関わらず、前記第２半導体スイッチ及び前記負荷間の接続ノードのノード電圧が閾値電圧以上である場合に前記第１半導体スイッチをオンに切替える
   請求項１に記載の給電制御装置。
3. 前記電流経路にて、前記第１半導体スイッチは、前記第２半導体スイッチの下流側に配置されており、
   前記電流経路にて、前記第１半導体スイッチの下流側に負荷が配置されており、
   前記切替え回路は、前記処理部が前記第１半導体スイッチ及び第２半導体スイッチのオフへの切替えを指示しているにも関わらず、前記第２半導体スイッチ及び前記負荷間の接続ノードのノード電圧が閾値電圧以上である場合に前記第１半導体スイッチをオンに切替える
   請求項１に記載の給電制御装置。
4. 前記処理部は、
   前記第１半導体スイッチ及び第２半導体スイッチのオフへの切替えを指示している場合、前記ノード電圧が前記閾値電圧以上であるか否かを判定し、
   前記ノード電圧が前記閾値電圧以上であると判定した場合に前記第１半導体スイッチのオンへの切替えを前記切替え回路に指示する
   処理を実行する
   請求項２又は請求項３に記載の給電制御装置。
5. 前記電流経路にて、前記第１半導体スイッチは、前記第２半導体スイッチの上流側に配置されており、
   前記電流経路にて、前記第１半導体スイッチの上流側に負荷が配置されており、
   前記切替え回路は、前記処理部が前記第１半導体スイッチ及び第２半導体スイッチのオフへの切替えを指示しているにも関わらず、前記負荷及び第２半導体スイッチ間の接続ノードのノード電圧が閾値電圧未満である場合に前記第１半導体スイッチをオンに切替える
   請求項１に記載の給電制御装置。
6. 前記電流経路にて、前記第１半導体スイッチは、前記第２半導体スイッチの下流側に配置されており、
   前記電流経路にて、前記第２半導体スイッチの上流側に負荷が配置されており、
   前記切替え回路は、前記処理部が前記第１半導体スイッチ及び第２半導体スイッチのオフへの切替えを指示しているにも関わらず、前記負荷及び第２半導体スイッチ間の接続ノードのノード電圧が閾値電圧未満である場合に前記第１半導体スイッチをオンに切替える
   請求項１に記載の給電制御装置。
7. 前記処理部は、
   前記第１半導体スイッチ及び第２半導体スイッチのオフへの切替えを指示している場合、前記ノード電圧が前記閾値電圧未満であるか否かを判定し、
   前記ノード電圧が前記閾値電圧未満であると判定した場合に前記第１半導体スイッチのオンへの切替えを前記切替え回路に指示する
   処理を実行する
   請求項５又は請求項６に記載の給電制御装置。

Images