JP2014017672A - 負荷駆動回路 - Google Patents
負荷駆動回路 Download PDFInfo
- Publication number
- JP2014017672A JP2014017672A JP2012153992A JP2012153992A JP2014017672A JP 2014017672 A JP2014017672 A JP 2014017672A JP 2012153992 A JP2012153992 A JP 2012153992A JP 2012153992 A JP2012153992 A JP 2012153992A JP 2014017672 A JP2014017672 A JP 2014017672A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- load
- abnormality
- output
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Power Conversion In General (AREA)
- Electronic Switches (AREA)
Abstract
【課題】並列に接続した複数の半導体スイッチを、負荷に直列に接続して使用する場合に、1つの半導体スイッチが遮断しても、残りの半導体スイッチを損傷する虞がない負荷駆動回路の提供。
【解決手段】異常を検出したときに異常信号を出力する1又は複数の異常検出手段2a,3aを有する半導体スイッチ2,3を複数並列に、電源VB及び負荷1を接続する電線に介装し、負荷1への駆動信号により半導体スイッチ2,3をオン又はオフにする負荷駆動回路。異常検出手段2a,3aが出力した異常信号の論理和を出力する論理和回路(12,13)と、論理和回路(12,13)の出力を保持し、保持した出力により、半導体スイッチ2,3全てをオフにする保持回路9とを備えている。
【選択図】図2
【解決手段】異常を検出したときに異常信号を出力する1又は複数の異常検出手段2a,3aを有する半導体スイッチ2,3を複数並列に、電源VB及び負荷1を接続する電線に介装し、負荷1への駆動信号により半導体スイッチ2,3をオン又はオフにする負荷駆動回路。異常検出手段2a,3aが出力した異常信号の論理和を出力する論理和回路(12,13)と、論理和回路(12,13)の出力を保持し、保持した出力により、半導体スイッチ2,3全てをオフにする保持回路9とを備えている。
【選択図】図2
Description
本発明は、半導体スイッチを複数並列に、電源及び負荷を接続する電線に介装した負荷駆動回路に関するものである。
負荷に比較的大きい電流を流す場合には、並列に接続した複数の半導体リレー(半導体スイッチ)を、負荷に直列に接続して使用することがある。半導体リレーでは、過電流保護と過熱保護とを行っており、過電流又は過熱を検知したときは、電流を遮断するように構成されている。
特許文献1には、負荷電流を開閉する並列接続されたスイッチング素子であって、負荷電流を一定比率で分担するように形成された第1、第2のスイッチング素子を備える過電流検出機能付き負荷駆動回路が開示されている。第2のスイッチング素子に流れる電流に比例する電圧を生成する電圧生成手段と、電圧生成手段が生成した電圧が所定電圧より大である場合に過電流信号を出力する電圧比較手段とを備えている。
特許文献2には、電源から負荷への通電路に互いに並列接続された複数の半導体スイッチ素子と、半導体スイッチ素子それぞれに対応して設けられ、対応する半導体スイッチ素子に流れる電流に応じた検出電流を出力する複数の電流検出素子とを備え、電源から負荷への電力供給を制御する電力供給制御装置が開示されている。複数の電流検出素子の出力側に共通接続され、複数の電流検出素子からの合成検出電流を電圧に変換する共通変換回路と、共通変換回路の出力電圧が閾値電圧を超えている場合に異常信号を出力する異常検出回路とを備えている。
特許文献3には、並列接続された複数の半導体スイッチング素子を駆動する半導体スイッチング素子の駆動方法が開示されている。半導体スイッチング素子の温度を検出し、半導体スイッチング素子を遮断状態から導通状態へ移行させる際、半導体スイッチング素子のうち検出された温度の低いものから順に導通状態へ移行させ、導通状態から遮断状態へ移行させる際、半導体スイッチング素子のうち検出された温度の高いものから順に遮断状態へ移行させる。
並列に接続した複数の半導体リレーを、負荷に直列に接続して使用する場合、1つの半導体リレーが遮断すると、残りの半導体リレーに過大な電流が流れて、残りの半導体リレーを損傷する虞があるという問題がある。
引用文献1に記載された過電流検出機能付き負荷駆動回路では、負荷駆動回路が過電流遮断する前に、何れか一方のスイッチング素子が過熱遮断した場合、他方のスイッチング素子に過大な電流が流れるという問題がある。
引用文献1に記載された過電流検出機能付き負荷駆動回路では、負荷駆動回路が過電流遮断する前に、何れか一方のスイッチング素子が過熱遮断した場合、他方のスイッチング素子に過大な電流が流れるという問題がある。
引用文献2に記載された電力供給制御装置では、異常検出回路が異常信号を出力すれば、複数の半導体スイッチ素子全てを遮断するが、過熱に関しては、半導体スイッチ素子それぞれの過温度検知回路により遮断する。その為、1つの半導体スイッチが過熱状態から復帰したときに、他の半導体スイッチが過熱遮断していれば、復帰した半導体スイッチに過大な電流が流れるという問題がある。
引用文献3に記載された半導体スイッチング素子の駆動方法では、過電流が流れた場合でも、半導体スイッチング素子を温度が高い順にオフにする為、オン状態にある温度が低い半導体スイッチング素子に過大な電流が流れるという問題がある。
引用文献3に記載された半導体スイッチング素子の駆動方法では、過電流が流れた場合でも、半導体スイッチング素子を温度が高い順にオフにする為、オン状態にある温度が低い半導体スイッチング素子に過大な電流が流れるという問題がある。
本発明は、上述したような事情に鑑みてなされたものであり、並列に接続した複数の半導体スイッチを、負荷に直列に接続して使用する場合に、1つの半導体スイッチが遮断しても、残りの半導体スイッチを損傷する虞がない負荷駆動回路を提供することを目的とする。
第1発明に係る負荷駆動回路は、異常を検出したときに異常信号を出力する1又は複数の異常検出手段を有する半導体スイッチを複数並列に、電源及び負荷を接続する電線に介装した負荷駆動回路において、前記異常検出手段が出力した異常信号の論理和を出力する論理和回路を備え、該論理和回路の出力により、前記半導体スイッチ全てをオフにするように構成してあることを特徴とする。
この負荷駆動回路では、異常を検出したときに異常信号を出力する1又は複数の異常検出手段を有する半導体スイッチを、電源及び負荷を接続する電線に複数並列に介装してある。論理和回路が、異常検出手段が出力した異常信号の論理和を出力し、論理和回路の出力により、半導体スイッチ全てをオフにする。
第2発明に係る負荷駆動回路は、異常を検出したときに異常信号を出力する1又は複数の異常検出手段を有する半導体スイッチを複数並列に、電源及び負荷を接続する電線に介装し、該負荷への駆動信号により前記半導体スイッチをオン又はオフにする負荷駆動回路において、前記異常検出手段が出力した異常信号の論理和を出力する論理和回路と、該論理和回路の出力を保持し、保持した出力により、前記半導体スイッチ全てをオフにする保持回路とを備えることを特徴とする。
この負荷駆動回路では、異常を検出したときに異常信号を出力する1又は複数の異常検出手段を有する半導体スイッチを、電源及び負荷を接続する電線に複数並列に介装し、負荷への駆動信号により半導体スイッチをオン又はオフにする。論理和回路が、異常検出手段が出力した異常信号の論理和を出力し、保持回路が、論理和回路の出力を保持し、保持した出力により、半導体スイッチ全てをオフにする。
第3発明に係る負荷駆動回路は、通流する電流を検出する電流検出手段を有する半導体スイッチを複数並列に、電源及び負荷を接続する電線に介装し、該負荷への駆動信号により前記半導体スイッチをオン又はオフにする負荷駆動回路において、前記電流検出手段が検出した電流値が所定値より大きいか否かをそれぞれ判定する判定回路と、該判定回路がそれぞれ判定した結果の論理和を出力する論理和回路と、該論理和回路の出力を保持し、保持した出力により、前記半導体スイッチ全てをオフにする保持回路とを備えることを特徴とする。
この負荷駆動回路では、通流する電流を検出する電流検出手段を有する半導体スイッチを、電源及び負荷を接続する電線に複数並列に介装し、負荷への駆動信号により半導体スイッチをオン又はオフにする。判定回路が、電流検出手段が検出した電流値が所定値より大きいか否かをそれぞれ判定し、論理和回路が、判定回路がそれぞれ判定した結果の論理和を出力する。保持回路は、論理和回路の出力を保持し、保持した出力により、半導体スイッチ全てをオフにする。
第4発明に係る負荷駆動回路は、前記半導体スイッチのそれぞれが有し、異常を検出したときに異常信号を出力する1又は複数の異常検出手段を更に備え、該異常検出手段が出力した異常信号が前記論理和回路に入力され、前記保持回路は、該論理和回路の出力を保持し、保持した出力により、前記半導体スイッチ全てをオフにするように構成してあることを特徴とする。
この負荷駆動回路では、半導体スイッチのそれぞれが有する1又は複数の異常検出手段が、異常を検出したときに異常信号を出力し、異常検出手段が出力した異常信号は論理和回路に入力される。保持回路は、論理和回路の出力を保持し、保持した出力により、半導体スイッチ全てをオフにする。
第5発明に係る負荷駆動回路は、前記保持回路は、前記半導体スイッチをオフにする前記駆動信号によりリセットされるよう構成してあることを特徴とする。
第6発明に係る負荷駆動回路は、前記異常検出手段は、半導体スイッチの過熱を検出する手段、及び半導体スイッチに通流する過電流を検出する手段の何れか一方又は両方であることを特徴とする。
本発明に係る負荷駆動回路によれば、並列に接続した複数の半導体スイッチを、負荷に直列に接続して使用する場合に、1つの半導体スイッチが遮断しても、残りの半導体スイッチを損傷する虞がない負荷駆動回路を実現することができる。
以下に、本発明をその実施の形態を示す図面に基づき説明する。
(実施の形態1)
図1は、本発明に係る負荷駆動回路の実施の形態1の概略構成を示すブロック図である。
この負荷駆動回路は、車両に搭載された負荷1、例えばリアデフロスタ(リアガラスの霜取り装置)へ、並列に接続された2つの半導体リレー(半導体スイッチ)2,3を通じて、バッテリからの電源VBが与えられている。
(実施の形態1)
図1は、本発明に係る負荷駆動回路の実施の形態1の概略構成を示すブロック図である。
この負荷駆動回路は、車両に搭載された負荷1、例えばリアデフロスタ(リアガラスの霜取り装置)へ、並列に接続された2つの半導体リレー(半導体スイッチ)2,3を通じて、バッテリからの電源VBが与えられている。
半導体リレー2,3は、それぞれ異常検出器(異常検出手段)2a,3aを有するIPD(Intelligent Power Device)であり、制御部6によりオン/オフ制御される。制御部6は、外部から与えられた操作信号に基づきオン/オフ制御信号を出力し、半導体リレー2,3のゲート(制御端子)へ与える。
異常検出器2a,3aは、それぞれ、温度検出器を有する過熱検出器、及び電流検出器を有する過電流検出器の一方又は両方であり、異常を検出したときは、異常信号を半導体リレー2,3毎に内蔵する論理和回路で纏めて出力する。
異常検出器2a,3aは、それぞれ、温度検出器を有する過熱検出器、及び電流検出器を有する過電流検出器の一方又は両方であり、異常を検出したときは、異常信号を半導体リレー2,3毎に内蔵する論理和回路で纏めて出力する。
半導体リレー2,3がそれぞれ出力した異常信号は、外付けの論理和回路4に与えられ、論理和回路4は、半導体リレー2,3がそれぞれ出力した異常信号の論理和を出力する。論理和回路4が出力した論理和は、異常検出回路5に与えられる。異常検出回路5は、与えられた論理和が、異常検出器2a,3aの何れかが異常を検出したことを示していれば、半導体リレー2,3全てをオフにする為の信号を出力する。
このような構成の負荷駆動回路では、負荷1をオンにする操作信号が制御部6に与えられると、制御部6は、Hレベルの制御信号を半導体リレー2,3のゲートへ与え、半導体リレー2,3をオンにする。これにより、負荷1に電源が与えられ、負荷1がオンになる。
半導体リレー2,3がオンの状態で、異常検出器2a,3aの何れかが異常を検出し、Hレベルの異常信号を出力すると、論理和回路4の出力信号がHレベルになる。論理和回路4の出力信号がHレベルになると、異常検出回路5が、Lレベルの信号を出力し、半導体リレー2,3全てをオフにする。
半導体リレー2,3がオンの状態で、異常検出器2a,3aの何れかが異常を検出し、Hレベルの異常信号を出力すると、論理和回路4の出力信号がHレベルになる。論理和回路4の出力信号がHレベルになると、異常検出回路5が、Lレベルの信号を出力し、半導体リレー2,3全てをオフにする。
(実施の形態2)
図2は、本発明に係る負荷駆動回路の実施の形態2の要部構成を示すブロック図である。
この負荷駆動回路は、車両に搭載された負荷1、例えばリアデフロスタ(リアガラスの霜取り装置)へ、並列に接続された2つの半導体リレー(半導体スイッチ)2,3を通じて、バッテリからの電源VBが与えられている。
図2は、本発明に係る負荷駆動回路の実施の形態2の要部構成を示すブロック図である。
この負荷駆動回路は、車両に搭載された負荷1、例えばリアデフロスタ(リアガラスの霜取り装置)へ、並列に接続された2つの半導体リレー(半導体スイッチ)2,3を通じて、バッテリからの電源VBが与えられている。
半導体リレー2,3は、それぞれ異常検出器(異常検出手段)2a,3aを有するIPDであり、制御部6によりオン/オフ制御される。制御部6は、外部から与えられた操作信号に基づきオン/オフ制御信号を出力し、抵抗R1を通じて半導体リレー2,3のゲート(制御端子)へ与える。
異常検出器2a,3aは、それぞれ、温度検出器を有する過熱検出器、及び電流検出器を有する過電流検出器の一方又は両方であり、異常を検出したときは、異常信号を半導体リレー2,3毎に内蔵する論理和回路で纏めて出力する(ダイアグ出力)。
異常検出器2a,3aは、それぞれ、温度検出器を有する過熱検出器、及び電流検出器を有する過電流検出器の一方又は両方であり、異常を検出したときは、異常信号を半導体リレー2,3毎に内蔵する論理和回路で纏めて出力する(ダイアグ出力)。
半導体リレー2が出力した異常信号は、抵抗R5の一方の端子に与えられ、抵抗R5の他方の端子は接地されている。抵抗R5の一方の端子は、ダイオードD3のアノードに接続され、ダイオードD3のカソ―ドは、抵抗R4の一方の端子に接続され、抵抗R4の他方の端子は接地されている。
異常検出器2a、抵抗R5及びダイオードD3は、半導体リレー2の異常出力部12を構成している。
異常検出器2a、抵抗R5及びダイオードD3は、半導体リレー2の異常出力部12を構成している。
半導体リレー3が出力した異常信号は、抵抗R6の一方の端子に与えられ、抵抗R6の他方の端子は接地されている。抵抗R6の一方の端子は、ダイオードD4のアノードに接続され、ダイオードD4のカソ―ドは、抵抗R4の一方の端子に接続されている。
異常検出器3a、抵抗R6及びダイオードD4は、半導体リレー3の異常出力部13を構成している。
異常検出器3a、抵抗R6及びダイオードD4は、半導体リレー3の異常出力部13を構成している。
抵抗R1の制御部6側の端子は、PNP型トランジスタTr1のエミッタに接続され、トランジスタTr1のコレクタは、抵抗R4の一方の端子に接続され、トランジスタTr1のベースは、抵抗R2の一方の端子に接続されている。
抵抗R1の半導体リレー2,3側の端子は、抵抗R2の他方の端子、及びNPN型トランジスタTr2のコレクタに接続されている。トランジスタTr2のエミッタは接地され、ベースは、抵抗R3を通じて、抵抗R4の一方の端子に接続されている。
抵抗R1〜R4及びトランジスタTr1,Tr2は、ラッチ部(異常出力保持回路)9を構成している。
抵抗R1の半導体リレー2,3側の端子は、抵抗R2の他方の端子、及びNPN型トランジスタTr2のコレクタに接続されている。トランジスタTr2のエミッタは接地され、ベースは、抵抗R3を通じて、抵抗R4の一方の端子に接続されている。
抵抗R1〜R4及びトランジスタTr1,Tr2は、ラッチ部(異常出力保持回路)9を構成している。
このような構成の負荷駆動回路では、負荷1をオンにする操作信号が制御部6に与えられると、制御部6は、Hレベルの制御信号を、抵抗R1を通じて半導体リレー2,3のゲートへ与え、半導体リレー2,3をオンにする。これにより、負荷1に電源が与えられ、負荷1がオンになる。
半導体リレー2,3がオンの状態で、異常検出器2a,3aの何れかが異常を検出し、Hレベルの異常信号を出力すると、抵抗R5,R6の何れかによる電圧降下分、ダイオードD3,D4の何れかのアノードへの印加電圧が上昇する。
半導体リレー2,3がオンの状態で、異常検出器2a,3aの何れかが異常を検出し、Hレベルの異常信号を出力すると、抵抗R5,R6の何れかによる電圧降下分、ダイオードD3,D4の何れかのアノードへの印加電圧が上昇する。
これにより、ダイオードD3,D4の何れかのカソードがHレベルの信号を出力し、トランジスタTr2をオンにする。トランジスタTr2をオンにすると、トランジスタTr1がオンになり、これにより、制御部6から抵抗R4にHレベルの信号が与えられ、以後、ダイオードD3,D4からの出力信号が、両方Lレベルに変化しても、トランジスタTr2はオンに保持される。
トランジスタTr2がオンに保持されている間、半導体リレー2,3全てのゲートに与えられる制御信号は、Lレベルに保持され、これにより、半導体リレー2,3全てがオフに保持され、異常検出器2a,3aからのHレベルの異常信号も停止される。
半導体リレー2,3全てがオフに保持された状態で、負荷1をオフにする操作信号が制御部6に与えられると、制御部6は、Lレベルの制御信号を、抵抗R1を通じて半導体リレー2,3のゲートへ与える。これにより、エミッタ−ベース間の電位差が0になってトランジスタTr1がオフになり、トランジスタTr2もオフになって、ラッチ部9がリセットされる。
半導体リレー2,3全てがオフに保持された状態で、負荷1をオフにする操作信号が制御部6に与えられると、制御部6は、Lレベルの制御信号を、抵抗R1を通じて半導体リレー2,3のゲートへ与える。これにより、エミッタ−ベース間の電位差が0になってトランジスタTr1がオフになり、トランジスタTr2もオフになって、ラッチ部9がリセットされる。
(実施の形態3)
図3は、本発明に係る負荷駆動回路の実施の形態3の要部構成を示すブロック図である。
この負荷駆動回路は、車両に搭載された負荷1、例えばリアデフロスタ(リアガラスの霜取り装置)へ、並列に接続された2つの半導体リレー(半導体スイッチ)2,3を通じて、バッテリからの電源VBが与えられている。
図3は、本発明に係る負荷駆動回路の実施の形態3の要部構成を示すブロック図である。
この負荷駆動回路は、車両に搭載された負荷1、例えばリアデフロスタ(リアガラスの霜取り装置)へ、並列に接続された2つの半導体リレー(半導体スイッチ)2,3を通じて、バッテリからの電源VBが与えられている。
半導体リレー2,3は、それぞれ通流する電流値を検出する電流検出器2b,3b(電流検出手段)を有するIPDであり、制御部6によりオン/オフ制御される。制御部6は、外部から与えられた操作信号に基づきオン/オフ制御信号を出力し、抵抗R1を通じて半導体リレー2,3のゲート(制御端子)へ与える。
電流検出器2b,3bは、検出した電流値に応じた検出信号を出力する。
電流検出器2b,3bは、検出した電流値に応じた検出信号を出力する。
半導体リレー2の電流検出器2bが出力した検出信号は、抵抗R14の一方の端子に与えられ、抵抗R14の他方の端子は接地されている。抵抗R14の一方の端子は、抵抗R13を通じて、オペアンプ10の非反転入力端子に接続され、この非反転入力端子は、コンデンサC1を通じて接地されている。
オペアンプ10の制御電源VCCが、抵抗R12を通じてオペアンプ10の反転入力端子に、抵抗R11を通じてオペアンプ10の出力端子、及びダイオードD1のアノードにそれぞれ接続されている。ダイオードD1のカソ―ドは、抵抗R4の一方の端子に接続され、抵抗R4の他方の端子は接地されている。
オペアンプ10、ダイオードD1、抵抗R11〜R14及びコンデンサC1は、異常検出部(判定回路)7を構成している。
オペアンプ10、ダイオードD1、抵抗R11〜R14及びコンデンサC1は、異常検出部(判定回路)7を構成している。
半導体リレー3の電流検出器3bが出力した検出信号は、抵抗R24の一方の端子に与えられ、抵抗R24の他方の端子は接地されている。抵抗R24の一方の端子は、抵抗R23を通じて、オペアンプ11の非反転入力端子に接続され、この非反転入力端子は、コンデンサC2を通じて接地されている。
オペアンプ11の制御電源VCCが、抵抗R22を通じてオペアンプ11の反転入力端子に、抵抗R21を通じてオペアンプ11の出力端子、及びダイオードD2のアノードにそれぞれ接続されている。ダイオードD2のカソ―ドは、抵抗R4の一方の端子に接続されている。
オペアンプ11、ダイオードD2、抵抗R21〜R24及びコンデンサC2は、異常検出部(判定回路)8を構成している。
オペアンプ11、ダイオードD2、抵抗R21〜R24及びコンデンサC2は、異常検出部(判定回路)8を構成している。
抵抗R1の制御部6側の端子は、PNP型トランジスタTr1のエミッタに接続され、トランジスタTr1のコレクタは、抵抗R4の一方の端子に接続され、トランジスタTr1のベースは、抵抗R2の一方の端子に接続されている。
抵抗R1の半導体リレー2,3側の端子は、抵抗R2の他方の端子、及びNPN型トランジスタTr2のコレクタに接続されている。トランジスタTr2のエミッタは接地され、ベースは、抵抗R3を通じて、抵抗R4の一方の端子に接続されている。
抵抗R1〜R4及びトランジスタTr1,Tr2は、ラッチ部(異常出力保持回路)9を構成している。
抵抗R1の半導体リレー2,3側の端子は、抵抗R2の他方の端子、及びNPN型トランジスタTr2のコレクタに接続されている。トランジスタTr2のエミッタは接地され、ベースは、抵抗R3を通じて、抵抗R4の一方の端子に接続されている。
抵抗R1〜R4及びトランジスタTr1,Tr2は、ラッチ部(異常出力保持回路)9を構成している。
このような構成の負荷駆動回路では、負荷1をオンにする操作信号が制御部6に与えられると、制御部6は、Hレベルの制御信号を、抵抗R1を通じて半導体リレー2,3のゲートへ与え、半導体リレー2,3をオンにする。これにより、負荷1に電源が与えられ、負荷1がオンになる。
半導体リレー2,3がオンの状態で、電流検出器2b,3bの検出信号が示す検出値が、オペアンプ10,11で所定値と比較される。検出信号が所定値より小さい場合は、オペアンプ10,11の出力端子は0Vであり、検出信号が所定値より大きい場合は、オペアンプ10,11の出力端子はプラス電圧となる。
半導体リレー2,3がオンの状態で、電流検出器2b,3bの検出信号が示す検出値が、オペアンプ10,11で所定値と比較される。検出信号が所定値より小さい場合は、オペアンプ10,11の出力端子は0Vであり、検出信号が所定値より大きい場合は、オペアンプ10,11の出力端子はプラス電圧となる。
電流検出器2b,3bの検出信号が示す検出値の何れかが、所定値より大きい場合、ダイオードD1,D2の何れかのカソードがHレベルの信号を出力し、トランジスタTr2をオンにする。トランジスタTr2がオンになると、トランジスタTr1がオンになり、これにより、制御部6から抵抗R4にHレベルの信号が与えられ、以後、ダイオードD1,D2からの出力信号が、両方Lレベルに変化しても、トランジスタTr2はオンに保持される。
トランジスタTr2がオンに保持されている間、半導体リレー2,3全てのゲートに与えられる制御信号は、Lレベルに保持され、これにより、半導体リレー2,3全てがオフに保持され、電流検出器2b,3bからの検出信号は0になり、ダイオードD1,D2からの出力信号は、Lレベルとなる。
半導体リレー2,3全てがオフに保持された状態で、負荷1をオフにする操作信号が制御部6に与えられると、制御部6は、Lレベルの制御信号を、抵抗R1を通じて半導体リレー2,3のゲートへ与える。これにより、エミッタ−ベース間の電位差が0になってトランジスタTr1がオフになり、トランジスタTr2もオフになって、ラッチ部9がリセットされる。
半導体リレー2,3全てがオフに保持された状態で、負荷1をオフにする操作信号が制御部6に与えられると、制御部6は、Lレベルの制御信号を、抵抗R1を通じて半導体リレー2,3のゲートへ与える。これにより、エミッタ−ベース間の電位差が0になってトランジスタTr1がオフになり、トランジスタTr2もオフになって、ラッチ部9がリセットされる。
(実施の形態4)
図4は、本発明に係る負荷駆動回路の実施の形態4の要部構成を示すブロック図である。
この負荷駆動回路の要部構成は、実施の形態2,3で説明した負荷駆動回路の各要部構成を併合したものであり、半導体リレー2,3は、それぞれ異常検出器(異常検出手段)2a,3a及び電流検出器(電流検出手段)2b、3bを有するIPDであり、制御部6によりオン/オフ制御される。
図4は、本発明に係る負荷駆動回路の実施の形態4の要部構成を示すブロック図である。
この負荷駆動回路の要部構成は、実施の形態2,3で説明した負荷駆動回路の各要部構成を併合したものであり、半導体リレー2,3は、それぞれ異常検出器(異常検出手段)2a,3a及び電流検出器(電流検出手段)2b、3bを有するIPDであり、制御部6によりオン/オフ制御される。
異常出力部12,13(実施の形態2)、異常検出部7,8(実施の形態3)の各出力端子であるダイオードD3,D4,D1,D2の各カソードは、それぞれ抵抗R4の一方の端子に接続されている。その他の構成は、実施の形態2,3で説明した負荷駆動回路の構成と同様であるので、説明を省略する。
このような構成の負荷駆動回路では、負荷1をオンにする操作信号が制御部6に与えられると、制御部6は、Hレベルの制御信号を、抵抗R1を通じて半導体リレー2,3のゲートへ与え、半導体リレー2,3をオンにする。これにより、負荷1に電源が与えられ、負荷1がオンになる。
半導体リレー2,3がオンの状態で、異常検出器2a,3aの何れかが異常を検出し、Hレベルの異常信号を出力すると、抵抗R5,R6の何れかによる電圧降下分、ダイオードD3,D4の何れかのアノードへの印加電圧が上昇する。これにより、ダイオードD3,D4の何れかのカソードがHレベルの信号を出力する。
半導体リレー2,3がオンの状態で、異常検出器2a,3aの何れかが異常を検出し、Hレベルの異常信号を出力すると、抵抗R5,R6の何れかによる電圧降下分、ダイオードD3,D4の何れかのアノードへの印加電圧が上昇する。これにより、ダイオードD3,D4の何れかのカソードがHレベルの信号を出力する。
また、半導体リレー2,3がオンの状態で、電流検出器2b,3bの検出信号が示す検出値が、オペアンプ10,11で所定値と比較される。検出信号が所定値より小さい場合は、オペアンプ10,11の出力端子は0Vである。検出信号が所定値より大きい場合は、オペアンプ10,11の出力端子はプラス電圧となり、これにより、ダイオードD1,D2のカソードがHレベルの信号を出力する。
ダイオードD1,D2,D3,D4の何れかのカソードがHレベルの信号を出力すると、トランジスタTr2がオンになる。トランジスタTr2がオンになると、トランジスタTr1がオンになり、これにより、制御部6から抵抗R4にHレベルの信号が与えられ、以後、ダイオードD1,D2,D3,D4からの出力信号が、全てLレベルに変化しても、トランジスタTr2はオンに保持される。
トランジスタTr2がオンに保持されている間、半導体リレー2,3全てのゲートに与えられる制御信号は、Lレベルに保持され、半導体リレー2,3全てがオフに保持される。これにより、電流検出器2b,3bからの検出信号は0になり、ダイオードD1,D2からの出力信号はLレベルとなり、異常検出器2a,3aからのHレベルの異常信号も停止されて、ダイオードD3,D4からの出力信号もLレベルとなる。
半導体リレー2,3全てがオフに保持された状態で、負荷1をオフにする操作信号が制御部6に与えられると、制御部6は、Lレベルの制御信号を、抵抗R1を通じて半導体リレー2,3のゲートへ与える。これにより、エミッタ−ベース間の電位差が0になってトランジスタTr1がオフになり、トランジスタTr2もオフになって、ラッチ部9がリセットされる。
本実施の形態4では、半導体リレー2,3に異常検出器2a,3a及び電流検出器2b,3bを備えることにより、過電流検出が二重に行われることになるが、電流検出器2b,3bの過電流検出の閾値は、異常検出器2a,3aの自己保護によるそれよりも低く設定されており、より低い電流値により電流を遮断することができる。電流検出器2b,3bによる過電流検出と、半導体リレー2,3の自己保護による過電流検出との二段構えで過電流保護を行うことができる。
1 負荷
2,3 半導体リレー(半導体スイッチ)
2a,3a 異常検出器(異常検出手段)
2b,3b 電流検出器(電流検出手段)
4 論理和回路
6 制御部
7,8 異常検出部(判定回路)
9 ラッチ部(異常出力保持回路)
10,11 オペアンプ
12,13 異常出力部
C1,C2コンデンサ
D1〜D4 ダイオード
R1〜R7,R11〜R14,R21〜R24 抵抗
Tr1,Tr2 トランジスタ
2,3 半導体リレー(半導体スイッチ)
2a,3a 異常検出器(異常検出手段)
2b,3b 電流検出器(電流検出手段)
4 論理和回路
6 制御部
7,8 異常検出部(判定回路)
9 ラッチ部(異常出力保持回路)
10,11 オペアンプ
12,13 異常出力部
C1,C2コンデンサ
D1〜D4 ダイオード
R1〜R7,R11〜R14,R21〜R24 抵抗
Tr1,Tr2 トランジスタ
Claims (6)
- 異常を検出したときに異常信号を出力する1又は複数の異常検出手段を有する半導体スイッチを複数並列に、電源及び負荷を接続する電線に介装した負荷駆動回路において、
前記異常検出手段が出力した異常信号の論理和を出力する論理和回路を備え、該論理和回路の出力により、前記半導体スイッチ全てをオフにするように構成してあることを特徴とする負荷駆動回路。 - 異常を検出したときに異常信号を出力する1又は複数の異常検出手段を有する半導体スイッチを複数並列に、電源及び負荷を接続する電線に介装し、該負荷への駆動信号により前記半導体スイッチをオン又はオフにする負荷駆動回路において、
前記異常検出手段が出力した異常信号の論理和を出力する論理和回路と、該論理和回路の出力を保持し、保持した出力により、前記半導体スイッチ全てをオフにする保持回路とを備えることを特徴とする負荷駆動回路。 - 通流する電流を検出する電流検出手段を有する半導体スイッチを複数並列に、電源及び負荷を接続する電線に介装し、該負荷への駆動信号により前記半導体スイッチをオン又はオフにする負荷駆動回路において、
前記電流検出手段が検出した電流値が所定値より大きいか否かをそれぞれ判定する判定回路と、該判定回路がそれぞれ判定した結果の論理和を出力する論理和回路と、該論理和回路の出力を保持し、保持した出力により、前記半導体スイッチ全てをオフにする保持回路とを備えることを特徴とする負荷駆動回路。 - 前記半導体スイッチのそれぞれが有し、異常を検出したときに異常信号を出力する1又は複数の異常検出手段を更に備え、該異常検出手段が出力した異常信号が前記論理和回路に入力され、前記保持回路は、該論理和回路の出力を保持し、保持した出力により、前記半導体スイッチ全てをオフにするように構成してある請求項3記載の負荷駆動回路。
- 前記保持回路は、前記半導体スイッチをオフにする前記駆動信号によりリセットされるよう構成してある請求項2乃至4の何れか1項に記載の負荷駆動回路。
- 前記異常検出手段は、半導体スイッチの過熱を検出する手段、及び半導体スイッチに通流する過電流を検出する手段の何れか一方又は両方である請求項1,2,4の何れか1項に記載の負荷駆動回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012153992A JP2014017672A (ja) | 2012-07-09 | 2012-07-09 | 負荷駆動回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012153992A JP2014017672A (ja) | 2012-07-09 | 2012-07-09 | 負荷駆動回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2014017672A true JP2014017672A (ja) | 2014-01-30 |
Family
ID=50111992
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012153992A Pending JP2014017672A (ja) | 2012-07-09 | 2012-07-09 | 負荷駆動回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2014017672A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2019041198A (ja) * | 2017-08-24 | 2019-03-14 | 矢崎総業株式会社 | 負荷制御装置及び負荷制御方法 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02219421A (ja) * | 1989-02-16 | 1990-09-03 | Hitachi Ltd | 半導体装置の保護装置、過電流検出回路、ラッチアップ検出装置 |
JPH0746821A (ja) * | 1993-07-29 | 1995-02-14 | Toshiba Corp | スイッチング回路 |
JPH08126299A (ja) * | 1994-10-20 | 1996-05-17 | Matsushita Electron Corp | パワーデバイスの保護回路 |
JP2006180572A (ja) * | 2004-12-20 | 2006-07-06 | Auto Network Gijutsu Kenkyusho:Kk | 電力供給制御装置 |
JP2007330043A (ja) * | 2006-06-08 | 2007-12-20 | Mitsubishi Electric Corp | 半導体電力変換装置 |
JP2012070047A (ja) * | 2010-09-21 | 2012-04-05 | Yazaki Corp | 負荷駆動装置 |
-
2012
- 2012-07-09 JP JP2012153992A patent/JP2014017672A/ja active Pending
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02219421A (ja) * | 1989-02-16 | 1990-09-03 | Hitachi Ltd | 半導体装置の保護装置、過電流検出回路、ラッチアップ検出装置 |
JPH0746821A (ja) * | 1993-07-29 | 1995-02-14 | Toshiba Corp | スイッチング回路 |
JPH08126299A (ja) * | 1994-10-20 | 1996-05-17 | Matsushita Electron Corp | パワーデバイスの保護回路 |
JP2006180572A (ja) * | 2004-12-20 | 2006-07-06 | Auto Network Gijutsu Kenkyusho:Kk | 電力供給制御装置 |
JP2007330043A (ja) * | 2006-06-08 | 2007-12-20 | Mitsubishi Electric Corp | 半導体電力変換装置 |
JP2012070047A (ja) * | 2010-09-21 | 2012-04-05 | Yazaki Corp | 負荷駆動装置 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2019041198A (ja) * | 2017-08-24 | 2019-03-14 | 矢崎総業株式会社 | 負荷制御装置及び負荷制御方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5343986B2 (ja) | 電子装置 | |
TWI374610B (en) | Load driving circuit | |
JP5282790B2 (ja) | 電子装置 | |
JP5392287B2 (ja) | 負荷駆動装置 | |
JP7028355B2 (ja) | 制御装置、制御方法及びコンピュータプログラム | |
US20140091853A1 (en) | Switching circuit | |
WO2011024591A1 (ja) | 半導体駆動装置 | |
CN103208780A (zh) | 一种具有热保护功能的直流电机控制电路 | |
JP2006105603A (ja) | 過電流検知方法および検知回路 | |
JP4887945B2 (ja) | 負荷駆動回路 | |
KR20150071576A (ko) | 게이트 전압 감지를 통한 igbt 고장 확인 회로 | |
JP2013236297A (ja) | 半導体スイッチの制御装置 | |
JP6439633B2 (ja) | 保護装置 | |
JP2008035596A (ja) | 保護回路 | |
JP5499792B2 (ja) | センサ用出力集積回路およびセンサ装置 | |
JP2010104079A (ja) | 負荷駆動装置 | |
JP2010193033A (ja) | 過電流保護回路 | |
WO2018147103A1 (ja) | スイッチ制御装置、スイッチ切替え方法及びコンピュータプログラム | |
JP5356056B2 (ja) | 自動化装置の負論理出力の制御保護システム | |
JP5444307B2 (ja) | 温度検出回路及び温度検出装置 | |
JP2014017672A (ja) | 負荷駆動回路 | |
JP5638428B2 (ja) | アンテナ接続状態検出回路 | |
JP2011133420A (ja) | スイッチ素子の温度検出方法 | |
JP5343675B2 (ja) | 半導体駆動装置 | |
JP2007336739A (ja) | 保護回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20141128 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20150709 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150721 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20151201 |