JP7289973B2 - ボルテージレギュレータ - Google Patents

Description

本発明は、ボルテージレギュレータに関する。

一般的にボルテージレギュレータは、入力電圧（電源電圧）ＶINを受けて出力端子に一定の出力電圧ＶOUTを発生する。この際、ボルテージレギュレータは、負荷の変動に応じて電流を供給し、出力電圧ＶOUTを常に一定に保つ動作を行なう。
通常、ボルテージレギュレータには、形成されるゼロ点の周波数を調整することにより、応答性を向上させ、かつ、少ない出力容量でも発振などの誤動作を起こさずに安定動作させる位相補償回路が設けられている。

この位相補償回路が設計に対応して形成されていなければ、上述した安定動作するという効果が得られないため、製造工程において位相補償回路のテストを行なう必要がある。
しかし、ボルテージレギュレータは、製造工程で実施されるテストにおいて、回路内部にある位相補償回路におけるコンデンサなどが問題なく形成されているか否か、すなわち酸化膜異常、コンタクト接続不良などの素子単体の不良の有無を直接に観察してテストを行なうことが困難である。

例えば、位相補償回路の各素子をテストするためのテスト用パッド端子を設ける場合、このテスト用パッドによってチップ面積が増加したり、テスト用パッドによる寄生容量成分のため、位相補償回路における位相補償容量（コンデンサ）の容量値が変化し、位相補償回路の性能が損なわれる、という課題があった。
そこで、位相補償回路における位相補償容量の接続不良や、この位相補償容量の容量値が設計仕様の範囲にあるか否かなどの判定を間接的に行なうテスト方法がある。このテスト方法においては、位相補償容量に蓄積される電荷の放電時間あるいは放電電流を計測することにより、位相補償容量の接続不良及び容量値の判定を行なっている（例えば、特許文献１参照）。

図５は、特許文献１のボルテージレギュレータの回路図を示している。位相補償回路１１０は、位相補償容量１１１及び抵抗１１２の各々を備えている。
また、このボルテージレギュレータには、位相補償回路１１０における位相補償容量１１１のテストを行なうテスト回路１２０が備えられている。テスト回路１２０は、ｐチャネル型ＭＯＳトランジスタ１２１及びｎチャネル型ＭＯＳトランジスタ１２２の各々と、定電流源１２３とが備えられている。

位相補償容量１１１のテストを行う際、第１段階として、ｐチャネル型ＭＯＳトランジスタ１２１をオンとし、ｎチャネル型ＭＯＳトランジスタ１２２をオフのままとして、位相補償容量１１１に電荷を十分に蓄積させる。
そして、第２段階として、ｐチャネル型ＭＯＳトランジスタ１２１及びｎチャネル型ＭＯＳトランジスタ１２２の各々をオフとして、ボルテージレギュレータの消費電流ＩCS1を測定する。

第３段階として、ｐチャネル型ＭＯＳトランジスタ１２１をオフのままとし、ｎチャネル型ＭＯＳトランジスタ１２２の各々をオンとして、定電流源１２３を介して、位相補償容量１１１に蓄積された電荷を放電させる。
このとき、ボルテージレギュレータの消費電流ＩCS2は、上記消費電流ＩCS1に対して位相補償容量１１１の電荷を放電する放電電流が加わり、消費電流ＩCS1より大きな電流となっている。そして、位相補償容量１１１の放電を開始してから、消費電流ＩCS2の測定を行ない、消費電流ＩCS2が消費電流ＩCS1と同等となるまでの時間Ｔを計測することにより、位相補償容量１１１の接続不良の判定及び容量値の推定を行なうことができる。

特開２０１７－１７４１１６号公報

しかしながら、特許文献１によるテスト方法においては、位相補償容量１１１の容量値が微少な場合、位相補償容量１１１に蓄積される電荷も少なく、電荷の放電の際に流れる放電電流の電流値も微少となる。
また、位相補償容量１１１の容量値が微少でなくとも、ボルテージレギュレータの他の回路における消費電流が非常に大きい場合、位相補償容量１１１の放電電流が相対的に微少な電流となる。

上述した放電電流が消費電流ＩCS1に比較して微少である場合、ボルテージレギュレータ消費電流の測定における誤差範囲に含まれてしまう。
これにより、消費電流ＩCS1及びＩCS2の違いを十分に検出できず、すなわち放電電流を検出することができず、上述した時間Ｔを正確にあるいは全く測定できない可能性がある。

本発明は、このような事情に鑑みてなされたもので、ボルテージレギュレータの定常状態の消費電流に比較して微少な放電電流となる容量値の位相補償容量に対しても、接続不良や、容量値の推定を行なうことが可能なボルテージレギュレータを提供することを目的とする。

本発明のボルテージレギュレータは、出力トランジスタに接続されて所定の出力電圧を出力する出力電圧端子と、前記出力電圧を検知するための電圧調整端子と、前記電圧調整端子で検知された前記出力電圧及び基準電圧の各々を比較して前記出力トランジスタの制御端子を制御することで前記出力電圧を制御する誤差増幅器と、前記誤差増幅器を用いた前記出力電圧の制御ループにおける位相を調整する位相補償容量との各々を備えたボルテージレギュレータであって、前記位相補償容量を有効あるいは無効とするスイッチと、前記電圧調整端子より試験信号を入力させ、前記位相補償容量を有効あるいは無効の場合のそれぞれにおける前記出力電圧の位相の変化を計測することで当該位相補償容量のテストを行なうテストモードにおいて、前記スイッチを有効あるいは無効のいずれかに制御するテスト回路と、を備えることを特徴とする。

この発明によれば、ボルテージレギュレータの定常状態の消費電流に比較して微少な放電電流となる容量値の位相補償容量に対しても、接続不良や、容量値の推定を行なうことができる。

本発明の一実施形態によるボルテージレギュレータの構成例を示す回路図である。 位相補償容量Ｃ１のテストを行なった際における、試験パルスとこの試験パルスに対応した出力電圧ＶOUTの変化の位相との対応を示す波形を示す図である。 図１のボルテージレギュレータ１における位相補償回路１３の変形例を示す回路図である。 出力トランジスタ１４の前段に１個の増幅回路を追加した出力段の変形例を示す回路図である。 特許文献１のボルテージレギュレータの回路図である。

以下、図面を参照して、本発明の一実施形態について説明する。図１は、本発明の一実施形態によるボルテージレギュレータの構成例を示す回路図である。
図１において、ボルテージレギュレータ１は、基準電源１１、誤差増幅器１２、位相補償回路１３、出力トランジスタ１４、帰還位相補償回路１５、抵抗１６、１７、可変定電流源１８、テスト回路１９及び状態制限回路２０の各々を備えている。
また、位相補償回路１３は、抵抗Ｒ１、スイッチＳＷ１及び位相補償容量Ｃ１の各々を備えている。帰還位相補償回路１５は、スイッチＳＷ２及び位相補償容量Ｃ２の各々を備えている。

基準電源１１は、基準電圧Ｖrefを生成し、この基準電圧Ｖrefを誤差増幅器１２の反転入力端子（－）に対して出力する。
誤差増幅器１２は、接続点Ｐ２から非反転入力端子（＋）に供給される帰還電圧Ｖfbと、反転入力端子（－）に供給される基準電圧Ｖrefとの差分の電圧を増幅し、出力端子から増幅電圧Ｖcmpを出力する。

抵抗Ｒ１は、一端が誤差増幅器１２の出力端子と接続点Ｐ１に接続され、他端がスイッチＳＷ１の一端と接続されている。
スイッチＳＷ１は、２端子のスイッチであり、他端が位相補償容量Ｃ１の一端と接続されている。
位相補償容量Ｃ１は、誤差増幅器１２の出力端子から出力される信号波形の位相を遅延させる位相補償を行なうコンデンサであり、他端が出力電圧端子ＴVOUTと接続されている。
また、本実施形態においては、接続点Ｐ１から抵抗Ｒ１、スイッチＳＷ１、位相補償容量Ｃ１の順番で接続する構成としているが、それぞれが直列に接続されていれば順番をどのように構成してもよい。

出力トランジスタ１４は、ｐチャネル型ＭＯＳトランジスタであり、ソースが入力電圧（電源電圧）ＶINの配線に接続され、ゲートが接続点Ｐ１に接続され、ドレインが出力電圧端子ＴVOUTに接続されている。

スイッチＳＷ２は、２端子のスイッチであり、一端が電圧調整端子ＴVADJに接続され、他端が位相補償容量Ｃ２の一端に接続されている。
位相補償容量Ｃ２は、電圧調整端子ＴVADJから供給される調整電圧ＶADJが抵抗１６及び１７で分圧された帰還電圧Ｖfbの波形の位相を進める位相補償を行なうコンデンサであり、他端が接続点Ｐ２に接続されている。
また、本実施形態においては、電圧調整端子ＴVADJからスイッチＳＷ２、位相補償容量Ｃ２の順番で接続する構成としているが、それぞれが直列に接続されていれば順番をどのように構成してもよい。

抵抗１６は、一端が電圧調整端子ＴVADJに接続され、他端が接続点Ｐ２に接続されている。
抵抗１７は、一端が接続点Ｐ２に接続され、他端が入力電圧（接地電圧）ＶＳＳの配線に接続されている。
ここで、抵抗１６及び１７の各々は、分圧回路を構成しており、電圧調整端子ＴVADJから入力される調整電圧ＶADJを抵抗比で分圧し、分圧された電圧を接続点Ｐ２から帰還電圧Ｖfbとして出力する。

可変定電流源１８は、誤差増幅器１２の駆動に用いるバイアス電流Ｉ１を調整する電流源であり、誤差増幅器１２の負側電源端子と入力電圧ＶＳＳの配線との間に介挿されている。
また、この可変定電流源１８は、入力電圧ＶINの配線と誤差増幅器１２の正側電源端子との間に介挿される構成としてもよい。

テスト回路１９は、位相補償容量Ｃ１及びＣ２の試験を行なうテストモードにおいて、スイッチＳＷ１、ＳＷ２のオン／オフ制御、及び可変定電流源１８のバイアス電流Ｉ１の制御を行なう。
ここで、テスト回路１９は、テスト信号として、例えばテスト信号ＳＧ１、ＳＧ２及びＳＧ３の各々が供給される。テスト信号ＳＧ１がＬレベルの場合に通常モードであり、一方、テスト信号ＳＧ１がＨレベルの場合にテストモードとなる。

テスト回路１９は、テスト信号ＳＧ１がＬレベルの場合、可変定電流源１８に対して、通常モードにおけるバイアス電流Ｉ１を流すことを指示する制御信号ＳＩＢ（例えばＬレベル）を出力する。
一方、テスト回路１９は、テスト信号ＳＧ１がＨレベルの場合、可変定電流源１８に対して、通常モードに比較して少ない電流量のバイアス電流Ｉ１を流すことを指示する制御信号ＳＩＢ（例えばＨレベル）を出力する。
また、テスト回路１９は、テスト信号ＳＧ１がＬレベルの場合、スイッチＳＷ１及びＳＷ２の各々をオン状態とする制御信号Ｓ１Ａ、Ｓ２Ａそれぞれ（例えば、Ｈレベル）を出力する。

また、テスト信号ＳＧ２及びＳＧ３の各々は、テスト信号ＳＧ１がＨレベルのテストモードの際に、入力が有効となる信号である。
テスト回路１９は、テスト信号ＳＧ２がＬレベルの場合に、オフ状態とすることを指示する制御信号Ｓ１Ａ（例えば、Ｌレベル）を、スイッチＳＷ１に対して出力し、スイッチＳＷ１をオフ状態とする。
一方、テスト信号ＳＧ２がＨレベルの場合に、オン状態とすることを指示する制御信号Ｓ１Ａ（例えば、Ｈレベル）を、スイッチＳＷ１に対して出力し、スイッチＳＷ１をオン状態とする。

同様に、テスト回路１９は、テスト信号ＳＧ３がＬレベルの場合に、オフ状態とすることを指示する制御信号Ｓ２Ａ（例えば、Ｌレベル）を、スイッチＳＷ２に対して出力し、スイッチＳＷ２をオフ状態とする。
一方、テスト信号ＳＧ３がＨレベルの場合に、オン状態とすることを指示する制御信号Ｓ２Ａ（例えば、Ｈレベル）を、スイッチＳＷ２に対して出力し、スイッチＳＷ２をオン状態とする。

以下に、ボルテージレギュレータ１における通常モードについての説明を行なう。
通常モードの場合、出力電圧端子ＴVOUT及び電圧調整端子ＴVADJの各々が接続され、スイッチＳＷ１及びＳＷ２の各々はオン状態である。ボルテージレギュレータ１は、所定の出力電圧を出力電圧端子ＴVOUTから出力する動作を行なう。これにより、出力電圧ＶOUTが抵抗Ｒ１６及びＲ１７の抵抗比により分圧され、接続点Ｐ１から帰還電圧Ｖfbとして誤差増幅器１２の正側入力端子（＋）に供給される。
そして、誤差増幅器１２は、帰還電圧Ｖfbと基準電圧Ｖrefとの各々を比較し、帰還電圧Ｖfb、基準電圧Ｖrefそれぞれの差分に対応した増幅電圧Ｖcmpを出力する。

このときの位相補償において、スイッチＳＷ１はオン状態のため、出力電圧端子ＴVOUTに出力される出力電圧ＶOUTが位相補償容量Ｃ１に供給される。
そして、出力電圧ＶOUTの波形が位相補償容量Ｃ１により微分され、この微分により生成された微分波形信号がスイッチＳＷ１及び抵抗Ｒ１を介して接続点Ｐ１へ供給される。
上記増幅電圧Ｖcmpの電圧波形に対し、微分波形信号の位相が反転しているため、接続点Ｐ１における増幅電圧Ｖcmpによる電圧変化を妨げることになり、出力トランジスタ１４にゲートに供給される増幅電圧Ｖcmpの位相を遅延させる。

また、位相補償において、スイッチＳＷ２はオン状態のため、電圧調整端子ＴVADJに対して、出力電圧端子ＴVOUTから出力電圧ＶOUTが供給される。
そして、出力電圧ＶOUTの波形が位相補償容量Ｃ２により微分され、この微分により生成された微分波形信号がスイッチＳＷ２を介して、接続点Ｐ２へ供給される。
この接続点Ｐ２においては、抵抗１６及び１７の抵抗比により、帰還電圧Ｖfbが生成される。この帰還電圧Ｖfbの電圧波形に対し、微分波形信号の位相が同相のため、接続点Ｐ２における帰還電圧Ｖfbによる電圧変化を早くすることになり、誤差増幅器１２の正側入力端子（＋）に供給される帰還電圧Ｖfbの位相を進める。

次に、ボルテージレギュレータ１における位相補償容量のテストモードについての説明を行なう。このとき、出力電圧端子ＴVOUTと電圧調整端子ＴVADJは、接続されない。位相補償容量のテストは、ボルテージレギュレータ１の製造過程で行なわれる良否判定の試験の一つである。
位相補償容量Ｃ１及びＣ２のテストは、位相補償容量Ｃ１、Ｃ２の各々を個別に接続の有無及び容量値の判定を行なう必要があるため、それぞれ独立して行なう。
以下のテストモードの説明を、便宜的に、位相補償容量Ｃ１のテストを行なった後に、位相補償容量Ｃ２のテストを行なう順番で行うが、いずれを先にテストしてもよい。

位相補償容量Ｃ１のテストを行なう場合、テスト信号ＳＧ１がＨレベルに、テスト信号ＳＧ３がＬレベルに固定される。すなわち、位相補償容量Ｃ１のテストを行なう場合、テスト信号ＳＧ３をＬレベルとすることで、テスト回路１９は、制御信号Ｓ２ＡをＬレベルとしてスイッチＳＷ２をオフ状態とし、位相補償容量Ｃ２を位相補償の動作において無効とする。

また、テスト信号ＳＧ２をＬレベルとすることで、テスト回路１９は、制御信号Ｓ１ＡをＬレベルとしてスイッチＳＷ１をオフ状態とし、位相補償容量Ｃ１を位相補償の動作において無効とする。
この状態で、電圧調整端子ＴVADJに対して試験パルスを供給する。この試験パルスは、抵抗１６及び１７で分圧されて帰還電圧Ｖfbとなった際、基準電圧Ｖrefを交差する電圧レベルで変化するパルスである。
そして、試験パルスの位相と、この試験パルスに対応して変化する出力電圧ＶOUTとの位相とを計測し、試験パルスの位相と出力電圧ＶOUTとの位相差Ｐdiff1Aを求める。

次に、テスト信号ＳＧ２をＨレベルとすることで、テスト回路１９は、制御信号Ｓ１ＡをＨレベルとしてスイッチＳＷ１をオン状態とし、位相補償容量Ｃ１を位相補償の動作において有効とする。
この状態で、電圧調整端子ＴVADJに対して、上述した位相補償容量Ｃ１を位相補償の動作において無効とした場合と同様の試験パルスを供給する。
そして、試験パルスの位相と、この試験パルスに対応して変化する出力電圧ＶOUTとの位相とを計測し、試験パルスの位相と出力電圧ＶOUTとの位相差Ｐdiff2Aを求める。

上述した位相補償容量Ｃ１を位相補償に対して有効／無効とした場合の位相の差分、すなわち、位相差Ｐdiff2A及びＰdiff1Aの差分の大きさにより、位相補償容量Ｃ１の製造工程における接続の有無、あるいは容量値を推定することができる。
また、可変定電流源１８によりバイアス電流を通常モードに比較して、テストモードにおいては減少させている。このため、誤差増幅器１２が出力する電流が減少することにより、通常モードに比較して増幅電圧Ｖcmpの電圧変化の傾きが緩やかになる。通常モードのバイアス電流Ｉ１の場合に比較して、位相差Ｐdiff2A及びＰdiff1Aの差分の大きさ（絶対値）を拡大することができ、位相補償容量Ｃ１の製造工程における接続の有無、あるいは容量値の推定を容易に高い精度で行なうことができる。

次に、位相補償容量Ｃ２のテストを行なう場合、テスト信号ＳＧ１がＨレベルに、テスト信号ＳＧ２がＬレベルに固定される。すなわち、位相補償容量Ｃ２のテストを行なう場合、テスト信号ＳＧ２をＬレベルとすることで、テスト回路１９は、制御信号Ｓ１ＡをＬレベルとしてスイッチＳＷ１をオフ状態とし、位相補償容量Ｃ１を位相補償の動作において無効とする。

また、テスト信号ＳＧ３をＬレベルとすることで、テスト回路１９は、制御信号Ｓ２ＡをＬレベルとしてスイッチＳＷ２をオフ状態とし、位相補償容量Ｃ２を位相補償の動作において無効とする。
この状態で、位相補償容量Ｃ１のテストの場合と同様の試験パルスを、電圧調整端子ＴVADJに対して供給する。
そして、試験パルスの位相と、この試験パルスに対応して変化する出力電圧ＶOUTとの位相とを計測し、試験パルスの位相と出力電圧ＶOUTとの位相差Ｐdiff1Bを求める。

次に、テスト信号ＳＧ３をＨレベルとすることで、テスト回路１９は、制御信号Ｓ２ＡをＨレベルとしてスイッチＳＷ２をオン状態とし、位相補償容量Ｃ２を位相補償の動作において有効とする。
この状態で、電圧調整端子ＴVADJに対して、上述した位相補償容量Ｃ２を位相補償の動作において無効とした場合と同様の試験パルスを供給する。
そして、試験パルスの位相と、この試験パルスに対応して変化する出力電圧ＶOUTとの位相とを計測し、試験パルスの位相と出力電圧ＶOUTとの位相差Ｐdiff2Bを求める。

上述した位相補償容量Ｃ１を位相補償に対して有効／無効とした場合の位相の差分、すなわち、位相差Ｐdiff2B及びＰdiff1Bの差分の大きさにより、位相補償容量Ｃ１の製造工程における接続の有無、あるいは容量値を推定することができる。
また、可変定電流源１８によりバイアス電流を通常モードモードに比較して、テストモードにおいては減少させている。このため、誤差増幅器１２が出力する電流が減少することにより、通常モードに比較して増幅電圧Ｖcmpの電圧変化の傾きが緩やかになる。これにより、通常モードのバイアス電流Ｉ１の場合に比較して、位相差Ｐdiff2B及びＰdiff1Bの差分の大きさ（絶対値）を拡大させることができ、位相補償容量Ｃ２の製造工程における接続の有無、あるいは容量値を推定を容易に高い精度で行なうことができる。

また、上述した実施形態においては、位相補償容量Ｃ１及びＣ２の各々の製造工程における接続の有無、あるいは容量値の推定を容易に高い精度で行なうため、可変定電流源１８を設けている。
しかしながら、位相補償容量Ｃ１及びＣ２の容量値の推定に精度を必要としない場合や、製造工程における接続の有無のみの試験を行う場合など、可変定電流源１８の代わりに誤差増幅器１２の動作電流のみを流す定電流源としてもよい。

また、上述した実施形態においては、ボルテージレギュレータ１を位相補償容量Ｃ１及びＣ２の各々が設けられている構成として説明したが、位相補償容量Ｃ１あるいはＣ２のいずれか一方のみが設けられている他の構成としてもよい。
この構成の場合、テスト回路１９におけるテスト信号は、テスト信号ＳＧ１及びＳＧ２の各々となり、テスト信号ＳＧ１の動作については、上記実施形態の説明と同様である。

ここで、位相補償容量Ｃ１のみが設けられている場合、テスト回路１９は、テスト信号ＳＧ１がＨレベルで供給された場合、制御信号Ｓ１ＡをＬレベルでスイッチＳＷ１へ供給し、スイッチＳＷ１をオフ状態とする。
一方、テスト回路１９は、テスト信号ＳＧ２がＨレベルで供給された場合、制御信号Ｓ１ＡをＨレベルでスイッチＳＷ１へ供給し、スイッチＳＷ１をオン状態とする。
位相差Ｐdiff2A及びＰdiff1Aの差分による位相補償容量Ｃ１の接続の判定及び容量値の推定ついては上述した説明と同様である。

また、位相補償容量Ｃ２のみが設けられている場合、テスト回路１９は、テスト信号ＳＧ１がＨレベルで供給された場合、テスト信号ＳＧ２をＬレベルでスイッチＳＷ２へ供給し、スイッチＳＷ２をオフ状態とする。
一方、テスト回路１９は、テスト信号ＳＧ２がＨレベルで供給された場合、制御信号Ｓ２ＡをＨレベルでスイッチＳＷ２へ供給し、スイッチＳＷ２をオン状態とする。
位相差Ｐdiff2B及びＰdiff1Bの差分による位相補償容量Ｃ２の接続の判定及び容量値の推定ついては上述した説明と同様である。

また、上述した実施形態においては、テスト回路１９の動作をテストモードに移行することなく、通常モードに固定する状態制限回路２０が設けられている。状態制限回路２０は、例えば内部にメモリなどの記憶素子が設けられており、出荷時などにテスト回路１９が通常モードに固定され、どのようなテスト信号（ＳＧ１、ＳＧ２及びＳＧ３）が入力された場合においても、通常モードの動作に制限する。
しかしながら、出荷時において、テスト端子ＴTESTがパッケージの端子として外部に出ない場合においては、状態制限回路２０を設けない構成としてもよい。

図２は、位相補償容量Ｃ１のテストを行なった際における、試験パルスとこの試験パルスに対応した出力電圧ＶOUTの変化の位相との対応を示す波形を示す図である。
ここで、図２（ａ）は、電圧調整端子ＴVADJに入力する試験パルスの波形を示しており、縦軸が電圧を示し、横軸が時間を示している。
また、図２（ｂ）は、誤差増幅器１２の正側入力端子（＋）に供給される、上記試験パルスの電圧が抵抗１６及び１７により分圧された帰還電圧Ｖfbの変化波形を示しており、縦軸が電圧を示し、横軸が時間を示している。
また、図２（ｃ）は、接続点Ｐ１における増幅電圧Ｖcmpの変化波形を示しており、縦軸が電圧を示し、横軸が時間を示している。
また、図２（ｄ）は、出力電圧端子ＴVOUTから出力される出力電圧ＶOUTの変化波形を示しており、縦軸が電圧を示し、横軸が時間を示している。

すでに述べたように、位相補償容量Ｃ１のテストを行なう場合、位相補償容量Ｃ１を位相補償に対して有効及び無効の各々の状態毎に、電圧調整端子ＴVADJに対して試験パルスを供給する。そして、供給した試験パルスの位相と、この試験パルスに対応した出力電圧ＶOUTの変化の位相とを比較する。
図２（ｃ）及び図２（ｄ）の各々において、実線で示されている増幅電圧Ｖcmpの変化波形、出力電圧ＶOUTの変化波形のそれぞれが、テスト回路１９に供給されるテスト信号ＳＧ１がＬレベル、すなわち通常モードにおける場合を示している（位相補償容量Ｃ１及びＣ２の各々が位相補償に対して有効）。

また、図２（ｃ）及び図２（ｄ）の各々において、一点鎖線で示されている増幅電圧Ｖcmpの変化波形、出力電圧ＶOUTの変化波形のそれぞれが、テスト回路１９に供給されるテスト信号ＳＧ１がＨレベルであり、かつテスト信号ＳＧ２及びＳＧ３がＬレベル、すなわちテストモードにおいてスイッチＳＷ１及びＳＷ２がオフ状態における場合を示している（位相補償容量Ｃ１及びＣ２の各々が位相補償に対して無効）。

また、図２（ｃ）及び図２（ｄ）の各々において、二点鎖線で示されている増幅電圧Ｖcmpの変化波形、出力電圧ＶOUTの変化波形のそれぞれが、テスト回路１９に供給されるテスト信号ＳＧ１がＨレベルであり、かつテスト信号ＳＧ２がＨレベル及びテスト信号ＳＧ３がＬレベル、すなわちテストモードにおいてスイッチＳＷ１がオン状態及びスイッチＳＷ２がオフ状態における場合を示している（位相補償容量Ｃ１が位相補償に対して有効、位相補償容量Ｃ２が位相補償に対して無効）。

時刻ｔ1：図２（ａ）に示す様に、電圧調整端子ＴVADJに対して、外部装置から供給される試験パルスが立ち上がる（ＬレベルからＨレベルへ遷移）。ここで、図２（ｂ）における帰還電圧Ｖfbが基準電圧Ｖref未満の電圧から、基準電圧Ｖrefを超える電圧に変化する。また、図２（ｃ）に示す様に、通常モードにおける実線の増幅電圧Ｖcmpの電圧上昇の速度に対して、バイアス電流が低減されるために、テストモードにおける一点鎖線及び二点鎖線の増幅電圧Ｖcmpの電圧上昇の速度は低下する。

時刻ｔ2：図２（ｄ）に示す様に、試験パルスの立ち上がりに対応して、実線の出力電圧ＶOUTの電圧波形がＨレベルからＬレベルに変化する。この際の試験パルスと出力電圧ＶOUTの電圧波形との位相差Ｐdiff1は、時間ｔf1である。
時刻ｔ3：図２（ｄ）に示す様に、試験パルスの立ち上がりに対応して、一点鎖線の出力電圧ＶOUTの電圧波形がＨレベルからＬレベルに変化する。この際の試験パルスと出力電圧ＶOUTの電圧波形との位相差Ｐdiff1Aは、時間ｔf2である。
時刻ｔ4：図２（ｄ）に示す様に、試験パルスの立ち上がりに対応して、二点鎖線の出力電圧ＶOUTの電圧波形がＨレベルからＬレベルに変化する。この際の試験パルスと出力電圧ＶOUTの電圧波形との位相差Ｐdiff2Aは、時間ｔf3である。

図２（ｄ）に示す位相差Ｐdiff2Aと位相差Ｐdiff1Aとの差分、すなわち時間ｔf3と時間ｔf2の差分の大きさにより、位相補償容量Ｃ１の接続の判定及び容量値の推定が行なわれる。ここで、時間ｔf3と時間ｔf2の差分による接続の判定及び容量値の推定は、実際の試験を行い、通常モードで正常動作をしたボルテージレギュレータ１の時間ｔf3と時間ｔf2の差分を、統計的に処理して設定された許容範囲に基づいて行なわれる。
また、時刻ｔ5、ｔ6、ｔ7及びｔ8の各々においても、上述した時刻ｔ1、ｔ2、ｔ3、t4それぞれと同様である。

図３は、図１のボルテージレギュレータ１における位相補償回路１３の変形例を示す回路図である。図３において、図１の位相補償回路１３における抵抗Ｒ１に換えて、所定のゲインを有する増幅器Ａ１が設けられている。位相補償容量Ｃ１及びスイッチＳＷ１の各々は、図１の位相補償回路１３と同様の構成である。
出力電圧端子ＴVOUTから接続点Ｐ１へ信号の伝搬方向に対して、位相補償容量Ｃ１の後段に増幅器Ａ１が配置されれば、スイッチＳＷ１を直列接続におけるいずれの位置に配置する構成としてもよい。

図３の位相補償回路の動作において、スイッチＳＷ１がオン状態（位相補償容量Ｃ１が位相補償に有効な状態）である場合、出力トランジスタ１４が出力する出力電圧ＶOUTの電圧波形がスイッチＳＷ１を介して位相補償容量Ｃ１に供給されると、その出力電圧ＶOUTの電圧波形の微分波形が増幅器Ａ１へ供給される。増幅器Ａ１は、その微分波形を所定のゲインで増幅して、接続点Ｐ１へ出力する。これにより、誤差増幅器１２から出力される増幅電圧Ｖcmpの変化と位相が逆の微分波形が接続点Ｐ１に供給され、増幅電圧Ｖcmpの変化を抑制する位相補償が行なわれる。

図４は、出力トランジスタ１４の前段に１個の増幅回路を追加した出力段の変形例を示す回路図である。図４において、pチャネル型ＭＯＳトランジスタであるトランジスタ２１と、バイアス電流Ｉ２を流す定電流源２２とが増幅回路として設けられている。
トランジスタ２１は、ソースが入力電圧ＶINの配線に接続され、ゲートが接続点Ｐ１に接続され、ドレインが接続点Ｐ３（出力トランジスタ１４のゲート）に接続されている。
定電流源２２は、一端がトランジスタ２１のドレインに接続され、他端が電源ＶＳＳの配線に接続されている。
トランジスタ２１及び定電流源２２の各々は、誤差増幅器１２から出力される増幅電圧Ｖcmpをさらに増幅する増幅回路を構成している。

また、図４の増幅回路を用いる場合、出力電圧ＶOUTの位相と増幅電圧Ｖcmpとの電圧波形が同相となるため、誤差増幅器１２の動作を出力電圧Ｖoutの位相に対応させる必要がある。このため、誤差増幅器１２において、基準電圧Ｖrefが正側入力端子（＋）に供給され、帰還電圧Ｖfbが負側入力端子（－）に供給される接続とする。
この構成以外の、テストモードにおける動作については、図１における説明と同様である。

上述したように、本実施形態によれば、ボルテージレギュレータの定常状態の消費電流に比較して微少な放電電流となる容量値の位相補償容量に対しても、位相補償容量を有効及び無効にした状態における、試験パルスに対する出力電圧ＶOUTの位相差それぞれを比較することにより、位相補償容量の計測を行なっているため、位相補償容量を直接測定する端子を設ける必要が無く、容易かる簡易に位相補償容量の接続不良や、容量値が異常値であるか否かの推定を行なうことが可能となる。

また、本実施形態によれば、可変定電流源１８により、通常モードに比較してテストモードにおける誤差増幅器１２のバイアス電流を低減させ、誤差増幅器１２の出力電流を少なくしているため、テストモードにおける増幅電圧Ｖcmpの電圧変化を緩やかにすることができ、試験パルスに対する出力電圧ＶOUTの位相差を拡大することができ、位相補償容量の容量が微少であっても位相差の比較の精度を向上させることが可能となる。

また、本実施形態においては、位相補償容量Ｃ１のテストを行なう場合、テスト信号ＳＧ１をＨレベルかつテスト信号ＳＧ３をＬレベルとし、位相補償容量Ｃ２のテストを行なう場合、テスト信号ＳＧ１をＨレベルかつテスト信号ＳＧ２をＬレベルとする信号レベルの組合せの設定で説明した。しかしながら、上述した信号レベルの組合せに限定されず、位相補償容量Ｃ１、Ｃ２のいずれをテストの対象とするかが区別できれば、どのような信号レベルの組合せとして設定してもよい。例えば、信号レベルの組合せは、位相補償容量Ｃ１のテストを行なう場合、テスト信号ＳＧ１をＨレベルかつテスト信号ＳＧ３をＨレベルとし、位相補償容量Ｃ２のテストを行なう場合、テスト信号ＳＧ１をＨレベルかつテスト信号ＳＧ２をＨレベルと設定してもよい。

また、本実施形態においては、位相補償容量Ｃ１及び位相補償容量Ｃ２のテストを行なう際、電圧調整端子ＴVADJに対して試験パルスを試験信号として供給する説明を行なった。しかしながら、試験信号の伝搬遅延を検出するので、信号レベルの立ち上がり波形あるいは立ち下がり波形のいずれかが有れば検出可能であるため、立ち上がり及び立ち下がりの双方を有する試験パルスではなく、立ち上がりあるいは立ち下がりのいずれかの波形を有する信号を試験信号として供給し、試験信号の伝搬遅延を検出するテストを行なってもよい。

以上、この発明の実施形態を図面を参照して詳述してきたが、具体的な構成はこの実施形態に限られるものではなく、この発明の要旨を逸脱しない範囲の設計等も含まれる。

１…ボルテージレギュレータ
１１…基準電源
１２…誤差増幅器
１３…位相補償回路
１４…出力トランジスタ
１５…帰還位相補償回路
１６，１７，Ｒ１…抵抗
１８…可変定電流源
１９…テスト回路
２０…状態制限回路
２１…トランジスタ
２２…定電流源
Ｃ１，Ｃ２…位相補償容量

Claims (4)

1. 出力トランジスタに接続されて所定の出力電圧を出力する出力電圧端子と、前記出力電圧を検知するための電圧調整端子と、前記電圧調整端子で検知された前記出力電圧及び基準電圧の各々を比較して前記出力トランジスタの制御端子を制御することで前記出力電圧を制御する誤差増幅器と、前記誤差増幅器を用いた前記出力電圧の制御ループにおける位相を調整する位相補償容量との各々を備えたボルテージレギュレータであって、
   前記位相補償容量を有効あるいは無効とするスイッチと、
   前記電圧調整端子より試験信号を入力させ、前記位相補償容量を有効あるいは無効の場合のそれぞれにおける前記出力電圧の位相の変化を計測することで当該位相補償容量のテストを行なうテストモードにおいて、前記スイッチを有効あるいは無効のいずれかに制御するテスト回路と、
   を備えることを特徴とするボルテージレギュレータ。
2. 前記テストモードではない通常モードの際、前記スイッチを前記位相補償容量を有効とした状態に固定する状態制限回路をさらに備える
   ことを特徴とする請求項１に記載のボルテージレギュレータ。
3. 前記位相補償容量が前記出力電圧端子と前記誤差増幅器の出力端子との間に設けられており、前記誤差増幅器から出力される出力電圧の位相を遅延させる
   ことを特徴とする請求項１又は請求項２に記載のボルテージレギュレータ。
4. 前記位相補償容量が前記電圧調整端子と前記誤差増幅器の前記基準電圧と比較する電圧が入力される入力端子との間に設けられており、前記誤差増幅器に入力される出力電圧の位相を早める
   ことを特徴とする請求項１から請求項３のいずれか一項に記載のボルテージレギュレータ。

Images