JP7288969B2 - 埋設された粒子停止層を含む上側金属被膜構造を有するパワー半導体デバイス - Google Patents

埋設された粒子停止層を含む上側金属被膜構造を有するパワー半導体デバイス Download PDF

Info

Publication number
JP7288969B2
JP7288969B2 JP2021555202A JP2021555202A JP7288969B2 JP 7288969 B2 JP7288969 B2 JP 7288969B2 JP 2021555202 A JP2021555202 A JP 2021555202A JP 2021555202 A JP2021555202 A JP 2021555202A JP 7288969 B2 JP7288969 B2 JP 7288969B2
Authority
JP
Japan
Prior art keywords
layer
contact layer
source contact
grain
stop layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2021555202A
Other languages
English (en)
Other versions
JP2022525744A (ja
Inventor
サブリ、シャーディ
ジェイ． リヒテンヴァルナー、ダニエル
ブラント、エドワード アール． ヴァン
トーマス アレン、スコット
ハル、ブレット
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wolfspeed Inc
Original Assignee
Wolfspeed Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wolfspeed Inc filed Critical Wolfspeed Inc
Publication of JP2022525744A publication Critical patent/JP2022525744A/ja
Application granted granted Critical
Publication of JP7288969B2 publication Critical patent/JP7288969B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/048—Making electrodes
    • H01L21/0485—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0856—Source regions
    • H01L29/0865—Disposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41741—Source or drain electrodes for field effect devices for vertical or pseudo-vertical devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/03444—Manufacturing methods by blanket deposition of the material of the bonding area in gaseous form
    • H01L2224/0345—Physical vapour deposition [PVD], e.g. evaporation, or sputtering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/0346—Plating
    • H01L2224/03464—Electroless plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H01L2224/05558—Shape in side view conformal layer on a patterned surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05567—Disposition the external layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0605—Shape
    • H01L2224/06051—Bonding areas having different shapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85203—Thermocompression bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0878—Impurity concentration or distribution
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

関連出願への相互参照
本出願は、２０１９年３月１４日に出願された米国特許出願番号１６／３５３，３１３号の優先権を主張し、その内容全体が参照により本明細書に組み込まれる。
本発明は、半導体デバイス、より具体的には、パワー半導体デバイスに関する。
パワー半導体デバイスは、大電流を流し、高電圧を支持するために使用される。例えば、パワー金属酸化物半導体電界効果トランジスタ（「ＭＯＳＦＥＴ」）、バイポーラ接合トランジスタ（「ＢＪＴ」）、絶縁ゲートバイポーラトランジスタ（「ＩＧＢＴ」）、ショットキーダイオード、接合障壁ショットキー（「ＪＢＳ」）ダイオード、マージドｐ－ｎショットキー（「ＭＰＳ」）ダイオード、ゲートターンオフサイリスタ（「ＧＴＯ」）、ＭＯＳ制御サイリスタ、及び他の様々なデバイスを含む多種多様なパワー半導体デバイスが当技術分野で知られている。これらのパワー半導体デバイスは、概して、炭化ケイ素又は窒化ガリウムベースの材料のようなワイドバンドギャップ半導体材料から製造される（本明細書では、「ワイドバンドギャップ半導体」という用語は、少なくとも１．４ｅＶのバンドギャップを有する任意の半導体を包含する）。パワー半導体デバイスは、大きい電圧及び／又は電流を遮断し（順方向若しくは逆方向遮断状態）又は通過（順方向動作状態）させるように設計される。例えば、遮断状態においては、パワー半導体デバイスは、数百又は数千ボルトの電位を維持するように設計されてもよい。
パワー半導体デバイスは、横構造又は縦構造を有することができる。横構造を有するデバイスにおいては、デバイスの端子（例えば、パワーＭＯＳＦＥＴのドレイン、ゲート、及びソース端子）は、半導体層構造の同じ主表面（すなわち、上面又は下面）上にある。対照的に、縦構造を有するデバイスにおいては、半導体層構造の各主表面上に、少なくとも１つの端子が設けられる（例えば、縦構造のＭＯＳＦＥＴにおいては、ソース及びゲートは、半導体層構造の上面にあってもよく、ドレインは、半導体層構造の底面にあってもよい）。縦構造は、高電流密度を支持し、高電圧を遮断することができる厚い半導体ドリフト層を可能にするので、縦構造は、通常、非常に高電力の用途で使用される。本明細書では、「半導体層構造」という用語は、半導体基板及び／又は半導体エピタキシャル層のような１つ以上の半導体層を含む構造を指す。
従来の炭化ケイ素パワーデバイスは、通常、炭化ケイ素ウェハのような炭化ケイ素基板を有し、その上にエピタキシャル層構造が形成される。このエピタキシャル層構造（１つ以上の別個の層を含んでもよい）は、パワー半導体デバイスのドリフト領域として機能する。デバイスは、通常、ｐ－ｎ接合及び／又はショットキー接合を有する１つ以上のパワー半導体デバイスを含む「活性領域」を含む。活性領域は、ドリフト領域上及び／又はドリフト領域内に形成されてもよい。活性領域は、逆バイアス方向の電圧を遮断し、順バイアス方向に電流を供給するための主接合として機能する。パワー半導体デバイスは、各パワー半導体デバイスの活性領域が、単一のパワー半導体デバイスとして機能するように電気的に並列に接続された多数の個別の「ユニットセル」デバイスを含む、ユニットセル構造を有してもよい。高電力の用途においては、このようなデバイスは、数千又は数万のユニットセルを含んでもよい。
本発明の実施形態によれば、ワイドバンドギャップ半導体層構造と、ワイドバンドギャップ半導体層構造の上面上の上側金属被膜とを含む半導体デバイスが提供される。上側金属被膜は、ワイドバンドギャップ半導体層構造の上面上の第１の導電性拡散障壁層と、第１の導電性拡散障壁層の上面上の導電性コンタクト層と、導電性コンタクト層内に埋設された粒子停止層とを含む。
幾つかの実施形態においては、半導体デバイスは、ワイドバンドギャップ半導体層構造上で延伸する複数のゲートフィンガーと、ゲートフィンガー上の金属間誘電体パターンであって、金属間誘電体パターンは、それぞれのゲートフィンガーを覆う複数の誘電体フィンガーを含み、開口部を含む金属間誘電体パターンとを更に含んでもよい。例えば、半導体デバイスは、半導体層構造に複数のソース領域を有するＭＯＳＦＥＴであってもよい。このような実施形態においては、導電性コンタクト層は、半導体層構造の第１の側にあり、ソース領域に電気的に接続されたソースコンタクト層であり、半導体デバイスは、第１の側の反対側にある半導体層構造の第２の側にドレインコンタクト層を更に含む。他の実施形態においては、半導体デバイスは、ＩＧＢＴ又はＨＥＭＴを備えてもよい。
幾つかの実施形態においては、粒子停止層は、第２の導電性拡散障壁層であってもよい。このような実施形態においては、第２の導電性拡散障壁層は、チタンを含んでもよい。
幾つかの実施形態においては、粒子停止層は、非平面の上面を有してもよい。
幾つかの実施形態においては、粒子停止層は、薄い金属酸化物層であってもよい。
幾つかの実施形態においては、粒子停止層は、ソースコンタクト層の上側３０％内に埋設されてもよい。幾つかの実施形態においては、粒子停止層の少なくとも一部は、ソースコンタクト層の上面から１ミクロン内にあってもよい。
幾つかの実施形態においては、粒子停止層は、不連続層であってもよい。
幾つかの実施形態においては、粒子停止層は、第１の粒子停止層であってもよく、半導体デバイスは、導電性コンタクト層内に埋設された第２の粒子停止層を更に含んでもよい。幾つかの実施形態においては、第１の粒子停止層は、連続の粒子停止層であってもよく、第２の粒子停止層は、不連続の粒子停止層であってもよい。幾つかの実施形態においては、第１及び第２の粒子停止層はそれぞれ、連続の粒子停止層を備えてもよく、又はそれぞれ、不連続の粒子停止層を備えてもよい。
粒子停止層は、ソースコンタクト層を下部及び上部に分割してもよい。幾つかの実施形態においては、ソースコンタクト層の下部及び上部の両方が、少なくとも１．５ミクロンの平均厚さを有してもよく、同じ材料で形成されてもよい。
本発明の更なる実施形態によれば、ワイドバンドギャップ半導体層構造であって、その上面に複数のソース領域を有するワイドバンドギャップ半導体層構造と、ワイドバンドギャップ半導体層構造上で延伸する複数のゲートフィンガーと、ワイドバンドギャップ半導体層構造上のコンタクト層と、コンタクト層内に埋設された粒子停止層であって、非平面の上面を有する粒子停止層とを含む半導体デバイスが提供される。幾つかの実施形態においては、コンタクト層は、ソースコンタクト層であってもよい。
幾つかの実施形態においては、ゲートフィンガー上の金属間誘電体パターンであって、金属間誘電体パターンは、それぞれのゲートフィンガーを覆う複数の誘電体フィンガーを含み、開口部を含む金属間誘電体パターンを更に備えてもよい。幾つかの実施形態においては、粒子停止層は、導電性拡散障壁層であってもよい。幾つかの実施形態においては、導電性拡散障壁層は、チタンを含んでもよい。
幾つかの実施形態においては、導電性拡散障壁層は、第２の導電性拡散障壁層であってもよく、半導体デバイスは、第１の導電性拡散障壁層を更に含んでもよく、第１の導電性拡散障壁層は、第１の導電性拡散障壁層が金属間誘電体パターンとソースコンタクト層との間にあるように、金属間誘電体パターン上及び半導体層構造上にコンフォーマルに形成されている。
幾つかの実施形態においては、導電性拡散障壁層は、ソースコンタクト層の上側３０％内に埋設されてもよく、ソースコンタクト層の上面から１マイクロ内にあってもよい。
幾つかの実施形態においては、導電性拡散障壁層は、ソースコンタクト層を下部及び上部に分割し、ソースコンタクト層の下部及び上部の両方が、少なくとも１．５ミクロンの平均厚さを有し、アルミニウムで形成されている。
本発明の更なる別の実施形態によれば、ワイドバンドギャップ半導体層構造が形成される、半導体デバイスを製造する方法が提供される。そして、金属パターンが、ワイドバンドギャップ半導体層構造の上面上に形成される。金属間誘電体パターンが、金属パターン上に形成され、金属間誘電体パターンは、ワイドバンドギャップ半導体層構造の上面を露出する開口部を含む。第１の導電性拡散障壁層が、金属間誘電体パターンの上面上及びワイドバンドギャップ半導体層構造の露出された上面上に形成される。コンタクト層の第１の部分が、第１の導電性拡散障壁層の上面上に形成され、コンタクト層の第１の部分は、第１の材料を含む。粒子停止層が、コンタクト層の第１の部分上に形成される。コンタクト層の第２の部分が、粒子停止層の上面上に形成され、コンタクト層の第２の部分は、第１の材料を含む。そして、ウェットエッチングを含むプロセスが、（任意選択で）ソースコンタクト層の第２の部分に実行されてもよい。
幾つかの実施形態においては、ソースコンタクト層の第１の部分上に粒子停止層を形成するステップは、ソースコンタクト層の第１の部分上に導電性拡散障壁層を形成するステップを含んでもよい。
幾つかの実施形態においては、ソースコンタクト層の第１の部分上に粒子停止層を形成するステップは、ソースコンタクト層の第１の部分上に不連続材料層を形成するステップを含んでもよく、不連続材料層は、ソースコンタクト層に含まれる何れかの金属とは異なる金属を含む。
幾つかの実施形態においては、ソースコンタクト層の第１の部分上に粒子停止層を形成するステップは、ソースコンタクト層の第１の部分の上面を酸化させることを可能にするために、ソースコンタクト層の成長を中断させるステップを含んでもよい。幾つかの実施形態においては、酸素が、ソースコンタクト層の成長の中断の直前及び／又は中断中に成長装置に注入されてもよい。
幾つかの実施形態においては、粒子停止層は、第１の粒子停止層であってもよく、ソースコンタクト層内に埋設された第２の粒子停止層が形成されてもよい。
幾つかの実施形態においては、ドレインコンタクトが、ワイドバンドギャップ半導体層構造の下面上に形成されてもよい。
幾つかの実施形態においては、粒子停止層の上面は、非平面であってもよい。
幾つかの実施形態においては、ソースコンタクト層の第１の部分の厚さは、ソースコンタクト層の第２の部分の厚さの少なくとも２倍であってもよい。
従来のパワーＭＯＳＦＥＴの幾つかのユニットセルのための上側金属被膜構造の概略断面図である。 本発明の実施形態による、複数のパワーＭＯＳＦＥＴを含む半導体ウェハの概略平面図である。 図２の半導体ウェハに含まれるパワーＭＯＳＦＥＴのうちの１つの概略平面図である。 上側ソース金属被膜構造、ゲートボンドパッド、及び金属間誘電体パターンが省略された図３ＡのパワーＭＯＳＦＥＴの概略平面図である。 上側ソース金属被膜構造及び金属間誘電体パターンの一部が省略された図３ＢのパワーＭＯＳＦＥＴの幾つかの隣接するユニットセルの一部の概略平面図である。 図３Ｃに上側ソース金属被膜構造及び金属間誘電体パターンの残余部が追加された図３Ｃの線３Ｄ－３Ｄに沿って取られた概略断面図である。 本発明の更なる実施形態による、不連続の粒子停止層を有するパワーＭＯＳＦＥＴを例示する概略断面図である。 本発明の更なる別の実施形態による、複数の埋設された導電性拡散障壁層を有するパワーＭＯＳＦＥＴを例示する概略断面図である。 本発明の追加の実施形態による、少なくとも１つの埋設された導電性拡散障壁層及び少なくとも１つの埋設された不連続の粒子停止層を有するパワーＭＯＳＦＥＴを例示する概略断面図である。 本発明の更なる追加の実施形態による、粒子停止層として機能する複数の埋設された酸化物層を含むソースコンタクト層を有するパワーＭＯＳＦＥＴを例示する概略断面図である。 本発明の実施形態による、パワーＭＯＳＦＥＴを形成する方法のフローチャートである。 本発明の実施形態による、ｎチャネルＩＧＢＴの簡略化された回路図である。 図９ＡのＩＧＢＴのユニットセルの対の概略断面図である。
例えば、パワーＭＯＳＦＥＴ及びＩＧＢＴのようなパワー半導体デバイスは、通常、デバイスの端子を外部構造に接続するために使用される上側金属被膜構造を含む。例えば、縦構造を有するパワーＭＯＳＦＥＴは、半導体層構造、デバイスのソース端子として機能する上側ソース金属被膜構造、デバイスのゲート端子として機能する上側ゲート金属被膜構造、及びデバイスのドレイン端子として機能する「裏側」ドレイン金属被膜構造を含む。図１は、幾つかのユニットセルの上側ソース金属被膜構造を示す従来のパワーＭＯＳＦＥＴ１０の概略断面図である。
図１に示されるように、従来のパワーＭＯＳＦＥＴ１０は、半導体層構造２０、及び半導体層構造２０の上面上に形成される上側ソース金属被膜構造６０を含む。半導体層構造２０の上部のみが、図を簡略化するために図１に示される。半導体層構造２０は、例えば、炭化ケイ素半導体基板及び／又はその上にエピタキシャル成長した１つ以上の炭化ケイ素層を備えてもよい。ソース領域２８は、半導体層構造２０の上面に形成される。図１には示されていないが、半導体層構造２０の下面上に、ドレインコンタクトが形成される。
半導体層構造２０の上面上に、複数のゲートフィンガー３４が形成される。各ゲートフィンガー３４は、棒状の金属パターンを含んでもよく、ゲートフィンガー３４は、互いに平行に延伸してもよい。各ゲートフィンガー３４と半導体層構造２０の上面との間には、ゲートフィンガー３４を半導体層構造２０から絶縁するために、ゲート絶縁パターン４０が形成される。ゲート絶縁パターン４０は、パターン化された酸化ケイ素層を含んでもよい。ゲートフィンガー３４の形成後、複数の誘電体フィンガー５２を含む金属間誘電体パターン５０が、半導体層構造２０の上面上に形成される。各誘電体フィンガー５２は、ゲートフィンガー３４のそれぞれの１つの側壁及び上面を覆ってもよい。半導体層構造２０の上面のソース領域２８を露出させる隣接する誘電体フィンガー５２間に、ギャップ５４が設けられる。隣接する誘電体フィンガー５２間のピッチは非常に小さくてもよく、それ故に、ギャップ５４は、例えば、１～５ミクロンのような対応する狭い幅を有する。
上側ソース金属被膜構造６０は、導電性拡散障壁層７０及びソースコンタクト金属層８０を含む。導電性拡散障壁層７０は、金属間誘電体パターン５０上及び半導体層構造２０の上面の露出されたソース領域２８上にコンフォーマルに形成されてもよい。導電性拡散障壁層７０は、例えば、ウェットエッチング液のような材料が金属間誘電体パターン５０に拡散するのを防ぐように設計されてもよい。
ソースコンタクト層８０は、高導電性金属層を含んでもよい。ソースコンタクト層８０が滑らかな上面を有することが概して望ましいが、これは、後の処理ステップ中にデバイス１０に適用されるウェットエッチング液又は他の材料がデバイスから完全に洗い流されることができる可能性を高める場合があるからである。しかし、実際には、一部のパワー半導体デバイスに対して、このような滑らかな上面を得ることが実用的ではなく、又は不可能でさえある場合がある。上記で議論されたように、炭化ケイ素パワーデバイスにおいては、各ギャップ５４の幅は、１～５ミクロンのオーダーのように非常に狭くてもよい。ギャップ５４はまた、２より大きい高さ対幅のアスペクト比を有してもよい。上側ソース金属被膜構造６０が堆積されると、ギャップ５４が充填されるが、一般的に鍵穴６２と呼ばれる深い窪みが、通常、ギャップ５４の上の領域の上側ソース金属被膜構造６０に形成される。その上、実際には、ギャップ５４の全てが完全に充填されない場合があり、それ故に、小さい間隙（示されていない）が、上側ソース金属被膜構造６０内に存在する場合がある。
多くの場合に、ウェットエッチングのようなウェットケミストリが、上側ソース金属被膜構造６０が形成された後に、ＭＯＳＦＥＴ１０上で実行されてもよい。ウェットケミストリ処理ステップが完了した後、このようなウェットケミストリで使用されるウェットエッチング液を完全に洗い流すことが非常に困難な場合がある。これは、深い鍵穴６２及び／又はピンホールを含む非平面の上面を有するＭＯＳＦＥＴ１０のようなデバイスに特に当てはまる。ウェットエッチング液又は他の腐食性材料が完全に洗い流されない場合には、それらはソースコンタクト層８０の上面に浸透する場合がある。ウェットエッチング液は、ソースコンタクト層８０を侵食する場合があり、更に重要なことに、拡散経路がソースコンタクト層８０内に存在する場合には、上側金属被膜構造６０内に深くに拡散する場合がある。化学物質が上側ソース金属被膜構造６０を貫通する場合には、それは金属間誘電体パターン５０を攻撃する場合がある。これが発生した場合には、ゲートフィンガー３４と上側ソース金属被膜構造６０との間に、電気的短絡が形成される場合がある。このような電気的短絡は、デバイスのソースコンタクト（ソースコンタクト層８０の一部又はソースコンタクト層８０に電気的に接続された別個の金属層であってもよい）を、ゲートフィンガー３４に電気的に接続されたゲートコンタクト（示されていない）に電気的に接続する。単一のユニットセルでさえこのような電気的短絡の形成は、ＭＯＳＦＥＴ１０の損傷又は破壊をもたらす場合がある。このような電気的短絡は極めて稀に発生する場合がある一方で、デバイス１０に多数のユニットセルトランジスタがある場合には、１，０００，０００分の１の故障率であっても許容できない場合がある。
ソースコンタクト層８０は、金属がより低粘性であり、間隙を形成することなくギャップ５４をよりよく充填するために、高温（例えば、４７５℃）で堆積された金属層（例えば、アルミニウム）である場合がある。しかし、高温堆積はまた、単結晶材料の形成を助長する。その結果、図１に示されるように、ソースコンタクト層８０は、大きい金属粒子８２を有する場合があり、それらは、それらの間の粒界８４を画定する。単結晶構造に起因して、粒界８４は、ソースコンタクト層８０を通って（すなわち、導電性拡散障壁層７０に隣接するソースコンタクト層８０の下面８６からソースコンタクト層８０の上面８８まで）完全に延伸する場合がある。粒界８４は、ウェットエッチング液又は他の腐食性材料の拡散経路として機能する場合がある。その上、粒界８４が、ソースコンタクト層８０をほとんど又は完全に通って延伸する場合があるので、粒界８４は、ウェットエッチング液がソースコンタクト層８０を完全に貫通させる場合がある。導電性拡散障壁層７０が、通常、ソースコンタクト層８０の底部に到達するウェットエッチング液がこれ以上拡散するのを防ぐ一方で、上記のように、ギャップ５４内の導電性拡散障壁層７０に小さい間隙が存在する場合がある。これらの間隙は、これらを通る拡散経路を提供する場合がある導電性拡散障壁層７０の欠陥を表す。そしてウェットエッチング液は、上側ソース金属被膜構造６０とゲートフィンガー３４との間に電気的短絡を生成するために、金属間誘電体パターン５０を通り抜けて「侵食」する場合がある。この結果、導電性拡散障壁層７０の欠陥（例えば、小さいギャップ５４内の不十分な充填による）及びソースコンタクト層８０の大きい粒界８４を組み合わせた金属被膜後のウェットケミストリは、ウェットエッチング液が、状況によっては、上側ソース金属被膜構造６０を貫通して金属間誘電体パターン５０に到達することを可能にする場合がある。上記のように、これは、多くのハイパワー半導体デバイスの潜在的な故障メカニズムである場合がある。
本発明の実施形態によれば、上側金属被膜構造であって、各々がそれに埋設された少なくとも１つの粒子停止層を有する上側金属被膜構造を含むパワー半導体デバイスが提供される。埋設された粒子停止層は、代替的又は追加的に上側金属被膜構造の下部に形成されてもよいが、埋設された粒子停止層は、例えば、上側金属被膜構造の中央部又は上部に形成された導電性拡散障壁層を備えてもよい。埋設された粒子停止層は、上側金属被膜構造の金属における個々の粒子の成長を停止してもよく、新しい粒子のための核生成サイトとして機能してもよく、それ故に、上側金属被膜構造における個々の粒子のサイズを低減してもよい。結果として、粒子停止層は、上側金属被膜構造を通ってほとんど又は完全に延伸する粒界を低減し、又は排除さえしてもよい。小さい粒子サイズはまた、例えば、後続のめっきプロセスのような特定の後続の化学プロセスにとって有利であってもよい。幾つかの実施形態においては、粒子停止層は、ウェットエッチング液が上側金属被膜構造を貫通するのを防ぐための追加の障壁を提供してもよい第２の導電性拡散障壁層を備えてもよい。埋設された粒子停止層は、上側金属被膜構造の金属層の中間部に形成されてもよく、それ故に、金属層は、粒子停止層の下側及び上側の両方にあってもよい。埋設された粒子停止層は、ウェットエッチング液又は他の腐食性材料が上側金属被膜を通って完全に拡散する場合があり、それがデバイスの故障を引き起こす場合がある可能性を大幅に低減してもよい。幾つかの実施形態においては、粒子停止層は、例えば、ソースコンタクト層の上部１５％内のような上側金属被膜構造の上面近くに形成されてもよい。
幾つかの実施形態においては、パワー半導体デバイスは、ワイドバンドギャップ半導体層構造の上面上で延伸する複数のゲートフィンガーを含むパワーＭＯＳＦＥＴであってもよい。金属間誘電体パターンが、ゲートフィンガー上に形成され、金属間誘電体パターンは、それぞれのゲートフィンガーを覆う複数の誘電体フィンガーを含む。金属間誘電体パターンの開口部は、ワイドバンドギャップ半導体層構造の上面の一部を露出させる。上側ソース金属被膜構造は、金属間誘電体パターン上及びワイドバンドギャップ半導体層構造の上面の露出部上に設けられる。上側ソース金属被膜構造は、金属間誘電体パターン上及びワイドバンドギャップ半導体層構造の上面の露出部上の第１の導電性拡散障壁層、第１の導電性拡散障壁層の上面上のソースコンタクト層、及びソースコンタクト層内に埋設された粒子停止層を含む。
粒子停止層は、ソースコンタクト層を下部及び上部に分割してもよい。幾つか実施形態においては、ソースコンタクト層の下部は、少なくとも０．５ミクロンの厚さを有してもよい。他の実施形態においては、ソースコンタクト層の下部の厚さは、少なくとも１．０ミクロン、少なくとも１．５ミクロン、少なくとも２．０ミクロン、少なくとも２．５ミクロン、又は少なくとも３．０ミクロンであってもよい。幾つかの実施形態においては、ソースコンタクト層の上部はまた、少なくとも０．５ミクロンの厚さを有してもよい。他の実施形態においては、ソースコンタクト層の上部の厚さは、少なくとも１．０ミクロン、少なくとも１．５ミクロン、少なくとも２．０ミクロン、少なくとも２．５ミクロン、又は少なくとも３．０ミクロンであってもよい。ソースコンタクト層の下部及び上部は同じ材料で構成される。例えば、ソースコンタクト層の下部は、少なくとも１．０、１．５、２．０、２．５、又は３．０ミクロンの平均厚さを有するニッケル、チタン、タングステン、及び／若しくはアルミニウム（並びに／又はこれら及び／若しくは同様の材料の合金及び／若しくは薄層スタック）の層を備えてもよく、ソースコンタクト層の上部は、少なくとも１．０、１．５、２．０、２．５、又は３．０ミクロンの平均厚さを有するニッケル、チタン、タングステン、及び／若しくはアルミニウム（並びに／又はこれら及び／若しくは同様の材料の合金及び／若しくは薄層スタック）の層を備えてもよい。
幾つかの実施形態においては、粒子停止層は、非平面の上面及び／又は非平面の下面を有してもよい。言い換えれば、粒子停止層は、ソースコンタクト層の下部の非平面の上面の輪郭に従うコンフォーマルな層であってもよい。粒子停止層の非平面の上面は、新しい粒子のための核生成サイトを生成するのを促進してもよく、それ故に、粒子サイズ及び粒界の長さの全体的な低減に寄与してもよい。粒子停止層は、例えば、連続の導電性拡散障壁層、不連続の材料層、及び／又は成長中にソースコンタクト層の内部を酸化することによって形成されてもよい薄い酸化物層を備えてもよい。
本明細書の議論は、ＭＯＳＦＥＴ、ＩＧＢＴ、又はＨＥＭＴデバイスのようなソースコンタクトを含むパワー半導体デバイスに焦点を合わせているが、本明細書に開示される技術は、このようなデバイスに限定されないことが理解されるであろう。特に、ダイオード、ＢＪＴ、ＧＴＯ、等がまた、本明細書に開示される技術から利益を得てもよい。
次に、本発明の実施形態が、本発明の例示的な実施形態が示される図２～図８を参照して更に詳細に議論される。
図２は、本発明の実施形態による複数のパワーＭＯＳＦＥＴ１１０を含む半導体ウェハ１００の概略平面図である。パワーＭＯＳＦＥＴ１１０は、行方向及び列方向に形成されてもよく、パッケージング及び試験のために個々のパワーＭＯＳＦＥＴ１１０を分離するために、ウェハ１００が後に単体化（例えば、ダイシング）されてもよいように、互いに離間されてもよい。幾つかの実施形態においては、ウェハ１００は、例えば、その上に（例えば、エピタキシャル成長によって）形成された１つ以上の炭化ケイ素層を有する４Ｈ炭化ケイ素基板を備えてもよい。他の半導体層（例えば、ポリシリコン層）、絶縁層、及び／又は金属層が、パワーＭＯＳＦＥＴ１１０を形成するために、炭化ケイ素半導体層構造上に形成されてもよい。場合によっては、炭化ケイ素基板は、他の半導体層がその上に形成された後に薄くなり、又は除去さえされてもよい。
図３Ａは、図２の半導体ウェハ１００上に含まれるパワーＭＯＳＦＥＴ１１０のうちの１つの概略平面図である。図３Ｂは、その上側ソース金属被膜構造、ゲートボンドパッド、及び金属間誘電体パターンが省略された図３ＡのパワーＭＯＳＦＥＴ１１０の概略平面図である。
図３Ａに示されるように、ゲートボンドパッド１１２及び１つ以上のソースボンドパッド１１４－１、１１４－２は、ＭＯＳＦＥＴ１１０の半導体層構造１２０の上面上に形成されてもよい。ドレインボンドパッド１１６（図３Ａに点線のボックスとして示される）は、ＭＯＳＦＥＴ１１０の底側上に設けられてもよい。各ボンドパッド１１２、１１４、１１６は、アルミニウムのような金属で形成されてもよく、そのボンドワイヤは、熱圧着又は半田付けのような従来の技術を介して容易に取り付けられることができる。
以下でより詳細に議論されるように、ＭＯＳＦＥＴ１１０は、ＭＯＳＦＥＴ１１０の半導体層構造１２０のソース領域１２８を外部デバイスに電気的に接続する上側金属被膜構造１６０を含む。上側金属被膜構造１６０の重要な部分がポリイミド層のような保護層１１８によって覆われるように、上側金属被膜構造１６０は、図３Ａの破線のボックスで示される。幾つかの実施形態においては、ソースボンドパッド１１４－１、１１４－２は、保護層１１８の開口部を通って露出される上側金属被膜構造１６０の一部であってもよい。ゲートボンドパッド１１２及びソースボンドパッド１１４－１、１１４－２を外部回路等に接続するために使用されてもよいボンドワイヤ１１９が図３Ａに示される。
図３Ｂに示されるように、ゲートパッド１３２、複数のゲートフィンガー１３４、及びゲートフィンガー１３４をゲートパッド１３２に電気的に接続する１つ以上のゲートバス１３６を含むゲート電極パターン１３０が設けられてもよい。幾つかの実施形態においては、ゲート電極パターン１３０は、例えば、ポリシリコンパターンを備えてもよいが、金属又は他の導電性パターンがまた使用されることができる。幾つかの実施形態においては、ゲートパッド１３２は、ゲートボンドパッド１１２の真下にあり、それに電気的に接続されてもよく、ゲートフィンガー１３４は、デバイスを横切って水平に延伸してもよい。他の実施形態においては、ゲートパッド１３２はまた、ゲートボンドパッド１１２として機能してもよい。他の構成が可能である。金属間誘電体パターン１５０（図３Ｂには示されていないが、図３Ｃを参照）は、それぞれのゲートフィンガー１３４及びゲートバス１３６を覆う複数の個別の誘電体フィンガー１５２を備えてもよい。上側ソース金属被膜構造１６０は、金属間誘電体パターン１５０上に形成されてもよい。上側ソース金属被膜構造１６０は、導電性拡散障壁層１７０、ソースコンタクト層１８０、及びソースコンタクト層１８０内に埋設された粒子停止層１９０を含む。ＭＯＳＦＥＴ１１０は、並列に配置された複数のユニットセルトランジスタ１１１を含む。幾つかの隣接するユニットセル１１１の一部の位置が、状況を提供するために図３Ｂに示される。
図３Ｃは、その上側ソース金属被膜構造１６０及び金属間誘電体パターン１５０の各誘電体フィンガー１５２の上部が下にあるゲートフィンガー１３４を示すために省略された図３ＢのパワーＭＯＳＦＥＴ１１０の幾つかの隣接するユニットセル１１１の一部の概略平面図である。図３Ｄは、上側ソース金属被膜構造１６０及び金属間誘電体パターン１５０の残余部が図に追加された図３Ｃの線３Ｄ－３Ｄに沿って取られた概略断面図である。図３Ｃ及び図３Ｄは、状況を提供するために、１つの完全なユニットセル１１１及びその両側の２つの追加のユニットセル１１１の一部を例示することが理解されるであろう。
図３Ｃ及び図３Ｄを参照すると、ユニットセルトランジスタ１１１は、例えば、ｎタイプ不純物で高濃度にドープ（例えば、１×１０１８原子／ｃｍ３～１×１０２１原子／ｃｍ３の間）された単結晶４Ｈ炭化ケイ素半導体基板のようなｎタイプ炭化ケイ素半導体基板１２２上に形成されてもよい。本明細書では、半導体材料の「ドーピング濃度」は、半導体材料が、二次イオン質量分析（「ＳＩＭＳ」）のような標準的な測定技術を使用して測定されたような、半導体材料の立方センチメートル内に存在する特定の伝導性タイプ（すなわち、ｎタイプ又はｐタイプの何れか）を有する原因となるドーパント原子の数を指す。幾つかの実施形態においては、基板１２２は、任意の適切な厚さ（例えば、１００～５００ミクロンの間の厚さ）を有してもよく、部分的又は完全に除去されてもよい。
ドレインコンタクトは、半導体基板１２２の下面上に形成されてもよい。ドレインコンタクトは、半導体基板１２２へのオーミックコンタクト及びＭＯＳＦＥＴ１１０のドレイン端子と外部デバイスとの間の電気的接続を提供するドレインボンドパッド１１６の両方として機能してもよい。他の実施形態においては、ドレインコンタクトは、ドレインボンドパッド１１６から分離されてもよい（例えば、ドレインボンドパッド１１６として機能するドレインコンタクト上に、第２の層が形成されてもよい）。描写された実施形態においては、オーミックドレインコンタクト及びドレインボンドパッドの両方として機能する単一の金属層１１６が、半導体基板１２２の下面上に形成される。ドレインコンタクト／ドレインボンドパッド１１６は、例えば、ニッケル、チタン、タングステン、及び／若しくはアルミニウムのような金属、並びに／又はこれら及び／若しくは同様の材料の合金及び／若しくは薄層スタックを含んでもよい。
基板１２２の上面上に、低濃度にドープされたｎタイプ（ｎ－）炭化ケイ素ドリフト領域１２４が設けられる。ｎタイプ炭化ケイ素ドリフト領域１２４は、例えば、炭化ケイ素基板１２２上でのエピタキシャル成長によって形成されてもよい。ｎタイプ炭化ケイ素ドリフト領域１２４は、例えば、１×１０１４～１×１０１６ドーパント／ｃｍ３のドーピング濃度を有してもよい。ｎタイプ炭化ケイ素ドリフト領域１２４は、例えば、３～１００ミクロンの基板１２２の上の垂直高さを有する厚い領域であってもよい。図３Ｄには示されていないが、幾つかの実施形態においては、ｎタイプ炭化ケイ素ドリフト領域１２４の上部は、ｎタイプ炭化ケイ素ドリフト領域１２４の上部に電流拡散層を設けるために、その下部より高濃度にドープ（例えば、１×１０１６～５×１０１６ドーパント／ｃｍ３のドーピング濃度）されてもよい。
ｎタイプドリフト領域１２４の上部に、ｐタイプウェル領域１２６が形成される。そして、高濃度にドープされた（ｎ＋）ｎタイプ炭化ケイ素ソース領域１２８が、例えば、イオン注入によって、ウェル領域１２６の上部に形成されてもよい。ウェル領域１２６の側面に、チャネル領域が形成される。基板１２２、ドリフト領域１２４、ウェル領域１２６、及びソース領域１２８が、共に、図３Ａ及び図３Ｂを参照して上記で議論された半導体層構造１２０を備えてもよい。
ｎタイプソース領域１２８が形成された後、半導体層構造１２０の上面上に、ゲート絶縁パターン１４０が形成されてもよい。ゲート絶縁パターン１４０は、例えば、酸化シリコンパターン、窒化シリコンパターン、又は酸窒化シリコンパターンを備えてもよいが、他の絶縁材料が使用されてもよい。ゲート絶縁パターン１４０上に、ポリシリコンゲートフィンガー１３４のようなゲートフィンガー１３４が形成される。チャネル領域は、十分なバイアス電圧がゲートフィンガー１３４に印加される場合には、ｎタイプソース領域１２８をドリフト領域１２４に電気的に接続する。バイアス電圧がゲートフィンガー１３４に印加される場合には、電流が、ｎタイプソース領域１２８からウェル領域１２６の側面のチャネル領域を通ってドリフト領域１２４に流れ、ドレインコンタクト１１６に流れてもよい。
誘電体材料の離間されたストライプの形態の複数の誘電体フィンガー１５２を備えてもよい金属間誘電体パターン１５０が形成される。金属間誘電体パターン１５０は、例えば、酸化ケイ素層、窒化ケイ素層、酸化ケイ素層と窒化ケイ素層との組み合わせ、又はリフローされたボロホスホシリケートガラス（Ｂｏｒｏ－Ｐｈｏｓｐｈｏ－Ｓｉｌｉｃａｔｅ－Ｇｌａｓｓ「ＢＰＳＧ」）パターンを備えてもよい。各誘電体フィンガー１５２は、ゲートフィンガー１３４のそれぞれの１つの上面および側壁を覆ってもよい。ｎタイプソース領域１２８は、隣接する誘電体フィンガー１５２間のギャップ１５４に露出される。上記で議論されたように、炭化ケイ素パワーデバイスにおいては、各ギャップ１５４の幅は、１～５ミクロンのオーダーのように非常に狭くてもよい。その上、技術が発展し続けるにつれて、ギャップ１５４はより狭くなり、０．５ミクロンという狭いギャップ１５４が近い将来、商用デバイスで実現されてもよい。このような小さいギャップ１５４は、上側ソース金属被膜構造１６０に間隙を形成することなく、上側ソース金属被膜構造１６０（以下で議論される）で充填することが困難である場合がある。
上側ソース金属被膜構造１６０は、金属間誘電体パターン１５０上及び半導体層構造１２０の露出されたｎタイプソース領域１２８上に形成される。上側ソース金属被膜構造１６０は、導電性拡散障壁層１７０、ソースコンタクト層１８０、及びソースコンタクト層１８０内に埋設された粒子停止層１９０を含む。導電性拡散障壁層１７０は、隣接する層に対して相対的に不活性であり、それを通る他の材料の拡散を遅らせ、又は実質的に防止する金属又は金属含有層であってもよい。導電性拡散障壁層１７０は、例えば、チタン、タングステン、タンタル、ニッケル、ハフニウム、及び／又はインジウムを含む連続の導電層を備えてもよい。例えば、導電性拡散障壁層１７０は、チタン、タンタル、ニッケル、ハフニウム、タングステン、窒化チタン、窒化タングステン、酸化インジウム、又は窒化タンタルを含んでもよい。１つの例示的な実施形態においては、導電性拡散障壁層１７０は、チタン層であってもよい。導電性拡散障壁層１７０は、半導体層構造１２０の露出部上（例えば、ソース領域１２８上）及び金属間誘電体パターン１５０上にコンフォーマルに形成されてもよい。導電性拡散障壁層１７０は、通常、ソースコンタクト層１８０に含まれる金属より導電性が低い金属で形成される。このように、導電性拡散障壁層１７０は、上側ソース金属被膜構造１６０の抵抗に対するその影響を低減するために、相対的に薄い層であってもよい。幾つかの実施形態においては、導電性拡散障壁層１７０は省略されてもよい（これは、図３Ａ～図３ＤのＭＯＳＦＥＴ１１０に対してだけでなく、本明細書に開示される追加の実施形態の各々に対しても当てはまる）。
ソースコンタクト層１８０は、導電性拡散障壁層１７０上にコンフォーマルに形成されてもよい。ソースコンタクト層１８０は、例えば、ニッケル、チタン、タングステン、及び／若しくはアルミニウムのような金属、並びに／又はこれら及び／若しくは同様の材料の合金及び／若しくは薄層スタックを含んでもよい。幾つかの実施形態においては、ソースコンタクト層１８０は、アルミニウムは相対的に安価で、導電性が高く、堆積が容易であり、他の金属のための良好なシード層として機能してもよいので、アルミニウム層を備えてもよい。ソースコンタクト層１８０は、導電性拡散障壁層１７０より実質的に厚くてもよい。ソースコンタクト層１８０の厚さは、上側ソース金属被膜構造１６０の抵抗（低いことが望ましい）と、ソース領域１２８の上にあるソースコンタクト層１８０の一部に形成する傾向がある鍵穴１６２の深さとの間のトレードオフを反映してもよい。一般的に言えば、ソースコンタクト層１８０の厚さが増加するにつれて、ソースコンタクト層１８０の抵抗は増加し、一方、鍵穴１６２の平均深さは減少する。
ソースコンタクト層１８０の材料としてアルミニウムが使用される場合には、通常の堆積温度は、４５０～４７５℃のオーダーである。より高い堆積温度が使用されることができる一方、堆積温度がより高くなると、ソースコンタクト層１８０における粒子１８２のサイズはより大きくなる。この結果、堆積温度は、ソースコンタクト層１８０の粒子サイズを低減するために必要以上に意図的に低く設定されてもよい。しかし、本発明の実施形態は、粒子サイズを低減するために異なる別個の技術を使用してもよく、すなわち、粒子停止層１９０を設けてもよいので、堆積温度は、幾つかの実施形態においては４７５～５５０℃の間、他の実施形態においては５００～５５０℃の間、及びまた更なる実施形態においては５１０～５４０℃の間になるように上げてもよい。このような高い堆積温度の使用は、ソースコンタクト層１８０のギャップ充填特性を改善してもよく、それ故に、デバイスの故障率を更に低減させてもよい。
粒子停止層１９０は、ソースコンタクト層１８０内に埋設される。幾つかの実施形態においては、粒子停止層１９０は、第２の導電性拡散障壁層を備えてもよい。このような実施形態においては、粒子停止層１９０は、それを通る他の材料の拡散を遮断する傾向がある１つ以上の金属を含む連続層を備えてもよい。粒子停止層１９０が第２の導電性拡散障壁層として実装される例示的な実施形態においては、粒子停止層１９０は、ニッケル、タンタル、チタン、ハフニウム、タングステン、窒化チタン、酸化インジウム、窒化タングステン、窒化タンタル、及び／又はこれらの組み合わせを含んでもよい。粒子停止層１９０は、ソースコンタクト層１８０を形成するために使用される材料と化学的に適合性があってもよく、導電層であってもよい。しかし、以下で議論されるように、他の実施形態においては、粒子停止層１９０は、特に導電性がなくてもよい酸化物層であってもよいが、電子が層を通ってトンネルするのに十分に薄くてもよく、それ故に、層が上側ソース金属被膜構造１６０の全体的な伝導率を妨げない。粒子停止層１９０は、第２の導電性拡散障壁層として実装される場合には、それを通るウェットエッチング液又は他の材料の拡散に抵抗してもよく、また、新しい粒子が粒子停止層１９０の上側に形成されるように、ソースコンタクト層１８０における粒子の成長を中断させる層として機能してもよい。
粒子停止層１９０を第２の導電性拡散障壁層として構成することが有利であってもよい一方、本発明の実施形態はこれに限定されない。特に、他の実施形態でにおいては、粒子停止層１９０は、新しい粒子が形成する核生成層として機能することによって、単にソースコンタクト層１８０における粒子１８２を破壊するように設計された層であってもよい。このような実施形態においては、粒子停止層１９０は、粒界１８４のサイズ、特に、ソースコンタクト層１８０の上面１８８から下面１８６まで完全に延伸する粒界の数を低減するように機能するだけであってもよい。これは、ウェットエッチング液又は他の腐食性材料が拡散する場合があるソースコンタクト層１８０を通る長い拡散経路を低減又は排除してもよい。
単にソースコンタクト層１８０における粒子１８２を破壊するように設計された粒子停止層１９０は、例えば、ソースコンタクト層１８０の中央部又は上部に異なる導電性材料の薄層を形成することによって形成されてもよいが、粒子停止層は、代替的に、ソースコンタクト層の下部に形成されてもよい。使用される導電性材料は、拡散障壁層として機能する材料である必要はなく、及び／又は導電性材料の薄層は、層が導電性拡散障壁層として動作しないように不連続層であってもよい。しかし、異なる材料層を形成することによって、ソースコンタクト層１８０の材料における粒子の成長は、介在する薄い粒子停止層１９０によって中断されてもよい。ソースコンタクト層１８０の成長が再開される場合には、ソースコンタクト材料の新しい粒子が、粒子停止層１９０の上面上で核生成する。この結果、幾つかの実施形態においては、粒子停止層１９０は、導電性拡散障壁層であってもよい一方、そうである必要はない。
ソースコンタクト層１８０（その中に埋設された任意の粒子停止層１９０を含む）は、縦方向にＸの平均高さを有してもよく（「高さ」は、基板１２２の底面に垂直な方向の層の厚さを指す）、粒子１８２の平均高さは、Ｙに等しくてもよい。例として、値Ｘは、幾つかの実施形態においては２．５ミクロン～６．５ミクロンの間であってもよく、他の実施形態においては３．０～６．０ミクロンの間であってもよく、また他の実施形態においては３．５～５．５ミクロンの間であってもよく、また更なる実施形態においては４．０～５．０ミクロンの間であってもよい。更なる例として、値Ｙは、幾つかの実施形態においては２．５ミクロン未満、他の実施形態においては２．０ミクロン未満、更なる実施形態においては１．５ミクロン未満、他の実施形態においては１．０ミクロン未満、また更なる実施形態においては０．５ミクロン未満であってもよい。上記のケースの各々において、Ｙの値は、場合によっては少なくとも０．１ミクロンであってもよい。幾つかの実施形態においては、Ｙ／Ｘの比は少なくとも１．５であってもよい。他の実施形態においては、Ｙ／Ｘの比は少なくとも２．０であってもよい。また他の実施形態においては、Ｙ／Ｘの比は少なくとも４．０であってもよい。また更なる実施形態においては、Ｙ／Ｘの比は少なくとも８．０であってもよい。この結果、本発明の様々な実施形態においては、ソースコンタクト層１８０の平均高さに対するソースコンタクト層１８０における粒子１８２の平均高さ（すなわち、Ｙ）の比は、少なくとも１．５、２．０、４．０、又は８．０であってもよく、幾つかの実施形態においては、２０未満であってもよいことが理解されるであろう。
その上、図７の実施形態を参照して更に詳細に議論されるように、場合によっては、粒子停止層１９０は、単にソースコンタクト層１８０の堆積プロセスにおいて成長停止を追加することによって形成されてもよい。成長停止中に、成長装置にある酸素が、ソースコンタクト層１８０における粒子１８２の成長を中断させ、新しい粒子１８２の成長のための核生成サイトとして機能する薄い金属酸化物層を形成するために、ソースコンタクト層１８０の露出された表面を酸化してもよい。
幾つかの実施形態においては、粒子停止層１９０は、例えば、縦方向（すなわち、半導体基板１２２の主表面に垂直な方向）のソースコンタクト層１８０の平均厚さの上半分内のように、上側ソース金属被膜構造１６０の上面近くに形成されてもよい。例えば、例示的な実施形態においては、粒子停止層１９０は、ソースコンタクト層１８０の平均厚さの上側４０％に形成されてもよい。また他の実施形態においては、粒子停止層１９０は、ソースコンタクト層１８０の平均厚さの上側３０％に又は上側２０％内にさえ形成されてもよい。上側ソース金属被膜構造１６０の上面近くに粒子停止層１９０を有することは、ウェットエッチング液又は他の有害な化学物質が上側ソース金属被膜構造１６０内に深く浸透しないことを確実にするのに役立ってもよい。上面からの距離に関して、幾つかの実施形態においては、粒子停止層１９０は、平均して、ソースコンタクト層１８０の上面の２ミクロン内にあってもよい。他の実施形態においては、粒子停止層１９０は、平均して、ソースコンタクト層１８０の上面の１．５ミクロン内にあってもよい。また他の実施形態においては、粒子停止層１９０は、平均して、ソースコンタクト層１８０の上面の１ミクロン内にあってもよい。
単一の粒子停止層１９０を含む実施形態においては、粒子停止層１９０は、ソースコンタクト層１８０を下部１８５及び上部１８７に分割してもよい。粒子停止層１９０は、ソースコンタクト層１８０の底部１８５の上面上にコンフォーマルに形成されてもよい。ソースコンタクト層１８０は非平面層であるので、粒子停止層１９０は同様に、非平面下面及び非平面上面を有する非平面層であってもよい。
幾つかの実施形態においては、ソースコンタクト層１８０の下部１８５は、少なくとも０．５ミクロンの厚さを有してもよい。他の実施形態においては、ソースコンタクト層１８０の下部１８５の厚さは、少なくとも１．０ミクロン、少なくとも２．０ミクロン、又は少なくとも３．０ミクロンであってもよい。幾つかの実施形態においては、ソースコンタクト層１８０の上部１８７はまた、少なくとも０．５ミクロンの厚さを有してもよい。他の実施形態においては、ソースコンタクト層１８０の上部１８７の厚さは、少なくとも１．０ミクロン、少なくとも２．０ミクロン、又は少なくとも３．０ミクロンであってもよい。ソースコンタクト層１８０の下部１８５及び上部１８７は、同じ材料で形成される。例示的な実施形態においては、ソースコンタクト層１８０の下部１８５は、少なくとも２．０ミクロンの平均厚さを有するアルミニウム層を備えてもよく、ソースコンタクト層１８０の上部１８７は、少なくとも２．０ミクロンの平均厚さを有するアルミニウム層を備えてもよい。以下で議論されるように、本発明の幾つかの実施形態においては、２つ以上の粒子停止層１９０が、ソースコンタクト層１８０内に埋設されてもよい。複数の埋設された粒子停止層１９０を含む実施形態においては、ソースコンタクト層１８０の下部１８５及び／又は上部１８７は、複数の部分に細分されてもよい。
粒子停止層１９０が形成された後、ソースコンタクト層１８０の残余部（すなわち、上部１８７）の形成が、ソースコンタクト層１８０内に粒子停止層１９０を埋設するために完了する。その後、例えば、Ｎｉ：Ａｕ無電解めっきプロセスのようなめっきプロセスが、ソースコンタクト層１８０の上面上にニッケル層（示されていない）及びそれに続く金層（示されていない）を形成するために、ソースコンタクト層１８０の露出された上面に実行されてもよい。ニッケル層は、焼結又は半田付けプロセスを介して堆積されてもよく、外部デバイスへのコンタクトとして機能してもよく、金層は、銀層の腐食保護層として機能してもよい。
ＭＯＳＦＥＴ１１０は、その上面にソースコンタクト層１８０を有し、その下面にドレインコンタクト１１６を有するｎタイプデバイスである一方、ｐタイプデバイスにおいては、これらの位置は逆になっていることが理解されるであろう。その上、上記で説明されたパワーＭＯＳＦＥＴ１１０及び本明細書で説明される他のデバイスは、炭化ケイ素ベースの半導体デバイスであるように示される一方、本発明の実施形態はそれらに限定されないことが理解されるであろう。代わりに、半導体デバイスは、例えば、窒化ガリウムベースの半導体デバイス及びＩＩ－ＶＩ化合物半導体デバイスを含むパワー半導体デバイスでの使用に適する任意のワイドバンドギャップ半導体を備えてもよい。追加的に、本明細書で説明される本発明の例示的な実施形態は、パワー半導体デバイスである一方、本明細書で開示される粒子停止層を含む金属被膜構造は、パワー半導体デバイスだけでなく任意の半導体デバイスで使用されてもよいことが理解されるであろう。
この結果、本発明の実施形態によれば、ソースコンタクト１８０を通る拡散経路を低減又は排除し、及び／又は拡散に対する追加の障壁を提供する粒子停止層１９０の提供に起因するゲートからソースへの電気的短絡に起因するデバイス故障の影響を受けにくくてもよいパワーＭＯＳＦＥＴが提供される。このように、本発明の実施形態によるパワーＭＯＳＦＥＴは、より低い故障率を有してもよい。加えて、ソースコンタクト層１８０の金属におけるより小さいサイズの粒子１８２及び短縮された長さの粒界１８４は、例えば、ソースコンタクト層１８０の上面に実行されてもよい上記で説明されたＮｉ：Ａｕ無電解めっきプロセスのような後の処理ステップにおいて有利であってもよい。
本発明の実施形態による技術によって対処される課題は、例えば、炭化ケイ素及び／又は窒化ガリウムベースのデバイスのようなワイドバンドギャップパワー半導体デバイスに固有の課題である傾向がある。このようなデバイスにおいては、隣接する誘電体フィンガー１５２間のギャップ１５４は、シリコンベースのデバイスのようなナローバンドギャップ半導体デバイスにおいて形成されたＭＯＳＦＥＴに設けられる対応するギャップよりはるかに狭くてもよい。このように、シリコンＭＯＳＦＥＴにおいては、ソースコンタクト層の間隙が、隣接する誘電体フィンガー間のギャップに形成される傾向がなく、形成した任意の鍵穴が、ギャップのサイズがはるかに大きいことに起因して、はるかに浅くなる傾向がある。
図１を参照して上記で議論された従来のパワーＭＯＳＦＥＴ１０の上側ソース金属被膜構造６０を通って拡散する腐食性材料の課題に対処する他の潜在的な方法があることに留意されるべきである。一例として、ギャップ５４のアスペクト比は、例えば、ソース領域２８の幅を拡大することによって低減されてもよい。これは、上側ソース金属被膜構造６０のギャップ充填特性を改善してもよい。別の例として、ソースコンタクト層８０における粒子８２のサイズは、堆積パラメータを制御することによって低減されてもよい（例えば、堆積温度を下げることによって、粒子サイズは低減されてもよい）。粒子サイズはまた、ソースコンタクト層８０の形成後の冷却シーケンスの条件によって影響を受けてもよい。同様に、堆積パラメータの変更が、ソースコンタクト層８０の材料のギャップ充填特性を改善するために使用されてもよい（例えば、堆積温度の上昇が、ギャップ充填の改善を容易にしてもよい）。その上、ギャップ充填特性はまた、高精度堆積装置を使用することによって改善されてもよい。加えて、より一貫した被覆率を得、且つ間隙を低減又は防止するために、例えば、原子層堆積のような他の堆積技術が、ソースコンタクト層８０の一部（例えば、ギャップ５４における一部）を形成するために使用されることができる。
図４は、本発明の更なる実施形態による、不連続の粒子停止層を有するパワーＭＯＳＦＥＴ２１０を例示する概略断面図である。パワーＭＯＳＦＥＴ２１０は、パワーＭＯＳＦＥＴ１１０に含まれる連続の粒子停止層１９０を有する上側ソース金属被膜構造１６０が、パワーＭＯＳＦＥＴ２１０に不連続の粒子停止層２９０を有する上側ソース金属被膜構造２６０に置き換えられるのを除いて、上記で議論されたパワーＭＯＳＦＥＴ１１０と同一であってもよい。
図４に見られることができるように、粒子停止層２９０は、ソースコンタクト層の底部１８５の上面上の場所にのみ形成する不連続層である。不連続の粒子停止層２９０は、例えば、スパッタリング、電子ビーム蒸着、又は原子層堆積を含む様々な堆積技術によって形成されてもよい。粒子停止層２９０は、不連続であるので、通常、効果的な拡散障壁層としては機能しない。しかし、適切に形成された場合には、粒子停止層２９０は、ソースコンタクト層１８０における結晶成長を中断させ、新しい結晶成長のための核生成サイトとして機能し、それ故に、粒子停止層２９０は、ソースコンタクト層１８０における長い粒界１８４の形成を低減又は防止する。
図５は、本発明のまた更なる実施形態による、複数の埋設された拡散障壁層を有するパワーＭＯＳＦＥＴ３１０を例示する概略断面図である。パワーＭＯＳＦＥＴ３１０は、パワーＭＯＳＦＥＴ３１０が、複数の粒子停止層３９０－１～３９０－３を有する上側ソース金属被膜構造３６０を含むのを除いて、上記で議論されたパワーＭＯＳＦＥＴ１１０と同一であってもよい。合計３つの粒子停止層３９０が図５に示される一方、他の実施形態においては、２つの粒子停止層３９０又は４つ以上の粒子停止層３９０が設けられてもよいことが理解されるであろう。その上、図５にまた示されるように、幾つかの実施形態においては、最上部の粒子停止層３９０は、埋設された層でなくてもよく、代わりに、ソースコンタクト層１８０の上面上に形成されてもよい。粒子停止層３９０－１～３９０－３の各々は、図３Ａ～図３Ｄに対して上記で議論された粒子停止層の何れかであってもよいことが理解されるであろう。例えば、粒子停止層３９０－１～３９０－３の一部又は全てが、例えば、チタン又は上記で列挙された他の材料で形成された導電性拡散障壁層であってもよく、及び／又は粒子停止層３９０－１～３９０－３の一部又は全てが、ソースコンタクト層１８０の金属の新しい粒子１８２が粒子停止層３９０の上面で核生成するように、粒子成長を中断させるように設計された不連続層及び／又は薄い金属酸化物層であってもよい。
図６は、本発明の追加の実施形態による、少なくとも１つの埋設された拡散障壁層４９０－１及び少なくとも１つの埋設された不連続の粒子停止層４９０－２の形態の複数の粒子停止層４９０を有するパワーＭＯＳＦＥＴ４１０を例示する概略断面図である。パワーＭＯＳＦＥＴ４１０は、上側ソース金属被膜構造４６０における埋設された粒子停止層のうちの少なくとも１つ４９０－２が不連続層を備えてもよいのを除いて、上記で説明されたパワーＭＯＳＦＥＴ３１０と同一であってもよい。粒子停止層４９０の順序は、図６に示されるものから変更されてもよく、任意の数の埋設された拡散障壁層４９０－１及び埋設された不連続の粒子停止層４９０－２がデバイスに含まれてもよいことが理解されるであろう。
図７は、本発明のまた更なる実施形態による、パワーＭＯＳＦＥＴ５１０を例示する概略断面図である。上記で議論されたように、場合によっては、粒子停止層１９０は、単にソースコンタクト層１８０の堆積プロセスに成長停止を追加することによって形成されてもよい。例えば、ソースコンタクト層１８０を形成するために使用される金属は、スパッタリング又は蒸着によって堆積されてもよい。スパッタリング又は蒸着プロセスは、成長装置にある酸素がソースコンタクト層１８０の露出された表面を酸化することを可能にするために、ある時間休止されてもよい。幾つかの実施形態においては、酸素のバーストが、酸化プロセスを速めるために成長チャンバに注入されてもよい。この方法で酸素を加える場合には、成長停止は、例えば、長さが１秒未満のように、非常に短くてもよい。目的は、ソースコンタクト層１８０における既存の粒子を破壊し、新しい粒子１８２の成長のための核生成サイトを形成するのに十分である、ソースコンタクト層１８０の非常に薄い厚さを酸化することである。酸化された金属は、ソースコンタクト層１８０の金属より高い抵抗を有する場合がある一方、粒子停止層１９０として機能する酸化物層は、電子が単に酸化された層を通ってトンネルし、それ故に、粒子停止層１９０がデバイスの動作及び／又は上側ソース金属被膜構造１６０の抵抗率にほとんど又は全く影響を及ぼさないように、十分に薄くなるように形成されてもよい。
図７の実施形態においては、ＭＯＳＦＥＴ５１０は、複数の埋設された粒子停止層５９０を含む上側ソース金属被膜構造５６０を有し、粒子停止層５９０の各々は、ソースコンタクト層１８０内に埋設され、又はその上にある薄い金属酸化物層５９０を形成するためにソースコンタクト層１８０の成長を中断させることによって実装される。薄い金属酸化物層は、拡散障壁としては機能しないが、ソースコンタクト層１８０における粒子成長を中断させ、新しい粒子１８２のための核生成サイトとして機能する粒子停止層５９０として機能する。２、３、４、５、６、７、又はそれ以上のこのような薄い金属酸化物層５９０が、粒子停止層１８０内に形成されてもよい。多数（例えば、４つ以上）の薄い金属酸化物層５９０を形成することによって、ソースコンタクト層１８０における粒子１８２の平均サイズが大幅に低減されてもよい。図７には示されていないが、１つ以上の埋設された導電性拡散障壁層がまた、１つ以上の不連続の粒子停止層がそうであるように、ソースコンタクト層１８０内に形成されることができる。
本明細書に開示される実施形態の何れかにおいては、導電性拡散障壁層及び／又は不連続な粒子停止層は、同じ材料で形成されてもよく、又は異なる材料で形成されてもよい。例えば、複数の導電性拡散障壁層を含む実施形態においては、これらの層は、同じ材料で形成されてもよく（例えば、各層はチタン層であってもよい）、又は異なる材料で形成されてもよい（例えば、１つの層はチタン層であり、別の層は窒化チタン層であり、別の層はタンタル層である、等）。
上記で議論された各粒子停止層は、単層を備えてもよく、又は多層構造であってもよいことがまた理解されるであろう。場合によっては、多層構造は、拡散障壁として、及び／又はソースコンタクト層１８０における粒子のサイズを低減するために粒子成長を中断させるメカニズムとして、より効果的であってもよい。連続の粒子停止層及び不連続の粒子停止層の両方が多層構造として実装されてもよいことがまた理解されるであろう。幾つかの実施形態においては、多層粒子停止層が、直接積み重ねられた１つ以上の連続層及び１つ以上の不連続層を含んでもよい。
本明細書に開示される埋設された粒子停止層は、縦構造パワーＭＯＳＦＥＴデバイス以外のパワー半導体デバイスで使用されてもよいことがまた理解されるであろう。例えば、これらの粒子停止層はまた、当業者に知られているように、電流制御デバイスを電圧制御デバイスにＢＪＴを変えるために、ＢＪＴとＢＪＴのベースに給電するＭＯＳＦＥＴとの組み合わせであるパワーＩＧＢＴデバイスで使用されてもよい。
図９Ａは、本発明の実施形態による、ＩＧＢＴ７００の簡略化された回路図である。図９Ｂは、図９ＡのＩＧＢＴ７００の概略断面図である。
図９Ａに示されるように、ＩＧＢＴ７００は、ベース７０４、エミッタ７０６、及びコレクタ７０８を有するｐ－ｎ－ｐ炭化ケイ素ＢＪＴ７０２を含む。ＩＧＢＴ７００は更に、ゲート７３０、ソース７８０、及びドレイン７１６を有する炭化ケイ素ＭＯＳＦＥＴ７１０を含む。ＭＯＳＦＥＴ７１０のソース７８０は、ＢＪＴ７０２のベース７０４に電気的に接続され、炭化ケイ素ＭＯＳＦＥＴ７１０のドレイン７１６は、ＢＪＴ７０２のコレクタ７０８に電気的に接続される。慣例により、ＢＪＴ７０２のコレクタ７０８は、ＩＧＢＴ７００の「エミッタ」であり、ＢＪＴ７０２のエミッタ７０６は、ＩＧＢＴ７００の「コレクタ」であり、ＭＯＳＦＥＴ７１０のゲート７３０は、ＩＧＢＴ７００の「ゲート」である。
図９Ｂは、図９ＡのＩＧＢＴ７００のユニットセルの対の一部の概略断面図である。図９Ｂに示されるように、ＩＧＢＴ７００は、例えば、高濃度にドープされたｐタイプ（ｐ＋）炭化ケイ素層７２２上に形成されてもよい。ｐタイプ層７２２は、例えば、炭化ケイ素基板上にエピタキシャル成長されてもよく、基板は、その後、除去されてもよい。ｐ＋層７２２は、ＩＧＢＴ７００のコレクタとして機能する（それ故に、ＢＪＴ７０２のエミッタ７０６としてまた機能する）。低濃度にドープされたｎタイプ（ｎ―）炭化ケイ素ドリフト領域７２４（任意選択で、その上部に中濃度にドープされたｎタイプ炭化ケイ素電流拡散層を含んでもよい）が、ｐタイプ層７２２上に設けられる。ｎタイプドリフト領域７２４は、ＢＪＴ７０２のベースとして、及びＭＯＳＦＥＴ７１０のソースとして機能する。ｎタイプドリフト領域７２４の上部に、中濃度にドープされたｐタイプウェル領域７２６が設けられる。各ｐウェル７２６の上部は、ＢＪＴ７０２のコレクタとしてまた機能する高濃度にドープされたｐ＋エミッタ領域７２７を形成するために、ｐタイプドーパントでより高濃度にドープされてもよい。高濃度にドープされたｐタイプエミッタ領域７２７の両側の各ｐウェル７２６の上部に、高濃度にドープされたｎタイプ（ｎ＋）ドレイン領域７２８が形成されてもよい。ｎ＋ドレイン領域７２８は、ＩＧＢＴ７００の共通ドレインとして機能する。オーミックコンタクト７８０が、ｐタイプウェル領域７２６及びｎ＋ドレイン領域７２８の両方に接触するように形成され、ｐ＋炭化ケイ素層７２２の下側に、オーミックコンタクト７１６が形成される。
半導体層構造７２０の上面上に、ゲート絶縁パターン７４０が設けられ、ゲート絶縁パターン７４０上に、ゲートフィンガー７３４が形成される。ゲート絶縁パターン７４０の真下にあるｐタイプウェル領域７２６のエッジ領域は、十分なバイアス電圧がゲートフィンガー７３４に印加された場合には、ｎタイプソース領域７２８をｎタイプドリフト領域７２４に電気的に接続するチャネル領域を含む。ゲートコンタクト７３０は、各ゲートフィンガー７３４に電気的に接続されてもよい。
それぞれのゲートフィンガー７３４を覆う複数の誘電体フィンガー７５２を含む金属間誘電体パターン７５０が形成される。金属間誘電体パターン７５０は、上記で議論された金属間誘電体パターン１５０と同一であってもよく、それ故に、その更なる説明は省略される。ｎタイプソース領域７２８及びｐタイプウェル領域７２６を露出させる隣接する誘電体フィンガー７５２間に、ギャップ７５４が設けられる。金属間誘電体パターン７５０上、及び露出されたｎタイプソース領域７２８及びｐタイプウェル領域７２６上に、上側ソース金属被膜構造７６０が形成される。上側ソース金属被膜構造７６０は、導電性拡散障壁層７７０、オーミックコンタクト層７８０、及びソースコンタクト層７８０内に埋設された粒子停止層７９０を含む。上側ソース金属被膜構造７６０は、上側金属被膜構造７６０が、ソースコンタクトとしてではなくエミッタコンタクトとして機能してもよいのを除いて、上記で説明された上側ソース金属被膜構造の何れかと同一であってもよく、任意の適切な数及び／又はタイプの粒子停止層を含んでもよい。
ＩＧＢＴに加えて、本発明の実施形態による埋設された粒子停止層は、例えば、ｐ－ｎダイオード、ゲートターンオフサイリスタ（「ＧＴＯ」）、ＭＯＳ制御サイリスタ、及び様々な他のパワー半導体デバイスで使用されてもよい。この技術は、窒化ガリウムベースの高電力高電子移動度トランジスタ（「ＨＥＭＴ」）増幅器のようなＲＦトランジスタ増幅器で同様に使用されてもよい。この結果、構造１６０、２６０、３６０、４６０、５６０、７６０のような本発明の実施形態による上側金属被膜構造は、ＭＯＳＦＥＴ、ＩＧＢＴ、等だけでなく、任意の適切な半導体デバイス上で使用されてもよいことが理解されるであろう。
上記で議論されたように、本発明の実施形態による埋設された粒子停止層は、ワイドバンドギャップ半導体デバイスに形成されるパワー半導体デバイスに含まれてもよい。本発明の実施形態による埋設された粒子停止層が使用されてもよいワイドバンドギャップ半導体デバイスのタイプの例は、炭化ケイ素、窒化ガリウム、及び酸化ガリウムベースのデバイス、並びに多種多様なＩＩ－ＶＩ化合物の半導体デバイスを含む。
図８は、本発明の実施形態によるパワー半導体デバイスを形成する方法のフローチャートである。図８に示されるように、操作は、複数の半導体層を含むワイドバンドギャップ半導体層構造の形成から開始してもよい（ブロック６００）。次に、ワイドバンドギャップ半導体層構造の上面上に、複数のゲートフィンガーが形成される（ブロック６１０）。ゲートフィンガー上に、金属間誘電体パターンが形成され、金属間誘電体パターンは、それぞれのゲートフィンガーを覆う複数の誘電体フィンガーを含み、金属間誘電体パターンは、ワイドバンドギャップ半導体層構造の上面を露出させる開口部を含む（ブロック６２０）。金属間誘電体パターン上及びワイドバンドギャップ半導体層構造の露出された上面上に、第１の導電性拡散障壁層が形成される（ブロック６３０）。第１の導電性拡散障壁層の上面上に、ソースコンタクト層の第１の部分が形成され、ソースコンタクト層の第１の部分は、第１の材料を含む（ブロック６４０）。ソースコンタクト層の第１の部分上に、粒子停止層が形成される（ブロック６５０）。粒子停止層は、上記で説明された粒子停止層の何れかであってもよい。粒子停止層の上面上に、ソースコンタクト層の第２の部分が形成され、ソースコンタクト層の第２の部分は、第１の材料を含む（ブロック６６０）。最後に、ウェットエッチング液を含むプロセスが、ソースコンタクト層の第２の部分で実行される（ブロック６７０）。このプロセスは、例えば、ソースコンタクト層の上面で実行されるめっきプロセスを含んでもよい。
本発明の実施形態によるパワーＭＯＳＦＥＴ及び他の半導体デバイスは、さもなければ上側金属被膜を通って拡散し、デバイス内で電気的短絡を生成する場合があるウェットエッチング液又は他の材料の侵入によりよく抵抗する、より堅牢な上側金属被膜を有してもよい。その上、上側金属被膜は、上側金属被膜で実行されてもよいめっきプロセスのような後続のプロセスにより適してもよい、より小さい粒子サイズを有してもよい。
本発明は、本発明の実施形態が示される添付の図面を参照して上記で説明された。しかし、本発明は、多くの異なる形態で具体化されてもよく、本明細書に記載される実施形態に限定されると解釈されるべきではない。寧ろ、これらの実施形態は、本開示が徹底的且つ完全であり、本発明の範囲を当業者に十分に伝えるように提供される。図面においては、明確にするために、層及び領域のサイズ及び相対的なサイズが誇張される場合がある。要素又は層が別の要素又は層“の上にある”、“に接続される”、又は“に結合される”ことを指す場合には、それは、直接他の要素若しくは層の上にあり、それに接続され、若しくはそれに結合されることができ、又は介在する要素若しくは層が存在してもよい。対照的に、要素が別の要素又は層“の上に直接ある”、“に直接接続される”、又は“直接結合される”ことを指す場合には、介在する要素又は層は存在しない。本明細書で使用されるように、「及び／又は」という用語は、関連する列挙された項目の１つ以上のありとあらゆる組み合わせを含む。同様の番号は、全体を通して同様の要素を指す。
様々な領域、層、及び／又は要素を説明するために、本明細書では第１及び第２という用語が使用されるが、これらの領域、層、及び／又は要素は、これらの用語によって限定されるべきではないことが理解されるであろう。これらの用語は、ある領域、層、又は要素を別の領域、層、又は要素から区別するためにのみ使用される。この結果、以下で議論される第１の領域、層、又は要素は、第２の領域、層、又は要素と呼ばれることができ、同様に、第２の領域、層、又は要素は、本発明の範囲から逸脱することなく、第１の領域、層、又は要素と呼ばれてもよい。
「下」又は「底」及び「上」又は「頂」のような相対的な用語は、図面に例示されるように、ある要素と別の要素との関係を説明するために本明細書で使用されてもよい。相対的な用語は、図面に描写される配向に加えて、デバイスの異なる配向を包含することが意図されることが理解されるであろう。例えば、図面のデバイスが反転される場合には、他の要素の「下」側上にあるように説明された要素は、他の要素の「上」側上に配向される。従って、「下」という例示的な用語は、図の特定の配向に応じて、「下」及び「上」の両方の配向を包含することができる。同様に、図の１つにあるデバイスが反転された場合には、他の要素の「下に」又は「下方に」のように説明された要素は、他の要素の「上に」配向される。従って、「下に」又は「下方に」という例示的な用語は、上及び下の両方の配向を包含することができる。
本明細書で使用される用語は、特定の実施形態のみを説明することを目的とし、本発明を限定することが意図されない。本明細書で使用されるように、単数形「ａ」、「ａｎ」、及び「ｔｈｅ」は、文脈が明らかに他のことを示さない限り、複数形も含むことが意図される。本明細書で使用される場合には、「備える（ｃｏｍｐｒｉｓｅ）」、「備える（ｃｏｍｐｒｉｓｉｎｇ）」、「含む（ｉｎｃｌｕｄｅ）」、及び／又は「含む（ｉｎｃｌｕｄｉｎｇ）」という用語は、記載された特徴、要素、及び／又は構成要素の存在を特定するが、１つ以上の他の特徴、要素、構成要素、及び／又はそれらの群の存在又は追加を排除しないことが更に理解されるであろう。
本発明の実施形態は、概略図である断面図を参照して本明細書で説明される。このように、例えば、製造技術及び／又は公差の結果としての図の形状からの変動が予想されるべきである。この結果、本発明の実施形態は、本明細書で例示される領域の特定の形状に限定されると解釈されるべきではなく、例えば、製造から生じる形状の逸脱を含むべきである。例えば、長方形として例示された埋め込まれた領域は、通常、埋め込まれた領域から埋め込まれていない領域への２値の変化ではなく、その縁において、丸みを帯び、又は湾曲された特徴、及び／又は埋め込み濃度の勾配を有する。この結果、図に例示される領域は、本質的に概略的であり、それらの形状は、デバイスの領域の実際の形状を例示することが意図されず、本発明の範囲を限定することが意図されない。
本明細書に開示される実施形態が組み合わされることができることが理解されるであろう。この結果、第１の実施形態に対して描写及び／又は説明される特徴が、同様に第２の実施形態に含まれてもよく、その逆もよいことが理解されるであろう。
上記の実施形態が特定の図を参照して説明されているが、本発明の幾つかの実施形態は、追加の及び／若しくは介在する層、構造、若しくは要素を含んでもよく、並びに／又は特定の層、構造、若しくは要素が削除されてもよいことが理解されるべきである。本発明の幾つかの例示的な実施形態が説明されたが、当業者は、本発明の新規の教示及び利点から実質的に逸脱することなく、例示的な実施形態において多くの変更が可能であることを容易に理解するであろう。よって、このような全ての変更が、特許請求の範囲で画定されるような本発明の範囲内に含まれることが意図される。従って、前述は本発明の例示であることが理解されるべきであり、開示された特定の実施形態に限定されると解釈されるべきでなく、開示された実施形態に対する変更及び他の実施形態が、添付の特許請求の範囲の範囲内に含まれることが意図される。本発明は、添付の特許請求の範囲によって画定され、特許請求の範囲の均等物がそれに含まれる。

Claims (9)

  1. ワイドバンドギャップ半導体層構造と、
    前記ワイドバンドギャップ半導体層構造の上面上の上側金属被膜と
    を備える半導体デバイスであって、
    前記上側金属被膜は、
    前記ワイドバンドギャップ半導体層構造の上面上の第１の導電性拡散障壁層と、
    前記第１の導電性拡散障壁層の上面上の導電性コンタクト層と、
    前記導電性コンタクト層内の粒子停止層であって、前記導電性コンタクト層を上部及び下部に分割する粒子停止層と
    を含み、
    前記粒子停止層は、前記導電性コンタクト層の前記下部の上面上の場所にのみ形成されている不連続層である、半導体デバイス。
  2. 前記ワイドバンドギャップ半導体層構造上で延伸する複数のゲートフィンガーと、
    前記ゲートフィンガー上の金属間誘電体パターンであって、前記金属間誘電体パターンは、それぞれの前記ゲートフィンガーを覆う複数の誘電体フィンガーを含み、開口部を含む金属間誘電体パターンと
    を更に備える、請求項１に記載の半導体デバイス。
  3. 前記半導体デバイスは、ＭＯＳＦＥＴを備え、前記ワイドバンドギャップ半導体層構造に、複数のソース領域が設けられ、前記導電性コンタクト層は、前記ワイドバンドギャップ半導体層構造の第１の側のソースコンタクト層であり、前記ソース領域に電気的に接続され、前記半導体デバイスは、前記第１の側の反対側にある前記ワイドバンドギャップ半導体層構造の第２の側にドレインコンタクトを更に備える、請求項２に記載の半導体デバイス。
  4. 前記粒子停止層は、第２の導電性拡散障壁層を備える、請求項１～３の何れか一項に記載の半導体デバイス。
  5. 前記粒子停止層は、非平面の上面を有する、請求項１～４の何れか一項に記載の半導体デバイス。
  6. 前記粒子停止層は、金属酸化物層を備える、請求項１～５の何れか一項に記載の半導体デバイス。
  7. 前記粒子停止層は、前記導電性コンタクト層の上側３０％内に埋設されている、請求項３～６の何れか一項に記載の半導体デバイス。
  8. 前記粒子停止層は、第１の粒子停止層を備え、前記半導体デバイスは、前記導電性コンタクト層内に埋設された第２の粒子停止層を更に備える、請求項１～７の何れか一項に記載の半導体デバイス。
  9. 前記導電性コンタクト層の前記下部及び前記上部の両方が、少なくとも２．０ミクロンの平均厚さを有し、同じ材料で形成されている、請求項３～８の何れか一項に記載の半導体デバイス。
JP2021555202A 2019-03-14 2020-02-19 埋設された粒子停止層を含む上側金属被膜構造を有するパワー半導体デバイス Active JP7288969B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US16/353,313 2019-03-14
US16/353,313 US10847647B2 (en) 2019-03-14 2019-03-14 Power semiconductor devices having top-side metallization structures that include buried grain stop layers
PCT/US2020/018730 WO2020185362A1 (en) 2019-03-14 2020-02-19 Power semiconductor devices having top-side metallization structures that include buried grain stop layers

Publications (2)

Publication Number Publication Date
JP2022525744A JP2022525744A (ja) 2022-05-19
JP7288969B2 true JP7288969B2 (ja) 2023-06-08

Family

ID=69960717

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021555202A Active JP7288969B2 (ja) 2019-03-14 2020-02-19 埋設された粒子停止層を含む上側金属被膜構造を有するパワー半導体デバイス

Country Status (5)

Country Link
US (1) US10847647B2 (ja)
EP (1) EP3939090A1 (ja)
JP (1) JP7288969B2 (ja)
CN (1) CN113597680B (ja)
WO (1) WO2020185362A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11205720B2 (en) * 2019-05-30 2021-12-21 Rohm Co., Ltd. Semiconductor device with contact plugs

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000100815A (ja) 1998-09-18 2000-04-07 Denso Corp アルミニウム配線を有する半導体装置及びその製造方法
JP2008028079A (ja) 2006-07-20 2008-02-07 Denso Corp 半導体装置およびその製造方法
JP2015065460A (ja) 2014-11-21 2015-04-09 ルネサスエレクトロニクス株式会社 半導体装置の製造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102183102B1 (ko) * 2009-11-27 2020-11-25 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작방법
US8907350B2 (en) * 2010-04-28 2014-12-09 Cree, Inc. Semiconductor devices having improved adhesion and methods of fabricating the same
US8912573B2 (en) * 2013-02-26 2014-12-16 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device containing HEMT and MISFET and method of forming the same
JP6164636B2 (ja) * 2013-03-05 2017-07-19 ローム株式会社 半導体装置
JP2016162975A (ja) 2015-03-04 2016-09-05 株式会社東芝 半導体装置
JP2017135283A (ja) 2016-01-28 2017-08-03 ローム株式会社 半導体装置および半導体装置の製造方法
JP6690985B2 (ja) 2016-02-24 2020-04-28 株式会社神戸製鋼所 オーミック電極
US10615273B2 (en) * 2017-06-21 2020-04-07 Cree, Inc. Semiconductor devices having a plurality of unit cell transistors that have smoothed turn-on behavior and improved linearity
JP7127279B2 (ja) * 2017-12-14 2022-08-30 富士電機株式会社 炭化シリコン半導体装置及びその製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000100815A (ja) 1998-09-18 2000-04-07 Denso Corp アルミニウム配線を有する半導体装置及びその製造方法
JP2008028079A (ja) 2006-07-20 2008-02-07 Denso Corp 半導体装置およびその製造方法
JP2015065460A (ja) 2014-11-21 2015-04-09 ルネサスエレクトロニクス株式会社 半導体装置の製造方法

Also Published As

Publication number Publication date
US20200295174A1 (en) 2020-09-17
JP2022525744A (ja) 2022-05-19
CN113597680A (zh) 2021-11-02
CN113597680B (zh) 2024-05-24
US10847647B2 (en) 2020-11-24
WO2020185362A1 (en) 2020-09-17
EP3939090A1 (en) 2022-01-19

Similar Documents

Publication Publication Date Title
US11869961B2 (en) Semiconductor device and method of manufacturing semiconductor device
TWI389309B (zh) 利用下沉溝槽之具有頂部汲極的半導體功率元件
JP7401615B2 (ja) ＳｉＣ半導体装置
US9997459B2 (en) Semiconductor device having a barrier layer made of amorphous molybdenum nitride and method for producing such a semiconductor device
US11527634B2 (en) Silicon carbide semiconductor device
JP6217708B2 (ja) 半導体装置とその製造方法
JP7288969B2 (ja) 埋設された粒子停止層を含む上側金属被膜構造を有するパワー半導体デバイス
US20230223433A1 (en) SiC SEMICONDUCTOR DEVICE
US9685347B2 (en) Semiconductor device and method for producing the same
JP6630410B1 (ja) ＳｉＣ半導体装置
CN114026700B (zh) 具有回流金属间电介质层的功率半导体器件
JP7456268B2 (ja) 半導体装置および半導体装置の製造方法
JP7168544B2 (ja) ＳｉＣ半導体装置
JP7129437B2 (ja) ＳｉＣ半導体装置
JP7415413B2 (ja) 半導体装置
JP2022166265A (ja) ＳｉＣ半導体装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20211001

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20211001

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20221124

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20221125

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230220

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230411

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230417

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230510

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230529

R150 Certificate of patent or registration of utility model

Ref document number: 7288969

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150