JP7272454B2 - 半導体装置および半導体装置の製造方法 - Google Patents

半導体装置および半導体装置の製造方法 Download PDF

Info

Publication number
JP7272454B2
JP7272454B2 JP2021552349A JP2021552349A JP7272454B2 JP 7272454 B2 JP7272454 B2 JP 7272454B2 JP 2021552349 A JP2021552349 A JP 2021552349A JP 2021552349 A JP2021552349 A JP 2021552349A JP 7272454 B2 JP7272454 B2 JP 7272454B2
Authority
JP
Japan
Prior art keywords
semiconductor substrate
concentration
doping concentration
region
peaks
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2021552349A
Other languages
English (en)
Other versions
JPWO2021075330A1 (ja
Inventor
隆博 田村
勇一 小野澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Publication of JPWO2021075330A1 publication Critical patent/JPWO2021075330A1/ja
Application granted granted Critical
Publication of JP7272454B2 publication Critical patent/JP7272454B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1004—Base region of bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/07—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common
    • H01L27/0705—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type
    • H01L27/0727—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type in combination with diodes, or capacitors or resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/2658—Bombardment with radiation with high-energy radiation producing ion implantation of a molecular ion, e.g. decaborane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26593—Bombardment with radiation with high-energy radiation producing ion implantation at a temperature lower than room temperature
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0641—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region without components of the field effect type
    • H01L27/0647—Bipolar transistors in combination with diodes, or capacitors, or resistors, e.g. vertical bipolar transistor and bipolar lateral transistor and resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/30—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface
    • H01L29/32—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface the imperfections being within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8613—Mesa PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/167—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table further characterised by the doping material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Manufacturing & Machinery (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Thin Film Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Bipolar Transistors (AREA)

Description

本発明は、半導体装置および半導体装置の製造方法に関する。
従来、ダイオード等の半導体装置において、半導体基板の下面側にＮ＋型のバッファ領域を設ける構造が知られている（例えば特許文献１および２参照）。
特許文献１ 国際公開第２０１１－０５２７８７号
特許文献２ 米国特許出願公開第２０１５／０２１４３４７号明細書
 解決しようとする課題
半導体装置では、逆回復動作時等における発振を抑制することが好ましい。
一般的開示
上記課題を解決するために、本発明の一つの態様においては、半導体装置を提供する。半導体装置は、バルク・ドナーを含む半導体基板を備えてよい。半導体装置は、半導体基板の下面側に設けられ、半導体基板の深さ方向において、１つ以上のドーピング濃度ピークと、１つ以上の水素濃度ピークとを有する第１導電型の第１バッファ領域を備えてよい。第１バッファ領域のドーピング濃度ピークのうち、半導体基板の下面に最も近い最浅濃度ピークのドーピング濃度が、半導体基板のバルク・ドナー濃度の５０倍以下であってよい。
第１バッファ領域の全てのドーピング濃度ピークのドーピング濃度が、バルク・ドナー濃度の５０倍以下であってよい。
第１バッファ領域は、２つ以上のドーピング濃度ピークを有し、少なくとも一つのドーピング濃度ピークのドーピング濃度が、バルク・ドナー濃度の５０倍より高くてよい。
第１バッファ領域は、２つ以上のドーピング濃度ピークを有してよい。少なくとも一つのドーピング濃度ピークのドーピング濃度が、最浅濃度ピークのドーピング濃度より高くてよい。
最浅濃度ピークのドーピング濃度は、最浅濃度ピークに最も近いドーピング濃度ピークのドーピング濃度よりも低くてよい。
半導体基板の上面および下面の間に定格電流の１／１０の電流を流した場合の基準キャリア濃度よりも、最浅濃度ピークのドーピング濃度が低くてよい。
半導体装置は、半導体基板の上面に配置されたトレンチ部を備えてよい。トレンチ部の下端から半導体基板の下面に向かって半導体基板のドーピング濃度を積分した濃度を積分濃度とし、積分濃度が半導体基板の臨界積分濃度に達する位置を臨界位置とした場合に、臨界位置は、最浅濃度ピークと重なるか、または、最浅濃度ピークよりもトレンチ部側に配置されていてよい。
半導体装置は、最浅濃度ピークと半導体基板の下面との間に設けられ、ドーピング濃度のピーク値が最浅濃度ピークよりも高い第１導電型のカソード領域を備えてよい。
半導体装置は、最浅濃度ピークと半導体基板の下面との間に設けられた第２導電型の下面側領域を備えてよい。最浅濃度ピークとカソード領域との間のドナー濃度の谷部の極小値は、最浅濃度ピークよりも半導体基板の上面側において、最浅濃度ピークに隣り合う第２濃度ピークより小さくてよい。
半導体装置は、最浅濃度ピークと半導体基板の下面との間に設けられた第２導電型のコレクタ領域を備えてよい。
半導体装置は、トランジスタ部およびダイオード部を備えてよい。ダイオード部は、第１バッファ領域を有してよい。ダイオード部は、第１バッファ領域と半導体基板の下面との間に設けられた第１導電型のカソード領域を有してよい。トランジスタ部は、半導体基板の下面側に設けられ、半導体基板の深さ方向において、１つ以上のドーピング濃度ピークと、１つ以上の水素濃度ピークとを有する第１導電型の第２バッファ領域を有してよい。トランジスタ部は、第２バッファ領域と半導体基板の下面との間に設けられた第２導電型のコレクタ領域を有してよい。
第２バッファ領域におけるそれぞれのドーピング濃度ピークのドーピング濃度は、第１バッファ領域において同一の深さ位置に設けられたドーピング濃度ピークのドーピング濃度と同一であってよい。
第２バッファ領域のドーピング濃度ピークのうち、半導体基板の下面に最も近いドーピング濃度ピークのドーピング濃度が、第１バッファ領域の最浅濃度ピークのドーピング濃度よりも高くてよい。最浅濃度ピークとカソード領域との間のドナー濃度の谷部の極小値は、第２バッファ領域の最浅濃度ピークとコレクタ領域との境界のドナー濃度よりも小さくてよい。
本発明の第２の態様においては、トランジスタ部およびダイオード部を備える半導体装置の製造方法を提供する。製造方法は、トランジスタ部のエミッタ領域およびダイオード部のアノード領域を、バルク・ドナーを含む半導体基板の上面に形成する活性領域形成工程を備えてよい。製造方法は、半導体基板の下面から、トランジスタ部およびダイオード部に第１導電型の第１ドーパントをイオン注入し、且つ、半導体基板の下面から、トランジスタ部に第１導電型の第２ドーパントをイオン注入するイオン注入工程を備えてよい。
第１ドーパントを注入する深さ位置と、第２ドーパントを注入する深さ位置とが同一であってよい。
第１ドーパントは水素であってよい。
第２ドーパントは水素、リン、砒素のいずれかであってよい。
なお、上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではない。また、これらの特徴群のサブコンビネーションもまた、発明となりうる。
本発明の一つの実施形態に係る半導体装置１００の一例を示す断面図である。 図１のｋ－ｋ線におけるドーピング濃度分布および水素化学濃度分布の一例を示す図である。 半導体装置１００の逆回復時における電圧波形および電流波形の一例を示す図である。 半導体装置１００に流れる電流と、発振閾値電圧との関係の一例を示す図である。 ドーピング濃度ピーク２５－１のドーピング濃度Ｄ１およびバルク・ドナー濃度Ｄｂの比Ｄ１／Ｄｂと、発振閾値電圧との関係の一例を示す図である。 電流密度が０．１×Ｊｒのときの、各領域のキャリア濃度分布の一例である。 バッファ領域２０におけるドーピング濃度分布および水素化学濃度分布の他の例を示す図である。 バッファ領域２０におけるドーピング濃度分布および水素化学濃度分布の他の例を示す図である。 バッファ領域２０におけるドーピング濃度分布および水素化学濃度分布の他の例を示す図である。 バッファ領域２０におけるドーピング濃度分布および水素化学濃度分布の他の例を示す図である。 半導体装置１００の他の構成例を示す断面図である。 半導体装置１００の他の構成例を示す断面図である。 半導体装置１００の他の例を示す上面図である。 図１２における領域Ａの拡大図である。 図１３におけるｂ－ｂ断面の一例を示す図である。 第１バッファ領域２０－１と、第２バッファ領域２０－２におけるドーピング濃度分布の一例を示す図である。 半導体装置１００の製造方法の一部の工程を示すフローチャートである。 半導体基板１０におけるドーピング濃度を深さ方向に積分した積分濃度の一例を示す図である。
以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は請求の範囲にかかる発明を限定するものではない。また、実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。
本明細書においては半導体基板の深さ方向と平行な方向における一方の側を「上」、他方の側を「下」と称する。基板、層またはその他の部材の２つの主面のうち、一方の面を上面、他方の面を下面と称する。「上」、「下」の方向は、重力方向または半導体装置の実装時における方向に限定されない。
本明細書では、Ｘ軸、Ｙ軸およびＺ軸の直交座標軸を用いて技術的事項を説明する場合がある。直交座標軸は、構成要素の相対位置を特定するに過ぎず、特定の方向を限定するものではない。例えば、Ｚ軸は地面に対する高さ方向を限定して示すものではない。なお、＋Ｚ軸方向と－Ｚ軸方向とは互いに逆向きの方向である。正負を記載せず、Ｚ軸方向と記載した場合、＋Ｚ軸および－Ｚ軸に平行な方向を意味する。
本明細書では、半導体基板の上面および下面に平行な直交軸をＸ軸およびＹ軸とする。また、半導体基板の上面および下面と垂直な軸をＺ軸とする。本明細書では、Ｚ軸の方向を深さ方向と称する場合がある。また、本明細書では、Ｘ軸およびＹ軸を含めて、半導体基板の上面および下面に平行な方向を、水平方向と称する場合がある。
本明細書において「同一」または「等しい」のように称した場合、製造ばらつき等に起因する誤差を有する場合も含んでよい。当該誤差は、例えば１０％以内である。
本明細書においては、不純物がドーピングされたドーピング領域の導電型をＰ型またはＮ型として説明している。本明細書においては、不純物とは、特にＮ型のドナーまたはＰ型のアクセプタのいずれかを意味する場合があり、ドーパントと記載する場合がある。本明細書においては、ドーピングとは、半導体基板にドナーまたはアクセプタを導入し、Ｎ型の導電型を示す半導体またはＰ型の導電型を示す半導体とすることを意味する。
本明細書においては、ドーピング濃度とは、熱平衡状態におけるドナーの濃度またはアクセプタの濃度を意味する。本明細書においては、ネット・ドーピング濃度とは、ドナー濃度を正イオンの濃度とし、アクセプタ濃度を負イオンの濃度として、電荷の極性を含めて足し合わせた正味の濃度を意味する。一例として、ドナー濃度をＮＤ、アクセプタ濃度をＮＡとすると、任意の位置における正味のネット・ドーピング濃度はＮＤ－ＮＡとなる。本明細書では、ネット・ドーピング濃度を単にドーピング濃度と記載する場合がある。
ドナーは、半導体に電子を供給する機能を有している。アクセプタは、半導体から電子を受け取る機能を有している。ドナーおよびアクセプタは、不純物自体には限定されない。例えば、半導体中に存在する空孔（Ｖ）、酸素（Ｏ）および水素（Ｈ）が結合したＶＯＨ欠陥は、電子を供給するドナーとして機能する。本明細書では、ＶＯＨ欠陥を水素ドナーと称する場合がある。
本明細書においてＰ＋型またはＮ＋型と記載した場合、Ｐ型またはＮ型よりもドーピング濃度が高いことを意味し、Ｐ－型またはＮ－型と記載した場合、Ｐ型またはＮ型よりもドーピング濃度が低いことを意味する。また、本明細書においてＰ＋＋型またはＮ＋＋型と記載した場合には、Ｐ＋型またはＮ＋型よりもドーピング濃度が高いことを意味する。
本明細書において化学濃度とは、電気的な活性化の状態によらずに測定される不純物の原子密度を指す。化学濃度は、例えば二次イオン質量分析法（ＳＩＭＳ）により計測できる。上述したネット・ドーピング濃度は、電圧－容量測定法（ＣＶ法）により測定できる。また、拡がり抵抗測定法（ＳＲ法）により計測されるキャリア濃度を、ネット・ドーピング濃度としてよい。ＣＶ法またはＳＲ法により計測されるキャリア濃度は、熱平衡状態における値としてよい。また、Ｎ型の領域においては、ドナー濃度がアクセプタ濃度よりも十分大きいので、当該領域におけるキャリア濃度を、ドナー濃度としてもよい。同様に、Ｐ型の領域においては、当該領域におけるキャリア濃度を、アクセプタ濃度としてもよい。本明細書では、Ｎ型領域のドーピング濃度をドナー濃度と称する場合があり、Ｐ型領域のドーピング濃度をアクセプタ濃度と称する場合がある。
また、ドナー、アクセプタまたはネット・ドーピングの濃度分布がピークを有する場合、当該ピーク値を当該領域におけるドナー、アクセプタまたはネット・ドーピングの濃度としてよい。ドナー、アクセプタまたはネット・ドーピングの濃度がほぼ均一な場合等においては、当該領域におけるドナー、アクセプタまたはネット・ドーピングの濃度の平均値をドナー、アクセプタまたはネット・ドーピングの濃度としてよい。
ＳＲ法により計測されるキャリア濃度が、ドナーまたはアクセプタの濃度より低くてもよい。拡がり抵抗を測定する際に電流が流れる範囲において、半導体基板のキャリア移動度が結晶状態の値よりも低い場合がある。キャリア移動度の低下は、格子欠陥等による結晶構造の乱れ（ディスオーダー）により、キャリアが散乱されることで生じる。
ＣＶ法またはＳＲ法により計測されるキャリア濃度から算出したドナーまたはアクセプタの濃度は、ドナーまたはアクセプタを示す元素の化学濃度よりも低くてよい。一例として、シリコンの半導体においてドナーとなるリンまたはヒ素のドナー濃度、あるいはアクセプタとなるボロン（ホウ素）のアクセプタ濃度は、これらの化学濃度の９９％程度である。一方、シリコンの半導体においてドナーとなる水素のドナー濃度は、水素の化学濃度の０．１％から１０％程度である。本明細書では、ＳＩ単位系を採用する。本明細書において、距離や長さの単位がｃｍ（センチメートル）で表されることがある。この場合、諸計算はｍ（メートル）に換算して計算してよい。
図１は、本発明の一つの実施形態に係る半導体装置１００の一例を示す断面図である。半導体装置１００は、絶縁ゲート型バイポーラトランジスタ（ＩＧＢＴ）等のトランジスタ素子、および、還流ダイオード（ＦＷＤ）等のダイオード素子の少なくとも一方が設けられている。図１においては、ダイオード素子が設けられた半導体装置１００を示している。
半導体装置１００は半導体基板１０を備える。半導体基板１０は、半導体材料で形成された基板である。一例として半導体基板１０はシリコン基板である。本例の半導体基板１０は、第１導電型（Ｎ型）のバルク・ドナーが全体に分布している。バルク・ドナーは、半導体基板１０の元となるインゴットの製造時に、インゴット内に略一様に含まれたドーパントによるドナーである。本例のバルク・ドナーは、水素以外の元素である。バルク・ドナーのドーパントは、例えばリン、アンチモン、ヒ素、セレン、硫黄であるが、これに限定されない。本例のバルク・ドナーは、リンである。この場合、バルク・ドナー濃度は、半導体基板１０におけるリン濃度の最小値であってよい。バルク・ドナーは、Ｐ型の領域にも含まれている。半導体基板１０は、半導体のインゴットから切り出したウエハであってよく、ウエハを個片化したチップであってもよい。半導体のインゴットは、チョクラルスキー法（ＣＺ法）、磁場印加型チョクラルスキー法（ＭＣＺ法）、フロートゾーン法（ＦＺ法）のいずれかで製造されよい。本例におけるインゴットは、ＭＣＺ法で製造されている。バルク・ドナー濃度Ｄｂは、半導体基板１０の全体に分布しているドナーの化学濃度を用いてよく、当該化学濃度の９０％から１００％の間の値であってもよい。
半導体基板１０は、上面２１および下面２３を有する。上面２１および下面２３は、半導体基板１０の２つの主面である。本明細書では、上面２１および下面２３と平行な面における直交軸をＸ軸およびＹ軸、上面２１および下面２３と垂直な軸をＺ軸とする。
本例の半導体基板１０は、ベース領域１４、ドリフト領域１８およびバッファ領域２０を有する。本例のドリフト領域１８は、Ｎ－型の領域である。バッファ領域２０は、半導体基板１０の下面２３側に配置されている。バッファ領域２０は、ドリフト領域１８よりもドーピング濃度の高いＮ型の領域である。下面２３側とは、半導体基板１０の深さ方向（Ｚ軸方向）における厚みをＴとした場合に、下面２３から深さ方向の距離がＴ／２以内の領域である。バッファ領域２０は、下面２３からＴ／４以内の領域に設けられてもよい。
バッファ領域２０は、ドリフト領域１８よりもドーピング濃度の高いドーピング濃度ピーク２５を有する。ドーピング濃度ピーク２５のドーピング濃度とは、ドーピング濃度ピーク２５の頂点におけるドーピング濃度を指す。また、ドリフト領域１８のドーピング濃度は、ドーピング濃度分布がほぼ平坦な領域におけるドーピング濃度の平均値を用いてよい。ドーピング濃度分布がほぼ平坦な領域とは、ドーピング濃度の変動が±１０％以内であり、且つ、深さ方向に１０μｍ以上の幅を有する領域であってよい。本例のバッファ領域２０は、半導体基板１０の深さ方向（Ｚ軸方向）において、複数のドーピング濃度ピーク２５を有する。
本例のバッファ領域２０は、半導体基板１０にプロトン等の水素イオンを注入して熱処理することで形成される。水素イオンは、半導体基板１０の下面２３から注入してよく、上面２１から注入してもよい。
ベース領域１４は、ドリフト領域１８と、半導体基板１０の上面２１との間に配置されたＰ－型の領域である。半導体装置１００がダイオードの場合、ベース領域１４は、ダイオードのアノード領域として機能する。半導体装置１００がトランジスタの場合、ゲート電極と向かい合うベース領域１４にチャネルが形成される。図１のベース領域１４は、ドリフト領域１８と接している。他の例では、ベース領域１４とドリフト領域１８との間に、他の領域が設けられていてもよい。ベース領域１４は、半導体基板１０の上面２１と接していてよい。
本例の半導体基板１０は、バッファ領域２０と下面２３との間に設けられたＮ＋型のカソード領域８２を有する。カソード領域８２は、下面２３と接して設けられている。半導体装置１００がトランジスタの場合、半導体基板１０は、バッファ領域２０と下面２３との間に設けられたＰ＋型のコレクタ領域を有する。コレクタ領域２２は、下面２３と接して設けられている。バッファ領域２０は、ベース領域１４の下端から広がる空乏層が、Ｐ＋型のコレクタ領域またはＮ＋型のカソード領域８２に到達することを防ぐフィールドストップ層として機能してよい。
半導体基板１０の上面２１および下面２３には、それぞれ電極が設けられているが、図１では省略している。それぞれの電極は、アルミニウム等を含む金属材料で形成されてよい。本例において上面２１に設けられた電極はベース領域１４と接触し、下面２３に設けられた電極はカソード領域８２と接触する。
図２は、図１のｋ－ｋ線におけるドーピング濃度分布および水素化学濃度分布の一例を示す図である。ｋ－ｋ線は、バッファ領域２０を横切るＺ軸と平行な線である。本例のバッファ領域２０は、水素イオンを下面２３から所定の深さ位置に注入することで形成される。
下面２３から注入された水素イオンが通過した領域には、単原子空孔（Ｖ）、複原子空孔（ＶＶ）等の、空孔を主体とする格子欠陥が形成されている。空孔に隣接する原子は、ダングリング・ボンドを有する。格子欠陥には格子間原子や転位等も含まれ、広義ではドナーやアクセプタも含まれ得るが、本明細書では空孔を主体とする格子欠陥を空孔型格子欠陥、空孔型欠陥、あるいは単に格子欠陥と称する場合がある。また、半導体基板１０への水素イオン注入により、格子欠陥が多く形成されることで、半導体基板１０の結晶性が強く乱れることがある。本明細書では、この結晶性の乱れをディスオーダーと称する場合がある。また、バッファ領域２０に注入された水素（Ｈ）、空孔（Ｖ）および酸素（Ｏ）が結合し、ＶＯＨ欠陥が形成される。さらに熱アニールによって水素が拡散することで、ＶＯＨ欠陥の形成が促進される。ＶＯＨ欠陥は、電子を供給するドナーとして機能する。本明細書では、ＶＯＨ欠陥を単に水素ドナーと称する場合がある。本例のバッファ領域２０には、水素ドナーが含まれている。水素ドナーは、２つのドーピング濃度ピーク２５の間の領域にも含まれてよい。水素ドナーのドーピング濃度は、水素の化学濃度よりも低い。水素の化学濃度に対する水素ドナーのドーピング濃度の割合を活性化率とすると、活性化率は０．１％～３０％の値であってよい。本例では、活性化率は１％～５％である。
バッファ領域２０の水素化学濃度分布は、水素イオンを注入した深さ位置に、１つ以上の水素濃度ピーク１２５を有する。本例の水素化学濃度分布は、複数の水素濃度ピーク１２５－１、１２５－２、１２５－３、１２５－４を有している。上述したＶＯＨ欠陥は、水素化学濃度が高いほど多く形成されやすい。このため、バッファ領域２０のドーピング濃度分布は、それぞれの水素濃度ピーク１２５と対応する深さ位置に、１つ以上のドーピング濃度ピーク２５を有する。バッファ領域２０のドーピング濃度ピーク２５は、水素ドナーの濃度ピークであってよい。本例のドーピング濃度分布は、複数のドーピング濃度ピーク２５－１、２５－２、２５－３、２５－４を有している。
ドーピング濃度ピーク２５の個数と、水素濃度ピーク１２５の個数は一致していてよい。また、ドーピング濃度ピーク２５と、水素濃度ピーク１２５とは、同一の深さ位置に設けられてよい。ピークどうしが同一の深さ位置に設けられるとは、一方のピークの半値全幅内に、他方のピークの頂点が配置されていることを指してよい。
また、水素が拡散する領域にもＶＯＨ欠陥が形成されることで、２つのドーピング濃度ピーク２５の間の領域のドーピング濃度も上昇しやすくなる。このため、ドーピング濃度ピーク２５の間の領域を、ドリフト領域１８よりも高濃度の領域にすることが容易となる。
本例においては、半導体基板１０の下面２３側から水素イオンが注入されている。このため、水素化学濃度分布において、それぞれの水素濃度ピーク１２５の頂点から上面２１側に延びる裾Ｓｈ２よりも、水素濃度ピーク１２５の頂点から下面２３側に延びる裾Ｓｈ１のほうが、なだらかになる。つまり、裾Ｓｈ１のほうが、裾Ｓｈ２よりも傾斜が小さい。同様にドーピング濃度分布においても、それぞれのドーピング濃度ピーク２５の頂点から上面２１側に延びる裾Ｓｄ２よりも、ドーピング濃度ピーク２５の頂点から下面２３側に延びる裾Ｓｄ１のほうが、なだらかになっていてよい。つまり、裾Ｓｄ１のほうが、裾Ｓｄ２よりも傾斜が小さくてよい。
バッファ領域２０のドーピング濃度ピーク２５のうち、半導体基板１０の下面２３に最も近いピークを最浅濃度ピークとする。本例では、ドーピング濃度ピーク２５－１が最浅濃度ピークである。ドーピング濃度ピーク２５－１のドーピング濃度Ｄ１は、予め定められた閾値濃度Ｄｔｈ以下である。閾値濃度Ｄｔｈは、半導体基板１０のバルク・ドナー濃度Ｄｂの５０倍であってよい。閾値濃度Ｄｔｈは、バルク・ドナー濃度Ｄｂの３０倍であってよく、２０倍であってよく、１０倍であってもよい。
最浅濃度ピークであるドーピング濃度ピーク２５－１のドーピング濃度を閾値濃度Ｄｔｈ以下にすることで、半導体装置１００の逆回復時等におけるキャリアの枯渇を抑制し、電圧または電流波形の発振を抑制できる。
本例においては、バッファ領域２０の全てのドーピング濃度ピーク２５－１、２５－２、２５－３、２５－４のドーピング濃度Ｄ１、Ｄ２、Ｄ３、Ｄ４が、閾値濃度Ｄｔｈ以下である。これにより、電圧または電流波形の発振を更に抑制できる。下面２３から離れるほど、ドーピング濃度ピーク２５のドーピング濃度は小さくなってよい。ただし、下面２３から最も離れて配置されたドーピング濃度ピーク２５－４のドーピング濃度Ｄ４は、隣り合うドーピング濃度ピーク２５－３のドーピング濃度Ｄ３よりも大きくてよい。ドーピング濃度ピーク２５－１とカソード領域８２との間のドーピング濃度は、谷状の濃度分布である第１谷部２６を有してよい。第１谷部２６のドーピング濃度の極小値Ｄｖ１は、ドナー濃度の極小値であってよい。ドーピング濃度またはドナー濃度の極小値Ｄｖ１は、ドーピング濃度ピーク２５－２のドーピング濃度Ｄ２より小さくてよい。これにより、逆回復時等におけるキャリアの枯渇をさらに抑制し、電圧または電流波形の発振を抑制できる。ドーピング濃度またはドナー濃度の極小値Ｄｖ１は、予め定められた閾値濃度Ｄｔｈ以下であってよい。
また、カソード領域８２のドーピング濃度のピーク値は、ドーピング濃度ピーク２５－１のドーピング濃度よりも高い。カソード領域８２のドーピング濃度のピーク値は、バッファ領域２０のいずれのドーピング濃度ピーク２５のドーピング濃度よりも高くてよい。
図３は、半導体装置１００の逆回復時における電圧波形および電流波形の一例を示す図である。電圧波形は、上面２１の電極と、下面２３の電極との間に印加される電圧の波形である。また、電流波形は、上面２１の電極と、下面２３の電極との間に流れる電流の波形である。図３においては、比較例の波形を点線で示し、半導体装置１００の波形を実線で示している。図３の例では、周囲温度を２５℃、半導体装置１００のオン状態の電流を定格電流の１／１０としている。また、比較例においては、最浅濃度ピーク２５－１のドーピング濃度が、バルク・ドナー濃度Ｄｂのほぼ１００倍である。他のドーピング濃度ピーク２５のドーピング濃度は、比較例と半導体装置１００とで同一である。
バッファ領域２０のドーピング濃度ピーク２５のドーピング濃度が高いと、ドーピング濃度ピーク２５の近傍におけるホールが少なくなる。このため、半導体装置１００の逆回復時に、ドーピング濃度ピーク２５の近傍でキャリアが枯渇しやすくなる。逆回復動作が終了する前にキャリアが局所的に枯渇すると、逆回復時の電圧および電流波形に発振が生じる場合がある。特に、半導体基板１０の下面２３の近傍でキャリアが枯渇すると、逆回復時の電圧および電流波形に発振が生じやすくなる。
比較例においては、下面２３の近傍に配置されたドーピング濃度ピーク２５－１のドーピング濃度が高い。このため、比較例の電圧波形および電流波形には、大きな振動が発生している。一方で、半導体装置１００においては、下面２３の近傍に配置されたドーピング濃度ピーク２５－１のドーピング濃度を、バルク・ドナー濃度Ｄｂの５０倍以下にしている。このため、半導体装置１００の電圧波形および電流波形では、振動が抑制されている。
図４は、半導体装置１００に流れる電流と、発振閾値電圧との関係の一例を示す図である。図４の横軸は、半導体装置１００の上面２１の電極と、下面２３の電極との間に流れる電流の電流密度を示している。半導体装置１００に定格電流を流したときの電流密度をＪｒとする。定格電流の１／１０の電流を流したときの電流密度は０．１×Ｊｒである。また、発振閾値電圧とは、図３の比較例で示したように、電圧波形および電流波形に所定の振幅以上の発振が発生し始めるアノード・カソード間電圧である。所定の振幅とは、一例として、アノード・カソード間電圧の絶対値が、電源電圧以上の値を示す時間における振幅とする。また、所定の振幅以上の発振とは、一例として、アノード・カソード間電圧の絶対値が、所定の振幅に対して時間的に急峻な増加を示し、かつ当該急峻な増加がトリガーとなって、以降の電圧波形が振動を示すことを意味する。半導体装置１００に流れる電流の電流密度が小さいほど蓄積キャリアは少なくなるので、キャリアの枯渇が生じやすくなる。このため図４に示すように、半導体装置１００に流れる電流の電流密度が小さいほど発振閾値電圧が小さくなり、発振が生じやすくなる。
図４においては、最浅濃度ピークであるドーピング濃度ピーク２５－１のドーピング濃度が比較的に高い例と、比較的に低い例の２例を示している。ドーピング濃度ピーク２５－１のドーピング濃度が低くなるほど発振閾値電圧は大きくなり、発振が抑制される。例えば電流密度が０．１×Ｊｒのとき、ドーピング濃度ピーク２５－１のドーピング濃度が高い例の発振閾値電圧はＶｔｈ１であり、ドーピング濃度が低い例の発振閾値電圧はＶｔｈ２である。Ｖｔｈ２は、Ｖｔｈ１よりも高い。なお、発振開始電圧は、電圧波形または電流波形において所定の振幅以上の波形が発生する場合の、ダイオードに印加している電源電圧であってもよい。この場合においても、発振開始電圧は図４と同様の傾向を示す。
図５Ａは、ドーピング濃度ピーク２５－１のドーピング濃度Ｄ１およびバルク・ドナー濃度Ｄｂの比Ｄ１／Ｄｂと、発振閾値電圧との関係の一例を示す図である。Ｄ１／Ｄｂを５０以下とすることで、発振閾値電圧を大きくして、発振を抑制できる。Ｄ１／Ｄｂは、２０以下であってよく、１０以下であってもよい。
また、図２に示した閾値濃度Ｄｔｈは、半導体基板１０の上面２１および下面２３の間に定格電流の１／１０の電流を流した場合の基準キャリア濃度より小さくてよい。半導体装置１００の定格電流は、半導体装置１００のカタログ等における仕様値を用いてよい。定格電流を、半導体装置１００の活性部の面積で除算することで、定格電流密度Ｊｒが算出できる。半導体装置１００の各領域のドーピング濃度は、ＳＩＭＳ法、ＣＶ法またはＳＲ法等により測定できる。
図５Ｂは、電流密度が０．１×Ｊｒのときの、各領域のキャリア濃度分布の一例である。図５Ｂの横軸は半導体基板１０の下面２３からの距離を示し、縦軸は電子または正孔の濃度を示している。本例では、半導体基板１０のＺ軸方向の厚みをＷ０とする。また、トレンチ部のＺ軸方向における下端の位置をＺｔとする。トレンチ部は、後述するゲートトレンチ部またはダミートレンチ部である。各領域のキャリア濃度は、各領域のドーピング濃度を用いたシミュレーションにより算出できる。本例では、各領域はドリフト領域１８およびバッファ領域２０である。ドリフト領域１８の上面２１側の端部の位置は、ベース領域１４（ダイオードのアノード領域として機能する）の下端の位置であってよく、トレンチ部の下端の位置Ｚｔであってもよい。半導体基板１０の深さ方向における中央０．５Ｗ０（または、ドリフト領域１８の深さ方向における中央）のキャリア濃度を、基準キャリア濃度ｐｃとしてよい。閾値濃度Ｄｔｈは、基準キャリア濃度ｐｃの半分以下であってよく、１／４以下であってもよい。これにより、電圧波形および電流波形における発振を抑制できる。
図６は、バッファ領域２０におけるドーピング濃度分布および水素化学濃度分布の他の例を示す図である。本例のバッファ領域２０は、２つ以上のドーピング濃度ピーク２５を有する。
本例においては、少なくとも一つのドーピング濃度ピーク２５のドーピング濃度が、ドーピング濃度ピーク２５－１のドーピング濃度Ｄ１より高い。図６に示した例では、ドーピング濃度ピーク２５－１のドーピング濃度Ｄ１は、ドーピング濃度ピーク２５－１に最も近いドーピング濃度ピーク２５－２のドーピング濃度Ｄ２よりも低い。これにより、発振を抑制できる。
また、少なくとも一つのドーピング濃度ピーク２５のドーピング濃度が、閾値濃度Ｄｔｈより高くてよい。いずれかのドーピング濃度ピーク２５のドーピング濃度を、閾値濃度Ｄｔｈよりも高くすることで、ベース領域１４の下端から伸びる空乏層が、カソード領域８２に到達することを抑制できる。また、ドーピング濃度ピーク２５－１以外のドーピング濃度ピーク２５のドーピング濃度を高くしても、発振閾値電圧に与える影響は比較的に小さい。つまり、半導体基板１０の下面２３と、高濃度のドーピング濃度ピーク２５との距離が比較的に大きいので、下面２３と高濃度のドーピング濃度ピーク２５との間にキャリアが残存しやすくなる。これにより、発振が抑制される。
図６の例では、ドーピング濃度ピーク２５－１以外の全てのドーピング濃度ピーク２５のドーピング濃度が、閾値濃度Ｄｔｈよりも高い。これにより、ベース領域１４の下端から伸びる空乏層が、カソード領域８２に到達することを抑制できる。ドーピング濃度ピーク２５のドーピング濃度は、下面２３から離れるに従って高くなってよい。図６の例では、Ｄ１＜Ｄ２＜Ｄ３＜Ｄ４である。これにより、発振閾値電圧が小さくなることを抑制しつつ、空乏層がカソード領域８２に到達することを抑制できる。
図７は、バッファ領域２０におけるドーピング濃度分布および水素化学濃度分布の他の例を示す図である。本例では、２番目に下面２３に近く配置されたドーピング濃度ピーク２５－２のドーピング濃度Ｄ２が、閾値濃度Ｄｔｈよりも高い。ドーピング濃度ピーク２５－２よりも下面２３から離れて配置されたドーピング濃度ピーク２５のドーピング濃度は、閾値濃度Ｄｔｈより高くてよく、低くてもよい。図７の例では、ドーピング濃度ピーク２５－２よりも下面２３から離れて配置された全てのドーピング濃度ピーク２５のドーピング濃度は、閾値濃度Ｄｔｈより低い。このような構成によっても、ベース領域１４の下端から伸びる空乏層がカソード領域８２に到達することを抑制しつつ、発振を抑制できる。
図８は、バッファ領域２０におけるドーピング濃度分布および水素化学濃度分布の他の例を示す図である。本例では、下面２３から最も離れて配置されたドーピング濃度ピーク２５－４のドーピング濃度Ｄ４が、閾値濃度Ｄｔｈよりも高い。ドーピング濃度ピーク２５－１と、ドーピング濃度ピーク２５－４との間のドーピング濃度ピーク２５のドーピング濃度は、閾値濃度Ｄｔｈより高くてよく、低くてもよい。図８の例では、ドーピング濃度ピーク２５－２のドーピング濃度は閾値濃度Ｄｔｈよりも高い。また、ドーピング濃度ピーク２５－２とドーピング濃度ピーク２５－４との間には、閾値濃度Ｄｔｈよりもドーピング濃度が低いドーピング濃度ピーク２５－３が配置されている。このような構成によっても、ベース領域１４の下端から伸びる空乏層がカソード領域８２に到達することを抑制しつつ、発振を抑制できる。
図９は、バッファ領域２０におけるドーピング濃度分布および水素化学濃度分布の他の例を示す図である。本例では、ドーピング濃度ピーク２５－１以外の全てのドーピング濃度ピーク２５のドーピング濃度が、閾値濃度Ｄｔｈよりも高い。ただし、ドーピング濃度ピーク２５－１以外のドーピング濃度ピーク２５のドーピング濃度は、下面２３から離れるに従って低くなっている。このような構成によっても、ベース領域１４の下端から伸びる空乏層がカソード領域８２に到達することを抑制しつつ、発振を抑制できる。
図１０は、半導体装置１００の他の構成例を示す断面図である。本例の半導体装置１００は、Ｐ＋型の下面側領域８３を備える。下面側領域８３以外の構造は、図１から図９において説明したいずれかの態様の半導体装置１００と同一である。下面側領域８３は、下面２３と接する領域に選択的に配置されている。つまり、下面２３と接する領域には、カソード領域８２と、下面側領域８３とが設けられている。下面側領域８３を設けることで、下面２３側からの電子注入量を調整できる。また、逆回復時等において、下面２３側からホールを供給できる。これにより、発振を抑制できる。
図１１は、半導体装置１００の他の構成例を示す断面図である。本例の半導体装置１００は、Ｐ＋型の下面側領域８３を備える。下面側領域８３以外の構造は、図１から図９において説明したいずれかの態様の半導体装置１００と同一である。下面側領域８３は、カソード領域８２と、ドーピング濃度ピーク２５－１との間に配置されている。下面側領域８３は、下面２３と接していないフローティング領域である。下面側領域８３は、カソード領域８２の上面に選択的に配置されている。つまり、カソード領域８２の上面の一部は、下面側領域８３に覆われていない。下面側領域８３を設けることで、下面２３側からの電子注入量を調整できる。また、逆回復時等において、下面２３側からホールを供給できる。これにより、発振を抑制できる。
図１２は、半導体装置１００の他の例を示す上面図である。図１２においては、各部材を半導体基板１０の上面に投影した位置を示している。図１２においては、半導体装置１００の一部の部材だけを示しており、一部の部材は省略している。
半導体装置１００は、半導体基板１０を備えている。半導体基板１０は、上面視において端辺１０２を有する。本明細書で単に上面視と称した場合、半導体基板１０の上面側から見ることを意味している。本例の半導体基板１０は、上面視において互いに向かい合う２組の端辺１０２を有する。図１２においては、Ｘ軸およびＹ軸は、いずれかの端辺１０２と平行である。またＺ軸は、半導体基板１０の上面と垂直である。
半導体基板１０には活性部１６０が設けられている。活性部１６０は、半導体装置１００が動作した場合に半導体基板１０の上面と下面との間で、深さ方向に主電流が流れる領域である。活性部１６０の上方には、エミッタ電極が設けられているが図１２では省略している。
活性部１６０には、ＩＧＢＴ等のトランジスタ素子を含むトランジスタ部７０と、還流ダイオード（ＦＷＤ）等のダイオード素子を含むダイオード部８０の少なくとも一方が設けられている。図１２の例では、トランジスタ部７０およびダイオード部８０は、半導体基板１０の上面における所定の配列方向（本例ではＸ軸方向）に沿って、交互に配置されている。他の例では、活性部１６０には、トランジスタ部７０およびダイオード部８０の一方だけが設けられていてもよい。
図１２においては、トランジスタ部７０が配置される領域には記号「Ｉ」を付し、ダイオード部８０が配置される領域には記号「Ｆ」を付している。本明細書では、上面視において配列方向と垂直な方向を延伸方向（図１２ではＹ軸方向）と称する場合がある。トランジスタ部７０およびダイオード部８０は、それぞれ延伸方向に長手を有してよい。つまり、トランジスタ部７０のＹ軸方向における長さは、Ｘ軸方向における幅よりも大きい。同様に、ダイオード部８０のＹ軸方向における長さは、Ｘ軸方向における幅よりも大きい。トランジスタ部７０およびダイオード部８０の延伸方向と、後述する各トレンチ部の長手方向とは同一であってよい。
ダイオード部８０は、半導体基板１０の下面と接する領域に、Ｎ＋型のカソード領域を有する。本明細書では、カソード領域が設けられた領域を、ダイオード部８０と称する。つまりダイオード部８０は、上面視においてカソード領域と重なる領域である。半導体基板１０の下面には、カソード領域以外の領域には、Ｐ＋型のコレクタ領域が設けられてよい。本明細書では、ダイオード部８０を、後述するゲート配線までＹ軸方向に延長した延長領域８１も、ダイオード部８０に含める場合がある。延長領域８１の下面には、コレクタ領域が設けられている。
トランジスタ部７０は、半導体基板１０の下面と接する領域に、Ｐ＋型のコレクタ領域を有する。また、トランジスタ部７０は、半導体基板１０の上面側に、Ｎ型のエミッタ領域、Ｐ型のベース領域、ゲート導電部およびゲート絶縁膜を有するゲート構造が周期的に配置されている。
半導体装置１００は、半導体基板１０の上方に１つ以上のパッドを有してよい。本例の半導体装置１００は、ゲートパッド１１２を有している。半導体装置１００は、アノードパッド、カソードパッドおよび電流検出パッド等のパッドを有してもよい。各パッドは、端辺１０２の近傍に配置されている。端辺１０２の近傍とは、上面視における端辺１０２と、エミッタ電極との間の領域を指す。半導体装置１００の実装時において、各パッドは、ワイヤ等の配線を介して外部の回路に接続されてよい。
ゲートパッド１１２には、ゲート電位が印加される。ゲートパッド１１２は、活性部１６０のゲートトレンチ部の導電部に電気的に接続される。半導体装置１００は、ゲートパッド１１２とゲートトレンチ部とを接続するゲート配線を備える。図１２においては、ゲート配線に斜線のハッチングを付している。
本例のゲート配線は、外周ゲート配線１３０と、活性側ゲート配線１３１とを有している。外周ゲート配線１３０は、上面視において活性部１６０と半導体基板１０の端辺１０２との間に配置されている。本例の外周ゲート配線１３０は、上面視において活性部１６０を囲んでいる。上面視において外周ゲート配線１３０に囲まれた領域を活性部１６０としてもよい。また、外周ゲート配線１３０は、ゲートパッド１１２と接続されている。外周ゲート配線１３０は、半導体基板１０の上方に配置されている。外周ゲート配線１３０は、アルミニウム等を含む金属配線であってよい。
活性側ゲート配線１３１は、活性部１６０に設けられている。活性部１６０に活性側ゲート配線１３１を設けることで、半導体基板１０の各領域について、ゲートパッド１１２からの配線長のバラツキを低減できる。
活性側ゲート配線１３１は、活性部１６０のゲートトレンチ部と接続される。活性側ゲート配線１３１は、半導体基板１０の上方に配置されている。活性側ゲート配線１３１は、不純物がドープされたポリシリコン等の半導体で形成された配線であってよい。
活性側ゲート配線１３１は、外周ゲート配線１３０と接続されてよい。本例の活性側ゲート配線１３１は、Ｙ軸方向の略中央で一方の外周ゲート配線１３０から他方の外周ゲート配線１３０まで、活性部１６０を横切るように、Ｘ軸方向に延伸して設けられている。活性側ゲート配線１３１により活性部１６０が分割されている場合、それぞれの分割領域において、トランジスタ部７０およびダイオード部８０がＸ軸方向に交互に配置されてよい。
また、半導体装置１００は、ポリシリコン等で形成されたＰＮ接合ダイオードである不図示の温度センス部や、活性部１６０に設けられたトランジスタ部の動作を模擬する不図示の電流検出部を備えてもよい。
本例の半導体装置１００は、活性部１６０と端辺１０２との間に、エッジ終端構造部９０を備える。本例のエッジ終端構造部９０は、外周ゲート配線１３０と端辺１０２との間に配置されている。エッジ終端構造部９０は、半導体基板１０の上面側の電界集中を緩和する。エッジ終端構造部９０は、活性部１６０を囲んで環状に設けられたガードリング、フィールドプレートおよびリサーフのうちの少なくとも一つを更に備えていてもよい。
図１３は、図１２における領域Ａの拡大図である。領域Ａは、トランジスタ部７０、ダイオード部８０、および、活性側ゲート配線１３１を含む領域である。本例の半導体装置１００は、半導体基板１０の上面側の内部に設けられたゲートトレンチ部４０、ダミートレンチ部３０、ウェル領域１１、エミッタ領域１２、ベース領域１４およびコンタクト領域１５を備える。ゲートトレンチ部４０およびダミートレンチ部３０は、それぞれがトレンチ部の一例である。また、本例の半導体装置１００は、半導体基板１０の上面の上方に設けられたエミッタ電極５２および活性側ゲート配線１３１を備える。エミッタ電極５２および活性側ゲート配線１３１は互いに分離して設けられる。
エミッタ電極５２および活性側ゲート配線１３１と、半導体基板１０の上面との間には層間絶縁膜が設けられるが、図１３では省略している。本例の層間絶縁膜には、コンタクトホール５４が、当該層間絶縁膜を貫通して設けられる。図１３においては、それぞれのコンタクトホール５４に斜線のハッチングを付している。
エミッタ電極５２は、ゲートトレンチ部４０、ダミートレンチ部３０、ウェル領域１１、エミッタ領域１２、ベース領域１４およびコンタクト領域１５の上方に設けられる。エミッタ電極５２は、コンタクトホール５４を通って、半導体基板１０の上面におけるエミッタ領域１２、コンタクト領域１５およびベース領域１４と接触する。また、エミッタ電極５２は、層間絶縁膜に設けられたコンタクトホールを通って、ダミートレンチ部３０内のダミー導電部と接続される。エミッタ電極５２は、Ｙ軸方向におけるダミートレンチ部３０の先端において、ダミートレンチ部３０のダミー導電部と接続されてよい。
活性側ゲート配線１３１は、層間絶縁膜に設けられたコンタクトホールを通って、ゲートトレンチ部４０と接続する。活性側ゲート配線１３１は、Ｙ軸方向におけるゲートトレンチ部４０の先端部４１において、ゲートトレンチ部４０のゲート導電部と接続されてよい。活性側ゲート配線１３１は、ダミートレンチ部３０内のダミー導電部とは接続されない。
エミッタ電極５２は、金属を含む材料で形成される。図１３においては、エミッタ電極５２が設けられる範囲を示している。例えば、エミッタ電極５２の少なくとも一部の領域はアルミニウム（Ａｌ）、またはアルミニウム‐シリコン合金、アルミニウム‐シリコン‐銅合金、例えばＡｌＳｉ、ＡｌＳｉＣｕ等の金属合金で形成される。エミッタ電極５２は、アルミニウム等で形成された領域の下層に、チタンやチタン化合物等で形成されたバリアメタルを有してよい。さらにコンタクトホール内において、バリアメタルとアルミニウム等に接するようにタングステン等を埋め込んで形成されたプラグを有してもよい。
ウェル領域１１は、活性側ゲート配線１３１と重なって設けられている。ウェル領域１１は、活性側ゲート配線１３１と重ならない範囲にも、所定の幅で延伸して設けられている。本例のウェル領域１１は、コンタクトホール５４のＹ軸方向の端から、活性側ゲート配線１３１側に離れて設けられている。ウェル領域１１は、ベース領域１４よりもドーピング濃度の高い第２導電型の領域である。本例のベース領域１４はＰ－型であり、ウェル領域１１はＰ＋型である。
トランジスタ部７０およびダイオード部８０のそれぞれは、配列方向に複数配列されたトレンチ部を有する。本例のトランジスタ部７０には、配列方向に沿って１以上のゲートトレンチ部４０と、１以上のダミートレンチ部３０とが交互に設けられている。本例のダイオード部８０には、複数のダミートレンチ部３０が、配列方向に沿って設けられている。本例のダイオード部８０には、ゲートトレンチ部４０が設けられていない。
本例のゲートトレンチ部４０は、配列方向と垂直な延伸方向に沿って延伸する２つの直線部分３９（延伸方向に沿って直線状であるトレンチの部分）と、２つの直線部分３９を接続する先端部４１を有してよい。図１３における延伸方向はＹ軸方向である。
先端部４１の少なくとも一部は、上面視において曲線状に設けられることが好ましい。２つの直線部分３９のＹ軸方向における端部どうしを先端部４１が接続することで、直線部分３９の端部における電界集中を緩和できる。
トランジスタ部７０において、ダミートレンチ部３０はゲートトレンチ部４０のそれぞれの直線部分３９の間に設けられる。それぞれの直線部分３９の間には、１本のダミートレンチ部３０が設けられてよく、複数本のダミートレンチ部３０が設けられていてもよい。ダミートレンチ部３０は、延伸方向に延伸する直線形状を有してよく、ゲートトレンチ部４０と同様に、直線部分２９と先端部３１とを有していてもよい。図１３に示した半導体装置１００は、先端部３１を有さない直線形状のダミートレンチ部３０と、先端部３１を有するダミートレンチ部３０の両方を含んでいる。
ウェル領域１１の拡散深さは、ゲートトレンチ部４０およびダミートレンチ部３０の深さよりも深くてよい。ゲートトレンチ部４０およびダミートレンチ部３０のＹ軸方向の端部は、上面視においてウェル領域１１に設けられる。つまり、各トレンチ部のＹ軸方向の端部において、各トレンチ部の深さ方向の底部は、ウェル領域１１に覆われている。これにより、各トレンチ部の当該底部における電界集中を緩和できる。
配列方向において各トレンチ部の間には、メサ部が設けられている。メサ部は、半導体基板１０の内部において、トレンチ部に挟まれた領域を指す。一例としてメサ部の上端は半導体基板１０の上面である。メサ部の下端の深さ位置は、トレンチ部の下端の深さ位置と同一である。本例のメサ部は、半導体基板１０の上面において、トレンチに沿って延伸方向（Ｙ軸方向）に延伸して設けられている。本例では、トランジスタ部７０にはメサ部６０が設けられ、ダイオード部８０にはメサ部６１が設けられている。本明細書において単にメサ部と称した場合、メサ部６０およびメサ部６１のそれぞれを指している。
それぞれのメサ部には、ベース領域１４が設けられる。メサ部において半導体基板１０の上面に露出したベース領域１４のうち、活性側ゲート配線１３１に最も近く配置された領域をベース領域１４－ｅとする。図１３においては、それぞれのメサ部の延伸方向における一方の端部に配置されたベース領域１４－ｅを示しているが、それぞれのメサ部の他方の端部にもベース領域１４－ｅが配置されている。それぞれのメサ部には、上面視においてベース領域１４－ｅに挟まれた領域に、第１導電型のエミッタ領域１２および第２導電型のコンタクト領域１５の少なくとも一方が設けられてよい。本例のエミッタ領域１２はＮ＋型であり、コンタクト領域１５はＰ＋型である。エミッタ領域１２およびコンタクト領域１５は、深さ方向において、ベース領域１４と半導体基板１０の上面との間に設けられてよい。
トランジスタ部７０のメサ部６０は、半導体基板１０の上面に露出したエミッタ領域１２を有する。エミッタ領域１２は、ゲートトレンチ部４０に接して設けられている。ゲートトレンチ部４０に接するメサ部６０は、半導体基板１０の上面に露出したコンタクト領域１５が設けられていてよい。
メサ部６０におけるコンタクト領域１５およびエミッタ領域１２のそれぞれは、Ｘ軸方向における一方のトレンチ部から、他方のトレンチ部まで設けられる。一例として、メサ部６０のコンタクト領域１５およびエミッタ領域１２は、トレンチ部の延伸方向（Ｙ軸方向）に沿って交互に配置されている。
他の例においては、メサ部６０のコンタクト領域１５およびエミッタ領域１２は、トレンチ部の延伸方向（Ｙ軸方向）に沿ってストライプ状に設けられていてもよい。例えばトレンチ部に接する領域にエミッタ領域１２が設けられ、エミッタ領域１２に挟まれた領域にコンタクト領域１５が設けられる。
ダイオード部８０のメサ部６１には、エミッタ領域１２が設けられていない。メサ部６１の上面には、ベース領域１４およびコンタクト領域１５が設けられてよい。メサ部６１の上面においてベース領域１４－ｅに挟まれた領域には、それぞれのベース領域１４－ｅに接してコンタクト領域１５が設けられてよい。メサ部６１の上面においてコンタクト領域１５に挟まれた領域には、ベース領域１４が設けられてよい。ベース領域１４は、コンタクト領域１５に挟まれた領域全体に配置されてよい。
それぞれのメサ部の上方には、コンタクトホール５４が設けられている。コンタクトホール５４は、ベース領域１４－ｅに挟まれた領域に配置されている。本例のコンタクトホール５４は、コンタクト領域１５、ベース領域１４およびエミッタ領域１２の各領域の上方に設けられる。コンタクトホール５４は、ベース領域１４－ｅおよびウェル領域１１に対応する領域には設けられない。コンタクトホール５４は、メサ部６０の配列方向（Ｘ軸方向）における中央に配置されてよい。
ダイオード部８０において、半導体基板１０の下面と隣接する領域には、Ｎ＋型のカソード領域８２が設けられる。半導体基板１０の下面において、カソード領域８２が設けられていない領域には、Ｐ＋型のコレクタ領域２２が設けられてよい。カソード領域８２およびコレクタ領域２２は、半導体基板１０の下面２３と、バッファ領域２０との間に設けられている。図１３においては、カソード領域８２およびコレクタ領域２２の境界を点線で示している。
カソード領域８２は、Ｙ軸方向においてウェル領域１１から離れて配置されている。これにより、比較的にドーピング濃度が高く、且つ、深い位置まで形成されているＰ型の領域（ウェル領域１１）と、カソード領域８２との距離を確保して、耐圧を向上できる。本例のカソード領域８２のＹ軸方向における端部は、コンタクトホール５４のＹ軸方向における端部よりも、ウェル領域１１から離れて配置されている。他の例では、カソード領域８２のＹ軸方向における端部は、ウェル領域１１とコンタクトホール５４との間に配置されていてもよい。
図１４は、図１３におけるｂ－ｂ断面の一例を示す図である。ｂ－ｂ断面は、エミッタ領域１２およびカソード領域８２を通過するＸＺ面である。本例の半導体装置１００は、当該断面において、半導体基板１０、層間絶縁膜３８、エミッタ電極５２およびコレクタ電極２４を有する。層間絶縁膜３８は、半導体基板１０の上面に設けられている。層間絶縁膜３８は、ホウ素またはリン等の不純物が添加されたシリケートガラス等の絶縁膜、熱酸化膜、および、その他の絶縁膜の少なくとも一層を含む膜である。層間絶縁膜３８には、図１３において説明したコンタクトホール５４が設けられている。
エミッタ電極５２は、層間絶縁膜３８の上方に設けられる。エミッタ電極５２は、層間絶縁膜３８のコンタクトホール５４を通って、半導体基板１０の上面２１と接触している。コレクタ電極２４は、半導体基板１０の下面２３に設けられる。エミッタ電極５２およびコレクタ電極２４は、アルミニウム等の金属材料で形成されている。本明細書において、エミッタ電極５２とコレクタ電極２４とを結ぶ方向（Ｚ軸方向）を深さ方向と称する。
半導体基板１０は、Ｎ－型のドリフト領域１８を有する。ドリフト領域１８は、トランジスタ部７０およびダイオード部８０のそれぞれに設けられている。
トランジスタ部７０のメサ部６０には、Ｎ＋型のエミッタ領域１２およびＰ－型のベース領域１４が、半導体基板１０の上面２１側から順番に設けられている。ベース領域１４の下方にはドリフト領域１８が設けられている。メサ部６０には、Ｎ＋型の蓄積領域１６が設けられてもよい。蓄積領域１６は、ベース領域１４とドリフト領域１８との間に配置される。蓄積領域１６のドーパントの導電型は、ドリフト領域１８と同じである。蓄積領域１６は、ドリフト領域１８よりも高いドーピング濃度を有する領域である。本例では、蓄積領域１６はドリフト領域１８よりも高いドナー濃度を有する領域である。
エミッタ領域１２は半導体基板１０の上面２１に露出しており、且つ、ゲートトレンチ部４０と接して設けられている。エミッタ領域１２は、メサ部６０の両側のトレンチ部と接していてよい。エミッタ領域１２は、ドリフト領域１８よりもドーピング濃度が高い。
ベース領域１４は、エミッタ領域１２の下方に設けられている。本例のベース領域１４は、エミッタ領域１２と接して設けられている。ベース領域１４は、メサ部６０の両側のトレンチ部と接していてよい。
蓄積領域１６は、ベース領域１４の下方に設けられている。蓄積領域１６は、ドリフト領域１８よりもドーピング濃度が高いＮ＋型の領域である。ドリフト領域１８とベース領域１４との間に高濃度の蓄積領域１６を設けることで、キャリア注入促進効果（ＩＥ効果）を高めて、オン電圧を低減できる。蓄積領域１６は、各メサ部６０におけるベース領域１４の下面全体を覆うように設けられてよい。
ダイオード部８０のメサ部６１には、半導体基板１０の上面２１に接して、Ｐ－型のベース領域１４が設けられている。ベース領域１４の下方には、ドリフト領域１８が設けられている。メサ部６１において、ベース領域１４の下方に蓄積領域１６が設けられていてもよい。
トランジスタ部７０およびダイオード部８０のそれぞれにおいて、ドリフト領域１８の下にはＮ＋型のバッファ領域２０が設けられてよい。本例のバッファ領域２０は、ダイオード部８０に設けられた第１バッファ領域２０－１と、トランジスタ部７０に設けられた第２バッファ領域２０－２とを含む。第１バッファ領域２０－１は、図１から図１１において説明したバッファ領域２０と同一である。第２バッファ領域２０－２は、図１から図１１において説明したバッファ領域２０と同一であってよい。
トランジスタ部７０において、第２バッファ領域２０－２の下には、Ｐ＋型のコレクタ領域２２が設けられる。コレクタ領域２２は、第２バッファ領域２０－２の最浅濃度ピークであるドーピング濃度ピーク２５－１と、下面２３との間に設けられている。コレクタ領域２２のアクセプタ濃度は、ベース領域１４のアクセプタ濃度より高い。コレクタ領域２２は、ベース領域１４と同一のアクセプタを含んでよく、異なるアクセプタを含んでもよい。コレクタ領域２２のアクセプタは、例えばボロンである。
ダイオード部８０において、第１バッファ領域２０－１の下には、Ｎ＋型のカソード領域８２が設けられる。カソード領域８２は、第１バッファ領域２０－１の最浅濃度ピークであるドーピング濃度ピーク２５－１と、下面２３との間に設けられている。カソード領域８２のドナー濃度は、ドリフト領域１８のドナー濃度より高い。カソード領域８２のドナーは、例えば水素またはリンである。なお、各領域のドナーおよびアクセプタとなる元素は、上述した例に限定されない。コレクタ領域２２およびカソード領域８２は、半導体基板１０の下面２３に露出しており、コレクタ電極２４と接続している。コレクタ電極２４は、半導体基板１０の下面２３全体と接触してよい。エミッタ電極５２およびコレクタ電極２４は、アルミニウム等の金属材料で形成される。
半導体基板１０の上面２１側には、１以上のゲートトレンチ部４０、および、１以上のダミートレンチ部３０が設けられる。各トレンチ部は、半導体基板１０の上面２１から、ベース領域１４を貫通して、ドリフト領域１８に到達している。エミッタ領域１２、コンタクト領域１５および蓄積領域１６の少なくともいずれかが設けられている領域においては、各トレンチ部はこれらのドーピング領域も貫通して、ドリフト領域１８に到達している。トレンチ部がドーピング領域を貫通するとは、ドーピング領域を形成してからトレンチ部を形成する順序で製造したものに限定されない。トレンチ部を形成した後に、トレンチ部の間にドーピング領域を形成したものも、トレンチ部がドーピング領域を貫通しているものに含まれる。
上述したように、トランジスタ部７０には、ゲートトレンチ部４０およびダミートレンチ部３０が設けられている。ダイオード部８０には、ダミートレンチ部３０が設けられ、ゲートトレンチ部４０が設けられていない。本例においてダイオード部８０とトランジスタ部７０のＸ軸方向における境界は、カソード領域８２とコレクタ領域２２の境界である。なお、図１から図１１において説明した半導体装置１００には、トレンチ部が設けられていないが、図１から図１１において説明した半導体装置１００にも、トレンチ部を設けてよい。
ゲートトレンチ部４０は、半導体基板１０の上面２１に設けられたゲートトレンチ、ゲート絶縁膜４２およびゲート導電部４４を有する。ゲート絶縁膜４２は、ゲートトレンチの内壁を覆って設けられる。ゲート絶縁膜４２は、ゲートトレンチの内壁の半導体を酸化または窒化して形成してよい。ゲート導電部４４は、ゲートトレンチの内部においてゲート絶縁膜４２よりも内側に設けられる。つまりゲート絶縁膜４２は、ゲート導電部４４と半導体基板１０とを絶縁する。ゲート導電部４４は、ポリシリコン等の導電材料で形成される。
ゲート導電部４４は、深さ方向において、ベース領域１４よりも長く設けられてよい。当該断面におけるゲートトレンチ部４０は、半導体基板１０の上面２１において層間絶縁膜３８により覆われる。ゲート導電部４４は、ゲート配線に電気的に接続されている。ゲート導電部４４に所定のゲート電圧が印加されると、ベース領域１４のうちゲートトレンチ部４０に接する界面の表層に電子の反転層によるチャネルが形成される。
ダミートレンチ部３０は、当該断面において、ゲートトレンチ部４０と同一の構造を有してよい。ダミートレンチ部３０は、半導体基板１０の上面２１に設けられたダミートレンチ、ダミー絶縁膜３２およびダミー導電部３４を有する。ダミー導電部３４は、エミッタ電極５２に電気的に接続されている。ダミー絶縁膜３２は、ダミートレンチの内壁を覆って設けられる。ダミー導電部３４は、ダミートレンチの内部に設けられ、且つ、ダミー絶縁膜３２よりも内側に設けられる。ダミー絶縁膜３２は、ダミー導電部３４と半導体基板１０とを絶縁する。ダミー導電部３４は、ゲート導電部４４と同一の材料で形成されてよい。例えばダミー導電部３４は、ポリシリコン等の導電材料で形成される。ダミー導電部３４は、深さ方向においてゲート導電部４４と同一の長さを有してよい。
本例のゲートトレンチ部４０およびダミートレンチ部３０は、半導体基板１０の上面２１において層間絶縁膜３８により覆われている。なお、ダミートレンチ部３０およびゲートトレンチ部４０の底部は、下側に凸の曲面状（断面においては曲線状）であってよい。
図１５は、第１バッファ領域２０－１およびカソード領域８２と、第２バッファ領域２０－２およびコレクタ領域２２におけるドーピング濃度分布の一例を示す図である。第１バッファ領域２０－１におけるドーピング濃度分布は、図１から図１１において説明したいずれかのバッファ領域２０のドーピング濃度分布と同一である。これにより、ダイオード部８０の逆回復時における発振を抑制できる。
第２バッファ領域２０－２は、１つ以上のドーピング濃度ピーク２５を有する。第２バッファ領域２０－２におけるドーピング濃度ピーク２５は、第１バッファ領域２０－１におけるドーピング濃度ピーク２５と同一の深さ位置に設けられている。
第２バッファ領域２０－２におけるそれぞれのドーピング濃度ピーク２５のドーピング濃度は、第１バッファ領域２０－１において同一の深さ位置に設けられたドーピング濃度ピーク２５のドーピング濃度と同一であってよい。つまり、第２バッファ領域２０－２は、第１バッファ領域２０－１と同一のドーピング濃度分布を有してよい。この場合、第２バッファ領域２０－２の水素化学濃度分布は、第１バッファ領域２０－１の水素化学濃度分布と同一であってよい。あるいは、第２バッファ領域２０－２のドーピング濃度ピーク２５－１ｂの深さ位置は、第１バッファ領域２０－１のドーピング濃度ピーク２５－１ａの深さ位置よりも、下面２３に近くてよい。これにより、トランジスタ部７０の空乏層を、コレクタ領域２２に近い位置で止めることができ、コレクタ領域２２からの正孔の注入を高く維持できる。
また図１５に示すように、第２バッファ領域２０－２の最浅濃度ピークであるドーピング濃度ピーク２５－１ｂは、第１バッファ領域２０－１の最浅濃度ピークであるドーピング濃度ピーク２５－１ａよりも、ドーピング濃度が高くてよい。これにより、ダイオード部８０において発振を抑制しつつ、トランジスタ部７０において、空乏層がコレクタ領域２２に到達することを抑制できる。ドーピング濃度ピーク２５－１ｂのドーピング濃度Ｄ１ｂは、ドーピング濃度ピーク２５－１ａのドーピング濃度Ｄ１ａの５倍以上であってよく、１０倍以上であってよく、２０倍以上であってもよい。
ドーピング濃度ピーク２５－１ｂのドーピング濃度Ｄ１ｂは、閾値濃度Ｄｔｈよりも高くてよい。ドーピング濃度ピーク２５－１ｂのドーピング濃度Ｄ１ｂは、閾値濃度Ｄｔｈの２倍以上であってよく、５倍以上であってよく、１０倍以上であってもよい。これにより、トランジスタ部７０において、空乏層がコレクタ領域２２に到達することを更に抑制できる。ドーピング濃度ピーク２５－１ｂとコレクタ領域２２との間のドーピング濃度は、ドーピング濃度ピーク２５－１ｂに近い谷状の濃度分布である第２谷部２７と、コレクタ領域２２に近い第３谷部２８を有してよい。第３谷部２８は、第２バッファ領域２０－２とコレクタ領域２２とのｐｎ接合を有する境界であってよい。第３谷部２８におけるドーピング濃度は、第３谷部２８におけるドナー濃度（ＮＤ）およびアクセプタ濃度（ＮＡ）の正味の濃度（ＮＤ-ＮＡ）である。第３谷部２８はｐｎ接合であるため、ドナー濃度とアクセプタ濃度が同じ濃度である。そのため、第３谷部２８のドーピング濃度は理論上０である。第３谷部２８におけるドナー濃度は、０ではない有限の値を有してもよい。第２谷部２７におけるドナー濃度Ｄｖ２を、ドーピング濃度ピーク２５－１ｂと、コレクタ領域２２との境界におけるドナー濃度とする。ドナー濃度Ｄｖ２は、半導体基板１０の上面２１から第３谷部２８のｐｎ接合と接する領域のドナー濃度Ｄｖ２である。第２谷部２７のドナー濃度Ｄｖ２は、第３谷部２８から第２バッファ領域２０－２に向かう方向において、ドーピング濃度を深さ位置で微分した微分値が最初に０．５を下回る箇所のドーピング濃度であってよく、微分値が最初に０．２５を下回る箇所のドーピング濃度であってよく、微分値が最初に０となる箇所のドーピング濃度であってもよい。第２谷部２７におけるドナー濃度Ｄｖ２は、第１バッファ領域２０－１の第１谷部２６のドーピング濃度の極小値Ｄｖ１よりも高くてよい。これにより、トランジスタ部７０において、空乏層がコレクタ領域２２に到達することを更に抑制できるとともに、ダイオード部８０の逆回復発振を抑制できる。第２谷部２７におけるドナー濃度Ｄｖ２は、予め定められた閾値Ｄｔｈよりも大きくてよく、小さくてもよい。本例では小さい。第２谷部２７におけるドナー濃度Ｄｖ２は、ドーピング濃度ピーク２５－２よりも大きくてよく、小さくてもよい。本例では大きい。これにより、トランジスタ部７０において、空乏層がコレクタ領域２２に到達することを更に抑制できる。
図１６は、半導体装置１００の製造方法の一部の工程を示すフローチャートである。図１６においては、第１バッファ領域２０－１および第２バッファ領域２０－２を形成する工程の一例を示す。第２バッファ領域２０－２の最浅濃度ピークであるドーピング濃度ピーク２５－１ｂは、以下のように形成してよい。
トランジスタ部７０およびダイオード部８０が設けられた活性部１６０のうち、半導体基板１０の上面２１側の構造を、半導体基板１０に形成する（活性領域形成工程Ｓ０）。上面２１側の構造とは、例えば図１４に示した構成において、半導体基板１０の深さ方向における中央よりも、上面２１側に設けられた構造を指す。例えば上面２１側の構造には、トランジスタ部７０のエミッタ領域１２と、ダイオード部８０のベース領域１４とが含まれる。ダイオード部８０のベース領域１４は、ダイオードのアノード領域として機能する。トランジスタ部７０とダイオード部８０のどちらかまたは両方の上面２１側に、トレンチ部を含んでよい。
次に半導体基板１０の下面２３から、トランジスタ部７０およびダイオード部８０の両方にＮ型のドーパントをイオン注入し、第１バッファ領域２０－１の最浅濃度ピークであるドーピング濃度ピーク２５－１ａを形成する（第１イオン注入工程Ｓ１）。つまり第１イオン注入工程Ｓ１においては、トランジスタ部７０およびダイオード部８０の両方に、同一濃度のドーピング濃度ピーク２５－１ａを形成する。本例の第１イオン注入工程Ｓ１におけるドーパントは水素である。第１イオン注入工程Ｓ１の後に、半導体基板１０に対して熱的アニールを行ってよい（第１アニール工程Ｓ２）。第１アニール工程Ｓ２は省略してもよい。第１イオン注入工程Ｓ１においては、トランジスタ部７０およびダイオード部８０の両方における、最浅濃度ピーク以外の濃度ピークも形成してよい。それぞれの濃度ピークは、ドーパントの飛程を変更して、半導体基板１０の下面２３から複数回ドーパントを注入することで形成できる。
次に、トランジスタ部７０のみに、半導体基板１０の下面２３からＮ型のドーパントを追加的にイオン注入する（第２イオン注入工程Ｓ３）。第２イオン注入工程Ｓ３においては、ドーピング濃度ピーク２５－１ｂを形成するべき深さ位置に、追加的にイオン注入する。本例では、第２イオン注入工程Ｓ３においてドーパントの注入する深さ位置と、第１イオン注入工程Ｓ１においてドーパントを注入する深さ位置は同一である。つまり、第２イオン注入工程Ｓ３においては、トランジスタ部７０に形成したドーピング濃度ピーク２５－１ａと重なるように、ドーパントを注入する。これにより、第２バッファ領域２０－２の最浅濃度ピークであるドーピング濃度ピーク２５－１ｂを形成する。ドーピング濃度ピーク２５－１ｂは、第２イオン注入工程Ｓ３で追加的に注入されたドーパントの分、ドーピング濃度ピーク２５－１ａよりもドーピング濃度が高くなる。第２イオン注入工程Ｓ３の後に、半導体基板１０に対して熱的アニールを行ってよい（第２アニール工程Ｓ４）。
第２イオン注入工程Ｓ３におけるドーパントは、第１イオン注入工程Ｓ１におけるドーパントと同一であってよく、異なっていてもよい。第２バッファ領域２０－２の最浅濃度ピークであるドーピング濃度ピーク２５－１ｂのドーパントは、水素であってよく、さらにリンまたは砒素を含んでよい。あるいは、ドーピング濃度ピーク２５－１ｂのドーパントは、リンまたは砒素であって水素を含まなくてもよい。ドーピング濃度ピーク２５－１ｂに含まれる水素ドナー濃度は、ドーピング濃度ピーク２５－１ｂに含まれる水素以外のドナー濃度よりも高くてよく、低くてもよい。
図１６の例では、第１イオン注入工程Ｓ１よりも後に第２イオン注入工程Ｓ３を行っているが、第１イオン注入工程Ｓ１よりも前に第２イオン注入工程Ｓ３を行ってもよい。また、第１イオン注入工程Ｓ１および第２イオン注入工程Ｓ３の各イオン注入工程を行う毎に、半導体基板１０に対して熱的アニールを行っているが、２つのイオン注入工程を行ってから、共通の熱的アニール工程を行ってもよい。
また、カソード領域８２およびコレクタ領域２２は、バッファ領域２０よりも後に形成してよく、バッファ領域２０よりも前に形成してもよい。このような工程により、半導体基板１０の内部に各領域を形成できる。
図１７は、半導体基板１０におけるドーピング濃度を深さ方向に積分した積分濃度の一例を示す図である。ゲートトレンチ部４０等のトレンチ部の下端の深さ位置をＺｔとする。本例では、位置Ｚｔから、半導体基板１０の下面２３に向かって半導体基板１０のドーピング濃度を積分した濃度を積分濃度とする。ドーピング濃度を積分する深さ方向における始点は、位置Ｚｔに代えてベース領域１４の下端に最も近いドリフト領域１８の深さ位置を用いてもよい。
ドリフト領域１８は、ほぼ一様なドーピング濃度なので、積分濃度は下面２３に向かって直線状に増加する。また、バッファ領域２０およびコレクタ領域２２（またはカソード領域８２）では、それぞれのドーピング濃度分布に応じて、積分濃度は下面２３に向かって増加している。
積分濃度が、半導体基板１０の臨界積分濃度ｎｃより大きくなる深さ位置を臨界位置Ｚｎｃとする。なお、半導体基板１０の上面２１および下面２３の間に印加する順バイアスを増加させていき、電界強度の最大値が臨界電界強度Ｅｃに達してアバランシェ降伏が発生した状態において、ベース領域１４の下端に最も近いドリフト領域１８の深さ位置から下面２３側に広がる空乏層が達する深さ位置における積分濃度が臨界積分濃度ｎｃである。臨界電界強度Ｅｃの値は、１×１０５（Ｖ／ｃｍ）以上３×１０５（Ｖ／ｃｍ）以下であってよい。一例として、臨界電界強度Ｅｃの値は、２×１０５（Ｖ／ｃｍ）である。臨界電界強度をＥｃ、ｑを電荷素量（１．６０２×１０－１９［Ｃ］）、ε０を真空の誘電率（８．８５４×１０－１４［Ｆ／ｃｍ］）、εｒを物質の比誘電率とすると、臨界積分濃度ｎｃは、
Ｅｃ（εｒε０／ｑ）＝ｎｃ
である。シリコンの比誘電率は、１１．９である。臨界積分濃度ｎｃは、８．０×１０１１（／ｃｍ２）以上であってよい。また、臨界積分濃度ｎｃは２．０×１０１２（／ｃｍ２）以下であってよい。本例では、臨界積分濃度ｎｃは１．２×１０１２（／ｃｍ２）である。
臨界位置Ｚｎｃは、最浅濃度ピークであるドーピング濃度ピーク２５－１と重なるか、または、ドーピング濃度ピーク２５－１よりもトレンチ部側に配置されていることが好ましい。臨界位置Ｚｎｃがドーピング濃度ピーク２５－１と重なるとは、ドーピング濃度ピーク２５－１の半値全幅内に臨界位置Ｚｎｃが配置されていることを指してよい。これにより、ベース領域１４の下端から下面２３側に広がる空乏層が、コレクタ領域２２またはカソード領域８２に到達することを抑制できる。臨界位置Ｚｎｃは、バッファ領域２０内に配置されてよい。
以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、請求の範囲の記載から明らかである。
１０・・・半導体基板、１１・・・ウェル領域、１２・・・エミッタ領域、１４・・・ベース領域、１５・・・コンタクト領域、１６・・・蓄積領域、１８・・・ドリフト領域、２０・・・バッファ領域、２１・・・上面、２２・・・コレクタ領域、２３・・・下面、２４・・・コレクタ電極、２５・・・ドーピング濃度ピーク、２６・・・第１谷部、２７・・・第２谷部、２８・・・第３谷部、２９・・・直線部分、３０・・・ダミートレンチ部、３１・・・先端部、３２・・・ダミー絶縁膜、３４・・・ダミー導電部、３８・・・層間絶縁膜、３９・・・直線部分、４０・・・ゲートトレンチ部、４１・・・先端部、４２・・・ゲート絶縁膜、４４・・・ゲート導電部、５２・・・エミッタ電極、５４・・・コンタクトホール、６０、６１・・・メサ部、７０・・・トランジスタ部、８０・・・ダイオード部、８１・・・延長領域、８２・・・カソード領域、８３・・・下面側領域、９０・・・エッジ終端構造部、１００・・・半導体装置、１０２・・・端辺、１１２・・・ゲートパッド、１２５・・・水素濃度ピーク、１３０・・・外周ゲート配線、１３１・・・活性側ゲート配線、１６０・・・活性部

Claims (22)

  1. バルク・ドナーを含む半導体基板と、
    前記半導体基板の下面側に設けられ、前記半導体基板の深さ方向において、１つ以上のドーピング濃度ピークと、１つ以上の水素濃度ピークとを有する第１導電型の第１バッファ領域と、を備え、
    前記第１バッファ領域の前記ドーピング濃度ピークのうち、前記半導体基板の前記下面に最も近い最浅濃度ピークのドーピング濃度が、前記半導体基板のバルク・ドナー濃度の５０倍以下であり、
    前記半導体基板の上面および前記下面の間に定格電流の１／１０の電流を流した場合の基準キャリア濃度よりも、前記最浅濃度ピークのドーピング濃度が低い
    半導体装置。
  2. バルク・ドナーを含む半導体基板と、
    前記半導体基板の下面側に設けられ、前記半導体基板の深さ方向において、１つ以上のドーピング濃度ピークと、１つ以上の水素濃度ピークとを有する第１導電型の第１バッファ領域と、を備え、
    前記第１バッファ領域の前記ドーピング濃度ピークのうち、前記半導体基板の前記下面に最も近い最浅濃度ピークのドーピング濃度が、前記半導体基板のバルク・ドナー濃度の５０倍以下であり、
    トランジスタ部およびダイオード部を備え、
    前記ダイオード部は、
    前記第１バッファ領域と、
    前記第１バッファ領域と前記半導体基板の前記下面との間に設けられた第１導電型のカソード領域と
    を有し、
    前記トランジスタ部は、
    前記半導体基板の下面側に設けられ、前記半導体基板の深さ方向において、１つ以上のドーピング濃度ピークと、１つ以上の水素濃度ピークとを有する第１導電型の第２バッファ領域と、
    前記第２バッファ領域と前記半導体基板の前記下面との間に設けられた第２導電型のコレクタ領域と
    を有し、
    前記第２バッファ領域の前記ドーピング濃度ピークのうち、前記半導体基板の前記下面に最も近い前記ドーピング濃度ピークのドーピング濃度が、前記第１バッファ領域の前記最浅濃度ピークのドーピング濃度よりも高い
    半導体装置。
  3. バルク・ドナーを含む半導体基板と、
    前記半導体基板の下面側に設けられ、前記半導体基板の深さ方向において、１つ以上のドーピング濃度ピークと、１つ以上の水素濃度ピークとを有する第１導電型の第１バッファ領域と、を備え、
    前記第１バッファ領域の前記ドーピング濃度ピークのうち、前記半導体基板の前記下面に最も近い最浅濃度ピークのドーピング濃度が、前記半導体基板のバルク・ドナー濃度の５０倍以下であり、
    トランジスタ部およびダイオード部を備え、
    前記ダイオード部は、
    前記第１バッファ領域と、
    前記第１バッファ領域と前記半導体基板の前記下面との間に設けられた第１導電型のカソード領域と
    を有し、
    前記トランジスタ部は、
    前記半導体基板の下面側に設けられ、前記半導体基板の深さ方向において、１つ以上のドーピング濃度ピークと、１つ以上の水素濃度ピークとを有する第１導電型の第２バッファ領域と、
    前記第２バッファ領域と前記半導体基板の前記下面との間に設けられた第２導電型のコレクタ領域と
    を有し、
    前記最浅濃度ピークと前記カソード領域との間のドナー濃度の谷部の極小値は、前記第２バッファ領域の最浅濃度ピークと前記コレクタ領域との境界のドナー濃度よりも小さい
    半導体装置。
  4. バルク・ドナーを含む半導体基板と、
    前記半導体基板の下面側に設けられ、前記半導体基板の深さ方向において、１つ以上のドーピング濃度ピークと、１つ以上の水素濃度ピークとを有する第１導電型の第１バッファ領域と、を備え、
    前記第１バッファ領域の前記ドーピング濃度ピークのうち、前記半導体基板の前記下面に最も近い最浅濃度ピークのドーピング濃度が、前記半導体基板のバルク・ドナー濃度の５０倍以下であり、
    前記第１バッファ領域の前記ドーピング濃度ピークのうち、前記最浅濃度ピークのドーピング濃度が、前記半導体基板の前記下面から最も遠い前記ドーピング濃度ピークよりも小さい
    半導体装置。
  5. 前記第１バッファ領域の前記ドーピング濃度ピークのうち、前記最浅濃度ピークのドーピング濃度が、他の前記ドーピング濃度ピークのいずれよりも小さい
    請求項４に記載の半導体装置。
  6. バルク・ドナーを含む半導体基板と、
    前記半導体基板の下面側に設けられ、前記半導体基板の深さ方向において、１つ以上のドーピング濃度ピークと、１つ以上の水素濃度ピークとを有する第１導電型の第１バッファ領域と、を備え、
    前記第１バッファ領域の前記ドーピング濃度ピークのうち、前記半導体基板の前記下面に最も近い最浅濃度ピークのドーピング濃度が、前記半導体基板のバルク・ドナー濃度の５０倍以下であり、
    前記第１バッファ領域の前記ドーピング濃度ピークのうち、前記半導体基板の前記下面に最も近い最浅濃度ピークのドーピング濃度が、前記バルク・ドナー濃度の１０倍以下である
    半導体装置。
  7. バルク・ドナーを含む半導体基板と、
    前記半導体基板の下面側に設けられ、前記半導体基板の深さ方向において、１つ以上のドーピング濃度ピークと、１つ以上の水素濃度ピークとを有する第１導電型の第１バッファ領域と、
    トランジスタ部およびダイオード部を備え、
    前記第１バッファ領域の前記ドーピング濃度ピークのうち、前記半導体基板の前記下面に最も近い最浅濃度ピークのドーピング濃度が、前記半導体基板のバルク・ドナー濃度の５０倍以下であり、
    前記ダイオード部は、
    前記第１バッファ領域と、
    前記第１バッファ領域と前記半導体基板の前記下面との間に設けられた第１導電型のカソード領域と
    を有し、
    前記トランジスタ部は、
    前記半導体基板の下面側に設けられ、前記半導体基板の深さ方向において、１つ以上のドーピング濃度ピークと、１つ以上の水素濃度ピークとを有する第１導電型の第２バッファ領域と、
    前記第２バッファ領域と前記半導体基板の前記下面との間に設けられた第２導電型のコレクタ領域と
    を有し、
    前記トランジスタ部の前記最浅濃度ピークと前記コレクタ領域との境界におけるドナー濃度が、前記ダイオード部の前記最浅濃度ピークに隣り合う第２濃度ピークより大きい
    半導体装置。
  8. 前記第１バッファ領域の全ての前記ドーピング濃度ピークのドーピング濃度が、前記バルク・ドナー濃度の５０倍以下である
    請求項１から７のいずれか一項に記載の半導体装置。
  9. 前記第１バッファ領域は、２つ以上の前記ドーピング濃度ピークを有し、少なくとも一つの前記ドーピング濃度ピークのドーピング濃度が、前記バルク・ドナー濃度の５０倍より高い
    請求項１から７のいずれか一項に記載の半導体装置。
  10. 前記第１バッファ領域は、２つ以上の前記ドーピング濃度ピークを有し、少なくとも一つの前記ドーピング濃度ピークのドーピング濃度が、前記最浅濃度ピークのドーピング濃度より高い
    請求項１から８のいずれか一項に記載の半導体装置。
  11. 前記最浅濃度ピークのドーピング濃度は、前記最浅濃度ピークに最も近い前記ドーピング濃度ピークのドーピング濃度よりも低い
    請求項１０に記載の半導体装置。
  12. 前記半導体基板の上面に配置されたトレンチ部を更に備え、
    前記トレンチ部の下端から前記半導体基板の前記下面に向かって前記半導体基板のドーピング濃度を積分した濃度を積分濃度とし、前記積分濃度が前記半導体基板の臨界積分濃度に達する位置を臨界位置とした場合に、
    前記臨界位置は、前記最浅濃度ピークと重なるか、または、前記最浅濃度ピークよりも前記トレンチ部側に配置されている
    請求項１から１１のいずれか一項に記載の半導体装置。
  13. 前記最浅濃度ピークと前記半導体基板の前記下面との間に設けられ、ドーピング濃度のピーク値が前記最浅濃度ピークよりも高い第１導電型のカソード領域を更に備える
    請求項１または４から６のいずれか一項に記載の半導体装置。
  14. 前記最浅濃度ピークと前記半導体基板の前記下面との間に設けられた第２導電型の下面側領域を更に備える
    請求項１３に記載の半導体装置。
  15. 前記最浅濃度ピークと前記カソード領域との間のドナー濃度の谷部の極小値は、前記最浅濃度ピークよりも前記半導体基板の上面側において、前記最浅濃度ピークに隣り合う第２濃度ピークより小さい
    請求項１３に記載の半導体装置。
  16. 前記最浅濃度ピークと前記半導体基板の前記下面との間に設けられた第２導電型のコレクタ領域を備える
    請求項１または４から６のいずれか一項に記載の半導体装置。
  17. トランジスタ部およびダイオード部を備え、
    前記ダイオード部は、
    前記第１バッファ領域と、
    前記第１バッファ領域と前記半導体基板の前記下面との間に設けられた第１導電型のカソード領域と
    を有し、
    前記トランジスタ部は、
    前記半導体基板の下面側に設けられ、前記半導体基板の深さ方向において、１つ以上のドーピング濃度ピークと、１つ以上の水素濃度ピークとを有する第１導電型の第２バッファ領域と、
    前記第２バッファ領域と前記半導体基板の前記下面との間に設けられた第２導電型のコレクタ領域と
    を有する請求項１または４から６のいずれか一項に記載の半導体装置。
  18. 前記第２バッファ領域におけるそれぞれの前記ドーピング濃度ピークのドーピング濃度は、前記第１バッファ領域において同一の深さ位置に設けられた前記ドーピング濃度ピークのドーピング濃度と同一である
    請求項１７に記載の半導体装置。
  19. トランジスタ部およびダイオード部を備える半導体装置の製造方法であって、
    前記トランジスタ部のエミッタ領域および前記ダイオード部のアノード領域を、バルク・ドナーを含む半導体基板の上面に形成する活性領域形成工程と、
    前記半導体基板の下面から、前記トランジスタ部および前記ダイオード部に第１導電型の第１ドーパントをイオン注入し、且つ、前記半導体基板の下面から、前記トランジスタ部に第１導電型の第２ドーパントをイオン注入するイオン注入工程を備え、
    前記第１ドーパントを注入する深さ位置と、前記第２ドーパントを注入する深さ位置とが同一である
    半導体装置の製造方法。
  20. トランジスタ部およびダイオード部を備える半導体装置の製造方法であって、
    前記トランジスタ部のエミッタ領域および前記ダイオード部のアノード領域を、バルク・ドナーを含む半導体基板の上面に形成する活性領域形成工程と、
    前記半導体基板の下面から、前記トランジスタ部および前記ダイオード部に第１導電型の第１ドーパントをイオン注入し、且つ、前記半導体基板の下面から、前記トランジスタ部に第１導電型の第２ドーパントをイオン注入し、前記ダイオード部にはイオン注入しないイオン注入工程を備える
    半導体装置の製造方法。
  21. 前記第１ドーパントは水素である
    請求項１９または２０に記載の半導体装置の製造方法。
  22. 前記第２ドーパントは水素、リン、砒素のいずれかである
    請求項１９から２１のいずれか一項に記載の半導体装置の製造方法。
JP2021552349A 2019-10-17 2020-10-07 半導体装置および半導体装置の製造方法 Active JP7272454B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2019190022 2019-10-17
JP2019190022 2019-10-17
PCT/JP2020/038015 WO2021075330A1 (ja) 2019-10-17 2020-10-07 半導体装置および半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPWO2021075330A1 JPWO2021075330A1 (ja) 2021-04-22
JP7272454B2 true JP7272454B2 (ja) 2023-05-12

Family

ID=75538444

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021552349A Active JP7272454B2 (ja) 2019-10-17 2020-10-07 半導体装置および半導体装置の製造方法

Country Status (5)

Country Link
US (2) US11894426B2 (ja)
JP (1) JP7272454B2 (ja)
CN (1) CN113767477A (ja)
DE (1) DE112020001040T5 (ja)
WO (1) WO2021075330A1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11527618B2 (en) * 2020-07-18 2022-12-13 Semiconductor Components Industries, Llc Up-diffusion suppression in a power MOSFET
CN116918073A (zh) * 2021-09-15 2023-10-20 富士电机株式会社 半导体装置和半导体装置的制造方法
JPWO2023145805A1 (ja) * 2022-01-28 2023-08-03

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013089256A1 (ja) 2011-12-15 2013-06-20 富士電機株式会社 半導体装置および半導体装置の製造方法
WO2016204126A1 (ja) 2015-06-17 2016-12-22 富士電機株式会社 半導体装置
WO2018135448A1 (ja) 2017-01-17 2018-07-26 富士電機株式会社 半導体装置
JP2019067890A (ja) 2017-09-29 2019-04-25 三菱電機株式会社 半導体装置及びその製造方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4539011B2 (ja) 2002-02-20 2010-09-08 富士電機システムズ株式会社 半導体装置
DE102004047749B4 (de) 2004-09-30 2008-12-04 Infineon Technologies Austria Ag Halbleiterbauteil Diode und IGBT sowie dafür geeignetes Herstellungsverfahren
US7298008B2 (en) * 2006-01-20 2007-11-20 International Business Machines Corporation Electrostatic discharge protection device and method of fabricating same
US7538412B2 (en) 2006-06-30 2009-05-26 Infineon Technologies Austria Ag Semiconductor device with a field stop zone
US7989888B2 (en) 2006-08-31 2011-08-02 Infineon Technologies Autria AG Semiconductor device with a field stop zone and process of producing the same
JP5396689B2 (ja) 2006-09-07 2014-01-22 富士電機株式会社 半導体装置およびその製造方法
CN105552115B (zh) 2009-11-02 2019-10-29 富士电机株式会社 半导体器件以及用于制造半导体器件的方法
JP6067585B2 (ja) 2011-12-28 2017-01-25 富士電機株式会社 半導体装置および半導体装置の製造方法
US8587025B1 (en) 2012-07-03 2013-11-19 Infineon Technologies Ag Method for forming laterally varying doping concentrations and a semiconductor device
US10211325B2 (en) 2014-01-28 2019-02-19 Infineon Technologies Ag Semiconductor device including undulated profile of net doping in a drift zone
US9754787B2 (en) 2014-06-24 2017-09-05 Infineon Technologies Ag Method for treating a semiconductor wafer
US10176994B2 (en) 2015-03-13 2019-01-08 Mitsubishi Electric Corporation Semiconductor device and method of manufacturing the same
JP6508099B2 (ja) 2016-03-18 2019-05-08 三菱電機株式会社 半導体素子
JP2017188569A (ja) 2016-04-06 2017-10-12 三菱電機株式会社 半導体装置およびその製造方法
DE102016120771B3 (de) 2016-10-31 2018-03-08 Infineon Technologies Ag Verfahren zum Herstellen von Halbleitervorrichtungen und Halbleitervorrichtung, die wasserstoff-korrelierte Donatoren enthält
JP6784148B2 (ja) 2016-11-10 2020-11-11 三菱電機株式会社 半導体装置、絶縁ゲート型バイポーラトランジスタ、絶縁ゲート型バイポーラトランジスタの製造方法
GB201701052D0 (en) * 2017-01-20 2017-03-08 Oromi Jordi Fernandez An elecronic fluency device

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013089256A1 (ja) 2011-12-15 2013-06-20 富士電機株式会社 半導体装置および半導体装置の製造方法
WO2016204126A1 (ja) 2015-06-17 2016-12-22 富士電機株式会社 半導体装置
WO2018135448A1 (ja) 2017-01-17 2018-07-26 富士電機株式会社 半導体装置
JP2019067890A (ja) 2017-09-29 2019-04-25 三菱電機株式会社 半導体装置及びその製造方法

Also Published As

Publication number Publication date
JPWO2021075330A1 (ja) 2021-04-22
WO2021075330A1 (ja) 2021-04-22
US20240162294A1 (en) 2024-05-16
CN113767477A (zh) 2021-12-07
US11894426B2 (en) 2024-02-06
US20220013635A1 (en) 2022-01-13
DE112020001040T5 (de) 2021-12-23

Similar Documents

Publication Publication Date Title
JP7272454B2 (ja) 半導体装置および半導体装置の製造方法
JP7268743B2 (ja) 半導体装置
US20230039920A1 (en) Semiconductor device
US20240186383A1 (en) Semiconductor device and manufacturing method of semiconductor device
JP7211516B2 (ja) 半導体装置
WO2022239285A1 (ja) 半導体装置
WO2022196768A1 (ja) 半導体装置
WO2022158053A1 (ja) 半導体装置
JP2023119676A (ja) 半導体装置
WO2023199932A1 (ja) 半導体装置および製造方法
US20240154003A1 (en) Semiconductor device
US20240055483A1 (en) Semiconductor device
WO2023063411A1 (ja) 半導体装置
WO2023063412A1 (ja) 半導体装置および半導体装置の製造方法
WO2023140254A1 (ja) 半導体装置
WO2023224059A1 (ja) 半導体装置
WO2023145805A1 (ja) 半導体装置および製造方法
WO2022244802A1 (ja) 半導体装置および製造方法
US20240120412A1 (en) Semiconductor device
US20240194777A1 (en) Semiconductor device
JP2024035557A (ja) 半導体装置
JP2023170200A (ja) 半導体装置
JP2022161357A (ja) 半導体装置および製造方法
JP2024014333A (ja) 半導体装置および半導体装置の製造方法
JP2023120081A (ja) 半導体装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210928

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210928

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20221004

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20221201

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230328

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230410

R150 Certificate of patent or registration of utility model

Ref document number: 7272454

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150