JP2023120081A - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP2023120081A JP2023120081A JP2022023285A JP2022023285A JP2023120081A JP 2023120081 A JP2023120081 A JP 2023120081A JP 2022023285 A JP2022023285 A JP 2022023285A JP 2022023285 A JP2022023285 A JP 2022023285A JP 2023120081 A JP2023120081 A JP 2023120081A
- Authority
- JP
- Japan
- Prior art keywords
- dummy
- region
- mesa portion
- contact
- active
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 222
- 239000000758 substrate Substances 0.000 claims description 131
- 230000008859 change Effects 0.000 claims description 71
- 238000009825 accumulation Methods 0.000 claims description 23
- 239000000463 material Substances 0.000 claims description 17
- 239000011229 interlayer Substances 0.000 claims description 15
- 239000000370 acceptor Substances 0.000 description 37
- 238000010586 diagram Methods 0.000 description 36
- 238000000034 method Methods 0.000 description 21
- 230000002093 peripheral effect Effects 0.000 description 11
- 239000000126 substance Substances 0.000 description 11
- 239000012535 impurity Substances 0.000 description 9
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 8
- 229910052698 phosphorus Inorganic materials 0.000 description 8
- 239000011574 phosphorus Substances 0.000 description 8
- 239000002019 doping agent Substances 0.000 description 7
- 239000010410 layer Substances 0.000 description 7
- 238000006073 displacement reaction Methods 0.000 description 6
- 230000006870 function Effects 0.000 description 6
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 6
- 229920005591 polysilicon Polymers 0.000 description 6
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 5
- 229910052796 boron Inorganic materials 0.000 description 5
- 230000012447 hatching Effects 0.000 description 5
- 229910052739 hydrogen Inorganic materials 0.000 description 5
- 239000001257 hydrogen Substances 0.000 description 5
- 230000005855 radiation Effects 0.000 description 5
- 229910052782 aluminium Inorganic materials 0.000 description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 4
- 230000000052 comparative effect Effects 0.000 description 4
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 3
- 230000007423 decrease Effects 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 229910052760 oxygen Inorganic materials 0.000 description 3
- 239000001301 oxygen Substances 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 239000002344 surface layer Substances 0.000 description 3
- 229910052785 arsenic Inorganic materials 0.000 description 2
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 2
- 125000004429 atom Chemical group 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000001514 detection method Methods 0.000 description 2
- 230000001747 exhibiting effect Effects 0.000 description 2
- 150000002431 hydrogen Chemical class 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 238000012423 maintenance Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 239000007769 metal material Substances 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000001590 oxidative effect Effects 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 238000001004 secondary ion mass spectrometry Methods 0.000 description 2
- 230000007480 spreading Effects 0.000 description 2
- 238000003892 spreading Methods 0.000 description 2
- BUGBHKTXTAQXES-UHFFFAOYSA-N Selenium Chemical compound [Se] BUGBHKTXTAQXES-UHFFFAOYSA-N 0.000 description 1
- NINIDFKCEFEMDL-UHFFFAOYSA-N Sulfur Chemical compound [S] NINIDFKCEFEMDL-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 1
- KPSZQYZCNSCYGG-UHFFFAOYSA-N [B].[B] Chemical compound [B].[B] KPSZQYZCNSCYGG-UHFFFAOYSA-N 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 229910052787 antimony Inorganic materials 0.000 description 1
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 230000005484 gravity Effects 0.000 description 1
- 229910021476 group 6 element Inorganic materials 0.000 description 1
- BHEPBYXIRTUNPN-UHFFFAOYSA-N hydridophosphorus(.) (triplet) Chemical compound [PH] BHEPBYXIRTUNPN-UHFFFAOYSA-N 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000000691 measurement method Methods 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 238000005121 nitriding Methods 0.000 description 1
- 230000001737 promoting effect Effects 0.000 description 1
- 229910052711 selenium Inorganic materials 0.000 description 1
- 239000011669 selenium Substances 0.000 description 1
- 239000005368 silicate glass Substances 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 229910052717 sulfur Inorganic materials 0.000 description 1
- 239000011593 sulfur Substances 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
- H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
- H01L27/0641—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region without components of the field effect type
- H01L27/0647—Bipolar transistors in combination with diodes, or capacitors, or resistors, e.g. vertical bipolar transistor and bipolar lateral transistor and resistor
- H01L27/0652—Vertical bipolar transistor in combination with diodes, or capacitors, or resistors
- H01L27/0664—Vertical bipolar transistor in combination with diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
- H01L29/7395—Vertical transistors, e.g. vertical IGBT
- H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
- H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
- H01L29/0692—Surface layout
- H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/402—Field plates
- H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42356—Disposition, e.g. buried gate electrode
- H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
- H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
- H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/8613—Mesa PN junction diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
- H01L27/07—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common
- H01L27/0705—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type
- H01L27/0727—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type in combination with diodes, or capacitors or resistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/435—Resistive materials for field effect devices, e.g. resistive gate for MOSFET or MESFET
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
【課題】半導体装置のターンオン損失を低減する。【解決手段】ゲートトレンチ部に接する2つのメサ部のうち一方のメサ部は、ドリフト領域よりもドーピング濃度の高い第1導電型のエミッタ領域が、ゲートトレンチ部に接して配置されたアクティブメサ部であり、ゲートトレンチ部に接する2つのメサ部のうちの他方のメサ部は、エミッタ領域を有さないダミーメサ部であり、ダミーメサ部とエミッタ電極との抵抗であるダミーコンタクト抵抗は、アクティブメサ部とエミッタ電極との抵抗であるアクティブコンタクト抵抗の1000倍以上である半導体装置を提供する。【選択図】図2
Description
本発明は、半導体装置に関する。
従来、IGBT等の半導体装置が知られている。(例えば、特許文献1参照)。
特許文献1 WO2017/033315号
特許文献1 WO2017/033315号
半導体装置においては、スイッチング損失を低減することが好ましい。
上記課題を解決するために、本発明の第1の態様においては、半導体装置を提供する。半導体装置は、上面および下面を有し、第1導電型のドリフト領域が設けられた半導体基板を備えてよい。半導体装置は、前記半導体基板の前記上面の上方に設けられたエミッタ電極を備えてよい。半導体装置は、前記半導体基板の前記上面に設けられ、配列方向において互いに間隔を有して配置された複数のトレンチ部を備えてよい。半導体装置は、前記半導体基板の内部において、それぞれのトレンチ部に挟まれた複数のメサ部を備えてよい。複数のトレンチ部は、ゲート電圧が印加されるゲートトレンチ部を含んでよい。前記ゲートトレンチ部に接する2つの前記メサ部のうち一方の前記メサ部は、前記ドリフト領域よりもドーピング濃度の高い第1導電型のエミッタ領域が、前記ゲートトレンチ部に接して配置されたアクティブメサ部であってよい。前記ゲートトレンチ部に接する2つの前記メサ部のうちの他方の前記メサ部は、前記エミッタ領域を有さないダミーメサ部であってよい。前記ダミーメサ部と前記エミッタ電極との抵抗であるダミーコンタクト抵抗は、前記アクティブメサ部と前記エミッタ電極との抵抗であるアクティブコンタクト抵抗の1000倍以上であってよい。
前記ダミーコンタクト抵抗は、前記アクティブコンタクト抵抗の5000倍以上であってよい。
前記ダミーコンタクト抵抗は、前記アクティブコンタクト抵抗の30000倍以上であってよい。
前記ダミーコンタクト抵抗は、前記アクティブコンタクト抵抗の50000倍以上であってよい。
前記ダミーコンタクト抵抗は、前記アクティブコンタクト抵抗の100000倍以下であってよい。
半導体装置は、前記ダミーメサ部と前記エミッタ電極との間に設けられ、前記エミッタ電極よりも体積抵抗率の高い材料で形成された抵抗膜を備えてよい。
前記ダミーメサ部は、前記半導体基板の前記上面に露出する第2導電型の領域を有してよい。前記アクティブメサ部は、前記ダミーメサ部の前記第2導電型の領域よりもドーピング濃度の高い、第2導電型のコンタクト領域を有してよい。
前記アクティブメサ部は、前記ドリフト領域と前記エミッタ領域との間に設けられた第2導電型のベース領域を有してよい。前記ダミーメサ部の前記第2導電型の領域のドーピング濃度は、前記ベース領域以下であってよい。
半導体装置は、前記半導体基板の前記上面と前記エミッタ電極との間に設けられた層間絶縁膜を備えてよい。前記層間絶縁膜には、前記エミッタ電極と前記アクティブメサ部とを接続する第1コンタクトホールと、前記エミッタ電極と前記ダミーメサ部とを接続する第2コンタクトホールとが設けられてよい。上面視において、1つの前記ダミーメサ部に対する前記第2コンタクトホールの総面積が、1つの前記アクティブメサ部に対する前記第1コンタクトホールの総面積よりも小さくてよい。
前記アクティブメサ部は、前記半導体基板の前記上面から前記半導体基板の内部に設けられ、前記エミッタ電極と接続するトレンチコンタクトを有してよい。前記ダミーメサ部には前記トレンチコンタクトが設けられていなくてよい。
前記アクティブメサ部は、前記ドリフト領域と前記エミッタ領域との間に設けられた第2導電型のベース領域を有してよい。前記ダミーメサ部は、前記ドリフト領域と前記半導体基板の前記上面との間に前記ベース領域を有してよい。前記アクティブメサ部および前記ダミーメサ部は、前記ベース領域と前記ドリフト領域との間に、前記ドリフト領域よりもドーピング濃度の高い第1導電型の蓄積領域を有してよい。前記ダミーメサ部の前記蓄積領域のドーピング濃度を深さ方向に積分した積分濃度は、前記アクティブメサ部の前記蓄積領域のドーピング濃度を深さ方向に積分した積分濃度よりも大きくてよい。
前記ゲートトレンチ部は、ゲート導電部と、前記ゲート導電部と前記半導体基板との間に設けられたゲート絶縁膜とを含んでよい。前記ダミーメサ部に接する前記ゲート絶縁膜は、前記アクティブメサ部に接する前記ゲート絶縁膜よりも薄くてよい。
前記複数のトレンチ部は、前記配列方向において前記ダミーメサ部を挟んで前記ゲートトレンチ部と隣り合って配置され、前記ゲート電圧とは異なる電圧が印加されるダミートレンチ部を含んでよい。前記ダミートレンチ部に接する前記メサ部のうち、前記ゲートトレンチ部側の前記メサ部は前記エミッタ領域を有さない第1のダミーメサ部であり、前記ゲートトレンチ部とは逆側の前記メサ部は前記エミッタ領域を有さない第2のダミーメサ部であってよい。前記第1のダミーメサ部の前記ダミーコンタクト抵抗は、前記第2のダミーメサ部の前記ダミーコンタクト抵抗よりも低くてよい。
前記複数のメサ部は、前記エミッタ領域を有さない第3のダミーメサ部と、前記配列方向において前記第3のダミーメサ部よりも前記半導体基板の端部に近くに配置され、前記エミッタ領域を有さない第4のダミーメサ部とを有してよい。前記第4のダミーメサ部の前記ダミーコンタクト抵抗は、前記第3のダミーメサ部の前記ダミーコンタクト抵抗よりも低くてよい。
半導体装置は、前記エミッタ電極の上面における接続領域に接続する配線を備えてよい。前記複数のメサ部は、上面視において前記接続領域と重なり、前記エミッタ領域を有さない第5のダミーメサ部と、上面視において前記接続領域と重ならず、前記エミッタ領域を有さない第6のダミーメサ部とを含んでよい。前記第5のダミーメサ部の前記ダミーコンタクト抵抗は、前記第6のダミーメサ部の前記ダミーコンタクト抵抗よりも低くてよい。
前記半導体装置をターンオンさせたときの、前記半導体装置に流れるコレクタ電流と、コレクタ-エミッタ間の電圧変化速度との関係を示す電流-電圧変化速度特性は、前記電圧変化速度が極大値を示すピーク部と、前記ピーク部から前記コレクタ電流を増加させる方向において、前記電圧変化速度が維持または増加する維持増加領域とを有してよい。
前記電流-電圧変化速度特性は、前記コレクタ電流が前記半導体装置の定格電流の5%の場合の前記電圧変化速度より、前記コレクタ電流が前記定格電流の場合の前記電圧変化速度のほうが大きくてよい。
前記電流-電圧変化速度特性は、前記コレクタ電流が前記半導体装置の定格電流の5%から100%までの領域において、前記電圧変化速度が極小値を示す谷部を有してよい。
本発明の第2の態様においては、半導体装置を提供する。半導体装置は、上面および下面を有し、第1導電型のドリフト領域が設けられた半導体基板を備えてよい。半導体装置は、前記半導体基板の前記上面の上方に設けられたエミッタ電極を備えてよい。半導体装置は、前記半導体基板の前記上面に設けられ、配列方向において互いに間隔を有して配置された複数のトレンチ部を備えてよい。半導体装置は、前記半導体基板の内部において、それぞれのトレンチ部に挟まれた複数のメサ部を備えてよい。前記複数のトレンチ部は、ゲート電圧が印加されるゲートトレンチ部を含んでよい。前記ゲートトレンチ部に接する2つの前記メサ部のうち一方の前記メサ部は、前記ドリフト領域よりもドーピング濃度の高い第1導電型のエミッタ領域が、前記ゲートトレンチ部に接して配置されたアクティブメサ部であってよい。前記ゲートトレンチ部に接する2つの前記メサ部のうちの他方の前記メサ部は、前記エミッタ領域を有さないダミーメサ部であってよい。半導体装置をターンオンさせたときの、前記半導体装置に流れるコレクタ電流と、コレクタ-エミッタ間の電圧変化速度との関係を示す電流-電圧変化速度特性は、前記電圧変化速度が極大値を示すピーク部と、前記ピーク部から前記コレクタ電流を増加させる方向において、前記電圧変化速度が維持または増加する維持増加領域とを有してよい。
前記電流-電圧変化速度特性は、前記コレクタ電流が前記半導体装置の定格電流の10%の場合の前記電圧変化速度より、前記コレクタ電流が前記定格電流の場合の前記電圧変化速度のほうが大きくてよい。
前記電流-電圧変化速度特性は、前記コレクタ電流が前記半導体装置の定格電流の10%から100%までの領域において、前記電圧変化速度が極小値を示す谷部を有してよい。
なお、上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではない。これらの特徴群のサブコンビネーションもまた、発明となりうる。
以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は特許請求の範囲にかかる発明を限定するものではない。実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。
本明細書においては半導体基板の深さ方向と平行な方向における一方の側を「上」、他方の側を「下」と称する。基板、層またはその他の部材の2つの主面のうち、一方の面を上面、他方の面を下面と称する。「上」、「下」の方向は、重力方向または半導体装置の実装時における方向に限定されない。
本明細書では、X軸、Y軸およびZ軸の直交座標軸を用いて技術的事項を説明する場合がある。直交座標軸は、構成要素の相対位置を特定するに過ぎず、特定の方向を限定するものではない。例えば、Z軸は地面に対する高さ方向を限定して示すものではない。なお、+Z軸方向と-Z軸方向とは互いに逆向きの方向である。正負を記載せず、Z軸方向と記載した場合、+Z軸および-Z軸に平行な方向を意味する。
本明細書では、半導体基板の上面および下面に平行な直交軸をX軸およびY軸とする。半導体基板の上面および下面と垂直な軸をZ軸とする。本明細書では、Z軸の方向を深さ方向と称する場合がある。本明細書では、X軸およびY軸を含めて、半導体基板の上面および下面に平行な方向を、水平方向と称する場合がある。本明細書において半導体基板の上面側と称した場合、半導体基板の深さ方向における中央から上面までの領域を指す。半導体基板の下面側と称した場合、半導体基板の深さ方向における中央から下面までの領域を指す。
本明細書において「同一」または「等しい」のように称した場合、製造ばらつき等に起因する誤差を有する場合も含んでよい。当該誤差は、例えば10%以内である。
本明細書においては、不純物がドーピングされたドーピング領域の導電型をP型またはN型として説明している。N型およびP型は、第1導電型および第2導電型の一例である。N型が第1導電型、P型が第2導電型であってよく、P型が第1導電型、N型が第2導電型であってもよい。本明細書においては、不純物とは、特にN型のドナーまたはP型のアクセプタのいずれかを意味する場合があり、ドーパントと記載する場合がある。本明細書においては、ドーピングとは、半導体基板にドナーまたはアクセプタを導入し、N型の導電型を示す半導体またはP型の導電型を示す半導体とすることを意味する。
本明細書においては、ドーピング濃度とは、熱平衡状態におけるドナーの濃度またはアクセプタの濃度を意味する。本明細書においては、ネット・ドーピング濃度とは、ドナー濃度を正イオンの濃度とし、アクセプタ濃度を負イオンの濃度として、電荷の極性を含めて足し合わせた正味の濃度を意味する。一例として、ドナー濃度をND、アクセプタ濃度をNAとすると、任意の位置における正味のネット・ドーピング濃度は|ND-NA|となる。
ドナーは、半導体に電子を供給する機能を有している。アクセプタは、半導体から電子を受け取る機能を有している。ドナーおよびアクセプタは、不純物自体には限定されない。例えば、半導体中に存在する空孔(V)、酸素(O)および水素(H)が結合したVOH欠陥は、電子を供給するドナーとして機能する。
本明細書においてP+型またはN+型と記載した場合、P型またはN型よりもドーピング濃度が高いことを意味し、P-型またはN-型と記載した場合、P型またはN型よりもドーピング濃度が低いことを意味する。また、本明細書においてP++型またはN++型と記載した場合には、P+型またはN+型よりもドーピング濃度が高いことを意味する。
本明細書において化学濃度とは、電気的な活性化の状態によらずに測定される不純物の原子密度を指す。化学濃度(原子密度)は、例えば二次イオン質量分析法(SIMS)により計測できる。上述したネット・ドーピング濃度は、電圧-容量測定法(CV法)により測定できる。拡がり抵抗測定法(SR法)により計測されるキャリア密度を、ネット・ドーピング濃度としてよい。CV法またはSR法により計測されるキャリア密度は、熱平衡状態における値としてよい。N型の領域においては、ドナー濃度がアクセプタ濃度よりも十分大きいので、当該領域におけるキャリア密度を、ドナー濃度としてもよい。同様に、P型の領域においては、当該領域におけるキャリア密度を、アクセプタ濃度としてもよい。
ドナー、アクセプタまたはネット・ドーピングの濃度分布がピークを有する場合、当該ピーク値を当該領域におけるドナー、アクセプタまたはネット・ドーピングの濃度としてよい。ドナー、アクセプタまたはネット・ドーピングの濃度がほぼ均一な場合等においては、当該領域におけるドナー、アクセプタまたはネット・ドーピングの濃度の平均値をドナー、アクセプタまたはネット・ドーピングの濃度としてよい。
SR法により計測されるキャリア密度が、ドナーまたはアクセプタの濃度より低くてもよい。拡がり抵抗を測定する際に電流が流れる範囲において、半導体基板のキャリア移動度が結晶状態の値よりも低い場合がある。キャリア移動度の低下は、格子欠陥等による結晶構造の乱れ(ディスオーダー)により、キャリアが散乱されることで生じる。
CV法またはSR法により計測されるキャリア密度から算出したドナーまたはアクセプタの濃度は、ドナーまたはアクセプタを示す元素の化学濃度よりも低くてよい。一例として、シリコンの半導体においてドナーとなるリンまたはヒ素のドナー濃度、あるいはアクセプタとなるボロン(ホウ素)のアクセプタ濃度は、これらの化学濃度の99%程度である。一方、シリコンの半導体においてドナーとなる水素のドナー濃度は、水素の化学濃度の0.1%から10%程度である。
本明細書においては、トランジスタ部としてIGBT(Insulated Gate Bipolar Transistor)の構成を説明するが、トランジスタ部はMOSFETであってもよい。トランジスタ部がMOSFETの場合、本明細書における「エミッタ」はMOSFETのソースを指し、「コレクタ」はMOSFETのドレインを指す。トランジスタ部がMOSFETの場合、P型のコレクタ領域に代えてN型のドレイン領域が設けられてよい。
図1は、半導体装置100の上面図の一例である。図1においては、各部材を半導体基板10の上面に投影した位置を示している。図1においては、半導体装置100の一部の部材だけを示しており、一部の部材は省略している。
半導体装置100は半導体基板10を備える。半導体基板10は、半導体材料で形成された基板である。一例として半導体基板10はシリコン基板である。本例の半導体基板10は、N型のバルク・ドナーが全体に分布している。バルク・ドナーは、半導体基板10の元となるインゴットの製造時に、インゴット内に略一様に含まれたドーパントによるドナーである。本例のバルク・ドナーは、水素以外の元素である。バルク・ドナーのドーパントは、例えばV族、VI族の元素であり、例えばリン、アンチモン、ヒ素、セレンまたは硫黄であるが、これに限定されない。本例のバルク・ドナーは、リンである。バルク・ドナーは、P型の領域にも含まれている。半導体基板10は、半導体のインゴットから切り出したウエハであってよく、ウエハを個片化したチップであってもよい。半導体のインゴットは、チョクラルスキー法(CZ法)、磁場印加型チョクラルスキー法(MCZ法)、フロートゾーン法(FZ法)のいずれかで製造されてよい。
MCZ法で製造された基板に含まれる酸素化学濃度は一例として1×1017~7×1017atoms/cm3である。FZ法で製造された基板に含まれる酸素化学濃度は一例として1×1015~5×1016atoms/cm3である。バルク・ドナー濃度は、半導体基板10の全体に分布しているバルク・ドナーの化学濃度を用いてよく、当該化学濃度の90%から100%の間の値であってもよい。リンなどのV族、VI族のドーパントがドープされた半導体基板では、バルク・ドナー濃度は、1×1011/cm3以上、3×1013/cm3以下であってよい。V族、VI族のドーパントがドープされた半導体基板のバルク・ドナー濃度は、好ましくは1×1012/cm3以上、1×1013/cm3以下である。半導体基板10は、リン等のバルク・ドーパントを実質的に含まないノンドープ基板を用いてもよい。その場合、ノンドーピング基板のバルク・ドナー濃度は例えば1×1010/cm3以上、5×1012/cm3以下である。ノンドーピング基板のバルク・ドナー濃度は、好ましくは1×1011/cm3以上である。ノンドーピング基板のバルク・ドナー濃度は、好ましくは5×1012/cm3以下である。
半導体基板10には、P型のバルク・アクセプタが全体に分布していてもよい。バルク・アクセプタは、半導体基板10の元となるインゴットの製造時に、インゴット内に略均一に含まれたドーパントによるアクセプタであってよく、ウエハまたはチップ状の半導体基板10の全体に注入されたアクセプタであってもよい。バルク・アクセプタは、ボロンであってよい。バルク・アクセプタ濃度は、バルク・ドナー濃度より低くてよい。つまり、インゴットまたは半導体基板10のバルクはN型である。一例として、バルク・アクセプタ濃度は5×1011(/cm3)~8×1014(/cm3)であり、バルク・ドナー濃度は5×1012(/cm3)~1×1015(/cm3)である。バルク・アクセプタ濃度は、バルク・ドナー濃度の1%以上であってよく、10%以上でよく、50%以上であってよい。バルク・アクセプタ濃度は、バルク・ドナー濃度の99%以下であってよく、95%以下でよく、90%以下であってよい。バルク・アクセプタ濃度およびバルク・ドナー濃度は、半導体基板10の全体に分布するボロンまたはリン等の不純物の化学濃度を用いてよい。バルク・アクセプタ濃度およびバルク・ドナー濃度は、半導体基板10の全体に分布するボロンまたはリン等の不純物の化学濃度の、半導体基板10の深さ方向における中央における値を用いてもよい。
半導体基板10は、上面および下面を有する。上面および下面は、半導体基板10の2つの主面である。半導体基板10は、上面視において端辺102を有する。本明細書で単に上面視と称した場合、半導体基板10の上面側から見ることを意味している。本例の半導体基板10は、上面視において互いに向かい合う2組の端辺102を有する。図1においては、X軸およびY軸は、いずれかの端辺102と平行である。またZ軸は、半導体基板10の上面と垂直である。
半導体基板10には活性部160が設けられている。活性部160は、半導体装置100が動作した場合に半導体基板10の上面と下面との間で、深さ方向に主電流が流れる領域である。活性部160の上方には、エミッタ電極が設けられているが図1では省略している。
活性部160には、IGBT等のトランジスタ素子を含むトランジスタ部70が設けられている。活性部160には、還流ダイオード(FWD)等のダイオード素子を含むダイオード部80が設けられていてよく、設けられていなくともよい。図1の例では、トランジスタ部70およびダイオード部80が、半導体基板10の上面における所定の配列方向(本例ではX軸方向)に沿って、交互に配置されている。
図1においては、トランジスタ部70が配置される領域には記号「I」を付し、ダイオード部80が配置される領域には記号「F」を付している。本明細書では、上面視において配列方向と垂直な方向を延伸方向(図1ではY軸方向)と称する場合がある。トランジスタ部70およびダイオード部80は、それぞれ延伸方向に長手を有してよい。つまり、トランジスタ部70のY軸方向における長さは、X軸方向における幅よりも大きい。同様に、ダイオード部80のY軸方向における長さは、X軸方向における幅よりも大きい。トランジスタ部70およびダイオード部80の延伸方向と、後述する各トレンチ部の長手方向とは同一であってよい。
ダイオード部80は、半導体基板10の下面と接する領域に、N+型のカソード領域を有する。本明細書では、カソード領域が設けられた領域を、ダイオード部80と称する。つまりダイオード部80は、上面視においてカソード領域と重なる領域である。半導体基板10の下面には、カソード領域以外の領域には、P+型のコレクタ領域が設けられてよい。本明細書では、ダイオード部80を、後述するゲート配線までY軸方向に延長した延長領域81も、ダイオード部80に含める場合がある。延長領域81の下面には、コレクタ領域が設けられている。
トランジスタ部70は、半導体基板10の下面と接する領域に、P+型のコレクタ領域を有する。トランジスタ部70は、半導体基板10の上面側に、N+型のエミッタ領域、P-型のベース領域、ゲート導電部およびゲート絶縁膜を有するゲート構造が周期的に配置されている。
半導体装置100は、半導体基板10の上方に1つ以上のパッドを有してよい。本例の半導体装置100は、ゲートパッド112を有している。半導体装置100は、温度検出用のダイオードに接続されるアノードパッドおよびカソードパッドを有してよく、電流検出用のパッドを有してもよい。各パッドは、端辺102の近傍に配置されている。端辺102の近傍とは、上面視における端辺102と、エミッタ電極との間の領域を指す。半導体装置100の実装時において、各パッドは、ワイヤ等の配線を介して外部の回路に接続されてよい。
ゲートパッド112には、ゲート電位が印加される。ゲートパッド112は、活性部160のゲートトレンチ部の導電部に電気的に接続される。半導体装置100は、ゲートパッド112とゲートトレンチ部とを接続するゲート配線を備える。図1においては、ゲート配線に斜線のハッチングを付している。
本例のゲート配線は、外周ゲート配線130と、活性側ゲート配線131とを有している。外周ゲート配線130は、上面視において活性部160と半導体基板10の端辺102との間に配置されている。本例の外周ゲート配線130は、上面視において活性部160を囲んでいる。上面視において外周ゲート配線130に囲まれた領域を活性部160としてもよい。外周ゲート配線130は、ゲートパッド112と接続されている。外周ゲート配線130は、半導体基板10の上方に配置されている。ゲート配線は、アルミニウム等を含む金属配線であってよく、ポリシリコンで形成された配線であってよく、これらの配線が積層された積層配線であってもよい。
活性側ゲート配線131は、活性部160に設けられている。活性部160に活性側ゲート配線131を設けることで、半導体基板10の各領域について、ゲートパッド112からの配線長のばらつきを低減できる。
活性側ゲート配線131は、活性部160のゲートトレンチ部と接続される。活性側ゲート配線131は、半導体基板10の上方に配置されている。活性側ゲート配線131は、不純物がドープされたポリシリコン等の半導体で形成された配線であってよい。
活性側ゲート配線131は、外周ゲート配線130と接続されてよい。本例の活性側ゲート配線131は、Y軸方向の略中央で一方の外周ゲート配線130から他方の外周ゲート配線130まで、活性部160を横切るように、X軸方向に延伸して設けられている。活性側ゲート配線131により活性部160が分割されている場合、それぞれの分割領域において、トランジスタ部70およびダイオード部80がX軸方向に交互に配置されてよい。
半導体装置100は、ポリシリコン等で形成されたPN接合ダイオードである不図示の温度センス部や、活性部160に設けられたトランジスタ部の動作を模擬する不図示の電流検出部を備えてもよい。
本例の半導体装置100は、活性部160と端辺102との間に、エッジ終端構造部90を備える。エッジ終端構造部90は、半導体基板10において、活性部160よりも外側に設けられている。半導体基板10における外側とは、より端辺102に近い側を指す。本例のエッジ終端構造部90は、外周ゲート配線130と端辺102との間に配置されている。エッジ終端構造部90は、半導体基板10の上面側の電界集中を緩和する。エッジ終端構造部90は、複数のガードリング92を有する。ガードリング92は、半導体基板10の上面と接するP型の領域である。ガードリング92は、上面視において活性部160を囲んでいてよい。複数のガードリング92は、外周ゲート配線130と端辺102との間において、所定の間隔で配置されている。外側に配置されたガードリング92は、一つ内側に配置されたガードリング92を囲んでいてよい。外側とは、端辺102に近い側を指し、内側とは、半導体基板10の上面視における中央に近い側を指す。複数のガードリング92を設けることで、活性部160の上面側における空乏層を外側に伸ばすことができ、半導体装置100の耐圧を向上できる。エッジ終端構造部90は、活性部160を囲んで環状に設けられたフィールドプレートおよびリサーフのうちの少なくとも一つを更に備えていてもよい。
図2は、図1におけるA-A断面の一例を示す図である。A-A断面は、トランジスタ部70の一部を通過するXZ面である。図2に示す各構成要素は、Y軸方向に延伸して設けられている。本例の半導体装置100は、当該断面において、半導体基板10、層間絶縁膜38、エミッタ電極52およびコレクタ電極24を有する。層間絶縁膜38は、半導体基板10の上面21に設けられている。層間絶縁膜38は、ホウ素またはリン等の不純物が添加されたシリケートガラス等の絶縁膜、熱酸化膜、窒化膜、および、その他の絶縁膜の少なくとも一層を含む膜である。層間絶縁膜38には、エミッタ電極52と半導体基板10とを接続するコンタクトホール54が設けられている。
エミッタ電極52は、層間絶縁膜38の上方に設けられる。エミッタ電極52は、層間絶縁膜38のコンタクトホール54を通って、半導体基板10の上面21と接触している。エミッタ電極52は、後述するエミッタ領域12、コンタクト領域15およびベース領域14と接触してよい。コレクタ電極24は、半導体基板10の下面23に設けられる。エミッタ電極52およびコレクタ電極24は、アルミニウム等の金属材料で形成されている。本明細書において、エミッタ電極52とコレクタ電極24とを結ぶ方向(Z軸方向)を深さ方向と称する。
半導体基板10は、N-型のドリフト領域18を有する。ドリフト領域18のドーピング濃度は、バルク・ドナー濃度と一致してよく、バルク・ドナー濃度およびバルク・アクセプタ濃度の差分であるバルクのネット・ドーピング濃度と一致してもよい。他の例では、ドリフト領域18のドーピング濃度は、バルク・ドナー濃度またはバルクのネット・ドーピング濃度より高くてもよい。ドリフト領域18は、トランジスタ部70およびダイオード部80のそれぞれに設けられている。
トランジスタ部70およびダイオード部80のそれぞれにおいて、ドリフト領域18よりも下面23側にはN+型のバッファ領域20が設けられてよい。バッファ領域20のドーピング濃度は、ドリフト領域18のドーピング濃度よりも高い。バッファ領域20は、ドリフト領域18よりもドナー濃度の高い1つまたは複数のドナー濃度ピークを有する。バッファ領域20は、ベース領域14の下端から広がる空乏層が、P+型のコレクタ領域22およびN+型のカソード領域に到達することを防ぐフィールドストップ層として機能してよい。
トランジスタ部70において、バッファ領域20の下には、P+型のコレクタ領域22が設けられる。コレクタ領域22のアクセプタ濃度は、ベース領域14のアクセプタ濃度より高い。コレクタ領域22は、ベース領域14と同一のアクセプタを含んでよく、異なるアクセプタを含んでもよい。コレクタ領域22のアクセプタは、例えばボロンである。なおダイオード部80においては、バッファ領域20の下にはN+型のカソード領域が設けられる。カソード領域のドナー濃度は、ドリフト領域18のドナー濃度より高い。カソード領域のドナーは、例えば水素またはリンである。本例においてダイオード部80とトランジスタ部70のX軸方向における境界は、カソード領域とコレクタ領域22の境界である。
なお、各領域のドナーおよびアクセプタとなる元素は、上述した例に限定されない。コレクタ領域22およびカソード領域は、半導体基板10の下面23に露出しており、コレクタ電極24と接続している。コレクタ電極24は、半導体基板10の下面23全体と接触してよい。エミッタ電極52およびコレクタ電極24は、アルミニウム等の金属材料で形成される。
半導体基板10の上面側には、1つ以上のゲートトレンチ部40および1つ以上のダミートレンチ部30が設けられている。図2においてはゲートトレンチ部40に記号Gを付し、ダミートレンチ部30に記号Eを付している。ゲートトレンチ部40はゲート電圧が印加されてゲート電極として機能し、ダミートレンチ部30はゲート電圧とは異なる電圧が印加され、ゲート電極として機能しない。本例のダミートレンチ部30には、エミッタ電極52の電圧が印加される。本明細書では、ゲートトレンチ部40およびダミートレンチ部30をトレンチ部と称する場合がある。トレンチ部は、半導体基板10の上面21からドリフト領域18まで深さ方向に設けられている。トレンチ部は、半導体基板10の上面21において、延伸方向(Y軸方向)に延伸している。トレンチ部は、配列方向において互いに間隔を有して配置されている。
ゲートトレンチ部40は、半導体基板10の上面21に設けられた溝状のゲートトレンチ、ゲート絶縁膜42およびゲート導電部44を有する。ゲートトレンチ部40は、ゲート構造の一例である。ゲート絶縁膜42は、ゲートトレンチの内壁を覆って設けられる。ゲート絶縁膜42は、ゲートトレンチの内壁の半導体を酸化または窒化して形成してよい。ゲート導電部44は、ゲートトレンチの内部においてゲート絶縁膜42よりも内側に設けられる。つまりゲート絶縁膜42は、ゲート導電部44と半導体基板10とを絶縁する。ゲート導電部44は、ポリシリコン等の導電材料で形成される。
ゲート導電部44は、深さ方向において、ベース領域14よりも長く設けられてよい。当該断面におけるゲートトレンチ部40は、半導体基板10の上面21において層間絶縁膜38により覆われる。ゲート導電部44は、ゲート配線に電気的に接続されている。ゲート導電部44に所定のゲート電圧が印加されると、ベース領域14のうちゲートトレンチ部40に接する界面の表層に電子の反転層によるチャネルが形成される。
ダミートレンチ部30は、当該断面において、ゲートトレンチ部40と同一の構造を有してよい。ダミートレンチ部30は、半導体基板10の上面21に設けられたダミートレンチ、ダミー絶縁膜32およびダミー導電部34を有する。ダミー導電部34は、ゲートパッドとは異なる電極に接続されてよい。例えば、ゲートパッドとは異なる外部回路に接続する図示しないダミーパッドに、ダミー導電部34を接続し、ゲート導電部44とは異なる制御を行ってもよい。ダミー導電部34をエミッタ電極52に電気的に接続させてもよい。ダミー絶縁膜32は、ダミートレンチの内壁を覆って設けられる。ダミー導電部34は、ダミートレンチの内部に設けられ、且つ、ダミー絶縁膜32よりも内側に設けられる。ダミー絶縁膜32は、ダミー導電部34と半導体基板10とを絶縁する。ダミー導電部34は、ゲート導電部44と同一の材料で形成されてよい。例えばダミー導電部34は、ポリシリコン等の導電材料で形成される。ダミー導電部34は、深さ方向においてゲート導電部44と同一の長さを有してよい。
当該断面におけるゲートトレンチ部40およびダミートレンチ部30は、半導体基板10の上面21において層間絶縁膜38により覆われている。上述したように、ゲートトレンチ部40は、いずれかの箇所においてゲート配線と接続され、ダミートレンチ部30は、いずれかの箇所において、ゲート配線とは別の配線に接続されてよく、エミッタ電極52と接続されてよい。すなわちダミートレンチ部30は、ゲートトレンチ部40とは異なる電位を有するように制御されてよく、エミッタ電極52と同じ電位に制御されてもよい。
トランジスタ部70は、配列方向に複数配列されたトレンチ部を有する。本例のトランジスタ部70には、配列方向に沿って1以上のゲートトレンチ部40と、1以上のダミートレンチ部30とが交互に設けられている。図2の例では、2つのゲートトレンチ部40と、2つのダミートレンチ部30とが配列方向において交互に設けられているが、トレンチ部の配列はこれに限定されない。1つのゲートトレンチ部40と1つのダミートレンチ部30とが配列方向において交互に設けられてよく、2つのゲートトレンチ部40と、3つ以上のダミートレンチ部30とが配列方向において交互に設けられていてもよい。なお図1に示したダイオード部80には、複数のダミートレンチ部30が配列方向に沿って設けられていてよい。ダイオード部80には、ゲートトレンチ部40が設けられなくてよい。
配列方向において各トレンチ部の間には、メサ部が設けられている。メサ部は、半導体基板10の内部において、配列方向に隣り合う2つのトレンチ部に挟まれた領域を指す。一例としてメサ部の上端は半導体基板10の上面である。メサ部の下端の深さ位置は、トレンチ部の下端の深さ位置と同一である。本例のメサ部は、半導体基板10の上面において、トレンチに沿って延伸方向(Y軸方向)に延伸して設けられている。本例のトランジスタ部70には、1つ以上のアクティブメサ部60と、1つ以上のダミーメサ部61とが設けられている。ダイオード部80には1つ以上のダミーメサ部61が設けられてよい。本明細書において単にメサ部と称した場合、アクティブメサ部60およびダミーメサ部61のそれぞれを指している。
アクティブメサ部60は、トランジスタ部70がオン状態となった場合に、ゲートトレンチ部40との界面であるベース領域14の表層にチャネル領域が形成され、エミッタ領域12とドリフト領域18との間に電流が流れるメサ部である。アクティブメサ部60は、少なくとも1つのゲートトレンチ部40に接している。図2のアクティブメサ部60は、2つのゲートトレンチ部40に挟まれているが、他の例では、ゲートトレンチ部40およびダミートレンチ部30に挟まれていてもよい。アクティブメサ部60には、N+型のエミッタ領域12およびP-型のベース領域14が、半導体基板10の上面21側から順番に設けられている。ベース領域14の下方にはN-型のドリフト領域18が設けられている。
エミッタ領域12は半導体基板10の上面21に露出しており、且つ、ゲートトレンチ部40と接して設けられている。エミッタ領域12は、アクティブメサ部60の両側のトレンチ部と接していてよい。エミッタ領域12は、ドリフト領域18よりもドーピング濃度が高い。
ベース領域14は、エミッタ領域12の下方に設けられている。本例のベース領域14は、エミッタ領域12と接して設けられている。ベース領域14は、アクティブメサ部60の両側のトレンチ部と接していてよい。ゲートトレンチ部40に所定のゲート電圧が印加されると、ベース領域14のうちゲートトレンチ部40に接する界面の表層に電子の反転層によるチャネルが形成される。
ダミーメサ部61には、ゲートトレンチ部40と接するエミッタ領域12が設けられない。本例のダミーメサ部61には、ゲートトレンチ部40と離れた位置にもエミッタ領域12が設けられない。ダミーメサ部61においては、ゲートトレンチ部40に所定のオン電圧が印加された場合であっても、エミッタ領域12とドリフト領域18との間で電流が流れない。ダミーメサ部61には、半導体基板10の上面21に接して、P型の領域が設けられている。P型の領域は、ベース領域14であってよく、ベース領域14とはドーピング濃度の異なる領域であってもよい。図2の例では、ベース領域14よりもドーピング濃度の高いP+型のコンタクト領域15が、上面21に接して設けられている。ベース領域14の下方には、ドリフト領域18が設けられている。本例のダミーメサ部61は、ゲートトレンチ部40およびダミートレンチ部30に挟まれている。2つのダミートレンチ部30に挟まれたメサ部も、ダミーメサ部61であってよい。
アクティブメサ部60には、半導体基板10の上面21に露出したコンタクト領域15が設けられてもよい。例えばアクティブメサ部60において、コンタクト領域15およびエミッタ領域12がY軸方向に沿って交互に配置されてよい。
少なくとも一つのゲートトレンチ部40に接する2つのメサ部のうち、一方のメサ部はアクティブメサ部60であり、他方のメサ部はダミーメサ部61である。図2においては、複数のゲートトレンチ部40のそれぞれが、アクティブメサ部60とダミーメサ部61の両方に接している。トランジスタ部70に設けられたゲートトレンチ部40の全てが、アクティブメサ部60とダミーメサ部61の両方に接していてもよい。
1つのアクティブメサ部60と、エミッタ電極52との間のコンタクト抵抗をアクティブコンタクト抵抗R1とする。アクティブコンタクト抵抗R1は、エミッタ電極52と、アクティブメサ部60に設けられるp型領域とのコンタクト抵抗であってよい。本例のp型領域は、コンタクト領域15である。あるいは、アクティブコンタクト抵抗R1は、エミッタ電極52と、アクティブメサ部60に設けられるエミッタ領域12とのコンタクト抵抗であってもよい。本例のアクティブコンタクト抵抗R1は、エミッタ電極52と、アクティブメサ部60に設けられるコンタクト領域15とのコンタクト抵抗である。1つのダミーメサ部61とエミッタ電極52との間のコンタクト抵抗をダミーコンタクト抵抗R2とする。ダミーコンタクト抵抗R2は、エミッタ電極52と、ダミーメサ部61に設けられるp型領域とのコンタクト抵抗であってよい。本例のp型領域は、コンタクト領域15である。本例のダミーコンタクト抵抗R2は、アクティブコンタクト抵抗R1の1000倍以上である。
本例においては、それぞれのダミーメサ部61とエミッタ電極52との間に抵抗膜210を設けることで、ダミーコンタクト抵抗R2を大きくしている。抵抗膜210は、コンタクトホール54において、ダミーメサ部61の上面の少なくとも一部と接している。抵抗膜210は、エミッタ電極52よりも体積抵抗率の高い材料で形成されている。抵抗膜210は、層間絶縁膜38よりも体積抵抗率の低い材料で形成されている。例えばエミッタ電極52はアルミニウムを含む金属電極であり、抵抗膜210は不純物がドーピングされたポリシリコン膜である。抵抗膜210は、図2に示すように全体がコンタクトホール54の内部に配置されてよい。抵抗膜210は、一部がコンタクトホール54の上端よりも上方に配置されていてもよい。抵抗膜210は、層間絶縁膜38の一部を覆っていてもよい。抵抗膜210を用いることで、ダミーメサ部61のダミーコンタクト抵抗R2を容易に大きくできる。
トランジスタ部70をターンオンする場合、ターンオン損失が発生する。特にトランジスタ部70に大きなコレクタ電流を流す場合には、大きなターンオン損失が発生する。ターンオンを高速化することでターンオン損失は低減できる。例えばゲート導電部44に対するゲート抵抗を小さくすることでターンオンを高速化してターンオン損失を低減できる。しかしゲート抵抗を小さくすると、小電流時のターンオンも高速化してしまい、放射ノイズ等が発生してしまう。
本例では、ダミーコンタクト抵抗R2を大きくすることで、大きなコレクタ電流を流す場合のターンオン損失を低減する。ターンオン時にダミーメサ部61に流入したホール電流は、通常はダミーメサ部61を通ってエミッタ電極52に抜ける。ダミーコンタクト抵抗R2を大きくすることでエミッタ電極52へのホール電流が阻害され、ダミーメサ部61に流入したホール電流の一部がゲートトレンチ部40の側壁および底面を沿うようにアクティブメサ部60へ流れ込む。このようなホール電流の流れにより、ゲート導電部44に変位電流が生じる。ゲート導電部44に生じた変位電流によりゲート導電部44の電位が持ち上がり、チャネル領域の形成が促進され、アクティブメサ部60のターンオンが高速化する。コレクタ電流が大きいほどアクティブメサ部60に流れ込むホールが多くなり、ターンオンの高速化が顕著になる。このため、小電流時にはターンオンを高速化せずに放射ノイズ等の発生を抑制しつつ、大電流時にはターンオンを高速化してターンオン損失を低減できる。
ダミーコンタクト抵抗R2は、アクティブコンタクト抵抗R1の5000倍以上であってよく、10000倍以上であってよく、30000倍以上であってよく、50000倍以上であってもよい。なお、ダミーコンタクト抵抗R2が大きすぎると、ダミーメサ部61からエミッタ電極52へのホール電流の引き抜きが抑制されすぎ、例えばターンオフが遅くなってしまう。ダミーコンタクト抵抗R2は、アクティブコンタクト抵抗R1の100000倍以下であってよい。ダミーコンタクト抵抗R2は、アクティブコンタクト抵抗R1の90000倍以下であってよく、80000倍以下であってもよい。
図3は、上面視における抵抗膜210の配置例を示す図である。図3では、図2に示したアクティブメサ部60、ダミーメサ部61、ゲートトレンチ部40およびダミートレンチ部30の上面図を示している。図3では、これらの構成のY軸方向における一部の範囲を示している。図2は、図3におけるA-A線における断面を示している。図3においてはゲート導電部44およびダミー導電部34の斜線のハッチングを省略し、抵抗膜210に斜線のハッチングを付している。
アクティブメサ部60の上面には、エミッタ領域12が露出している。アクティブメサ部60の上面には、P+型のコンタクト領域15が露出していてもよい。エミッタ領域12およびコンタクト領域15は、アクティブメサ部60およびゲートトレンチ部40の延伸方向(Y軸方向)に沿って交互に配置されてよい。他の例では、エミッタ領域12がゲートトレンチ部40に沿ってY軸方向に延伸してよい。コンタクト領域15は、アクティブメサ部60のX軸方向の中央に配置され、Y軸方向に延伸してよい。つまりエミッタ領域12およびコンタクト領域15は、Y軸方向が長手となるようにストライプ状に配置されてもよい。
アクティブメサ部60の上面は、コンタクトホール54を介してエミッタ電極52と接続する。コンタクトホール54は、X軸方向のアクティブメサ部60の中央を露出させてよい。コンタクトホール54は、Y軸方向に沿って延伸して設けられてよい。コンタクトホール54は、複数のエミッタ領域12のうち、Y軸方向の一方の端に配置されたエミッタ領域12から、他方の端に配置されたエミッタ領域12まで連続して設けられてよい。
ダミーメサ部61の上面には、P型の領域が露出する。本例のP型の領域はコンタクト領域15である。ダミーメサ部61のコンタクト領域15のドーピング濃度は、アクティブメサ部60のコンタクト領域15のドーピング濃度と同一であってよく、異なっていてもよい。ダミーメサ部61のコンタクト領域15は、アクティブメサ部60の複数のエミッタ領域12のうち、Y軸方向の一方の端に配置されたエミッタ領域12と対向する位置から、他方の端に配置されたエミッタ領域12と対向する位置まで連続して設けられてよい。
本例のダミーメサ部61のコンタクトホール54は、アクティブメサ部60のコンタクトホール54と同様のX軸方向の幅およびY軸方向の長さを有してよい。ダミーメサ部61のコンタクトホール54は、コンタクト領域15と重なる範囲に設けられてよい。
抵抗膜210は、ダミーメサ部61のコンタクトホール54の内部に設けられる。抵抗膜210は、アクティブメサ部60と隣り合うダミーメサ部61に設けられてよい。抵抗膜210は、アクティブメサ部60と隣り合わないダミーメサ部61にも設けられてよい。抵抗膜210のX軸方向の幅およびY軸方向の長さは、コンタクトホール54と同一であってよい。つまり抵抗膜210は、ダミーメサ部61のコンタクトホール54の底面全体に設けられてよい。他の例では、抵抗膜210は、ダミーメサ部61のコンタクトホール54の底面の一部にだけ設けられてもよい。
アクティブメサ部60のアクティブコンタクト抵抗R1と、ダミーメサ部61のダミーコンタクト抵抗R2は、Y軸方向の同一の長さ範囲Wにおけるメサ部の抵抗値を用いてよい。長さ範囲Wは、アクティブメサ部60の少なくとも一つのエミッタ領域12を含む。また長さ範囲Wは、抵抗膜210が設けられた領域を含む。長さ範囲Wは、アクティブメサ部60の1つ以上のエミッタ領域12と、1つ以上のコンタクト領域15とを含む範囲であってよい。長さ範囲Wは、アクティブメサ部60の複数のエミッタ領域12のうち、Y軸方向の一方の端に配置されたエミッタ領域12から、他方の端に配置されたエミッタ領域12までの連続した領域であってよい。つまり長さ範囲Wは、Y軸方向において全てのエミッタ領域12が含まれる範囲であってよい。長さ範囲Wは、アクティブメサ部60の複数のエミッタ領域12のうち、1つのエミッタ領域12における単位長さであってよい。単位長さは、一例として1μmであるが、これに限らない。
コンタクト抵抗は、メサ部の上面における単位面積当たりの抵抗値であってよい。この場合においても、アクティブメサ部60のアクティブコンタクト抵抗R1と、ダミーメサ部61のダミーコンタクト抵抗R2は、Y軸方向において同一の長さ範囲Wにおける単位面積当たりの抵抗値を用いてよい。
コンタクト抵抗R(Ω)は、下式で与えられてよい。
R=R0×L/S
ただしR0は抵抗部分の抵抗率(Ω・cm)、Lは電流が流れる方向における抵抗部分の長さ(cm)、Sは電流が流れる方向と垂直な方向における抵抗部分の断面積(cm2)である。本例のダミーコンタクト抵抗R2は、抵抗膜210の抵抗率R0、Z軸方向の厚みL、および、XY面における面積Sから算出してよい。アクティブコンタクト抵抗R1は、抵抗膜210と同一の大きさのエミッタ電極52の抵抗率R0、Z軸方向の長さL、および、XY面における面積Sから算出してよい。
R=R0×L/S
ただしR0は抵抗部分の抵抗率(Ω・cm)、Lは電流が流れる方向における抵抗部分の長さ(cm)、Sは電流が流れる方向と垂直な方向における抵抗部分の断面積(cm2)である。本例のダミーコンタクト抵抗R2は、抵抗膜210の抵抗率R0、Z軸方向の厚みL、および、XY面における面積Sから算出してよい。アクティブコンタクト抵抗R1は、抵抗膜210と同一の大きさのエミッタ電極52の抵抗率R0、Z軸方向の長さL、および、XY面における面積Sから算出してよい。
図4は、トランジスタ部70の断面の他の例を示す図である。本例のトランジスタ部70は、図2および図3に示したトランジスタ部70に対して、トレンチコンタクト220を更に備える点で相違する。他の構造は、図2および図3において説明したいずれかの態様と同様である。本例のトランジスタ部70は抵抗膜210を有してないが、トランジスタ部70は抵抗膜210を有していてもよい。
トレンチコンタクト220は、アクティブメサ部60に設けられる。ダミーメサ部61にはトレンチコンタクト220が設けられていない。つまりダミーメサ部61の半導体基板10の上面21は平坦であってよい。トレンチコンタクト220は、エミッタ電極52と接続された導電部材である。トレンチコンタクト220は、エミッタ電極52と同一の材料で形成されてよく、異なる材料で形成されてもよい。トレンチコンタクト220は、タングステンのプラグを有してよく、チタンまたは窒化チタンのバリアメタルを含んでいてもよい。トレンチコンタクト220の底面に接するように、P型のプラグコンタクト領域201が形成されてよい。プラグコンタクト領域201のドーピング濃度は、ベース領域14より高くてよく、コンタクト領域15より高くてよい。プラグコンタクト領域201は、ベース領域14と接続してよく、接続していなくてもよい。
トレンチコンタクト220は、半導体基板10の上面21から半導体基板10の内部に設けられる。トレンチコンタクト220は、エミッタ領域12の内部に全体が設けられてよく、エミッタ領域12を貫通してベース領域14まで達していてもよい。トレンチコンタクト220を設けることで、アクティブメサ部60と電極との接触面積が増大する。また、トレンチコンタクト220は、半導体基板10との接触抵抗が、エミッタ電極52よりも小さくなる材料を充填して形成されてよい。トレンチコンタクト220を設けることで、アクティブコンタクト抵抗R1を小さくして、ダミーコンタクト抵抗R2を相対的に大きくできる。プラグコンタクト領域201を設けることによりさらにアクティブコンタクト抵抗R1を小さくしても、ダミーコンタクト抵抗R2を相対的に大きくできる。このような構成によっても、大電流時のスイッチング損失を低減しつつ、小電流時の放射ノイズ等を抑制できる。
図5は、上面視におけるトレンチコンタクト220の配置例を示す図である。図5では、図4に示したアクティブメサ部60、ダミーメサ部61、ゲートトレンチ部40およびダミートレンチ部30の上面図を示している。図5では、これらの構成のY軸方向における一部の範囲を示している。図4は、図5におけるB-B線における断面を示している。図5においてはゲート導電部44およびダミー導電部34の斜線のハッチングを省略し、トレンチコンタクト220に斜線のハッチングを付している。
トレンチコンタクト220以外の構成は、図3に示した例と同様である。上述したように、ダミーメサ部61には、抵抗膜210が設けられてよく、設けられていなくてもよい。トレンチコンタクト220は、アクティブメサ部60のコンタクトホール54と接続している。トレンチコンタクト220のX軸方向の幅およびY軸方向の長さは、コンタクトホール54と同一であってよい。つまりトレンチコンタクト220は、アクティブメサ部60のコンタクトホール54の底面全体に設けられてよい。他の例では、トレンチコンタクト220は、アクティブメサ部60のコンタクトホール54の底面の一部にだけ設けられてもよい。トレンチコンタクト220のX軸方向の幅は、コンタクトホール54より小さくてよく、大きくてもよい。
アクティブコンタクト抵抗R1は、半導体基板10の材質、アクティブメサ部60の上面におけるドーピング濃度、トレンチコンタクト220の材質、半導体基板10との接触面積等から算出してよい。ダミーコンタクト抵抗R2は、半導体基板10の材質、ダミーメサ部61の上面におけるドーピング濃度、エミッタ電極52の材質、半導体基板10との接触面積等から算出してよい。
図6は、トランジスタ部70の断面の他の例を示す図である。本例のトランジスタ部70は、図2から図5に示したトランジスタ部70に対して、ダミーメサ部61の上面に露出する領域が相違する。他の構造は、図2から図5において説明したいずれかの態様と同様である。本例のトランジスタ部70は抵抗膜210およびトレンチコンタクト220を有してないが、トランジスタ部70は抵抗膜210およびトレンチコンタクト220の少なくとも一方を有していてもよい。
上述したようにダミーメサ部61の上面には、P型の領域が露出する。アクティブメサ部60の上面には、ダミーメサ部61のP型の領域よりもドーピング濃度の高い、コンタクト領域15(図3および図5参照)が露出している。本例のダミーメサ部61の上面にはベース領域14が露出している。他の例では、ダミーメサ部61の上面には、ベース領域14よりもドーピング濃度の高い領域が露出していてよく、ベース領域14よりもドーピング濃度の低い領域が露出していてもよい。
ダミーメサ部61の上面におけるP型領域のドーピング濃度を、コンタクト領域15よりも低くすることで、ダミーメサ部61とエミッタ電極52との間のコンタクト抵抗を大きくできる。ダミーメサ部61のベース領域14のドーピング濃度を、アクティブメサ部60のベース領域14のドーピング濃度よりも小さくすることで、ダミーメサ部61の上面におけるP型領域のドーピング濃度を、アクティブメサ部60の上面におけるコンタクト領域15のドーピング濃度の1/1000以下としてよく、1/10000以下としてもよい。このような構成によっても、大電流時のスイッチング損失を低減しつつ、小電流時の放射ノイズ等を抑制できる。
図7は、上面視におけるダミーメサ部61のP型領域の配置例を示す図である。図7では、図6に示したアクティブメサ部60、ダミーメサ部61、ゲートトレンチ部40およびダミートレンチ部30の上面図を示している。図7では、これらの構成のY軸方向における一部の範囲を示している。図6は、図7におけるC-C線における断面を示している。図7においてはゲート導電部44およびダミー導電部34の斜線のハッチングを省略している。
ダミーメサ部61の上面以外の構成は、図3または図5に示した例と同様である。上述したように、ダミーメサ部61には、抵抗膜210が設けられてよく、設けられていなくてもよい。アクティブメサ部60には、トレンチコンタクト220が設けられてよく、設けられていなくてもよい。
本例のダミーメサ部61の上面には、ベース領域14が露出している。ベース領域14は、ダミーメサ部61のコンタクトホール54と接続している。ベース領域14は、Y軸方向においてコンタクトホール54と同一またはより広い範囲に設けられてよい。他の例では、ベース領域14は、Y軸方向においてコンタクトホール54より狭い範囲に設けられてもよい。ダミーメサ部61のベース領域14は、アクティブメサ部60の複数のコンタクト領域15のうち、Y軸方向の一方の端に配置されたコンタクト領域15と対向する位置から、他方の端に配置されたコンタクト領域15と対向する位置まで連続して設けられてよい。ダミーメサ部61の上面において、ベース領域14が設けられない領域には、コンタクト領域15が設けられてよい。上述したように、ダミーメサ部61の上面には、ベース領域14に代えて、ベース領域14よりもドーピング濃度の低いP型領域が露出していてよく、ベース領域14よりもドーピング濃度の高いP型領域が露出していてもよい。
アクティブコンタクト抵抗R1は、半導体基板10の材質、アクティブメサ部60の上面におけるドーピング濃度、トレンチコンタクト220の材質、半導体基板10との接触面積等から算出してよい。ダミーコンタクト抵抗R2は、半導体基板10の材質、ダミーメサ部61の上面におけるドーピング濃度、エミッタ電極52の材質、半導体基板10との接触面積等から算出してよい。
図8は、トランジスタ部70の断面の他の例を示す図である。本例のトランジスタ部70は、図2から図7に示したトランジスタ部70に対して、ダミーメサ部61のコンタクトホール54の配置が相違する。他の構造は、図2から図7において説明したいずれかの態様と同様である。本例のトランジスタ部70は抵抗膜210およびトレンチコンタクト220を有してないが、トランジスタ部70は抵抗膜210およびトレンチコンタクト220の少なくとも一方を有していてもよい。本例のダミーメサ部61の上面には、コンタクト領域15が露出していてよく、図6および図7の例と同様に、ドーピング濃度がコンタクト領域15よりも低い領域が露出していてもよい。
本例においては、1つのダミーメサ部61に対するコンタクトホール54の上面視における総面積は、1つのアクティブメサ部60に対するコンタクトホール54の上面視における総面積よりも小さい。図8の断面においては、アクティブメサ部60に対してコンタクトホール54が設けられているが、アクティブメサ部60の隣のダミーメサ部61に対してはコンタクトホール54が設けられていない。
このような構成によっても、ダミーメサ部61のダミーコンタクト抵抗R2を大きくできる。ダミーメサ部61におけるコンタクトホール54の面積と、アクティブメサ部60におけるコンタクトホール54の面積との比を、ダミーコンタクト抵抗R2と、アクティブコンタクト抵抗R1との抵抗比としてよい。
図9は、上面視におけるダミーメサ部61のコンタクトホール54の配置例を示す図である。図9では、図8に示したアクティブメサ部60、ダミーメサ部61、ゲートトレンチ部40およびダミートレンチ部30の上面図を示している。図9では、これらの構成のY軸方向における一部の範囲を示している。図8は、図9におけるD-D線における断面を示している。図9においてはゲート導電部44およびダミー導電部34の斜線のハッチングを省略している。
ダミーメサ部61の上面以外の構成は、図3、図5または図7に示した例と同様である。上述したように、ダミーメサ部61には、抵抗膜210が設けられてよく、設けられていなくてもよい。アクティブメサ部60には、トレンチコンタクト220が設けられてよく、設けられていなくてもよい。ダミーメサ部61の上面には、コンタクト領域15が露出していてよく、コンタクト領域15よりもドーピング濃度の低いP型領域が露出していてもよい。
X軸方向においてアクティブメサ部60と隣り合うダミーメサ部61-1のコンタクトホール54(第2のコンタクトホール)の面積は、アクティブメサ部60のコンタクトホール54(第1のコンタクトホール)の面積よりも小さい。ダミーメサ部61-1において、コンタクトホール54はY軸方向に離散的に配置されてよい。1つのダミーメサ部61-1におけるコンタクトホール54の総面積は、1つのアクティブメサ部60におけるコンタクトホール54の総面積の1/1000以下であってよく、1/5000以下であってよく、1/30000以下であってよく、1/50000以下であってもよい。1つのダミーメサ部61-1におけるコンタクトホール54の総面積は、1つのアクティブメサ部60におけるコンタクトホール54の総面積の1/100000以上であってよく、1/90000以上であってよく、1/80000以上であってもよい。
X軸方向においてアクティブメサ部60と隣り合わないダミーメサ部61-2は、ダミーメサ部61-1と同様の構成を有してよく、異なる構成を有していてもよい。本例のダミーメサ部61-2におけるコンタクトホール54の面積は、ダミーメサ部61-1におけるコンタクトホールの面積よりも大きい。ダミーメサ部61-2のコンタクトホール54の面積は、アクティブメサ部60のコンタクトホール54の面積と同一であってよく、小さくてもよい。ダミーメサ部61のコンタクトホールの面積は、アクティブメサ部60から離れるほど大きくなってよい。
図10は、ターンオン時における半導体装置100のコレクタ-エミッタ間電圧Vceと、ゲート電圧Vgeの時間波形の一例を示す図である。図10では、ダミーメサ部61およびアクティブメサ部60のコンタクト抵抗比R2/R1毎の各波形を示している。
半導体装置100がターンオンすると、コレクタ-エミッタ間電圧Vceは所定のオン電圧Vonまで低下する。コレクタ-エミッタ間電圧Vceにおいて、波形301はコンタクト抵抗比が1(すなわちR1=R2)の例であり、波形302はコンタクト抵抗比が30000(すなわちR2がR1の30000倍)の例であり、波形303はコンタクト抵抗比が50000の例であり、波形304はコンタクト抵抗比が無限大(つまりダミーメサ部61はエミッタ電極52に対してフローティング)の例である。
図11は、図10に示した領域300のゲート電圧波形の拡大図である。ゲート電圧Vgeにおいて、波形311はコンタクト抵抗比が1の例であり、波形312はコンタクト抵抗比が30000の例であり、波形313はコンタクト抵抗比が50000の例であり、波形314はコンタクト抵抗比が無限大の例である。なお図10および図11では、コレクタ電流が定格電流(本例では210A)であり、半導体装置100に大電流を流している。
図11に示すように、コンタクト抵抗比を大きくするほど、ゲート電圧のピーク値Vge1、2、3、4が大きくなる。図2において説明したように、ダミーコンタクト抵抗R2を大きくすることでゲートトレンチ部40に変位電流が流れ込み、ゲート電圧のピーク値Vgeが持ち上がっていると考えられる。本明細書では、ターンオン後の定常状態のゲート電圧Vge0に対するピーク値Vge1、2、3、4の各差分(Vge4-Vge0、Vge3-Vge0、Vge2-Vge0、Vge1-Vge0)を、ゲート電圧Vgeの持ち上がり量と称する場合がある。
ゲート電圧Vgeのピーク値が持ち上がることで、図10に示すように、コレクタ-エミッタ間電圧Vceがオン電圧Vonに収束するまでの時間が短くなる。このため、ターンオン時のスイッチング損失を低減できる。一方で、コレクタ電流が小電流(例えば定格電流の10%以下)の場合には、変位電流が小さいのでゲート電圧Vgeの持ち上がり量は非常に小さい。このため小電流駆動時のスイッチング時間は短くならず、放射ノイズ等を抑制できる。
図12は、コンタクト抵抗比R2/R1と、ゲート電圧Vgeの持ち上がり量との関係を示す図である。上述したように、コンタクト抵抗比R2/R1を大きくすることで、ゲート電圧Vgeの持ち上がり量を大きくできる。コンタクト抵抗比R2/R1が1の場合は、アクティブコンタクト抵抗R1とダミーコンタクト抵抗R2のコンタクト抵抗R2が等しい比較例である。コンタクト抵抗比R2/R1が1000未満では、ゲート電圧Vgeの持ち上がり量は約0.8Vであり、コンタクト抵抗比R2/R1が1の場合と比べて変化していない。しかしながら、コンタクト抵抗比R2/R1が1000以上になると、コンタクト抵抗比R2/R1が1の場合と比べて、ゲート電圧Vgeの持ち上がり量が増加する。すなわち、コンタクト抵抗比R2/R1は1000以上であることが好ましい。
コンタクト抵抗比R2/R1が5000になると、ゲート電圧Vgeの持ち上がり量の増加が大きくなる。コンタクト抵抗比R2/R1は5000以上であってよい。コンタクト抵抗比R2/R1が10000になると、ゲート電圧Vgeの持ち上がりがより顕著になる。コンタクト抵抗比R2/R1は10000以上であってよい。コンタクト抵抗比R2/R1は30000以上であってよく、50000以上であってもよい。
図13は、コンタクト抵抗比R2/R1と、ターンオン損失との関係を示す図である。コンタクト抵抗比R2/R1が1の場合は、アクティブコンタクト抵抗R1とダミーコンタクト抵抗R2のコンタクト抵抗R2が等しい比較例である。コンタクト抵抗比R2/R1が1000未満では、ターンオン損失は25(mJ)であり、コンタクト抵抗比R2/R1が1の場合と比べて変化していない。しかしながら、コンタクト抵抗比R2/R1を1000以上にすると、コンタクト抵抗比R2/R1が1の場合と比べてターンオン損失が減少する。すなわち、コンタクト抵抗比R2/R1は1000以上であることが好ましい。コンタクト抵抗比R2/R1が5000になると、ターンオン損失の低下量が大きくなる。コンタクト抵抗比R2/R1が10000になると、ターンオン損失の低下がより顕著になる。
図14は、ターンオン時における電流(Ic)-電圧変化速度(dv/dt)特性の一例を示す図である。電流Icは半導体装置100のコレクタ電流である。電圧変化速度は、コレクタ-エミッタ間電圧Vceの波形を時間で微分した、単位時間当たりの電圧変化量である。あるいは電圧変化速度は、コレクタ-エミッタ間電圧Vceがオン電圧Vonまで減少する間において、電圧変化速度の絶対値が最大となる値であってよく、コレクタ-エミッタ間電圧Vceが最大値の90%から10%までの2点間の波形の勾配であってもよい。波形321はコンタクト抵抗比が1の例であり、波形322はコンタクト抵抗比が30000の例であり、波形323はコンタクト抵抗比が50000の例であり、波形325はコンタクト抵抗比が80000の例である。本例では半導体装置100の定格電流をIrで示している。図14における定格電流Irは210Aであるがこれに限定されない。
各波形に示すように、電流-電圧変化速度特性は、小電流領域(例えばコレクタ電流Icが、Ir×5%未満の領域)において、電圧変化速度dv/dtが極大値を示すピーク部330を有する。波形321に示すように、コンタクト抵抗比R2/R1が1の場合、ピーク部330よりもコレクタ電流Icを増加させると、電圧変化速度dv/dtは単調に減少する。このため、大電流領域(例えばコレクタ電流Icが、Ir×5%以上、Ir以下の領域)においてはターンオン時間が長くなり、ターンオン損失が増大する。
これに対して波形322、波形323、波形325に示すように、コンタクト抵抗比R2/R1を大きくすると、ピーク部330からコレクタ電流Icを増加させる方向において、一部の電流領域で電圧変化速度dv/dtが維持または増加する。波形322は、電圧変化速度dv/dtが維持または微増する維持増加領域352を有する。波形323は、電圧変化速度dv/dtが大きく増加する維持増加領域353を有し、波形325は、電圧変化速度dv/dtが大きく増加する維持増加領域355を有する。電流-電圧変化速度特性が、ピーク部330よりも大電流側において維持増加領域を有することで、ターンオン速度が顕著に短くなり、ターンオン損失が顕著に減少する。
図15は、ターンオン時における電流(Ic)-電圧変化速度(dv/dt)特性の一例を示す図である。図15における各波形は、図14に示した各波形と同一である。電流-電圧変化速度特性は、コレクタ電流が定格電流Irの5%の場合の電圧変化速度dv/dtより、コレクタ電流が定格電流Irの場合の電圧変化速度dv/dtのほうが大きくてよい。図15の例では、波形323および波形325において、Ic=Ir×5%のときのdv/dtより、Ic=Irのときのdv/dtの方が大きい。これにより、ターンオン速度が更に短くなり、ターンオン損失が顕著に減少する。Ic=Irのときのdv/dtは、Ic=Ir×5%のときのdv/dtの1.1倍以上であってよく、1.2倍以上であってよく、1.5倍以上であってもよい。
電流-電圧変化速度特性は、大電流領域(例えばコレクタ電流Icが、Ir×5%以上、Ir以下の領域)において、電圧変化速度dv/dtが極大値を示すことが好ましい。波形325は大電流領域において極大値を示すピーク部345を有し、波形325は大電流領域においてピーク部343を有する。大電流領域におけるピーク部345、343における電圧変化速度dv/dtは、小電流領域のピーク部330における電圧変化速度dv/dtよりも大きいことが好ましい。ピーク部345、343における電圧変化速度dv/dtは、小電流領域のピーク部330における電圧変化速度dv/dtの1.1倍以上であってよく、1.2倍以上であってよく、1.5倍以上であってもよい。
電流-電圧変化速度特性は、大電流領域において、電圧変化速度dv/dtが極小値を示してよい。波形325は極小値を示す谷部335を有し、波形323は谷部333を有し、波形322は谷部332を有している。
図16は、半導体装置100の断面の他の例を示す図である。本例の半導体装置100は、蓄積領域16を有する。他の構造は、図1から図15において説明したいずれかの態様と同様である。図16においては、図2に示したA-A断面の構造に蓄積領域16を追加した構造を示しているが、蓄積領域16以外の構造はA-A断面の構造に限定されない。
蓄積領域16は、各メサ部においてベース領域14の下方に設けられている。蓄積領域16は、ドリフト領域18よりもドーピング濃度が高いN+型の領域である。ドリフト領域18とベース領域14との間に高濃度の蓄積領域16を設けることで、キャリア注入促進効果(IE効果)を高めて、オン電圧を低減できる。
アクティブメサ部60およびダミーメサ部61には、同一のドーピング濃度の蓄積領域16が設けられてよい。他の例では、ダミーメサ部61の蓄積領域16のドーピング濃度を深さ方向に積分した積分濃度は、アクティブメサ部60の蓄積領域16のドーピング濃度を深さ方向に積分した積分濃度よりも大きくてもよい。例えばダミーメサ部61の蓄積領域16は、アクティブメサ部60の蓄積領域16に比べて、ドーピング濃度のピーク値が大きくてよい。またダミーメサ部61の蓄積領域16は、アクティブメサ部60の蓄積領域16に比べて、深さ方向においてより多数のドーピング濃度のピークを有していてもよい。ダミーメサ部61の蓄積領域16の積分濃度を大きくすることで、ダミーメサ部61の下方にホールが蓄積されやすくなり、ゲートトレンチ部40に変位電流が流れやすくなる。このため、ターンオン時間を更に短くできる。ダミーメサ部61の蓄積領域16の積分濃度は、アクティブメサ部60の蓄積領域16の積分濃度の2倍以上であってよく、5倍以上であってよく、10倍以上であってもよい。
図17は、半導体装置100の断面の他の例を示す図である。本例の半導体装置100は、コンタクト抵抗R2が互いに異なる第1のダミーメサ部61-1と、第2のダミーメサ部61-2とを有する。ダミーメサ部61のコンタクト抵抗R2以外の構造は、図1から図16において説明したいずれかの態様と同様である。
第1のダミーメサ部61-1および第2のダミーメサ部61-2は、いずれもダミートレンチ部30に接している。第1のダミーメサ部61-1は、ダミートレンチ部30に接するダミーメサ部61のうち、ゲートトレンチ部40側のダミーメサ部61である。第2のダミーメサ部61-2は、ゲートトレンチ部40(または第1のダミーメサ部61-1)とは逆側のダミーメサ部61である。
本例の第1のダミーメサ部61-1のダミーコンタクト抵抗は、第2のダミーメサ部61-2のダミーコンタクト抵抗よりも低い。図17の例では、第1のダミーメサ部61-1には第1の抵抗膜210-1が設けられ、第2のダミーメサ部61-2には第2の抵抗膜210-2が設けられている。第2の抵抗膜210-2の膜厚は、第1の抵抗膜210-1の膜厚より大きくてよい。他の例では、ダミーメサ部61の上面のドーピング濃度、または、ダミーメサ部61の上面を露出させるコンタクトホール54の面積を第1のダミーメサ部61-1と第2のダミーメサ部61-2とで異ならせることで、それぞれのダミーコンタクト抵抗を調整してもよい。
アクティブメサ部60においては、エミッタ領域12の下方のホールが、エミッタ領域12を迂回してコンタクト領域15に流れる。このためアクティブメサ部60においては、ホールの移動距離が大きくなり、ラッチアップが生じる場合がある。アクティブメサ部60に近い第1のダミーメサ部61-1のダミーコンタクト抵抗を比較的に小さくすることで、アクティブメサ部60の下方のホールが第1のダミーメサ部61-1に流れやすくなる。このためアクティブメサ部60に流れるホール電流を小さくしてラッチアップを抑制できる。第1のダミーメサ部61-1のダミーコンタクト抵抗は、第2のダミーメサ部61-2のダミーコンタクト抵抗の半分以下であってよく、25%以下であってよく、10%以下であってもよい。ただし、第1のダミーメサ部61-1および第2のダミーメサ部61-2のダミーコンタクト抵抗は両方とも、図1から図16において説明したダミーメサ部61のダミーコンタクト抵抗の条件を満たしている。
図18は、ゲートトレンチ部40の他の構造例を示す図である。ゲートトレンチ部40以外の構造は、図1から図17において説明したいずれかの態様と同様である。図18においては、ゲートトレンチ部40の近傍を拡大している。またゲート導電部44およびダミー導電部34の斜線のハッチングは省略している。
本例のゲートトレンチ部40において、ダミーメサ部61に接するゲート絶縁膜42の厚みT2は、アクティブメサ部60に接するゲート絶縁膜42の厚みT1よりも小さい。ゲート絶縁膜42の厚みは、X軸方向における厚みであってよい。ゲート絶縁膜42の厚みは、ベース領域14と接する部分の平均膜厚を用いてよい。ダミーメサ部61側のゲート絶縁膜42を薄くすることで、ダミーメサ部61からゲート導電部44に変位電流が流れやすくなる。これによりターンオン時間を短くして、ターンオン損失をより低減できる。本例の構成によれば、コンタクト抵抗比R2/R1が比較的に小さくても、ターンオン損失を低減できる。厚みT2は厚みT1の75%以下であってよく、50%以下であってもよい。例えばゲートトレンチの内壁全体を酸化して絶縁膜を形成した後に、ダミーメサ部61側の絶縁膜を選択的に除去して、更にゲートトレンチの内壁全体を酸化することで、部分的に厚みの異なるゲート絶縁膜42を形成できる。
また、ダミートレンチ部30のダミー絶縁膜32の厚みをT3とする。厚みT2は、厚みT3と同一であってよい。厚みT2は、厚みT3より小さくてもよい。また、ゲート絶縁膜42の厚みT2とT1が同一であり、ダミー絶縁膜32の厚みT3が厚みT2よりも小さくてよい。
図19は、半導体装置100の上面視において、一部のダミーメサ部61を示した図である。図19においては、複数のダミーメサ部61のうち、第3のダミーメサ部61-3と、第4のダミーメサ部61-4を示している。図19において他のダミーメサ部61は省略している。第3のダミーメサ部61-3および第4のダミーメサ部61-4の構造は、図1から図18において説明したダミーメサ部61と同様である。
第4のダミーメサ部61-4は、第3のダミーメサ部61-3よりも半導体基板10の端部(本例では端辺102)の近くに配置されている。一例として第3のダミーメサ部61-3は、複数のダミーメサ部61のうち、X軸方向における中央のダミーメサ部61である。一例として第4のダミーメサ部61-4は、複数のダミーメサ部61のうち、X軸方向において最も外側のダミーメサ部61である。
第4のダミーメサ部61-4のダミーコンタクト抵抗は、第3のダミーメサ部61-3のダミーコンタクト抵抗と同一であってよく、より低くてもよい。半導体基板10の端部の近傍においては、エッジ終端構造部90からのホールがアクティブメサ部60に流れやすいので、ラッチアップが発生しやすい。第4のダミーメサ部61-4のダミーコンタクト抵抗を比較的に低くすることで、エッジ終端構造部90からのホールを第4のダミーメサ部61-4で引き抜きやすくなり、アクティブメサ部60におけるラッチアップを抑制できる。第3のダミーメサ部61-3のダミーコンタクト抵抗は、第4のダミーメサ部61-4のダミーコンタクト抵抗の1.2倍以上であってよく、1.5倍以上であってよく、2倍以上であってもよい。X軸方向において半導体基板10の端部に近いダミーメサ部61ほど、ダミーコンタクト抵抗が小さくてよい。また、半導体基板10の端部に最も近いダミーメサ部61のダミーコンタクト抵抗が、全てのダミーメサ部61のダミーコンタクト抵抗における最小値であってよい。
図20は、半導体装置100の上面視において、一部のダミーメサ部61を示した図である。図20においては、活性部160におけるトランジスタ部70およびダイオード部80を省略している。本例の半導体装置100は、エミッタ電極52の上面の接続領域370に接続する配線372を有する。配線372は線状のワイヤであってよく、板状のリードフレームであってよく、棒状のピンであってもよい。配線372がはんだ等の導電部材で固定される場合、当該導電部材も配線372に含まれる。接続領域370は、エミッタ電極52の上面と配線372が接触している領域である。
図20においては、複数のダミーメサ部61のうち、第5のダミーメサ部61-5と、第6のダミーメサ部61-6を示している。図20において他のダミーメサ部61は省略している。第5のダミーメサ部61-5および第6のダミーメサ部61-6の構造は、図1から図18において説明したダミーメサ部61と同様である。
第5のダミーメサ部61-5は、上面視においていずれかの接続領域370と重なっている。第5のダミーメサ部61-5の一部が接続領域370と重なっていてよく、全体が接続領域370と重なっていてもよい。第6のダミーメサ部61-6は、上面視においていずれの接続領域370とも重なっていない。
第5のダミーメサ部61-5のダミーコンタクト抵抗は、第6のダミーメサ部61-6のダミーコンタクト抵抗と同一であってよく、より低くてもよい。接続領域370と重なる領域はコレクタ電流が多く流れる場合があり、ラッチアップが発生しやすい。第5のダミーメサ部61-5のダミーコンタクト抵抗を比較的に低くすることで、ホールを第5のダミーメサ部61-5で引き抜きやすくなり、アクティブメサ部60におけるラッチアップを抑制できる。第6のダミーメサ部61-6のダミーコンタクト抵抗は、第5のダミーメサ部61-5のダミーコンタクト抵抗の1.2倍以上であってよく、1.5倍以上であってよく、2倍以上であってもよい。X軸方向において接続領域370に近いダミーメサ部61ほど、ダミーコンタクト抵抗が小さくてよい。また、第5のダミーメサ部61-5のダミーコンタクト抵抗が、全てのダミーメサ部61のダミーコンタクト抵抗における最小値であってよい。
以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。
特許請求の範囲、明細書、および図面中において示した装置、システム、プログラム、および方法における動作、手順、ステップ、および段階等の各処理の実行順序は、特段「より前に」、「先立って」等と明示しておらず、また、前の処理の出力を後の処理で用いるのでない限り、任意の順序で実現しうることに留意すべきである。特許請求の範囲、明細書、および図面中の動作フローに関して、便宜上「まず、」、「次に、」等を用いて説明したとしても、この順で実施することが必須であることを意味するものではない。
10・・・半導体基板、12・・・エミッタ領域、14・・・ベース領域、15・・・コンタクト領域、16・・・蓄積領域、18・・・ドリフト領域、20・・・バッファ領域、21・・・上面、22・・・コレクタ領域、23・・・下面、24・・・コレクタ電極、30・・・ダミートレンチ部、32・・・ダミー絶縁膜、34・・・ダミー導電部、38・・・層間絶縁膜、40・・・ゲートトレンチ部、42・・・ゲート絶縁膜、44・・・ゲート導電部、52・・・エミッタ電極、54・・・コンタクトホール、60・・・アクティブメサ部、61・・・ダミーメサ部、70・・・トランジスタ部、80・・・ダイオード部、81・・・延長領域、90・・・エッジ終端構造部、92・・・ガードリング、100・・・半導体装置、102・・・端辺、112・・・ゲートパッド、130・・・外周ゲート配線、131・・・活性側ゲート配線、160・・・活性部、210・・・抵抗膜、220・・・トレンチコンタクト、300・・・領域、301、302、303、304、311、312、313、314、321、322、323、325・・・波形、330・・・ピーク部、332、333、335・・・谷部、343、345・・・ピーク部、352、353、355・・・維持増加領域、370・・・接続領域、372・・・配線
コンタクト抵抗R(Ω)は、下式で与えられてよい。
R=R0×L/S
ただしR0は抵抗部分の抵抗率(Ω・cm)、Lは電流が流れる方向における抵抗部分の長さ(cm)、Sは電流が流れる方向と垂直な方向における抵抗部分の断面積(cm2)である。本例のダミーコンタクト抵抗R2は、抵抗膜210の抵抗率R0、Z軸方向の長さL、および、XY面における面積Sから算出してよい。アクティブコンタクト抵抗R1は、抵抗膜210と同一の大きさのエミッタ電極52の抵抗率R0、Z軸方向の長さL、および、XY面における面積Sから算出してよい。
R=R0×L/S
ただしR0は抵抗部分の抵抗率(Ω・cm)、Lは電流が流れる方向における抵抗部分の長さ(cm)、Sは電流が流れる方向と垂直な方向における抵抗部分の断面積(cm2)である。本例のダミーコンタクト抵抗R2は、抵抗膜210の抵抗率R0、Z軸方向の長さL、および、XY面における面積Sから算出してよい。アクティブコンタクト抵抗R1は、抵抗膜210と同一の大きさのエミッタ電極52の抵抗率R0、Z軸方向の長さL、および、XY面における面積Sから算出してよい。
図12は、コンタクト抵抗比R2/R1と、ゲート電圧Vgeの持ち上がり量との関係を示す図である。上述したように、コンタクト抵抗比R2/R1を大きくすることで、ゲート電圧Vgeの持ち上がり量を大きくできる。コンタクト抵抗比R2/R1が1の場合は、アクティブコンタクト抵抗R1とダミーコンタクト抵抗R2が等しい比較例である。コンタクト抵抗比R2/R1が1000未満では、ゲート電圧Vgeの持ち上がり量は約0.8Vであり、コンタクト抵抗比R2/R1が1の場合と比べて変化していない。しかしながら、コンタクト抵抗比R2/R1が1000以上になると、コンタクト抵抗比R2/R1が1の場合と比べて、ゲート電圧Vgeの持ち上がり量が増加する。すなわち、コンタクト抵抗比R2/R1は1000以上であることが好ましい。
図13は、コンタクト抵抗比R2/R1と、ターンオン損失との関係を示す図である。コンタクト抵抗比R2/R1が1の場合は、アクティブコンタクト抵抗R1とダミーコンタクト抵抗R2が等しい比較例である。コンタクト抵抗比R2/R1が1000未満では、ターンオン損失は25(mJ)であり、コンタクト抵抗比R2/R1が1の場合と比べて変化していない。しかしながら、コンタクト抵抗比R2/R1を1000以上にすると、コンタクト抵抗比R2/R1が1の場合と比べてターンオン損失が減少する。すなわち、コンタクト抵抗比R2/R1は1000以上であることが好ましい。コンタクト抵抗比R2/R1が5000になると、ターンオン損失の低下量が大きくなる。コンタクト抵抗比R2/R1が10000になると、ターンオン損失の低下がより顕著になる。
電流-電圧変化速度特性は、大電流領域(例えばコレクタ電流Icが、Ir×5%以上、Ir以下の領域)において、電圧変化速度dv/dtが極大値を示すことが好ましい。波形325は大電流領域において極大値を示すピーク部345を有し、波形323は大電流領域においてピーク部343を有する。大電流領域におけるピーク部345、343における電圧変化速度dv/dtは、小電流領域のピーク部330における電圧変化速度dv/dtよりも大きいことが好ましい。ピーク部345、343における電圧変化速度dv/dtは、小電流領域のピーク部330における電圧変化速度dv/dtの1.1倍以上であってよく、1.2倍以上であってよく、1.5倍以上であってもよい。
Claims (21)
- 上面および下面を有し、第1導電型のドリフト領域が設けられた半導体基板と、
前記半導体基板の前記上面の上方に設けられたエミッタ電極と、
前記半導体基板の前記上面に設けられ、配列方向において互いに間隔を有して配置された複数のトレンチ部と、
前記半導体基板の内部において、それぞれのトレンチ部に挟まれた複数のメサ部と、
を備え、
前記複数のトレンチ部は、ゲート電圧が印加されるゲートトレンチ部を含み、
前記ゲートトレンチ部に接する2つの前記メサ部のうち一方の前記メサ部は、前記ドリフト領域よりもドーピング濃度の高い第1導電型のエミッタ領域が、前記ゲートトレンチ部に接して配置されたアクティブメサ部であり、
前記ゲートトレンチ部に接する2つの前記メサ部のうちの他方の前記メサ部は、前記エミッタ領域を有さないダミーメサ部であり、
前記ダミーメサ部と前記エミッタ電極との抵抗であるダミーコンタクト抵抗は、前記アクティブメサ部と前記エミッタ電極との抵抗であるアクティブコンタクト抵抗の1000倍以上である
半導体装置。 - 前記ダミーコンタクト抵抗は、前記アクティブコンタクト抵抗の5000倍以上である
請求項1に記載の半導体装置。 - 前記ダミーコンタクト抵抗は、前記アクティブコンタクト抵抗の30000倍以上である
請求項1に記載の半導体装置。 - 前記ダミーコンタクト抵抗は、前記アクティブコンタクト抵抗の50000倍以上である
請求項1に記載の半導体装置。 - 前記ダミーコンタクト抵抗は、前記アクティブコンタクト抵抗の100000倍以下である
請求項1から4のいずれか一項に記載の半導体装置。 - 前記ダミーメサ部と前記エミッタ電極との間に設けられ、前記エミッタ電極よりも体積抵抗率の高い材料で形成された抵抗膜を更に備える
請求項1から5のいずれか一項に記載の半導体装置。 - 前記ダミーメサ部は、前記半導体基板の前記上面に露出する第2導電型の領域を有し、
前記アクティブメサ部は、前記ダミーメサ部の前記第2導電型の領域よりもドーピング濃度の高い、第2導電型のコンタクト領域を有する
請求項1から6のいずれか一項に記載の半導体装置。 - 前記アクティブメサ部は、前記ドリフト領域と前記エミッタ領域との間に設けられた第2導電型のベース領域を有し、
前記ダミーメサ部の前記第2導電型の領域のドーピング濃度は、前記ベース領域以下である
請求項7に記載の半導体装置。 - 前記半導体基板の前記上面と前記エミッタ電極との間に設けられた層間絶縁膜を更に備え、
前記層間絶縁膜には、前記エミッタ電極と前記アクティブメサ部とを接続する第1コンタクトホールと、前記エミッタ電極と前記ダミーメサ部とを接続する第2コンタクトホールとが設けられ、
上面視において、1つの前記ダミーメサ部に対する前記第2コンタクトホールの総面積が、1つの前記アクティブメサ部に対する前記第1コンタクトホールの総面積よりも小さい
請求項1から8のいずれか一項に記載の半導体装置。 - 前記アクティブメサ部は、前記半導体基板の前記上面から前記半導体基板の内部に設けられ、前記エミッタ電極と接続するトレンチコンタクトを有し、
前記ダミーメサ部には前記トレンチコンタクトが設けられていない
請求項1から9のいずれか一項に記載の半導体装置。 - 前記アクティブメサ部は、前記ドリフト領域と前記エミッタ領域との間に設けられた第2導電型のベース領域を有し、
前記ダミーメサ部は、前記ドリフト領域と前記半導体基板の前記上面との間に前記ベース領域を有し、
前記アクティブメサ部および前記ダミーメサ部は、前記ベース領域と前記ドリフト領域との間に、前記ドリフト領域よりもドーピング濃度の高い第1導電型の蓄積領域を有し、
前記ダミーメサ部の前記蓄積領域のドーピング濃度を深さ方向に積分した積分濃度は、前記アクティブメサ部の前記蓄積領域のドーピング濃度を深さ方向に積分した積分濃度よりも大きい
請求項1から10のいずれか一項に記載の半導体装置。 - 前記ゲートトレンチ部は、ゲート導電部と、前記ゲート導電部と前記半導体基板との間に設けられたゲート絶縁膜とを含み、
前記ダミーメサ部に接する前記ゲート絶縁膜は、前記アクティブメサ部に接する前記ゲート絶縁膜よりも薄い
請求項1から11のいずれか一項に記載の半導体装置。 - 前記複数のトレンチ部は、前記配列方向において前記ダミーメサ部を挟んで前記ゲートトレンチ部と隣り合って配置され、前記ゲート電圧とは異なる電圧が印加されるダミートレンチ部を含み、
前記ダミートレンチ部に接する前記メサ部のうち、前記ゲートトレンチ部側の前記メサ部は前記エミッタ領域を有さない第1の前記ダミーメサ部であり、前記ゲートトレンチ部とは逆側の前記メサ部は前記エミッタ領域を有さない第2の前記ダミーメサ部であり、
前記第1のダミーメサ部の前記ダミーコンタクト抵抗は、前記第2のダミーメサ部の前記ダミーコンタクト抵抗よりも低い
請求項1から12のいずれか一項に記載の半導体装置。 - 前記複数のメサ部は、前記エミッタ領域を有さない第3の前記ダミーメサ部と、前記配列方向において前記第3のダミーメサ部よりも前記半導体基板の端部に近くに配置され、前記エミッタ領域を有さない第4の前記ダミーメサ部とを有し、
前記第4のダミーメサ部の前記ダミーコンタクト抵抗は、前記第3のダミーメサ部の前記ダミーコンタクト抵抗よりも低い
請求項1から13のいずれか一項に記載の半導体装置。 - 前記エミッタ電極の上面における接続領域に接続する配線を更に備え、
前記複数のメサ部は、上面視において前記接続領域と重なり、前記エミッタ領域を有さない第5の前記ダミーメサ部と、上面視において前記接続領域と重ならず、前記エミッタ領域を有さない第6の前記ダミーメサ部とを含み、
前記第5のダミーメサ部の前記ダミーコンタクト抵抗は、前記第6のダミーメサ部の前記ダミーコンタクト抵抗よりも低い
請求項1から14のいずれか一項に記載の半導体装置。 - 前記半導体装置をターンオンさせたときの、前記半導体装置に流れるコレクタ電流と、コレクタ-エミッタ間の電圧変化速度との関係を示す電流-電圧変化速度特性は、
前記電圧変化速度が極大値を示すピーク部と、
前記ピーク部から前記コレクタ電流を増加させる方向において、前記電圧変化速度が維持または増加する維持増加領域と
を有する請求項1から15のいずれか一項に記載の半導体装置。 - 前記電流-電圧変化速度特性は、前記コレクタ電流が前記半導体装置の定格電流の5%の場合の前記電圧変化速度より、前記コレクタ電流が前記定格電流の場合の前記電圧変化速度のほうが大きい
請求項16に記載の半導体装置。 - 前記電流-電圧変化速度特性は、前記コレクタ電流が前記半導体装置の定格電流の5%から100%までの領域において、前記電圧変化速度が極小値を示す谷部を有する
請求項16または17に記載の半導体装置。 - 上面および下面を有し、第1導電型のドリフト領域が設けられた半導体基板と、
前記半導体基板の前記上面の上方に設けられたエミッタ電極と、
前記半導体基板の前記上面に設けられ、配列方向において互いに間隔を有して配置された複数のトレンチ部と、
前記半導体基板の内部において、それぞれのトレンチ部に挟まれた複数のメサ部と、
を備え、
前記複数のトレンチ部は、ゲート電圧が印加されるゲートトレンチ部を含み、
前記ゲートトレンチ部に接する2つの前記メサ部のうち一方の前記メサ部は、前記ドリフト領域よりもドーピング濃度の高い第1導電型のエミッタ領域が、前記ゲートトレンチ部に接して配置されたアクティブメサ部であり、
前記ゲートトレンチ部に接する2つの前記メサ部のうちの他方の前記メサ部は、前記エミッタ領域を有さないダミーメサ部であり、
半導体装置をターンオンさせたときの、前記半導体装置に流れるコレクタ電流と、コレクタ-エミッタ間の電圧変化速度との関係を示す電流-電圧変化速度特性は、
前記電圧変化速度が極大値を示すピーク部と、
前記ピーク部から前記コレクタ電流を増加させる方向において、前記電圧変化速度が維持または増加する維持増加領域と
を有する半導体装置。 - 前記電流-電圧変化速度特性は、前記コレクタ電流が前記半導体装置の定格電流の10%の場合の前記電圧変化速度より、前記コレクタ電流が前記定格電流の場合の前記電圧変化速度のほうが大きい
請求項19に記載の半導体装置。 - 前記電流-電圧変化速度特性は、前記コレクタ電流が前記半導体装置の定格電流の10%から100%までの領域において、前記電圧変化速度が極小値を示す谷部を有する
請求項19または20に記載の半導体装置。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2022023285A JP2023120081A (ja) | 2022-02-17 | 2022-02-17 | 半導体装置 |
US18/069,200 US20230260991A1 (en) | 2022-02-17 | 2022-12-20 | Semiconductor device |
CN202211675712.4A CN116613202A (zh) | 2022-02-17 | 2022-12-26 | 半导体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2022023285A JP2023120081A (ja) | 2022-02-17 | 2022-02-17 | 半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2023120081A true JP2023120081A (ja) | 2023-08-29 |
Family
ID=87559125
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2022023285A Pending JP2023120081A (ja) | 2022-02-17 | 2022-02-17 | 半導体装置 |
Country Status (3)
Country | Link |
---|---|
US (1) | US20230260991A1 (ja) |
JP (1) | JP2023120081A (ja) |
CN (1) | CN116613202A (ja) |
-
2022
- 2022-02-17 JP JP2022023285A patent/JP2023120081A/ja active Pending
- 2022-12-20 US US18/069,200 patent/US20230260991A1/en active Pending
- 2022-12-26 CN CN202211675712.4A patent/CN116613202A/zh active Pending
Also Published As
Publication number | Publication date |
---|---|
CN116613202A (zh) | 2023-08-18 |
US20230260991A1 (en) | 2023-08-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP7268743B2 (ja) | 半導体装置 | |
US11894426B2 (en) | Semiconductor device and manufacturing method for semiconductor device | |
JP2022177293A (ja) | 半導体装置 | |
WO2022196768A1 (ja) | 半導体装置 | |
WO2022239284A1 (ja) | 半導体装置 | |
WO2022239285A1 (ja) | 半導体装置 | |
WO2022158053A1 (ja) | 半導体装置 | |
JP7231065B2 (ja) | 半導体装置 | |
JP2023119676A (ja) | 半導体装置 | |
JP2023120081A (ja) | 半導体装置 | |
WO2023063411A1 (ja) | 半導体装置 | |
WO2023140254A1 (ja) | 半導体装置 | |
WO2023199932A1 (ja) | 半導体装置および製造方法 | |
WO2023063412A1 (ja) | 半導体装置および半導体装置の製造方法 | |
WO2023224059A1 (ja) | 半導体装置 | |
US20240055483A1 (en) | Semiconductor device | |
JP7231064B2 (ja) | 半導体装置 | |
WO2023120715A1 (ja) | 半導体装置 | |
US20230299145A1 (en) | Semiconductor device | |
JP2023170200A (ja) | 半導体装置 | |
JP2023043137A (ja) | 半導体装置および製造方法 | |
CN117995902A (zh) | 半导体装置 | |
CN117650157A (zh) | 半导体装置 | |
JP2023042781A (ja) | 半導体装置および製造方法 | |
CN118352354A (zh) | 半导体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20221214 |