JP2023120081A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2023120081A
JP2023120081A JP2022023285A JP2022023285A JP2023120081A JP 2023120081 A JP2023120081 A JP 2023120081A JP 2022023285 A JP2022023285 A JP 2022023285A JP 2022023285 A JP2022023285 A JP 2022023285A JP 2023120081 A JP2023120081 A JP 2023120081A
Authority
JP
Japan
Prior art keywords
dummy
region
mesa portion
contact
active
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2022023285A
Other languages
English (en)
Inventor
洋輔 桜井
Yosuke Sakurai
彰生 山野
Akio Yamano
晴司 野口
Seishi Noguchi
竜太郎 浜崎
Ryutaro Hamazaki
拓弥 山田
Takuya Yamada
大輔 尾崎
Daisuke Ozaki
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP2022023285A priority Critical patent/JP2023120081A/ja
Priority to US18/069,200 priority patent/US20230260991A1/en
Priority to CN202211675712.4A priority patent/CN116613202A/zh
Publication of JP2023120081A publication Critical patent/JP2023120081A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0641—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region without components of the field effect type
    • H01L27/0647—Bipolar transistors in combination with diodes, or capacitors, or resistors, e.g. vertical bipolar transistor and bipolar lateral transistor and resistor
    • H01L27/0652—Vertical bipolar transistor in combination with diodes, or capacitors, or resistors
    • H01L27/0664—Vertical bipolar transistor in combination with diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8613—Mesa PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/07—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common
    • H01L27/0705—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type
    • H01L27/0727—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type in combination with diodes, or capacitors or resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/435—Resistive materials for field effect devices, e.g. resistive gate for MOSFET or MESFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

【課題】半導体装置のターンオン損失を低減する。【解決手段】ゲートトレンチ部に接する２つのメサ部のうち一方のメサ部は、ドリフト領域よりもドーピング濃度の高い第１導電型のエミッタ領域が、ゲートトレンチ部に接して配置されたアクティブメサ部であり、ゲートトレンチ部に接する２つのメサ部のうちの他方のメサ部は、エミッタ領域を有さないダミーメサ部であり、ダミーメサ部とエミッタ電極との抵抗であるダミーコンタクト抵抗は、アクティブメサ部とエミッタ電極との抵抗であるアクティブコンタクト抵抗の１０００倍以上である半導体装置を提供する。【選択図】図２

Description

本発明は、半導体装置に関する。
従来、ＩＧＢＴ等の半導体装置が知られている。（例えば、特許文献１参照）。
特許文献１ ＷＯ２０１７／０３３３１５号
半導体装置においては、スイッチング損失を低減することが好ましい。
上記課題を解決するために、本発明の第１の態様においては、半導体装置を提供する。半導体装置は、上面および下面を有し、第１導電型のドリフト領域が設けられた半導体基板を備えてよい。半導体装置は、前記半導体基板の前記上面の上方に設けられたエミッタ電極を備えてよい。半導体装置は、前記半導体基板の前記上面に設けられ、配列方向において互いに間隔を有して配置された複数のトレンチ部を備えてよい。半導体装置は、前記半導体基板の内部において、それぞれのトレンチ部に挟まれた複数のメサ部を備えてよい。複数のトレンチ部は、ゲート電圧が印加されるゲートトレンチ部を含んでよい。前記ゲートトレンチ部に接する２つの前記メサ部のうち一方の前記メサ部は、前記ドリフト領域よりもドーピング濃度の高い第１導電型のエミッタ領域が、前記ゲートトレンチ部に接して配置されたアクティブメサ部であってよい。前記ゲートトレンチ部に接する２つの前記メサ部のうちの他方の前記メサ部は、前記エミッタ領域を有さないダミーメサ部であってよい。前記ダミーメサ部と前記エミッタ電極との抵抗であるダミーコンタクト抵抗は、前記アクティブメサ部と前記エミッタ電極との抵抗であるアクティブコンタクト抵抗の１０００倍以上であってよい。
前記ダミーコンタクト抵抗は、前記アクティブコンタクト抵抗の５０００倍以上であってよい。
前記ダミーコンタクト抵抗は、前記アクティブコンタクト抵抗の３００００倍以上であってよい。
前記ダミーコンタクト抵抗は、前記アクティブコンタクト抵抗の５００００倍以上であってよい。
前記ダミーコンタクト抵抗は、前記アクティブコンタクト抵抗の１０００００倍以下であってよい。
半導体装置は、前記ダミーメサ部と前記エミッタ電極との間に設けられ、前記エミッタ電極よりも体積抵抗率の高い材料で形成された抵抗膜を備えてよい。
前記ダミーメサ部は、前記半導体基板の前記上面に露出する第２導電型の領域を有してよい。前記アクティブメサ部は、前記ダミーメサ部の前記第２導電型の領域よりもドーピング濃度の高い、第２導電型のコンタクト領域を有してよい。
前記アクティブメサ部は、前記ドリフト領域と前記エミッタ領域との間に設けられた第２導電型のベース領域を有してよい。前記ダミーメサ部の前記第２導電型の領域のドーピング濃度は、前記ベース領域以下であってよい。
半導体装置は、前記半導体基板の前記上面と前記エミッタ電極との間に設けられた層間絶縁膜を備えてよい。前記層間絶縁膜には、前記エミッタ電極と前記アクティブメサ部とを接続する第１コンタクトホールと、前記エミッタ電極と前記ダミーメサ部とを接続する第２コンタクトホールとが設けられてよい。上面視において、１つの前記ダミーメサ部に対する前記第２コンタクトホールの総面積が、１つの前記アクティブメサ部に対する前記第１コンタクトホールの総面積よりも小さくてよい。
前記アクティブメサ部は、前記半導体基板の前記上面から前記半導体基板の内部に設けられ、前記エミッタ電極と接続するトレンチコンタクトを有してよい。前記ダミーメサ部には前記トレンチコンタクトが設けられていなくてよい。
前記アクティブメサ部は、前記ドリフト領域と前記エミッタ領域との間に設けられた第２導電型のベース領域を有してよい。前記ダミーメサ部は、前記ドリフト領域と前記半導体基板の前記上面との間に前記ベース領域を有してよい。前記アクティブメサ部および前記ダミーメサ部は、前記ベース領域と前記ドリフト領域との間に、前記ドリフト領域よりもドーピング濃度の高い第１導電型の蓄積領域を有してよい。前記ダミーメサ部の前記蓄積領域のドーピング濃度を深さ方向に積分した積分濃度は、前記アクティブメサ部の前記蓄積領域のドーピング濃度を深さ方向に積分した積分濃度よりも大きくてよい。
前記ゲートトレンチ部は、ゲート導電部と、前記ゲート導電部と前記半導体基板との間に設けられたゲート絶縁膜とを含んでよい。前記ダミーメサ部に接する前記ゲート絶縁膜は、前記アクティブメサ部に接する前記ゲート絶縁膜よりも薄くてよい。
前記複数のトレンチ部は、前記配列方向において前記ダミーメサ部を挟んで前記ゲートトレンチ部と隣り合って配置され、前記ゲート電圧とは異なる電圧が印加されるダミートレンチ部を含んでよい。前記ダミートレンチ部に接する前記メサ部のうち、前記ゲートトレンチ部側の前記メサ部は前記エミッタ領域を有さない第１のダミーメサ部であり、前記ゲートトレンチ部とは逆側の前記メサ部は前記エミッタ領域を有さない第２のダミーメサ部であってよい。前記第１のダミーメサ部の前記ダミーコンタクト抵抗は、前記第２のダミーメサ部の前記ダミーコンタクト抵抗よりも低くてよい。
前記複数のメサ部は、前記エミッタ領域を有さない第３のダミーメサ部と、前記配列方向において前記第３のダミーメサ部よりも前記半導体基板の端部に近くに配置され、前記エミッタ領域を有さない第４のダミーメサ部とを有してよい。前記第４のダミーメサ部の前記ダミーコンタクト抵抗は、前記第３のダミーメサ部の前記ダミーコンタクト抵抗よりも低くてよい。
半導体装置は、前記エミッタ電極の上面における接続領域に接続する配線を備えてよい。前記複数のメサ部は、上面視において前記接続領域と重なり、前記エミッタ領域を有さない第５のダミーメサ部と、上面視において前記接続領域と重ならず、前記エミッタ領域を有さない第６のダミーメサ部とを含んでよい。前記第５のダミーメサ部の前記ダミーコンタクト抵抗は、前記第６のダミーメサ部の前記ダミーコンタクト抵抗よりも低くてよい。
前記半導体装置をターンオンさせたときの、前記半導体装置に流れるコレクタ電流と、コレクタ－エミッタ間の電圧変化速度との関係を示す電流－電圧変化速度特性は、前記電圧変化速度が極大値を示すピーク部と、前記ピーク部から前記コレクタ電流を増加させる方向において、前記電圧変化速度が維持または増加する維持増加領域とを有してよい。
前記電流－電圧変化速度特性は、前記コレクタ電流が前記半導体装置の定格電流の５％の場合の前記電圧変化速度より、前記コレクタ電流が前記定格電流の場合の前記電圧変化速度のほうが大きくてよい。
前記電流－電圧変化速度特性は、前記コレクタ電流が前記半導体装置の定格電流の５％から１００％までの領域において、前記電圧変化速度が極小値を示す谷部を有してよい。
本発明の第２の態様においては、半導体装置を提供する。半導体装置は、上面および下面を有し、第１導電型のドリフト領域が設けられた半導体基板を備えてよい。半導体装置は、前記半導体基板の前記上面の上方に設けられたエミッタ電極を備えてよい。半導体装置は、前記半導体基板の前記上面に設けられ、配列方向において互いに間隔を有して配置された複数のトレンチ部を備えてよい。半導体装置は、前記半導体基板の内部において、それぞれのトレンチ部に挟まれた複数のメサ部を備えてよい。前記複数のトレンチ部は、ゲート電圧が印加されるゲートトレンチ部を含んでよい。前記ゲートトレンチ部に接する２つの前記メサ部のうち一方の前記メサ部は、前記ドリフト領域よりもドーピング濃度の高い第１導電型のエミッタ領域が、前記ゲートトレンチ部に接して配置されたアクティブメサ部であってよい。前記ゲートトレンチ部に接する２つの前記メサ部のうちの他方の前記メサ部は、前記エミッタ領域を有さないダミーメサ部であってよい。半導体装置をターンオンさせたときの、前記半導体装置に流れるコレクタ電流と、コレクタ－エミッタ間の電圧変化速度との関係を示す電流－電圧変化速度特性は、前記電圧変化速度が極大値を示すピーク部と、前記ピーク部から前記コレクタ電流を増加させる方向において、前記電圧変化速度が維持または増加する維持増加領域とを有してよい。
前記電流－電圧変化速度特性は、前記コレクタ電流が前記半導体装置の定格電流の１０％の場合の前記電圧変化速度より、前記コレクタ電流が前記定格電流の場合の前記電圧変化速度のほうが大きくてよい。
前記電流－電圧変化速度特性は、前記コレクタ電流が前記半導体装置の定格電流の１０％から１００％までの領域において、前記電圧変化速度が極小値を示す谷部を有してよい。
なお、上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではない。これらの特徴群のサブコンビネーションもまた、発明となりうる。
半導体装置１００の上面図の一例である。 図１におけるＡ－Ａ断面の一例を示す図である。 上面視における抵抗膜２１０の配置例を示す図である。 トランジスタ部７０の断面の他の例を示す図である。 上面視におけるトレンチコンタクト２２０の配置例を示す図である。 トランジスタ部７０の断面の他の例を示す図である。 上面視におけるダミーメサ部６１のＰ型領域の配置例を示す図である。 トランジスタ部７０の断面の他の例を示す図である。 上面視におけるダミーメサ部６１のコンタクトホール５４の配置例を示す図である。 ターンオン時における半導体装置１００のコレクタ－エミッタ間電圧Ｖｃｅと、ゲート電圧Ｖｇｅの時間波形の一例を示す図である。 図１０に示した領域３００のゲート電圧波形の拡大図である。 コンタクト抵抗比Ｒ２／Ｒ１と、ゲート電圧Ｖｇｅの持ち上がり量との関係を示す図である。 コンタクト抵抗比Ｒ２／Ｒ１と、ターンオン損失との関係を示す図である。 ターンオン時における電流（Ｉｃ）－電圧変化速度（ｄｖ／ｄｔ）特性の一例を示す図である。 ターンオン時における電流（Ｉｃ）－電圧変化速度（ｄｖ／ｄｔ）特性の一例を示す図である。 半導体装置１００の断面の他の例を示す図である。 半導体装置１００の断面の他の例を示す図である。 ゲートトレンチ部４０の他の構造例を示す図である。 半導体装置１００の上面視において、一部のダミーメサ部６１を示した図である。 半導体装置１００の上面視において、一部のダミーメサ部６１を示した図である。
以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は特許請求の範囲にかかる発明を限定するものではない。実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。
本明細書においては半導体基板の深さ方向と平行な方向における一方の側を「上」、他方の側を「下」と称する。基板、層またはその他の部材の２つの主面のうち、一方の面を上面、他方の面を下面と称する。「上」、「下」の方向は、重力方向または半導体装置の実装時における方向に限定されない。
本明細書では、Ｘ軸、Ｙ軸およびＺ軸の直交座標軸を用いて技術的事項を説明する場合がある。直交座標軸は、構成要素の相対位置を特定するに過ぎず、特定の方向を限定するものではない。例えば、Ｚ軸は地面に対する高さ方向を限定して示すものではない。なお、＋Ｚ軸方向と－Ｚ軸方向とは互いに逆向きの方向である。正負を記載せず、Ｚ軸方向と記載した場合、＋Ｚ軸および－Ｚ軸に平行な方向を意味する。
本明細書では、半導体基板の上面および下面に平行な直交軸をＸ軸およびＹ軸とする。半導体基板の上面および下面と垂直な軸をＺ軸とする。本明細書では、Ｚ軸の方向を深さ方向と称する場合がある。本明細書では、Ｘ軸およびＹ軸を含めて、半導体基板の上面および下面に平行な方向を、水平方向と称する場合がある。本明細書において半導体基板の上面側と称した場合、半導体基板の深さ方向における中央から上面までの領域を指す。半導体基板の下面側と称した場合、半導体基板の深さ方向における中央から下面までの領域を指す。
本明細書において「同一」または「等しい」のように称した場合、製造ばらつき等に起因する誤差を有する場合も含んでよい。当該誤差は、例えば１０％以内である。
本明細書においては、不純物がドーピングされたドーピング領域の導電型をＰ型またはＮ型として説明している。Ｎ型およびＰ型は、第１導電型および第２導電型の一例である。Ｎ型が第１導電型、Ｐ型が第２導電型であってよく、Ｐ型が第１導電型、Ｎ型が第２導電型であってもよい。本明細書においては、不純物とは、特にＮ型のドナーまたはＰ型のアクセプタのいずれかを意味する場合があり、ドーパントと記載する場合がある。本明細書においては、ドーピングとは、半導体基板にドナーまたはアクセプタを導入し、Ｎ型の導電型を示す半導体またはＰ型の導電型を示す半導体とすることを意味する。
本明細書においては、ドーピング濃度とは、熱平衡状態におけるドナーの濃度またはアクセプタの濃度を意味する。本明細書においては、ネット・ドーピング濃度とは、ドナー濃度を正イオンの濃度とし、アクセプタ濃度を負イオンの濃度として、電荷の極性を含めて足し合わせた正味の濃度を意味する。一例として、ドナー濃度をＮＤ、アクセプタ濃度をＮＡとすると、任意の位置における正味のネット・ドーピング濃度は｜ＮＤ－ＮＡ｜となる。
ドナーは、半導体に電子を供給する機能を有している。アクセプタは、半導体から電子を受け取る機能を有している。ドナーおよびアクセプタは、不純物自体には限定されない。例えば、半導体中に存在する空孔（Ｖ）、酸素（Ｏ）および水素（Ｈ）が結合したＶＯＨ欠陥は、電子を供給するドナーとして機能する。
本明細書においてＰ＋型またはＮ＋型と記載した場合、Ｐ型またはＮ型よりもドーピング濃度が高いことを意味し、Ｐ－型またはＮ－型と記載した場合、Ｐ型またはＮ型よりもドーピング濃度が低いことを意味する。また、本明細書においてＰ＋＋型またはＮ＋＋型と記載した場合には、Ｐ＋型またはＮ＋型よりもドーピング濃度が高いことを意味する。
本明細書において化学濃度とは、電気的な活性化の状態によらずに測定される不純物の原子密度を指す。化学濃度（原子密度）は、例えば二次イオン質量分析法（ＳＩＭＳ）により計測できる。上述したネット・ドーピング濃度は、電圧－容量測定法（ＣＶ法）により測定できる。拡がり抵抗測定法（ＳＲ法）により計測されるキャリア密度を、ネット・ドーピング濃度としてよい。ＣＶ法またはＳＲ法により計測されるキャリア密度は、熱平衡状態における値としてよい。Ｎ型の領域においては、ドナー濃度がアクセプタ濃度よりも十分大きいので、当該領域におけるキャリア密度を、ドナー濃度としてもよい。同様に、Ｐ型の領域においては、当該領域におけるキャリア密度を、アクセプタ濃度としてもよい。
ドナー、アクセプタまたはネット・ドーピングの濃度分布がピークを有する場合、当該ピーク値を当該領域におけるドナー、アクセプタまたはネット・ドーピングの濃度としてよい。ドナー、アクセプタまたはネット・ドーピングの濃度がほぼ均一な場合等においては、当該領域におけるドナー、アクセプタまたはネット・ドーピングの濃度の平均値をドナー、アクセプタまたはネット・ドーピングの濃度としてよい。
ＳＲ法により計測されるキャリア密度が、ドナーまたはアクセプタの濃度より低くてもよい。拡がり抵抗を測定する際に電流が流れる範囲において、半導体基板のキャリア移動度が結晶状態の値よりも低い場合がある。キャリア移動度の低下は、格子欠陥等による結晶構造の乱れ（ディスオーダー）により、キャリアが散乱されることで生じる。
ＣＶ法またはＳＲ法により計測されるキャリア密度から算出したドナーまたはアクセプタの濃度は、ドナーまたはアクセプタを示す元素の化学濃度よりも低くてよい。一例として、シリコンの半導体においてドナーとなるリンまたはヒ素のドナー濃度、あるいはアクセプタとなるボロン（ホウ素）のアクセプタ濃度は、これらの化学濃度の９９％程度である。一方、シリコンの半導体においてドナーとなる水素のドナー濃度は、水素の化学濃度の０．１％から１０％程度である。
本明細書においては、トランジスタ部としてＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）の構成を説明するが、トランジスタ部はＭＯＳＦＥＴであってもよい。トランジスタ部がＭＯＳＦＥＴの場合、本明細書における「エミッタ」はＭＯＳＦＥＴのソースを指し、「コレクタ」はＭＯＳＦＥＴのドレインを指す。トランジスタ部がＭＯＳＦＥＴの場合、Ｐ型のコレクタ領域に代えてN型のドレイン領域が設けられてよい。
図１は、半導体装置１００の上面図の一例である。図１においては、各部材を半導体基板１０の上面に投影した位置を示している。図１においては、半導体装置１００の一部の部材だけを示しており、一部の部材は省略している。
半導体装置１００は半導体基板１０を備える。半導体基板１０は、半導体材料で形成された基板である。一例として半導体基板１０はシリコン基板である。本例の半導体基板１０は、Ｎ型のバルク・ドナーが全体に分布している。バルク・ドナーは、半導体基板１０の元となるインゴットの製造時に、インゴット内に略一様に含まれたドーパントによるドナーである。本例のバルク・ドナーは、水素以外の元素である。バルク・ドナーのドーパントは、例えばＶ族、ＶＩ族の元素であり、例えばリン、アンチモン、ヒ素、セレンまたは硫黄であるが、これに限定されない。本例のバルク・ドナーは、リンである。バルク・ドナーは、Ｐ型の領域にも含まれている。半導体基板１０は、半導体のインゴットから切り出したウエハであってよく、ウエハを個片化したチップであってもよい。半導体のインゴットは、チョクラルスキー法（ＣＺ法）、磁場印加型チョクラルスキー法（ＭＣＺ法）、フロートゾーン法（ＦＺ法）のいずれかで製造されてよい。
ＭＣＺ法で製造された基板に含まれる酸素化学濃度は一例として１×１０１７～７×１０１７ａｔｏｍｓ／ｃｍ３である。ＦＺ法で製造された基板に含まれる酸素化学濃度は一例として１×１０１５～５×１０１６ａｔｏｍｓ／ｃｍ３である。バルク・ドナー濃度は、半導体基板１０の全体に分布しているバルク・ドナーの化学濃度を用いてよく、当該化学濃度の９０％から１００％の間の値であってもよい。リンなどのＶ族、ＶＩ族のドーパントがドープされた半導体基板では、バルク・ドナー濃度は、１×１０１１／ｃｍ３以上、３×１０１３／ｃｍ３以下であってよい。Ｖ族、ＶＩ族のドーパントがドープされた半導体基板のバルク・ドナー濃度は、好ましくは１×１０１２／ｃｍ３以上、１×１０１３／ｃｍ３以下である。半導体基板１０は、リン等のバルク・ドーパントを実質的に含まないノンドープ基板を用いてもよい。その場合、ノンドーピング基板のバルク・ドナー濃度は例えば１×１０１０／ｃｍ３以上、５×１０１２／ｃｍ３以下である。ノンドーピング基板のバルク・ドナー濃度は、好ましくは１×１０１１／ｃｍ３以上である。ノンドーピング基板のバルク・ドナー濃度は、好ましくは５×１０１２／ｃｍ３以下である。
半導体基板１０には、Ｐ型のバルク・アクセプタが全体に分布していてもよい。バルク・アクセプタは、半導体基板１０の元となるインゴットの製造時に、インゴット内に略均一に含まれたドーパントによるアクセプタであってよく、ウエハまたはチップ状の半導体基板１０の全体に注入されたアクセプタであってもよい。バルク・アクセプタは、ボロンであってよい。バルク・アクセプタ濃度は、バルク・ドナー濃度より低くてよい。つまり、インゴットまたは半導体基板１０のバルクはＮ型である。一例として、バルク・アクセプタ濃度は５×１０１１（／ｃｍ３）～８×１０１４（／ｃｍ３）であり、バルク・ドナー濃度は５×１０１２（／ｃｍ３）～１×１０１５（／ｃｍ３）である。バルク・アクセプタ濃度は、バルク・ドナー濃度の１％以上であってよく、１０％以上でよく、５０％以上であってよい。バルク・アクセプタ濃度は、バルク・ドナー濃度の９９％以下であってよく、９５％以下でよく、９０％以下であってよい。バルク・アクセプタ濃度およびバルク・ドナー濃度は、半導体基板１０の全体に分布するボロンまたはリン等の不純物の化学濃度を用いてよい。バルク・アクセプタ濃度およびバルク・ドナー濃度は、半導体基板１０の全体に分布するボロンまたはリン等の不純物の化学濃度の、半導体基板１０の深さ方向における中央における値を用いてもよい。
半導体基板１０は、上面および下面を有する。上面および下面は、半導体基板１０の２つの主面である。半導体基板１０は、上面視において端辺１０２を有する。本明細書で単に上面視と称した場合、半導体基板１０の上面側から見ることを意味している。本例の半導体基板１０は、上面視において互いに向かい合う２組の端辺１０２を有する。図１においては、Ｘ軸およびＹ軸は、いずれかの端辺１０２と平行である。またＺ軸は、半導体基板１０の上面と垂直である。
半導体基板１０には活性部１６０が設けられている。活性部１６０は、半導体装置１００が動作した場合に半導体基板１０の上面と下面との間で、深さ方向に主電流が流れる領域である。活性部１６０の上方には、エミッタ電極が設けられているが図１では省略している。
活性部１６０には、ＩＧＢＴ等のトランジスタ素子を含むトランジスタ部７０が設けられている。活性部１６０には、還流ダイオード（ＦＷＤ）等のダイオード素子を含むダイオード部８０が設けられていてよく、設けられていなくともよい。図１の例では、トランジスタ部７０およびダイオード部８０が、半導体基板１０の上面における所定の配列方向（本例ではＸ軸方向）に沿って、交互に配置されている。
図１においては、トランジスタ部７０が配置される領域には記号「Ｉ」を付し、ダイオード部８０が配置される領域には記号「Ｆ」を付している。本明細書では、上面視において配列方向と垂直な方向を延伸方向（図１ではＹ軸方向）と称する場合がある。トランジスタ部７０およびダイオード部８０は、それぞれ延伸方向に長手を有してよい。つまり、トランジスタ部７０のＹ軸方向における長さは、Ｘ軸方向における幅よりも大きい。同様に、ダイオード部８０のＹ軸方向における長さは、Ｘ軸方向における幅よりも大きい。トランジスタ部７０およびダイオード部８０の延伸方向と、後述する各トレンチ部の長手方向とは同一であってよい。
ダイオード部８０は、半導体基板１０の下面と接する領域に、Ｎ＋型のカソード領域を有する。本明細書では、カソード領域が設けられた領域を、ダイオード部８０と称する。つまりダイオード部８０は、上面視においてカソード領域と重なる領域である。半導体基板１０の下面には、カソード領域以外の領域には、Ｐ＋型のコレクタ領域が設けられてよい。本明細書では、ダイオード部８０を、後述するゲート配線までＹ軸方向に延長した延長領域８１も、ダイオード部８０に含める場合がある。延長領域８１の下面には、コレクタ領域が設けられている。
トランジスタ部７０は、半導体基板１０の下面と接する領域に、Ｐ＋型のコレクタ領域を有する。トランジスタ部７０は、半導体基板１０の上面側に、Ｎ＋型のエミッタ領域、Ｐ－型のベース領域、ゲート導電部およびゲート絶縁膜を有するゲート構造が周期的に配置されている。
半導体装置１００は、半導体基板１０の上方に１つ以上のパッドを有してよい。本例の半導体装置１００は、ゲートパッド１１２を有している。半導体装置１００は、温度検出用のダイオードに接続されるアノードパッドおよびカソードパッドを有してよく、電流検出用のパッドを有してもよい。各パッドは、端辺１０２の近傍に配置されている。端辺１０２の近傍とは、上面視における端辺１０２と、エミッタ電極との間の領域を指す。半導体装置１００の実装時において、各パッドは、ワイヤ等の配線を介して外部の回路に接続されてよい。
ゲートパッド１１２には、ゲート電位が印加される。ゲートパッド１１２は、活性部１６０のゲートトレンチ部の導電部に電気的に接続される。半導体装置１００は、ゲートパッド１１２とゲートトレンチ部とを接続するゲート配線を備える。図１においては、ゲート配線に斜線のハッチングを付している。
本例のゲート配線は、外周ゲート配線１３０と、活性側ゲート配線１３１とを有している。外周ゲート配線１３０は、上面視において活性部１６０と半導体基板１０の端辺１０２との間に配置されている。本例の外周ゲート配線１３０は、上面視において活性部１６０を囲んでいる。上面視において外周ゲート配線１３０に囲まれた領域を活性部１６０としてもよい。外周ゲート配線１３０は、ゲートパッド１１２と接続されている。外周ゲート配線１３０は、半導体基板１０の上方に配置されている。ゲート配線は、アルミニウム等を含む金属配線であってよく、ポリシリコンで形成された配線であってよく、これらの配線が積層された積層配線であってもよい。
活性側ゲート配線１３１は、活性部１６０に設けられている。活性部１６０に活性側ゲート配線１３１を設けることで、半導体基板１０の各領域について、ゲートパッド１１２からの配線長のばらつきを低減できる。
活性側ゲート配線１３１は、活性部１６０のゲートトレンチ部と接続される。活性側ゲート配線１３１は、半導体基板１０の上方に配置されている。活性側ゲート配線１３１は、不純物がドープされたポリシリコン等の半導体で形成された配線であってよい。
活性側ゲート配線１３１は、外周ゲート配線１３０と接続されてよい。本例の活性側ゲート配線１３１は、Ｙ軸方向の略中央で一方の外周ゲート配線１３０から他方の外周ゲート配線１３０まで、活性部１６０を横切るように、Ｘ軸方向に延伸して設けられている。活性側ゲート配線１３１により活性部１６０が分割されている場合、それぞれの分割領域において、トランジスタ部７０およびダイオード部８０がＸ軸方向に交互に配置されてよい。
半導体装置１００は、ポリシリコン等で形成されたＰＮ接合ダイオードである不図示の温度センス部や、活性部１６０に設けられたトランジスタ部の動作を模擬する不図示の電流検出部を備えてもよい。
本例の半導体装置１００は、活性部１６０と端辺１０２との間に、エッジ終端構造部９０を備える。エッジ終端構造部９０は、半導体基板１０において、活性部１６０よりも外側に設けられている。半導体基板１０における外側とは、より端辺１０２に近い側を指す。本例のエッジ終端構造部９０は、外周ゲート配線１３０と端辺１０２との間に配置されている。エッジ終端構造部９０は、半導体基板１０の上面側の電界集中を緩和する。エッジ終端構造部９０は、複数のガードリング９２を有する。ガードリング９２は、半導体基板１０の上面と接するＰ型の領域である。ガードリング９２は、上面視において活性部１６０を囲んでいてよい。複数のガードリング９２は、外周ゲート配線１３０と端辺１０２との間において、所定の間隔で配置されている。外側に配置されたガードリング９２は、一つ内側に配置されたガードリング９２を囲んでいてよい。外側とは、端辺１０２に近い側を指し、内側とは、半導体基板１０の上面視における中央に近い側を指す。複数のガードリング９２を設けることで、活性部１６０の上面側における空乏層を外側に伸ばすことができ、半導体装置１００の耐圧を向上できる。エッジ終端構造部９０は、活性部１６０を囲んで環状に設けられたフィールドプレートおよびリサーフのうちの少なくとも一つを更に備えていてもよい。
図２は、図１におけるＡ－Ａ断面の一例を示す図である。Ａ－Ａ断面は、トランジスタ部７０の一部を通過するＸＺ面である。図２に示す各構成要素は、Ｙ軸方向に延伸して設けられている。本例の半導体装置１００は、当該断面において、半導体基板１０、層間絶縁膜３８、エミッタ電極５２およびコレクタ電極２４を有する。層間絶縁膜３８は、半導体基板１０の上面２１に設けられている。層間絶縁膜３８は、ホウ素またはリン等の不純物が添加されたシリケートガラス等の絶縁膜、熱酸化膜、窒化膜、および、その他の絶縁膜の少なくとも一層を含む膜である。層間絶縁膜３８には、エミッタ電極５２と半導体基板１０とを接続するコンタクトホール５４が設けられている。
エミッタ電極５２は、層間絶縁膜３８の上方に設けられる。エミッタ電極５２は、層間絶縁膜３８のコンタクトホール５４を通って、半導体基板１０の上面２１と接触している。エミッタ電極５２は、後述するエミッタ領域１２、コンタクト領域１５およびベース領域１４と接触してよい。コレクタ電極２４は、半導体基板１０の下面２３に設けられる。エミッタ電極５２およびコレクタ電極２４は、アルミニウム等の金属材料で形成されている。本明細書において、エミッタ電極５２とコレクタ電極２４とを結ぶ方向（Ｚ軸方向）を深さ方向と称する。
半導体基板１０は、Ｎ－型のドリフト領域１８を有する。ドリフト領域１８のドーピング濃度は、バルク・ドナー濃度と一致してよく、バルク・ドナー濃度およびバルク・アクセプタ濃度の差分であるバルクのネット・ドーピング濃度と一致してもよい。他の例では、ドリフト領域１８のドーピング濃度は、バルク・ドナー濃度またはバルクのネット・ドーピング濃度より高くてもよい。ドリフト領域１８は、トランジスタ部７０およびダイオード部８０のそれぞれに設けられている。
トランジスタ部７０およびダイオード部８０のそれぞれにおいて、ドリフト領域１８よりも下面２３側にはＮ＋型のバッファ領域２０が設けられてよい。バッファ領域２０のドーピング濃度は、ドリフト領域１８のドーピング濃度よりも高い。バッファ領域２０は、ドリフト領域１８よりもドナー濃度の高い１つまたは複数のドナー濃度ピークを有する。バッファ領域２０は、ベース領域１４の下端から広がる空乏層が、Ｐ＋型のコレクタ領域２２およびＮ＋型のカソード領域に到達することを防ぐフィールドストップ層として機能してよい。
トランジスタ部７０において、バッファ領域２０の下には、Ｐ＋型のコレクタ領域２２が設けられる。コレクタ領域２２のアクセプタ濃度は、ベース領域１４のアクセプタ濃度より高い。コレクタ領域２２は、ベース領域１４と同一のアクセプタを含んでよく、異なるアクセプタを含んでもよい。コレクタ領域２２のアクセプタは、例えばボロンである。なおダイオード部８０においては、バッファ領域２０の下にはＮ＋型のカソード領域が設けられる。カソード領域のドナー濃度は、ドリフト領域１８のドナー濃度より高い。カソード領域のドナーは、例えば水素またはリンである。本例においてダイオード部８０とトランジスタ部７０のＸ軸方向における境界は、カソード領域とコレクタ領域２２の境界である。
なお、各領域のドナーおよびアクセプタとなる元素は、上述した例に限定されない。コレクタ領域２２およびカソード領域は、半導体基板１０の下面２３に露出しており、コレクタ電極２４と接続している。コレクタ電極２４は、半導体基板１０の下面２３全体と接触してよい。エミッタ電極５２およびコレクタ電極２４は、アルミニウム等の金属材料で形成される。
半導体基板１０の上面側には、１つ以上のゲートトレンチ部４０および１つ以上のダミートレンチ部３０が設けられている。図２においてはゲートトレンチ部４０に記号Ｇを付し、ダミートレンチ部３０に記号Ｅを付している。ゲートトレンチ部４０はゲート電圧が印加されてゲート電極として機能し、ダミートレンチ部３０はゲート電圧とは異なる電圧が印加され、ゲート電極として機能しない。本例のダミートレンチ部３０には、エミッタ電極５２の電圧が印加される。本明細書では、ゲートトレンチ部４０およびダミートレンチ部３０をトレンチ部と称する場合がある。トレンチ部は、半導体基板１０の上面２１からドリフト領域１８まで深さ方向に設けられている。トレンチ部は、半導体基板１０の上面２１において、延伸方向（Ｙ軸方向）に延伸している。トレンチ部は、配列方向において互いに間隔を有して配置されている。
ゲートトレンチ部４０は、半導体基板１０の上面２１に設けられた溝状のゲートトレンチ、ゲート絶縁膜４２およびゲート導電部４４を有する。ゲートトレンチ部４０は、ゲート構造の一例である。ゲート絶縁膜４２は、ゲートトレンチの内壁を覆って設けられる。ゲート絶縁膜４２は、ゲートトレンチの内壁の半導体を酸化または窒化して形成してよい。ゲート導電部４４は、ゲートトレンチの内部においてゲート絶縁膜４２よりも内側に設けられる。つまりゲート絶縁膜４２は、ゲート導電部４４と半導体基板１０とを絶縁する。ゲート導電部４４は、ポリシリコン等の導電材料で形成される。
ゲート導電部４４は、深さ方向において、ベース領域１４よりも長く設けられてよい。当該断面におけるゲートトレンチ部４０は、半導体基板１０の上面２１において層間絶縁膜３８により覆われる。ゲート導電部４４は、ゲート配線に電気的に接続されている。ゲート導電部４４に所定のゲート電圧が印加されると、ベース領域１４のうちゲートトレンチ部４０に接する界面の表層に電子の反転層によるチャネルが形成される。
ダミートレンチ部３０は、当該断面において、ゲートトレンチ部４０と同一の構造を有してよい。ダミートレンチ部３０は、半導体基板１０の上面２１に設けられたダミートレンチ、ダミー絶縁膜３２およびダミー導電部３４を有する。ダミー導電部３４は、ゲートパッドとは異なる電極に接続されてよい。例えば、ゲートパッドとは異なる外部回路に接続する図示しないダミーパッドに、ダミー導電部３４を接続し、ゲート導電部４４とは異なる制御を行ってもよい。ダミー導電部３４をエミッタ電極５２に電気的に接続させてもよい。ダミー絶縁膜３２は、ダミートレンチの内壁を覆って設けられる。ダミー導電部３４は、ダミートレンチの内部に設けられ、且つ、ダミー絶縁膜３２よりも内側に設けられる。ダミー絶縁膜３２は、ダミー導電部３４と半導体基板１０とを絶縁する。ダミー導電部３４は、ゲート導電部４４と同一の材料で形成されてよい。例えばダミー導電部３４は、ポリシリコン等の導電材料で形成される。ダミー導電部３４は、深さ方向においてゲート導電部４４と同一の長さを有してよい。
当該断面におけるゲートトレンチ部４０およびダミートレンチ部３０は、半導体基板１０の上面２１において層間絶縁膜３８により覆われている。上述したように、ゲートトレンチ部４０は、いずれかの箇所においてゲート配線と接続され、ダミートレンチ部３０は、いずれかの箇所において、ゲート配線とは別の配線に接続されてよく、エミッタ電極５２と接続されてよい。すなわちダミートレンチ部３０は、ゲートトレンチ部４０とは異なる電位を有するように制御されてよく、エミッタ電極５２と同じ電位に制御されてもよい。
トランジスタ部７０は、配列方向に複数配列されたトレンチ部を有する。本例のトランジスタ部７０には、配列方向に沿って１以上のゲートトレンチ部４０と、１以上のダミートレンチ部３０とが交互に設けられている。図２の例では、２つのゲートトレンチ部４０と、２つのダミートレンチ部３０とが配列方向において交互に設けられているが、トレンチ部の配列はこれに限定されない。１つのゲートトレンチ部４０と１つのダミートレンチ部３０とが配列方向において交互に設けられてよく、２つのゲートトレンチ部４０と、３つ以上のダミートレンチ部３０とが配列方向において交互に設けられていてもよい。なお図１に示したダイオード部８０には、複数のダミートレンチ部３０が配列方向に沿って設けられていてよい。ダイオード部８０には、ゲートトレンチ部４０が設けられなくてよい。
配列方向において各トレンチ部の間には、メサ部が設けられている。メサ部は、半導体基板１０の内部において、配列方向に隣り合う２つのトレンチ部に挟まれた領域を指す。一例としてメサ部の上端は半導体基板１０の上面である。メサ部の下端の深さ位置は、トレンチ部の下端の深さ位置と同一である。本例のメサ部は、半導体基板１０の上面において、トレンチに沿って延伸方向（Ｙ軸方向）に延伸して設けられている。本例のトランジスタ部７０には、１つ以上のアクティブメサ部６０と、１つ以上のダミーメサ部６１とが設けられている。ダイオード部８０には１つ以上のダミーメサ部６１が設けられてよい。本明細書において単にメサ部と称した場合、アクティブメサ部６０およびダミーメサ部６１のそれぞれを指している。
アクティブメサ部６０は、トランジスタ部７０がオン状態となった場合に、ゲートトレンチ部４０との界面であるベース領域１４の表層にチャネル領域が形成され、エミッタ領域１２とドリフト領域１８との間に電流が流れるメサ部である。アクティブメサ部６０は、少なくとも１つのゲートトレンチ部４０に接している。図２のアクティブメサ部６０は、２つのゲートトレンチ部４０に挟まれているが、他の例では、ゲートトレンチ部４０およびダミートレンチ部３０に挟まれていてもよい。アクティブメサ部６０には、Ｎ＋型のエミッタ領域１２およびＰ－型のベース領域１４が、半導体基板１０の上面２１側から順番に設けられている。ベース領域１４の下方にはＮ－型のドリフト領域１８が設けられている。
エミッタ領域１２は半導体基板１０の上面２１に露出しており、且つ、ゲートトレンチ部４０と接して設けられている。エミッタ領域１２は、アクティブメサ部６０の両側のトレンチ部と接していてよい。エミッタ領域１２は、ドリフト領域１８よりもドーピング濃度が高い。
ベース領域１４は、エミッタ領域１２の下方に設けられている。本例のベース領域１４は、エミッタ領域１２と接して設けられている。ベース領域１４は、アクティブメサ部６０の両側のトレンチ部と接していてよい。ゲートトレンチ部４０に所定のゲート電圧が印加されると、ベース領域１４のうちゲートトレンチ部４０に接する界面の表層に電子の反転層によるチャネルが形成される。
ダミーメサ部６１には、ゲートトレンチ部４０と接するエミッタ領域１２が設けられない。本例のダミーメサ部６１には、ゲートトレンチ部４０と離れた位置にもエミッタ領域１２が設けられない。ダミーメサ部６１においては、ゲートトレンチ部４０に所定のオン電圧が印加された場合であっても、エミッタ領域１２とドリフト領域１８との間で電流が流れない。ダミーメサ部６１には、半導体基板１０の上面２１に接して、Ｐ型の領域が設けられている。Ｐ型の領域は、ベース領域１４であってよく、ベース領域１４とはドーピング濃度の異なる領域であってもよい。図２の例では、ベース領域１４よりもドーピング濃度の高いＰ＋型のコンタクト領域１５が、上面２１に接して設けられている。ベース領域１４の下方には、ドリフト領域１８が設けられている。本例のダミーメサ部６１は、ゲートトレンチ部４０およびダミートレンチ部３０に挟まれている。２つのダミートレンチ部３０に挟まれたメサ部も、ダミーメサ部６１であってよい。
アクティブメサ部６０には、半導体基板１０の上面２１に露出したコンタクト領域１５が設けられてもよい。例えばアクティブメサ部６０において、コンタクト領域１５およびエミッタ領域１２がＹ軸方向に沿って交互に配置されてよい。
少なくとも一つのゲートトレンチ部４０に接する２つのメサ部のうち、一方のメサ部はアクティブメサ部６０であり、他方のメサ部はダミーメサ部６１である。図２においては、複数のゲートトレンチ部４０のそれぞれが、アクティブメサ部６０とダミーメサ部６１の両方に接している。トランジスタ部７０に設けられたゲートトレンチ部４０の全てが、アクティブメサ部６０とダミーメサ部６１の両方に接していてもよい。
１つのアクティブメサ部６０と、エミッタ電極５２との間のコンタクト抵抗をアクティブコンタクト抵抗Ｒ１とする。アクティブコンタクト抵抗Ｒ１は、エミッタ電極５２と、アクティブメサ部６０に設けられるｐ型領域とのコンタクト抵抗であってよい。本例のｐ型領域は、コンタクト領域１５である。あるいは、アクティブコンタクト抵抗Ｒ１は、エミッタ電極５２と、アクティブメサ部６０に設けられるエミッタ領域１２とのコンタクト抵抗であってもよい。本例のアクティブコンタクト抵抗Ｒ１は、エミッタ電極５２と、アクティブメサ部６０に設けられるコンタクト領域１５とのコンタクト抵抗である。１つのダミーメサ部６１とエミッタ電極５２との間のコンタクト抵抗をダミーコンタクト抵抗Ｒ２とする。ダミーコンタクト抵抗Ｒ２は、エミッタ電極５２と、ダミーメサ部６１に設けられるｐ型領域とのコンタクト抵抗であってよい。本例のｐ型領域は、コンタクト領域１５である。本例のダミーコンタクト抵抗Ｒ２は、アクティブコンタクト抵抗Ｒ１の１０００倍以上である。
本例においては、それぞれのダミーメサ部６１とエミッタ電極５２との間に抵抗膜２１０を設けることで、ダミーコンタクト抵抗Ｒ２を大きくしている。抵抗膜２１０は、コンタクトホール５４において、ダミーメサ部６１の上面の少なくとも一部と接している。抵抗膜２１０は、エミッタ電極５２よりも体積抵抗率の高い材料で形成されている。抵抗膜２１０は、層間絶縁膜３８よりも体積抵抗率の低い材料で形成されている。例えばエミッタ電極５２はアルミニウムを含む金属電極であり、抵抗膜２１０は不純物がドーピングされたポリシリコン膜である。抵抗膜２１０は、図２に示すように全体がコンタクトホール５４の内部に配置されてよい。抵抗膜２１０は、一部がコンタクトホール５４の上端よりも上方に配置されていてもよい。抵抗膜２１０は、層間絶縁膜３８の一部を覆っていてもよい。抵抗膜２１０を用いることで、ダミーメサ部６１のダミーコンタクト抵抗Ｒ２を容易に大きくできる。
トランジスタ部７０をターンオンする場合、ターンオン損失が発生する。特にトランジスタ部７０に大きなコレクタ電流を流す場合には、大きなターンオン損失が発生する。ターンオンを高速化することでターンオン損失は低減できる。例えばゲート導電部４４に対するゲート抵抗を小さくすることでターンオンを高速化してターンオン損失を低減できる。しかしゲート抵抗を小さくすると、小電流時のターンオンも高速化してしまい、放射ノイズ等が発生してしまう。
本例では、ダミーコンタクト抵抗Ｒ２を大きくすることで、大きなコレクタ電流を流す場合のターンオン損失を低減する。ターンオン時にダミーメサ部６１に流入したホール電流は、通常はダミーメサ部６１を通ってエミッタ電極５２に抜ける。ダミーコンタクト抵抗Ｒ２を大きくすることでエミッタ電極５２へのホール電流が阻害され、ダミーメサ部６１に流入したホール電流の一部がゲートトレンチ部４０の側壁および底面を沿うようにアクティブメサ部６０へ流れ込む。このようなホール電流の流れにより、ゲート導電部４４に変位電流が生じる。ゲート導電部４４に生じた変位電流によりゲート導電部４４の電位が持ち上がり、チャネル領域の形成が促進され、アクティブメサ部６０のターンオンが高速化する。コレクタ電流が大きいほどアクティブメサ部６０に流れ込むホールが多くなり、ターンオンの高速化が顕著になる。このため、小電流時にはターンオンを高速化せずに放射ノイズ等の発生を抑制しつつ、大電流時にはターンオンを高速化してターンオン損失を低減できる。
ダミーコンタクト抵抗Ｒ２は、アクティブコンタクト抵抗Ｒ１の５０００倍以上であってよく、１００００倍以上であってよく、３００００倍以上であってよく、５００００倍以上であってもよい。なお、ダミーコンタクト抵抗Ｒ２が大きすぎると、ダミーメサ部６１からエミッタ電極５２へのホール電流の引き抜きが抑制されすぎ、例えばターンオフが遅くなってしまう。ダミーコンタクト抵抗Ｒ２は、アクティブコンタクト抵抗Ｒ１の１０００００倍以下であってよい。ダミーコンタクト抵抗Ｒ２は、アクティブコンタクト抵抗Ｒ１の９００００倍以下であってよく、８００００倍以下であってもよい。
図３は、上面視における抵抗膜２１０の配置例を示す図である。図３では、図２に示したアクティブメサ部６０、ダミーメサ部６１、ゲートトレンチ部４０およびダミートレンチ部３０の上面図を示している。図３では、これらの構成のＹ軸方向における一部の範囲を示している。図２は、図３におけるＡ－Ａ線における断面を示している。図３においてはゲート導電部４４およびダミー導電部３４の斜線のハッチングを省略し、抵抗膜２１０に斜線のハッチングを付している。
アクティブメサ部６０の上面には、エミッタ領域１２が露出している。アクティブメサ部６０の上面には、Ｐ＋型のコンタクト領域１５が露出していてもよい。エミッタ領域１２およびコンタクト領域１５は、アクティブメサ部６０およびゲートトレンチ部４０の延伸方向（Ｙ軸方向）に沿って交互に配置されてよい。他の例では、エミッタ領域１２がゲートトレンチ部４０に沿ってＹ軸方向に延伸してよい。コンタクト領域１５は、アクティブメサ部６０のＸ軸方向の中央に配置され、Ｙ軸方向に延伸してよい。つまりエミッタ領域１２およびコンタクト領域１５は、Ｙ軸方向が長手となるようにストライプ状に配置されてもよい。
アクティブメサ部６０の上面は、コンタクトホール５４を介してエミッタ電極５２と接続する。コンタクトホール５４は、Ｘ軸方向のアクティブメサ部６０の中央を露出させてよい。コンタクトホール５４は、Ｙ軸方向に沿って延伸して設けられてよい。コンタクトホール５４は、複数のエミッタ領域１２のうち、Ｙ軸方向の一方の端に配置されたエミッタ領域１２から、他方の端に配置されたエミッタ領域１２まで連続して設けられてよい。
ダミーメサ部６１の上面には、Ｐ型の領域が露出する。本例のＰ型の領域はコンタクト領域１５である。ダミーメサ部６１のコンタクト領域１５のドーピング濃度は、アクティブメサ部６０のコンタクト領域１５のドーピング濃度と同一であってよく、異なっていてもよい。ダミーメサ部６１のコンタクト領域１５は、アクティブメサ部６０の複数のエミッタ領域１２のうち、Ｙ軸方向の一方の端に配置されたエミッタ領域１２と対向する位置から、他方の端に配置されたエミッタ領域１２と対向する位置まで連続して設けられてよい。
本例のダミーメサ部６１のコンタクトホール５４は、アクティブメサ部６０のコンタクトホール５４と同様のＸ軸方向の幅およびＹ軸方向の長さを有してよい。ダミーメサ部６１のコンタクトホール５４は、コンタクト領域１５と重なる範囲に設けられてよい。
抵抗膜２１０は、ダミーメサ部６１のコンタクトホール５４の内部に設けられる。抵抗膜２１０は、アクティブメサ部６０と隣り合うダミーメサ部６１に設けられてよい。抵抗膜２１０は、アクティブメサ部６０と隣り合わないダミーメサ部６１にも設けられてよい。抵抗膜２１０のＸ軸方向の幅およびＹ軸方向の長さは、コンタクトホール５４と同一であってよい。つまり抵抗膜２１０は、ダミーメサ部６１のコンタクトホール５４の底面全体に設けられてよい。他の例では、抵抗膜２１０は、ダミーメサ部６１のコンタクトホール５４の底面の一部にだけ設けられてもよい。
アクティブメサ部６０のアクティブコンタクト抵抗Ｒ１と、ダミーメサ部６１のダミーコンタクト抵抗Ｒ２は、Ｙ軸方向の同一の長さ範囲Ｗにおけるメサ部の抵抗値を用いてよい。長さ範囲Ｗは、アクティブメサ部６０の少なくとも一つのエミッタ領域１２を含む。また長さ範囲Ｗは、抵抗膜２１０が設けられた領域を含む。長さ範囲Ｗは、アクティブメサ部６０の１つ以上のエミッタ領域１２と、１つ以上のコンタクト領域１５とを含む範囲であってよい。長さ範囲Ｗは、アクティブメサ部６０の複数のエミッタ領域１２のうち、Ｙ軸方向の一方の端に配置されたエミッタ領域１２から、他方の端に配置されたエミッタ領域１２までの連続した領域であってよい。つまり長さ範囲Ｗは、Ｙ軸方向において全てのエミッタ領域１２が含まれる範囲であってよい。長さ範囲Ｗは、アクティブメサ部６０の複数のエミッタ領域１２のうち、１つのエミッタ領域１２における単位長さであってよい。単位長さは、一例として１μｍであるが、これに限らない。
コンタクト抵抗は、メサ部の上面における単位面積当たりの抵抗値であってよい。この場合においても、アクティブメサ部６０のアクティブコンタクト抵抗Ｒ１と、ダミーメサ部６１のダミーコンタクト抵抗Ｒ２は、Ｙ軸方向において同一の長さ範囲Ｗにおける単位面積当たりの抵抗値を用いてよい。
コンタクト抵抗Ｒ（Ω）は、下式で与えられてよい。
Ｒ＝Ｒ０×Ｌ／Ｓ
ただしＲ０は抵抗部分の抵抗率（Ω・ｃｍ）、Ｌは電流が流れる方向における抵抗部分の長さ（ｃｍ）、Ｓは電流が流れる方向と垂直な方向における抵抗部分の断面積（ｃｍ２）である。本例のダミーコンタクト抵抗Ｒ２は、抵抗膜２１０の抵抗率Ｒ０、Ｚ軸方向の厚みＬ、および、ＸＹ面における面積Ｓから算出してよい。アクティブコンタクト抵抗Ｒ１は、抵抗膜２１０と同一の大きさのエミッタ電極５２の抵抗率Ｒ０、Ｚ軸方向の長さＬ、および、ＸＹ面における面積Ｓから算出してよい。
図４は、トランジスタ部７０の断面の他の例を示す図である。本例のトランジスタ部７０は、図２および図３に示したトランジスタ部７０に対して、トレンチコンタクト２２０を更に備える点で相違する。他の構造は、図２および図３において説明したいずれかの態様と同様である。本例のトランジスタ部７０は抵抗膜２１０を有してないが、トランジスタ部７０は抵抗膜２１０を有していてもよい。
トレンチコンタクト２２０は、アクティブメサ部６０に設けられる。ダミーメサ部６１にはトレンチコンタクト２２０が設けられていない。つまりダミーメサ部６１の半導体基板１０の上面２１は平坦であってよい。トレンチコンタクト２２０は、エミッタ電極５２と接続された導電部材である。トレンチコンタクト２２０は、エミッタ電極５２と同一の材料で形成されてよく、異なる材料で形成されてもよい。トレンチコンタクト２２０は、タングステンのプラグを有してよく、チタンまたは窒化チタンのバリアメタルを含んでいてもよい。トレンチコンタクト２２０の底面に接するように、Ｐ型のプラグコンタクト領域２０１が形成されてよい。プラグコンタクト領域２０１のドーピング濃度は、ベース領域１４より高くてよく、コンタクト領域１５より高くてよい。プラグコンタクト領域２０１は、ベース領域１４と接続してよく、接続していなくてもよい。
トレンチコンタクト２２０は、半導体基板１０の上面２１から半導体基板１０の内部に設けられる。トレンチコンタクト２２０は、エミッタ領域１２の内部に全体が設けられてよく、エミッタ領域１２を貫通してベース領域１４まで達していてもよい。トレンチコンタクト２２０を設けることで、アクティブメサ部６０と電極との接触面積が増大する。また、トレンチコンタクト２２０は、半導体基板１０との接触抵抗が、エミッタ電極５２よりも小さくなる材料を充填して形成されてよい。トレンチコンタクト２２０を設けることで、アクティブコンタクト抵抗Ｒ１を小さくして、ダミーコンタクト抵抗Ｒ２を相対的に大きくできる。プラグコンタクト領域２０１を設けることによりさらにアクティブコンタクト抵抗Ｒ１を小さくしても、ダミーコンタクト抵抗Ｒ２を相対的に大きくできる。このような構成によっても、大電流時のスイッチング損失を低減しつつ、小電流時の放射ノイズ等を抑制できる。
図５は、上面視におけるトレンチコンタクト２２０の配置例を示す図である。図５では、図４に示したアクティブメサ部６０、ダミーメサ部６１、ゲートトレンチ部４０およびダミートレンチ部３０の上面図を示している。図５では、これらの構成のＹ軸方向における一部の範囲を示している。図４は、図５におけるＢ－Ｂ線における断面を示している。図５においてはゲート導電部４４およびダミー導電部３４の斜線のハッチングを省略し、トレンチコンタクト２２０に斜線のハッチングを付している。
トレンチコンタクト２２０以外の構成は、図３に示した例と同様である。上述したように、ダミーメサ部６１には、抵抗膜２１０が設けられてよく、設けられていなくてもよい。トレンチコンタクト２２０は、アクティブメサ部６０のコンタクトホール５４と接続している。トレンチコンタクト２２０のＸ軸方向の幅およびＹ軸方向の長さは、コンタクトホール５４と同一であってよい。つまりトレンチコンタクト２２０は、アクティブメサ部６０のコンタクトホール５４の底面全体に設けられてよい。他の例では、トレンチコンタクト２２０は、アクティブメサ部６０のコンタクトホール５４の底面の一部にだけ設けられてもよい。トレンチコンタクト２２０のＸ軸方向の幅は、コンタクトホール５４より小さくてよく、大きくてもよい。
アクティブコンタクト抵抗Ｒ１は、半導体基板１０の材質、アクティブメサ部６０の上面におけるドーピング濃度、トレンチコンタクト２２０の材質、半導体基板１０との接触面積等から算出してよい。ダミーコンタクト抵抗Ｒ２は、半導体基板１０の材質、ダミーメサ部６１の上面におけるドーピング濃度、エミッタ電極５２の材質、半導体基板１０との接触面積等から算出してよい。
図６は、トランジスタ部７０の断面の他の例を示す図である。本例のトランジスタ部７０は、図２から図５に示したトランジスタ部７０に対して、ダミーメサ部６１の上面に露出する領域が相違する。他の構造は、図２から図５において説明したいずれかの態様と同様である。本例のトランジスタ部７０は抵抗膜２１０およびトレンチコンタクト２２０を有してないが、トランジスタ部７０は抵抗膜２１０およびトレンチコンタクト２２０の少なくとも一方を有していてもよい。
上述したようにダミーメサ部６１の上面には、Ｐ型の領域が露出する。アクティブメサ部６０の上面には、ダミーメサ部６１のＰ型の領域よりもドーピング濃度の高い、コンタクト領域１５（図３および図５参照）が露出している。本例のダミーメサ部６１の上面にはベース領域１４が露出している。他の例では、ダミーメサ部６１の上面には、ベース領域１４よりもドーピング濃度の高い領域が露出していてよく、ベース領域１４よりもドーピング濃度の低い領域が露出していてもよい。
ダミーメサ部６１の上面におけるＰ型領域のドーピング濃度を、コンタクト領域１５よりも低くすることで、ダミーメサ部６１とエミッタ電極５２との間のコンタクト抵抗を大きくできる。ダミーメサ部６１のベース領域１４のドーピング濃度を、アクティブメサ部６０のベース領域１４のドーピング濃度よりも小さくすることで、ダミーメサ部６１の上面におけるＰ型領域のドーピング濃度を、アクティブメサ部６０の上面におけるコンタクト領域１５のドーピング濃度の１／１０００以下としてよく、１／１００００以下としてもよい。このような構成によっても、大電流時のスイッチング損失を低減しつつ、小電流時の放射ノイズ等を抑制できる。
図７は、上面視におけるダミーメサ部６１のＰ型領域の配置例を示す図である。図７では、図６に示したアクティブメサ部６０、ダミーメサ部６１、ゲートトレンチ部４０およびダミートレンチ部３０の上面図を示している。図７では、これらの構成のＹ軸方向における一部の範囲を示している。図６は、図７におけるＣ－Ｃ線における断面を示している。図７においてはゲート導電部４４およびダミー導電部３４の斜線のハッチングを省略している。
ダミーメサ部６１の上面以外の構成は、図３または図５に示した例と同様である。上述したように、ダミーメサ部６１には、抵抗膜２１０が設けられてよく、設けられていなくてもよい。アクティブメサ部６０には、トレンチコンタクト２２０が設けられてよく、設けられていなくてもよい。
本例のダミーメサ部６１の上面には、ベース領域１４が露出している。ベース領域１４は、ダミーメサ部６１のコンタクトホール５４と接続している。ベース領域１４は、Ｙ軸方向においてコンタクトホール５４と同一またはより広い範囲に設けられてよい。他の例では、ベース領域１４は、Ｙ軸方向においてコンタクトホール５４より狭い範囲に設けられてもよい。ダミーメサ部６１のベース領域１４は、アクティブメサ部６０の複数のコンタクト領域１５のうち、Ｙ軸方向の一方の端に配置されたコンタクト領域１５と対向する位置から、他方の端に配置されたコンタクト領域１５と対向する位置まで連続して設けられてよい。ダミーメサ部６１の上面において、ベース領域１４が設けられない領域には、コンタクト領域１５が設けられてよい。上述したように、ダミーメサ部６１の上面には、ベース領域１４に代えて、ベース領域１４よりもドーピング濃度の低いＰ型領域が露出していてよく、ベース領域１４よりもドーピング濃度の高いＰ型領域が露出していてもよい。
アクティブコンタクト抵抗Ｒ１は、半導体基板１０の材質、アクティブメサ部６０の上面におけるドーピング濃度、トレンチコンタクト２２０の材質、半導体基板１０との接触面積等から算出してよい。ダミーコンタクト抵抗Ｒ２は、半導体基板１０の材質、ダミーメサ部６１の上面におけるドーピング濃度、エミッタ電極５２の材質、半導体基板１０との接触面積等から算出してよい。
図８は、トランジスタ部７０の断面の他の例を示す図である。本例のトランジスタ部７０は、図２から図７に示したトランジスタ部７０に対して、ダミーメサ部６１のコンタクトホール５４の配置が相違する。他の構造は、図２から図７において説明したいずれかの態様と同様である。本例のトランジスタ部７０は抵抗膜２１０およびトレンチコンタクト２２０を有してないが、トランジスタ部７０は抵抗膜２１０およびトレンチコンタクト２２０の少なくとも一方を有していてもよい。本例のダミーメサ部６１の上面には、コンタクト領域１５が露出していてよく、図６および図７の例と同様に、ドーピング濃度がコンタクト領域１５よりも低い領域が露出していてもよい。
本例においては、１つのダミーメサ部６１に対するコンタクトホール５４の上面視における総面積は、１つのアクティブメサ部６０に対するコンタクトホール５４の上面視における総面積よりも小さい。図８の断面においては、アクティブメサ部６０に対してコンタクトホール５４が設けられているが、アクティブメサ部６０の隣のダミーメサ部６１に対してはコンタクトホール５４が設けられていない。
このような構成によっても、ダミーメサ部６１のダミーコンタクト抵抗Ｒ２を大きくできる。ダミーメサ部６１におけるコンタクトホール５４の面積と、アクティブメサ部６０におけるコンタクトホール５４の面積との比を、ダミーコンタクト抵抗Ｒ２と、アクティブコンタクト抵抗Ｒ１との抵抗比としてよい。
図９は、上面視におけるダミーメサ部６１のコンタクトホール５４の配置例を示す図である。図９では、図８に示したアクティブメサ部６０、ダミーメサ部６１、ゲートトレンチ部４０およびダミートレンチ部３０の上面図を示している。図９では、これらの構成のＹ軸方向における一部の範囲を示している。図８は、図９におけるＤ－Ｄ線における断面を示している。図９においてはゲート導電部４４およびダミー導電部３４の斜線のハッチングを省略している。
ダミーメサ部６１の上面以外の構成は、図３、図５または図７に示した例と同様である。上述したように、ダミーメサ部６１には、抵抗膜２１０が設けられてよく、設けられていなくてもよい。アクティブメサ部６０には、トレンチコンタクト２２０が設けられてよく、設けられていなくてもよい。ダミーメサ部６１の上面には、コンタクト領域１５が露出していてよく、コンタクト領域１５よりもドーピング濃度の低いＰ型領域が露出していてもよい。
Ｘ軸方向においてアクティブメサ部６０と隣り合うダミーメサ部６１－１のコンタクトホール５４（第２のコンタクトホール）の面積は、アクティブメサ部６０のコンタクトホール５４（第１のコンタクトホール）の面積よりも小さい。ダミーメサ部６１－１において、コンタクトホール５４はＹ軸方向に離散的に配置されてよい。１つのダミーメサ部６１－１におけるコンタクトホール５４の総面積は、１つのアクティブメサ部６０におけるコンタクトホール５４の総面積の１／１０００以下であってよく、１／５０００以下であってよく、１／３００００以下であってよく、１／５００００以下であってもよい。１つのダミーメサ部６１－１におけるコンタクトホール５４の総面積は、１つのアクティブメサ部６０におけるコンタクトホール５４の総面積の１／１０００００以上であってよく、１／９００００以上であってよく、１／８００００以上であってもよい。
Ｘ軸方向においてアクティブメサ部６０と隣り合わないダミーメサ部６１－２は、ダミーメサ部６１－１と同様の構成を有してよく、異なる構成を有していてもよい。本例のダミーメサ部６１－２におけるコンタクトホール５４の面積は、ダミーメサ部６１－１におけるコンタクトホールの面積よりも大きい。ダミーメサ部６１－２のコンタクトホール５４の面積は、アクティブメサ部６０のコンタクトホール５４の面積と同一であってよく、小さくてもよい。ダミーメサ部６１のコンタクトホールの面積は、アクティブメサ部６０から離れるほど大きくなってよい。
図１０は、ターンオン時における半導体装置１００のコレクタ－エミッタ間電圧Ｖｃｅと、ゲート電圧Ｖｇｅの時間波形の一例を示す図である。図１０では、ダミーメサ部６１およびアクティブメサ部６０のコンタクト抵抗比Ｒ２／Ｒ１毎の各波形を示している。
半導体装置１００がターンオンすると、コレクタ－エミッタ間電圧Ｖｃｅは所定のオン電圧Ｖｏｎまで低下する。コレクタ－エミッタ間電圧Ｖｃｅにおいて、波形３０１はコンタクト抵抗比が１（すなわちＲ１＝Ｒ２）の例であり、波形３０２はコンタクト抵抗比が３００００（すなわちＲ２がＲ１の３００００倍）の例であり、波形３０３はコンタクト抵抗比が５００００の例であり、波形３０４はコンタクト抵抗比が無限大（つまりダミーメサ部６１はエミッタ電極５２に対してフローティング）の例である。
図１１は、図１０に示した領域３００のゲート電圧波形の拡大図である。ゲート電圧Ｖｇｅにおいて、波形３１１はコンタクト抵抗比が１の例であり、波形３１２はコンタクト抵抗比が３００００の例であり、波形３１３はコンタクト抵抗比が５００００の例であり、波形３１４はコンタクト抵抗比が無限大の例である。なお図１０および図１１では、コレクタ電流が定格電流（本例では２１０Ａ）であり、半導体装置１００に大電流を流している。
図１１に示すように、コンタクト抵抗比を大きくするほど、ゲート電圧のピーク値Ｖｇｅ１、２、３、４が大きくなる。図２において説明したように、ダミーコンタクト抵抗Ｒ２を大きくすることでゲートトレンチ部４０に変位電流が流れ込み、ゲート電圧のピーク値Ｖｇｅが持ち上がっていると考えられる。本明細書では、ターンオン後の定常状態のゲート電圧Ｖｇｅ０に対するピーク値Ｖｇｅ１、２、３、４の各差分（Ｖｇｅ４－Ｖｇｅ０、Ｖｇｅ３－Ｖｇｅ０、Ｖｇｅ２－Ｖｇｅ０、Ｖｇｅ１－Ｖｇｅ０）を、ゲート電圧Ｖｇｅの持ち上がり量と称する場合がある。
ゲート電圧Ｖｇｅのピーク値が持ち上がることで、図１０に示すように、コレクタ－エミッタ間電圧Ｖｃｅがオン電圧Ｖｏｎに収束するまでの時間が短くなる。このため、ターンオン時のスイッチング損失を低減できる。一方で、コレクタ電流が小電流（例えば定格電流の１０％以下）の場合には、変位電流が小さいのでゲート電圧Ｖｇｅの持ち上がり量は非常に小さい。このため小電流駆動時のスイッチング時間は短くならず、放射ノイズ等を抑制できる。
図１２は、コンタクト抵抗比Ｒ２／Ｒ１と、ゲート電圧Ｖｇｅの持ち上がり量との関係を示す図である。上述したように、コンタクト抵抗比Ｒ２／Ｒ１を大きくすることで、ゲート電圧Ｖｇｅの持ち上がり量を大きくできる。コンタクト抵抗比Ｒ２／Ｒ１が１の場合は、アクティブコンタクト抵抗Ｒ１とダミーコンタクト抵抗Ｒ２のコンタクト抵抗Ｒ２が等しい比較例である。コンタクト抵抗比Ｒ２／Ｒ１が１０００未満では、ゲート電圧Ｖｇｅの持ち上がり量は約０．８Ｖであり、コンタクト抵抗比Ｒ２／Ｒ１が１の場合と比べて変化していない。しかしながら、コンタクト抵抗比Ｒ２／Ｒ１が１０００以上になると、コンタクト抵抗比Ｒ２／Ｒ１が１の場合と比べて、ゲート電圧Ｖｇｅの持ち上がり量が増加する。すなわち、コンタクト抵抗比Ｒ２／Ｒ１は１０００以上であることが好ましい。
コンタクト抵抗比Ｒ２／Ｒ１が５０００になると、ゲート電圧Ｖｇｅの持ち上がり量の増加が大きくなる。コンタクト抵抗比Ｒ２／Ｒ１は５０００以上であってよい。コンタクト抵抗比Ｒ２／Ｒ１が１００００になると、ゲート電圧Ｖｇｅの持ち上がりがより顕著になる。コンタクト抵抗比Ｒ２／Ｒ１は１００００以上であってよい。コンタクト抵抗比Ｒ２／Ｒ１は３００００以上であってよく、５００００以上であってもよい。
図１３は、コンタクト抵抗比Ｒ２／Ｒ１と、ターンオン損失との関係を示す図である。コンタクト抵抗比Ｒ２／Ｒ１が１の場合は、アクティブコンタクト抵抗Ｒ１とダミーコンタクト抵抗Ｒ２のコンタクト抵抗Ｒ２が等しい比較例である。コンタクト抵抗比Ｒ２／Ｒ１が１０００未満では、ターンオン損失は２５（ｍＪ）であり、コンタクト抵抗比Ｒ２／Ｒ１が１の場合と比べて変化していない。しかしながら、コンタクト抵抗比Ｒ２／Ｒ１を１０００以上にすると、コンタクト抵抗比Ｒ２／Ｒ１が１の場合と比べてターンオン損失が減少する。すなわち、コンタクト抵抗比Ｒ２／Ｒ１は１０００以上であることが好ましい。コンタクト抵抗比Ｒ２／Ｒ１が５０００になると、ターンオン損失の低下量が大きくなる。コンタクト抵抗比Ｒ２／Ｒ１が１００００になると、ターンオン損失の低下がより顕著になる。
図１４は、ターンオン時における電流（Ｉｃ）－電圧変化速度（ｄｖ／ｄｔ）特性の一例を示す図である。電流Ｉｃは半導体装置１００のコレクタ電流である。電圧変化速度は、コレクタ－エミッタ間電圧Ｖｃｅの波形を時間で微分した、単位時間当たりの電圧変化量である。あるいは電圧変化速度は、コレクタ－エミッタ間電圧Ｖｃｅがオン電圧Ｖｏｎまで減少する間において、電圧変化速度の絶対値が最大となる値であってよく、コレクタ－エミッタ間電圧Ｖｃｅが最大値の９０％から１０％までの２点間の波形の勾配であってもよい。波形３２１はコンタクト抵抗比が１の例であり、波形３２２はコンタクト抵抗比が３００００の例であり、波形３２３はコンタクト抵抗比が５００００の例であり、波形３２５はコンタクト抵抗比が８００００の例である。本例では半導体装置１００の定格電流をＩｒで示している。図１４における定格電流Ｉｒは２１０Ａであるがこれに限定されない。
各波形に示すように、電流－電圧変化速度特性は、小電流領域（例えばコレクタ電流Ｉｃが、Ｉｒ×５％未満の領域）において、電圧変化速度ｄｖ／ｄｔが極大値を示すピーク部３３０を有する。波形３２１に示すように、コンタクト抵抗比Ｒ２／Ｒ１が１の場合、ピーク部３３０よりもコレクタ電流Ｉｃを増加させると、電圧変化速度ｄｖ／ｄｔは単調に減少する。このため、大電流領域（例えばコレクタ電流Ｉｃが、Ｉｒ×５％以上、Ｉｒ以下の領域）においてはターンオン時間が長くなり、ターンオン損失が増大する。
これに対して波形３２２、波形３２３、波形３２５に示すように、コンタクト抵抗比Ｒ２／Ｒ１を大きくすると、ピーク部３３０からコレクタ電流Ｉｃを増加させる方向において、一部の電流領域で電圧変化速度ｄｖ／ｄｔが維持または増加する。波形３２２は、電圧変化速度ｄｖ／ｄｔが維持または微増する維持増加領域３５２を有する。波形３２３は、電圧変化速度ｄｖ／ｄｔが大きく増加する維持増加領域３５３を有し、波形３２５は、電圧変化速度ｄｖ／ｄｔが大きく増加する維持増加領域３５５を有する。電流－電圧変化速度特性が、ピーク部３３０よりも大電流側において維持増加領域を有することで、ターンオン速度が顕著に短くなり、ターンオン損失が顕著に減少する。
図１５は、ターンオン時における電流（Ｉｃ）－電圧変化速度（ｄｖ／ｄｔ）特性の一例を示す図である。図１５における各波形は、図１４に示した各波形と同一である。電流－電圧変化速度特性は、コレクタ電流が定格電流Ｉｒの５％の場合の電圧変化速度ｄｖ／ｄｔより、コレクタ電流が定格電流Ｉｒの場合の電圧変化速度ｄｖ／ｄｔのほうが大きくてよい。図１５の例では、波形３２３および波形３２５において、Ｉｃ＝Ｉｒ×５％のときのｄｖ／ｄｔより、Ｉｃ＝Ｉｒのときのｄｖ／ｄｔの方が大きい。これにより、ターンオン速度が更に短くなり、ターンオン損失が顕著に減少する。Ｉｃ＝Ｉｒのときのｄｖ／ｄｔは、Ｉｃ＝Ｉｒ×５％のときのｄｖ／ｄｔの１．１倍以上であってよく、１．２倍以上であってよく、１．５倍以上であってもよい。
電流－電圧変化速度特性は、大電流領域（例えばコレクタ電流Ｉｃが、Ｉｒ×５％以上、Ｉｒ以下の領域）において、電圧変化速度ｄｖ／ｄｔが極大値を示すことが好ましい。波形３２５は大電流領域において極大値を示すピーク部３４５を有し、波形３２５は大電流領域においてピーク部３４３を有する。大電流領域におけるピーク部３４５、３４３における電圧変化速度ｄｖ／ｄｔは、小電流領域のピーク部３３０における電圧変化速度ｄｖ／ｄｔよりも大きいことが好ましい。ピーク部３４５、３４３における電圧変化速度ｄｖ／ｄｔは、小電流領域のピーク部３３０における電圧変化速度ｄｖ／ｄｔの１．１倍以上であってよく、１．２倍以上であってよく、１．５倍以上であってもよい。
電流－電圧変化速度特性は、大電流領域において、電圧変化速度ｄｖ／ｄｔが極小値を示してよい。波形３２５は極小値を示す谷部３３５を有し、波形３２３は谷部３３３を有し、波形３２２は谷部３３２を有している。
図１６は、半導体装置１００の断面の他の例を示す図である。本例の半導体装置１００は、蓄積領域１６を有する。他の構造は、図１から図１５において説明したいずれかの態様と同様である。図１６においては、図２に示したＡ－Ａ断面の構造に蓄積領域１６を追加した構造を示しているが、蓄積領域１６以外の構造はＡ－Ａ断面の構造に限定されない。
蓄積領域１６は、各メサ部においてベース領域１４の下方に設けられている。蓄積領域１６は、ドリフト領域１８よりもドーピング濃度が高いＮ＋型の領域である。ドリフト領域１８とベース領域１４との間に高濃度の蓄積領域１６を設けることで、キャリア注入促進効果（ＩＥ効果）を高めて、オン電圧を低減できる。
アクティブメサ部６０およびダミーメサ部６１には、同一のドーピング濃度の蓄積領域１６が設けられてよい。他の例では、ダミーメサ部６１の蓄積領域１６のドーピング濃度を深さ方向に積分した積分濃度は、アクティブメサ部６０の蓄積領域１６のドーピング濃度を深さ方向に積分した積分濃度よりも大きくてもよい。例えばダミーメサ部６１の蓄積領域１６は、アクティブメサ部６０の蓄積領域１６に比べて、ドーピング濃度のピーク値が大きくてよい。またダミーメサ部６１の蓄積領域１６は、アクティブメサ部６０の蓄積領域１６に比べて、深さ方向においてより多数のドーピング濃度のピークを有していてもよい。ダミーメサ部６１の蓄積領域１６の積分濃度を大きくすることで、ダミーメサ部６１の下方にホールが蓄積されやすくなり、ゲートトレンチ部４０に変位電流が流れやすくなる。このため、ターンオン時間を更に短くできる。ダミーメサ部６１の蓄積領域１６の積分濃度は、アクティブメサ部６０の蓄積領域１６の積分濃度の２倍以上であってよく、５倍以上であってよく、１０倍以上であってもよい。
図１７は、半導体装置１００の断面の他の例を示す図である。本例の半導体装置１００は、コンタクト抵抗Ｒ２が互いに異なる第１のダミーメサ部６１－１と、第２のダミーメサ部６１－２とを有する。ダミーメサ部６１のコンタクト抵抗Ｒ２以外の構造は、図１から図１６において説明したいずれかの態様と同様である。
第１のダミーメサ部６１－１および第２のダミーメサ部６１－２は、いずれもダミートレンチ部３０に接している。第１のダミーメサ部６１－１は、ダミートレンチ部３０に接するダミーメサ部６１のうち、ゲートトレンチ部４０側のダミーメサ部６１である。第２のダミーメサ部６１－２は、ゲートトレンチ部４０（または第１のダミーメサ部６１－１）とは逆側のダミーメサ部６１である。
本例の第１のダミーメサ部６１－１のダミーコンタクト抵抗は、第２のダミーメサ部６１－２のダミーコンタクト抵抗よりも低い。図１７の例では、第１のダミーメサ部６１－１には第１の抵抗膜２１０－１が設けられ、第２のダミーメサ部６１－２には第２の抵抗膜２１０－２が設けられている。第２の抵抗膜２１０－２の膜厚は、第１の抵抗膜２１０－１の膜厚より大きくてよい。他の例では、ダミーメサ部６１の上面のドーピング濃度、または、ダミーメサ部６１の上面を露出させるコンタクトホール５４の面積を第１のダミーメサ部６１－１と第２のダミーメサ部６１－２とで異ならせることで、それぞれのダミーコンタクト抵抗を調整してもよい。
アクティブメサ部６０においては、エミッタ領域１２の下方のホールが、エミッタ領域１２を迂回してコンタクト領域１５に流れる。このためアクティブメサ部６０においては、ホールの移動距離が大きくなり、ラッチアップが生じる場合がある。アクティブメサ部６０に近い第１のダミーメサ部６１－１のダミーコンタクト抵抗を比較的に小さくすることで、アクティブメサ部６０の下方のホールが第１のダミーメサ部６１－１に流れやすくなる。このためアクティブメサ部６０に流れるホール電流を小さくしてラッチアップを抑制できる。第１のダミーメサ部６１－１のダミーコンタクト抵抗は、第２のダミーメサ部６１－２のダミーコンタクト抵抗の半分以下であってよく、２５％以下であってよく、１０％以下であってもよい。ただし、第１のダミーメサ部６１－１および第２のダミーメサ部６１－２のダミーコンタクト抵抗は両方とも、図１から図１６において説明したダミーメサ部６１のダミーコンタクト抵抗の条件を満たしている。
図１８は、ゲートトレンチ部４０の他の構造例を示す図である。ゲートトレンチ部４０以外の構造は、図１から図１７において説明したいずれかの態様と同様である。図１８においては、ゲートトレンチ部４０の近傍を拡大している。またゲート導電部４４およびダミー導電部３４の斜線のハッチングは省略している。
本例のゲートトレンチ部４０において、ダミーメサ部６１に接するゲート絶縁膜４２の厚みＴ２は、アクティブメサ部６０に接するゲート絶縁膜４２の厚みＴ１よりも小さい。ゲート絶縁膜４２の厚みは、Ｘ軸方向における厚みであってよい。ゲート絶縁膜４２の厚みは、ベース領域１４と接する部分の平均膜厚を用いてよい。ダミーメサ部６１側のゲート絶縁膜４２を薄くすることで、ダミーメサ部６１からゲート導電部４４に変位電流が流れやすくなる。これによりターンオン時間を短くして、ターンオン損失をより低減できる。本例の構成によれば、コンタクト抵抗比Ｒ２／Ｒ１が比較的に小さくても、ターンオン損失を低減できる。厚みＴ２は厚みＴ１の７５％以下であってよく、５０％以下であってもよい。例えばゲートトレンチの内壁全体を酸化して絶縁膜を形成した後に、ダミーメサ部６１側の絶縁膜を選択的に除去して、更にゲートトレンチの内壁全体を酸化することで、部分的に厚みの異なるゲート絶縁膜４２を形成できる。
また、ダミートレンチ部３０のダミー絶縁膜３２の厚みをＴ３とする。厚みＴ２は、厚みＴ３と同一であってよい。厚みＴ２は、厚みＴ３より小さくてもよい。また、ゲート絶縁膜４２の厚みＴ２とＴ１が同一であり、ダミー絶縁膜３２の厚みＴ３が厚みＴ２よりも小さくてよい。
図１９は、半導体装置１００の上面視において、一部のダミーメサ部６１を示した図である。図１９においては、複数のダミーメサ部６１のうち、第３のダミーメサ部６１－３と、第４のダミーメサ部６１－４を示している。図１９において他のダミーメサ部６１は省略している。第３のダミーメサ部６１－３および第４のダミーメサ部６１－４の構造は、図１から図１８において説明したダミーメサ部６１と同様である。
第４のダミーメサ部６１－４は、第３のダミーメサ部６１－３よりも半導体基板１０の端部（本例では端辺１０２）の近くに配置されている。一例として第３のダミーメサ部６１－３は、複数のダミーメサ部６１のうち、Ｘ軸方向における中央のダミーメサ部６１である。一例として第４のダミーメサ部６１－４は、複数のダミーメサ部６１のうち、Ｘ軸方向において最も外側のダミーメサ部６１である。
第４のダミーメサ部６１－４のダミーコンタクト抵抗は、第３のダミーメサ部６１－３のダミーコンタクト抵抗と同一であってよく、より低くてもよい。半導体基板１０の端部の近傍においては、エッジ終端構造部９０からのホールがアクティブメサ部６０に流れやすいので、ラッチアップが発生しやすい。第４のダミーメサ部６１－４のダミーコンタクト抵抗を比較的に低くすることで、エッジ終端構造部９０からのホールを第４のダミーメサ部６１－４で引き抜きやすくなり、アクティブメサ部６０におけるラッチアップを抑制できる。第３のダミーメサ部６１－３のダミーコンタクト抵抗は、第４のダミーメサ部６１－４のダミーコンタクト抵抗の１．２倍以上であってよく、１．５倍以上であってよく、２倍以上であってもよい。Ｘ軸方向において半導体基板１０の端部に近いダミーメサ部６１ほど、ダミーコンタクト抵抗が小さくてよい。また、半導体基板１０の端部に最も近いダミーメサ部６１のダミーコンタクト抵抗が、全てのダミーメサ部６１のダミーコンタクト抵抗における最小値であってよい。
図２０は、半導体装置１００の上面視において、一部のダミーメサ部６１を示した図である。図２０においては、活性部１６０におけるトランジスタ部７０およびダイオード部８０を省略している。本例の半導体装置１００は、エミッタ電極５２の上面の接続領域３７０に接続する配線３７２を有する。配線３７２は線状のワイヤであってよく、板状のリードフレームであってよく、棒状のピンであってもよい。配線３７２がはんだ等の導電部材で固定される場合、当該導電部材も配線３７２に含まれる。接続領域３７０は、エミッタ電極５２の上面と配線３７２が接触している領域である。
図２０においては、複数のダミーメサ部６１のうち、第５のダミーメサ部６１－５と、第６のダミーメサ部６１－６を示している。図２０において他のダミーメサ部６１は省略している。第５のダミーメサ部６１－５および第６のダミーメサ部６１－６の構造は、図１から図１８において説明したダミーメサ部６１と同様である。
第５のダミーメサ部６１－５は、上面視においていずれかの接続領域３７０と重なっている。第５のダミーメサ部６１－５の一部が接続領域３７０と重なっていてよく、全体が接続領域３７０と重なっていてもよい。第６のダミーメサ部６１－６は、上面視においていずれの接続領域３７０とも重なっていない。
第５のダミーメサ部６１－５のダミーコンタクト抵抗は、第６のダミーメサ部６１－６のダミーコンタクト抵抗と同一であってよく、より低くてもよい。接続領域３７０と重なる領域はコレクタ電流が多く流れる場合があり、ラッチアップが発生しやすい。第５のダミーメサ部６１－５のダミーコンタクト抵抗を比較的に低くすることで、ホールを第５のダミーメサ部６１－５で引き抜きやすくなり、アクティブメサ部６０におけるラッチアップを抑制できる。第６のダミーメサ部６１－６のダミーコンタクト抵抗は、第５のダミーメサ部６１－５のダミーコンタクト抵抗の１．２倍以上であってよく、１．５倍以上であってよく、２倍以上であってもよい。Ｘ軸方向において接続領域３７０に近いダミーメサ部６１ほど、ダミーコンタクト抵抗が小さくてよい。また、第５のダミーメサ部６１－５のダミーコンタクト抵抗が、全てのダミーメサ部６１のダミーコンタクト抵抗における最小値であってよい。
以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。
特許請求の範囲、明細書、および図面中において示した装置、システム、プログラム、および方法における動作、手順、ステップ、および段階等の各処理の実行順序は、特段「より前に」、「先立って」等と明示しておらず、また、前の処理の出力を後の処理で用いるのでない限り、任意の順序で実現しうることに留意すべきである。特許請求の範囲、明細書、および図面中の動作フローに関して、便宜上「まず、」、「次に、」等を用いて説明したとしても、この順で実施することが必須であることを意味するものではない。
１０・・・半導体基板、１２・・・エミッタ領域、１４・・・ベース領域、１５・・・コンタクト領域、１６・・・蓄積領域、１８・・・ドリフト領域、２０・・・バッファ領域、２１・・・上面、２２・・・コレクタ領域、２３・・・下面、２４・・・コレクタ電極、３０・・・ダミートレンチ部、３２・・・ダミー絶縁膜、３４・・・ダミー導電部、３８・・・層間絶縁膜、４０・・・ゲートトレンチ部、４２・・・ゲート絶縁膜、４４・・・ゲート導電部、５２・・・エミッタ電極、５４・・・コンタクトホール、６０・・・アクティブメサ部、６１・・・ダミーメサ部、７０・・・トランジスタ部、８０・・・ダイオード部、８１・・・延長領域、９０・・・エッジ終端構造部、９２・・・ガードリング、１００・・・半導体装置、１０２・・・端辺、１１２・・・ゲートパッド、１３０・・・外周ゲート配線、１３１・・・活性側ゲート配線、１６０・・・活性部、２１０・・・抵抗膜、２２０・・・トレンチコンタクト、３００・・・領域、３０１、３０２、３０３、３０４、３１１、３１２、３１３、３１４、３２１、３２２、３２３、３２５・・・波形、３３０・・・ピーク部、３３２、３３３、３３５・・・谷部、３４３、３４５・・・ピーク部、３５２、３５３、３５５・・・維持増加領域、３７０・・・接続領域、３７２・・・配線
コンタクト抵抗Ｒ（Ω）は、下式で与えられてよい。
Ｒ＝Ｒ０×Ｌ／Ｓ
ただしＲ０は抵抗部分の抵抗率（Ω・ｃｍ）、Ｌは電流が流れる方向における抵抗部分の長さ（ｃｍ）、Ｓは電流が流れる方向と垂直な方向における抵抗部分の断面積（ｃｍ２）である。本例のダミーコンタクト抵抗Ｒ２は、抵抗膜２１０の抵抗率Ｒ０、Ｚ軸方向の長さＬ、および、ＸＹ面における面積Ｓから算出してよい。アクティブコンタクト抵抗Ｒ１は、抵抗膜２１０と同一の大きさのエミッタ電極５２の抵抗率Ｒ０、Ｚ軸方向の長さＬ、および、ＸＹ面における面積Ｓから算出してよい。
図１２は、コンタクト抵抗比Ｒ２／Ｒ１と、ゲート電圧Ｖｇｅの持ち上がり量との関係を示す図である。上述したように、コンタクト抵抗比Ｒ２／Ｒ１を大きくすることで、ゲート電圧Ｖｇｅの持ち上がり量を大きくできる。コンタクト抵抗比Ｒ２／Ｒ１が１の場合は、アクティブコンタクト抵抗Ｒ１とダミーコンタクト抵抗Ｒ２が等しい比較例である。コンタクト抵抗比Ｒ２／Ｒ１が１０００未満では、ゲート電圧Ｖｇｅの持ち上がり量は約０．８Ｖであり、コンタクト抵抗比Ｒ２／Ｒ１が１の場合と比べて変化していない。しかしながら、コンタクト抵抗比Ｒ２／Ｒ１が１０００以上になると、コンタクト抵抗比Ｒ２／Ｒ１が１の場合と比べて、ゲート電圧Ｖｇｅの持ち上がり量が増加する。すなわち、コンタクト抵抗比Ｒ２／Ｒ１は１０００以上であることが好ましい。
図１３は、コンタクト抵抗比Ｒ２／Ｒ１と、ターンオン損失との関係を示す図である。コンタクト抵抗比Ｒ２／Ｒ１が１の場合は、アクティブコンタクト抵抗Ｒ１とダミーコンタクト抵抗Ｒ２が等しい比較例である。コンタクト抵抗比Ｒ２／Ｒ１が１０００未満では、ターンオン損失は２５（ｍＪ）であり、コンタクト抵抗比Ｒ２／Ｒ１が１の場合と比べて変化していない。しかしながら、コンタクト抵抗比Ｒ２／Ｒ１を１０００以上にすると、コンタクト抵抗比Ｒ２／Ｒ１が１の場合と比べてターンオン損失が減少する。すなわち、コンタクト抵抗比Ｒ２／Ｒ１は１０００以上であることが好ましい。コンタクト抵抗比Ｒ２／Ｒ１が５０００になると、ターンオン損失の低下量が大きくなる。コンタクト抵抗比Ｒ２／Ｒ１が１００００になると、ターンオン損失の低下がより顕著になる。
電流－電圧変化速度特性は、大電流領域（例えばコレクタ電流Ｉｃが、Ｉｒ×５％以上、Ｉｒ以下の領域）において、電圧変化速度ｄｖ／ｄｔが極大値を示すことが好ましい。波形３２５は大電流領域において極大値を示すピーク部３４５を有し、波形３２３は大電流領域においてピーク部３４３を有する。大電流領域におけるピーク部３４５、３４３における電圧変化速度ｄｖ／ｄｔは、小電流領域のピーク部３３０における電圧変化速度ｄｖ／ｄｔよりも大きいことが好ましい。ピーク部３４５、３４３における電圧変化速度ｄｖ／ｄｔは、小電流領域のピーク部３３０における電圧変化速度ｄｖ／ｄｔの１．１倍以上であってよく、１．２倍以上であってよく、１．５倍以上であってもよい。

Claims (21)

  1. 上面および下面を有し、第１導電型のドリフト領域が設けられた半導体基板と、
    前記半導体基板の前記上面の上方に設けられたエミッタ電極と、
    前記半導体基板の前記上面に設けられ、配列方向において互いに間隔を有して配置された複数のトレンチ部と、
    前記半導体基板の内部において、それぞれのトレンチ部に挟まれた複数のメサ部と、
    を備え、
    前記複数のトレンチ部は、ゲート電圧が印加されるゲートトレンチ部を含み、
    前記ゲートトレンチ部に接する２つの前記メサ部のうち一方の前記メサ部は、前記ドリフト領域よりもドーピング濃度の高い第１導電型のエミッタ領域が、前記ゲートトレンチ部に接して配置されたアクティブメサ部であり、
    前記ゲートトレンチ部に接する２つの前記メサ部のうちの他方の前記メサ部は、前記エミッタ領域を有さないダミーメサ部であり、
    前記ダミーメサ部と前記エミッタ電極との抵抗であるダミーコンタクト抵抗は、前記アクティブメサ部と前記エミッタ電極との抵抗であるアクティブコンタクト抵抗の１０００倍以上である
    半導体装置。
  2. 前記ダミーコンタクト抵抗は、前記アクティブコンタクト抵抗の５０００倍以上である
    請求項１に記載の半導体装置。
  3. 前記ダミーコンタクト抵抗は、前記アクティブコンタクト抵抗の３００００倍以上である
    請求項１に記載の半導体装置。
  4. 前記ダミーコンタクト抵抗は、前記アクティブコンタクト抵抗の５００００倍以上である
    請求項１に記載の半導体装置。
  5. 前記ダミーコンタクト抵抗は、前記アクティブコンタクト抵抗の１０００００倍以下である
    請求項１から４のいずれか一項に記載の半導体装置。
  6. 前記ダミーメサ部と前記エミッタ電極との間に設けられ、前記エミッタ電極よりも体積抵抗率の高い材料で形成された抵抗膜を更に備える
    請求項１から５のいずれか一項に記載の半導体装置。
  7. 前記ダミーメサ部は、前記半導体基板の前記上面に露出する第２導電型の領域を有し、
    前記アクティブメサ部は、前記ダミーメサ部の前記第２導電型の領域よりもドーピング濃度の高い、第２導電型のコンタクト領域を有する
    請求項１から６のいずれか一項に記載の半導体装置。
  8. 前記アクティブメサ部は、前記ドリフト領域と前記エミッタ領域との間に設けられた第２導電型のベース領域を有し、
    前記ダミーメサ部の前記第２導電型の領域のドーピング濃度は、前記ベース領域以下である
    請求項７に記載の半導体装置。
  9. 前記半導体基板の前記上面と前記エミッタ電極との間に設けられた層間絶縁膜を更に備え、
    前記層間絶縁膜には、前記エミッタ電極と前記アクティブメサ部とを接続する第１コンタクトホールと、前記エミッタ電極と前記ダミーメサ部とを接続する第２コンタクトホールとが設けられ、
    上面視において、１つの前記ダミーメサ部に対する前記第２コンタクトホールの総面積が、１つの前記アクティブメサ部に対する前記第１コンタクトホールの総面積よりも小さい
    請求項１から８のいずれか一項に記載の半導体装置。
  10. 前記アクティブメサ部は、前記半導体基板の前記上面から前記半導体基板の内部に設けられ、前記エミッタ電極と接続するトレンチコンタクトを有し、
    前記ダミーメサ部には前記トレンチコンタクトが設けられていない
    請求項１から９のいずれか一項に記載の半導体装置。
  11. 前記アクティブメサ部は、前記ドリフト領域と前記エミッタ領域との間に設けられた第２導電型のベース領域を有し、
    前記ダミーメサ部は、前記ドリフト領域と前記半導体基板の前記上面との間に前記ベース領域を有し、
    前記アクティブメサ部および前記ダミーメサ部は、前記ベース領域と前記ドリフト領域との間に、前記ドリフト領域よりもドーピング濃度の高い第１導電型の蓄積領域を有し、
    前記ダミーメサ部の前記蓄積領域のドーピング濃度を深さ方向に積分した積分濃度は、前記アクティブメサ部の前記蓄積領域のドーピング濃度を深さ方向に積分した積分濃度よりも大きい
    請求項１から１０のいずれか一項に記載の半導体装置。
  12. 前記ゲートトレンチ部は、ゲート導電部と、前記ゲート導電部と前記半導体基板との間に設けられたゲート絶縁膜とを含み、
    前記ダミーメサ部に接する前記ゲート絶縁膜は、前記アクティブメサ部に接する前記ゲート絶縁膜よりも薄い
    請求項１から１１のいずれか一項に記載の半導体装置。
  13. 前記複数のトレンチ部は、前記配列方向において前記ダミーメサ部を挟んで前記ゲートトレンチ部と隣り合って配置され、前記ゲート電圧とは異なる電圧が印加されるダミートレンチ部を含み、
    前記ダミートレンチ部に接する前記メサ部のうち、前記ゲートトレンチ部側の前記メサ部は前記エミッタ領域を有さない第１の前記ダミーメサ部であり、前記ゲートトレンチ部とは逆側の前記メサ部は前記エミッタ領域を有さない第２の前記ダミーメサ部であり、
    前記第１のダミーメサ部の前記ダミーコンタクト抵抗は、前記第２のダミーメサ部の前記ダミーコンタクト抵抗よりも低い
    請求項１から１２のいずれか一項に記載の半導体装置。
  14. 前記複数のメサ部は、前記エミッタ領域を有さない第３の前記ダミーメサ部と、前記配列方向において前記第３のダミーメサ部よりも前記半導体基板の端部に近くに配置され、前記エミッタ領域を有さない第４の前記ダミーメサ部とを有し、
    前記第４のダミーメサ部の前記ダミーコンタクト抵抗は、前記第３のダミーメサ部の前記ダミーコンタクト抵抗よりも低い
    請求項１から１３のいずれか一項に記載の半導体装置。
  15. 前記エミッタ電極の上面における接続領域に接続する配線を更に備え、
    前記複数のメサ部は、上面視において前記接続領域と重なり、前記エミッタ領域を有さない第５の前記ダミーメサ部と、上面視において前記接続領域と重ならず、前記エミッタ領域を有さない第６の前記ダミーメサ部とを含み、
    前記第５のダミーメサ部の前記ダミーコンタクト抵抗は、前記第６のダミーメサ部の前記ダミーコンタクト抵抗よりも低い
    請求項１から１４のいずれか一項に記載の半導体装置。
  16. 前記半導体装置をターンオンさせたときの、前記半導体装置に流れるコレクタ電流と、コレクタ－エミッタ間の電圧変化速度との関係を示す電流－電圧変化速度特性は、
    前記電圧変化速度が極大値を示すピーク部と、
    前記ピーク部から前記コレクタ電流を増加させる方向において、前記電圧変化速度が維持または増加する維持増加領域と
    を有する請求項１から１５のいずれか一項に記載の半導体装置。
  17. 前記電流－電圧変化速度特性は、前記コレクタ電流が前記半導体装置の定格電流の５％の場合の前記電圧変化速度より、前記コレクタ電流が前記定格電流の場合の前記電圧変化速度のほうが大きい
    請求項１６に記載の半導体装置。
  18. 前記電流－電圧変化速度特性は、前記コレクタ電流が前記半導体装置の定格電流の５％から１００％までの領域において、前記電圧変化速度が極小値を示す谷部を有する
    請求項１６または１７に記載の半導体装置。
  19. 上面および下面を有し、第１導電型のドリフト領域が設けられた半導体基板と、
    前記半導体基板の前記上面の上方に設けられたエミッタ電極と、
    前記半導体基板の前記上面に設けられ、配列方向において互いに間隔を有して配置された複数のトレンチ部と、
    前記半導体基板の内部において、それぞれのトレンチ部に挟まれた複数のメサ部と、
    を備え、
    前記複数のトレンチ部は、ゲート電圧が印加されるゲートトレンチ部を含み、
    前記ゲートトレンチ部に接する２つの前記メサ部のうち一方の前記メサ部は、前記ドリフト領域よりもドーピング濃度の高い第１導電型のエミッタ領域が、前記ゲートトレンチ部に接して配置されたアクティブメサ部であり、
    前記ゲートトレンチ部に接する２つの前記メサ部のうちの他方の前記メサ部は、前記エミッタ領域を有さないダミーメサ部であり、
    半導体装置をターンオンさせたときの、前記半導体装置に流れるコレクタ電流と、コレクタ－エミッタ間の電圧変化速度との関係を示す電流－電圧変化速度特性は、
    前記電圧変化速度が極大値を示すピーク部と、
    前記ピーク部から前記コレクタ電流を増加させる方向において、前記電圧変化速度が維持または増加する維持増加領域と
    を有する半導体装置。
  20. 前記電流－電圧変化速度特性は、前記コレクタ電流が前記半導体装置の定格電流の１０％の場合の前記電圧変化速度より、前記コレクタ電流が前記定格電流の場合の前記電圧変化速度のほうが大きい
    請求項１９に記載の半導体装置。
  21. 前記電流－電圧変化速度特性は、前記コレクタ電流が前記半導体装置の定格電流の１０％から１００％までの領域において、前記電圧変化速度が極小値を示す谷部を有する
    請求項１９または２０に記載の半導体装置。
JP2022023285A 2022-02-17 2022-02-17 半導体装置 Pending JP2023120081A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2022023285A JP2023120081A (ja) 2022-02-17 2022-02-17 半導体装置
US18/069,200 US20230260991A1 (en) 2022-02-17 2022-12-20 Semiconductor device
CN202211675712.4A CN116613202A (zh) 2022-02-17 2022-12-26 半导体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2022023285A JP2023120081A (ja) 2022-02-17 2022-02-17 半導体装置

Publications (1)

Publication Number Publication Date
JP2023120081A true JP2023120081A (ja) 2023-08-29

Family

ID=87559125

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022023285A Pending JP2023120081A (ja) 2022-02-17 2022-02-17 半導体装置

Country Status (3)

Country Link
US (1) US20230260991A1 (ja)
JP (1) JP2023120081A (ja)
CN (1) CN116613202A (ja)

Also Published As

Publication number Publication date
CN116613202A (zh) 2023-08-18
US20230260991A1 (en) 2023-08-17

Similar Documents

Publication Publication Date Title
JP7268743B2 (ja) 半導体装置
US11894426B2 (en) Semiconductor device and manufacturing method for semiconductor device
JP2022177293A (ja) 半導体装置
WO2022196768A1 (ja) 半導体装置
WO2022239284A1 (ja) 半導体装置
WO2022239285A1 (ja) 半導体装置
WO2022158053A1 (ja) 半導体装置
JP7231065B2 (ja) 半導体装置
JP2023119676A (ja) 半導体装置
JP2023120081A (ja) 半導体装置
WO2023063411A1 (ja) 半導体装置
WO2023140254A1 (ja) 半導体装置
WO2023199932A1 (ja) 半導体装置および製造方法
WO2023063412A1 (ja) 半導体装置および半導体装置の製造方法
WO2023224059A1 (ja) 半導体装置
US20240055483A1 (en) Semiconductor device
JP7231064B2 (ja) 半導体装置
WO2023120715A1 (ja) 半導体装置
US20230299145A1 (en) Semiconductor device
JP2023170200A (ja) 半導体装置
JP2023043137A (ja) 半導体装置および製造方法
CN117995902A (zh) 半导体装置
CN117650157A (zh) 半导体装置
JP2023042781A (ja) 半導体装置および製造方法
CN118352354A (zh) 半导体装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20221214