JP7270067B2 - 画素、画素を含む表示装置、及び、その駆動方法 - Google Patents

画素、画素を含む表示装置、及び、その駆動方法 Download PDF

Info

Publication number
JP7270067B2
JP7270067B2 JP2021565950A JP2021565950A JP7270067B2 JP 7270067 B2 JP7270067 B2 JP 7270067B2 JP 2021565950 A JP2021565950 A JP 2021565950A JP 2021565950 A JP2021565950 A JP 2021565950A JP 7270067 B2 JP7270067 B2 JP 7270067B2
Authority
JP
Japan
Prior art keywords
node
transistor
scan
line
turned
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2021565950A
Other languages
English (en)
Other versions
JP2022532536A (ja
Inventor
フン ジョン，イル
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of JP2022532536A publication Critical patent/JP2022532536A/ja
Application granted granted Critical
Publication of JP7270067B2 publication Critical patent/JP7270067B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0852—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor being a dynamic memory with more than one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G09G2310/0245—Clearing or presetting the whole screen independently of waveforms, e.g. on power-on
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G09G2310/0254—Control of polarity reversal in general, other than for liquid crystal displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0209—Crosstalk reduction, i.e. to reduce direct or indirect influences of signals directed to a certain pixel of the displayed image on other pixels of said image, inclusive of influences affecting pixels in different frames or fields or sub-images which constitute a same image, e.g. left and right images of a stereoscopic display
    • G09G2320/0214—Crosstalk reduction, i.e. to reduce direct or indirect influences of signals directed to a certain pixel of the displayed image on other pixels of said image, inclusive of influences affecting pixels in different frames or fields or sub-images which constitute a same image, e.g. left and right images of a stereoscopic display with crosstalk due to leakage current of pixel switch in active matrix panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/043—Preventing or counteracting the effects of ageing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/06—Adjustment of display parameters
    • G09G2320/0693—Calibration of display systems
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00—Aspects of display data processing
    • G09G2340/04—Changes in size, position or resolution of an image
    • G09G2340/0407—Resolution change, inclusive of the use of different resolutions for different screen areas
    • G09G2340/0435—Change or adaptation of the frame rate of the video stream

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)
  • Electroluminescent Light Sources (AREA)

Description

本発明は、画素、画素を含む表示装置、及び、その駆動方法に関する。
表示装置はデータ線及び走査線に接続される画素を備える。画素は、一般的に発光素子と、発光素子に流れる電流の量を制御するための駆動トランジスタを含む。駆動トランジスタは、データ信号に対応して、第１駆動電源から発光素子を経由して第２駆動電源に流れる電流の量を制御する。この際、発光素子は、駆動トランジスタからの電流量に対応して所定輝度の光を生成する。
最近では、第２駆動電源の電圧を低く設定して高輝度を具現したり、表示装置を低周波で駆動して消費電力を最小化する方法が用いられている。しかし、第２駆動電源を低く設定するか、表示装置が低周波で駆動されると、駆動トランジスタのゲート電極から所定のリーク電流が発生する。この場合、データ信号の電圧が、一フレーム期間にわたって保持されず、これにより、所望する輝度の映像が表示されない。
本発明は、駆動トランジスタのゲート電極に対するリーク電流を最小化して、所望する輝度の映像が表示できるようにする画素、画素を含む表示装置、及び、その駆動方法に関する。
また、本発明は、発光素子の劣化、及び、駆動電源のＩＲドロップによる輝度偏差が防止できるようにする画素、画素を含む表示装置及びその駆動方法に関する。
本発明の一実施例による画素は、第１電源と第４ノードとの間に接続され、ゲート電極が第１ノードに接続される第１トランジスタと、第３ノードとデータ線との間に接続され、ｉ（ｉは自然数）番目の第１走査線に供給される走査信号に対応してターンオンされる第２トランジスタと、上記第１ノードと上記第４ノードとの間に接続され、ｉ番目の第３走査線に供給される走査信号に対応してターンオンされる第３トランジスタと、第２ノードと初期化電圧との間に接続され、ｉ番目の第２走査線に供給される走査信号に対応してターンオンされる第４トランジスタと、上記第３ノードと上記第１ノードとの間に接続される第１キャパシタと、上記第１ノードと上記第２ノードとの間に接続される第２キャパシタと、上記第２ノードと第２電源との間に接続される有機発光ダイオードと、を含み、上記第３トランジスタは、Ｎ型トランジスタであってもよい。
また、上記第２トランジスタ及び上記第４トランジスタのうちの少なくとも１つは上記Ｎ型トランジスタであってもよい。
また、上記第４トランジスタが上記Ｎ型トランジスタであり、上記ｉ番目の第２走査線はｉ＋１番目の第３走査線と同じ走査線であってもよい。
また、上記第２トランジスタが上記Ｎ型トランジスタであり、上記ｉ番目の第１走査線は上記ｉ番目の第３走査線と同じ走査線であってもよい。
また、上記第４トランジスタが上記Ｎ型トランジスタであり、上記ｉ番目の第２走査線はｉ＋１番目の第３走査線と同じ走査線であってもよい。
また、上記ｉ番目の第２走査線はｉ＋１番目の第１走査線と同じ走査線であってもよい。
また、上記画素は、基準電圧と上記第３ノードとの間に接続され、発光制御線に供給される発光信号に対応してターンオンされる第５トランジスタと、上記第４ノードと上記第２ノードとの間に接続され、上記発光制御線に供給される上記発光信号に対応してターンオンされる第６トランジスタをさらに含んでもよい。
また、上記第２トランジスタ及び上記第３トランジスタは第１期間の間にターンオンされ、上記第４トランジスタは上記第１期間の後の第２期間の間にターンオンされうる。
また、上記第２トランジスタ及び上記第３トランジスタは第１期間の間にターンオンされ、上記第４トランジスタは上記第１期間の後の第２期間の間にターンオンされ、上記第５トランジスタ及び上記第６トランジスタは上記第２期間の後の発光期間の間にターンオンされうる。
また、本発明の一実施例による表示装置は、走査線及びデータ線と接続される画素と、上記走査線に走査信号を供給する走査駆動部と、上記データ線にデータ信号を供給するデータ駆動部と、を含み、上記画素のうちｉ（ｉは自然数）番目の水平ラインに位置する少なくとも１つの画素は、第１電源と第４ノードとの間に接続され、ゲート電極が第１ノードに接続される第１トランジスタと、第３ノードとデータ線との間に接続され、ｉ（ｉは自然数）番目の第１走査線に供給される走査信号に対応してターンオンされる第２トランジスタと、上記第１ノードと上記第４ノードとの間に接続され、ｉ番目の第３走査線に供給される走査信号に対応してターンオンされる第３トランジスタと、第２ノードと初期化電圧との間に接続され、ｉ番目の第２走査線に供給される走査信号に対応してターンオンされる第４トランジスタと、上記第３ノードと上記第１ノードとの間に接続される第１キャパシタと、上記第１ノードと上記第２ノードとの間に接続される第２キャパシタと、上記第２ノードと第２電源との間に接続される有機発光ダイオードと、を含み、上記第３トランジスタは、Ｎ型トランジスタであってもよい。
また、上記走査駆動部は、第１極性、または、上記第１極性とは反対の第２極性のうちの何れか１つの走査信号を上記第１～第３走査線に供給することができる。
また、上記表示装置は、発光制御線に発光信号を供給する発光駆動部をさらに含み、上記少なくとも１つの画素は、基準電圧と上記第３ノードとの間に接続され、上記発光制御線に供給される上記発光信号に対応してターンオンされる第５トランジスタと、上記第４ノードと上記第２ノードとの間に接続され、上記発光制御線に供給される上記発光信号に対応してターンオンされる第６トランジスタと、をさらに含んでもよい。
また、上記走査駆動部は、第１期間の間に、上記第１走査線及び上記第３走査線に供給される走査信号をターンオンレベルに設定し、上記第１期間の後の第２期間の間に、上記第２走査線に供給される走査信号をターンオンレベルに設定することができる。
また、上記走査駆動部は、第１期間の間に、上記第１走査線及び上記第３走査線に供給される走査信号をターンオンレベルに設定し、上記第１期間の後の第２期間の間上記第２走査線に供給される走査信号をターンオンレベルに設定し、上記第２期間の後の発光期間の間に、上記発光信号をターンオンレベルに設定することができる。
また、本発明の一実施例による表示装置の駆動方法は、複数の画素を含む表示装置の駆動方法であって、上記画素のうちｉ（ｉは自然数）番目の水平ラインに位置する少なくとも１つの画素は、第１電源と第４ノードとの間に接続され、ゲート電極が第１ノードに接続される第１トランジスタと、第３ノードとデータ線との間に接続され、ｉ（ｉは自然数）番目の第１走査線に供給される走査信号に対応してターンオンされる第２トランジスタと、上記第１ノードと上記第４ノードとの間に接続され、ｉ番目の第３走査線に供給される走査信号に対応してターンオンされる第３トランジスタと、第２ノードと初期化電圧との間に接続され、ｉ番目の第２走査線に供給される走査信号に対応してターンオンされる第４トランジスタと、上記第３ノードと上記第１ノードとの間に接続される第１キャパシタと、上記第１ノードと上記第２ノードとの間に接続される第２キャパシタと、上記第２ノードと第２電源との間に接続される有機発光ダイオードと、を含み、第１期間の間に、上記第２トランジスタ及び上記第３トランジスタをターンオンさせる段階と、上記第１期間の後の第２期間の間に上記第４トランジスタをターンオンさせる段階と、を含んでもよい。
また、上記第３トランジスタは、Ｎ型トランジスタであってもよい。
また、上記少なくとも１つの画素は、基準電圧と上記第３ノードの間に接続され、上記発光制御線に供給される上記発光信号に対応してターンオンされる第５トランジスタと、上記第４ノードと上記第２ノードとの間に接続され、上記発光制御線に供給される上記発光信号に対応してターンオンされる第６トランジスタと、をさらに含み、上記方法は、上記第２期間の後の発光期間の間に、上記第５トランジスタ及び上記第６トランジスタをターンオンさせる段階をさらに含んでもよい。
本発明による画素、画素を含む表示装置及びその駆動方法は、駆動トランジスタのゲート電極に対するリーク電流を最小化することで、駆動の信頼性及び消費電力を改善させることができる。
また、本発明による画素、画素を含む表示装置、及び、その駆動方法は、発光素子の劣化及び駆動電源のＩＲドロップによる輝度偏差を改善することで、所望する輝度の映像が安定して表示できるようにする。
本発明の一実施例による表示装置の構成を示すブロック図である。 図１に示された走査駆動部を概略的に示す図である。 図１に示された走査駆動部から出力される走査信号の一例を示す図である。 本発明の第１実施例による画素を示す回路図である。 本発明の一実施例による表示装置の高周波動作を説明するための図である。 本発明の一実施例による低周波動作を説明するための図である。 本発明の第１実施例による表示装置の駆動方法を示すタイミング図である。 図７に示されたタイミング図の各区間における本発明の一実施例による画素の等価回路である。 図７に示されたタイミング図の各区間における本発明の一実施例による画素の等価回路である。 図７に示されたタイミング図の各区間における本発明の一実施例による画素の等価回路である。 図７に示されたタイミング図の各区間における本発明の一実施例による画素の等価回路である。 図７に示されたタイミング図の各区間における本発明の一実施例による画素の等価回路である。 本発明の第２実施例による画素を示す回路図である。 本発明の第２実施例による表示装置の駆動方法を示すタイミング図である。 本発明の第３実施例による画素を示す回路図である。 本発明の第３実施例による表示装置の駆動方法を示すタイミング図である。 本発明の第４実施例による画素を示す回路図である。 本発明の第４実施例による表示装置の駆動方法を示すタイミング図である。 本発明の第５実施例による画素を示す回路図である。 本発明の第５実施例による表示装置の駆動方法を示すタイミング図である。 本発明の第６実施例による画素を示す回路図である。 本発明の第６実施例による表示装置の駆動方法を示すタイミング図である。
以下、添付の図面を参照して本発明の実施例をより詳細に説明する。図面上における同じ構成要素に対しては同一または類似する参照符号を使用する。
図１は、本発明の一実施例による表示装置の構成を示すブロック図である。
図１を参照すると、本発明の一実施例による表示装置１は、タイミング制御部１０、データ駆動部２０、走査駆動部３０、発光駆動部４０及び表示部５０を含んでもよい。
タイミング制御部１０は、データ駆動部２０の仕様（ｓｐｅｃｉｆｉｃａｔｉｏｎ）に適合するように、階調値及び制御信号をデータ駆動部２０に提供することができる。また、タイミング制御部１０は、走査駆動部３０の仕様に適合するように、クロック信号、走査開始信号などを走査駆動部３０に提供することができる。また、タイミング制御部１０は、発光駆動部４０の仕様に適合するようにクロック信号、発光停止信号などを発光駆動部４０に提供することができる。
データ駆動部２０は、タイミング制御部１０から受信した階調値及び制御信号を利用して、データ線Ｄ１～Ｄｍに提供するデータ電圧を生成することができる。例えば、データ駆動部２０は、クロック信号を利用して階調値をサンプリングし、階調値に対応するデータ電圧を、画素行単位でデータ線Ｄ１～Ｄｍに印加することができる。ここで、ｍは自然数でありうる。
走査駆動部３０は、タイミング制御部１０からクロック信号、走査開始信号などを受信して走査線Ｓ１１～Ｓ１ｎ、Ｓ２１～Ｓ２ｎ、Ｓ３１～Ｓ３ｎに提供する走査信号を生成することができる。ここで、ｎは自然数でありうる。
例えば、走査駆動部３０は、シフトレジスタの形態で構成されてもよく、クロック信号の制御に基づいて、走査開始信号のターンオンレベルのパルスを次のステージに順次伝達する方法で走査信号を生成してもよい。
本発明の様々な実施例において、走査駆動部３０は、反対の極性のパルスを有する走査信号を提供することができる。極性とは、パルスのロジックレベル（ｌｏｇｉｃ ｌｅｖｅｌ）を意味することができる。例えば、走査駆動部３０は、第１～第３走査線Ｓ１１～Ｓ１ｎ、Ｓ２１～Ｓ２ｎ、Ｓ３１～Ｓ３ｎのうちの、少なくとも一部には第１極性の走査信号を提供し、残りの一部には、第１極性とは反対の第２極性の走査信号を提供することができる。このため、走査駆動部３０は、第１極性の走査信号を提供する第１ステージ、及び、第２極性の走査信号を提供する第２ステージを備えることができる。
一実施例において、第１～第３走査線Ｓ１１～Ｓ１ｎ、Ｓ２１～Ｓ２ｎ、Ｓ３１～Ｓ３ｎのうちの少なくとも一部に提供される第１極性の走査信号は、同一または異なる波形を有することができる。または、第１極性の走査信号は、互いに時間的に遅延された関係であってもよい。
一実施例において、第１～第３走査線Ｓ１１～Ｓ１ｎ、Ｓ２１～Ｓ２ｎ、Ｓ３１～Ｓ３ｎのうちの、残りの一部に提供される第２極性の走査信号は、第１極性の走査信号のうちの何れか１つとは反対の位相であってもよい。
パルスが第１極性の場合、パルスは、ローレベル（ｌｏｗ ｌｅｖｅｌ）のゲートオン電圧を有することができる。第１極性のパルスのゲートオン電圧がＰ型トランジスタのゲート電極に供給されると、Ｐ型トランジスタがターンオンされうる。Ｐ型トランジスタのソース電極に、ゲート電極に比べて十分に高いレベルの電圧が印加されていると仮定する。例えば、Ｐ型トランジスタはＰＭＯＳであってもよい。
また、パルスが第２極性の場合、パルスはハイレベル（ｈｉｇｈ ｌｅｖｅｌ）のゲートオン電圧を有することができる。第２極性のパルスのゲートオン電圧がＮ型トランジスタのゲート電極に供給されると、Ｎ型トランジスタがターンオンされうる。Ｎ型トランジスタのソース電極に、ゲート電極に比べて十分に低いレベルの電圧が印加されていると仮定する。例えば、Ｎ型トランジスタはＮＭＯＳであってもよい。
発光駆動部４０は、タイミング制御部１０からクロック信号、発光停止信号などを受信して、発光制御線Ｅ１～Ｅｎに提供する発光信号を生成することができる。例えば、発光駆動部４０は、発光制御線Ｅ１～Ｅｎに、順次、ターンオフレベルのパルスを有する発光信号を提供することができる。例えば、発光駆動部４０は、シフトレジスタの形態で構成されてもよく、クロック信号の制御に基づいて、発光停止信号のターンオフレベルのパルスを、次の発光ステージに順次伝達する方法で発光信号を生成することができる。
表示部５０は画素ＰＸを含む。例えば、画素ＰＸは、対応するデータ線、第１～第３走査線Ｓ１１～Ｓ１ｎ、Ｓ２１～Ｓ２ｎ、Ｓ３１～Ｓ３ｎ及び発光制御線Ｅｎに連結されうる。
図１には、ｎ個の第１～第３走査線Ｓ１１～Ｓ１ｎ、Ｓ２１～Ｓ２ｎ、Ｓ３１～Ｓ３ｎ及びｎ個の発光制御線Ｅ１～Ｅｎが図示されているが、本発明の技術的思想はこれに限定されない。即ち、様々な実施例において、画素ＰＸの回路構造に対応して現在の水平ラインに位置した画素を前または後の水平ラインに位置した走査線とさらに接続してもよい。このため、表示部５０には図示されていないダミー走査線及び／またはダミー発光制御線がさらに形成されてもよい。
また、図１には、第１走査線Ｓ１１～Ｓ１ｎ、第２走査線Ｓ２１～Ｓ２ｎ及び第３走査線Ｓ３１～Ｓ３ｎが図示されているが、本発明の技術的思想はこれに限定されない。即ち、様々な実施例において、画素ＰＸの回路構造に対応して、第１走査線Ｓ１１～Ｓ１ｎ、第２走査線Ｓ２１～Ｓ２ｎ及び第３走査線Ｓ３１～Ｓ３ｎのうちの、何れか１つまたは２つの走査線のみが表示装置１に設けられてもよい。
さらに、図１には発光制御線Ｅ１～Ｅｎが図示されているが、本発明の技術的思想はこれに限定されない。即ち、様々な実施例において、画素ＰＸの回路構造に対応して図示されていない反転発光制御線がさらに形成されてもよい。反転発光制御線は、発光信号を反転させた反転発光信号の供給を受けることができる。
図２は図１に示された走査駆動部を概略的に示すものであり、図３は図１に示された走査駆動部から出力される走査信号の一例を示すものである。図２及び図３には、走査駆動部３０にｎ（ｎは２以上の自然数）個のステージＳＴが含まれた例が示されている。また、以下では、走査駆動部３０が第１走査線Ｓ１１～Ｓ１ｎに、第１極性を有する第１走査信号ＳＳ１１～ＳＳ１ｎを供給する実施例が示されるが、以下の説明は、走査駆動部３０が第２走査線Ｓ２１～Ｓ２ｎ及び第３走査線Ｓ３１～Ｓ３ｎに、第１極性の第２走査信号及び第２極性の第３走査信号をそれぞれ供給する実施例にも適用することができる。
図２を参照すると、本発明の一実施例による走査駆動部３０は複数のステージＳＴ１～ＳＴｎを備える。ステージＳＴ１～ＳＴｎのそれぞれは第１走査線Ｓ１１～Ｓ１ｎのうち何れか１つと接続され、走査開始信号ＧＳＰに対応して第１走査線Ｓ１１～Ｓ１ｎに第１走査信号ＳＳ１１～ＳＳ１ｎを供給する。ここで、第ｉ（ｉは自然数）ステージＳＴｉはｉ番目の第１走査線Ｓ１ｉに第１走査信号ＳＳ１ｉを供給することができる。
最初のステージＳＴ１は、走査開始信号ＧＳＰに対応して、自身と接続された第１走査線Ｓ１１に第１走査信号ＳＳ１１を供給する。残りのステージＳＴ２～ＳＴｎは、前の段のステージから供給される出力信号（即ち、第１走査信号）に対応して、自身と接続された第１走査線（Ｓ１２～Ｓ１ｎのうち何れか１つ）に、走査信号ＳＳ１２～ＳＳ１ｎを供給する。例えば、第ｉステージＳＴｉは、第ｉ－１ステージＳＴｉ－１から供給される第１走査信号ＳＳ１ｉ－１に対応して、ｉ番目の第１走査線Ｓ１ｉに第１走査信号ＳＳ１ｉを供給することができる。
走査駆動部３０は、クロック信号ＣＬＫ１、ＣＬＫ２の供給を受けることができる。図２には、第１クロック信号ＣＬＫ１及び第２クロック信号ＣＬＫ２が供給される例が示されているが、本発明の技術的思想はこれに限定されず、具現に応じて、２つより多いクロック信号が走査駆動部３０に供給されてもよい。
第１クロック信号ＣＬＫ１及び第２クロック信号ＣＬＫ２は、互いに異なるステージＳＴに供給される。例えば、第１クロック信号ＣＬＫ１は奇数番目のステージに供給され、第２クロック信号ＣＬＫ２は偶数番目のステージに供給されてもよい。その逆も可能である。このような第１クロック信号ＣＬＫ１及び第２クロック信号ＣＬＫ２は、第１走査信号ＳＳ１として第１走査線Ｓ１１～Ｓ１ｎに供給されてもよい。
第１クロック信号ＣＬＫ１及び第２クロック信号ＣＬＫ２は、ゲートオン電圧（例えば、ローレベル）及びゲートオフ電圧（例えば、ハイレベル）を繰り返す矩形波信号に設定される。ここで、第１クロック信号ＣＬＫ１及び第２クロック信号ＣＬＫ２の１周期におけるゲートオン電圧の期間は、ゲートオフ電圧の期間より短く設定されてもよい。ここで、ゲートオン電圧の期間は、第１走査信号ＳＳ１の幅に対応するものであり、画素ＰＸの回路構造に対応して多様に設定されてもよい。
第１クロック信号ＣＬＫ１及び第２クロック信号ＣＬＫ２は、同じ周期（例えば、２Ｈ）を有し、位相がシフトされた信号に設定されうる。例えば、第１クロック信号ＣＬＫ１及び第２クロック信号ＣＬＫ２は、前に供給されたクロック信号と比較して半周期分だけ位相がシフトされるように設定されてもよい。即ち、第１クロック信号ＣＬＫ１及び第２クロック信号ＣＬＫ２が順次に供給される場合、第２クロック信号ＣＬＫ２は、第１クロック信号ＣＬＫ１から半周期分だけ位相がシフトされるように設定されうる。
上述したように、本発明の一実施例では、第１クロック信号ＣＬＫ１及び第２クロック信号ＣＬＫ２におけるゲートオン電圧の期間が、ゲートオフ電圧の期間より短く設定されうる。例えば、第１クロック信号ＣＬＫ１及び第２クロック信号ＣＬＫ２の周期が２Ｈに設定される場合、第１クロック信号ＣＬＫ１及び第２クロック信号ＣＬＫ２におけるゲートオン電圧の期間は、１Ｈより短くてもよい。このような実施例では、第１クロック信号ＣＬＫ１及び第２クロック信号ＣＬＫ２が半周期分だけ位相がシフトされるように設定されうる。このように設定されるクロック信号ＣＬＫ１、ＣＬＫ２に基づいて、ｉ番目の第１走査線Ｓ１ｉと、ｉ＋１番目の第１走査線Ｓ１ｉ＋１に出力される第１走査信号ＳＳ１ｉ、ＳＳ１ｉ＋１の波形は、図３に示されたようなものでありうる。
但し、本発明の技術的思想は上述したものに限定されない。即ち、様々な実施例において、第１クロック信号ＣＬＫ１及び第２クロック信号ＣＬＫ２のゲートオン電圧の期間が、ゲートオフ電圧の期間と同一に設定される場合、ｉ番目の第１走査線Ｓ１ｉに出力される第１走査信号ＳＳ１ｉの立ち上がりエッジと、ｉ＋１番目の第１走査線Ｓ１ｉ＋１に出力される第１走査信号ＳＳ１ｉ＋１の立ち下がりエッジとは同期されうる。
以下の実施例では、第１走査線Ｓ１１～Ｓ１ｎに出力される第１走査信号ＳＳ１１～ＳＳ１ｎが、図３に示されたような波形を有すると仮定して本発明の実施例を説明する。但し、本発明の技術的思想が変更されない範囲内で、後述する走査信号の波形は、多様に変形されてもよい。
図４は、本発明の第１実施例による画素を示す回路図である。図４では、説明の便宜上、ｉ番目の水平ラインに位置し、ｊ番目のデータ線Ｄｊと接続された画素ＰＸを例として図示する。
図４を参照すると、本発明の第１実施例による画素ＰＸは、第１～第６トランジスタＴ１～Ｔ６、第１及び第２キャパシタＣ１、Ｃ２、及び有機発光ダイオードＯＬＥＤを含む。
第１トランジスタＴ１は、第１駆動電源ＥＬＶＤＤと、第６トランジスタＴ６の一端、即ち、第４ノードＮ４との間に接続される。第１トランジスタＴ１のゲート電極は、第１ノードＮ１に接続される。第１トランジスタＴ１は、第１ノードＮ１に印加される電圧に応じてターンオンされ、第１駆動電源ＥＬＶＤＤから、第６トランジスタＴ６を経由して有機発光ダイオードＯＬＥＤに流れる電流の量を制御することができる。様々な実施例において、第１トランジスタＴ１は駆動トランジスタと名付けられてもよい。
第２トランジスタＴ２は、第３ノードＮ３とデータ線Ｄｊとの間に接続される。第２トランジスタＴ２のゲート電極は、第１走査線Ｓ１ｉに接続される。第２トランジスタＴ２は、第１走査線Ｓ１ｉに印加される第１走査信号に対応してターンオンされうる。第２トランジスタＴ２がターンオンされると、データ線Ｄｊに印加されるデータ信号が第３ノードＮ３に供給されうる。
第３トランジスタＴ３は、第１ノードＮ１と第４ノードＮ４との間に接続される。第３トランジスタＴ３のゲート電極は第３走査線Ｓ３ｉに接続される。第３トランジスタＴ３は第３走査線Ｓ３ｉに印加される第３走査信号に対応してターンオンされることができる。
第４トランジスタＴ４は、第２ノードＮ２と初期化電圧Ｖｉｎｔとの間に接続される。第４トランジスタＴ４のゲート電極は、第２走査線Ｓ２ｉに接続される。第４トランジスタＴ４は第２走査線Ｓ２ｉに印加される第２走査信号に対応してターンオンされうる。第４トランジスタＴ４がターンオンされると、初期化電圧Ｖｉｎｔが第２ノードＮ２、即ち、有機発光ダイオードＯＬＥＤのアノード電極に供給されうる。
本発明の様々な実施例において、初期化電圧Ｖｉｎｔは、第２駆動電源ＥＬＶＳＳより低い電圧値を有することができる。例えば、初期化電圧Ｖｉｎｔは－３．５Ｖであってもよいが、これに限定されない。
第５トランジスタＴ５は、基準電圧Ｖｒｅｆと第３ノードＮ３との間に接続される。第５トランジスタＴ５のゲート電極は、発光制御線Ｅｉに接続される。第５トランジスタＴ５は、発光制御線Ｅｉに供給される発光信号に対応してターンオンされうる。第５トランジスタＴ５がターンオンされると、基準電圧Ｖｒｅｆが第３ノードＮ３に供給されうる。基準電圧Ｖｒｅｆが第３ノードＮ３に供給されることにより、第１キャパシタＣ１がフローティングされる場合でも、第３ノードＮ３の電圧が安定的に保持されうるのであり、結果的に、第２キャパシタＣ２と連動して第１トランジスタＴ１のゲート電圧（即ち、第１ノードＮ１の電圧）が安定的に保持されうる。
本発明の様々な実施例において、基準電圧Ｖｒｅｆは、正の電圧値または負の電圧値であってもよく、その具体的な値は特に限定しない。
第６トランジスタＴ６は、第４ノードＮ４と第２ノードＮ２との間に接続される。第６トランジスタＴ６のゲート電極は、発光制御線Ｅｉに接続される。第６トランジスタＴ６は、発光制御線Ｅｉに供給される発光信号に対応してターンオンされうる。第６トランジスタＴ６がターンオンされると、第４ノードＮ４と第２ノードＮ２とが電気的に接続されうる。
第１キャパシタＣ１は、第１ノードＮ１と第３ノードＮ３との間に接続される。第１キャパシタＣ１は、第１ノードＮ１と第３ノードＮ３との電圧差に対応する電圧を貯蔵することができる。即ち、第１キャパシタＣ１は、第１ノードＮ１と第３ノードＮ３の電圧を制御することができる。本発明の様々な実施例において、第１キャパシタＣ１は、ストレージキャパシタと名付けられてもよい。
第２キャパシタＣ２は第１ノードＮ１と第２ノードＮ２の間に接続される。第２キャパシタＣ２は第１ノードＮ１と第２ノードＮ２の電圧差に対応する電圧を貯蔵することができる。即ち、第２キャパシタＣ２は第１ノードＮ１と第２ノードＮ２の電圧を制御することができる。
本発明の様々な実施例において、第２キャパシタＣ２は、有機発光ダイオードＯＬＥＤのしきい値電圧に対応して、第２ノードＮ２の電圧を制御することができ、第１キャパシタＣ１と連携して制御された第２ノードＮ２の電圧に応じて、第１ノードＮ１の電圧を制御することができる。有機発光ダイオードＯＬＥＤのしきい値電圧は、有機発光ダイオードＯＬＥＤが劣化するに伴って増加しうるのであり、そのため、有機発光ダイオードＯＬＥＤが同じ輝度で発光するために求められる電流の量が増加しうる。本発明の様々な実施例において、第２キャパシタＣ２は、後述するデータ書き込み期間の間有機発光ダイオードＯＬＥＤのしきい値電圧に対応して、両端（第１ノードＮ１及び第２ノードＮ２）の電圧を制御し、発光期間の間、発光ダイオードＯＬＥＤのしきい値電圧を反映して第１ノードＮ１の電圧に制御されるようにする。そうすると、第１トランジスタＴ１のゲートソース電圧（Ｖｇｓ）が制御されて、有機発光ダイオードＯＬＥＤに流れる電流の量が制御されうる。これにより、本発明では、有機発光ダイオードＯＬＥＤの劣化を補償し、有機発光ダイオードＯＬＥＤが、所望する輝度で発光できるようにする。
有機発光ダイオードＯＬＥＤは、アノード電極が第２ノードＮ２に接続され、カソード電極が第２駆動電源ＥＬＶＳＳに接続されうる。第２駆動電源ＥＬＶＳＳは、第１駆動電源ＥＬＶＤＤより低く設定されうる。本発明の様々な実施例において、第２駆動電源ＥＬＶＳＳは－２．６Ｖに設定されてもよいが、これに限定されない。
有機発光ダイオードＯＬＥＤは、内部の寄生キャパシタＣｏｌｅｄ（以下、有機キャパシタという。）を含みうる。第４トランジスタＴ４を介して、初期化電圧Ｖｉｎｔが、有機発光ダイオードＯＬＥＤのアノード電極に供給されると、有機キャパシタＣｏｌｅｄが放電され、画素ＰＸのブラック表現能力を向上させることができる。
詳細に説明すると、有機キャパシタＣｏｌｅｄは、前のフレーム期間の間に、供給される電流に対応して所定の電圧を充電する。有機キャパシタＣｏｌｅｄが充電されると、有機発光ダイオードＯＬＥＤは、低い電流によっても容易に発光することができる。
一方、現在のフレーム期間に、画素ＰＸにブラックデータ信号が供給されうる。ブラックデータ信号が供給される場合、理想的には有機発光ダイオードＯＬＥＤに電流が供給されてはならない。しかし、トランジスタからなる画素ＰＸにおいて、ブラックデータ信号が供給されても、所定のリーク電流が有機発光ダイオードＯＬＥＤに供給されうる。このとき、有機キャパシタＣｏｌｅｄが充電状態であれば、有機発光ダイオードＯＬＥＤは微細に発光しうるのであり、これに伴い、ブラック表現能力が低下する。
これに対して、本発明のように、初期化電圧Ｖｉｎｔによって有機キャパシタＣｏｌｅｄが放電されると、リーク電流が供給されても、有機発光ダイオードＯＬＥＤは非発光状態に設定される。即ち、本発明では、初期化電圧Ｖｉｎｔを利用して有機キャパシタＣｏｌｅｄを放電させることで、ブラック表現能力を向上させることができる。
図４に示された実施例において、画素ＰＸは、酸化物半導体薄膜トランジスタ及びＬＴＰＳ（Ｌｏｗ Ｔｅｍｐｅｒａｔｕｒｅ Ｐｏｌｙ－Ｓｉｌｉｃｏｎ）薄膜トランジスタを含む。
酸化物半導体薄膜トランジスタは、ゲート電極、ソース電極及びドレイン電極を含む。酸化物半導体薄膜トランジスタは、酸化物半導体で形成されたアクティブ層を備える。ここで、酸化物半導体は、非晶質または結晶質の酸化物半導体に設定されてもよい。酸化物半導体薄膜トランジスタはＮ型トランジスタからなってもよい。酸化物半導体薄膜トランジスタは、低温工程が可能であり、ＬＴＰＳ薄膜トランジスタに比べて低い電荷移動度を有する。このような酸化物半導体薄膜トランジスタはオフ電流特性に優れる。
ＬＴＰＳ薄膜トランジスタは、ゲート電極、ソース電極及びドレイン電極を含む。ＬＴＰＳ薄膜トランジスタは、ポリシリコンで形成されたアクティブ層を備える。このようなＬＴＰＳ薄膜トランジスタは、Ｐ型薄膜トランジスタまたはＮ型薄膜トランジスタからなってもよい。本発明の実施例では、ＬＴＰＳ薄膜トランジスタがＰ型トランジスタで構成されたと仮定する。ＬＴＰＳ薄膜トランジスタは、高い電子移動度を有し、これにより、速い駆動特性を有する。
図４の実施例においては、第３トランジスタＴ３が酸化物半導体薄膜トランジスタからなり、第１、第２、第４、第５及び第６トランジスタＴ１、Ｔ２、Ｔ４、Ｔ５、Ｔ６がＬＴＰＳ薄膜トランジスタからなる実施例が示される。これにより、図４の実施例では、第２及び第４トランジスタＴ２、Ｔ４のゲート電極に供給される第１及び第２走査信号は第１極性を有し、第３トランジスタＴ３に供給される第３走査信号は第２極性を有する。
本発明の様々な実施例において、第３トランジスタＴ３は、オフ電流特性に優れた酸化物半導体薄膜トランジスタ、即ち、Ｎ型トランジスタからなる。これにより、第１トランジスタＴ１が駆動し、第１駆動電源ＥＬＶＤＤから第６トランジスタＴ６を経由して有機発光ダイオードＯＬＥＤに電流が供給される際に、第３トランジスタＴ３を介してリーク電流が発生することを、より効率的に防止することができる。
しかし、本発明の技術的思想はこれに限定されず、画素ＰＸのトランジスタは多様に構成されてもよく、画素ＰＸに供給される信号は、それに対応して変更されてもよい。
図５は本発明の一実施例による表示装置の高周波動作を説明するためのものであり、図６は本発明の一実施例による低周波動作を説明するためのものである。
表示装置が高周波駆動方法で駆動される場合、表示装置は第１駆動モードにあると表現することができる。また、表示装置が低周波駆動方法で駆動される場合は、表示装置は第２駆動モードにあると表現することができる。
第１駆動モードは、一般的な駆動モードであってもよい。即ち、ユーザーが表示装置を使用する場合、２０Ｈｚ以上、例えば、６０Ｈｚにてフレームが表示されうる。
第２駆動モードは、低電力駆動モードであってもよい。例えば、ユーザーが表示装置を使用しない場合、２０Ｈｚ未満、例えば、１Ｈｚにてフレームが表示されうる。例えば、常用モードのうちの「ａｌｗａｙｓ ｏｎモード」にて、時間と日付のみが表示される場合が、第２駆動モードに該当しうる。
第１駆動モードにおいて、１周期は複数のフレームを含むことができる。１周期は、任意で定義した期間であって、第２駆動モードとの比較のために定義された期間である。１周期は第１及び第２駆動モードで同じ時間間隔を意味することができる。
第１駆動モードにおいて、それぞれのフレームはデータ書き込み期間ＷＰ及び発光期間ＥＰを含むことができる。
第２駆動モードにおいて、第１周期の最初のフレームはデータ書き込み期間ＷＰ及び発光期間ＥＰを含み、１周期の残りのフレームは発光期間ＥＰを含む。画素ＰＸは、１周期の最初のフレームのデータ書き込み期間ＷＰの間に供給されたデータ電圧に基づいて、１周期の間に同じ映像を表示することができる。
図４を合わせて参照すると、第１及び第２駆動モードのデータ書き込み期間ＷＰの間、第１～第３走査線Ｓ１ｉ、Ｓ２ｉ、Ｓ３ｉに第１～第３走査信号が供給され、データ線Ｄｊにデータ信号が供給され、それに応答して、第１～第３ノードＮ１～Ｎ３、第１キャパシタＣ１及び第２キャパシタＣ２の電圧が設定されうる。第１及び第２駆動モードの発光期間ＥＰの間には、発光制御線Ｅｉに発光信号が供給され、データ書き込み期間ＷＰの間に設定された第１～第３ノードＮ１～Ｎ３、第１キャパシタＣ１及び第２キャパシタＣ２の電圧に基づいて、有機発光ダイオードＯＬＥＤが発光することができる。
図７は本発明の第１実施例による表示装置の駆動方法を示すタイミング図であり、図８～図１２は、図７に示されたタイミング図の各区間における本発明の一実施例による画素の等価回路である。
図７～図１２には、図５に示された高周波動作及び図６に示された低周波動作において、データ書き込み期間ＷＰと発光期間ＥＰを含む任意のフレームにおける動作が示されている。このような任意のフレームは、高周波動作で１周期を構成する複数のフレームのうちの何れか１つであるか、低周波動作で１周期を構成する複数のフレームのうちの最初のフレームであってもよい。
また、図７～図１２には、図４に示されたようにｉ番目の水平ラインに位置し、ｊ番目のデータ線Ｄｊと接続された画素ＰＸの駆動方法を代表的な例として示す。これにより、図７には、第１～第３走査線Ｓ１ｉ、Ｓ２ｉ、Ｓ３ｉに供給される走査信号、発光制御線Ｅｉに供給される発光信号及びデータ線Ｄｊに供給されるデータ信号の一例が示される。本発明の第１実施例において、第１及び第２走査線Ｓ１ｉ、Ｓ２ｉには第１極性の走査信号が供給され、第３走査線Ｓ３ｉには第２極性の走査信号が供給されうる。
本発明の様々な実施例において、データ書き込み期間ＷＰは、第１期間Ｐ１、第２期間Ｐ２、第３期間Ｐ３及び第４期間Ｐ４を含むことができる。様々な実施例において、第１期間Ｐ１の間には、データ信号に対応する電圧及び有機発光ダイオードＯＬＥＤのしきい値電圧の補償のための電圧が画素ＰＸに書き込まれうる。また、第３期間Ｐ３の間には有機発光ダイオードＯＬＥＤのアノード電圧が初期化されうる。発光期間ＥＰには、データ書き込み期間ＷＰの間に書き込まれたデータ電圧、及び、有機発光ダイオードＯＬＥＤのしきい値電圧の補償値に基づいて、有機発光ダイオードＯＬＥＤが発光することができる。
以下では、データ書き込み期間ＷＰ及び発光期間ＥＰにおける具体的な駆動方法を詳細に説明する。
図４、図７及び図８を合わせて参照すると、第１期間Ｐ１の間、第１走査線Ｓ１ｉにローレベルの第１走査信号が供給され、第２及び第３走査線Ｓ２ｉ、Ｓ３ｉにそれぞれハイレベルの第２及び第３走査信号が供給される。そうすると、第１走査信号及び第３走査信号にそれぞれ応答して、第２トランジスタＴ２及び第３トランジスタＴ３がターンオンされ、第２走査信号に応答して第４トランジスタＴ４はターンオフされる。
また、第１期間Ｐ１の間、発光制御線Ｅｉを介してハイレベルの発光信号が供給される。そうすると、発光信号に応答して、第５トランジスタＴ５及び第６トランジスタＴ６がターンオフされる。
上記したことにより、第１期間Ｐ１における画素ＰＸは、図８に示された等価回路で表現されうる。第１期間Ｐ１の間に、第２トランジスタＴ２がターンオンされるため、データ線Ｄｊを介して、現在のフレームにおけるデータ信号ＤＡＴＡが供給され、第３ノードＮ３は、データ信号ＤＡＴＡに対応する電圧Ｖｄａｔａに設定される。
第１期間Ｐ１の間、第１トランジスタＴ１はターンオン状態を保持し、ダイオード結合されるため、第１駆動電源ＥＬＶＤＤから第４ノードＮ４に電流が印加される。そうすると、第１ノードＮ１は、第１駆動電源ＥＬＶＤＤの電圧から、第１トランジスタＴ１のしきい値電圧Ｖｔｈ分だけ下降した電圧に設定される。
一方、第２ノードＮ２は、第２駆動電源ＥＬＶＳＳの電圧から、有機発光ダイオードＯＬＥＤのしきい値電圧Ｖｏｌｅｄ、ｔｈ分だけ上昇した電圧に設定される。
上述したことにより、第１期間Ｐ１の間、第１～第３ノードＮ１～Ｎ３の電圧ＶＮ１、ＶＮ２、ＶＮ３は、それぞれ下記の数式１～３の通りである。
Figure 0007270067000001
Figure 0007270067000002
Figure 0007270067000003
次いで、図４、図７及び図９を合わせて参照すると、第２期間Ｐ２の間、第１及び第２走査線Ｓ１ｉ、Ｓ２ｉにハイレベルの走査信号が供給され、第３走査線Ｓ３ｉにローレベルの走査信号が供給される。そうすると、ハイレベルに遷移された第１走査信号に応答して第２トランジスタＴ２がターンオフされ、ローレベルに遷移された第３走査信号に応答して、第３トランジスタＴ３がターンオフされる。
上記したことにより、第２期間Ｐ２における画素ＰＸは図９に示された等価回路で表現されうる。第２期間Ｐ２の間、第１～第３ノードＮ１～Ｎ３の電圧は、第１キャパシタＣ１及び第２キャパシタＣ２によって、第１期間Ｐ１に設定された電圧に安定的に保持されうる。
次いで、図４、図７及び図１０を合わせて参照すると、第３期間Ｐ３の間、第１走査線Ｓ１ｉにハイレベルの第１走査信号が供給され、第２及び第３走査線Ｓ２ｉ、Ｓ３ｉにそれぞれローレベルの第２及び第３走査信号が供給される。そうすると、ローレベルに遷移された第２走査信号に応答して、第４トランジスタＴ４がターンオンされる。
上記したことにより、第３期間Ｐ３における画素ＰＸは図１０に示された等価回路で表現されうる。第３期間Ｐ３の間、第４トランジスタＴ４がターンオンされるため、初期化電圧Ｖｉｎｔが第２ノードＮ２に供給される。そうすると、第２ノードＮ２の電圧は、第２キャパシタＣ２によって保持された、前の期間の電圧から、初期化電圧Ｖｉｎｔに変化する。従って、第３期間Ｐ３の間、第２ノードＮ２の電圧ＶＮ２、及び、第２ノードＮ２の電圧変化量ΔＶＮ２は、それぞれ下記の数式４及び５の通りである。
Figure 0007270067000004
Figure 0007270067000005
第２ノードＮ２の電圧が変更されることによって、第１ノードＮ１及び第３ノードＮ３の電圧も変更されうる。具体的には、第３期間Ｐ３の間、第１トランジスタＴ１、第１キャパシタＣ１及び第２キャパシタＣ２は、フローティング状態であるため、第２ノードＮ２の電圧が変更される際、第１ノードＮ１及び第３ノードＮ３の電圧も、第１キャパシタＣ１によって保持された、前の期間の電圧から、第２ノードＮ２の電圧変化量分だけ変更されうる。従って、第２期間Ｐ２の間、第１ノードＮ１及び第３ノードＮ３の電圧ＶＮ１、ＶＮ３は、それぞれ下記の数式６及び７の通りである。
Figure 0007270067000006
Figure 0007270067000007
一方、第２ノードＮ２に初期化電圧Ｖｉｎｔが印加されると、有機発光ダイオードＯＬＥＤの有機キャパシタＣｏｌｅｄが放電されうる。データ書き込み期間ＷＰの間、有機キャパシタＣｏｌｅｄを放電させることで、以後の発光期間ＥＰにおいて画素ＰＸのブラック表現能力が向上しうる。
次いで、図４、図７及び図１１を合わせて参照すると、第４期間Ｐ４の間、第１及び第２走査線Ｓ１ｉ、Ｓ２ｉに、それぞれハイレベルの第１及び第２走査信号が供給され、第３走査線Ｓ３ｉに、ローレベルの第３走査信号が供給される。そうすると、ハイレベルに遷移された第２走査信号に応答して、第４トランジスタＴ４がターンオフされる。
第４期間Ｐ４における画素ＰＸは、図１１に示された等価回路で表現されうる。第４期間Ｐ４の間、第１～第３ノードＮ１～Ｎ３の電圧は、第１キャパシタＣ１及び第２キャパシタＣ２によって第３期間Ｐ３に設定された電圧に、安定的に保持されうる。
次いで、図４、図７及び図１２を合わせて参照すると、発光期間ＥＰの間、第１及び第２走査線Ｓ１ｉ、Ｓ２ｉに、それぞれハイレベルの第１及び第２走査信号が供給され、第３走査線Ｓ３ｉに、ローレベルの第３走査信号が供給される。そうすると、第１～第３走査信号に応答して、第２トランジスタＴ２、第３トランジスタＴ３及び第４トランジスタＴ４がターンオフされる。
また、発光期間ＥＰ間発光制御線Ｅｉを介して、ローレベルの発光信号が供給される。そうすると、発光信号に応答して、第５トランジスタＴ５及び第６トランジスタＴ６がターンオンされる。
発光期間ＥＰにおける画素ＰＸは、図１２に示された等価回路で表現されうる。発光期間ＥＰの間、第５トランジスタＴ５がターンオンされるため、基準電圧Ｖｒｅｆが第３ノードＮ３に供給され、第３ノードＮ３の電圧は基準電圧Ｖｒｅｆに変化する。従って、発光期間ＥＰの間、第３ノードＮ３の電圧ＶＮ３及び第３ノードＮ３の電圧変化量ΔＶＮ３は、それぞれ下記の数式８及び９の通りである。
Figure 0007270067000008
Figure 0007270067000009
第３ノードＮ３の電圧が変更されることによって、第１ノードＮ１及び第２ノードＮ２の電圧も、変更されうる。具体的には、発光期間ＥＰの間、第１キャパシタＣ１と第２キャパシタＣ２は直列に連結されるため、第３ノードＮ３の電圧変化量は、第１キャパシタＣ１と第２キャパシタＣ２に分配され、第１ノードＮ１の電圧は、第１キャパシタＣ１に分配される電圧変化量に対応して変更されうる。従って、発光期間ＥＰの間、第１ノードＮ１の電圧は、下記の数式１０の通りである。
Figure 0007270067000010
ここで、Ｃｓｔは第１キャパシタＣ１の静電容量であり、Ｃｓｅｌｆは第２キャパシタＣ２の静電容量である。
第１ノードＮ１に上記のような電圧が印加されると、第１トランジスタＴ１には、第１駆動電源ＥＬＶＤＤと第１ノードＮ１との電圧の差、即ち、ゲートソース電圧Ｖｇｓに対応する電流が流れうる。第１トランジスタＴ１を流れる電流は、ターンオン状態の第６トランジスタＴ６を経由して有機発光ダイオードＯＬＥＤに供給される。そうすると、有機発光ダイオードＯＬＥＤは、供給された電流量に対応する輝度で発光することができる。
第１ノードＮ１の電圧ＶＮ１が、上記の数式１０のように制御されるとき、有機発光ダイオードＯＬＥＤに供給される電流Ｉｏｌｅｄは、下記の数式１１の通りである。
Figure 0007270067000011
ここで、μＰは第１トランジスタＴ１のキャリア移動率であり、Ｃｏｘは第１トランジスタＴ１のゲート酸化層の容量であり、Ｗ／Ｌは、第１トランジスタＴ１の幅と長さとの比である。
数式１１を参照すると、発光期間ＥＰの間、有機発光ダイオードＯＬＥＤに供給される電流Ｉｏｌｅｄは、第１駆動電源ＥＬＶＤＤによるＩＲドロップの影響が除去され、また、有機発光ダイオードＯＬＥＤのしきい値電圧Ｖｏｌｅｄ、ｔｈ分だけ上昇することが分かる。
一方、発光期間ＥＰの間、第３トランジスタＴ３は、ターンオフ状態を保持する。本発明の様々な実施例において、第３トランジスタＴ３は、オフ電流特性に優れたＮ型トランジスタからなる。従って、発光期間ＥＰの間、第１駆動電源ＥＬＶＤＤから第１トランジスタＴ１を経由して流れる駆動電流の一部が、第３トランジスタＴ３を介して漏れることを防止することができる。
このように、発光期間ＥＰの間、駆動電流の漏れを防止すると、表示装置１の低周波駆動モード、例えば、「ａｌｗａｙｓ ｏｎモード」での駆動特性が向上しうる。また、駆動電流の漏れを防止すると、ブラック階調の表現力が向上し、色にじみやクロストークが改善されうる。
一方、図７の実施例には、データ書き込み期間ＷＰが第１～第４期間Ｐ１～Ｐ４を含むものとして図示されているが、本発明の技術的思想はこれに限定されない。即ち、図２及び図３を参照して説明したように、走査信号を生成するためのクロック信号のゲートオン電圧期間が、ゲートオフ電圧期間と同一に設定される実施例において、データ書き込み期間ＷＰは、第２期間Ｐ２及び第４期間Ｐ４を含まなくてもよい。
図１３は本発明の第２実施例による画素を示す回路図であり、図１４は本発明の第２実施例による表示装置の駆動方法を示すタイミング図である。
図１３には、説明の便宜上、ｉ番目の水平ラインに位置し、ｊ番目のデータ線Ｄｊと接続された画素ＰＸ＿１を例として示す。
図１３を参照すると、本発明の第２実施例による画素ＰＸ＿１は、第１～第６トランジスタＴ１～Ｔ６、第１及び第２キャパシタＣ１、Ｃ２及び有機発光ダイオードＯＬＥＤを含む。本発明の第２実施例による画素ＰＸ＿１は、第４トランジスタＴ４＿１がＮ型トランジスタからなる点を除き、図４に示された画素ＰＸと実質的に同一である。従って、図１３では、図４に示されたものと同じ構成要素に対しては同じ番号を付し、その詳細な説明は省略する。
本発明の第２実施例において、第４トランジスタＴ４＿１は、第２ノードＮ２と初期化電圧Ｖｉｎｔとの間に接続される。第４トランジスタＴ４＿１のゲート電極は、第２走査線Ｓ２ｉ＿１に接続される。第４トランジスタＴ４＿１は、第２走査線Ｓ２ｉ＿１に印加される第２走査信号に対応してターンオンされうる。第４トランジスタＴ４＿１がターンオンされると、初期化電圧Ｖｉｎｔが、第２ノードＮ２、即ち、有機発光ダイオードＯＬＥＤのアノード電極に供給されうる。
このような実施例では、第１走査線Ｓ１ｉには第１極性の走査信号が供給され、第２及び第３走査線Ｓ２ｉ＿１、Ｓ３ｉには第２極性の走査信号が供給されるのでありうる。
図１４には、図５に示された高周波動作及び図６に示された低周波動作において、データ書き込み期間ＷＰと発光期間ＥＰを含む任意のフレームにおける動作が示されている。このような任意のフレームは、高周波動作で１周期を構成する複数のフレームのうち何れか１つであるか、低周波動作で１周期を構成する複数のフレームのうち最初のフレームであってもよい。
また、図１４には、図１３に示したようにｉ番目の水平ラインに位置し、ｊ番目のデータ線Ｄｊと接続された画素ＰＸ＿１の駆動方法を代表的な例として示す。これにより、図１４には、ｉ番目の第１～第３走査線Ｓ１ｉ、Ｓ２ｉ＿１、Ｓ３ｉに供給される走査信号、発光制御線Ｅｉに供給される発光信号及びデータ線Ｄｊに供給されるデータ信号の一例が示される。
図１４を参照すると、本発明の第２実施例による表示装置の駆動方法は、図１３の画素構造に対応して第２走査線Ｓ２ｉ＿１に供給される第２走査信号が第２極性の信号に変形されたことを除き、図７に示された表示装置の駆動方法と実質的に同一であるため、その詳細な説明は省略する。
図１５は本発明の第３実施例による画素を示す回路図であり、図１６は本発明の第３実施例による表示装置の駆動方法を示すタイミング図である。
図１５には、説明の便宜上、ｉ番目の水平ラインに位置し、ｊ番目のデータ線Ｄｊと接続された画素ＰＸ＿２を例として示す。
図１５を参照すると、本発明の第３実施例による画素ＰＸ＿２は、第１～第６トランジスタＴ１～Ｔ６、第１及び第２キャパシタＣ１、Ｃ２及び有機発光ダイオードＯＬＥＤを含む。本発明の第３実施例による画素ＰＸ＿２は、第４トランジスタＴ４＿２のゲート電極がｉ＋１番目の第３走査線Ｓ３ｉ＋１に接続されることを除き、図１３に示された画素ＰＸ＿１と実質的に同一である。従って、図１５では、図１３に示されたものと同じ構成要素に対しては同じ番号を付し、その詳細な説明は省略する。
本発明の第３実施例において、第４トランジスタＴ４＿２は、第２ノードＮ２と初期化電圧Ｖｉｎｔの間に接続される。第４トランジスタＴ４＿２のゲート電極は、ｉ＋１番目の第３走査線Ｓ３ｉ＋１に連結される。第４トランジスタＴ４＿２は、ｉ＋１番目の第３走査線Ｓ３ｉ＋１に印加される第３走査信号に対応してターンオンされうる。第４トランジスタＴ４＿２がターンオンされると、初期化電圧Ｖｉｎｔが第２ノードＮ２、即ち、有機発光ダイオードＯＬＥＤのアノード電極に供給されうる。
このような実施例では、第１走査線Ｓ１ｉには第１極性の走査信号が供給され、第３走査線Ｓ３ｉ、Ｓ３ｉ＋１には第２極性の走査信号が供給されうる。
図１６には、図５に示された高周波動作及び図６に示された低周波動作において、データ書き込み期間ＷＰと発光期間ＥＰを含む任意のフレームにおける動作が示されている。このような任意のフレームは、高周波動作で１周期を構成する複数のフレームのうちの何れか１つであるか、低周波動作で１周期を構成する複数のフレームのうちの最初のフレームであってもよい。
また、図１６には、図１５に示されたようにｉ番目の水平ラインに位置し、ｊ番目のデータ線Ｄｊと接続された画素ＰＸ＿２の駆動方法を代表的な例として示す。これにより、図１６には、ｉ番目の第１及び第３走査線Ｓ１ｉ、Ｓ３ｉに供給される走査信号、ｉ＋１番目の第３走査線Ｓ３ｉ＋１に供給される走査信号、発光制御線Ｅｉに供給される発光信号及びデータ線Ｄｊに供給されるデータ信号の一例が示される。
図１６を参照すると、本発明の第３実施例による表示装置の駆動方法は、図１５の画素構造に対応して第４トランジスタＴ４＿２のゲート電極にｉ＋１番目の第３走査線Ｓ３ｉ＋１を介して第３走査信号が印加されることを除き、図１４に示された表示装置の駆動方法と実質的に同一であるため、その詳細な説明は省略する。
図１５及び図１６に示されたように、本発明の第３実施例において、画素ＰＸ＿２は、第１走査線Ｓ１ｉ及び第３走査線Ｓ３ｉと連結され、第１走査信号及び第３走査信号を利用して駆動されるのでありうる。従って、本発明の第１及び第２実施例と比較し、走査駆動部３０は第２走査信号を生成するためのステージを備える必要がなく、表示部５０には第２走査線Ｓ２ｉが配置される必要がない。その結果、本発明の第３実施例では、走査駆動部３０及び表示部５０の大きさが減少されうるのであり、表示装置１の駆動がより容易になりうる。
図１７は本発明の第４実施例による画素を示す回路図であり、図１８は本発明の第４実施例による表示装置の駆動方法を示すタイミング図である。
図１７には、説明の便宜上、ｉ番目の水平ラインに位置し、ｊ番目のデータ線Ｄｊと接続された画素ＰＸ＿３を例として示す。
図１７を参照すると、本発明の第４実施例による画素ＰＸ＿３は、第１～第６トランジスタＴ１～Ｔ６、第１及び第２キャパシタＣ１、Ｃ２及び有機発光ダイオードＯＬＥＤを含む。本発明の第４実施例による画素ＰＸ＿３は、第２トランジスタＴ２＿１がＮ型トランジスタからなることを除き、図１３に示された画素ＰＸ＿１と実質的に同一である。従って、図１７では、図１３に示されたものと同じ構成要素に対しては同じ番号を付し、その詳細な説明は省略する。
本発明の第４実施例において、第２トランジスタＴ２＿１は、第３ノードＮ３とデータ線Ｄｊとの間に接続される。第２トランジスタＴ２＿１のゲート電極は第３走査線Ｓ３ｉに接続される。第２トランジスタＴ２＿１は、第３走査線Ｓ３ｉに印加される第３走査信号に対応してターンオンされうる。第２トランジスタＴ２＿１がターンオンされると、データ線Ｄｊに印加されるデータ信号が第３ノードＮ３に供給されうる。
このような実施例では、第１走査線Ｓ１ｉには第１極性の走査信号が供給され、第３走査線Ｓ３ｉには第２極性の走査信号が供給されるのでありうる。
図１８には、図５に示された高周波動作及び図６に示された低周波動作において、データ書き込み期間ＷＰと発光期間ＥＰとを含む、任意のフレームにおける動作が示されている。このような任意のフレームは、高周波動作にて１周期を構成する複数のフレームのうちの何れか１つであるか、低周波動作にて１周期を構成する複数のフレームのうちの最初のフレームであってもよい。
また、図１８には、図１７に示されたように、ｉ番目の水平ラインに位置しｊ番目のデータ線Ｄｊと接続された画素ＰＸ＿３の駆動方法を、代表的な例として示す。これにより、図１８には、ｉ番目の第３走査線Ｓ３ｉに供給される走査信号、発光制御線Ｅｉに供給される発光信号、及び、データ線Ｄｊに供給されるデータ信号の一例が示される。
図１８を参照すると、本発明の第４実施例による表示装置の駆動方法は、図１７の画素構造に対応して、第２トランジスタＴ２＿１のゲート電極と第３トランジスタＴ３のゲート電極に、ｉ番目の第３走査線Ｓ３ｉを介して第３走査信号が一緒に供給されるということを除き、図１４に示された表示装置の駆動方法と実質的に同一であるため、その詳細な説明は省略する。
一方、図１７には、第４トランジスタＴ４＿１がＮ型トランジスタからなる実施例が示されているが、本発明の技術的思想はこれに限定されない。即ち、本発明の第４実施例において、第４トランジスタＴ４＿１はＰ型トランジスタからなってもよく、この場合、第２走査線Ｓ２ｉ＿１に供給される第２走査信号は、図７に示されたように第２極性に設定されうる。
また、図１７には、第４トランジスタＴ４＿１のゲート電極にｉ番目の第２走査線Ｓ２ｉ＿１が接続される実施例が示されているが、本発明の技術的思想はこれに限定されない。即ち、本発明の第４実施例において、第４トランジスタＴ４＿１のゲート電極は、図１５に示されたようにｉ＋１番目の第３走査線Ｓ３ｉ＋１と接続されてもよい。このような実施例において、画素ＰＸ＿３は、第３走査線Ｓ３ｉと連結され、実質的に第３走査信号のみを利用して駆動されうる。従って、本発明のこのような実施例において、走査駆動部３０は、第１及び第２走査信号を生成するためのステージを備える必要がなく、表示部５０には、第１及び第２走査線Ｓ１ｉ、Ｓ２ｉが配置される必要がない。その結果、本発明の第３実施例では、走査駆動部３０と表示部５０の大きさが減少されうるのであり、表示装置１の駆動がより容易になりうる。
図１９は本発明の第５実施例による画素を示す回路図であり、図２０は本発明の第５実施例による表示装置の駆動方法を示すタイミング図である。
図１９には、説明の便宜上、ｉ番目の水平ラインに位置し、ｊ番目のデータ線Ｄｊと接続された画素ＰＸ＿４を例として示す。
図１９を参照すると、本発明の第５実施例による画素ＰＸ＿４は、第１～第６トランジスタＴ１～Ｔ６、第１及び第２キャパシタＣ１、Ｃ２及び有機発光ダイオードＯＬＥＤを含む。本発明の第５実施例による画素ＰＸ＿４は、第４トランジスタＴ４＿３のゲート電極がｉ＋１番目の第１走査線Ｓ１ｉ＋１に接続されることを除き、図４に示された画素ＰＸと実質的に同一である。従って、図１９では、図４に示されたものと同じ構成要素に対しては同じ番号を付し、その詳細な説明は省略する。
本発明の第５実施例において、第４トランジスタＴ４＿３は、第２ノードＮ２と初期化電圧Ｖｉｎｔとの間に接続される。第４トランジスタＴ４＿３のゲート電極は、ｉ＋１番目の第１走査線Ｓ１ｉ＋１に連結される。第４トランジスタＴ４＿３は、ｉ＋１番目の第１走査線Ｓ１ｉ＋１に印加される第１走査信号に対応してターンオンされうる。第４トランジスタＴ４＿３がターンオンされると、初期化電圧Ｖｉｎｔが第２ノードＮ２、即ち、有機発光ダイオードＯＬＥＤのアノード電極に供給されうる。
このような実施例では、第１走査線Ｓ１ｉ、Ｓ１ｉ＋１には第１極性の走査信号が供給され、第３走査線Ｓ３ｉには第２極性の走査信号が供給されうる。
図２０には、図５に示された高周波動作及び図６に示された低周波動作において、データ書き込み期間ＷＰと発光期間ＥＰを含む、任意のフレームにおける動作が示されている。このような任意のフレームは、高周波動作で１周期を構成する複数のフレームのうち何れか１つであるか、低周波動作で１周期を構成する複数のフレームのうち最初のフレームであってもよい。
また、図２０には、図１９に示されたようにｉ番目の水平ラインに位置し、ｊ番目のデータ線Ｄｊと接続された画素ＰＸ＿４の駆動方法を代表的な例として示す。これにより、図２０には、ｉ番目の第１及び第３走査線Ｓ１ｉ、Ｓ３ｉに供給される走査信号、ｉ＋１番目の第１走査線Ｓ１ｉ＋１に供給される走査信号、発光制御線Ｅｉに供給される発光信号、及び、データ線Ｄｊに供給されるデータ信号の一例が示される。
図２０を参照すると、本発明の第５実施例による表示装置の駆動方法は、図１９の画素構造に対応して第４トランジスタＴ４＿３のゲート電極にｉ＋１番目の第１走査線Ｓ１ｉ＋１を介して第１走査信号が印加されることを除き、図７に示された表示装置の駆動方法と実質的に同一であるため、その詳細な説明は省略する。
図２１は本発明の第６実施例による画素を示す回路図であり、図２２は本発明の第６実施例による表示装置の駆動方法を示すタイミング図である。
図２１には、説明の便宜上、ｉ番目の水平ラインに位置し、ｊ番目のデータ線Ｄｊと接続された画素ＰＸ＿５を例として示す。
図２１を参照すると、本発明の第６実施例による画素ＰＸ＿５は、第１～第４トランジスタＴ１～Ｔ４、第１及び第２キャパシタＣ１、Ｃ２及び有機発光ダイオードＯＬＥＤを含む。本発明の第６実施例による画素ＰＸ＿５は、第５トランジスタＴ５及び第６トランジスタＴ６が省略されたことを除き、図４に示された画素ＰＸと実質的に同一である。
即ち、本発明の第６実施例による画素ＰＸ＿５は、図４に示された画素ＰＸにおいて、発光信号が常にターンオフレベルを保持し、第５トランジスタＴ５と第６トランジスタＴ６がターンオフ状態を保持する状態に対応する。従って、図２１に示された画素ＰＸ＿５は、図７に示されたタイミング図におけるデータ書き込み期間ＷＰと同様に駆動される。これにより、図２１及び図２２による画素ＰＸ＿５は、データ書き込み期間ＷＰの間、第１～第３ノードＮ１～Ｎ３の電圧を設定するための動作を行うように構成される。
本発明が属する技術分野の通常の知識を有する者は、本発明がその技術的思想や必須の特徴を変更せずに他の具体的な形態で実施できることが理解できるだろう。従って、上述した実施例はすべての面において例示的なものであり、限定的ではないと理解すべきである。本発明の範囲は上記の詳細な説明よりは添付の特許請求の範囲によって示され、特許請求の範囲の意味及び範囲、そしてその均等概念から導き出されるすべての変更または変形された形態は本発明の範囲に含まれると解釈すべきである。

Claims (22)

  1. 第１電源と第４ノードとの間に接続され、ゲート電極が第１ノードに接続される第１トランジスタと、
    第３ノードとデータ線との間に接続され、ｉ（ｉは自然数）番目の第１走査線に供給される走査信号に対応してターンオンされる第２トランジスタと、
    前記第１ノードと前記第４ノードとの間に接続され、ｉ番目の第３走査線に供給される走査信号に対応してターンオンされる第３トランジスタと、
    第２ノードと初期化電圧との間に接続され、ｉ番目の第２走査線に供給される走査信号に対応してターンオンされる第４トランジスタと、
    前記第３ノードと前記第１ノードとの間に接続される第１キャパシタと、
    前記第１ノードと前記第２ノードとの間に接続される第２キャパシタと、
    前記第２ノードと第２電源との間に接続される有機発光ダイオードと、を含み、
    前記第３トランジスタは、
    Ｎ型トランジスタであり、
    前記第２走査線と、前記第３走査線とは、互いに異なることを特徴とする画素。
  2. 前記第２トランジスタ及び前記第４トランジスタのうちの少なくとも１つは前記Ｎ型トランジスタであることを特徴とする請求項１に記載の画素。
  3. 第１電源と第４ノードとの間に接続され、ゲート電極が第１ノードに接続される第１トランジスタと、
    第３ノードとデータ線との間に接続され、ｉ（ｉは自然数）番目の第１走査線に供給される走査信号に対応してターンオンされる第２トランジスタと、
    前記第１ノードと前記第４ノードとの間に接続され、ｉ番目の第３走査線に供給される走査信号に対応してターンオンされる第３トランジスタと、
    第２ノードと初期化電圧との間に接続され、ｉ番目の第２走査線に供給される走査信号に対応してターンオンされる第４トランジスタと、
    前記第３ノードと前記第１ノードとの間に接続される第１キャパシタと、
    前記第１ノードと前記第２ノードとの間に接続される第２キャパシタと、
    前記第２ノードと第２電源との間に接続される有機発光ダイオードと、を含み、
    前記第３トランジスタは、
    Ｎ型トランジスタであり、
    前記第４トランジスタが前記Ｎ型トランジスタであり、前記ｉ番目の第２走査線はｉ＋１番目の第３走査線と同じ走査線であることを特徴とする画素。
  4. 第１電源と第４ノードとの間に接続され、ゲート電極が第１ノードに接続される第１トランジスタと、
    第３ノードとデータ線との間に接続され、ｉ（ｉは自然数）番目の第１走査線に供給される走査信号に対応してターンオンされる第２トランジスタと、
    前記第１ノードと前記第４ノードとの間に接続され、ｉ番目の第３走査線に供給される走査信号に対応してターンオンされる第３トランジスタと、
    第２ノードと初期化電圧との間に接続され、ｉ番目の第２走査線に供給される走査信号に対応してターンオンされる第４トランジスタと、
    前記第３ノードと前記第１ノードとの間に接続される第１キャパシタと、
    前記第１ノードと前記第２ノードとの間に接続される第２キャパシタと、
    前記第２ノードと第２電源との間に接続される有機発光ダイオードと、を含み、
    前記第３トランジスタは、
    Ｎ型トランジスタであり、
    前記第２トランジスタが前記Ｎ型トランジスタであり、前記ｉ番目の第１走査線は前記ｉ番目の第３走査線と同じ走査線であることを特徴とする画素。
  5. 前記第４トランジスタが前記Ｎ型トランジスタであり、前記ｉ番目の第２走査線はｉ＋１番目の第３走査線と同じ走査線であることを特徴とする請求項４に記載の画素。
  6. 第１電源と第４ノードとの間に接続され、ゲート電極が第１ノードに接続される第１トランジスタと、
    第３ノードとデータ線との間に接続され、ｉ（ｉは自然数）番目の第１走査線に供給される走査信号に対応してターンオンされる第２トランジスタと、
    前記第１ノードと前記第４ノードとの間に接続され、ｉ番目の第３走査線に供給される走査信号に対応してターンオンされる第３トランジスタと、
    第２ノードと初期化電圧との間に接続され、ｉ番目の第２走査線に供給される走査信号に対応してターンオンされる第４トランジスタと、
    前記第３ノードと前記第１ノードとの間に接続される第１キャパシタと、
    前記第１ノードと前記第２ノードとの間に接続される第２キャパシタと、
    前記第２ノードと第２電源との間に接続される有機発光ダイオードと、を含み、
    前記第３トランジスタは、
    Ｎ型トランジスタであり、
    前記ｉ番目の第２走査線はｉ＋１番目の第１走査線と同じ走査線であることを特徴とする請求項１に記載の画素。
  7. 基準電圧と前記第３ノードとの間に接続され、発光制御線に供給される発光信号に対応してターンオンされる第５トランジスタと、
    前記第４ノードと前記第２ノードとの間に接続され、前記発光制御線に供給される前記発光信号に対応してターンオンされる第６トランジスタをさらに含み、
    前記基準電圧と、前記第１電源とは互いに異なることを特徴とする請求項１～６のいずれかに記載の画素。
  8. 第１電源と第４ノードとの間に接続され、ゲート電極が第１ノードに接続される第１トランジスタと、
    第３ノードとデータ線との間に接続され、ｉ（ｉは自然数）番目の第１走査線に供給される走査信号に対応してターンオンされる第２トランジスタと、
    前記第１ノードと前記第４ノードとの間に接続され、ｉ番目の第３走査線に供給される走査信号に対応してターンオンされる第３トランジスタと、
    第２ノードと初期化電圧との間に接続され、ｉ番目の第２走査線に供給される走査信号に対応してターンオンされる第４トランジスタと、
    前記第３ノードと前記第１ノードとの間に接続される第１キャパシタと、
    前記第１ノードと前記第２ノードとの間に接続される第２キャパシタと、
    前記第２ノードと第２電源との間に接続される有機発光ダイオードと、を含み、
    前記第３トランジスタは、
    Ｎ型トランジスタであり、
    前記第２トランジスタ及び前記第３トランジスタは第１期間の間にターンオンされ、前記第４トランジスタは前記第１期間の後の第２期間の間にターンオンされることを特徴とする画素。
  9. 第１電源と第４ノードとの間に接続され、ゲート電極が第１ノードに接続される第１トランジスタと、
    第３ノードとデータ線との間に接続され、ｉ（ｉは自然数）番目の第１走査線に供給される走査信号に対応してターンオンされる第２トランジスタと、
    前記第１ノードと前記第４ノードとの間に接続され、ｉ番目の第３走査線に供給される走査信号に対応してターンオンされる第３トランジスタと、
    第２ノードと初期化電圧との間に接続され、ｉ番目の第２走査線に供給される走査信号に対応してターンオンされる第４トランジスタと、
    前記第３ノードと前記第１ノードとの間に接続される第１キャパシタと、
    前記第１ノードと前記第２ノードとの間に接続される第２キャパシタと、
    前記第２ノードと第２電源との間に接続される有機発光ダイオードと、を含み、
    前記第３トランジスタは、
    Ｎ型トランジスタであり、
    基準電圧と前記第３ノードとの間に接続され、発光制御線に供給される発光信号に対応してターンオンされる第５トランジスタと、
    前記第４ノードと前記第２ノードとの間に接続され、前記発光制御線に供給される前記発光信号に対応してターンオンされる第６トランジスタをさらに含み、
    前記第２トランジスタ及び前記第３トランジスタは第１期間の間にターンオンされ、前記第４トランジスタは前記第１期間の後の第２期間の間にターンオンされ、前記第５トランジスタ及び前記第６トランジスタは前記第２期間の後の発光期間の間にターンオンされることを特徴とする画素。
  10. 走査線及びデータ線と接続される画素と、
    前記走査線に走査信号を供給する走査駆動部と、
    前記データ線にデータ信号を供給するデータ駆動部と、を含み、
    前記画素のうちｉ（ｉは自然数）番目の水平ラインに位置する少なくとも１つの画素は、
    第１電源と第４ノードとの間に接続され、ゲート電極が第１ノードに接続される第１トランジスタと、
    第３ノードとデータ線との間に接続され、ｉ（ｉは自然数）番目の第１走査線に供給される走査信号に対応してターンオンされる第２トランジスタと、
    前記第１ノードと前記第４ノードとの間に接続され、ｉ番目の第３走査線に供給される走査信号に対応してターンオンされる第３トランジスタと、
    第２ノードと初期化電圧の間に接続され、ｉ番目の第２走査線に供給される走査信号に対応してターンオンされる第４トランジスタと、
    前記第３ノードと前記第１ノードとの間に接続される第１キャパシタと、
    前記第１ノードと前記第２ノードとの間に接続される第２キャパシタと、
    前記第２ノードと第２電源との間に接続される有機発光ダイオードと、を含み、
    前記第３トランジスタは、
    Ｎ型トランジスタであり、
    前記第２走査線と、前記第３走査線とは、互いに異なることを特徴とする表示装置。
  11. 前記走査駆動部は、
    第１極性、または前記第１極性とは反対の第２極性のうちの、何れか１つの走査信号を前記第１～第３走査線に供給することを特徴とする請求項１０に記載の表示装置。
  12. 前記第２トランジスタ及び前記第４トランジスタのうちの少なくとも１つは前記Ｎ型トランジスタであることを特徴とする請求項１１に記載の表示装置。
  13. 走査線及びデータ線と接続される画素と、
    前記走査線に走査信号を供給する走査駆動部と、
    前記データ線にデータ信号を供給するデータ駆動部と、を含み、
    前記画素のうちｉ（ｉは自然数）番目の水平ラインに位置する少なくとも１つの画素は、
    第１電源と第４ノードとの間に接続され、ゲート電極が第１ノードに接続される第１トランジスタと、
    第３ノードとデータ線との間に接続され、ｉ（ｉは自然数）番目の第１走査線に供給される走査信号に対応してターンオンされる第２トランジスタと、
    前記第１ノードと前記第４ノードとの間に接続され、ｉ番目の第３走査線に供給される走査信号に対応してターンオンされる第３トランジスタと、
    第２ノードと初期化電圧の間に接続され、ｉ番目の第２走査線に供給される走査信号に対応してターンオンされる第４トランジスタと、
    前記第３ノードと前記第１ノードとの間に接続される第１キャパシタと、
    前記第１ノードと前記第２ノードとの間に接続される第２キャパシタと、
    前記第２ノードと第２電源との間に接続される有機発光ダイオードと、を含み、
    前記第３トランジスタは、
    Ｎ型トランジスタであり、
    前記第４トランジスタが前記Ｎ型トランジスタであり、前記ｉ番目の第２走査線はｉ＋１番目の第３走査線と同じ走査線であることを特徴とする表示装置。
  14. 走査線及びデータ線と接続される画素と、
    前記走査線に走査信号を供給する走査駆動部と、
    前記データ線にデータ信号を供給するデータ駆動部と、を含み、
    前記画素のうちｉ（ｉは自然数）番目の水平ラインに位置する少なくとも１つの画素は、
    第１電源と第４ノードとの間に接続され、ゲート電極が第１ノードに接続される第１トランジスタと、
    第３ノードとデータ線との間に接続され、ｉ（ｉは自然数）番目の第１走査線に供給される走査信号に対応してターンオンされる第２トランジスタと、
    前記第１ノードと前記第４ノードとの間に接続され、ｉ番目の第３走査線に供給される走査信号に対応してターンオンされる第３トランジスタと、
    第２ノードと初期化電圧の間に接続され、ｉ番目の第２走査線に供給される走査信号に対応してターンオンされる第４トランジスタと、
    前記第３ノードと前記第１ノードとの間に接続される第１キャパシタと、
    前記第１ノードと前記第２ノードとの間に接続される第２キャパシタと、
    前記第２ノードと第２電源との間に接続される有機発光ダイオードと、を含み、
    前記第３トランジスタは、
    Ｎ型トランジスタであり、
    前記第２トランジスタが前記Ｎ型トランジスタであり、前記ｉ番目の第１走査線は前記ｉ番目の第３走査線と同じ走査線であることを特徴とする表示装置。
  15. 前記第４トランジスタが前記Ｎ型トランジスタであり、前記ｉ番目の第２走査線はｉ＋１番目の第３走査線と同じ走査線であることを特徴とする請求項１４に記載の表示装置。
  16. 走査線及びデータ線と接続される画素と、
    前記走査線に走査信号を供給する走査駆動部と、
    前記データ線にデータ信号を供給するデータ駆動部と、を含み、
    前記画素のうちｉ（ｉは自然数）番目の水平ラインに位置する少なくとも１つの画素は、
    第１電源と第４ノードとの間に接続され、ゲート電極が第１ノードに接続される第１トランジスタと、
    第３ノードとデータ線との間に接続され、ｉ（ｉは自然数）番目の第１走査線に供給される走査信号に対応してターンオンされる第２トランジスタと、
    前記第１ノードと前記第４ノードとの間に接続され、ｉ番目の第３走査線に供給される走査信号に対応してターンオンされる第３トランジスタと、
    第２ノードと初期化電圧の間に接続され、ｉ番目の第２走査線に供給される走査信号に対応してターンオンされる第４トランジスタと、
    前記第３ノードと前記第１ノードとの間に接続される第１キャパシタと、
    前記第１ノードと前記第２ノードとの間に接続される第２キャパシタと、
    前記第２ノードと第２電源との間に接続される有機発光ダイオードと、を含み、
    前記第３トランジスタは、
    Ｎ型トランジスタであり、
    前記ｉ番目の第２走査線はｉ＋１番目の第１走査線と同じ走査線であることを特徴とする表示装置。
  17. 発光制御線に発光信号を供給する発光駆動部をさらに含み、
    前記少なくとも１つの画素は、
    基準電圧と前記第３ノードとの間に接続され、前記発光制御線に供給される前記発光信号に対応してターンオンされる第５トランジスタと、
    前記第４ノードと前記第２ノードとの間に接続され、前記発光制御線に供給される前記発光信号に対応してターンオンされる第６トランジスタと、をさらに含み、
    前記基準電圧と、前記第１電源とは互いに異なることを特徴とする請求項１１～１６のいずれかに記載の表示装置。
  18. 走査線及びデータ線と接続される画素と、
    前記走査線に走査信号を供給する走査駆動部と、
    前記データ線にデータ信号を供給するデータ駆動部と、を含み、
    前記画素のうちｉ（ｉは自然数）番目の水平ラインに位置する少なくとも１つの画素は、
    第１電源と第４ノードとの間に接続され、ゲート電極が第１ノードに接続される第１トランジスタと、
    第３ノードとデータ線との間に接続され、ｉ（ｉは自然数）番目の第１走査線に供給される走査信号に対応してターンオンされる第２トランジスタと、
    前記第１ノードと前記第４ノードとの間に接続され、ｉ番目の第３走査線に供給される走査信号に対応してターンオンされる第３トランジスタと、
    第２ノードと初期化電圧の間に接続され、ｉ番目の第２走査線に供給される走査信号に対応してターンオンされる第４トランジスタと、
    前記第３ノードと前記第１ノードとの間に接続される第１キャパシタと、
    前記第１ノードと前記第２ノードとの間に接続される第２キャパシタと、
    前記第２ノードと第２電源との間に接続される有機発光ダイオードと、を含み、
    前記第３トランジスタは、
    Ｎ型トランジスタであり、
    前記走査駆動部は、
    第１期間の間前記第１走査線及び前記第３走査線に供給される走査信号をターンオンレベルに設定し、前記第１期間の後の第２期間の間に前記第２走査線に供給される走査信号をターンオンレベルに設定することを特徴とする表示装置。
  19. 走査線及びデータ線と接続される画素と、
    前記走査線に走査信号を供給する走査駆動部と、
    前記データ線にデータ信号を供給するデータ駆動部と、を含み、
    前記画素のうちｉ（ｉは自然数）番目の水平ラインに位置する少なくとも１つの画素は、
    第１電源と第４ノードとの間に接続され、ゲート電極が第１ノードに接続される第１トランジスタと、
    第３ノードとデータ線との間に接続され、ｉ（ｉは自然数）番目の第１走査線に供給される走査信号に対応してターンオンされる第２トランジスタと、
    前記第１ノードと前記第４ノードとの間に接続され、ｉ番目の第３走査線に供給される走査信号に対応してターンオンされる第３トランジスタと、
    第２ノードと初期化電圧の間に接続され、ｉ番目の第２走査線に供給される走査信号に対応してターンオンされる第４トランジスタと、
    前記第３ノードと前記第１ノードとの間に接続される第１キャパシタと、
    前記第１ノードと前記第２ノードとの間に接続される第２キャパシタと、
    前記第２ノードと第２電源との間に接続される有機発光ダイオードと、を含み、
    前記第３トランジスタは、
    Ｎ型トランジスタであり、
    発光制御線に発光信号を供給する発光駆動部をさらに含み、
    前記少なくとも１つの画素は、
    基準電圧と前記第３ノードとの間に接続され、前記発光制御線に供給される前記発光信号に対応してターンオンされる第５トランジスタと、
    前記第４ノードと前記第２ノードとの間に接続され、前記発光制御線に供給される前記発光信号に対応してターンオンされる第６トランジスタと、をさらに含み、
    前記走査駆動部は、
    第１期間の間前記第１走査線及び前記第３走査線に供給される走査信号をターンオンレベルに設定し、前記第１期間の後の第２期間の間に前記第２走査線に供給される走査信号をターンオンレベルに設定し、前記第２期間の後の発光期間の間に前記発光信号をターンオンレベルに設定することを特徴とする請求項１７に記載の表示装置。
  20. 複数の画素を含む表示装置の駆動方法であって、
    前記画素のうちｉ（ｉは自然数）番目の水平ラインに位置する少なくとも１つの画素は、
    第１電源と第４ノードとの間に接続され、ゲート電極が第１ノードに接続される第１トランジスタと、
    第３ノードとデータ線との間に接続され、ｉ（ｉは自然数）番目の第１走査線に供給される走査信号に対応してターンオンされる第２トランジスタと、
    前記第１ノードと前記第４ノードとの間に接続され、ｉ番目の第３走査線に供給される走査信号に対応してターンオンされる第３トランジスタと、
    第２ノードと初期化電圧との間に接続され、ｉ番目の第２走査線に供給される走査信号に対応してターンオンされる第４トランジスタと、
    前記第３ノードと前記第１ノードとの間に接続される第１キャパシタと、
    前記第１ノードと前記第２ノードとの間に接続される第２キャパシタと、
    前記第２ノードと第２電源との間に接続される有機発光ダイオードと、を含み、
    第１期間の間に前記第２トランジスタ及び前記第３トランジスタをターンオンさせる段階と、
    前記第１期間の後の第２期間の間に前記第４トランジスタをターンオンさせる段階と、を含むことを特徴とする方法。
  21. 前記第３トランジスタは、
    Ｎ型トランジスタであることを特徴とする請求項２０に記載の方法。
  22. 前記少なくとも１つの画素は、
    基準電圧と前記第３ノードとの間に接続され、発光制御線に供給される発光信号に対応してターンオンされる第５トランジスタと、
    前記第４ノードと前記第２ノードとの間に接続され、前記発光制御線に供給される前記発光信号に対応してターンオンされる第６トランジスタと、をさらに含み、
    前記方法は、
    前記第２期間の後の発光期間の間に前記第５トランジスタ及び前記第６トランジスタをターンオンさせる段階をさらに含むことを特徴とする請求項２０に記載の方法。
JP2021565950A 2019-05-08 2019-11-08 画素、画素を含む表示装置、及び、その駆動方法 Active JP7270067B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR1020190053918A KR20200130546A (ko) 2019-05-08 2019-05-08 화소, 화소를 포함하는 표시 장치 및 그의 구동 방법
KR10-2019-0053918 2019-05-08
PCT/KR2019/015203 WO2020226246A1 (ko) 2019-05-08 2019-11-08 화소, 화소를 포함하는 표시 장치 및 그의 구동 방법

Publications (2)

Publication Number Publication Date
JP2022532536A JP2022532536A (ja) 2022-07-15
JP7270067B2 true JP7270067B2 (ja) 2023-05-09

Family

ID=73050805

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021565950A Active JP7270067B2 (ja) 2019-05-08 2019-11-08 画素、画素を含む表示装置、及び、その駆動方法

Country Status (6)

Country Link
US (2) US11922872B2 (ja)
EP (1) EP3968314A4 (ja)
JP (1) JP7270067B2 (ja)
KR (1) KR20200130546A (ja)
CN (1) CN113795878A (ja)
WO (1) WO2020226246A1 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200133077A (ko) 2019-05-16 2020-11-26 삼성디스플레이 주식회사 화소 및 화소의 구동 방법
KR20210013509A (ko) * 2019-07-26 2021-02-04 삼성디스플레이 주식회사 표시 장치
KR20210050050A (ko) * 2019-10-25 2021-05-07 삼성디스플레이 주식회사 화소 및 이를 포함하는 표시 장치
KR20220092098A (ko) 2020-12-24 2022-07-01 엘지디스플레이 주식회사 표시장치

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005099715A (ja) 2003-08-29 2005-04-14 Seiko Epson Corp 電子回路の駆動方法、電子回路、電子装置、電気光学装置、電子機器および電子装置の駆動方法
JP2008191450A (ja) 2007-02-06 2008-08-21 Seiko Epson Corp 画素回路、画素回路の駆動方法、電気光学装置および電子機器
CN106023889A (zh) 2016-07-20 2016-10-12 上海天马有机发光显示技术有限公司 一种像素电路及其驱动方法、显示面板及显示装置

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7173590B2 (en) 2004-06-02 2007-02-06 Sony Corporation Pixel circuit, active matrix apparatus and display apparatus
JP4103851B2 (ja) 2004-06-02 2008-06-18 ソニー株式会社 画素回路及、アクティブマトリクス装置及び表示装置
TW200620207A (en) 2004-07-05 2006-06-16 Sony Corp Pixel circuit, display device, driving method of pixel circuit, and driving method of display device
JP4831393B2 (ja) * 2004-07-23 2011-12-07 ソニー株式会社 画素回路及び画像表示装置とこれらの駆動方法
KR100873078B1 (ko) * 2007-04-10 2008-12-09 삼성모바일디스플레이주식회사 화소 및 이를 이용한 유기전계발광 표시장치 및 그의구동방법
KR101058115B1 (ko) * 2009-11-16 2011-08-24 삼성모바일디스플레이주식회사 화소 회로, 유기 전계 발광 표시 장치
KR101859474B1 (ko) 2011-09-05 2018-05-23 엘지디스플레이 주식회사 유기 발광 다이오드 표시 장치의 화소 회로
KR20140052454A (ko) * 2012-10-24 2014-05-07 삼성디스플레이 주식회사 주사 구동 장치 및 이를 포함하는 표시 장치
KR101992405B1 (ko) * 2012-12-13 2019-06-25 삼성디스플레이 주식회사 화소 및 이를 이용한 유기전계발광 표시장치
KR102117889B1 (ko) 2013-12-11 2020-06-02 엘지디스플레이 주식회사 표시 장치의 화소 회로 및 이를 포함하는 유기 발광 표시 장치 및 그의 구동 방법
KR102303216B1 (ko) * 2015-06-16 2021-09-17 삼성디스플레이 주식회사 화소 및 이를 이용한 유기전계발광 표시장치
KR102397982B1 (ko) * 2015-07-06 2022-05-16 삼성디스플레이 주식회사 화소 및 이를 포함하는 유기발광 표시장치
KR102457757B1 (ko) 2015-10-28 2022-10-24 삼성디스플레이 주식회사 화소 회로 및 이를 포함하는 유기 발광 표시 장치
KR102616580B1 (ko) 2015-11-23 2023-12-22 삼성디스플레이 주식회사 유기발광 디스플레이 장치 및 그 제조방법
KR102561294B1 (ko) * 2016-07-01 2023-08-01 삼성디스플레이 주식회사 화소 및 스테이지 회로와 이를 가지는 유기전계발광 표시장치
KR102607897B1 (ko) * 2016-11-18 2023-11-29 삼성디스플레이 주식회사 유기 발광 표시 장치
KR20180098442A (ko) 2017-02-24 2018-09-04 삼성디스플레이 주식회사 화소 및 이를 가지는 유기전계발광 표시장치
KR102515027B1 (ko) 2017-04-12 2023-03-29 엘지디스플레이 주식회사 표시패널과 이를 이용한 전계 발광 표시장치
CN107274825B (zh) 2017-08-18 2020-11-24 上海天马微电子有限公司 显示面板、显示装置、像素驱动电路及其控制方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005099715A (ja) 2003-08-29 2005-04-14 Seiko Epson Corp 電子回路の駆動方法、電子回路、電子装置、電気光学装置、電子機器および電子装置の駆動方法
JP2008191450A (ja) 2007-02-06 2008-08-21 Seiko Epson Corp 画素回路、画素回路の駆動方法、電気光学装置および電子機器
CN106023889A (zh) 2016-07-20 2016-10-12 上海天马有机发光显示技术有限公司 一种像素电路及其驱动方法、显示面板及显示装置

Also Published As

Publication number Publication date
KR20200130546A (ko) 2020-11-19
US20240087531A1 (en) 2024-03-14
JP2022532536A (ja) 2022-07-15
US20220230586A1 (en) 2022-07-21
WO2020226246A1 (ko) 2020-11-12
CN113795878A (zh) 2021-12-14
EP3968314A1 (en) 2022-03-16
US11922872B2 (en) 2024-03-05
EP3968314A4 (en) 2023-01-18

Similar Documents

Publication Publication Date Title
US11830438B2 (en) Display device
JP7270067B2 (ja) 画素、画素を含む表示装置、及び、その駆動方法
JP4509851B2 (ja) 発光表示装置及びその駆動方法
US11205380B2 (en) Pixel that compensates for a threshold voltage of a driving transistor using a power source voltage and display device having the same
US11114033B2 (en) Pixel and display device including the same
JP5680218B2 (ja) 表示装置およびその駆動方法
KR102527847B1 (ko) 표시 장치
CN113053281A (zh) 像素驱动电路以及包括像素驱动电路的电致发光显示装置
JP2005099714A (ja) 電気光学装置、電気光学装置の駆動方法および電子機器
KR20210106052A (ko) 표시 장치
JP5726325B2 (ja) 表示装置およびその駆動方法
US11217179B2 (en) Scan driver and display device including the same
US11626074B2 (en) Display device
KR102519364B1 (ko) 게이트 구동부, 이를 포함하는 표시 장치 및 이를 이용한 표시 패널의 구동 방법
JP5162807B2 (ja) 電気光学装置及び電子機器
KR20200083759A (ko) 스테이지 및 이를 포함하는 주사 구동부
JP2009048212A (ja) 電気光学装置、電気光学装置の駆動方法および電子機器
US20130021312A1 (en) Display device and drive method therefor
KR102498990B1 (ko) 표시 장치
US20230306906A1 (en) Display device
WO2020093633A1 (en) Pixel-driving circuit and driving method, a display panel and apparatus
KR20190135786A (ko) 표시 장치
JP2008203654A (ja) 表示装置及びその駆動方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20211105

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20211105

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220920

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20221216

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230110

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230323

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230411

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230424

R150 Certificate of patent or registration of utility model

Ref document number: 7270067

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150