JP2008203654A - 表示装置及びその駆動方法 - Google Patents

Abstract

【課題】制御シーケンスの複雑化に伴う発光輝度のムラを抑制可能な表示装置を提供する。
【解決手段】画素２は、発光素子ＥＬとサンプリング用トランジスタＴ１と駆動用トランジスタＴ２と保持容量Ｃ１とを含む。サンプリング用トランジスタＴ１は、走査線ＷＳから供給された制御信号に応じて導通し、信号線ＳＬから供給された信号電位Ｖｓｉｇをサンプリングして保持容量Ｃ１に保持する。制御用スキャナ４は、信号線ＳＬが信号電位Ｖｓｉｇにある時間帯にサンプリング用トランジスタＴ１を導通状態にするため、所定の時間幅の制御信号を走査線ＷＳに出力し、以って保持容量Ｃ１に信号電位Ｖｓｉｇを保持すると同時に駆動用トランジスタＴ２の移動度μに対する補正を信号電位Ｖｓｉｇに加える。その際、制御信号の高電位側と低電位側の中間レベルが、信号電位の最大レベルにサンプリング用トランジスタＴ１の閾電圧を加算したレベルと一致するように設定する。
【選択図】図２

Description

本発明は発光素子を画素に用いたアクティブマトリクス型の表示装置及びその駆動方法に関する。

発光素子として有機ＥＬデバイスを用いた平面自発光型の表示装置の開発が近年盛んになっている。有機ＥＬデバイスは有機薄膜に電界をかけると発光する現象を利用したデバイスである。有機ＥＬデバイスは印加電圧が１０Ｖ以下で駆動するため低消費電力である。また有機ＥＬデバイスは自ら光を発する自発光素子であるため、照明部材を必要とせず軽量化及び薄型化が容易である。さらに有機ＥＬデバイスの応答速度は数μｓ程度と非常に高速であるので、動画表示時の残像が発生しない。

有機ＥＬデバイスを画素に用いた平面自発光型の表示装置の中でも、とりわけ駆動素子として薄膜トランジスタを各画素に集積形成したアクティブマトリクス型の表示装置の開発が盛んである。アクティブマトリクス型平面自発光表示装置は、例えば以下の特許文献１ないし５に記載されている。
特開２００３−２５５８５６ 特開２００３−２７１０９５ 特開２００４−１３３２４０ 特開２００４−０２９７９１ 特開２００４−０９３６８２

図１８は従来のアクティブマトリクス型表示装置の一例を示す模式的な回路図である。表示装置は画素アレイ部１と周辺の駆動部とで構成されている。駆動部は水平セレクタ３とライトスキャナ４を備えている。画素アレイ部１は列状の信号線ＳＬと行状の走査線ＷＳを備えている。各信号線ＳＬと走査線ＷＳの交差する部分に画素２が配されている。図では理解を容易にするため、１個の画素２のみを表してある。ライトスキャナ４はシフトレジスタを備えており、外部から供給されるクロック信号ｃｋに応じて動作し同じく外部から供給されるスタートパルスｓｐを順次転送することで、走査線ＷＳに順次制御信号を出力する。水平セレクタ３はライトスキャナ４側の線順次走査に合わせて映像信号を信号線ＳＬに供給する。

画素２はサンプリング用トランジスタＴ１と駆動用トランジスタＴ２と保持容量Ｃ１と発光素子ＥＬとで構成されている。駆動用トランジスタＴ２はＰチャネル型であり、そのソースは電源ラインに接続し、そのドレインは発光素子ＥＬに接続している。駆動用トランジスタＴ２のゲートはサンプリング用トランジスタＴ１を介して信号線ＳＬに接続している。サンプリング用トランジスタＴ１はライトスキャナ４から供給される制御信号に応じて導通し、信号線ＳＬから供給される映像信号をサンプリングして保持容量Ｃ１に書き込む。駆動用トランジスタＴ２は保持容量Ｃ１に書き込まれた映像信号をゲート電圧Ｖｇｓとしてそのゲートに受け、ドレイン電流Ｉｄｓを発光素子ＥＬに流す。これにより発光素子ＥＬは映像信号に応じた輝度で発光する。ゲート電圧Ｖｇｓは、ソースを基準にしたゲートの電位を表している。

駆動用トランジスタＴ２は飽和領域で動作し、ゲート電圧Ｖｇｓとドレイン電流Ｉｄｓの関係は以下の特性式で表される。
Ｉｄｓ＝（１／２）μ（Ｗ／Ｌ）Ｃｏｘ（Ｖｇｓ−Ｖｔｈ）^２
ここでμは駆動用トランジスタの移動度、Ｗは駆動用トランジスタのチャネル幅、Ｌは同じくチャネル長、Ｃｏｘは同じくゲート絶縁容量、Ｖｔｈは同じく閾電圧である。この特性式から明らかなように駆動用トランジスタＴ２は飽和領域で動作するとき、ゲート電圧Ｖｇｓに応じてドレイン電流Ｉｄｓを供給する定電流源として機能する。

図１９は、発光素子ＥＬの電圧／電流特性を示すグラフである。横軸にアノード電圧Ｖを示し、縦軸に駆動電流Ｉｄｓをとってある。なお発光素子ＥＬのアノード電圧は駆動用トランジスタＴ２のドレイン電圧となっている。発光素子ＥＬは電流／電圧特性が経時変化し、特性カーブが時間の経過と共に寝ていく傾向にある。このため駆動電流Ｉｄｓが一定であってもアノード電圧（ドレイン電圧）Ｖが変化してくる。その点、図１８に示した画素回路２は駆動用トランジスタＴ２が飽和領域で動作し、ドレイン電圧の変動に関わらずゲートで電圧Ｖｇｓに応じた駆動電流Ｉｄｓを流すことができるので、発光素子ＥＬの特性経時変化に関わらず発光輝度を一定に保つことが可能である。

図２０は、従来の画素回路の他の例を示す回路図である。先に示した図１８の画素回路と異なる点は、駆動用トランジスタＴ２がＰチャネル型からＮチャネル型に変わっていることである。回路の製造プロセス上は、画素を構成する全てのトランジスタをＮチャネル型にすることが有利である場合が多い。

しかしながら図２０の回路構成では、駆動用トランジスタＴ２がＮチャネル型であるため、そのドレインが電源ラインに接続する一方、ソースＳが発光素子ＥＬのアノードに接続することになる。したがって発光素子ＥＬの特性が経時変化した場合、ソースＳの電位に影響が現れるため、Ｖｇｓが変動し駆動用トランジスタＴ２が供給するドレイン電流Ｉｄｓが経時的に変化してしまう。このため発光素子ＥＬの輝度が経時的に変化するという課題がある。

また駆動用トランジスタＴ２の閾電圧Ｖｔｈや移動度μも画素毎にばらつく。これらのパラメータμやＶｔｈは前述したトランジスタ特性式に含まれるため、Ｖｇｓが一定でもＩｄｓが変化してしまう。これにより画素毎に発光輝度が変化し、解決すべき課題となっている。

上述した従来の技術の課題に鑑み、本発明は２個のトランジスタと１個の保持容量と１個の発光素子で構成された単純な画素回路で、発光素子の特性変動、駆動用トランジスタの閾電圧や移動度のばらつきなどの影響を受けることなく、発光輝度の一様な表示装置を提供することを目的とする。画素回路の構成素子数を可能な限り抑えた上で種々の発光輝度ばらつき要因を取り除く構成にすると、必然的に制御シーケンスや信号及び電源の電位設定が複雑化し、これが原因で発光輝度にムラが現れることがある。そこで本発明は特に制御シーケンスや電位設定の複雑化に伴う発光輝度のムラを抑制可能な表示装置を提供することを目的とする。かかる目的を達成するために以下の手段を講じた。即ち本発明は、画素アレイ部とこれを駆動する駆動部とからなり、前記画素アレイ部は、行状の走査線と、列状の信号線と、両者が交差する部分に配された行列状の画素と、画素の各行に対応して配された給電線とを備え、前記駆動部は、各走査線を低電位と高電位の間で切り換えることで順次制御信号を出力し画素を行単位で線順次走査する制御用スキャナと、該線順次走査に合わせて各給電線に第１電位と第２電位で切り換わる電源電圧を供給する電源スキャナと、該線順次走査に合わせて列状の信号線に映像信号となる信号電位と基準電位を供給する信号セレクタとを備え、前記画素は、発光素子と、サンプリング用トランジスタと、駆動用トランジスタと、保持容量とを含み、前記サンプリング用トランジスタは、そのゲートが該走査線に接続し、そのソース及びドレインの一方が該信号線に接続し、他方が該駆動用トランジスタのゲートに接続し、前記駆動用トランジスタは、そのソース及びドレインの一方が該発光素子に接続し、他方が該給電線に接続し、前記保持容量は、該駆動用トランジスタのソースとゲートの間に接続している表示装置であって、前記サンプリング用トランジスタは、該走査線から供給された制御信号に応じて導通し、該信号線から供給された信号電位をサンプリングして該保持容量に保持し、前記駆動用トランジスタは、第１電位にある該給電線から電流の供給を受け該保持された信号電位に応じて駆動電流を該発光素子に流し、前記制御用スキャナは、該信号線が信号電位にある時間帯に該サンプリング用トランジスタを導通状態にするため、所定の時間幅の制御信号を該走査線に出力し、以って前記保持容量に信号電位を保持すると同時に該駆動用トランジスタの移動度に対する補正を信号電位に加え、前記制御用スキャナは、該制御信号の高電位側と低電位側の中間レベルが、該信号電位の最大レベルに該サンプリング用トランジスタの閾電圧を加算したレベルと一致するように設定することを特徴とする。

好ましくは、前記制御用スキャナは、該信号線が信号電位にある時間帯に該サンプリング用トランジスタを導通状態にするため、該時間帯より時間幅の短いパルス状の制御信号を該走査線に出力し、該サンプリング用トランジスタのゲートに印加してこれを導通状態にする。また前記制御用スキャナは、該保持容量に信号電位が保持された時点で、該サンプリング用トランジスタを非導通状態にして該駆動用トランジスタのゲートを該信号線から電気的に切り離し、以って該駆動用トランジスタのソース電位の変動にゲート電位が連動しゲートとソース間の電圧を一定に維持する。また前記電源スキャナは、該サンプリング用トランジスタが信号電位をサンプリングする前に、第１タイミングで該給電線を第１電位から第２電位に切り換え、前記制御用スキャナは、同じく該サンプリング用トランジスタが信号電位をサンプリングする前に、第２タイミングで該サンプリング用トランジスタを導通させて該信号線から基準電位を該駆動用トランジスタのゲートに印加するとともに該駆動用トランジスタのソースを第２電位にセットし、前記電源スキャナは、該第２タイミングの後の第３タイミングで、該給電線を第２電位から第１電位に切り換えて、該駆動用トランジスタの閾電圧に相当する電圧を該保持容量に保持しておく。

本発明によれば、有機ＥＬデバイスなどの発光素子を画素に用いたアクティブマトリクス型の表示装置において、各画素が駆動用トランジスタの移動度補正機能を備えており、望ましくは駆動用トランジスタの閾電圧補正機能や有機ＥＬデバイスの経時変動補正機能（ブートストラップ機能）も備えており、高品位の画質を得ることができる。本発明では電源電圧及び信号電位をスイッチングすることにより構成素子数と配線数を最低限に抑えた回路構成で、上述した多様な補正機能を実装することができる。個々の画素の構成素子数がトランジスタ２個と保持容量１個と発光素子１個と最低限であり、これにより画素のレイアウト面積を小さくすることができる。よって高品位且つ高精細なフラットディスプレイを提供することが可能になる。

ところで素子数を抑えたまま種々の補正機能を実装すると、必然的に制御シーケンスや電源及び信号の電位設定が複雑になる。その影響を受け、保持容量に対する映像信号の書き込み時間にばらつき生じ、発光輝度のムラとなって現れることがある。そこで本発明は、サンプリング用トランジスタの導通を制御する制御信号の高電位側と低電位側の中間レベルが、ちょうど信号電位の最大レベルにサンプリング用トランジスタの閾電圧を加算したレベルと一致するようにしている。これによりサンプリング用トランジスタの導通している時間（即ち信号電位の書き込み時間）が一定となり、画素間でばらつきがなくなる。これにより、制御シーケンスや電位設定の複雑化に伴い生じがちな発光輝度のムラを抑制することができる。

以下図面を参照して本発明の実施の形態を詳細に説明する。図１は本発明にかかる表示装置の全体構成を示すブロック図である。図示するように、本表示装置は、画素アレイ部１とこれを駆動する駆動部（３，４，５）とからなる。画素アレイ部１は、行状の走査線ＷＳと、列状の信号線ＳＬと、両者が交差する部分に配された行列状の画素２と、各画素２の各行に対応して配された給電線ＤＳとを備えている。駆動部（３，４，５）は、各走査線ＷＳに順次制御信号を供給して画素２を行単位で線順次走査する制御用スキャナ（ライトスキャナ）４と、この線順次走査に合わせて各給電線ＤＳに第１電位と第２電位で切換る電源電圧を供給する電源スキャナ（ドライブスキャナ）５と、この線順次走査に合わせて列状の信号線ＳＬに映像信号となる信号電位と基準電位を供給する信号セレクタ（水平セレクタ）３とを備えている。なおライトスキャナ４は外部から供給されるクロック信号ＷＳｃｋに応じて動作し同じく外部から供給されるスタートパルスＷＳｓｐを順次転送することで、各走査線ＷＳに制御信号を出力している。ドライブスキャナ５は外部から供給されるクロック信号ＤＳｃｋに応じて動作し、同じく外部から供給されるスタートパルスＤＳｓｐを順次転送することで、給電線ＤＳの電位を線順次で切換えている。

図２は、図１に示した表示装置に含まれる画素２の具体的な構成を示す回路図である。図示するように本画素回路２は、有機ＥＬデバイスなどで代表される２端子型（ダイオード型）の発光素子ＥＬと、Ｎチャネル型のサンプリング用トランジスタＴ１と、同じくＮチャネル型の駆動用トランジスタＴ２と、薄膜タイプの保持容量Ｃ１とで構成されている。サンプリング用トランジスタＴ１はそのゲートが走査線ＷＳに接続し、そのソース及びドレインの一方が信号線ＳＬに接続し、他方が駆動用トランジスタＴ２のゲートＧに接続している。駆動用トランジスタＴ２は、そのソース及びドレインの一方が発光素子ＥＬに接続し、他方が給電線ＤＳに接続している。本形態は駆動用トランジスタＴ２がＮチャネル側であり、ドレイン側が給電線ＤＳに接続し、ソースＳ側が発光素子ＥＬのアノード側に接続している。発光素子ＥＬのカソードは所定のカソード電位Ｖｃａｔに固定されている。保持容量Ｃ１は駆動用トランジスタＴ２のソースＳとゲートＧとの間に接続している。かかる構成を有する画素２に対して、制御用スキャナ（ライトスキャナ）４は、走査線ＷＳを低電位と高電位の間で切り換えることで順次制御信号を出力し、画素２を行単位で線順次走査する。電源スキャナ（ドライブスキャナ）５は、線順次走査に合わせて各給電線ＤＳに第１電位Ｖｃｃと第２電位Ｖｓｓで切換る電源電圧を供給している。信号セレクタ（水平セレクタ）３は、線順次走査に合わせて列状の信号線ＳＬに映像信号となる信号電位Ｖｓｉｇと基準電位Ｖｏｆｓを供給している。

かかる構成において、サンプリング用トランジスタＴ１は、走査線ＷＳから供給された制御信号に応じて導通し、信号線ＳＬから供給された信号電位Ｖｓｉｇをサンプリングして保持容量Ｃ１に保持する。駆動用トランジスタＴ２は、第１電位Ｖｃｃにある給電線ＤＳから電流の供給を受け保持容量Ｃ１に保持された信号電位Ｖｓｉｇに応じて駆動電流を発光素子ＥＬに流す。制御用スキャナ４は、信号線ＳＬが信号電位Ｖｓｉｇにある時間帯にサンプリング用トランジスタＴ１を導通状態にするため、所定の時間幅の制御信号を走査線ＷＳに出力し、以って保持容量Ｃ１に信号電位Ｖｓｉｇを保持すると同時に駆動用トランジスタＴ２の移動度μに対する補正を信号電位Ｖｓｉｇに加える。

本発明の特徴事項として制御用スキャナ（ライトスキャナ）４は制御信号の高電位側と低電位側の中間レベルが信号電位Ｖｓｉｇの最大レベル（即ち白階調に対応するレベル）にサンプリング用トランジスタＴ１の閾電圧を加算したレベルと一致するように設定する。その際好ましくは、制御用スキャナ４は、信号線ＳＬが信号電位Ｖｓｉｇにある時間帯にサンプリング用トランジスタＴ１を導通状態にするため、該時間帯より時間幅の短いパルス状の制御信号を走査線ＷＳに出力し、サンプリング用トランジスタＴ１のゲートに印加してこれを導通状態にする。

素子数を抑えたまま種々の補正機能を実装すると、必然的に制御シーケンスや電源及び信号の電位設定が複雑になる。その影響を受け、保持容量に対する映像信号の書き込み時間にばらつき生じ、発光輝度のムラとなって現れることがある。そこで本発明は、サンプリング用トランジスタの導通を制御する制御信号の高電位側と低電位側の中間レベルが、ちょうど信号電位の最大レベルにサンプリング用トランジスタの閾電圧を加算したレベルと一致するようにしている。これによりサンプリング用トランジスタの導通している時間（即ち信号電位の書き込み時間で且つ移動度補正時間）が一定となり、画素間でばらつきがなくなる。これにより、制御シーケンスや電位設定の複雑化に伴い生じがちな発光輝度のムラを抑制することができる。

図２に示した画素回路は、上述した移動度補正機能に加え閾電圧補正機能も備えている。即ち電源スキャナ（ドライブスキャナ）５はサンプリング用トランジスタＴ１が信号電位Ｖｓｉｇをサンプリングする前に、第１タイミングで給電線ＤＳを第１電位Ｖｃｃから第２電位Ｖｓｓに切り換える。制御用スキャナ（ライトスキャナ）４は、同じくサンプリング用トランジスタＴ１が信号電位Ｖｓｉｇをサンプリングする前に、第２タイミングでサンプリング用トランジスタＴ１を導通させて信号線ＳＬから基準電位Ｖｏｆｓを駆動用トランジスタＴ２のゲートＧに印加すると共に、駆動用トランジスタＴ２のソースＳを第２電位Ｖｓｓにセットする。電源スキャナ（ドライブスキャナ）５は、第２タイミングの後の第３タイミングで、給電線ＤＳを第２電位Ｖｓｓから第１電位Ｖｃｃに切り換えて、駆動用トランジスタＴ２の閾電圧Ｖｔｈに相当する電圧を保持容量Ｃ１に保持しておく。かかる閾電圧補正機能より、本表示装置は画素毎にばらつく駆動用トランジスタＴ２の閾電圧Ｖｔｈの影響をキャンセルすることができる。なお、第１タイミングと第２タイミングの前後は問わない。

図２に示した画素回路２はさらにブートストラップ機能も備えている。即ちライトスキャナ４は、保持容量Ｃ１に信号電位Ｖｓｉｇが保持された時点で、サンプリング用トランジスタＴ１を非導通状態にして駆動用トランジスタＴ２のゲートＧを信号線ＳＬから電気的に切り離し、以って駆動用トランジスタＴ２のソース電位の変動にゲート電位が連動しゲートＧとソースＳ間の電圧Ｖｇｓを一定に維持する。発光素子ＥＬの電流／電圧特性が経時変動しても、ゲート電圧Ｖｇｓを一定に維持することができ、輝度の変化が生じない。

図３は、図２に示した画素の動作説明に供するタイミングチャートである。なおこのタイミングチャートは一例であって、図２に示した画素回路の制御シーケンスは図３のタイミングチャートに限られるものではない。このタイミングチャートは時間軸を共通にして、走査線ＷＳの電位変化、給電線ＤＳの電位変化、信号線ＳＬの電位変化を表してある。走査線ＷＳの電位変化は制御信号を表し、サンプリング用トランジスタＴ１の開閉制御を行っている。給電線ＤＳの電位変化は、電源電圧Ｖｃｃ，Ｖｓｓの切換えを表している。また信号線ＳＬの電位変化は入力信号の信号電位Ｖｓｉｇと基準電位Ｖｏｆｓの切換えを表している。またこれらの電位変化と並行に、駆動用トランジスタＴ２のゲートＧ及びソースＳの電位変化も表している。前述したようにゲートＧとソースＳの電位差がＶｇｓである。

このタイミングチャートは画素の動作の遷移に合わせて期間を（１）〜（７）のように便宜的に区切ってある。当該フィールドに入る直前の期間（１）では発光素子ＥＬが発光状態にある。その後線順次走査の新しいフィールドに入ってまず最初の期間（２）で給電線ＤＳを第１電位Ｖｃｃから第２電位Ｖｓｓに切り換える。次の期間（３）に進み入力信号をＶｓｉｇからＶｏｆｓに切り換える。さらに次の期間（４）でサンプリングトランジスタＴ１をオンする。この期間（２）〜（４）で駆動用トランジスタＴ２のゲート電圧及びソース電圧を初期化する。その期間（２）〜（４）は閾電圧補正のための準備期間であり、駆動用トランジスタＴ２のゲートＧがＶｏｆｓに初期化される一方、ソースＳがＶｓｓに初期化される。続いて閾値補正期間（５）で実際に閾電圧補正動作が行われ、駆動用トランジスタＴ２のゲートＧとソースＳとの間に閾電圧Ｖｔｈに相当する電圧が保持される。実際にはＶｔｈに相当する電圧が、駆動用トランジスタＴ２のゲートＧとソースＳとの間に接続された保持容量Ｃ１に書き込まれることになる。この後書き込み期間／移動度補正期間（６）に進む。ここで映像信号の信号電位ＶｓｉｇがＶｔｈに足し込まれる形で保持容量Ｃ１に書き込まれると共に、移動度補正用の電圧ΔＶが保持容量Ｃ１に保持された電圧から差し引かれる。この書き込み期間／移動度補正期間（６）では、信号線ＳＬが信号電位Ｖｓｉｇにある時間帯にサンプリング用トランジスタＴ１を導通状態にする必要がある。この後発光期間（７）に進み、信号電位Ｖｓｉｇに応じた輝度で発光素子が発光する。その際信号電位Ｖｓｉｇは閾電圧Ｖｔｈに相当する電圧と移動度補正用の電圧ΔＶとによって調整されているため、発光素子ＥＬの発光輝度は駆動用トランジスタＴ２の閾電圧Ｖｔｈや移動度μのばらつきの影響を受けることはない。なお発光期間（７）の最初でブートストラップ動作が行われ、駆動用トランジスタＴ２のゲートＧ／ソースＳ間電圧Ｖｇｓを一定に維持したまま、駆動用トランジスタＴ２のゲート電位及びソース電位が上昇する。

引き続き図４〜図１１を参照して、図２に示した画素回路の動作を詳細に説明する。まず図４に示したように発光期間（１）では、電源電位がＶｃｃにセットされ、サンプリング用トランジスタＴ１はオフしている。このとき駆動用トランジスタＴ２は飽和領域で動作するようにセットされているため、発光素子ＥＬに流れる駆動電流Ｉｄｓは駆動用トランジスタＴ２のゲートＧ／ソースＳ間に印加される電圧Ｖｇｓに応じて、前述したトランジスタ特性式で示される値を取る。

続いて図５に示すように準備期間（２），（３）に入ると給電線（電源ライン）の電位をＶｓｓにする。このときＶｓｓは発光素子ＥＬの閾電圧Ｖｔｈｅｌとカソード電圧Ｖｃａｔの和よりも小さくなるように設定している。即ちＶｓｓ＜Ｖｔｈｅｌ＋Ｖｃａｔであるので、発光素子ＥＬは消灯し、電源ライン側が駆動用トランジスタＴ２のソースとなる。このとき発光素子ＥＬのアノードはＶｓｓに充電される。

さらに図６に示すように次の準備期間（４）に入ると、信号線ＳＬの電位がＶｏｆｓになる一方サンプリング用トランジスタＴ１がオンして、駆動用トランジスタＴ２のゲート電位をＶｏｆｓとする。この様にして駆動用トランジスタＴ２のソースＳ及びゲートＧが初期化され、このときのゲート電圧ＶｇｓはＶｏｆｓ−Ｖｓｓの値となる。Ｖｇｓ＝Ｖｏｆｓ−Ｖｓｓは駆動用トランジスタＴ２の閾電圧Ｖｔｈよりも大きな値となるように設定されている。この様にＶｇｓ＞Ｖｔｈになるように駆動用トランジスタＴ２を初期化することで、次に来る閾電圧補正動作の準備が完了する。

続いて図７に示すように閾電圧補正期間（５）に進むと、給電線ＤＳ（電源ライン）の電位がＶｃｃに戻る。電源電圧をＶｃｃとすることで発光素子ＥＬのアノードが駆動用トランジスタＴ２のソースＳとなり、図示のように電流が流れる。このとき発光素子ＥＬの等価回路は図示のようにダイオードＴｅｌと容量Ｃｅｌの並列接続で表される。アノード電位（即ちソース電位Ｖｓｓ）がＶｃａｔ＋Ｖｔｈｅｌよりも低いので、ダイオードＴｅｌはオフ状態にあり、そこに流れるリーク電流は駆動用トランジスタＴ２に流れる電流よりもかなり小さい。よって駆動用トランジスタＴ２に流れる電流はほとんどが保持容量Ｃ１と等価容量Ｃｅｌを充電するために使われる。

図８は図７に示した閾電圧補正期間（５）における駆動用トランジスタＴ２のソース電圧の時間変化を表している。図示するように、駆動用トランジスタＴ２のソース電圧（即ち発光素子ＥＬのアノード電圧）は時間と共にＶｓｓから上昇する。閾電圧補正期間（５）が経過すると駆動用トランジスタＴ２はカットオフし、そのソースＳとゲートＧとの間の電圧ＶｇｓはＶｔｈとなる。このときソース電位はＶｏｆｓ−Ｖｔｈで与えられる。この値Ｖｏｆｓ−Ｖｔｈは依然としてＶｃａｔ＋Ｖｔｈｅｌよりも低くなっており、発光素子ＥＬは遮断状態にある。

次に図９に示すように書き込み期間／移動度補正期間（６）に入ると、サンプリング用トランジスタＴ１を引き続きオンした状態で信号線ＳＬの電位をＶｏｆｓからＶｓｉｇに切り換える。このとき信号電位Ｖｓｉｇは階調に応じた電圧となっている。駆動用トランジスタＴ２のゲート電位はサンプリング用トランジスタＴ１をオンしているためＶｓｉｇとなる。一方ソース電位は電源Ｖｃｃから電流が流れるため時間と共に上昇していく。この時点でも駆動用トランジスタＴ２のソース電位が発光素子ＥＬの閾電圧Ｖｔｈｅｌとカソード電圧Ｖｃａｔの和を超えていないので、駆動用トランジスタＴ２から流れる電流はもっぱら等価容量Ｃｅｌと保持容量Ｃ１の充電に使われる。このとき既に駆動用トランジスタＴ２の閾電圧補正動作は完了しているため、駆動用トランジスタＴ２が流す電流は移動度μを反映したものとなる。具体的に言うと移動度μが大きい駆動用トランジスタＴ２はこのときの電流量が大きく、ソースの電位上昇分ΔＶも大きい。逆に移動度μが小さい場合駆動用トランジスタＴ２の電流量が小さく、ソースの上昇分ΔＶは小さくなる。かかる動作により駆動用トランジスタＴ２のゲート電圧Ｖｇｓは移動度μを反映してΔＶだけ圧縮され、移動度補正期間（６）が完了した時点で完全に移動度μを補正したＶｇｓが得られる。

図１０は、上述した移動度補正期間（６）における駆動用トランジスタＴ２のソース電圧の時間的な変化を示すグラフである。図示するように駆動用トランジスタＴ２の移動度が大きいとソース電圧は速く上昇し、それだけＶｇｓが圧縮される。即ち移動度μが大きいとその影響を打ち消すようにＶｇｓが圧縮され、駆動電流が抑制できる。一方移動度μが小さい場合駆動用トランジスタＴ２のソース電圧はそれほど速く上昇しないので、Ｖｇｓも強く圧縮を受けることはない。したがって移動度μが小さい場合、駆動用トランジスタのＶｇｓは小さい駆動能力を補うように大きな圧縮がかからない。

図１１は発光期間（７）の動作状態を表している。この発光期間（７）ではサンプリング用トランジスタＴ１をオフして発光素子ＥＬを発光させる。駆動用トランジスタＴ２のゲート電圧Ｖｇｓは一定に保たれており、駆動用トランジスタＴ２は前述した特性式に従って一定の電流Ｉｄｓ´を発光素子ＥＬに流す。発光素子ＥＬのアノード電圧（即ち駆動用トランジスタＴ２のソース電圧）は発光素子ＥＬにＩｄｓ´という電流が流れるため、Ｖｘまで上昇しこれがＶｃａｔ＋Ｖｔｈｅｌを超えた時点で発光素子ＥＬが発光する。発光素子ＥＬは発光時間が長くなるとその電流／電圧特性は変化してしまう。そのため図１１に示したソースＳの電位が変化する。しかしながら駆動用トランジスタＴ２のゲート電圧Ｖｇｓはブートストラップ動作により一定値に保たれているので、発光素子ＥＬに流れる電流Ｉｄｓ´は変化しない。よって発光素子ＥＬの電流／電圧特性が劣化しても、一定の駆動電流Ｉｄｓ´が常に流れていて、発光素子ＥＬの輝度が変化することはない。

図１２は信号書き込み期間／移動度補正期間の動作を表す模式図である。（Ａ）は制御用スキャナに近い側に位置する画素に印加される制御信号波形を表している。換言すると水平に延設された走査線ＷＳの制御信号入力側で観測される波形である。一方（Ｂ）は入力側と反対側で観測される制御信号の波形を表している。

まず（Ａ）に示すように入力側では、タイミングｔ０で制御信号が立上りサンプリング用トランジスタＴ１がオンした後、タイミングｔ１で信号線ＳＬがＶｏｆｓからＶｓｉｇに切換った後タイミングｔ２で制御信号ＷＳが立下りサンプリング用トランジスタＴ１がオフするまでの期間（ｔ１‐ｔ２）が前述した書き込み期間／移動度補正期間（６）となっている。入力側では制御信号が劣化しておらず書き込み期間／移動度補正期間（６）は設計仕様通りの時間となっている。

これに対し（Ｂ）に示した入力と反対側では走査線ＷＳに供給される制御信号が配線抵抗や配線容量の影響を受けて立上り波形や立下り波形が鈍ってしまう。この様に鈍ると書き込み期間／移動度期間の始期ｔ１には影響がないものの、終期に影響が現れ、ずれが生じる。図示の例では、入力側のタイミングｔ２に対して入力と反対側のタイミングｔ２´は後方にシフトしてしまう。この様に走査線ＷＳに沿って書き込み期間／移動度補正期間がずれてしまうと、移動度μの補正のかかり具合に差が生じるため、結果的にＶｇｓにばらつきが生じ発光輝度のムラとなって現れる。具体的にはパネルの制御信号入力反対側の方が書き込み時間が長くなってしまうため、画面ではシェーディングとなって現れてしまう。特に信号電位Ｖｓｉｇが最大レベルのとき（即ち白表示のとき）移動度補正期間における駆動用トランジスタのソース電位の上昇量ΔＶは大きなものとなる。即ちＶｓｉｇが高いほど駆動用トランジスタに流れる電流が大きくなり、保持容量に大きな負帰還ΔＶがかかるので、その分ソース電位が大きく上昇する。このため特に白表示において書き込み時間のばらつきが顕著に現れ、シェーディングといった画質ムラが生じる。

図１３は、図３に示した動作シーケンスの変形例を表しており、上述した書き込み期間／移動度補正期間の変動に対処したものである。基本的な制御シーケンスは図３に示した先の制御シーケンスと同様であるが、異なる点は書き込み期間／移動度補正期間の制御タイミングである。本例では閾電圧補正期間（５）の後、準備期間（５ａ）で一旦走査線ＷＳをローレベルにしサンプリング用トランジスタＴ１をオフしている。その後書き込み期間／移動度補正期間（６）進み、入力信号がＶｓｉｇにある時間帯で再び走査線ＷＳをハイレベルとしてサンプリング用トランジスタＴ１をオンしている。即ち本例ではライトスキャナ４は、信号線ＳＬが信号電位Ｖｓｉｇにある時間帯にサンプリング用トランジスタＴ１を導通状態とするため、該時間帯より時間幅の短いパルス状の制御信号を走査線ＷＳに出力し、サンプリング用トランジスタＴ１のゲートに印加してこれを導通状態にしている。

図１４は、図１３に示した動作シーケンスの特に書き込み期間／移動度補正期間（６）を取り出して示した模式図である。（Ａ）は入力側の信号状態を表し、（Ｂ）は入力と反対側の信号状態を表している。（Ａ）に示すように、信号線ＳＬがタイミングｔ０でＶｏｆｓからＶｓｉｇに変化した後、パルス状の制御信号を走査線ＷＳに印加してサンプリング用トランジスタＴ１をオンしている。したがって本例の書き込み期間／移動度補正期間（６）は、制御信号が立上がった時点ｔ１からこれが立下がった時点ｔ２で決まる。入力側では制御信号パルスはほとんど劣化しておらず矩形波であって設計通りの書き込み期間／移動度補正期間が得られる。

一方（Ｂ）に示すように入力と反対側では制御信号パルスが伝播遅延によって立上りと立下りが鈍っている。しかしながらパルスが鈍ると立上り及び立下り共に後方にシフトするので、両者の間の書き込み期間／移動度補正期間は入力側とそれほど差はない。したがって図１２に示した先の例に比べて図１４に示した本例は、比較的制御信号パルスの鈍りに強い動作シーケンスとなっており、書き込み期間／移動度補正期間のばらつきは少なくなる。

しかしながら図１４に示した動作シーケンスでも信号電位Ｖｓｉｇが最高レベルの白電位にあるとき、やはり書き込み期間／移動度補正期間のばらつきが顕著になり、輝度ムラが現れるという問題がある。図１５はこの問題を模式的に表したもので、映像信号側の白電位に比べ、制御信号の波高値が高い場合である。図１５の上段がパネルの入力側で観測される制御信号パルス波形を表し、下段が入力と反対側で観測される制御信号パルス波形である。入力側では制御信号パルス波形がほぼ矩形波であって、設定通りの書き込み期間が得られる。これに対し入力と反対側では、制御信号パルスの立上りと立下り共に大きく鈍っている。ここでサンプリング用トランジスタのソースが信号線に接続し、ゲートが走査線ＷＳに接続している。よってゲートに印加される制御信号の波形がソースに印加される入力信号の白電位を超えた時点でサンプリング用トランジスタがオンすることになる。正確には白電位にサンプリング用トランジスタの閾電圧ＶｔｈＴ１を足したレベルを制御パルスのトランジェントが横切った時点でサンプリング用トランジスタがオン／オフする。入力側と反対の場合制御信号パルスの立上り及び立下り（トランジェント）共に鈍っているが、特に立下りの鈍りが大きく影響し、白電位＋ＶｔｈＴ１のレベルを横切る時点が大きく後方にずれ込む。したがって入力と反対側では書き込み時間が大幅に長くなってしまい、発光輝度のばらつきとなって現れる。

図１６は、逆に入力信号の白電位に比べ、制御信号パルスの波高値がそれほど高くない場合である。この時には図１６の上段に示すように入力側で特に問題は生じないものの、下段に示すように入力反対側でやはり書き込み期間が変化し、輝度ムラとなって現れる。図１６の下段の場合、制御信号パルスが立上り及び立下り共に鈍るが、特に立上りの鈍りが大きく影響し、白電位＋ＶｔｈＴ１のレベルを横切る時点が大幅に後ろにずれ込むため、書き込み期間は入力側に比べて短くなってしまう。

図１７は本発明に従った電位設定を表しており、図１５及び図１６に示した問題点に対処するものである。図１７の上段はパネルの入力側で観測される制御信号パルス波形を表し、下段は同じくパネル入力側と反対で観測される制御信号パルス波形を表している。図示するように、本発明では、白表示時の信号電位（白電位）Ｖｗとサンプリング用トランジスタＴ１の閾電圧ＶｔｈＴ１の和が、制御信号の高電位側レベルＶｈｉｇｈと低電位側レベルＶｌｏｗの中間電位と一致するように、制御信号パルスの電圧を設定している。つまりＶｗ＋ＶｔｈＴ１＝Ｖｌｏｗ＋（Ｖｈｉｇｈ−Ｖｌｏｗ）／２となるように制御信号パルスの高電位Ｖｈｉｇｈと低電位Ｖｌｏｗを設定している。前述したように、信号電位の書き込み動作はサンプリング用トランジスタの制御信号が白電圧ＶｗとＴ１の閾電圧ＶｔｈＴ１の和を超えた時点から開始される。制御信号の立上りは、走査線ＷＳ（ゲートライン）の時定数をτとすると、時間ｔに対して以下の式で表される。
Ｖｌｏｗ＋（Ｖｈｉｇｈ−Ｖｌｏｗ）×（１−ｅｘｐ（−ｔ／τ）
逆に制御信号パルスの立下りは以下のように表される。
Ｖｌｏｗ＋（Ｖｈｉｇｈ−Ｖｌｏｗ）×ｅｘｐ（−ｔ／τ）
ここで本発明の電圧設定を採用すると、入力側から反対で観測される制御信号パルスは、白電位＋ＶｔｈＴ１のレベルをパルスの立上りが横切る時間がある程度後方にずれ込む。同様に制御パルスの立下りが白電位＋ＶｔｈＴ１のレベルを横切る時点もある程度後方にずれ込む。ここで白電位＋ＶｔｈＴ１のレベルを丁度制御信号パルスの中間に位置させると、立上りと立下りで後方にずれ込む分がほぼ等しくなり、結果的に書き込み時間は入力側とほとんど変わらないことになる。かかる電位設定により、入力側とその反対側とで書き込み期間を一致させることができ、シェーディングといったムラの低減が可能になる。トランジスタ２個と保持容量１個で構成される画素回路は書き込み時間に関し許容幅が非常に厳しいため、本発明の電圧設定によって初めて白表示におけるパネルの入力側と入力反対側の書き込み時間の差異をなくすことが可能である。

本発明にかかる表示装置の全体構成を示すブロック図である。 図１に示した表示装置に形成される画素の一例を示す回路図である。 図２に示した画素の動作説明に供するタイミングチャートである。 図２に示した画素の動作説明に供する模式図である。 同じく動作説明に供する模式図である。 同じく動作説明に供する模式図である。 同じく動作説明に供する模式図である。 同じく動作説明に供するグラフである。 同じく動作説明に供する模式図である。 同じく動作説明に供するグラフである。 同じく動作説明に供する模式図である。 同じく動作説明に供するタイミングチャートである。 同じく動作説明に供するタイミングチャートである。 同じく動作説明に供する波形図である。 同じく動作説明に供する波形図である。 同じく動作説明に供する波形図である。 同じく動作説明に供する波形図である。 従来の表示装置の一例を示す回路図である。 発光素子の電流／電圧特性を示すグラフである。 従来の表示装置の他の例を示す回路図である。

符号の説明

１・・・画素アレイ、２・・・画素、３・・・信号セレクタ、４・・・制御用スキャナ、５・・・電源スキャナ、Ｔ１・・・サンプリング用トランジスタ、Ｔ２・・・駆動用トランジスタ、Ｃ１・・・保持容量、ＥＬ・・・発光素子、ＷＳ・・・走査線、ＤＳ・・・給電線、ＳＬ・・・信号線

Claims (5)

1. 画素アレイ部とこれを駆動する駆動部とからなり、
   前記画素アレイ部は、行状の走査線と、列状の信号線と、両者が交差する部分に配された行列状の画素と、画素の各行に対応して配された給電線とを備え、
   前記駆動部は、各走査線を低電位と高電位の間で切り換えることで順次制御信号を出力し、画素を行単位で線順次走査する制御用スキャナと、
   該線順次走査に合わせて各給電線に第１電位と第２電位で切り換わる電源電圧を供給する電源スキャナと、
   該線順次走査に合わせて列状の信号線に映像信号となる信号電位と基準電位を供給する信号セレクタとを備え、
   前記画素は、発光素子と、サンプリング用トランジスタと、駆動用トランジスタと、保持容量とを含み、
   前記サンプリング用トランジスタは、そのゲートが該走査線に接続し、そのソース及びドレインの一方が該信号線に接続し、他方が該駆動用トランジスタのゲートに接続し、
   前記駆動用トランジスタは、そのソース及びドレインの一方が該発光素子に接続し、他方が該給電線に接続し、
   前記保持容量は、該駆動用トランジスタのソースとゲートの間に接続している表示装置であって、
   前記サンプリング用トランジスタは、該走査線から供給された制御信号に応じて導通し、該信号線から供給された信号電位をサンプリングして該保持容量に保持し、
   前記駆動用トランジスタは、第１電位にある該給電線から電流の供給を受け該保持された信号電位に応じて駆動電流を該発光素子に流し、
   前記制御用スキャナは、該信号線が信号電位にある時間帯に該サンプリング用トランジスタを導通状態にするため、所定の時間幅の制御信号を該走査線に出力し、以って前記保持容量に信号電位を保持すると同時に該駆動用トランジスタの移動度に対する補正を信号電位に加え、
   前記制御用スキャナは、該制御信号の高電位側と低電位側の中間レベルが、該信号電位の最大レベルに該サンプリング用トランジスタの閾電圧を加算したレベルと一致するように設定することを特徴とする表示装置。
2. 前記制御用スキャナは、該信号線が信号電位にある時間帯に該サンプリング用トランジスタを導通状態にするため、該時間帯より時間幅の短いパルス状の制御信号を該走査線に出力し、該サンプリング用トランジスタのゲートに印加してこれを導通状態にすることを特徴とする請求項１記載の表示装置。
3. 前記制御用スキャナは、該保持容量に信号電位が保持された時点で、該サンプリング用トランジスタを非導通状態にして該駆動用トランジスタのゲートを該信号線から電気的に切り離し、以って該駆動用トランジスタのソース電位の変動にゲート電位が連動しゲートとソース間の電圧を一定に維持することを特徴とする請求項１記載の表示装置。
4. 前記電源スキャナは、該サンプリング用トランジスタが信号電位をサンプリングする前に、第１タイミングで該給電線を第１電位から第２電位に切り換え、
   前記制御用スキャナは、同じく該サンプリング用トランジスタが信号電位をサンプリングする前に、第２タイミングで該サンプリング用トランジスタを導通させて該信号線から基準電位を該駆動用トランジスタのゲートに印加するとともに該駆動用トランジスタのソースを第２電位にセットし、
   前記電源スキャナは、該第２タイミングの後の第３タイミングで、該給電線を第２電位から第１電位に切り換えて、該駆動用トランジスタの閾電圧に相当する電圧を該保持容量に保持しておくことを特徴とする請求項１記載の表示装置。
5. 画素アレイ部とこれを駆動する駆動部とからなり、
   前記画素アレイ部は、行状の走査線と、列状の信号線と、両者が交差する部分に配された行列状の画素と、画素の各行に対応して配された給電線とを備え、
   前記駆動部は、各走査線を低電位と高電位の間で切り換えることで順次制御信号を出力し、画素を行単位で線順次走査する制御用スキャナと、
   該線順次走査に合わせて各給電線に第１電位と第２電位で切り換わる電源電圧を供給する電源スキャナと、
   該線順次走査に合わせて列状の信号線に映像信号となる信号電位と基準電位を供給する信号セレクタとを備え、
   前記画素は、発光素子と、サンプリング用トランジスタと、駆動用トランジスタと、保持容量とを含み、
   前記サンプリング用トランジスタは、そのゲートが該走査線に接続し、そのソース及びドレインの一方が該信号線に接続し、他方が該駆動用トランジスタのゲートに接続し、
   前記駆動用トランジスタは、そのソース及びドレインの一方が該発光素子に接続し、他方が該給電線に接続し、
   前記保持容量は、該駆動用トランジスタのソースとゲートの間に接続している表示装置の駆動方法であって、
   前記サンプリング用トランジスタが、該走査線から供給された制御信号に応じて導通し、該信号線から供給された信号電位をサンプリングして該保持容量に保持し、
   前記駆動用トランジスタが、第１電位にある該給電線から電流の供給を受け該保持された信号電位に応じて駆動電流を該発光素子に流し、
   前記制御用スキャナは、該信号線が信号電位にある時間帯に該サンプリング用トランジスタを導通状態にするため、所定の時間幅の制御信号を該走査線に出力し、以って前記保持容量に信号電位を保持すると同時に、該駆動用トランジスタの移動度に対する補正を信号電位に加え、
   該制御信号の高電位側と低電位側の中間レベルが、該信号電位の最大レベルに該サンプリング用トランジスタの閾電圧を加算したレベルと一致するように設定することを特徴とする表示装置の駆動方法。

Images