KR20200130546A - 화소, 화소를 포함하는 표시 장치 및 그의 구동 방법 - Google Patents

화소, 화소를 포함하는 표시 장치 및 그의 구동 방법 Download PDF

Info

Publication number
KR20200130546A
KR20200130546A KR1020190053918A KR20190053918A KR20200130546A KR 20200130546 A KR20200130546 A KR 20200130546A KR 1020190053918 A KR1020190053918 A KR 1020190053918A KR 20190053918 A KR20190053918 A KR 20190053918A KR 20200130546 A KR20200130546 A KR 20200130546A
Authority
KR
South Korea
Prior art keywords
transistor
node
scan
period
turned
Prior art date
Application number
KR1020190053918A
Other languages
English (en)
Inventor
정일훈
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020190053918A priority Critical patent/KR20200130546A/ko
Priority to JP2021565950A priority patent/JP7270067B2/ja
Priority to PCT/KR2019/015203 priority patent/WO2020226246A1/ko
Priority to CN201980096193.6A priority patent/CN113795878A/zh
Priority to US17/609,122 priority patent/US11922872B2/en
Priority to EP19928121.3A priority patent/EP3968314A4/en
Publication of KR20200130546A publication Critical patent/KR20200130546A/ko
Priority to US18/518,607 priority patent/US20240087531A1/en

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0852—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor being a dynamic memory with more than one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G09G2310/0245—Clearing or presetting the whole screen independently of waveforms, e.g. on power-on
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G09G2310/0254—Control of polarity reversal in general, other than for liquid crystal displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0209—Crosstalk reduction, i.e. to reduce direct or indirect influences of signals directed to a certain pixel of the displayed image on other pixels of said image, inclusive of influences affecting pixels in different frames or fields or sub-images which constitute a same image, e.g. left and right images of a stereoscopic display
    • G09G2320/0214—Crosstalk reduction, i.e. to reduce direct or indirect influences of signals directed to a certain pixel of the displayed image on other pixels of said image, inclusive of influences affecting pixels in different frames or fields or sub-images which constitute a same image, e.g. left and right images of a stereoscopic display with crosstalk due to leakage current of pixel switch in active matrix panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/043—Preventing or counteracting the effects of ageing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/06—Adjustment of display parameters
    • G09G2320/0693—Calibration of display systems
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00—Aspects of display data processing
    • G09G2340/04—Changes in size, position or resolution of an image
    • G09G2340/0407—Resolution change, inclusive of the use of different resolutions for different screen areas
    • G09G2340/0435—Change or adaptation of the frame rate of the video stream

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

본 발명은 제1 전원과 제4 노드 사이에 접속되고, 게이트 전극이 제1 노드에 접속되는 제1 트랜지스터, 제3 노드와 데이터선 사이에 접속되고, i(i는 자연수)번째 제1 주사선으로 공급되는 주사 신호에 대응하여 턴-온되는 제2 트랜지스터, 상기 제1 노드와 상기 제4 노드 사이에 접속되고, i번째 제3 주사선으로 공급되는 주사 신호에 대응하여 턴-온되는 제3 트랜지스터, 제2 노드와 초기화 전압 사이에 접속되고, i번째 제2 주사선으로 공급되는 주사 신호에 대응하여 턴-온되는 제4 트랜지스터, 상기 제3 노드와 상기 제1 노드 사이에 접속되는 제1 커패시터, 상기 제1 노드와 상기 제2 노드 사이에 접속되는 제2 커패시터 및 상기 제2 노드와 제2 전원 사이에 접속되는 유기 발광 다이오드를 포함하되, 상기 제3 트랜지스터는, N타입 트랜지스터인, 화소, 화소를 포함하는 표시 장치 및 그의 구동 방법에 관한 것이다.

Description

화소, 화소를 포함하는 표시 장치 및 그의 구동 방법{PIXEL, DISPLAY DEVICE INCLUDING THE PIXEL, AND METHOD OF DRIVING THE DISPLAY DEVICE}
본 발명은 화소, 화소를 포함하는 표시 장치 및 그의 구동 방법에 관한 것이다.
표시 장치는 데이터선들 및 주사선들에 접속되는 화소들을 구비한다. 화소들은 일반적으로 발광 소자와 발광 소자로 흐르는 전류량을 제어하기 위한 구동 트랜지스터를 포함한다. 구동 트랜지스터는 데이터 신호에 대응하여 제1 구동 전원으로부터 발광 소자를 경유하여 제2 구동 전원으로 흐르는 전류량을 제어한다. 이때, 발광 소자는 구동 트랜지스터로부터의 전류량에 대응하여 소정 휘도의 빛을 생성한다.
최근에는 제2 구동 전원의 전압을 낮게 설정하여 고휘도를 구현하거나, 표시 장치를 저주파로 구동하여 소비 전력을 최소화하는 방법이 사용되고 있다. 하지만, 제2 구동 전원을 낮게 설정하거나 표시 장치가 저주파로 구동되는 경우, 구동 트랜지스터의 게이트 전극으로부터 소정의 누설 전류가 발생한다. 이 경우, 데이터 신호의 전압이 한 프레임 기간 동안 유지되지 못하고, 이에 따라 원하는 휘도의 영상이 표시되지 못한다.
본 발명은 구동 트랜지스터의 게이트 전극에 대한 누설 전류를 최소화하여 원하는 휘도의 영상을 표시할 수 있도록 하는 화소, 화소를 포함하는 표시 장치 및 그의 구동 방법에 관한 것이다.
또한, 본 발명은 발광 소자의 열화 및 구동 전원의 IR 드롭에 의한 휘도 편차를 방지할 수 있도록 하는 화소, 화소를 포함하는 표시 장치 및 그의 구동 방법에 관한 것이다.
본 발명의 일 실시 예에 따른 화소는, 제1 전원과 제4 노드 사이에 접속되고, 게이트 전극이 제1 노드에 접속되는 제1 트랜지스터, 제3 노드와 데이터선 사이에 접속되고, i(i는 자연수)번째 제1 주사선으로 공급되는 주사 신호에 대응하여 턴-온되는 제2 트랜지스터, 상기 제1 노드와 상기 제4 노드 사이에 접속되고, i번째 제3 주사선으로 공급되는 주사 신호에 대응하여 턴-온되는 제3 트랜지스터, 제2 노드와 초기화 전압 사이에 접속되고, i번째 제2 주사선으로 공급되는 주사 신호에 대응하여 턴-온되는 제4 트랜지스터, 상기 제3 노드와 상기 제1 노드 사이에 접속되는 제1 커패시터, 상기 제1 노드와 상기 제2 노드 사이에 접속되는 제2 커패시터 및 상기 제2 노드와 제2 전원 사이에 접속되는 유기 발광 다이오드를 포함하되, 상기 제3 트랜지스터는, N타입 트랜지스터일 수 있다.
또한, 상기 제2 트랜지스터 및 상기 제4 트랜지스터 중 적어도 하나는 상기 N타입 트랜지스터일 수 있다.
또한, 상기 제4 트랜지스터가 상기 N타입 트랜지스터이고, 상기 i번째 제2 주사선은 i+1번째 제3 주사선과 동일한 주사선일 수 있다.
또한, 상기 제2 트랜지스터가 상기 N타입 트랜지스터이고, 상기 i번째 제1 주사선은 상기 i번째 제3 주사선과 동일한 주사선일 수 있다.
또한, 상기 제4 트랜지스터가 상기 N타입 트랜지스터이고, 상기 i번째 제2 주사선은 i+1번째 제3 주사선과 동일한 주사선일 수 있다.
또한, 상기 i번째 제2 주사선은 i+1번째 제1 주사선과 동일한 주사선일 수 있다.
또한, 상기 화소는, 기준 전압과 상기 제3 노드 사이에 접속되고, 발광 제어선으로 공급되는 발광 신호에 대응하여 턴-온되는 제5 트랜지스터 및 상기 제4 노드와 상기 제2 노드 사이에 접속되고, 상기 발광 제어선으로 공급되는 상기 발광 신호에 대응하여 턴-온되는 제6 트랜지스터를 더 포함할 수 있다.
또한, 상기 제2 트랜지스터 및 상기 제3 트랜지스터는 제1 기간 동안 턴-온되고, 상기 제4 트랜지스터는 상기 제1 기간 이후의 제2 기간 동안 턴-온될 수 있다.
또한, 상기 제2 트랜지스터 및 상기 제3 트랜지스터는 제1 기간 동안 턴-온되고, 상기 제4 트랜지스터는 상기 제1 기간 이후의 제2 기간 동안 턴-온되며, 상기 제5 트랜지스터 및 상기 제6 트랜지스터는, 상기 제2 기간 이후의 발광 기간 동안 턴-온될 수 있다.
또한, 본 발명의 일 실시 예에 따른 표시 장치는, 주사선들 및 데이터선들과 접속되는 화소들, 상기 주사선들로 주사 신호를 공급하는 주사 구동부, 상기 데이터선들로 데이터 신호를 공급하는 데이터 구동부를 포함하되, 상기 화소들 중 i(i는 자연수)번째 수평 라인에 위치되는 적어도 하나의 화소는, 제1 전원과 제4 노드 사이에 접속되고, 게이트 전극이 제1 노드에 접속되는 제1 트랜지스터, 제3 노드와 데이터선 사이에 접속되고, i(i는 자연수)번째 제1 주사선으로 공급되는 주사 신호에 대응하여 턴-온되는 제2 트랜지스터, 상기 제1 노드와 상기 제4 노드 사이에 접속되고, i번째 제3 주사선으로 공급되는 주사 신호에 대응하여 턴-온되는 제3 트랜지스터, 제2 노드와 초기화 전압 사이에 접속되고, i번째 제2 주사선으로 공급되는 주사 신호에 대응하여 턴-온되는 제4 트랜지스터, 상기 제3 노드와 상기 제1 노드 사이에 접속되는 제1 커패시터, 상기 제1 노드와 상기 제2 노드 사이에 접속되는 제2 커패시터 및 상기 제2 노드와 제2 전원 사이에 접속되는 유기 발광 다이오드를 포함하되, 상기 제3 트랜지스터는, N타입 트랜지스터일 수 있다.
또한, 상기 주사 구동부는, 제1 극성 또는 상기 제1 극성과 반대되는 제2 극성 중 어느 하나의 주사 신호를 상기 제1 내지 제3 주사선들로 공급할 수 있다.
또한, 상기 표시 장치는, 발광 제어선들로 발광 신호를 공급하는 발광 구동부를 더 포함하고, 상기 적어도 하나의 화소는, 기준 전압과 상기 제3 노드 사이에 접속되고, 상기 발광 제어선으로 공급되는 상기 발광 신호에 대응하여 턴-온되는 제5 트랜지스터 및 상기 제4 노드와 상기 제2 노드 사이에 접속되고, 상기 발광 제어선으로 공급되는 상기 발광 신호에 대응하여 턴-온되는 제6 트랜지스터를 더 포함할 수 있다.
또한, 상기 주사 구동부는, 제1 기간 동안 상기 제1 주사선 및 상기 제3 주사선으로 공급되는 주사 신호를 턴-온 레벨로 설정하고, 상기 제1 기간 이후의 제2 기간 동안 상기 제2 주사선으로 공급되는 주사 신호를 턴-온 레벨로 설정할 수 있다.
또한, 상기 주사 구동부는, 제1 기간 동안 상기 제1 주사선 및 상기 제3 주사선으로 공급되는 주사 신호를 턴-온 레벨로 설정하고, 상기 제1 기간 이후의 제2 기간 동안 상기 제2 주사선으로 공급되는 주사 신호를 턴-온 레벨로 설정하며, 상기 제2 기간 이후의 발광 기간 동안 상기 발광 신호를 턴-온 레벨로 설정할 수 있다.
또한, 본 발명의 일 실시 예에 따른 표시 장치의 구동 방법은, 복수의 화소들을 포함하는 표시 장치의 구동 방법으로, 상기 화소들 중 i(i는 자연수)번째 수평 라인에 위치되는 적어도 하나의 화소는, 제1 전원과 제4 노드 사이에 접속되고, 게이트 전극이 제1 노드에 접속되는 제1 트랜지스터, 제3 노드와 데이터선 사이에 접속되고, i(i는 자연수)번째 제1 주사선으로 공급되는 주사 신호에 대응하여 턴-온되는 제2 트랜지스터, 상기 제1 노드와 상기 제4 노드 사이에 접속되고, i번째 제3 주사선으로 공급되는 주사 신호에 대응하여 턴-온되는 제3 트랜지스터, 제2 노드와 초기화 전압 사이에 접속되고, i번째 제2 주사선으로 공급되는 주사 신호에 대응하여 턴-온되는 제4 트랜지스터, 상기 제3 노드와 상기 제1 노드 사이에 접속되는 제1 커패시터, 상기 제1 노드와 상기 제2 노드 사이에 접속되는 제2 커패시터 및 상기 제2 노드와 제2 전원 사이에 접속되는 유기 발광 다이오드를 포함하고, 제1 기간 동안 상기 제2 트랜지스터 및 상기 제3 트랜지스터를 턴-온시키는 단계 및 상기 제1 기간 이후의 제2 기간 동안 상기 제4 트랜지스터를 턴-온 시키는 단계를 포함할 수 있다.
또한, 상기 제3 트랜지스터는, N타입 트랜지스터일 수 있다.
또한, 상기 적어도 하나의 화소는, 기준 전압과 상기 제3 노드 사이에 접속되고, 상기 발광 제어선으로 공급되는 상기 발광 신호에 대응하여 턴-온되는 제5 트랜지스터 및 상기 제4 노드와 상기 제2 노드 사이에 접속되고, 상기 발광 제어선으로 공급되는 상기 발광 신호에 대응하여 턴-온되는 제6 트랜지스터를 더 포함하고, 상기 방법은, 상기 제2 기간 이후의 발광 기간 동안 상기 제5 트랜지스터 및 상기 제6 트랜지스터를 턴-온시키는 단계를 더 포함할 수 있다.
본 발명에 따른 화소, 화소를 포함하는 표시 장치 및 그의 구동 방법은, 구동 트랜지스터의 게이트 전극에 대한 누설 전류를 최소화함으로써, 구동의 신뢰성 및 소비 전력을 개선시킬 수 있게 한다.
또한, 본 발명에 따른 화소, 화소를 포함하는 표시 장치 및 그의 구동 방법은, 발광 소자의 열화 및 구동 전원의 IR 드롭에 의한 휘도 편차를 개선함으로써, 원하는 휘도의 영상이 안정적으로 표시될 수 있게 한다.
도 1은 본 발명의 일 실시 예에 따른 표시 장치의 구성을 나타내는 블록도이다.
도 2는 도 1에 도시된 주사 구동부를 개략적으로 나타내는 도면이다.
도 3은 도 1에 도시된 주사 구동부로부터 출력되는 주사 신호의 일 예를 나타내는 도면이다.
도 4는 본 발명의 제1 실시 예에 따른 화소를 나타내는 회로도이다.
도 5는 본 발명의 일 실시 예에 따른 표시 장치의 고주파 동작을 설명하기 위한 도면이다.
도 6은 본 발명의 일 실시 예에 따른 저주파 동작을 설명하기 위한 도면이다.
도 7은 본 발명의 제1 실시 예에 따른 표시 장치의 구동 방법을 나타내는 타이밍도이다.
도 8 내지 도 12는 도 7에 도시된 타이밍도의 각 구간에서 본 발명의 일 실시 예에 따른 화소의 등가 회로를 나타낸다.
도 13은 본 발명의 제2 실시 예에 따른 화소를 나타내는 회로도이다.
도 14는 본 발명의 제2 실시 예에 따른 표시 장치의 구동 방법을 나타내는 타이밍도이다.
도 15는 본 발명의 제3 실시 예에 따른 화소를 나타내는 회로도이다.
도 16은 본 발명의 제3 실시 예에 따른 표시 장치의 구동 방법을 나타내는 타이밍도이다.
도 17은 본 발명의 제4 실시 예에 따른 화소를 나타내는 회로도이다.
도 18은 본 발명의 제4 실시 예에 따른 표시 장치의 구동 방법을 나타내는 타이밍도이다.
도 19는 본 발명의 제5 실시 예에 따른 화소를 나타내는 회로도이다.
도 20은 본 발명의 제5 실시 예에 따른 표시 장치의 구동 방법을 나타내는 타이밍도이다.
도 21은 본 발명의 제6 실시 예에 따른 화소를 나타내는 회로도이다.
도 22는 본 발명의 제6 실시 예에 따른 표시 장치의 구동 방법을 나타내는 타이밍도이다.
이하, 첨부한 도면들을 참조하여 본 발명의 실시 예들을 보다 상세하게 설명한다. 도면상의 동일한 구성 요소에 대해서는 동일하거나 유사한 참조 부호를 사용한다.
도 1은 본 발명의 일 실시 예에 따른 표시 장치의 구성을 나타내는 블록도이다.
도 1을 참조하면, 본 발명의 일 실시 예에 따른 표시 장치(1)는 타이밍 제어부(10), 데이터 구동부(20), 주사 구동부(30), 발광 구동부(40) 및 표시부(50)를 포함할 수 있다.
타이밍 제어부(10)는 데이터 구동부(20)의 사양(specification)에 적합하도록 계조 값들 및 제어 신호들을 데이터 구동부(20)에 제공할 수 있다. 또한, 타이밍 제어부(10)는 주사 구동부(30)의 사양에 적합하도록 클럭 신호, 주사 시작 신호 등을 주사 구동부(30)에 제공할 수 있다. 또한, 타이밍 제어부(10)는 발광 구동부(40)의 사양에 적합하도록 클럭 신호, 발광 중지 신호 등을 발광 구동부(40)에 제공할 수 있다.
데이터 구동부(20)는 타이밍 제어부(10)로부터 수신한 계조 값들 및 제어 신호들을 이용하여 데이터선들(D1~Dm)로 제공할 데이터 전압들을 생성할 수 있다. 예를 들어, 데이터 구동부(20)는 클럭 신호를 이용하여 계조 값들을 샘플링하고, 계조 값들에 대응하는 데이터 전압들을 화소행 단위로 데이터선들(D1~Dm)에 인가할 수 있다. 여기서 m은 자연수일 수 있다.
주사 구동부(30)는 타이밍 제어부(10)로부터 클럭 신호, 주사 시작 신호 등을 수신하여 주사선들(S11~S1n, S21~S2n, S31~S3n)에 제공할 주사 신호들을 생성할 수 있다. 여기서 n은 자연수일 수 있다.
예를 들어, 주사 구동부(30)는 쉬프트 레지스터 형태로 구성될 수 있고, 클럭 신호의 제어에 따라 주사 시작 신호의 턴-온 레벨의 펄스를 다음 스테이지로 순차적으로 전달하는 방식으로 주사 신호들을 생성할 수 있다.
본 발명의 다양한 실시 예에서, 주사 구동부(30)는 반대 극성의 펄스를 갖는 주사 신호들을 제공할 수 있다. 극성이란 펄스의 로직 레벨(logic level)을 의미할 수 있다. 일 예로, 주사 구동부(30)는 제1 내지 제3 주사선들(S11~S1n, S21~S2n, S31~S3n) 중 적어도 일부로는 제1 극성의 주사 신호를 제공하고, 나머지 일부로는 제1 극성과 반대되는 제2 극성의 주사 신호를 제공할 수 있다. 이를 위하여 주사 구동부(30)는 제1 극성 주사 신호를 제공하는 제1 스테이지들 및 제2 극성 주사 신호를 제공하는 제2 스테이지들을 구비할 수 있다.
일 실시 예에서, 제1 내지 제3 주사선들(S11~S1n, S21~S2n, S31~S3n) 중 적어도 일부로 제공되는 제1 극성의 주사 신호들은 동일하거나 상이한 파형을 가질 수 있다. 또는, 제1 극성의 주사 신호들은 서로 시간상으로 지연된 관계를 가질 수 있다.
일 실시 예에서, 제1 내지 제3 주사선들(S11~S1n, S21~S2n, S31~S3n) 중 나머지 일부로 제공되는 제2 극성의 주사 신호는 제1 극성 주사 신호들 중 어느 하나와 반대 위상을 가질 수 있다.
펄스가 제1 극성인 경우, 펄스는 로우 레벨(low level)의 게이트 온 전압을 가질 수 있다. 제1 극성 펄스의 게이트 온 전압이 P형 트랜지스터의 게이트 전극에 공급되는 경우 P형 트랜지스터가 턴-온될 수 있다. P형 트랜지스터의 소스 전극에 게이트 전극 대비 충분히 높은 레벨의 전압이 인가되어 있음을 가정한다. 예를 들어, P형 트랜지스터는 PMOS일 수 있다.
또한, 펄스가 제2 극성인 경우, 펄스는 하이 레벨(high level)의 게이트 온 전압을 가질 수 있다. 제2 극성 펄스의 게이트 온 전압이 N형 트랜지스터의 게이트 전극에 공급되는 경우, N형 트랜지스터가 턴-온될 수 있다. N형 트랜지스터의 소스 전극에 게이트 전극 대비 충분히 낮은 레벨의 전압이 인가되어 있음을 가정한다. 예를 들어, N형 트랜지스터는 NMOS일 수 있다.
발광 구동부(40)는 타이밍 제어부(10)로부터 클럭 신호, 발광 중지 신호 등을 수신하여 발광 제어선들(E1~En)에 제공할 발광 신호들을 생성할 수 있다. 예를 들어, 발광 구동부(40)는 발광 제어선들(E1~En)에 순차적으로 턴-오프 레벨의 펄스를 갖는 발광 신호들을 제공할 수 있다. 예를 들어, 발광 구동부(40)는 쉬프트 레지스터 형태로 구성될 수 있고, 클럭 신호의 제어에 따라 발광 중지 신호의 턴-오프 레벨의 펄스를 다음 발광 스테이지로 순차적으로 전달하는 방식으로 발광 신호들을 생성할 수 있다.
표시부(50)는 화소(PX)들을 포함한다. 예를 들어, 화소(PX)는 대응하는 데이터선, 제1 내지 제3 주사선들(S11~S1n, S21~S2n, S31~S3n) 및 발광 제어선(En)에 연결될 수 있다.
도 1에서는 n개의 제1 내지 제3 주사선들(S11~S1n, S21~S2n, S31~S3n) 및 n개의 발광 제어선(E1~En)이 도시되지만, 본 발명의 기술적 사상은 이로써 한정되지 않는다. 즉, 다양한 실시 예에서, 화소(PX)들의 회로 구조에 대응하여 현재 수평 라인에 위치된 화소들을 이전 또는 이후 수평 라인에 위치된 주사선과 추가로 접속될 수 있다. 이를 위하여, 표시부(50)에는 도시되지 않은 더미 주사선들 및/또는 더미 발광 제어선들이 추가로 형성될 수 있다.
또한, 도 1에서는 제1 주사선들(S11~S1n), 제2 주사선들(S21~S2n) 및 제3 주사선들(S31~S3n)이 도시되지만, 본 발명의 기술적 사상은 이로써 한정되지 않는다. 즉, 다양한 실시 예에서, 화소(PX)들의 회로 구조에 대응하여 제1 주사선들(S11~S1n) 내지 제2 주사선들(S21~S2n) 및 제3 주사선들(S31~S3n) 중 어느 하나 또는 두 개의 주사선만이 표시 장치(1)에 마련될 수도 있다.
추가적으로, 도 1에서는 발광 제어선들(E1~En)이 도시되지만, 본 발명의 기술적 사상은 이로써 한정되지 않는다. 즉, 다양한 실시 예에서, 화소(PX)의 회로 구조에 대응하여 도시되지 않은 반전 발광 제어선들이 추가로 형성될 수 있다. 반전 발광 제어선들은 발광 신호를 반전한 반전 발광 신호를 공급받을 수 있다.
도 2는 도 1에 도시된 주사 구동부를 개략적으로 나타내는 도면이고, 도 3은 도 1에 도시된 주사 구동부로부터 출력되는 주사 신호의 일 예를 나타내는 도면이다. 도 2 및 도 3에는 주사 구동부(30)에 n(n은 2 이상의 자연수)개의 스테이지(ST)가 포함되는 예가 도시된다. 또한, 이하에서는 주사 구동부(30)가 제1 주사선들(S11~S1n)로 제1 극성을 갖는 제1 주사 신호(SS11~SS1n)를 공급하는 실시 예가 도시되지만, 이하의 설명은 주사 구동부(30)가 제2 주사선들(S21~S2n) 및 제3 주사선들(S31~S3n)로 제1 극성의 제2 주사 신호 및 제2 극성의 제3 주사 신호를 각각 공급하는 실시 예들에도 적용될 수 있다.
도 2를 참조하면, 본 발명의 일 실시 예에 따른 주사 구동부(30)는 복수의 스테이지들(ST1~STn)을 구비한다. 스테이지들(ST1~STn) 각각은 제1 주사선들(S11~S1n) 중 어느 하나와 접속되며, 주사 시작 신호(GSP)에 대응하여 제1 주사선들(S11~S1n)로 제1 주사 신호(SS11~SS1n)를 공급한다. 여기서, 제i(i는 자연수) 스테이지(STi)는 i번째 제1 주사선(S1i)으로 제1 주사 신호(SS1i)를 공급할 수 있다.
첫 번째 스테이지(ST1)는 주사 시작 신호(GSP)에 대응하여 자신과 접속된 제1 주사선(S11)으로 제1 주사 신호(SS11)를 공급한다. 나머지 스테이지들(ST2~STn)은 이전단 스테이지로부터 공급되는 출력 신호(즉, 제1 주사 신호)에 대응하여 자신과 접속된 제1 주사선(S12~S1n 중 어느 하나)으로 주사 신호(SS12~SS1n)를 공급한다. 예를 들어, 제i 스테이지(STi)는 제i-1 스테이지(STi-1)로부터 공급되는 제1 주사 신호(SS1i-1)에 대응하여 i번째 제1 주사선(S1i)으로 제1 주사 신호(SS1i)를 공급할 수 있다.
주사 구동부(30)는 클럭 신호들(CLK1, CLK2)을 공급받을 수 있다. 도 2에서는 제1 클럭 신호(CLK1) 및 제2 클럭 신호(CLK2)가 공급되는 예가 도시되지만, 본 발명의 기술적 사상은 이로써 한정되지 않으며, 구현하기에 따라 2개 보다 많은 클럭 신호가 주사 구동부(30)에 공급될 수 있다.
제1 클럭 신호(CLK1) 및 제2 클럭 신호(CLK2)는 서로 다른 스테이지(ST)로 공급된다. 예를 들어, 제1 클럭 신호(CLK1)는 홀수 번째 스테이지들로 공급되고, 제2 클럭 신호(CLK2)는 짝수 번째 스테이지들로 공급될 수 있다. 그 반대도 가능하다. 이와 같은 제1 클럭 신호(CLK1) 및 제2 클럭 신호(CLK2)는 제1 주사 신호(SS1)로써 제1 주사선들(S11~S1n)로 공급될 수 있다.
제1 클럭 신호(CLK1) 및 제2 클럭 신호(CLK2)는 게이트 온 전압(예를 들어 로우 레벨) 및 게이트 오프 전압(예를 들어 하이 레벨)을 반복하는 구형파 신호로 설정된다. 여기서, 제1 클럭 신호(CLK1) 및 제2 클럭 신호(CLK2)의 한 주기에서 게이트 온 전압 기간은 게이트 오프 전압 기간보다 짧게 설정될 수 있다. 여기서, 게이트 온 전압 기간은 제1 주사 신호(SS1)의 폭에 대응하는 것으로, 화소(PX)의 회로 구조에 대응하여 다양하게 설정될 수 있다.
제1 클럭 신호(CLK1) 및 제2 클럭 신호(CLK2)는 동일한 주기(예를 들어, 2H)를 가지며 위상이 쉬프트된 신호로 설정될 수 있다. 예를 들어, 제1 클럭 신호(CLK1) 및 제2 클럭 신호(CLK2)는 이전에 공급된 클럭 신호와 비교하여 반주기만큼 위상이 쉬프트되도록 설정될 수 있다. 다시 말해, 제1 클럭 신호(CLK1) 및 제2 클럭 신호(CLK2)가 순차적으로 공급되는 경우, 제2 클럭 신호(CLK2)는 제1 클럭 신호(CLK1)에서 반주기만큼 위상이 쉬프트되도록 설정될 수 있다.
상술한 바와 같이, 본 발명의 일 실시 예에서, 제1 클럭 신호(CLK1) 및 제2 클럭 신호(CLK2)의 게이트 온 전압 기간이 게이트 오프 전압 기간 보다 짧게 설정될 수 있다. 예를 들어, 제1 클럭 신호(CLK1) 및 제2 클럭 신호(CLK2)의 주기가 2H로 설정되는 경우, 제1 클럭 신호(CLK1) 및 제2 클럭 신호(CLK2)의 게이트 온 전압 기간은 1H보다 짧을 수 있다. 이러한 실시 예에서, 제1 클럭 신호(CLK1) 및 제2 클럭 신호(CLK2)가 반주기만큼 위상이 쉬프트되도록 설정될 수 있다. 이와 같이 설정되는 클럭 신호(CLK1, CLK2)들에 기초하여 i번째 제1 주사선(S1i)과 i+1번째 제1 주사선(S1i+1)으로 출력되는 제1 주사 신호들(SS1i, SS1i+1)의 파형은 도 3에 도시된 것과 같을 수 있다.
다만, 본 발명의 기술적 사상은 상술한 것으로 한정되지 않는다. 즉, 다양한 실시 예에서, 제1 클럭 신호(CLK1) 및 제2 클럭 신호(CLK2)의 게이트 온 전압 기간이 게이트 오프 전압 기간과 동일하게 설정되는 경우, i번째 제1 주사선(S1i)으로 출력되는 제1 주사 신호(SS1i)의 폴링 엣지와 i+1번째 제1 주사선(S1i+1)으로 출력되는 제1 주사 신호(SS1i+1)의 라이징 엣지는 동기될 수 있다.
이하의 실시 예들에서는, 제1 주사선들(S11~S1n)로 출력되는 제1 주사 신호들(SS11~SS1n)이 도 3에 도시된 것과 같은 파형을 갖는 것으로 가정하여 본 발명의 실시 예들을 설명한다. 다만, 본 발명의 기술적 사상이 변경되지 않는 범위 내에서, 후술되는 주사 신호들의 파형은 다양하게 변형될 수 있다.
도 4는 본 발명의 제1 실시 예에 따른 화소를 나타내는 회로도이다. 도 4에서는 설명의 편의를 위해 i번째 수평 라인에 위치되며, j번째 데이터선(Dj)과 접속된 화소(PX)를 예로써 도시한다.
도 4를 참조하면, 본 발명의 제1 실시 예에 따른 화소(PX)는 제1 내지 제6 트랜지스터들(T1~T6), 제1 및 제2 커패시터들(C1, C2) 및 유기 발광 다이오드(OLED)를 포함한다.
제1 트랜지스터(T1)는 제1 구동 전원(ELVDD)과 제6 트랜지스터(T6)의 일단, 즉 제4 노드(N4) 사이에 접속된다. 제1 트랜지스터(T1)의 게이트 전극은 제1 노드(N1)에 접속된다. 제1 트랜지스터(T1)는 제1 노드(N1)에 인가되는 전압에 따라 턴-온되어 제1 구동 전원(ELVDD)으로부터 제6 트랜지스터(T6)를 경유하여 유기 발광 다이오드(OLED)로 흐르는 전류량을 제어할 수 있다. 다양한 실시 예에서, 제1 트랜지스터(T1)는 구동 트랜지스터로 명명될 수 있다.
제2 트랜지스터(T2)는 제3 노드(N3)와 데이터선(Dj) 사이에 접속된다. 제2 트랜지스터(T2)의 게이트 전극은 제1 주사선(S1i)에 접속된다. 제2 트랜지스터(T2)는 제1 주사선(S1i)에 인가되는 제1 주사 신호에 대응하여 턴-온될 수 있다. 제2 트랜지스터(T2)가 턴-온되면, 데이터선(Dj)으로 인가되는 데이터 신호가 제3 노드(N3)로 공급될 수 있다.
제3 트랜지스터(T3)는 제1 노드(N1)와 제4 노드(N4) 사이에 접속된다. 제3 트랜지스터(T3)의 게이트 전극은 제3 주사선(S3i)에 접속된다. 제3 트랜지스터(T3)는 제3 주사선(S3i)에 인가되는 제3 주사 신호에 대응하여 턴-온 될 수 있다.
제4 트랜지스터(T4)는 제2 노드(N2)와 초기화 전압(Vint) 사이에 접속된다. 제4 트랜지스터(T4)의 게이트 전극은 제2 주사선(S2i)에 접속된다. 제4 트랜지스터(T4)는 제2 주사선(S2i)에 인가되는 제2 주사 신호에 대응하여 턴-온될 수 있다. 제4 트랜지스터(T4)가 턴-온되면 초기화 전압(Vint)이 제2 노드(N2), 즉 유기 발광 다이오드(OLED)의 애노드 전극에 공급될 수 있다.
본 발명의 다양한 실시 예에서, 초기화 전압(Vint)은 제2 구동 전원(ELVSS)보다 더 낮은 전압값을 가질 수 있다. 예를 들어, 초기화 전압(Vint)은 -3.5V일 수 있으나, 이로써 한정되지 않는다.
제5 트랜지스터(T5)는 기준 전압(Vref)과 제3 노드(N3) 사이에 접속된다. 제5 트랜지스터(T5)의 게이트 전극은 발광 제어선(Ei)에 접속된다. 제5 트랜지스터(T5)는 발광 제어선(Ei)으로 공급되는 발광 신호에 대응하여 턴-온될 수 있다. 제5 트랜지스터(T5)가 턴-온되면, 기준 전압(Vref)이 제3 노드(N3)에 공급될 수 있다. 기준 전압(Vref)이 제3 노드(N3)로 공급됨에 따라 제1 커패시터(C1)가 플로팅되는 경우에도 제3 노드(N3)의 전압이 안정적으로 유지될 수 있고, 결과적으로, 제2 커패시터(C2)와 연동하여 제1 트랜지스터(T1)의 게이트 전압(즉, 제1 노드(N1)의 전압)이 안정적으로 유지될 수 있다.
본 발명의 다양한 실시 예에서, 기준 전압(Vref)은 양의 전압값 또는 음의 전압값을 가질 수 있으며, 그 구체적인 값은 특별히 한정하지 않는다.
제6 트랜지스터(T6)는 제4 노드(N4)와 제2 노드(N2) 사이에 접속된다. 제6 트랜지스터(T6)의 게이트 전극은 발광 제어선(Ei)에 접속된다. 제6 트랜지스터(T6)는 발광 제어선(Ei)으로 공급되는 발광 신호에 대응하여 턴-온될 수 있다. 제6 트랜지스터(T6)가 턴-온되면 제4 노드(N4)와 제2 노드(N2)가 전기적으로 접속될 수 있다.
제1 커패시터(C1)는 제1 노드(N1)와 제3 노드(N3) 사이에 접속된다. 제1 커패시터(C1)는 제1 노드(N1)와 제3 노드(N3)의 전압 차이에 대응하는 전압을 저장할 수 있다. 다시 말해, 제1 커패시터(C1)는 제1 노드(N1)와 제3 노드(N3)의 전압을 제어할 수 있다. 본 발명의 다양한 실시 예에서, 제1 커패시터(C1)는 스토리지 커패시터로 명명될 수 있다.
제2 커패시터(C2)는 제1 노드(N1)와 제2 노드(N2) 사이에 접속된다. 제2 커패시터(C2)는 제1 노드(N1)와 제2 노드(N2)의 전압 차이에 대응하는 전압을 저장할 수 있다. 다시 말해, 제2 커패시터(C2)는 제1 노드(N1)와 제2 노드(N2)의 전압을 제어할 수 있다.
본 발명의 다양한 실시 예에서, 제2 커패시터(C2)는 유기 발광 다이오드(OLED)의 문턱 전압에 대응하여 제2 노드(N2)의 전압을 제어할 수 있고, 제1 커패시터(C1)와 연계하여 제어된 제2 노드(N2) 전압에 따라 제1 노드(N1)의 전압을 제어할 수 있다. 유기 발광 다이오드(OLED)의 문턱 전압은 유기 발광 다이오드(OLED)가 열화됨에 따라 증가할 수 있으며, 그에 따라 유기 발광 다이오드(OLED)가 동일한 휘도로 발광하기 위하여 요구되는 전류량이 증가할 수 있다. 본 발명의 다양한 실시 예에서는, 제2 커패시터(C2)는 후술되는 데이터 기입 기간 동안 유기 발광 다이오드(OLED)의 문턱 전압에 대응하여 양단(제1 노드(N1) 및 제2 노드(N2))의 전압을 제어하고, 발광 기간 동안 발광 다이오드(OLED)의 문턱 전압을 반영하여 제1 노드(N1)의 전압에 제어될 수 있게 한다. 그러면, 제1 트랜지스터(T1)의 게이트-소스 전압(Vgs)이 제어되어 유기 발광 다이오드(OLED)로 흐르는 전류량이 제어될 수 있다. 그에 따라, 본 발명에서는 유기 발광 다이오드(OLED)의 열화를 보상하고, 유기 발광 다이오드(OLED)가 원하는 휘도로 발광할 수 있게 한다.
유기 발광 다이오드(OLED)는 애노드 전극이 제2 노드(N2)에 접속되고, 캐소드 전극이 제2 구동 전원(ELVSS)에 접속될 수 있다. 제2 구동 전원(ELVSS)은 제1 구동 전원(ELVDD)보다 낮게 설정될 수 있다. 본 발명의 다양한 실시 예에서, 제2 구동 전원(ELVDD)은 -2.6V로 설정될 수 있으나, 이로써 한정되지 않는다.
유기 발광 다이오드(OLED)는 내부의 기생 커패시터(Coled, 이하 유기 커패시터라 한다.)를 포함할 수 있다. 제4 트랜지스터(T4)를 통하여 초기화 전압(Vint)이 유기 발광 다이오드(OLED)의 애노드 전극으로 공급되면, 유기 커패시터(Coled)가 방전되면서, 화소(PX)의 블랙 표현 능력을 향상시킬 수 있다.
상세히 설명하면, 유기 커패시터(Coled)는 이전 프레임 기간 동안 공급되는 전류에 대응하여 소정의 전압을 충전한다. 유기 커패시터(Coled)가 충전되면, 유기 발광 다이오드(OLED)는 낮은 전류에 의해서도 쉽게 발광될 수 있다.
한편, 현재 프레임 기간에 화소(PX)에 블랙 데이터 신호가 공급될 수 있다. 블랙 데이터 신호가 공급되는 경우 이상적으로는 유기 발광 다이오드(OLED)로 전류가 공급되지 않아야 한다. 하지만, 트랜지스터들로 형성된 화소(PX)에서, 블랙 데이터 신호가 공급되더라도 소정의 누설 전류가 유기 발광 다이오드(OLED)에 공급될 수 있다. 이때, 유기 커패시터(Coled)가 충전 상태라면 유기 발광 다이오드(OLED)는 미세하게 발광될 수 있고, 이에 따라 블랙 표현 능력이 저하된다.
반면에, 본 발명과 같이 초기화 전압(Vint)에 의하여 유기 커패시터(Coled)가 방전되면 누설 전류가 공급되더라도 유기 발광 다이오드(OLED)는 비발광 상태로 설정된다. 즉, 본 발명에서는 초기화 전압(Vint)을 이용하여 유기 커패시터(Coled)를 방전시키고, 이에 따라 블랙 표현 능력을 향상시킬 수 있다.
도 4에 도시된 실시 예에서, 화소(PX)는 산화물 반도체 박막 트랜지스터 및 LTPS(Low Temperature Poly-Silicon) 박막 트랜지스터를 포함한다.
산화물 반도체 박막 트랜지스터는 게이트 전극, 소스 전극 및 드레인 전극을 포함한다. 산화물 반도체 박막 트랜지스터는 산화물 반도체로 형성된 액티브층을 구비한다. 여기서, 산화물 반도체는 비정질 또는 결정질 산화물 반도체로 설정될 수 있다. 산화물 반도체 박막 트랜지스터는 N타입 트랜지스터로 구성될 수 있다. 산화물 반도체 박막 트랜지스터는 저온 공정이 가능하며, LTPS 박막 트랜지스터에 비하여 낮은 전하 이동도를 갖는다. 이와 같은 산화물 반도체 박막 트랜지스터는 오프 전류 특성이 우수하다.
LTPS 박막 트랜지스터는 게이트 전극, 소스 전극 및 드레인 전극을 포함한다. LTPS 박막 트랜지스터는 폴리 실리콘으로 형성된 액티브층을 구비한다. 이와 같은 LTPS 박막 트랜지스터는 P타입 박막 트랜지스터 또는 N타입 박막 트랜지스터로 구성될 수 있다. 본 발명의 실시 예에서는 LTPS 박막 트랜지스터가 P타입 트랜지스터로 구성되었다고 가정하기로 한다. LTPS 박막 트랜지스터는 높은 전자 이동도를 가지며, 이에 따라 빠른 구동 특성을 갖는다.
도 4의 실시 예에서, 제3 및 제4 트랜지스터(T3, T4)는 산화물 반도체 박막 트랜지스터로 구성되고, 제1, 제2, 제5 및 제6 트랜지스터(T1, T2, T5, T6)는 LTPS 박막 트랜지스터로 구성되는 실시 예가 도시된다. 그에 따라, 도 4의 실시 예에서, 제3 및 제4 트랜지스터(T3, T4)의 게이트 전극에 공급되는 제1 및 제2 주사 신호는 제1 극성을 갖고, 제6 트랜지스터(T6)에 공급되는 제3 주사 신호는 제2 극성을 갖는다.
본 발명의 다양한 실시 예에서, 제3 트랜지스터(T3)는 오프 전류 특성이 우수한 산화물 반도체 박막 트랜지스터, 즉 N타입 트랜지스터로 구성된다. 그에 따라, 제1 트랜지스터(T1)가 구동되어 제1 구동 전원(ELVDD)으로부터 제6 트랜지스터(T6)를 경유하여 유기 발광 다이오드(OLED)로 전류가 공급될 때, 제3 트랜지스터(T3)를 통해 누설 전류가 발생하는 것이 보다 효율적으로 방지될 수 있다.
그러나 본 발명의 기술적 사상은 이로써 한정되지 않고, 화소(PX)의 트랜지스터들은 다양하게 구성될 수 있으며, 화소(PX)로 공급되는 신호들은 그에 대응하여 변경될 수 있다.
도 5는 본 발명의 일 실시 예에 따른 표시 장치의 고주파 동작을 설명하기 위한 도면이고, 도 6은 본 발명의 일 실시 예에 따른 저주파 동작을 설명하기 위한 도면이다.
표시 장치가 고주파 구동 방법으로 구동되는 경우, 표시 장치는 제1 구동 모드에 있다고 표현할 수 있다. 또한, 표시 장치가 저주파 구동 방법으로 구동되는 경우, 표시 장치는 제2 구동 모드에 있다고 표현할 수 있다.
제1 구동 모드는 일반 구동 모드일 수 있다. 즉, 사용자가 표시 장치를 사용하는 경우, 20Hz 이상, 예를 들어 60Hz로 프레임들이 표시될 수 있다.
제2 구동 모드는 저전력 구동 모드일 수 있다. 예를 들어, 사용자가 표시 장치를 사용하지 않는 경우, 20Hz 미만, 예를 들어 1Hz로 프레임들이 표시될 수 있다. 예를 들어, 상용 모드 중 “always on 모드”에서 시간과 날짜만이 표시되는 경우가 제2 구동 모드에 해당할 수 있다.
제1 구동 모드에서, 1 주기는 복수의 프레임들을 포함할 수 있다. 1 주기는 임의로 정의한 기간으로써, 제2 구동 모드와 비교하기 위해 정의된 기간이다. 1 주기는 제1 및 제2 구동 모드에서 동일한 시간 간격을 의미할 수 있다.
제1 구동 모드에서, 각각의 프레임들은 데이터 기입 기간(WP) 및 발광 기간(EP)을 포함할 수 있다.
제2 구동 모드에서, 제1 주기 중 첫 번째 프레임은 데이터 기입 기간(WP) 및 발광 기간(EP)을 포함하고, 1 주기 중 나머지 프레임들은 발광 기간(EP)을 포함한다. 화소(PX)는 1 주기 동안 첫 번째 프레임의 데이터 기입 기간(WP) 동안 공급받은 데이터 전압에 기초하여, 1 주기 동안 동일한 영상을 표시할 수 있다.
도 4를 함께 참조하면, 제1 및 제2 구동 모드의 데이터 기입 기간(WP) 동안 제1 내지 제3 주사선들(S1i, S2i, S3i)로 제1 내지 제3 주사 신호가 공급되고 데이터선(Dj)으로 데이터 신호가 공급되고, 그에 응답하여 제1 내지 제3 노드(N1~N3), 제1 커패시터(C1) 및 제2 커패시터(C2)의 전압이 설정될 수 있다. 제1 및 제2 구동 모드의 발광 기간(EP) 동안에는, 발광 제어선(Ei)으로 발광 신호가 공급되고, 데이터 기입 기간(WP) 동안 설정된 제1 내지 제3 노드(N1~N3), 제1 커패시터(C1) 및 제2 커패시터(C2)의 전압에 기초하여 유기 발광 다이오드(OLED)가 발광할 수 있다.
도 7은 본 발명의 제1 실시 예에 따른 표시 장치의 구동 방법을 나타내는 타이밍도이고, 도 8 내지 도 12는 도 7에 도시된 타이밍도의 각 구간에서 본 발명의 일 실시 예에 따른 화소의 등가 회로를 나타낸다.
도 7 내지 도 12에서는, 도 5에 도시된 고주파 동작 및 도 6에 도시된 저주파 동작에 있어서, 데이터 기입 기간(WP)과 발광 기간(EP)을 포함하는 임의의 프레임에서의 동작이 도시된다. 이러한 임의의 프레임은 고주파 동작에서 1 주기를 구성하는 복수의 프레임들 중 어느 하나이거나, 저주파 동작에서 1 주기를 구성하는 복수의 프레임들 중 첫 번째 프레임일 수 있다.
또한, 도 7 내지 도 12에서는, 도 4에 도시된 것과 같이 i번째 수평 라인에 위치되며, j번째 데이터선(Dj)과 접속된 화소(PX)의 구동 방법을 대표적인 예로써 도시한다. 그에 따라, 도 7에서는 제1 내지 제3 주사선들(S1i, S2i, S3i)로 공급되는 주사 신호들, 발광 제어선(Ei)으로 공급되는 발광 신호 및 데이터선(Dj)으로 공급되는 데이터 신호의 일 예가 도시된다. 본 발명의 제1 실시 예에서, 제1 및 제2 주사선들(S1i, S2i)로는 제1 극성의 주사 신호가 공급되고, 제3 주사선(S3i)으로는 제2 극성의 주사 신호가 공급될 수 있다.
본 발명의 다양한 실시 예에서, 데이터 기입 기간(WP)은 제1 기간(P1), 제2 기간(P2), 제3 기간(P3) 및 제4 기간(P4)을 포함할 수 있다. 다양한 실시 예에서, 제1 기간(P1) 동안에는 데이터 신호에 대응하는 전압 및 유기 발광 다이오드(OLED)의 문턱 전압 보상을 위한 전압이 화소(PX)에 기입될 수 있다. 또한, 제3 기간(P3) 동안에는 유기 발광 다이오드(OLED)의 애노드 전압 초기화될 수 있다. 발광 기간(EP)에는 데이터 기입 기간(WP) 동안 기입된 데이터 전압 및 유기 발광 다이오드(OLED)의 문턱 전압 보상값에 기초하여 유기 발광 다이오드(OLED)가 발광할 수 있다.
이하에서, 데이터 기입 기간(WP) 및 발광 기간(EP)에서의 구체적인 구동 방법을 상세히 설명한다.
도 4, 도 7 및 도 8을 함께 참조하면, 제1 기간(P1) 동안, 제1 주사선(S1i)으로 로우 레벨의 제1 주사 신호가 공급되고, 제2 및 제3 주사선(S2i, S3i)으로 각각 하이 레벨의 제2 및 제3 주사 신호가 공급된다. 그러면, 제1 주사 신호 및 제3 주사 신호에 각각 응답하여 제2 트랜지스터(T2) 및 제3 트랜지스터(T3)가 턴-온되고, 제2 주사 신호에 응답하여 제4 트랜지스터(T4)는 턴-오프된다.
또한, 제1 기간(P1) 동안 발광 제어선(Ei)을 통해 하이 레벨의 발광 신호가 공급된다. 그러면, 발광 신호에 응답하여 제5 트랜지스터(T5) 및 제6 트랜지스터(T6)가 턴-오프된다.
상기한 바에 따라, 제1 기간(P1)에서의 화소(PX)는 도 8에 도시된 등가 회로로 표현될 수 있다. 제1 기간(P1) 동안, 제2 트랜지스터(T2)가 턴-온되므로, 데이터선(Dj)을 통해 현재 프레임에서의 데이터 신호(DATA)가 공급되고, 제3 노드(N3)는 데이터 신호(DATA)에 대응하는 전압(Vdata)으로 설정된다.
제1 기간(P1) 동안 제1 트랜지스터(T1)는 턴-온 상태를 유지하며 다이오드 결합되므로, 제1 구동 전원(ELVDD)으로부터 제4 노드(N4)로 전류가 인가된다. 그러면, 제1 노드(N1)는 제1 구동 전원(ELVDD)의 전압으로부터 제1 트랜지스터(T1)의 문턱 전압(Vth)만큼 하강한 전압으로 설정된다.
한편, 제2 노드(N2)는 제2 구동 전원(ELVSS)의 전압으로부터 유기 발광 다이오드(OLED)의 문턱 전압(Voled,th)만큼 상승된 전압으로 설정된다.
상술한 바에 따라 제1 기간(P1) 동안 제1 내지 제3 노드(N1~N3)의 전압(VN1, VN2, VN3)은 각각 하기의 수학식 1 내지 3과 같다.
Figure pat00001
Figure pat00002
Figure pat00003
다음으로, 도 4, 도 7 및 도 9를 함께 참조하면, 제2 기간(P2) 동안, 제1 및 제2 주사선(S1i, S2i)으로 하이 레벨의 주사 신호가 공급되고, 제3 주사선(S3i)으로 로우 레벨의 주사 신호가 공급된다. 그러면, 하이 레벨로 천이된 제1 주사 신호에 응답하여 제2 트랜지스터(T2)가 턴-오프되고, 로우 레벨로 천이된 제3 주사 신호에 응답하여 제3 트랜지스터(T3)가 턴-오프된다.
상기한 바에 따라, 제2 기간(P2)에서의 화소(PX)는 도 9에 도시된 등가 회로로 표현될 수 있다. 제2 기간(P2) 동안 제1 내지 제3 노드(N1~N3)의 전압은 제1 커패시터(C1) 및 제2 커패시터(C2)에 의해 제1 기간(P1)에서 설정된 전압으로 안정적으로 유지될 수 있다.
다음으로, 도 4, 도 7 및 도 10을 함께 참조하면, 제3 기간(P3) 동안, 제1 주사선(S1i)으로 하이 레벨의 제1 주사 신호가 공급되고, 제2 및 제3 주사선(S2i, S3i)으로 각각 로우 레벨의 제2 및 제3 주사 신호가 공급된다. 그러면, 로우 레벨로 천이된 제2 주사 신호에 응답하여 제4 트랜지스터(T4)가 턴-온된다.
상기한 바에 따라, 제3 기간(P3)에서의 화소(PX)는 도 10에 도시된 등가 회로로 표현될 수 있다. 제3 기간(P3) 동안, 제4 트랜지스터(T4)가 턴-온되므로, 초기화 전압(Vint)이 제2 노드(N2)에 공급된다. 그러면 제2 노드(N2)의 전압은 제2 커패시터(C2)에 의해 유지된 이전 기간의 전압으로부터 초기화 전압(Vint)으로 변화한다. 따라서, 제3 기간(P3) 동안 제2 노드(N2)의 전압(VN2) 및 제2 노드(N2)의 전압 변화량(ΔVN2)은 각각 하기의 수학식 4 및 5와 같다.
Figure pat00004
Figure pat00005
제2 노드(N2)의 전압이 변경됨에 따라, 제1 노드(N1) 및 제3 노드(N3)의 전압 또한 변경될 수 있다. 구체적으로, 제3 기간(P3) 동안 제1 트랜지스터(T1), 제1 커패시터(C1) 및 제2 커패시터(C2)는 플로팅 상태이므로, 제2 노드(N2)의 전압이 변경될 때, 제1 노드(N1) 및 제3 노드(N3)의 전압 또한 제1 커패시터(C1)에 의해 유지된 이전 기간의 전압으로부터 제2 노드(N2)의 전압 변화량만큼 변경될 수 있다. 따라서, 제2 기간(P2) 동안 제1 노드(N1) 및 제3 노드(N3)의 전압(VN1, VN3)은 각각 하기의 수학식 6 및 7과 같다.
Figure pat00006
Figure pat00007
한편, 제2 노드(N2)에 초기화 전압(Vint)이 인가되면, 유기 발광 다이오드(OLED)의 유기 커패시터(Coled)가 방전될 수 있다. 데이터 기입 기간(WP) 동안 유기 커패시터(Coled)를 방전시킴으로써, 이후의 발광 기간(EP)에서 화소(PX)의 블랙 표현 능력이 향상될 수 있다.
다음으로, 도 4, 도 7 및 도 11을 함께 참조하면, 제4 기간(P4) 동안, 제1 및 제2 주사선(S1i, S2i)으로 각각 하이 레벨의 제1 및 제2 주사 신호가 공급되고, 제3 주사선(S3i)으로 로우 레벨의 제3 주사 신호가 공급된다. 그러면, 하이 레벨로 천이된 제2 주사 신호에 응답하여 제4 트랜지스터(T4)가 턴-오프된다.
상기한 바에 따라, 제3 기간(P3)에서의 화소(PX)는 도 11에 도시된 등가 회로로 표현될 수 있다. 제4 기간(P4) 동안, 제1 내지 제3 노드(N1~N3)의 전압은 제1 커패시터(C1) 및 제2 커패시터(C2)에 의해 제3 기간(P3)에서 설정된 전압으로 안정적으로 유지될 수 있다.
다음으로, 도 4, 도 7 및 도 12를 함께 참조하면, 발광 기간(EP) 동안, 제1 및 제2 주사선(S1i, S2i)으로 각각 하이 레벨의 제1 및 제2 주사 신호가 공급되고, 제3 주사선(S3i)으로 로우 레벨의 제3 주사 신호가 공급된다. 그러면, 제1 내지 제3 주사 신호에 응답하여 제2 트랜지스터(T2), 제3 트랜지스터(T3) 및 제4 트랜지스터(T4)가 턴-오프된다.
또한, 발광 기간(EP) 동안 발광 제어선(Ei)을 통해 로우 레벨의 발광 신호가 공급된다. 그러면, 발광 신호에 응답하여 제5 트랜지스터(T5) 및 제6 트랜지스터(T6)가 턴-온된다.
발광 기간(EP)에서의 화소(PX)는 도 12에 도시된 등가 회로로 표현될 수 있다. 발광 기간(EP) 동안 제5 트랜지스터(T5)가 턴-온되므로, 기준 전압(Vref)이 제3 노드(N3)에 공급되고, 제3 노드(N3)의 전압은 기준 전압(Vref)으로 변화한다. 따라서, 발광 기간(EP) 동안 제3 노드(N3)의 전압(VN3) 및 제3 노드(N3)의 전압 변화량(ΔVN3)은 각각 하기의 수학식 8 및 9와 같다.
Figure pat00008
Figure pat00009
제3 노드(N3)의 전압이 변경됨에 따라, 제1 노드(N1) 및 제2 노드(N2)의 전압 또한 변경될 수 있다. 구체적으로, 발광 기간(EP) 동안 제1 커패시터(C1)와 제2 커패시터(C2)는 직렬로 연결되므로, 제3 노드(N3)의 전압 변화량은 제1 커패시터(C1)와 제2 커패시터(C2)에 분배되고, 제1 노드(N1)의 전압은 제1 커패시터(C1)에 분배되는 전압 변화량에 대응하여 변경될 수 있다. 따라서, 발광 기간(EP) 동안 제1 노드(N1)의 전압은 하기의 수학식 10과 같다.
Figure pat00010
여기서, Cst는 제1 커패시터(C1)의 정전용량이고, Cself는 제2 커패시터(C2)의 정전용량이다.
제1 노드(N1)에 상기와 같은 전압이 인가되면, 제1 트랜지스터(T1)에는 제1 구동 전원(ELVDD) 및 제1 노드(N1)의 전압의 차이, 즉 게이트-소스 전압(Vgs)에 대응하는 전류가 흐를 수 있다. 제1 트랜지스터(T1)를 흐르는 전류는, 턴-온 상태의 제6 트랜지스터(T6)를 경유하여 유기 발광 다이오드(OLED)로 공급된다. 그러면, 유기 발광 다이오드(OLED)는 공급된 전류량에 대응하는 휘도로 발광할 수 있다.
제1 노드(N1)의 전압(VN1)이 상기의 수학식 10과 같이 제어될 때, 유기 발광 다이오드(OLED)로 공급되는 전류(Ioled)는 하기의 수학식 11과 같다.
Figure pat00011
여기서, μP는 제1 트랜지스터(T1)의 캐리어 이동율이고, Cox는 제1 트랜지스터(T1)의 게이트 산화층 용량이며, W/L은 제1 트랜지스터(T1)의 폭과 길이의 비이다.
수학식 11을 참조하면, 발광 기간(EP) 동안 유기 발광 다이오드(OLED)로 공급되는 전류(Ioled)는 제1 구동 전원(ELVDD)에 의한 IP 드롭의 영향이 제거되고, 또한, 유기 발광 다이오드(OLED)의 문턱 전압(Voled,th)만큼 상승되는 것을 알 수 있다.
한편, 발광 기간(EP)동안 제3 트랜지스터(T3)는 턴-오프 상태를 유지한다. 본 발명의 다양한 실시 예에서, 제3 트랜지스터(T3)는 오프 전류 특성이 우수한 N타입 트랜지스터로 구성된다. 따라서, 발광 기간(EP) 동안 제1 구동 전원(ELVDD)으로부터 제1 트랜지스터(T1)를 경유하여 흐르는 구동 전류 중 일부가 제3 트랜지스터(T3)를 통해 누설되는 것이 방지될 수 있다.
이와 같이, 발광 기간(EP) 동안 구동 전류의 누설을 방지하면, 표시 장치(1)의 저주파 구동 모드, 예를 들어 "always on 모드"에서의 구동 특성이 향상될 수 있다. 또한, 구동 전류의 누설이 방지되면, 블랙 계조의 표현력이 향상되고, 색번짐이나 크로스토크가 개선될 수 있다.
한편, 도 7의 실시 예에서는, 데이터 기입 기간(WP)이 제1 내지 제4 기간(P1~P4)을 포함하는 것으로 도시되지만, 본 발명의 기술적 사상은 이로써 한정되지 않는다. 즉, 도 2 및 도 3을 참조하여 설명한 바와 같이, 주사 신호들을 생성하기 위한 클럭 신호들의 게이트 온 전압 기간이 게이트 오프 전압 기간과 동일하게 설정되는 실시 예에서, 데이터 기입 기간(WP)은 제2 기간(P2) 및 제4 기간(P4)을 포함하지 않을 수 있다.
도 13은 본 발명의 제2 실시 예에 따른 화소를 나타내는 회로도이고, 도 14는 본 발명의 제2 실시 예에 따른 표시 장치의 구동 방법을 나타내는 타이밍도이다.
도 13에서는 설명의 편의를 위해 i번째 수평 라인에 위치되며, j번째 데이터선(Dj)과 접속된 화소(PX_1)를 예로써 도시한다.
도 13을 참조하면, 본 발명의 제2 실시 예에 따른 화소(PX_1)는 제1 내지 제6 트랜지스터들(T1~T6), 제1 및 제2 커패시터들(C1, C2) 및 유기 발광 다이오드(OLED)를 포함한다. 본 발명의 제2 실시 예에 따른 화소(PX_1)는 제4 트랜지스터(T4_1)가 N타입 트랜지스터로 구성된다는 것을 제외하면, 도 4에 도시된 화소(PX)와 실질적으로 동일하다. 따라서, 도 13에서는 도 4에 도시된 것과 동일한 구성 요소에 대하여는 동일한 번호를 부여하고 그 상세한 설명은 생략한다.
본 발명의 제2 실시 예에서, 제4 트랜지스터(T4_1)는 제2 노드(N2)와 초기화 전압(Vint) 사이에 접속된다. 제4 트랜지스터(T4_1)의 게이트 전극은 제2 주사선(S2i_1)에 접속된다. 제4 트랜지스터(T4_1)는 제2 주사선(S2i_1)에 인가되는 제2 주사 신호에 대응하여 턴-온될 수 있다. 제4 트랜지스터(T4_1)가 턴-온되면 초기화 전압(Vint)이 제2 노드(N2), 즉 유기 발광 다이오드(OLED)의 애노드 전극에 공급될 수 있다.
이러한 실시 예에서, 제1 주사선(S1i)으로는 제1 극성의 주사 신호가 공급되고, 제2 및 제3 주사선들(S2i_1, S3i)로는 제2 극성의 주사 신호가 공급될 수 있다.
도 14는 도 5에 도시된 고주파 동작 및 도 6에 도시된 저주파 동작에 있어서, 데이터 기입 기간(WP)과 발광 기간(EP)을 포함하는 임의의 프레임에서의 동작이 도시된다. 이러한 임의의 프레임은 고주파 동작에서 1 주기를 구성하는 복수의 프레임들 중 어느 하나이거나, 저주파 동작에서 1 주기를 구성하는 복수의 프레임들 중 첫 번째 프레임일 수 있다.
또한, 도 14에서는, 도 13에 도시된 것과 같이 i번째 수평 라인에 위치되며, j번째 데이터선(Dj)과 접속된 화소(PX_1)의 구동 방법을 대표적인 예로써 도시한다. 그에 따라, 도 14에서는 i번째 제1 내지 제3 주사선(S1i, S2i_1, S3i)으로 공급되는 주사 신호들, 발광 제어선(Ei)으로 공급되는 발광 신호 및 데이터선(Dj)으로 공급되는 데이터 신호의 일 예가 도시된다.
도 14를 참조하면, 본 발명의 제2 실시 예에 따른 표시 장치의 구동 방법은 도 13의 화소 구조에 대응하여 제2 주사선(S2i_1)으로 공급되는 제2 주사 신호가 제2 극성 신호로 변형된 것을 제외하면, 도 7에 도시된 표시 장치의 구동 방법과 실질적으로 동일하므로, 그 상세한 설명은 생략한다.
도 15는 본 발명의 제3 실시 예에 따른 화소를 나타내는 회로도이고, 도 16은 본 발명의 제3 실시 예에 따른 표시 장치의 구동 방법을 나타내는 타이밍도이다.
도 15에서는 설명의 편의를 위해 i번째 수평 라인에 위치되며, j번째 데이터선(Dj)과 접속된 화소(PX_2)를 예로써 도시한다.
도 15를 참조하면, 본 발명의 제3 실시 예에 따른 화소(PX_2)는 제1 내지 제6 트랜지스터들(T1~T6), 제1 및 제2 커패시터들(C1, C2) 및 유기 발광 다이오드(OLED)를 포함한다. 본 발명의 제3 실시 예에 따른 화소(PX_2)는 제4 트랜지스터(T4_2)의 게이트 전극이 i+1번째 제3 주사선(S3i+1)에 접속되는 것을 제외하면, 도 13에 도시된 화소(PX_1)와 실질적으로 동일하다. 따라서, 도 15에서는 도 13에 도시된 것과 동일한 구성 요소에 대하여는 동일한 번호를 부여하고 그 상세한 설명은 생략한다.
본 발명의 제3 실시 예에서, 제4 트랜지스터(T4_2)는 제2 노드(N2)와 초기화 전압(Vint) 사이에 접속된다. 제4 트랜지스터(T4_2)의 게이트 전극은 i+1번째 제3 주사선(S3i+1)에 연결된다. 제4 트랜지스터(T4_2)는 i+1번째 제3 주사선(S3i+1)에 인가되는 제3 주사 신호에 대응하여 턴-온될 수 있다. 제4 트랜지스터(T4_2)가 턴-온되면 초기화 전압(Vint)이 제2 노드(N2), 즉 유기 발광 다이오드(OLED)의 애노드 전극에 공급될 수 있다.
이러한 실시 예에서, 제1 주사선(S1i)으로는 제1 극성의 주사 신호가 공급되고, 제3 주사선(S3i, S3i+1)으로는 제2 극성의 주사 신호가 공급될 수 있다.
도 16은 도 5에 도시된 고주파 동작 및 도 6에 도시된 저주파 동작에 있어서, 데이터 기입 기간(WP)과 발광 기간(EP)을 포함하는 임의의 프레임에서의 동작이 도시된다. 이러한 임의의 프레임은 고주파 동작에서 1 주기를 구성하는 복수의 프레임들 중 어느 하나이거나, 저주파 동작에서 1 주기를 구성하는 복수의 프레임들 중 첫 번째 프레임일 수 있다.
또한, 도 16에서는, 도 15에 도시된 것과 같이 i번째 수평 라인에 위치되며, j번째 데이터선(Dj)과 접속된 화소(PX_2)의 구동 방법을 대표적인 예로써 도시한다. 그에 따라, 도 16에서는 i번째 제1 및 제3 주사선(S1i, S3i)으로 공급되는 주사 신호들, i+1번째 제3 주사선(S3i+1)으로 공급되는 주사 신호, 발광 제어선(Ei)으로 공급되는 발광 신호 및 데이터선(Dj)으로 공급되는 데이터 신호의 일 예가 도시된다.
도 16을 참조하면, 본 발명의 제3 실시 예에 따른 표시 장치의 구동 방법은 도 15의 화소 구조에 대응하여 제4 트랜지스터(T4_2)의 게이트 전극으로 i+1번째 제3 주사선(S3i+1)을 통해 제3 주사 신호가 인가되는 것을 제외하면, 도 14에 도시된 표시 장치의 구동 방법과 실질적으로 동일하므로, 그 상세한 설명은 생략한다.
도 15 및 도 16에 도시된 바와 같이, 본 발명의 제3 실시 예에서, 화소(PX_2)는 제1 주사선(S1i) 및 제3 주사선(S3i)과 연결되며, 제1 주사 신호 및 제3 주사 신호를 이용하여 구동될 수 있다. 따라서, 본 발명의 제1 및 제2 실시 예와 비교하여, 주사 구동부(30)는 제2 주사 신호를 생성하기 위한 스테이지를 구비할 필요가 없으며, 표시부(50)에는 제2 주사선(S2i)이 배치될 필요가 없다. 결과적으로, 본 발명의 제3 실시 예에서, 주사 구동부(30) 및 표시부(50)의 크기가 감소될 수 있고, 표시 장치(1)의 구동이 보다 용이할 수 있다.
도 17은 본 발명의 제4 실시 예에 따른 화소를 나타내는 회로도이고, 도 18은 본 발명의 제4 실시 예에 따른 표시 장치의 구동 방법을 나타내는 타이밍도이다.
도 17에서는 설명의 편의를 위해 i번째 수평 라인에 위치되며, j번째 데이터선(Dj)과 접속된 화소(PX_3)를 예로써 도시한다.
도 17을 참조하면, 본 발명의 제4 실시 예에 따른 화소(PX_3)는 제1 내지 제6 트랜지스터들(T1~T6), 제1 및 제2 커패시터들(C1, C2) 및 유기 발광 다이오드(OLED)를 포함한다. 본 발명의 제4 실시 예에 따른 화소(PX_3)는 제2 트랜지스터(T2_1)가 N타입 트랜지스터로 구성된다는 것을 제외하면, 도 13에 도시된 화소(PX_1)와 실질적으로 동일하다. 따라서, 도 17에서는 도 13에 도시된 것과 동일한 구성 요소에 대하여는 동일한 번호를 부여하고 그 상세한 설명은 생략한다.
본 발명의 제4 실시 예에서, 제2 트랜지스터(T2_1)는 제3 노드(N3)와 데이터선(Dj) 사이에 접속된다. 제2 트랜지스터(T2_1)의 게이트 전극은 제3 주사선(S3i)에 접속된다. 제2 트랜지스터(T2_1)는 제3 주사선(S3i)에 인가되는 제3 주사 신호에 대응하여 턴-온될 수 있다. 제2 트랜지스터(T2_1)가 턴-온되면, 데이터선(Dj)으로 인가되는 데이터 신호가 제3 노드(N3)로 공급될 수 있다.
이러한 실시 예에서, 제1 주사선(S1i)으로는 제1 극성의 주사 신호가 공급되고, 제3 주사선(S3i)으로는 제2 극성의 주사 신호가 공급될 수 있다.
도 18은 도 5에 도시된 고주파 동작 및 도 6에 도시된 저주파 동작에 있어서, 데이터 기입 기간(WP)과 발광 기간(EP)을 포함하는 임의의 프레임에서의 동작이 도시된다. 이러한 임의의 프레임은 고주파 동작에서 1 주기를 구성하는 복수의 프레임들 중 어느 하나이거나, 저주파 동작에서 1 주기를 구성하는 복수의 프레임들 중 첫 번째 프레임일 수 있다.
또한, 도 18에서는, 도 17에 도시된 것과 같이 i번째 수평 라인에 위치되며, j번째 데이터선(Dj)과 접속된 화소(PX_3)의 구동 방법을 대표적인 예로써 도시한다. 그에 따라, 도 18에서는 i번째 제3 주사선(S3i)으로 공급되는 주사 신호들, 발광 제어선(Ei)으로 공급되는 발광 신호 및 데이터선(Dj)으로 공급되는 데이터 신호의 일 예가 도시된다.
도 18을 참조하면, 본 발명의 제4 실시 예에 따른 표시 장치의 구동 방법은 도 17의 화소 구조에 대응하여 제2 트랜지스터(T2_1)의 게이트 전극과 제3 트랜지스터(T3)의 게이트 전극으로 i번째 제3 주사선(S3i)을 통해 제3 주사 신호가 함께 공급된다는 점을 제외하면, 도 14에 도시된 표시 장치의 구동 방법과 실질적으로 동일하므로, 그 상세한 설명은 생략한다.
한편, 도 17에서는 제4 트랜지스터(T4_1)가 N타입 트랜지스터로 구성되는 실시 예가 도시되지만, 본 발명의 기술적 사상은 이로써 한정되지 않는다. 즉, 본 발명의 제4 실시 예에서, 제4 트랜지스터(T4_1)는 P타입 트랜지스터로 구성될 수 있고, 이 경우, 제2 주사선(S2i_1)으로 공급되는 제2 주사 신호는 도 7에 도시된 것처럼 제2 극성으로 설정될 수 있다.
또한, 도 17에서는 제4 트랜지스터(T4_1)의 게이트 전극에 i번째 제2 주사선(S2i_1)이 접속되는 실시 예가 도시되지만, 본 발명의 기술적 사상은 이로써 한정되지 않는다. 즉, 본 발명의 제4 실시 예에서, 제4 트랜지스터(T4_1)의 게이트 전극은 도 15에 도시된 것과 같이 i+1번째 제3 주사선(S3i+1)과 접속될 수 있다. 이러한 실시 예에서, 화소(PX_3)는 제3 주사선(S3i)과 연결되며, 실질적으로 제3 주사 신호만을 이용하여 구동될 수 있다. 따라서, 본 발명의 이러한 실시 예에서, 주사 구동부(30)는 제1 및 제2 주사 신호를 생성하기 위한 스테이지를 구비할 필요가 없으며, 표시부(50)에는 제1 및 제2 주사선(S1i, S2i)이 배치될 필요가 없다. 결과적으로, 본 발명의 제3 실시 예에서, 주사 구동부(30) 및 표시부(50)의 크기가 감소될 수 있고, 표시 장치(1)의 구동이 보다 용이할 수 있다.
도 19는 본 발명의 제5 실시 예에 따른 화소를 나타내는 회로도이고, 도 20은 본 발명의 제5 실시 예에 따른 표시 장치의 구동 방법을 나타내는 타이밍도이다.
도 19에서는 설명의 편의를 위해 i번째 수평 라인에 위치되며, j번째 데이터선(Dj)과 접속된 화소(PX_4)를 예로써 도시한다.
도 19를 참조하면, 본 발명의 제5 실시 예에 따른 화소(PX_4)는 제1 내지 제6 트랜지스터들(T1~T6), 제1 및 제2 커패시터들(C1, C2) 및 유기 발광 다이오드(OLED)를 포함한다. 본 발명의 제5 실시 예에 따른 화소(PX_4)는 제4 트랜지스터(T4_3)의 게이트 전극이 i+1번째 제1 주사선(S1i+1)에 접속되는 것을 제외하면, 도 4에 도시된 화소(PX)와 실질적으로 동일하다. 따라서, 도 19에서는 도 4에 도시된 것과 동일한 구성 요소에 대하여는 동일한 번호를 부여하고 그 상세한 설명은 생략한다.
본 발명의 제5 실시 예에서, 제4 트랜지스터(T4_3)는 제2 노드(N2)와 초기화 전압(Vint) 사이에 접속된다. 제4 트랜지스터(T4_3)의 게이트 전극은 i+1번째 제1 주사선(S1i+1)에 연결된다. 제4 트랜지스터(T4_3)는 i+1번째 제1 주사선(S1i+1)에 인가되는 제1 주사 신호에 대응하여 턴-온될 수 있다. 제4 트랜지스터(T4_3)가 턴-온되면 초기화 전압(Vint)이 제2 노드(N2), 즉 유기 발광 다이오드(OLED)의 애노드 전극에 공급될 수 있다.
이러한 실시 예에서, 제1 주사선(S1i, S1i+1)으로는 제1 극성의 주사 신호가 공급되고, 제3 주사선(S3i)으로는 제2 극성의 주사 신호가 공급될 수 있다.
도 20은 도 5에 도시된 고주파 동작 및 도 6에 도시된 저주파 동작에 있어서, 데이터 기입 기간(WP)과 발광 기간(EP)을 포함하는 임의의 프레임에서의 동작이 도시된다. 이러한 임의의 프레임은 고주파 동작에서 1 주기를 구성하는 복수의 프레임들 중 어느 하나이거나, 저주파 동작에서 1 주기를 구성하는 복수의 프레임들 중 첫 번째 프레임일 수 있다.
또한, 도 20에서는, 도 19에 도시된 것과 같이 i번째 수평 라인에 위치되며, j번째 데이터선(Dj)과 접속된 화소(PX_4)의 구동 방법을 대표적인 예로써 도시한다. 그에 따라, 도 20에서는 i번째 제1 및 제3 주사선(S1i, S3i)으로 공급되는 주사 신호들, i+1번째 제1 주사선(S1i+1)으로 공급되는 주사 신호, 발광 제어선(Ei)으로 공급되는 발광 신호 및 데이터선(Dj)으로 공급되는 데이터 신호의 일 예가 도시된다.
도 20을 참조하면, 본 발명의 제5 실시 예에 따른 표시 장치의 구동 방법은 도 19의 화소 구조에 대응하여 제4 트랜지스터(T4_3)의 게이트 전극으로 i+1번째 제1 주사선(S1i+1)을 통해 제1 주사 신호가 인가되는 것을 제외하면, 도 7에 도시된 표시 장치의 구동 방법과 실질적으로 동일하므로, 그 상세한 설명은 생략한다.
도 21은 본 발명의 제6 실시 예에 따른 화소를 나타내는 회로도이고, 도 22는 본 발명의 제6 실시 예에 따른 표시 장치의 구동 방법을 나타내는 타이밍도이다.
도 21에서는 설명의 편의를 위해 i번째 수평 라인에 위치되며, j번째 데이터선(Dj)과 접속된 화소(PX_5)를 예로써 도시한다.
도 21을 참조하면, 본 발명의 제6 실시 예에 따른 화소(PX_5)는 제1 내지 제4 트랜지스터들(T1~T4), 제1 및 제2 커패시터들(C1, C2) 및 유기 발광 다이오드(OLED)를 포함한다. 본 발명의 제6 실시 예에 따른 화소(PX_5)는 제5 트랜지스터(T5) 및 제6 트랜지스터(T6)가 생략된 것을 제외하면, 도 4에 도시된 화소(PX)와 실질적으로 동일하다.
다시 말해, 본 발명의 제6 실시 예에 따른 화소(PX_5)는 도 4에 도시된 화소(PX)에서 발광 신호가 항상 턴-오프 레벨을 유지하여, 제5 트랜지스터(T5)와 제6 트랜지스터(T6)가 턴-오프 상태를 유지하는 상태에 대응된다. 따라서, 도 21에 도시된 화소(PX_5)는, 도 7에 도시된 타이밍도 내에서 데이터 기입 기간(WP)에서와 동일하게 구동된다. 그에 따라, 도 21 및 도 22에 따른 화소(PX_5)는 데이터 기입 기간(WP) 동안 제1 내지 제3 노드들(N1~N3)의 전압을 설정하기 위한 동작을 수행하도록 구성된다.
본 발명이 속하는 기술분야의 통상의 지식을 가진 자는 본 발명이 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시 예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다. 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구의 범위에 의하여 나타내어지며, 특허청구의 범위의 의미 및 범위 그리고 그 균등 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
1: 표시 장치
10: 타이밍 제어부
20: 데이터 구동부
30: 주사 구동부
40: 발광 구동부
50: 표시부
PX: 화소

Claims (22)

  1. 제1 전원과 제4 노드 사이에 접속되고, 게이트 전극이 제1 노드에 접속되는 제1 트랜지스터;
    제3 노드와 데이터선 사이에 접속되고, i(i는 자연수)번째 제1 주사선으로 공급되는 주사 신호에 대응하여 턴-온되는 제2 트랜지스터;
    상기 제1 노드와 상기 제4 노드 사이에 접속되고, i번째 제3 주사선으로 공급되는 주사 신호에 대응하여 턴-온되는 제3 트랜지스터;
    제2 노드와 초기화 전압 사이에 접속되고, i번째 제2 주사선으로 공급되는 주사 신호에 대응하여 턴-온되는 제4 트랜지스터;
    상기 제3 노드와 상기 제1 노드 사이에 접속되는 제1 커패시터;
    상기 제1 노드와 상기 제2 노드 사이에 접속되는 제2 커패시터; 및
    상기 제2 노드와 제2 전원 사이에 접속되는 유기 발광 다이오드를 포함하되,
    상기 제3 트랜지스터는,
    N타입 트랜지스터인, 화소.
  2. 제1항에 있어서,
    상기 제2 트랜지스터 및 상기 제4 트랜지스터 중 적어도 하나는 상기 N타입 트랜지스터인, 화소.
  3. 제2항에 있어서,
    상기 제4 트랜지스터가 상기 N타입 트랜지스터이고, 상기 i번째 제2 주사선은 i+1번째 제3 주사선과 동일한 주사선인, 화소.
  4. 제2항에 있어서,
    상기 제2 트랜지스터가 상기 N타입 트랜지스터이고, 상기 i번째 제1 주사선은 상기 i번째 제3 주사선과 동일한 주사선인, 화소.
  5. 제4항에 있어서,
    상기 제4 트랜지스터가 상기 N타입 트랜지스터이고, 상기 i번째 제2 주사선은 i+1번째 제3 주사선과 동일한 주사선인, 화소.
  6. 제1항에 있어서,
    상기 i번째 제2 주사선은 i+1번째 제1 주사선과 동일한 주사선인, 화소.
  7. 제1항에 있어서,
    기준 전압과 상기 제3 노드 사이에 접속되고, 발광 제어선으로 공급되는 발광 신호에 대응하여 턴-온되는 제5 트랜지스터; 및
    상기 제4 노드와 상기 제2 노드 사이에 접속되고, 상기 발광 제어선으로 공급되는 상기 발광 신호에 대응하여 턴-온되는 제6 트랜지스터를 더 포함하는, 화소.
  8. 제1항에 있어서,
    상기 제2 트랜지스터 및 상기 제3 트랜지스터는 제1 기간 동안 턴-온되고, 상기 제4 트랜지스터는 상기 제1 기간 이후의 제2 기간 동안 턴-온되는, 화소.
  9. 제7항에 있어서,
    상기 제2 트랜지스터 및 상기 제3 트랜지스터는 제1 기간 동안 턴-온되고, 상기 제4 트랜지스터는 상기 제1 기간 이후의 제2 기간 동안 턴-온되며, 상기 제5 트랜지스터 및 상기 제6 트랜지스터는, 상기 제2 기간 이후의 발광 기간 동안 턴-온되는, 화소.
  10. 주사선들 및 데이터선들과 접속되는 화소들;
    상기 주사선들로 주사 신호를 공급하는 주사 구동부;
    상기 데이터선들로 데이터 신호를 공급하는 데이터 구동부를 포함하되,
    상기 화소들 중 i(i는 자연수)번째 수평 라인에 위치되는 적어도 하나의 화소는,
    제1 전원과 제4 노드 사이에 접속되고, 게이트 전극이 제1 노드에 접속되는 제1 트랜지스터;
    제3 노드와 데이터선 사이에 접속되고, i(i는 자연수)번째 제1 주사선으로 공급되는 주사 신호에 대응하여 턴-온되는 제2 트랜지스터;
    상기 제1 노드와 상기 제4 노드 사이에 접속되고, i번째 제3 주사선으로 공급되는 주사 신호에 대응하여 턴-온되는 제3 트랜지스터;
    제2 노드와 초기화 전압 사이에 접속되고, i번째 제2 주사선으로 공급되는 주사 신호에 대응하여 턴-온되는 제4 트랜지스터;
    상기 제3 노드와 상기 제1 노드 사이에 접속되는 제1 커패시터;
    상기 제1 노드와 상기 제2 노드 사이에 접속되는 제2 커패시터; 및
    상기 제2 노드와 제2 전원 사이에 접속되는 유기 발광 다이오드를 포함하되,
    상기 제3 트랜지스터는,
    N타입 트랜지스터인, 표시 장치.
  11. 제10항에 있어서, 상기 주사 구동부는,
    제1 극성 또는 상기 제1 극성과 반대되는 제2 극성 중 어느 하나의 주사 신호를 상기 제1 내지 제3 주사선들로 공급하는, 표시 장치.
  12. 제11항에 있어서,
    상기 제2 트랜지스터 및 상기 제4 트랜지스터 중 적어도 하나는 상기 N타입 트랜지스터인, 표시 장치.
  13. 제11항에 있어서,
    상기 제4 트랜지스터가 상기 N타입 트랜지스터이고, 상기 i번째 제2 주사선은 i+1번째 제3 주사선과 동일한 주사선인, 표시 장치.
  14. 제11항에 있어서,
    상기 제2 트랜지스터가 상기 N타입 트랜지스터이고, 상기 i번째 제1 주사선은 상기 i번째 제3 주사선과 동일한 주사선인, 표시 장치.
  15. 제14항에 있어서,
    상기 제4 트랜지스터가 상기 N타입 트랜지스터이고, 상기 i번째 제2 주사선은 i+1번째 제3 주사선과 동일한 주사선인, 표시 장치.
  16. 제11항에 있어서,
    상기 i번째 제2 주사선은 i+1번째 제1 주사선과 동일한 주사선인, 표시 장치.
  17. 제11항에 있어서,
    발광 제어선들로 발광 신호를 공급하는 발광 구동부를 더 포함하고,
    상기 적어도 하나의 화소는,
    기준 전압과 상기 제3 노드 사이에 접속되고, 상기 발광 제어선으로 공급되는 상기 발광 신호에 대응하여 턴-온되는 제5 트랜지스터; 및
    상기 제4 노드와 상기 제2 노드 사이에 접속되고, 상기 발광 제어선으로 공급되는 상기 발광 신호에 대응하여 턴-온되는 제6 트랜지스터를 더 포함하는, 표시 장치.
  18. 제11항에 있어서, 상기 주사 구동부는,
    제1 기간 동안 상기 제1 주사선 및 상기 제3 주사선으로 공급되는 주사 신호를 턴-온 레벨로 설정하고, 상기 제1 기간 이후의 제2 기간 동안 상기 제2 주사선으로 공급되는 주사 신호를 턴-온 레벨로 설정하는, 표시 장치.
  19. 제17항에 있어서, 상기 주사 구동부는,
    제1 기간 동안 상기 제1 주사선 및 상기 제3 주사선으로 공급되는 주사 신호를 턴-온 레벨로 설정하고, 상기 제1 기간 이후의 제2 기간 동안 상기 제2 주사선으로 공급되는 주사 신호를 턴-온 레벨로 설정하며, 상기 제2 기간 이후의 발광 기간 동안 상기 발광 신호를 턴-온 레벨로 설정하는, 표시 장치.
  20. 복수의 화소들을 포함하는 표시 장치의 구동 방법으로,
    상기 화소들 중 i(i는 자연수)번째 수평 라인에 위치되는 적어도 하나의 화소는,
    제1 전원과 제4 노드 사이에 접속되고, 게이트 전극이 제1 노드에 접속되는 제1 트랜지스터;
    제3 노드와 데이터선 사이에 접속되고, i(i는 자연수)번째 제1 주사선으로 공급되는 주사 신호에 대응하여 턴-온되는 제2 트랜지스터;
    상기 제1 노드와 상기 제4 노드 사이에 접속되고, i번째 제3 주사선으로 공급되는 주사 신호에 대응하여 턴-온되는 제3 트랜지스터;
    제2 노드와 초기화 전압 사이에 접속되고, i번째 제2 주사선으로 공급되는 주사 신호에 대응하여 턴-온되는 제4 트랜지스터;
    상기 제3 노드와 상기 제1 노드 사이에 접속되는 제1 커패시터;
    상기 제1 노드와 상기 제2 노드 사이에 접속되는 제2 커패시터; 및
    상기 제2 노드와 제2 전원 사이에 접속되는 유기 발광 다이오드를 포함하고,
    제1 기간 동안 상기 제2 트랜지스터 및 상기 제3 트랜지스터를 턴-온시키는 단계; 및
    상기 제1 기간 이후의 제2 기간 동안 상기 제4 트랜지스터를 턴-온 시키는 단계를 포함하는, 방법.
  21. 제20항에 있어서, 상기 제3 트랜지스터는,
    N타입 트랜지스터인, 방법.
  22. 제20항에 있어서, 상기 적어도 하나의 화소는,
    기준 전압과 상기 제3 노드 사이에 접속되고, 상기 발광 제어선으로 공급되는 상기 발광 신호에 대응하여 턴-온되는 제5 트랜지스터; 및
    상기 제4 노드와 상기 제2 노드 사이에 접속되고, 상기 발광 제어선으로 공급되는 상기 발광 신호에 대응하여 턴-온되는 제6 트랜지스터를 더 포함하고,
    상기 방법은,
    상기 제2 기간 이후의 발광 기간 동안 상기 제5 트랜지스터 및 상기 제6 트랜지스터를 턴-온시키는 단계를 더 포함하는, 방법.
KR1020190053918A 2019-05-08 2019-05-08 화소, 화소를 포함하는 표시 장치 및 그의 구동 방법 KR20200130546A (ko)

Priority Applications (7)

Application Number Priority Date Filing Date Title
KR1020190053918A KR20200130546A (ko) 2019-05-08 2019-05-08 화소, 화소를 포함하는 표시 장치 및 그의 구동 방법
JP2021565950A JP7270067B2 (ja) 2019-05-08 2019-11-08 画素、画素を含む表示装置、及び、その駆動方法
PCT/KR2019/015203 WO2020226246A1 (ko) 2019-05-08 2019-11-08 화소, 화소를 포함하는 표시 장치 및 그의 구동 방법
CN201980096193.6A CN113795878A (zh) 2019-05-08 2019-11-08 像素、包括像素的显示装置及用于显示装置的驱动方法
US17/609,122 US11922872B2 (en) 2019-05-08 2019-11-08 Pixels, display device comprising pixels, and driving method therefor
EP19928121.3A EP3968314A4 (en) 2019-05-08 2019-11-08 PIXELS, DISPLAY DEVICE WITH PIXELS AND DRIVE METHOD THEREOF
US18/518,607 US20240087531A1 (en) 2019-05-08 2023-11-24 Pixels, display device comprising pixels, and driving method therefor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190053918A KR20200130546A (ko) 2019-05-08 2019-05-08 화소, 화소를 포함하는 표시 장치 및 그의 구동 방법

Publications (1)

Publication Number Publication Date
KR20200130546A true KR20200130546A (ko) 2020-11-19

Family

ID=73050805

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190053918A KR20200130546A (ko) 2019-05-08 2019-05-08 화소, 화소를 포함하는 표시 장치 및 그의 구동 방법

Country Status (6)

Country Link
US (2) US11922872B2 (ko)
EP (1) EP3968314A4 (ko)
JP (1) JP7270067B2 (ko)
KR (1) KR20200130546A (ko)
CN (1) CN113795878A (ko)
WO (1) WO2020226246A1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2022101501A (ja) * 2020-12-24 2022-07-06 エルジー ディスプレイ カンパニー リミテッド 表示装置
US11587502B2 (en) 2019-05-16 2023-02-21 Samsung Display Co., Ltd. Pixel and method for driving pixel

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210050050A (ko) * 2019-10-25 2021-05-07 삼성디스플레이 주식회사 화소 및 이를 포함하는 표시 장치

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005099715A (ja) 2003-08-29 2005-04-14 Seiko Epson Corp 電子回路の駆動方法、電子回路、電子装置、電気光学装置、電子機器および電子装置の駆動方法
US7173590B2 (en) 2004-06-02 2007-02-06 Sony Corporation Pixel circuit, active matrix apparatus and display apparatus
JP4103851B2 (ja) 2004-06-02 2008-06-18 ソニー株式会社 画素回路及、アクティブマトリクス装置及び表示装置
JP4831393B2 (ja) 2004-07-23 2011-12-07 ソニー株式会社 画素回路及び画像表示装置とこれらの駆動方法
TW200620207A (en) 2004-07-05 2006-06-16 Sony Corp Pixel circuit, display device, driving method of pixel circuit, and driving method of display device
JP2008191450A (ja) * 2007-02-06 2008-08-21 Seiko Epson Corp 画素回路、画素回路の駆動方法、電気光学装置および電子機器
KR100873078B1 (ko) * 2007-04-10 2008-12-09 삼성모바일디스플레이주식회사 화소 및 이를 이용한 유기전계발광 표시장치 및 그의구동방법
KR101058115B1 (ko) * 2009-11-16 2011-08-24 삼성모바일디스플레이주식회사 화소 회로, 유기 전계 발광 표시 장치
KR101859474B1 (ko) 2011-09-05 2018-05-23 엘지디스플레이 주식회사 유기 발광 다이오드 표시 장치의 화소 회로
KR20140052454A (ko) * 2012-10-24 2014-05-07 삼성디스플레이 주식회사 주사 구동 장치 및 이를 포함하는 표시 장치
KR101992405B1 (ko) * 2012-12-13 2019-06-25 삼성디스플레이 주식회사 화소 및 이를 이용한 유기전계발광 표시장치
KR102117889B1 (ko) 2013-12-11 2020-06-02 엘지디스플레이 주식회사 표시 장치의 화소 회로 및 이를 포함하는 유기 발광 표시 장치 및 그의 구동 방법
KR102303216B1 (ko) * 2015-06-16 2021-09-17 삼성디스플레이 주식회사 화소 및 이를 이용한 유기전계발광 표시장치
KR102397982B1 (ko) 2015-07-06 2022-05-16 삼성디스플레이 주식회사 화소 및 이를 포함하는 유기발광 표시장치
KR102457757B1 (ko) 2015-10-28 2022-10-24 삼성디스플레이 주식회사 화소 회로 및 이를 포함하는 유기 발광 표시 장치
KR102616580B1 (ko) 2015-11-23 2023-12-22 삼성디스플레이 주식회사 유기발광 디스플레이 장치 및 그 제조방법
KR102561294B1 (ko) * 2016-07-01 2023-08-01 삼성디스플레이 주식회사 화소 및 스테이지 회로와 이를 가지는 유기전계발광 표시장치
CN106023889B (zh) 2016-07-20 2018-09-21 上海天马有机发光显示技术有限公司 一种像素电路及其驱动方法、显示面板及显示装置
KR102607897B1 (ko) * 2016-11-18 2023-11-29 삼성디스플레이 주식회사 유기 발광 표시 장치
KR20180098442A (ko) 2017-02-24 2018-09-04 삼성디스플레이 주식회사 화소 및 이를 가지는 유기전계발광 표시장치
KR102515027B1 (ko) 2017-04-12 2023-03-29 엘지디스플레이 주식회사 표시패널과 이를 이용한 전계 발광 표시장치
CN107274825B (zh) 2017-08-18 2020-11-24 上海天马微电子有限公司 显示面板、显示装置、像素驱动电路及其控制方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11587502B2 (en) 2019-05-16 2023-02-21 Samsung Display Co., Ltd. Pixel and method for driving pixel
JP2022101501A (ja) * 2020-12-24 2022-07-06 エルジー ディスプレイ カンパニー リミテッド 表示装置
US11557256B2 (en) 2020-12-24 2023-01-17 Lg Display Co., Ltd. Display apparatus
US11862107B2 (en) 2020-12-24 2024-01-02 Lg Display Co., Ltd. Display apparatus

Also Published As

Publication number Publication date
US11922872B2 (en) 2024-03-05
WO2020226246A1 (ko) 2020-11-12
JP2022532536A (ja) 2022-07-15
US20240087531A1 (en) 2024-03-14
CN113795878A (zh) 2021-12-14
JP7270067B2 (ja) 2023-05-09
EP3968314A1 (en) 2022-03-16
EP3968314A4 (en) 2023-01-18
US20220230586A1 (en) 2022-07-21

Similar Documents

Publication Publication Date Title
US11783781B2 (en) Organic light emitting display device
US11830438B2 (en) Display device
US11688342B2 (en) Pixel and organic light emitting display device having the pixel
CN108091302B (zh) 显示装置
US11114033B2 (en) Pixel and display device including the same
CN111095392B (zh) 显示装置及其驱动方法
US11205380B2 (en) Pixel that compensates for a threshold voltage of a driving transistor using a power source voltage and display device having the same
KR20180114981A (ko) 유기전계발광 표시장치
US11263976B2 (en) Display device and method of driving the same
KR20150027351A (ko) 유기 발광 표시 장치
KR20210148475A (ko) 표시 장치
CN113053281A (zh) 像素驱动电路以及包括像素驱动电路的电致发光显示装置
KR20090069939A (ko) 표시 장치 및 그 구동 방법
KR102651754B1 (ko) 표시 장치 및 그의 구동 방법
US20240087531A1 (en) Pixels, display device comprising pixels, and driving method therefor
KR20180003387A (ko) 유기발광 표시장치 및 그의 구동 방법
KR20220093905A (ko) 표시장치
EP4160587A2 (en) Pixel and display device including the same
US20240046884A1 (en) Gate driving circuit and electroluminescent display device using the same
US11211003B2 (en) Display device having at least two emission enable periods per image frame and method of driving the same
KR102498990B1 (ko) 표시 장치
KR20180036449A (ko) 유기발광 표시장치
WO2020093633A1 (en) Pixel-driving circuit and driving method, a display panel and apparatus
KR20190135786A (ko) 표시 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal