JP7261196B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP7261196B2
JP7261196B2 JP2020068619A JP2020068619A JP7261196B2 JP 7261196 B2 JP7261196 B2 JP 7261196B2 JP 2020068619 A JP2020068619 A JP 2020068619A JP 2020068619 A JP2020068619 A JP 2020068619A JP 7261196 B2 JP7261196 B2 JP 7261196B2
Authority
JP
Japan
Prior art keywords
region
crystal
crystal region
crystalline
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020068619A
Other languages
English (en)
Other versions
JP2021166232A (ja
JP2021166232A5 (ja
Inventor
純平 田島
年輝 彦坂
真也 布上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2020068619A priority Critical patent/JP7261196B2/ja
Priority to US17/141,269 priority patent/US11538909B2/en
Publication of JP2021166232A publication Critical patent/JP2021166232A/ja
Publication of JP2021166232A5 publication Critical patent/JP2021166232A5/ja
Priority to US17/984,797 priority patent/US11699724B2/en
Application granted granted Critical
Publication of JP7261196B2 publication Critical patent/JP7261196B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Thin Film Transistor (AREA)

Description

本発明の実施形態は、半導体装置に関する。
例えば、トランジスタなどの半導体装置において、特性の向上が望まれる。
特開２００７－５７６４号公報
本発明の実施形態は、特性を向上できる半導体装置を提供する。
本発明の実施形態によれば、半導体装置は、第１結晶領域と、第２結晶領域と、第３結晶領域と、第４結晶領域と、を含む。前記第１結晶領域は、Ａｌｘ１Ｇａ１－ｘ１Ｎ（０≦ｘ１＜１）を含みマグネシウムを含む。前記第２結晶領域は、Ａｌｘ２Ｇａ１－ｘ２Ｎ（０＜ｘ２≦１）を含む。前記第３結晶領域は、前記第１結晶領域と前記第２結晶領域との間に設けられ、Ａｌｘ３Ｇａ１－ｘ３Ｎ（０≦ｘ３≦１、ｘ３＜ｘ２）を含み、酸素を含む。前記第４結晶領域は、前記第３結晶領域と前記第２結晶領域との間に設けられ、Ａｌｘ４Ｇａ１－ｘ４Ｎ（０≦ｘ４＜１、ｘ４＜ｘ２）を含む半導体装置。
図１は、第１実施形態に係る半導体装置を例示する模式的断面図である。 図２は、第１実施形態に係る半導体装置を例示するグラフ図である。 図３（ａ）及び図３（ｂ）は、半導体装置の特性を例示するグラフ図である。 図４は、半導体装置の特性を例示するグラフ図である。 図５は、半導体装置の特性を例示するグラフ図である。 図６は、第１実施形態に係る半導体装置を例示する模式的断面図である。 図７は、第２実施形態に係る半導体装置を例示する模式的断面図である。 図８は、第２実施形態に係る半導体装置を例示する模式的断面図である。 図９は、第２実施形態に係る半導体装置を例示する模式的断面図である。
以下に、本発明の各実施の形態について図面を参照しつつ説明する。
図面は模式的または概念的なものであり、各部分の厚さと幅との関係、部分間の大きさの比率などは、必ずしも現実のものと同一とは限らない。同じ部分を表す場合であっても、図面により互いの寸法や比率が異なって表される場合もある。
本願明細書と各図において、既出の図に関して前述したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。
（第１実施形態）
図１は、第１実施形態に係る半導体装置を例示する模式的断面図である。
図１に示すように、実施形態に係る半導体装置１１０は、第１結晶領域１１、第２結晶領域１２、第３結晶領域１３及び第４結晶領域１４を含む。
第１結晶領域１１は、Ａｌｘ１Ｇａ１－ｘ１Ｎ（０≦ｘ１＜１）を含み、マグネシウム（Ｍｇ）を含む。組成比ｘ１は、例えば、０以上０．５以下である。１つの例において、組成比ｘ１は、例えば、０以上０．２未満である。第１結晶領域１１は、例えば、ＧａＮ層である。
第２結晶領域１２は、Ａｌｘ２Ｇａ１－ｘ２Ｎ（０＜ｘ２≦１）を含む。組成比ｘ２は、例えば、０．１以上０．５以下である。１つの例において、組成比ｘ２は、例えば、０．２以上０．５以下である。例えば、組成比ｘ２は、組成比ｘ１よりも高い。別の例において、組成比ｘ２は、例えば０．１以上０．２以下である。第２結晶領域１２は、例えば、ＡｌＧａＮ層である。
第３結晶領域１３は、第１結晶領域１１と第２結晶領域１２との間に設けられる。第３結晶領域１３は、Ａｌｘ３Ｇａ１－ｘ３Ｎ（０≦ｘ３≦１、ｘ３＜ｘ２）を含み、酸素を含む。組成比ｘ３は、例えば、０以上０．５以下である。１つの例において、組成比ｘ３は、例えば、０以上０．２未満である。別の例において、組成比ｘ３は、例えば、０以上０．１未満である。第３結晶領域１３は、例えば、酸素を含むＧａＮ層である。第３結晶領域１３は、酸素を含みつつ、窒化物半導体の結晶構造を維持している。第３結晶領域１３の１つの例において、酸素は、結晶構造の格子点にあっても良い。第３結晶領域１３の別の例において、酸素は、結晶構造の格子点とは異なる位置にあっても良い。第３結晶領域１３における酸素の濃度（例えば、ピーク濃度）は、例えば、２×１０１７ｃｍ－３以上１×１０２０ｃｍ－３以下である。
第４結晶領域１４は、第３結晶領域１３と第２結晶領域１２との間に設けられる。第４結晶領域１４は、Ａｌｘ４Ｇａ１－ｘ４Ｎ（０≦ｘ４＜１、ｘ４＜ｘ２）を含む。第４結晶領域１４は、例えば、ＧａＮ層である。１つの例において、組成比ｘ４は、例えば、０以上０．２未満である。別の例において、組成比ｘ４は、例えば、０以上０．１未満である。
図１に示すように、半導体装置１１０は、基板１０ｓ及び第６結晶領域１６を含んでも良い。例えば、第６結晶領域１６は、Ａｌを含む窒化物半導体を含む。第６結晶領域１６は、例えば、バッファ層である。第６結晶領域１６は、基板１０ｓと第１結晶領域１１との間にある。例えば、基板１０ｓの上に第６結晶領域１６が設けられる。第６結晶領域１６の上に第１結晶領域１１が設けられる。第１結晶領域１１の上に第３結晶領域１３が設けられる。第３結晶領域１３の上に第４結晶領域１４が設けられる。第４結晶領域１４の上に第２結晶領域１２が設けられる。
第１結晶領域１１から第４結晶領域１４への方向をＺ軸方向とする。Ｚ軸方向に対して垂直な１つの方向をＸ軸方向である。Ｚ軸方向及びＸ軸方向に対して垂直な方向をＹ軸方向とする。Ｚ軸方向は、第１～第４結晶領域１１～１４の積層方向に対応する。第１～第４結晶領域１１～１４は、Ｘ－Ｙ平面に沿って広がる。
後述するように、１つの例において、半導体装置１１０は、例えば、トランジスタの少なくとも一部である。例えば、第４結晶領域１４の第２結晶領域１２との間の界面の近傍にキャリア層（例えば２次元電子ガス）が形成される。半導体装置１１０において、Ｍｇを含む第１結晶領域１１が設けられることで、しきい値電圧を高くできる。第３結晶領域１３が設けられることで、例えば、第４結晶領域１４におけるＭｇの濃度を低くすることができることが分かった。第４結晶領域１４におけるＭｇの濃度が低いことにより、例えば高い移動度を維持できる。例えば、低いオン抵抗が得られる。例えば、高いしきい値と、低いオン抵抗と、が得られる。実施形態によれば、特性を向上できる半導体装置を提供できる。
例えば、基板１０ｓの上に、第６結晶領域１６、第１結晶領域１１及び第３結晶領域１３がこの順で結晶成長される。第３結晶領域１３の上に、第４結晶領域１４及び第２結晶領域１２がこの順で結晶成長される。第３結晶領域１３は、第１結晶領域１１に含まれるＭｇの、第４結晶領域１４に向けての移動を抑制すると考えられる。
実施形態において、例えば、第４結晶領域１４はＭｇを含まない。または、第４結晶領域１４におけるＭｇの第４濃度は、第１結晶領域１１におけるＭｇの第１濃度よりも低い。例えば、第４濃度は、第１濃度の１／５以下である。
以下、半導体装置１１０におけるＭｇなどの濃度のプロファイルの例について説明する。
図２は、第１実施形態に係る半導体装置を例示するグラフ図である。
図２の横軸は、Ｚ軸方向に沿った位置ｐＺである。図２の縦軸は、Ｍｇ濃度の対数ＣＭｇである。図２には、第１結晶領域１１におけるＭｇの第１濃度の対数ＣＭｇ１、第２結晶領域１２におけるＭｇの第２濃度の対数ＣＭｇ２、第３結晶領域１３におけるＭｇの第３濃度の対数ＣＭｇ３、及び、第４結晶領域１４におけるＭｇの第４濃度の対数ＣＭｇ４が示されている。
図２に示すように、第４結晶領域１４におけるＭｇの第４濃度（対数ＣＭｇ４）は、第１結晶領域１１におけるＭｇの第１濃度（対数ＣＭｇ１）よりも低い。第３結晶領域１３におけるＭｇの第３濃度（対数ＣＭｇ３）は、第１結晶領域１１から第４結晶領域１４への第１向き（＋Ｚ向き）に沿って低下する。第１向きに沿った位置ｐＺの変化に対する第３濃度の対数ＣＭｇ３の第３変化率は、第１向きに沿った位置ｐＺの変化に対する第４濃度の対数ＣＭｇ４の第４変化率よりも高い。第３結晶領域１３において、Ｍｇの濃度が急激に低下する。
実施形態において、Ｍｇの濃度が急激に変化する第３結晶領域１３と、Ｍｇ濃度の変化率が小さい（または変化しない）第４結晶領域１４と、が設けられる。例えば、第４結晶領域１４の、第２結晶領域１２の近傍に２次元電子ガスが形成される。第４結晶領域１４におけるＭｇの濃度が高い場合、Ｍｇにより、電子の移動が妨げられる。第４結晶領域１４におけるＭｇの濃度が低いことで、電子の移動がＭｇにより妨げられることが抑制される。第４結晶領域１４におけるＭｇの濃度が低いことで、高い電子移動度が得やすくなる。
第１結晶領域１１におけるＭｇの濃度を高くすることで、しきい値電圧を効果的に高くできる。第３結晶領域１３は、Ｍｇの濃度が急激に低下する領域である。
第３結晶領域１３において、例えば、Ｍｇと酸素との間の強固な結合により、Ｍｇの移動が抑制されると考えられる。例えば、第３結晶領域１３の成長において、第１結晶領域１１に含まれる酸素が、第３結晶領域１３の表面のＧａと置換することで、Ｍｇが上方に拡散すると考えられる。このとき、第３結晶領域１３に酸素が含まれることで、酸素とＭｇとが結合する。これにより、Ｍｇが上方に拡散することが抑制されると、考えられる。
図２に示すように、第２結晶領域１２におけるＭｇの第２濃度（対数ＣＭｇ２）は、第１濃度（対数ＣＭｇ１）よりも低い。例えば、第２濃度（対数ＣＭｇ２）は、第４濃度（対数ＣＭｇ４）よりも低い。
図３（ａ）、図３（ｂ）、及び、図４は、半導体装置の特性を例示するグラフ図である。
これらの図は、実施形態に係る試料におけるＳＩＭＳ（Secondary Ion Mass Spectrometry）分析結果を例示している。この試料においては、基板１０ｓの上に、第６結晶領域１６、及び、第１結晶領域１１となる第１層が、この順で結晶成長される。この後に、第１結晶領域１１となる第１層の上に、酸素を含む第２層が形成され、この後、第２層が除去される。この例では、第２層は、酸素に加えてＳｉを含む。第２層に含まれる酸素及びシリコンの少なくとも一部が第１層中に導入される。第１層のうちで、酸素（及びシリコン）が導入された領域が、第３結晶領域１３となる。第１層のうちで、酸素（及びシリコン）が実質的に導入されない領域が、第１結晶領域１１となる。このような方法により、酸素（及びシリコン）を安定して含む第３結晶領域１３が安定して形成できる。第３結晶領域１３の上に、第４結晶領域１４及び第２結晶領域１２を形成することで、試料が作製される。
図３（ａ）には、試料における、Ｍｇの濃度ＣＭｇ０と、酸素の濃度ＣＯ０と、が示されている。図３（ｂ）には、Ｍｇの濃度ＣＭｇ０と、シリコン（Ｓｉ）の濃度ＣＳｉ０と、が示されている。横軸は、Ｚ軸方向における位置ｐＺである。縦軸は、濃度Ｃ１である。
図３（ａ）及び図３（ｂ）に示すように、Ｍｇの濃度ＣＭｇ０は、第３結晶領域１３においてステップ状に低下する。第４結晶領域１４において、Ｍｇの濃度ＣＭｇ０は低い。図３（ａ）に示すように、第３結晶領域１３において、酸素の濃度ＣＯ０が局所的に高い。局所的に高いＭｇの濃度を有する第３結晶領域１３が設けられることで、第３結晶領域１３において、Ｍｇの濃度ＣＭｇ０がステップ状に低下する。
図３（ｂ）に示すように、第３結晶領域１３において、Ｓｉの濃度ＣＳｉ０が局所的に高くても良い。例えば、酸素は、窒化物半導体においてドナーとして機能する場合がある。局所的に高いＳｉの濃度を有する第３結晶領域１３が設けられることで、第３結晶領域１３に含まれる酸素は、不活性化される。例えば、第３結晶領域１３において、シリコンと酸素との結合が存在する。これにより、第３結晶領域１３における酸素の悪影響が抑制できる。
このように、第３結晶領域１３は、シリコンを含んでも良い。第１結晶領域１１は、シリコンを含まない。または、第１結晶領域１１におけるシリコンの濃度は、第３結晶領域１３におけるシリコンの濃度よりも低い。例えば、第４結晶領域１４は、シリコンを含まない。または、第４結晶領域１４におけるシリコンの濃度は、第３結晶領域１３におけるシリコンの濃度よりも低い。
例えば、第３結晶領域１３におけるシリコンの濃度（例えばピーク濃度）は、２×１０１７ｃｍ－３以上５×１０１９ｃｍ－３以下である。
図４には、試料における、Ｍｇの濃度ＣＭｇ０と、炭素の濃度ＣＣ０と、が示されている。横軸は、Ｚ軸方向における位置ｐＺである。縦軸は、濃度Ｃ１である。図４に示すように、第３結晶領域１３において、炭素の濃度ＣＣ０が局所的に高い。この炭素は、原料ガスである有機金属等に由来すると考えられる。例えば、炭素は、残留ドナーを補償する機能がある。残留ドナーを補償することで酸素やシリコンの悪影響を抑制することができる。
このように、第３結晶領域１３は、炭素を含んでも良い。第１結晶領域１１は、炭素を含まない。または、第１結晶領域１１における炭素の濃度は、第３結晶領域１３における炭素の濃度よりも低い。例えば、第４結晶領域１４は、炭素を含まない。または、第４結晶領域１４における炭素の濃度は、第３結晶領域１３における炭素の濃度よりも低い。
例えば、第３結晶領域１３における炭素の濃度（例えばピーク濃度）は、１×１０１７ｃｍ－３以上１×１０２０ｃｍ－３以下である。
実施形態において、例えば、第３結晶領域１３の結晶の少なくとも一部は、第１結晶領域１１の結晶と連続している。例えば、第３結晶領域１３は、第４結晶領域１４の上に設けられたエピタキシャル成長層である。例えば、第３結晶領域１３の結晶の少なくとも一部は、第４結晶領域１４の結晶と連続している。例えば、第４結晶領域１４は、第３結晶領域１３の上に設けられたエピタキシャル成長層である。結晶が連続した結晶領域が設けられることで、例えば、高い結晶品質が得られる。例えば、高い移動度が得られる。
以下、半導体装置１１０（例えばトランジスタ）の特性の例について説明する。
図５は、半導体装置の特性を例示するグラフ図である。
図５には、実施形態に係る半導体装置１１０の特性の測定結果に加えて、参考例の半導体装置１１９の特性の測定結果が示されている。半導体装置１１９においては、第３結晶領域１３が設けられていない。半導体装置１１９においては、第１結晶領域１１と第４結晶領域１４とが接する。半導体装置１１９のこれ以外の構成は、半導体装置１１０の構成と同様である。半導体装置１１９は、第１結晶領域１１となる第１層の形成の後に、第４結晶領域１４及び第２結晶領域１２が連続的に形成される。半導体装置１１９において、第２結晶領域１２におけるＭｇの濃度は、約２×１０１８ｃｍ－３以上約６×１０１８ｃｍ－３以下であり、第４結晶領域１４におけるＭｇの濃度は、約１×１０１８ｃｍ－３以上約５×１０１８ｃｍ－３以下である。半導体装置１１０及び１１９は、トランジスタである。
図５の横軸は、キャリア密度ＣＤである。縦軸は、キャリア移動度μである。図５に示すように、同じキャリア密度ＣＤで比較したときに、半導体装置１１０においては、半導体装置１１９よりも高い移動度が得られる。これは、半導体装置１１０においては、第２結晶領域１２及び第４結晶領域１４においてＭｇの濃度が低いことに起因していると考えられる。実施形態によれば、高い移動度μが得られる。これにより、低いオン抵抗が得られる。
このように、実施形態によれば、Ｍｇを含む第１結晶領域１１が設けられることにより、高いしきい値が得られる。第３結晶領域１３が設けられることにより、第２結晶領域１２及び第４結晶領域１４におけるＭｇ濃度を低くできる。例えば、低いオン抵抗が得られる。
実施形態において、第３結晶領域１３の厚さｔ３（図１参照）は、例えば、２ｎｍ以上２０ｎｍ以下であることが好ましい。第３結晶領域１３は、例えば、酸素（及びシリコン）のデルタドープ層である。厚さｔ３は、２ｎｍ以上１０ｎｍ以下でも良い。厚さｔ３が２ｎｍ以上であることで、例えば、Ｍｇの拡散（または移動）を抑制しやすい。厚さｔ３が２０ｎｍ以下であることで、例えば、高いしきい値電圧を得やすい。厚さｔ３が１０ｎｍ以下であることで、例えば、さらに高いしきい値電圧を得やすい。
第４結晶領域１４の厚さｔ４（図１参照）は、例えば、１０ｎｍ以上２００ｎｍ以下であることが好ましい。厚さｔ４が１０ｎｍ以上であることで、例えば、しきい値電圧を安定して制御し易い。厚さｔ４が１００ｎｍ以下であることで、例えば、高いしきい値電圧を得やすい。
第１結晶領域１１の厚さｔ１（図１参照）は、例えば、２００ｎｍ以上１０００ｎｍ以下であることが好ましい。厚さｔ１が２００ｎｍ以上であることで、例えば、高いしきい値電圧を得やすい。厚さｔ１が１０００ｎｍ以下であることで、例えば、結晶成長処理室の内壁などにＭｇが残留することが抑制し易い。これにより、気相中からのＭｇの取り込みを抑制できる。
第２結晶領域１２の厚さｔ２（図１参照）は、例えば、１ｎｍ以上５０ｎｍ以下であることが好ましい。厚さｔ２が１ｎｍ以上であることで、例えば、高い電子移動度を安定して得やすい。厚さｔ１が５０ｎｍ以下であることで、例えば、良好なＭＩＳ構造ゲート特性が得やすい。厚さｔ２が１０ｎｍ以下であることで、例えば、高いしきい値電圧を得やすい。厚さｔ１、厚さｔ２、厚さｔ３及び厚さｔ４は、例えば、Ｚ軸方向に沿う長さである。
図６は、第１実施形態に係る半導体装置を例示する模式的断面図である。
図６に示すように、実施形態に係る半導体装置１１１は、第１結晶領域１１、第２結晶領域１２、第３結晶領域１３及び第４結晶領域１４に加えて、第５結晶領域１５を含む。半導体装置１１１におけるこれ以外の構成は、半導体装置１１０の構成と同様で良い。以下、第５結晶領域１５の例について説明する。
図６に示すように、第５結晶領域１５は、第１結晶領域１１と第３結晶領域１３との間に設けられる。第５結晶領域１５は、Ａｌｘ５Ｇａ１－ｘ５Ｎ（０＜ｘ５≦１、ｘ１＜ｘ５、ｘ３＜ｘ５）を含む。組成比ｘ５は、例えば、０．１以上０．５以下である。１つの例において、組成比ｘ５は、例えば、０．２以上０．５以下である。第５結晶領域１５は、例えば、ＡｌＧａＮ層である。
ＡｌＧａＮ層の表面は、酸化されやすい。ＡｌＧａＮ層の表面は、酸素を取り込みやすい。例えば、ＡｌＧａＮ層のうちで酸素を取り込んだ領域が、第３結晶領域１３の少なくとも一部に対応しても良い。例えば、ＡｌＧａＮ層のうちで酸素を実質的に取り込まれていない領域が第５結晶領域１５に対応しても良い。第３結晶領域１３において、Ａｌの組成比が、Ｚ軸方向に沿って変化しても良い。第５結晶領域１５が設けられることで、酸素を局所的に含む領域が安定して得易くなる。
例えば、第３結晶領域１３の結晶の少なくとも一部は、第５結晶領域１５の結晶と連続している。例えば、第５結晶領域１５の結晶の少なくとも一部は、第１結晶領域１１の結晶と連続している。
（第２実施形態）
図７は、第２実施形態に係る半導体装置を例示する模式的断面図である。
図７に示すように、実施形態に係る半導体装置１２０は、基板１０ｓ、第１結晶領域１１、第３結晶領域１３、第４結晶領域１４及び第２結晶領域１２に加えて、第１電極５１、第２電極５２及び第３電極５３を含む。この例では、半導体装置１２０は、第６結晶領域１６を含む。半導体装置１２０において、第１結晶領域１１、第３結晶領域１３、第４結晶領域１４及び第２結晶領域１２の構成は、半導体装置１１０のそれらの構成と同じで良い。半導体装置１２０において、第５結晶領域１５が設けられても良い。以下、電極の例について説明する。
図７に示すように、第１結晶領域１１の一部１０ａから第１電極５１への方向は、第１結晶領域１１から第２結晶領域１２の第１方向（例えばＺ軸方向）に沿う。第１結晶領域１１の別の一部１０ｂから第２電極５２への方向は、第１方向（Ｚ軸方向）に沿う。第１電極５１から第２電極５２への第２方向は、第１方向と交差する。第２方向は、例えば、Ｘ軸方向である。第３電極５３の第２方向における位置は、第１電極５１の第２方向における位置と、第２電極５２の第２方向における位置と、の間にある。
例えば、この例では、第１結晶領域１１の一部１０ｃと、第３電極５３と、の間に第２結晶領域１２の一部がある。第４結晶領域１４の一部と、第３電極５３と、の間に第２結晶領域１２の一部がある。第２結晶領域１２と第３電極５３との間に絶縁膜８０がある。
第１電極５１は、例えば、ソース電極として機能する。第２電極５２は、例えば、ドレイン電極として機能する。第３電極５３は、例えば、ゲート電極として機能する。半導体装置１２０は、例えば、ＨＥＭＴ（High Electron Mobility Transistor）である。半導体装置１２０において、例えば、組成比ｘ２が０．１以上０．２以下のように低い場合、ノーマリオフの特性が得やすくなる。
図８及び図９は、第２実施形態に係る半導体装置を例示する模式的断面図である。
図８及び図９に示すように、実施形態に係る半導体装置１２１及び１２２も、基板１０ｓ、第１結晶領域１１、第３結晶領域１３、第４結晶領域１４、第２結晶領域１２、第１電極５１、第２電極５２、第３電極５３及び絶縁膜８０を含む。
半導体装置１２１及び１２２においては、第３電極５３の少なくとも一部から第２結晶領域１２への方向は、Ｘ軸方向に沿う。半導体装置１２１及び１２２は、例えば、リセス形のゲート電極を有する。半導体装置１２１においては、第３電極５３の少なくとも一部から第２結晶領域１２の一部への方向は、Ｘ軸方向に沿う。半導体装置１２２においては、第３電極５３の少なくとも一部から第４結晶領域１４の一部への方向は、Ｘ軸方向に沿う。
上記の第１結晶領域１１は、ガリウムを含む原料と、アンモニアと、マグネシウムと、を含む原料と、を含むガスを用いて成長される。
上記のように、第３結晶領域１３の形成は、第１結晶領域１１となる第１層を酸素を含む材料（雰囲気）に晒すことで形成できる。または、第３結晶領域１３の形成の少なくとも一部が、ガリウムを含む原料と、アンモニアと、酸素と、を含むガスを用いて成長されても良い。
上記の第４結晶領域１４は、ガリウムを含む原料と、アンモニアと、を含む原料と、を含むガスを用いて成長される。上記の第２結晶領域１２は、ガリウム及びアルミニウムを含む原料と、アンモニアと、を含む原料と、を含むガスを用いて成長される。
実施形態において、基板１０ｓは、例えば、シリコンを含む。基板１０ｓは、例えば、サファイア、ＳｉＣまたはＧａＮを含んでも良い。第６結晶領域１６は、例えば、ＡｌＮを含む。第６結晶領域１６は、例えば、複数のＡｌＧａＮが積層された積層体を含んでも良い。第６結晶領域１６は、例えば、ＧａＮ層とＡｌＮ層とが周期的に積層された超格子構造を含んでも良い。
実施形態によれば、特性を向上できる半導体装置を提供できる。
実施形態において「窒化物半導体」は、ＢｘＩｎｙＡｌｚＧａ１－ｘ－ｙ－ｚＮ（０≦ｘ≦１，０≦ｙ≦１，０≦ｚ≦１，ｘ＋ｙ＋ｚ≦１）なる化学式において組成比ｘ、ｙ及びｚをそれぞれの範囲内で変化させた全ての組成の半導体を含む。上記化学式において、Ｎ（窒素）以外のＶ族元素もさらに含むもの、導電形などの各種の物性を制御するために添加される各種の元素をさらに含むもの、及び、意図せずに含まれる各種の元素をさらに含むものも、「窒化物半導体」に含まれる。
以上、具体例を参照しつつ、本発明の実施の形態について説明した。しかし、本発明は、これらの具体例に限定されるものではない。例えば、半導体装置に含まれる基板、結晶領域、電極及び絶縁膜などの各要素の具体的な構成に関しては、当業者が公知の範囲から適宜選択することにより本発明を同様に実施し、同様の効果を得ることができる限り、本発明の範囲に包含される。
また、各具体例のいずれか２つ以上の要素を技術的に可能な範囲で組み合わせたものも、本発明の要旨を包含する限り本発明の範囲に含まれる。
その他、本発明の実施の形態として上述した半導体装置を基にして、当業者が適宜設計変更して実施し得る全ての半導体装置も、本発明の要旨を包含する限り、本発明の範囲に属する。
その他、本発明の思想の範疇において、当業者であれば、各種の変更例及び修正例に想到し得るものであり、それら変更例及び修正例についても本発明の範囲に属するものと了解される。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
１０ａ～１０ｃ…一部、
１０ｓ…基板、
１１～１６…第１～第６結晶領域、
５１～５３…第１～第３電極、
８０…絶縁膜、
１１０、１１１、１２０～１２２…半導体装置、
μ…キャリア密度、
ＣＭｇ、ＣＭｇ１～ＳＭｇ４…対数、
Ｃ１…濃度、
ＣＣ０、ＣＯ０、ＣＭｇ０、ＣＳｉ０…濃度、
ＣＤ…キャリア密度、
ｐＺ…位置、
ｔ１～ｔ４…厚さ

Claims (23)

  1. Ａｌｘ１Ｇａ１－ｘ１Ｎ（０≦ｘ１＜１）を含みマグネシウムを含む第１結晶領域と、
    Ａｌｘ２Ｇａ１－ｘ２Ｎ（０＜ｘ２≦１）を含む第２結晶領域と、
    前記第１結晶領域と前記第２結晶領域との間に設けられＡｌｘ３Ｇａ１－ｘ３Ｎ（０≦ｘ３≦１、ｘ３＜ｘ２）を含み、酸素を含む、第３結晶領域と、
    前記第３結晶領域と前記第２結晶領域との間に設けられＡｌｘ４Ｇａ１－ｘ４Ｎ（０≦ｘ４＜１、ｘ４＜ｘ２）を含む第４結晶領域と、
    を備え、
    前記第３結晶領域における酸素の濃度は、２×１０ １７ ｃｍ －３ 以上１×１０ ２０ ｃｍ －３ 以下である、半導体装置。
  2. 前記第３結晶領域は、シリコンを含み、
    前記第１結晶領域は、シリコンを含まない、または、前記第１結晶領域におけるシリコンの濃度は、前記第３結晶領域におけるシリコンの濃度よりも低い、請求項１記載の半導体装置。
  3. Ａｌｘ１Ｇａ１－ｘ１Ｎ（０≦ｘ１＜１）を含みマグネシウムを含む第１結晶領域と、
    Ａｌｘ２Ｇａ１－ｘ２Ｎ（０＜ｘ２≦１）を含む第２結晶領域と、
    前記第１結晶領域と前記第２結晶領域との間に設けられＡｌｘ３Ｇａ１－ｘ３Ｎ（０≦ｘ３≦１、ｘ３＜ｘ２）を含み、酸素を含む、第３結晶領域と、
    前記第３結晶領域と前記第２結晶領域との間に設けられＡｌｘ４Ｇａ１－ｘ４Ｎ（０≦ｘ４＜１、ｘ４＜ｘ２）を含む第４結晶領域と、
    を備え、
    前記第３結晶領域は、シリコンを含み、
    前記第１結晶領域は、シリコンを含まない、または、前記第１結晶領域におけるシリコンの濃度は、前記第３結晶領域におけるシリコンの濃度よりも低い、半導体装置。
  4. 前記第４結晶領域は、シリコンを含まない、または、前記第４結晶領域におけるシリコンの濃度は、前記第３結晶領域におけるシリコンの前記濃度よりも低い、請求項２または３に記載の半導体装置。
  5. 前記第３結晶領域におけるシリコンの濃度は、１×１０１７ｃｍ－３以上５×１０１９ｃｍ－３以下である、請求項２～４のいずれか１つに記載の半導体装置。
  6. 前記第３結晶領域の結晶の少なくとも一部は、前記第４結晶領域の結晶と連続している、請求項１～５のいずれか１つに記載の半導体装置。
  7. 前記第３結晶領域の結晶の少なくとも一部は、前記第１結晶領域の結晶と連続している、請求項１～５のいずれか１つに記載の半導体装置。
  8. 前記第１結晶領域と前記第３結晶領域との間に設けられＡｌｘ５Ｇａ１－ｘ５Ｎ（０＜ｘ５≦１、ｘ１＜ｘ５、ｘ３＜ｘ５）を含む第５結晶領域をさらに備えた、請求項１～７のいずれか１つに記載の半導体装置。
  9. Ａｌｘ１Ｇａ１－ｘ１Ｎ（０≦ｘ１＜１）を含みマグネシウムを含む第１結晶領域と、
    Ａｌｘ２Ｇａ１－ｘ２Ｎ（０＜ｘ２≦１）を含む第２結晶領域と、
    前記第１結晶領域と前記第２結晶領域との間に設けられＡｌｘ３Ｇａ１－ｘ３Ｎ（０≦ｘ３≦１、ｘ３＜ｘ２）を含み、酸素を含む、第３結晶領域と、
    前記第３結晶領域と前記第２結晶領域との間に設けられＡｌｘ４Ｇａ１－ｘ４Ｎ（０≦ｘ４＜１、ｘ４＜ｘ２）を含む第４結晶領域と、
    前記第１結晶領域と前記第３結晶領域との間に設けられＡｌ ｘ５ Ｇａ １－ｘ５ Ｎ（０＜ｘ５≦１、ｘ１＜ｘ５、ｘ３＜ｘ５）を含む第５結晶領域と、
    を備えた、半導体装置。
  10. 前記第３結晶領域の結晶の少なくとも一部は、前記第５結晶領域の結晶と連続している、請求項８または９に記載の半導体装置。
  11. 前記第５結晶領域の前記結晶の前記少なくとも一部は、前記第１結晶領域の結晶と連続している、請求項１０記載の半導体装置。
  12. 前記第３結晶領域の厚さは、２ｎｍ以上２０ｎｍ以下である、請求項１～１１のいずれか１つに記載の半導体装置。
  13. 前記第３結晶領域の厚さは、２ｎｍ以上１０ｎｍ以下である、請求項１～１２のいずれか１つに記載の半導体装置。
  14. 前記第４結晶領域はマグネシウムを含まない、または、
    前記第４結晶領域におけるマグネシウムの第４濃度は、前記第１結晶領域におけるマグネシウムの第１濃度よりも低い、請求項１～１３のいずれか１つに記載の半導体装置。
  15. 前記第４濃度は、前記第１濃度の１／５以下である、請求項１４記載の半導体装置。
  16. 前記第３結晶領域におけるマグネシウムの第３濃度は、前記第１結晶領域から前記第４結晶領域への第１向きに沿って低下し、
    前記第１向きに沿った位置の変化に対する前記第３濃度の対数の第３変化率は、前記第１向きに沿った位置の変化に対する前記第４濃度の対数の第４変化率よりも高い、請求項１４または１５に記載の半導体装置。
  17. 前記第４結晶領域の厚さは、１０ｎｍ以上２００ｎｍ以下である、請求項１～１６のいずれか１つに記載の半導体装置。
  18. 基板と、
    Ａｌを含む窒化物半導体を含む第６結晶領域と、
    をさらに備え、
    前記第６結晶領域は、前記基板と前記第１結晶領域との間にある、請求項１～１７のいずれか１つに記載の半導体装置。
  19. 第１電極、第２電極及び第３電極をさらに備え、
    前記第１結晶領域の一部から前記第１電極への方向は、前記第１結晶領域から前記第２結晶領域への第１方向に沿い、
    前記第１結晶領域の別の一部から前記第２電極への方向は、前記第１方向に沿い、
    前記第１電極から前記第２電極への第２方向は、前記第１方向と交差し、
    前記第３電極の前記第２方向における位置は、前記第１電極の前記第２方向における位置と、前記第２電極の前記第２方向における位置と、の間にある、請求項１～１８のいずれか１つに記載の半導体装置。
  20. Ａｌｘ１Ｇａ１－ｘ１Ｎ（０≦ｘ１＜１）を含みマグネシウムを含む第１結晶領域と、
    Ａｌｘ２Ｇａ１－ｘ２Ｎ（０＜ｘ２≦１、ｘ１＜ｘ２）を含む第２結晶領域と、
    前記第１結晶領域と前記第２結晶領域との間に設けられＡｌｘ３Ｇａ１－ｘ３Ｎ（０≦ｘ３≦１）を含み、シリコンを含む、第３結晶領域と、
    前記第３結晶領域と前記第２結晶領域との間に設けられＡｌｘ４Ｇａ１－ｘ４Ｎ（０≦ｘ４＜１、ｘ４＜ｘ２）を含む第４結晶領域と、
    を備え、
    前記第３結晶領域は、シリコンを含み、
    前記第１結晶領域は、シリコンを含まない、または、前記第１結晶領域におけるシリコンの濃度は、前記第３結晶領域におけるシリコンの濃度よりも低く、
    前記第３結晶領域におけるシリコンの濃度は、２×１０ １７ ｃｍ －３ 以上５×１０ １９ ｃｍ －３ 以下である、半導体装置。
  21. 前記第１結晶領域と前記第３結晶領域との間に設けられＡｌｘ５Ｇａ１－ｘ５Ｎ（０＜ｘ５≦１、ｘ１＜ｘ５、ｘ３＜ｘ５）を含む第５結晶領域をさらに備えた、請求項２０記載の半導体装置。
  22. 前記第３結晶領域の結晶の少なくとも一部は、前記第５結晶領域の結晶と連続している、請求項２１記載の半導体装置。
  23. 前記第５結晶領域の前記結晶の前記少なくとも一部は、前記第１結晶領域の結晶と連続している、請求項２２記載の半導体装置。
JP2020068619A 2020-04-06 2020-04-06 半導体装置 Active JP7261196B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2020068619A JP7261196B2 (ja) 2020-04-06 2020-04-06 半導体装置
US17/141,269 US11538909B2 (en) 2020-04-06 2021-01-05 Semiconductor device
US17/984,797 US11699724B2 (en) 2020-04-06 2022-11-10 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2020068619A JP7261196B2 (ja) 2020-04-06 2020-04-06 半導体装置

Publications (3)

Publication Number Publication Date
JP2021166232A JP2021166232A (ja) 2021-10-14
JP2021166232A5 JP2021166232A5 (ja) 2022-04-14
JP7261196B2 true JP7261196B2 (ja) 2023-04-19

Family

ID=77921096

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020068619A Active JP7261196B2 (ja) 2020-04-06 2020-04-06 半導体装置

Country Status (2)

Country Link
US (2) US11538909B2 (ja)
JP (1) JP7261196B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7398968B2 (ja) 2020-01-20 2023-12-15 株式会社東芝 半導体装置及びその製造方法
JP7261196B2 (ja) * 2020-04-06 2023-04-19 株式会社東芝 半導体装置

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004311913A (ja) 2003-04-02 2004-11-04 Sumitomo Electric Ind Ltd 窒化物系半導体エピタキシャル基板、その製造方法、及びｈｅｍｔ用基板
JP2008235613A (ja) 2007-03-22 2008-10-02 Eudyna Devices Inc 半導体装置
JP2011040676A (ja) 2009-08-18 2011-02-24 Sanken Electric Co Ltd 半導体装置及びその製造方法
JP2013125913A (ja) 2011-12-15 2013-06-24 Advanced Power Device Research Association 半導体装置
JP2016207818A (ja) 2015-04-21 2016-12-08 富士通株式会社 化合物半導体装置及びその製造方法
WO2020004021A1 (ja) 2018-06-29 2020-01-02 パナソニックＩｐマネジメント株式会社 双方向スイッチ素子

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3393602B2 (ja) 2000-01-13 2003-04-07 松下電器産業株式会社 半導体装置
JP2007005764A (ja) 2005-05-27 2007-01-11 Toyota Motor Corp 半導体装置とその製造方法
JP2008021756A (ja) 2006-07-12 2008-01-31 Toyota Motor Corp Ｉｉｉ族窒化物半導体装置
JP5653607B2 (ja) 2008-11-26 2015-01-14 古河電気工業株式会社 ＧａＮ系電界効果トランジスタおよびその製造方法
JP5353735B2 (ja) 2010-01-28 2013-11-27 住友電気工業株式会社 半導体装置およびその製造方法
KR101980197B1 (ko) 2012-09-04 2019-05-20 삼성전자주식회사 고전자 이동도 트랜지스터 및 그 제조방법
JP6565223B2 (ja) 2015-03-05 2019-08-28 富士通株式会社 半導体装置及びその製造方法、電源装置、高周波増幅器
JP7261196B2 (ja) * 2020-04-06 2023-04-19 株式会社東芝 半導体装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004311913A (ja) 2003-04-02 2004-11-04 Sumitomo Electric Ind Ltd 窒化物系半導体エピタキシャル基板、その製造方法、及びｈｅｍｔ用基板
JP2008235613A (ja) 2007-03-22 2008-10-02 Eudyna Devices Inc 半導体装置
JP2011040676A (ja) 2009-08-18 2011-02-24 Sanken Electric Co Ltd 半導体装置及びその製造方法
JP2013125913A (ja) 2011-12-15 2013-06-24 Advanced Power Device Research Association 半導体装置
JP2016207818A (ja) 2015-04-21 2016-12-08 富士通株式会社 化合物半導体装置及びその製造方法
WO2020004021A1 (ja) 2018-06-29 2020-01-02 パナソニックＩｐマネジメント株式会社 双方向スイッチ素子

Also Published As

Publication number Publication date
JP2021166232A (ja) 2021-10-14
US20210313432A1 (en) 2021-10-07
US11538909B2 (en) 2022-12-27
US20230071966A1 (en) 2023-03-09
US11699724B2 (en) 2023-07-11

Similar Documents

Publication Publication Date Title
US8247796B2 (en) Semiconductor device
US8872233B2 (en) Semiconductor structure
US20120299060A1 (en) Nitride semiconductor device and manufacturing method thereof
JP6152124B2 (ja) 半導体装置の製造方法
TWI765880B (zh) 半導體結構、hemt結構及其形成方法
JP2008091595A (ja) 半導体装置およびその製造方法
US20100230687A1 (en) Iii nitride electronic device and iii nitride semiconductor epitaxial substrate
JP6731584B2 (ja) 窒化物半導体装置および窒化物半導体基板
US11699724B2 (en) Semiconductor device
JP2005085852A (ja) 半導体電子デバイス
JP2007273856A (ja) 半導体装置
JP7506207B2 (ja) 半導体装置及びその製造方法
CN108352327B (zh) 半导体元件用外延基板、半导体元件和半导体元件用外延基板的制造方法
JP2020098939A (ja) 半導体基板及び半導体装置
JP2010239066A (ja) 半導体装置の製造方法
CN109524455B (zh) 半导体基板和半导体器件
TWI807272B (zh) 具有鈹摻雜的肖特基接觸層的空乏型高電子遷移率場效電晶體（ｈｅｍｔ）半導體裝置
JP2020150141A (ja) 半導体装置及びその製造方法
JP2006286698A (ja) 電子デバイス及び電力変換装置
JP2007123824A (ja) Ｉｉｉ族窒化物系化合物半導体を用いた電子装置
JP2007088252A (ja) 電界効果トランジスタ
JP2019004118A (ja) 窒化物半導体エピタキシャル基板および半導体装置
JP5664262B2 (ja) 電界効果型トランジスタ及び電界効果型トランジスタ用エピタキシャルウエハ
JP4072858B2 (ja) 窒化物系ｉｉｉ−ｖ族化合物半導体装置
JP6416705B2 (ja) 電界効果トランジスタおよびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220210

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220406

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230126

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230131

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230220

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230310

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230407

R151 Written notification of patent or utility model registration

Ref document number: 7261196

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151