JP7233854B2

JP7233854B2 - ブリッジ出力回路、モータドライバ装置及び半導体装置

Info

Publication number: JP7233854B2
Application number: JP2018097028A
Authority: JP
Inventors: 尚杉江
Original assignee: Rohm Co Ltd
Current assignee: Rohm Co Ltd
Priority date: 2018-05-21
Filing date: 2018-05-21
Publication date: 2023-03-07
Anticipated expiration: 2038-05-21
Also published as: US10608631B2; US20190356310A1; JP2019204997A

Description

本発明は、ブリッジ出力回路、モータドライバ装置及び半導体装置に関する。

矩形波状の入力信号のレベル変化に応答して、直列接続されたハイサイドトランジスタ及びローサイドトランジスタを交互にオン、オフし、これによって矩形波状のスイッチング電圧を負荷に供給するブリッジ出力回路が知られている。

この種のブリッジ出力回路では、ハイサイドトランジスタ及びローサイドトランジスタが同時にオン状態となるのを確実に避けるべく、それらが同時にオフとなる期間が存在し、これはデッドタイム（デッドタイム期間）と称される。一般的には、一方のトランジスタのゲート電圧をフィードバック信号として使用し、一方のトランジスタのオフ状態が確認された後に、他方のトランジスタをターンオンさせるという方式が採用される（特許文献１参照）。

特開２０１１－５５４７０号公報

デッドタイムは、直列接続された一対のトランジスタの同時オンによる貫通電流の抑止のために必要となるが、デッドタイムの存在により、一対のトランジスタから成るハーフブリッジ回路にて所望の出力デューティが得られないこともある。即ち、デッドタイムの影響により、入力信号にて指定される出力デューティと、ハーフブリッジ回路にて実際に得られる出力デューティとの間に無視できないずれが生じることがあり、このずれは入力信号の周波数増大につれて顕著となる（これについては後に詳説される）。入力信号にて指定された出力デューティから大きくずれた出力デューティにて負荷を駆動することは、当然に好ましくない。

本発明は、入力信号にて指定される出力デューティと実際の出力デューティとのずれの低減に寄与するブリッジ出力回路、モータドライバ装置及び半導体装置を提供することを目的とする。

本発明の一側面に係る第１のブリッジ出力回路は、矩形波状の入力信号の供給を受けて前記入力信号に応じた出力電圧を出力端子に接続された負荷に供給するブリッジ出力回路において、所定の電源電圧が加わる第１電源端子と前記出力端子との間に設けられた電圧制御型の第１トランジスタと、前記出力端子と、前記第１電源端子よりも低い電位を有する第２電源端子との間に設けられた電圧制御型の第２トランジスタと、前記第１トランジスタのゲート電圧に基づき前記第１トランジスタがオフ状態であるか否かを検出する第１オフ検出回路と、前記第２トランジスタのゲート電圧に基づき前記第２トランジスタがオフ状態であるか否かを検出する第２オフ検出回路と、前記第１トランジスタ及び前記第２トランジスタ間の接続ノードから前記出力端子を介して前記負荷に向かう向きに電流が流れるソース状態において、前記入力信号、前記第１オフ検出回路の検出結果及び前記第２オフ検出回路の検出結果に基づき、前記入力信号での第１信号変化に応答して前記第２トランジスタをターンオフさせてから前記第１トランジスタをターンオンさせる第１ソース用遷移動作を行った後、前記入力信号での第２信号変化に応答して前記第１トランジスタをターンオフさせてから前記第２トランジスタをターンオンさせる第２ソース用遷移動作を行う出力制御回路と、を備え、前記出力制御回路は、前記第１ソース用遷移動作の過程で前記第１トランジスタ及び前記第２トランジスタが共にオフ状態となるデッドタイムの長さに応じたアナログ信号を取得し、その後、前記入力信号に前記第２信号変化があったとき、取得した前記アナログ信号に基づく時間の経過を待ってから前記第２ソース用遷移動作を開始することを特徴とする。

具体的には例えば、前記第１のブリッジ出力回路は、前記第１ソース用遷移動作において、前記第２トランジスタがオフ状態であることが検出された後、前記第１トランジスタをターンオンさせるために前記第１トランジスタのゲートに電流を供給するオン用電流供給回路と、前記出力電圧を所定の対比用電圧と比較する電圧比較回路と、を更に備え、前記出力制御回路は、前記電圧比較回路の比較結果を示す比較結果信号を用い、前記オン用電流供給回路による電流の供給開始タイミングから前記出力電圧が前記対比用電圧に達するタイミングまでの時間に応じた信号を前記アナログ信号として取得すると良い。

更に具体的には例えば、前記第１のブリッジ出力回路において、前記出力制御回路は、前記アナログ信号を取得するためのコンデンサを有し、前記オン用電流供給回路による電流の供給開始タイミングから前記出力電圧が前記対比用電圧に達するタイミングまで前記コンデンサに対し第１定電流を流すことで前記コンデンサの端子電圧を初期電圧から変化させ、この変化分を前記アナログ信号として保持した後、前記入力信号に前記第２信号変化があったタイミングから前記第１定電流とは逆向きの第２定電流を前記コンデンサに流し、前記コンデンサの端子電圧が前記初期電圧に戻ることを受けて前記第２ソース用遷移動作を開始すると良い。

本発明の一側面に係る第２のブリッジ出力回路は、矩形波状の入力信号の供給を受けて前記入力信号に応じた出力電圧を出力端子に接続された負荷に供給するブリッジ出力回路において、所定の電源電圧が加わる第１電源端子と前記出力端子との間に設けられた電圧制御型の第１トランジスタと、前記出力端子と、前記第１電源端子よりも低い電位を有する第２電源端子との間に設けられた電圧制御型の第２トランジスタと、前記第１トランジスタのゲート電圧に基づき前記第１トランジスタがオフ状態であるか否かを検出する第１オフ検出回路と、前記第２トランジスタのゲート電圧に基づき前記第２トランジスタがオフ状態であるか否かを検出する第２オフ検出回路と、前記負荷から前記出力端子を介して前記接続ノードに向かう向きに電流が流れるシンク状態において、前記入力信号、前記第１オフ検出回路の検出結果及び前記第２オフ検出回路の検出結果に基づき、前記入力信号での第１信号変化に応答して前記第１トランジスタをターンオフさせてから前記第２トランジスタをターンオンさせる第１シンク用遷移動作を行った後、前記入力信号での第２信号変化に応答して前記第２トランジスタをターンオフさせてから前記第１トランジスタをターンオンさせる第２シンク用遷移動作を行う出力制御回路と、を備え、前記出力制御回路は、前記第１シンク用遷移動作の過程で前記第１トランジスタ及び前記第２トランジスタが共にオフ状態となるデッドタイムの長さに応じたアナログ信号を取得し、その後、前記入力信号に前記第２信号変化があったとき、取得した前記アナログ信号に基づく時間の経過を待ってから前記第２シンク用遷移動作を開始することを特徴とする。

具体的には例えば、前記第２のブリッジ出力回路は、前記第１シンク用遷移動作において、前記第１トランジスタがオフ状態であることが検出された後、前記第２トランジスタをターンオンさせるために前記第２トランジスタのゲートに電流を供給するオン用電流供給回路と、前記出力電圧を所定の対比用電圧と比較する電圧比較回路と、を更に備え、前記出力制御回路は、前記電圧比較回路の比較結果を示す比較結果信号を用い、前記オン用電流供給回路による電流の供給開始タイミングから前記出力電圧が前記対比用電圧を下回るタイミングまでの時間に応じた信号を前記アナログ信号として取得すると良い。

更に具体的には例えば、前記第２のブリッジ出力回路において、前記出力制御回路は、前記アナログ信号を取得するためのコンデンサを有し、前記オン用電流供給回路による電流の供給開始タイミングから前記出力電圧が前記対比用電圧を下回るタイミングまで前記コンデンサに対し第１定電流を流すことで前記コンデンサの端子電圧を初期電圧から変化させ、この変化分を前記アナログ信号として保持した後、前記入力信号に前記第２信号変化があったタイミングから前記第１定電流とは逆向きの第２定電流を前記コンデンサに流し、前記コンデンサの端子電圧が前記初期電圧に戻ることを受けて前記第２シンク用遷移動作を開始すると良い。

本発明の一側面に係る第３のブリッジ出力回路は、矩形波状の入力信号の供給を受けて前記入力信号に応じた出力電圧を出力端子に接続された負荷に供給するブリッジ出力回路において、所定の電源電圧が加わる第１電源端子と前記出力端子との間に設けられた電圧制御型の第１トランジスタと、前記出力端子と、前記第１電源端子よりも低い電位を有する第２電源端子との間に設けられた電圧制御型の第２トランジスタと、前記第１トランジスタのゲート電圧に基づき前記第１トランジスタがオフ状態であるか否かを検出する第１オフ検出回路と、前記第２トランジスタのゲート電圧に基づき前記第２トランジスタがオフ状態であるか否かを検出する第２オフ検出回路と、前記出力電圧を複数の対比用電圧と比較する電圧比較回路と、前記入力信号、前記第１オフ検出回路の検出結果及び前記第２オフ検出回路の検出結果に基づき、前記第１トランジスタ及び前記第２トランジスタのオン／オフ状態を制御する出力制御回路と、を備え、前記出力制御回路は、前記第１トランジスタ及び前記第２トランジスタ間の接続ノードから前記出力端子を介して前記負荷に向かう向きに電流が流れるソース状態において、前記入力信号での第１信号変化に応答して前記第２トランジスタをターンオフさせてから前記第１トランジスタをターンオンさせる第１ソース用遷移動作を行った後、前記入力信号での第２信号変化に応答して前記第１トランジスタをターンオフさせてから前記第２トランジスタをターンオンさせる第２ソース用遷移動作を行い、前記負荷から前記出力端子を介して前記接続ノードに向かう向きに電流が流れるシンク状態において、前記入力信号での前記第２信号変化に応答して前記第１トランジスタをターンオフさせてから前記第２トランジスタをターンオンさせる第１シンク用遷移動作を行った後、前記入力信号での前記第１信号変化に応答して前記第２トランジスタをターンオフさせてから前記第１トランジスタをターンオンさせる第２シンク用遷移動作を行い、前記出力制御回路には、前記第１オフ検出回路の検出結果、前記第２オフ検出回路の検出結果及び前記電圧比較回路の比較結果に基づき、前記ソース状態であるか否か及び前記シンク状態であるか否かを判定する判定回路が設けられ、前記判定回路により前記ソース状態であると判定される状況において、前記出力制御回路は、前記第１ソース用遷移動作の過程で前記第１トランジスタ及び前記第２トランジスタが共にオフ状態となるデッドタイムの長さに応じた第１アナログ信号を取得し、その後、前記入力信号に前記第２信号変化があったとき、取得した前記第１アナログ信号に基づく時間の経過を待ってから前記第２ソース用遷移動作を開始し、前記判定回路により前記シンク状態であると判定される状況において、前記出力制御回路は、前記第１シンク用遷移動作の過程で前記第１トランジスタ及び前記第２トランジスタが共にオフ状態となるデッドタイムの長さに応じた第２アナログ信号を取得し、その後、前記入力信号に前記第１信号変化があったとき、取得した前記第２アナログ信号に基づく時間の経過を待ってから前記第２シンク用遷移動作を開始することを特徴とする。

具体的には例えば、前記第３のブリッジ出力回路は、前記第１トランジスタをターンオンさせる際に前記第１トランジスタのゲートに電流を供給する第１オン用電流供給回路と、前記第２トランジスタをターンオンさせる際に前記第２トランジスタのゲートに電流を供給する第２オン用電流供給回路と、を更に備え、前記電圧比較回路は、前記出力電圧を所定の第１対比用電圧と比較する第１電圧比較回路と、前記出力電圧を前記第１対比用電圧よりも高い所定の第２対比用電圧と比較する第２電圧比較回路と、を有し、前記出力制御回路は、前記第１ソース用遷移動作の過程において、前記第１電圧比較回路の比較結果を示す比較結果信号を用い、前記第１オン用電流供給回路による電流の供給開始タイミングから前記出力電圧が前記第１対比用電圧に達するタイミングまでの時間に応じた信号を前記第１アナログ信号として取得する第１アナログ信号取得回路と、前記第１シンク用遷移動作の過程において、前記第２電圧比較回路の比較結果を示す比較結果信号を用い、前記第２オン用電流供給回路による電流の供給開始タイミングから前記出力電圧が前記第２対比用電圧を下回るタイミングまでの時間に応じた信号を前記第２アナログ信号として取得する第２アナログ信号取得回路と、を有し、前記判定回路により前記ソース状態であると判定される状況において、前記第１ソース用遷移動作を行った後、前記入力信号に前記第２信号変化があったとき、前記第１アナログ信号に基づく時間の経過を待ってから前記第２ソース用遷移動作を開始し、前記判定回路により前記シンク状態であると判定される状況において、前記第１シンク用遷移動作を行った後、前記入力信号に前記第１信号変化があったとき、前記第２アナログ信号に基づく時間の経過を待ってから前記第２シンク用遷移動作を開始すると良い。

更に具体的には例えば、前記第３のブリッジ出力回路において、前記第１アナログ信号取得回路は、前記第１アナログ信号を取得するための第１コンデンサを有し、前記第１オン用電流供給回路による電流の供給開始タイミングから前記出力電圧が前記第１対比用電圧に達するタイミングまで前記第１コンデンサに対し第１定電流を流すことで前記第１コンデンサの端子電圧を第１初期電圧から変化させ、この変化分を前記第１アナログ信号として保持し、前記出力制御回路は、前記判定回路により前記ソース状態であると判定される状況において、前記第１ソース用遷移動作を行った後、前記入力信号に前記第２信号変化があったタイミングから前記第１定電流とは逆向きの第２定電流を前記第１コンデンサに流し、前記第１コンデンサの端子電圧が前記第１初期電圧に戻ることを受けて前記第２ソース用遷移動作を開始し、前記第２アナログ信号取得回路は、前記第２アナログ信号を取得するための第２コンデンサを有し、前記第２オン用電流供給回路による電流の供給開始タイミングから前記出力電圧が前記第２対比用電圧を下回るタイミングまで前記第２コンデンサに対し第３定電流を流すことで前記第２コンデンサの端子電圧を第２初期電圧から変化させ、この変化分を前記第２アナログ信号として保持し、前記出力制御回路は、前記判定回路により前記シンク状態であると判定される状況において、前記第１シンク用遷移動作を行った後、前記入力信号に前記第１信号変化があったタイミングから前記第３定電流とは逆向きの第４定電流を前記第２コンデンサに流し、前記第２コンデンサの端子電圧が前記第２初期電圧に戻ることを受けて前記第２シンク用遷移動作を開始すると良い。

本発明の一側面に係る半導体装置は、上記の第１、第２又は第３のブリッジ出力回路を形成する半導体装置であって、当該ブリッジ出力回路は集積回路を用いて形成されることを特徴とする。

本発明の一側面に係るモータドライバ装置は、磁気ディスク装置の磁気ディスクを回転させるスピンドルモータを駆動するＳＰＭドライバを備えたモータドライバ装置であって、前記スピンドルモータを形成する複数相分のコイルに対し、前記コイルごとに前記第３のブリッジ出力回路が設けられ、前記スピンドルモータが前記負荷として機能することを特徴とする。

本発明の一側面に係る半導体装置は、前記モータドライバ装置を形成する半導体装置であって、前記モータドライバ装置は集積回路を用いて形成されることを特徴とする。

本発明によれば、入力信号にて指定される出力デューティと実際の出力デューティとのずれの低減に寄与するブリッジ出力回路、モータドライバ装置及び半導体装置を提供することが可能となる。

本発明の実施形態に係るブリッジ出力回路の構成図である。図１に示される各センサの機能説明図である。図１のブリッジ出力回路における入力信号と出力電圧の関係を示す図である。スルーレート制御が適用された出力電圧の波形図である。本発明の第１実施例に係り、ソース状態において出力電圧が上昇する際の、各種の電圧波形及び信号状態遷移を示す図である。本発明の第１実施例に係り、ソース状態において出力電圧が低下する際の、各種の電圧波形及び信号状態遷移を示す図である。本発明の第１実施例に係るサンプルホールド回路の構成図である。本発明の第１実施例に係るサンプルホールド回路内の各ブロックについての動作説明図である。本発明の第１実施例に係り、サンプルホールド回路に注目した各種の電圧波形及び信号状態遷移を示す図である。入力信号及び出力電圧に関する出力デューティの説明図である。ソース状態における対比用ブリッジ出力回路の入出力関係、ソース状態における第１実施例のブリッジ出力回路の入出力関係を示す図である。本発明の第２実施例に係り、シンク状態において出力電圧が低下する際の、各種の電圧波形及び信号状態遷移を示す図である。本発明の第２実施例に係り、シンク状態において出力電圧が上昇する際の、各種の電圧波形及び信号状態遷移を示す図である。本発明の第２実施例に係るサンプルホールド回路の構成図である。本発明の第２実施例に係るサンプルホールド回路内の各ブロックについての動作説明図である。本発明の第２実施例に係り、サンプルホールド回路に注目した各種の電圧波形及び信号状態遷移を示す図である。シンク状態における対比用ブリッジ出力回路の入出力関係、シンク状態における第２実施例のブリッジ出力回路の入出力関係を示す図である。本発明の第３実施例に係る出力制御回路のブロック図である。本発明の第４実施例に係るハードディスク装置の機構に関わる概略構成図である。本発明の第４実施例に係るハードディスク装置の電気的な概略ブロック図である。本発明の第４実施例に係るハードディスク装置に搭載されるドライバＩＣの外観斜視図である。本発明の第４実施例に係り、ＳＰＭ（スピンドルモータ）及びＳＰＭドライバの内部構成とそれらの接続関係を示す図である。対比用ブリッジ出力回路を用いたときのＰＷＭ周波数と電流振幅の関係、及び、本発明の第４実施例に係るブリッジ出力回路を用いたときのＰＷＭ周波数と電流振幅の関係を示す図である。本発明の第４実施例に係り、ＶＣＭ（ボイスコイルモータ）及びＶＣＭドライバの内部構成とそれらの接続関係を示す図である。

以下、本発明の実施形態の例を、図面を参照して具体的に説明する。参照される各図において、同一の部分には同一の符号を付し、同一の部分に関する重複する説明を原則として省略する。尚、本明細書では、記述の簡略化上、情報、信号、物理量又は部材等を参照する記号又は符号を記すことによって、該記号又は符号に対応する情報、信号、物理量又は部材等の名称を省略又は略記することがある。例えば、後述の“ＴｒＨ”によって参照されるハイサイドトランジスタは、ハイサイドトランジスタＴｒＨと表記されることもあるし、トランジスタＴｒＨと略記されることもあるが、それらは全て同じものを指す。

図１は、本発明の実施形態に係るブリッジ出力回路ＢＢの構成図である。ブリッジ出力回路ＢＢは、電圧制御型のトランジスタであるハイサイドトランジスタＴｒＨ及びローサイドトランジスタＴｒＬと、ハイサイドトランジスタＴｒＨに対して設けられるトランジスタＨｏｎ及びＨｏｆｆ並びに定電流回路ＩＨｏｎ及びＩＨｏｆｆと、ローサイドトランジスタＴｒＬに対して設けられるトランジスタＬｏｎ及びＬｏｆｆ並びに定電流回路ＩＬｏｎ及びＩＬｏｆｆと、入力端子ＩＮ及び出力端子ＯＵＴと、出力制御回路１と、ハイサイドオフセンサ３１、（ＶＰＷＲ＋Ｖｔｈ１）センサ３２、Ｖｔｈ２センサ３３、ローサイドオフセンサ３４及び（ＶＰＷＲ－Ｖｔｈ３）センサ３５と、を備える。ＬＤは、ブリッジ出力回路ＢＢに接続される負荷を表す。入力端子ＩＮにはブリッジ出力回路ＢＢの外部から矩形波状の入力信号Ｓ_ＩＮが供給され、入力信号Ｓ_ＩＮに応じた矩形波状のスイッチング電圧が出力電圧Ｖ_ＯＵＴとして出力端子ＯＵＴに加わる（即ち負荷ＬＤに出力電圧Ｖ_ＯＵＴが供給される）。

ブリッジ出力回路ＢＢの構成の説明に先立ち、幾つかの用語について説明を設ける。
本実施形態において、レベルとは電位のレベルを指し、任意の信号又は電圧についてハイレベルはローレベルよりも高い電位を有する。グランドは０Ｖ（ゼロボルト）の基準電位を有する導電部を指す又は基準電位そのものを指す。本実施形態において、特に基準を設けずに示される電圧は、グランドから見た電位を表す。

トランジスタＴｒＨ及びＴｒＬを含むＦＥＴ（電界効果トランジスタ）として構成された任意のトランジスタについて、オン状態とは、当該トランジスタのドレイン及びソース間が導通状態となっていることを指し、オフ状態とは、当該トランジスタのドレイン及びソース間が非導通状態（遮断状態）となっていることを指す。但し、当然であるが、トランジスタＴｒＨのオン状態について、導通状態とは言っても、ゲート－ソース間電圧に応じドレイン－ソース間抵抗は変化する（トランジスタＴｒＬ等についても同様）。トランジスタＴｒＨ及びＴｒＬを含むＦＥＴとして構成された任意のトランジスタについて、ゲート－ソース間電圧はソースの電位から見たゲートの電位であり、ドレイン－ソース間抵抗はドレインとソースとの間の抵抗を指す。ゲート－ソース間電圧を、記号“Ｖ_ＧＳ”で表すことがあり、ゲート－ソース間電圧Ｖ_ＧＳ又は電圧Ｖ_ＧＳと表記することがある。後述の任意のスイッチは１以上のＦＥＴ（電界効果トランジスタ）にて構成され、或るスイッチがオン状態のときには当該スイッチの両端子間が導通する一方で或るスイッチがオフ状態のときには当該スイッチの両端子間が非導通となる。オン状態、オフ状態を、単にオン、オフと表現することもある。

図１の構成を説明する。トランジスタＴｒＨ及びＴｒＬの夫々はＮチャネル型のＭＯＳＦＥＴ（Metal Oxide Semiconductor Field effect transistor)として構成されており、トランジスタＴｒＨ及びＴｒＬが直列接続されることでハーフブリッジ回路が形成される。具体的には、トランジスタＴｒＨのドレインは、電源電圧ＶＰＷＲが印加される第１電源端子に接続されて電源電圧ＶＰＷＲの供給を受け、トランジスタＴｒＨのソースとトランジスタＴｒＬのドレインはノードＮＤにて共通接続されている。ノードＮＤは出力端子ＯＵＴに接続される。電源電圧ＶＰＷＲは所定の正の直流電圧であり、ここでは１２Ｖであるとする。電圧における“Ｖ”はボルトを意味する。トランジスタＴｒＬのソースは第２電源端子として機能するグランドに接続されている。トランジスタＴｒＨのゲート電圧をＨＧにて表し、トランジスタＴｒＬのゲート電圧をＬＧにて表す。

出力端子ＯＵＴは負荷ＬＤの一端に接続され、負荷ＬＤの他端は図示されない他の回路又はグランドに接続される。ノードＮＤと負荷ＬＤとの間に出力端子ＯＵＴが介在することになる。出力端子ＯＵＴを介して負荷ＬＤに供給される電流をＩ_ＯＵＴにて表す。電流Ｉ_ＯＵＴは、ノードＮＤから出力端子ＯＵＴを通じて負荷ＬＤに向かう向きに流れる場合と、負荷ＬＤ側から出力端子ＯＵＴを通じてノードＮＤに向かう向きに流れる場合と、がある。ここでは、ノードＮＤから出力端子ＯＵＴを通じて負荷ＬＤに向かう向きの電流Ｉ_ＯＵＴの極性を正とし、負荷ＬＤ側から出力端子ＯＵＴを通じてノードＮＤに向かう向きの電流Ｉ_ＯＵＴの極性を負とする。

トランジスタＨｏｎ及びＬｏｎはＰチャネル型のＭＯＳＦＥＴとして構成され、トランジスタＨｏｆｆ及びＬｏｆｆはＮチャネル型のＭＯＳＦＥＴとして構成されている。トランジスタＨｏｎ、Ｈｏｆｆ、Ｌｏｎ及びＬｏｆｆは、出力制御回路１によりゲート電圧が制御されることで個別にオン／オフ制御される。トランジスタＨｏｎ、Ｈｏｆｆ、Ｌｏｎ及びＬｏｆｆのゲート電圧を制御する信号として、出力制御回路１から、トランジスタＨｏｎ、Ｈｏｆｆ、Ｌｏｎ及びＬｏｆｆのゲートに対し、夫々、トランジスタＳ＿Ｈｏｎ、Ｓ＿Ｈｏｆｆ、Ｓ＿Ｌｏｎ及びＳ＿Ｌｏｆｆが供給される。
トランジスタＨｏｎ及びＨｏｆｆの各ドレインはトランジスタＴｒＨのゲートに共通接続され、トランジスタＨｏｆｆのソースはトランジスタＴｒＨのソースと共通接続される。トランジスタＨｏｎのソースには電源電圧Ｖｒｅｇ１が印加される。電源電圧Ｖｒｅｇ１は、電源電圧ＶＰＷＲよりも高い電圧値を有する所定の正の直流電圧であり、ここでは１７Ｖであるとする。
トランジスタＬｏｎ及びＬｏｆｆの各ドレインはトランジスタＴｒＬのゲートに共通接続され、トランジスタＬｏｆｆのソースはトランジスタＴｒＬのソースと共通接続される。トランジスタＬｏｎのソースには電源電圧Ｖｒｅｇ２が印加される。電源電圧Ｖｒｅｇ２は、所定の正の直流電圧であり、ここでは５Ｖであるとする。

定電流回路ＩＨｏｎ及びＩＨｏｆｆは電源電圧Ｖｒｅｇ１に基づき駆動するスイッチ機能付きの定電流回路である。詳細には、
定電流回路ＩＨｏｎは出力制御回路１からの制御信号Ｓ＿ＩＨｏｎに応じてオン状態及びオフ状態の何れかをとり、オン状態においてのみ所定の定電流をトランジスタＴｒＨのゲートに向けて供給し、オフ状態において当該定電流はトランジスタＴｒＨのゲートに供給されずに定電流回路ＩＨｏｎ及びトランジスタＴｒＨ間が遮断された状態と等価となる。但し、定電流回路ＩＨｏｎのオン状態によるトランジスタＴｒＨのゲート電位の上昇は電源電圧Ｖｒｅｇ１までに制限される。
定電流回路ＩＨｏｆｆは出力制御回路１からの制御信号Ｓ＿ＩＨｏｆｆに応じてオン状態及びオフ状態の何れかをとり、オン状態においてのみ所定の定電流をトランジスタＴｒＨのゲートから引き込むように動作し、オフ状態において当該定電流はトランジスタＴｒＨのゲート及び定電流回路ＩＨｏｆｆ間に流れずに定電流回路ＩＨｏｆｆ及びトランジスタＴｒＨ間が遮断された状態と等価となる。但し、定電流回路ＩＨｏｆｆのオン状態によるトランジスタＴｒＨのゲート電位の低下はグランドの電位までに制限される。

定電流回路ＩＬｏｎ及びＩＬｏｆｆは電源電圧Ｖｒｅｇ２に基づき駆動するスイッチ機能付きの定電流回路である。詳細には、
定電流回路ＩＬｏｎは出力制御回路１からの制御信号Ｓ＿ＩＬｏｎに応じてオン状態及びオフ状態の何れかをとり、オン状態においてのみ所定の定電流をトランジスタＴｒＬのゲートに向けて供給し、オフ状態において当該定電流はトランジスタＴｒＬのゲートに供給されずに定電流回路ＩＬｏｎ及びトランジスタＴｒＬ間が遮断された状態と等価となる。但し、定電流回路ＩＬｏｎのオン状態によるトランジスタＴｒＬのゲート電位の上昇は電源電圧Ｖｒｅｇ２までに制限される。
定電流回路ＩＬｏｆｆは出力制御回路１からの制御信号Ｓ＿ＩＬｏｆｆに応じてオン状態及びオフ状態の何れかをとり、オン状態においてのみ所定の定電流をトランジスタＴｒＬのゲートから引き込むように動作し、オフ状態において当該定電流はトランジスタＴｒＬのゲート及び定電流回路ＩＬｏｆｆ間に流れずに定電流回路ＩＬｏｆｆ及びトランジスタＴｒＬ間が遮断された状態と等価となる。但し、定電流回路ＩＬｏｆｆのオン状態によるトランジスタＴｒＬのゲート電位の低下はグランドの電位までに制限される。

図２はセンサ３１～３５の機能説明図である。センサ３１～３５の各出力信号は“１”又は“０”の値を有する二値信号である。

ハイサイドオフセンサ３１は、ゲート電圧ＨＧに基づき（詳細にはトランジスタＴｒＨのゲート－ソース間電圧Ｖ_ＧＳに基づき）トランジスタＴｒＨがオフ状態であるか否かを検出する。具体的にはセンサ３１は、トランジスタＴｒＨのゲート－ソース間電圧Ｖ_ＧＳをトランジスタＴｒＨの特性に応じた所定のゲート閾値電圧Ｖ_ＴＨＨ（ゲート遮断電圧）と比較して、比較結果に応じた信号ＳＮＳ＿ＴｒＨ＿ＯＦＦを出力する（Ｖ_ＴＨＨ＞０）。トランジスタＴｒＨの電圧Ｖ_ＧＳがゲート閾値電圧Ｖ_ＴＨＨ未満であるときトランジスタＴｒＨはオフ状態となり、トランジスタＴｒＨの電圧Ｖ_ＧＳがゲート閾値電圧Ｖ_ＴＨＨ以上であるときトランジスタＴｒＨはオン状態となる。故に、センサ３１は、トランジスタＴｒＨの電圧Ｖ_ＧＳがゲート閾値電圧Ｖ_ＴＨＨ未満であるとき、トランジスタＴｒＨがオフ状態であることを示す信号として“１”の信号ＳＮＳ＿ＴｒＨ＿ＯＦＦを出力し、トランジスタＴｒＨの電圧Ｖ_ＧＳがゲート閾値電圧Ｖ_ＴＨＨ以上であるとき、トランジスタＴｒＨがオフ状態ではないことを示す信号（換言すればトランジスタＴｒＨがオン状態であることを示す信号）として“０”の信号ＳＮＳ＿ＴｒＨ＿ＯＦＦを出力する。

（ＶＰＷＲ＋Ｖｔｈ１）センサ３２は、トランジスタＴｒＨのゲート電圧を電源電圧ＶＰＷＲよりも所定電圧Ｖｔｈ１だけ高い電圧（ＶＰＷＲ＋Ｖｔｈ１）と比較して、比較結果に応じた信号ＳＮＳ＿（ＶＰＷＲ＋Ｖｔｈ１）を出力する（Ｖｔｈ１＞０）。ここでは、所定電圧Ｖｔｈ１はトランジスタＴｒＨのゲート閾値電圧Ｖ_ＴＨＨと同じであるとする。センサ３２は、トランジスタＴｒＨのゲート電圧が電圧（ＶＰＷＲ＋Ｖｔｈ１）を上回るとき、“１”の信号ＳＮＳ＿（ＶＰＷＲ＋Ｖｔｈ１）を出力し、トランジスタＴｒＨのゲート電圧が電圧（ＶＰＷＲ＋Ｖｔｈ１）未満であるとき、“０”の信号ＳＮＳ＿（ＶＰＷＲ＋Ｖｔｈ１）を出力する。トランジスタＴｒＨのゲート電圧が電圧（ＶＰＷＲ＋Ｖｔｈ１）と一致するとき、信号ＳＮＳ＿（ＶＰＷＲ＋Ｖｔｈ１）は“１”でも“０”でもありうるが、ここでは“１”であるとする。

Ｖｔｈ２センサ３３は、出力端子ＯＵＴに加わる出力電圧Ｖ_ＯＵＴを所定電圧Ｖｔｈ２と比較して、比較結果に応じた信号ＳＮＳ＿Ｖｔｈ２を出力する（Ｖｔｈ２＞０）。センサ３３は、出力電圧Ｖ_ＯＵＴが電圧Ｖｔｈ２を上回るとき、“１”の信号ＳＮＳ＿Ｖｔｈ２を出力し、出力電圧Ｖ_ＯＵＴが電圧Ｖｔｈ２未満であるとき、“０”の信号ＳＮＳ＿Ｖｔｈ２を出力する。出力電圧Ｖ_ＯＵＴが電圧Ｖｔｈ２と一致するとき、信号ＳＮＳ＿Ｖｔｈ２は“１”でも“０”でもありうるが、ここでは“１”であるとする。電圧Ｖｔｈ２は、正の電圧であるが電源電圧ＶＰＷＲ（ここでは１２Ｖ）よりも随分と小さく、例えば０．５Ｖである。少なくとも電圧Ｖｔｈ２は電源電圧ＶＰＷＲの半分の電圧よりも小さい。

ローサイドオフセンサ３４は、ゲート電圧ＬＧに基づき（詳細にはトランジスタＴｒＬのゲート－ソース間電圧Ｖ_ＧＳに基づき）トランジスタＴｒＬがオフ状態であるか否かを検出する。具体的にはセンサ３４は、トランジスタＴｒＬのゲート－ソース間電圧Ｖ_ＧＳをトランジスタＴｒＬの特性に応じた所定のゲート閾値電圧Ｖ_ＴＨＬ（ゲート遮断電圧）と比較して、比較結果に応じた信号ＳＮＳ＿ＴｒＬ＿ＯＦＦを出力する（Ｖ_ＴＨＬ＞０）。トランジスタＴｒＬの電圧Ｖ_ＧＳがゲート閾値電圧Ｖ_ＴＨＬ未満であるときトランジスタＴｒＬはオフ状態となり、トランジスタＴｒＬの電圧Ｖ_ＧＳがゲート閾値電圧Ｖ_ＴＨＬ以上であるときトランジスタＴｒＬはオン状態となる。故に、センサ３４は、トランジスタＴｒＬの電圧Ｖ_ＧＳがゲート閾値電圧Ｖ_ＴＨＬ未満であるとき、トランジスタＴｒＬがオフ状態であることを示す信号として“１”の信号ＳＮＳ＿ＴｒＬ＿ＯＦＦを出力し、トランジスタＴｒＬの電圧Ｖ_ＧＳがゲート閾値電圧Ｖ_ＴＨＬ以上であるとき、トランジスタＴｒＬがオフ状態ではないことを示す信号（換言すればトランジスタＴｒＬがオン状態であることを示す信号）として“０”の信号ＳＮＳ＿ＴｒＬ＿ＯＦＦを出力する。

（ＶＰＷＲ－Ｖｔｈ３）センサ３５は、出力端子ＯＵＴに加わる出力電圧Ｖ_ＯＵＴを電源電圧ＶＰＷＲよりも所定電圧Ｖｔｈ３だけ低い正の電圧（ＶＰＷＲ－Ｖｔｈ３）と比較して、比較結果に応じた信号ＳＮＳ＿（ＶＰＷＲ－Ｖｔｈ３）を出力する（Ｖｔｈ３＞０）。センサ３５は、出力電圧Ｖ_ＯＵＴが電圧（ＶＰＷＲ－Ｖｔｈ３）を上回るとき、“１”の信号ＳＮＳ＿（ＶＰＷＲ－Ｖｔｈ３）を出力し、出力電圧Ｖ_ＯＵＴが電圧（ＶＰＷＲ－Ｖｔｈ３）未満であるとき、“０”の信号ＳＮＳ＿（ＶＰＷＲ－Ｖｔｈ３）を出力する。出力電圧Ｖ_ＯＵＴが電圧（ＶＰＷＲ－Ｖｔｈ３）と一致するとき、信号ＳＮＳ＿（ＶＰＷＲ－Ｖｔｈ３）は“１”でも“０”でもありうるが、ここでは“１”であるとする。電圧Ｖｔｈ３は、正の電圧であるが電源電圧ＶＰＷＲ（ここでは１２Ｖ）よりも随分と小さく、例えば０．５Ｖである。少なくとも電圧Ｖｔｈ３は電源電圧ＶＰＷＲの半分の電圧よりも小さく、“ＶＰＷＲ＞ＶＰＷＲ－Ｖｔｈ３＞Ｖｔｈ２＞０”が成立する。

出力制御回路１は、入力信号Ｓ_ＩＮと、センサ３１～３５からの信号ＳＮＳ＿ＴｒＨ＿ＯＦＦ、信号ＳＮＳ＿（ＶＰＷＲ＋Ｖｔｈ１）、信号ＳＮＳ＿Ｖｔｈ２、信号ＳＮＳ＿ＴｒＬ＿ＯＦＦ及び信号ＳＮＳ＿（ＶＰＷＲ－Ｖｔｈ３）とに基づき、信号Ｓ＿Ｈｏｎ、Ｓ＿Ｈｏｆｆ、Ｓ＿Ｌｏｎ、Ｓ＿Ｌｏｆｆ、Ｓ＿ＩＨｏｎ、Ｓ＿ＩＨｏｆｆ、Ｓ＿ＩＬｏｎ及びＳ＿ＩＬｏｆｆを生成及び出力することを通じて、トランジスタＴｒＨ及びＴｒＬのオン／オフ制御を行う。

図３に示す如く、入力信号Ｓ_ＩＮはローレベルとハイレベルを交互にとる矩形波状の信号であり、出力電圧Ｖ_ＯＵＴは入力信号Ｓ_ＩＮのレベルに応じてローレベルとハイレベルを交互にとる矩形波状の電圧となる。但し、詳細には、ブリッジ出力回路ＢＢにおいては、出力電圧Ｖ_ＯＵＴを緩やかに上昇及び下降させるスルーレート制御が行われる。出力電圧Ｖ_ＯＵＴを急峻に変化させると、その急峻な電圧変化における高周波成分が、ブリッジ出力回路ＢＢを含む装置（例えば後述のＨＤＤ装置）全体の騒音を増大させることが知られているが、スルーレート制御は、このような騒音に低減に寄与するものとして必要とされる。

図４に、１００ｋＨｚ（キロヘルツ）のＰＷＭ周波数を有するパルス幅変調信号（ＰＷＭ信号）が入力信号Ｓ_ＩＮとして出力制御回路１に供給されたときの出力電圧Ｖ_ＯＵＴの波形例を示す。図４の例では、出力電圧Ｖ_ＯＵＴの変化のスルーレートが１００Ｖ／μｓｅｃ（ボルト／マイクロ秒）となっている。

尚、以下では、記述の簡略化上、トランジスタだけでなく、スイッチ機能付きの定電流回路（上述の定電流回路ＩＨｏｎ、ＩＨｏｆｆ、ＩＬｏｎ、ＩＬｏｆｆを含み、後述の図７及び図１４における定電流回路１２１、１２２、２２１及び２２２も含む）についても、ターンオン、ターンオフという表現を用いる。即ち、トランジスタについて、ターンオンは当該トランジスタのオフ状態からオン状態への切り替わりを指すと共にターンオフは当該トランジスタのオン状態からオフ状態への切り替わりを指し、これと同様に、スイッチ機能付きの定電流回路について、ターンオンは当該定電流回路のオフ状態からオン状態への切り替わりを指すと共にターンオフは当該定電流回路のオン状態からオフ状態への切り替わりを指すものとする。

上述の内容を基本とするブリッジ出力回路ＢＢについての詳細な構成例、動作例、応用例及び変形例を、以下の第１～第５実施例の中で説明する。特に記述無き限り且つ矛盾無き限り、本実施形態において上述した事項が後述の第１～第５実施例に適用され、第１～第５実施例において上述の内容と矛盾する事項については、第１～第５実施例での記載が優先される。また矛盾無き限り、以下に述べる第１～第５実施例の内、任意の実施例に記載した事項を、他の任意の実施例に適用することもできる（即ち第１～第５実施例の内の任意の２以上の実施例を組み合わせることも可能である）。

［第１実施例］
第１実施例を説明する。ノードＮＤから出力端子ＯＵＴを通じて負荷ＬＤに向かう向きに電流Ｉ_ＯＵＴが流れる状態をソース状態と称する。ソース状態において電流Ｉ_ＯＵＴの極性は正である（図１参照）。第１実施例ではソース状態であることを前提とし、ソース状態に関わるブリッジ出力回路ＢＢの動作及び構成を説明する。

図５に、入力信号Ｓ_ＩＮが“０”から“１”に切り替わるときのゲート電圧ＨＧ及びＬＧ並びに出力電圧Ｖ_ＯＵＴの波形を、幾つかの信号の状態等と共に示す。出力制御回路１内で入力信号Ｓ_ＩＮに基づき駆動信号ＤＲＶが生成される（生成方法については後述）。入力信号Ｓ_ＩＮ及び駆動信号ＤＲＶは二値信号であり、各々に、“１”又は“０”の値を持つ。入力信号Ｓ_ＩＮ及び駆動信号ＤＲＶはハイレベル又はローレベルの電位をとり、入力信号Ｓ_ＩＮ及び駆動信号ＤＲＶにおいて、ハイレベルは“１”の値を持ち、ローレベルは“０”の値を持つ。“１”の入力信号Ｓ_ＩＮは、トランジスタＴｒＨをオン状態とし且つトランジスタＴｒＬをオフ状態とすべきことを指示する信号として機能し、“０”の入力信号Ｓ_ＩＮは、トランジスタＴｒＨをオフ状態とし且つトランジスタＴｒＬをオン状態とすべきことを指示する信号として機能する。

図５において、実線波形１１１１及び１１１２は夫々ゲート電圧ＨＧ及びＬＧの波形を表し、破線波形１１１３は出力電圧Ｖ_ＯＵＴの波形を表す。時間の進行につれて、タイミングＴ_Ａ１、Ｔ_Ａ２、Ｔ_Ａ３、Ｔ_Ａ４が、この順番で訪れる。図５において、タイミングＴ_Ａ３近辺に至るまでの部分では、波形１１１１及び１１１３が重なり合っている（実際にはそれらが多少相違するが図面の煩雑化の防止のため当該相違を図示しない）。

タイミングＴ_Ａ１直前において、信号Ｓ_ＩＮ及びＤＲＶは共に“０”であり、ゲート電圧ＬＧがハイレベル（Ｖｒｅｇ２；５Ｖ）となっていてトランジスタＴｒＬはオン状態であり、ゲート電圧ＨＧがローレベル（０Ｖ）となっていてトランジスタＴｒＨはオフ状態であり、出力電圧Ｖ_ＯＵＴは実質的に０Ｖとなっている。また、タイミングＴ_Ａ１直前において、信号ＳＮＳ＿ＴｒＬ＿ＯＦＦ及びＳＮＳ＿（ＶＰＷＲ＋Ｖｔｈ１）は“０”であり、定電流回路ＩＨｏｎ、ＩＨｏｆｆ、ＩＬｏｎ、ＩＬｏｆｆは、夫々、オフ状態、オフ状態、オン状態、オフ状態であり、トランジスタＨｏｎ、Ｈｏｆｆ、Ｌｏｎ、Ｌｏｆｆは、夫々、オフ状態、オン状態、オン状態、オフ状態である。

タイミングＴ_Ａ１にて入力信号Ｓ_ＩＮが“０”から“１”に変化し、この変化を受けてタイミングＴ_Ａ１にて駆動信号ＤＲＶも“０”から“１”に変化する。タイミングＴ_Ａ１において、出力制御回路１は、駆動信号ＤＲＶの“０”から“１”への遷移を契機に、スイッチ機能付きの定電流回路ＩＬｏｎ及びトランジスタＬｏｎをターンオフすると共にスイッチ機能付きの定電流回路ＩＬｏｆｆ及びトランジスタＬｏｆｆをターンオンする。そうすると、タイミングＴ_Ａ１を起点にして、トランジスタＴｒＬのゲート－ソース間容量の蓄積電荷が定電流回路ＩＬｏｆｆ及びトランジスタＬｏｆｆを通じて放電されてゆき、ゲート電圧ＬＧが低下してゆく。

そして、タイミングＴ_Ａ２にてゲート電圧ＬＧがゲート閾値電圧Ｖ_ＴＨＬを下回ることで信号ＳＮＳ＿ＴｒＬ＿ＯＦＦが“０”から“１”に変化する。タイミングＴ_Ａ２において、出力制御回路１は、信号ＳＮＳ＿ＴｒＬ＿ＯＦＦの“０”から“１”への遷移を契機に、スイッチ機能付きの定電流回路ＩＨｏｎをターンオンする一方で、トランジスタＨｏｆｆ及びスイッチ機能付きの定電流回路ＩＬｏｆｆをターンオフする。そうすると、タイミングＴ_Ａ２を起点にして、トランジスタＴｒＨのゲート－ソース間容量が定電流回路ＩＨｏｎからの電流にて充電されてゆく。この充電によりトランジスタＴｒＨが徐々にオン状態に向かうことになる。

但し、タイミングＴ_Ａ３までは（又はタイミングＴ_Ａ３近辺までは）トランジスタＴｒＨが未だオフ状態にあり、トランジスタＴｒＨのドレイン－ソース間抵抗が相当に大きいことから一時的に出力電圧Ｖ_ＯＵＴが０Ｖよりも下回る。第１実施例に係る負荷ＬＤは、一定の電流を出力電流Ｉ_ＯＵＴとして引き込む定電流負荷であっても良く（ここでは、そのように考える）、この場合、トランジスタＴｒＨ及びＴｒＬの双方がオフ状態となっている期間（タイミングＴ_Ａ２及びＴ_Ａ３間の期間）では、グランドからトランジスタＴｒＬの寄生ダイオードを通じて負荷ＬＤに向け電流Ｉ_ＯＵＴが流れるため、当該寄生ダイオードの電圧降下分だけ、電圧Ｖ_ＯＵＴが０Ｖよりも低くなる。

タイミングＴ_Ａ３近辺からゲート電圧ＨＧが０Ｖ近辺より電源電圧Ｖｒｅｇ１に向けて徐々に上昇してゆくと共に出力電圧Ｖ_ＯＵＴが０Ｖ近辺より電源電圧ＶＰＷＲに向けて徐々に上昇してゆく。即ち、タイミングＴ_Ａ３から後述のタイミングＴ_Ａ４までにおいてスルーレート制御ＳＲ_Ａが実行される。

スルーレート制御ＳＲ_Ａの実行期間では、定電流回路ＩＨｏｎからトランジスタＴｒＨのゲートに向けて定電流が供給されることで、トランジスタＴｒＨのゲート電圧ＨＧが徐々に上昇してゆき、ゲート電圧ＨＧの上昇に伴ってトランジスタＴｒＨのドレイン－ソース間抵抗が徐々に低下してゆく結果、出力電圧Ｖ_ＯＵＴが徐々に上昇していく。スルーレート制御ＳＲ_Ａの実行期間を含むタイミングＴ_Ａ２及びＴ_Ａ４間の期間では、定電流回路ＩＨｏｎ、ＩＨｏｆｆ、ＩＬｏｎ及びＩＬｏｆｆの内、定電流回路ＩＨｏｎのみがオン状態とされ、且つ、トランジスタＨｏｎ、Ｈｏｆｆ、Ｌｏｎ及びＬｏｆｆの内、トランジスタＬｏｆｆのみがオン状態とされる。

スルーレート制御ＳＲ_Ａの実行を通じて上昇するゲート電圧ＨＧがタイミングＴ_Ａ４にて電圧（ＶＰＷＲ＋Ｖｔｈ１）に達して、信号ＳＮＳ＿（ＶＰＷＲ＋Ｖｔｈ１）が“０”から“１”に変化する。タイミングＴ_Ａ４において、出力制御回路１は、信号ＳＮＳ＿（ＶＰＷＲ＋Ｖｔｈ１）の“０”から“１”への遷移を契機にトランジスタＨｏｎをターンオンする。そうすると、タイミングＴ_Ａ４を起点に、速やかにゲート電圧ＨＧが電源電圧Ｖｒｅｇ１に向けて上昇してゆく。

タイミングＴ_Ａ４直後において、トランジスタＴｒＨはオン状態且つトランジスタＴｒＬはオフ状態であり、定電流回路ＩＨｏｎ、ＩＨｏｆｆ、ＩＬｏｎ、ＩＬｏｆｆは、夫々、オン状態、オフ状態、オフ状態、オフ状態であり、且つ、トランジスタＨｏｎ、Ｈｏｆｆ、Ｌｏｎ、Ｌｏｆｆは、夫々、オン状態、オフ状態、オフ状態、オン状態である。タイミングＴ_Ａ４直後における、それらの状態は、次回、駆動信号ＤＲＶが“１”から“０”に変化するまで維持される。

図６に、入力信号Ｓ_ＩＮの値が“１”から“０”に切り替わるときのゲート電圧ＨＧ及びＬＧ並びに出力電圧Ｖ_ＯＵＴの波形を、幾つかの信号の状態等と共に示す。図６において、実線波形１１２１及び１１２２は夫々ゲート電圧ＨＧ及びＬＧの波形を表し、破線波形１１２３は出力電圧Ｖ_ＯＵＴの波形を表す。時間の進行につれて、タイミングＴ_Ｂ１、Ｔ_Ｂ２、Ｔ_Ｂ３、Ｔ_Ｂ４が、この順番で訪れる。図６において、タイミングＴ_Ｂ４近辺の後の部分では、波形１１２１及び１１２３が重なり合っている（実際にはそれらが多少相違するが図面の煩雑化の防止のため当該相違を図示しない）。ここでは、図５のタイミングＴ_Ａ１にて入力信号Ｓ_ＩＮが“０”から“１”に変化した後、タイミングＴ_Ａ４を経て、次に入力信号Ｓ_ＩＮが“１”から“０”に変化するタイミングがタイミングＴ_Ｂ１であると考える。尚、タイミングＴ_Ｂ２の意義は後述の図９を参照した説明から明らかとなる。

タイミングＴ_Ｂ１直前において、信号Ｓ_ＩＮ及びＤＲＶは共に“１”であり、ゲート電圧ＨＧがハイレベル（Ｖｒｅｇ１；１７Ｖ）となっていてトランジスタＴｒＨはオン状態であり、ゲート電圧ＬＧがローレベル（０Ｖ）となっていてトランジスタＴｒＬはオフ状態であり、出力電圧Ｖ_ＯＵＴは実質的に電源電圧ＶＰＷＲ（１２Ｖ）と同じとなっている。また、タイミングＴ_Ｂ１直前において、定電流回路ＩＨｏｎ、ＩＨｏｆｆ、ＩＬｏｎ、ＩＬｏｆｆは、夫々、オン状態、オフ状態、オフ状態、オフ状態であり、且つ、トランジスタＨｏｎ、Ｈｏｆｆ、Ｌｏｎ、Ｌｏｆｆは、夫々、オン状態、オフ状態、オフ状態、オン状態である。

タイミングＴ_Ｂ１にて入力信号Ｓ_ＩＮが“１”から“０”に変化し、この変化から、或る程度の時間が経過したタイミングＴ_Ｂ２にて駆動信号ＤＲＶが“１”から“０”に変化する（駆動信号ＤＲＶの生成方法は後述）。タイミングＴ_Ｂ２において、出力制御回路１は、駆動信号ＤＲＶの“１”から“０”への遷移を契機に、スイッチ機能付きの定電流回路ＩＨｏｎ及びトランジスタＨｏｎをターンオフすると共にスイッチ機能付きの定電流回路ＩＨｏｆｆ及びトランジスタＨｏｆｆをターンオンする。そうすると、タイミングＴ_Ｂ２を起点にして、トランジスタＴｒＨのゲート－ソース間容量の蓄積電荷が定電流回路ＩＨｏｆｆ及びトランジスタＨｏｆｆを通じて放電されてゆき、ゲート電圧ＨＧが低下してゆく。

そして、タイミングＴ_Ｂ３にてゲート電圧ＨＧが所定電圧（ＶＰＷＲ＋Ｖｔｈ１）を下回ることで信号ＳＮＳ＿（ＶＰＷＲ＋Ｖｔｈ１）が“１”から“０”に変化する。タイミングＴ_Ｂ３において、出力制御回路１は、信号ＳＮＳ＿（ＶＰＷＲ＋Ｖｔｈ１）の“１”から“０”への遷移を契機にトランジスタＨｏｆｆをターンオフする。そうすると、タイミングＴ_Ｂ３を起点にして、トランジスタＴｒＨのゲート－ソース間容量の蓄積電荷が定電流回路ＩＨｏｆｆによる定電流にて放電されていくため、ゲート電圧ＨＧが０Ｖに向けて徐々に低下してゆく。そして、ゲート電圧ＨＧの低下に伴ってトランジスタＴｒＨのドレイン－ソース間抵抗が徐々に増加してゆく結果、出力電圧Ｖ_ＯＵＴが徐々に低下していく。即ち、タイミングＴ_Ｂ３から後述のタイミングＴ_Ｂ４までにおいて、出力電圧Ｖ_ＯＵＴが徐々に低下していくスルーレート制御ＳＲ_Ｂが実行される。スルーレート制御ＳＲ_Ｂの実行期間では、定電流回路ＩＨｏｎ、ＩＨｏｆｆ、ＩＬｏｎ及びＩＬｏｆｆの内、定電流回路ＩＨｏｆｆのみがオン状態とされ、且つ、トランジスタＨｏｎ、Ｈｏｆｆ、Ｌｏｎ及びＬｏｆｆの内、トランジスタＬｏｆｆのみがオン状態とされる。

スルーレート制御ＳＲ_Ｂの実行を通じ、タイミングＴ_Ｂ４にてトランジスタＴｒＨのゲート－ソース間電圧Ｖ_ＧＳが所定のゲート閾値電圧Ｖ_ＴＨＨを下回ると、信号ＳＮＳ＿ＴｒＨ＿ＯＦＦが“０”から“１”に変化する。タイミングＴ_Ｂ４において、出力制御回路１は、信号ＳＮＳ＿ＴｒＨ＿ＯＦＦの“０”から“１”への遷移を契機に、スイッチ機能付きの定電流回路ＩＨｏｆｆをターンオフすると共にトランジスタＨｏｆｆをターンオンし、且つ、スイッチ機能付きの定電流回路ＩＬｏｎをターンオンすると共にトランジスタＬｏｎをターンオン及びトランジスタＬｏｆｆをターンオフする。そうすると、タイミングＴ_Ｂ４を起点に、速やかにゲート電圧ＬＧが電源電圧Ｖｒｅｇ２に向けて上昇してゆき、トランジスタＴｒＬがオン状態へ向かう。

タイミングＴ_Ｂ４直後、定電流回路ＩＨｏｎ、ＩＨｏｆｆ、ＩＬｏｎ、ＩＬｏｆｆは、夫々、オフ状態、オフ状態、オン状態、オフ状態であり、且つ、トランジスタＨｏｎ、Ｈｏｆｆ、Ｌｏｎ、Ｌｏｆｆは、夫々、オフ状態、オン状態、オン状態、オフ状態である。タイミングＴ_Ｂ４直後における、それらの状態は、次回、駆動信号ＤＲＶが“０”から“１”に変化するまで維持される。タイミングＴ_Ｂ４以降、ゲート電圧ＬＧがゲート閾値電圧Ｖ_ＴＨＬ以上となった後において、トランジスタＴｒＨはオフ状態且つトランジスタＴｒＬはオン状態である。

図７を参照し、タイミングＴ_Ｂ２を定めるための回路を説明する。図７は、出力制御回路１に設けられたサンプルホールド回路１０の構成図である。サンプルホールド回路１０は、Ｎチャネル型のＭＯＳＦＥＴとして構成されたトランジスタ１１１及び１１２と、Ｓ／Ｈ用コンデンサ１１３と、定電流回路１２１及び１２２と、定電流回路１２３と、スイッチ制御回路１２４と、駆動信号生成回路１２５と、スイッチ１２６と、ゲートライン１２７と、を備える。ゲートライン１２７はトランジスタ１１２のゲートに接続される配線である。

トランジスタ１１１のドレイン及びゲートはスイッチ１２６の一端に共通接続され、スイッチ１２６の他端はゲートライン１２７に接続される。トランジスタ１１１のソースはグランドに接続される。Ｓ／Ｈ用コンデンサ１１３の一端はゲートライン１２７に接続され、Ｓ／Ｈ用コンデンサ１１３の他端はグランドに接続される。トランジスタ１１２のドレインは定電流回路１２３に接続され、トランジスタ１１２のソースはグランドに接続される。

定電流回路１２１及び１２２は電源電圧Ｖｒｅｇ３に基づき駆動するスイッチ機能付きの定電流回路であり、定電流回路１２１はコンデンサ１１３の充電用定電流回路として、定電流回路１２２はコンデンサ１１３の放電用定電流回路として機能する。電源電圧Ｖｒｅｇ３は、所定の正の直流電圧であり、ここでは１．５Ｖであるとする。詳細には、
充電用定電流回路１２１は信号ＳＮＳ＿Ｖｔｈ２に応じてオン状態及びオフ状態の何れかをとり、オン状態においてのみ所定の定電流Ｉ_Ｐ１をゲートライン１２７に向けて供給し、オフ状態において当該定電流Ｉ_Ｐ１はゲートライン１２７に供給されずに充電用定電流回路１２１及びゲートライン１２７間が遮断された状態と等価となる。但し、充電用定電流回路１２１のオン状態によるゲートライン１２７の電位の上昇は電源電圧Ｖｒｅｇ３までに制限される。
放電用定電流回路１２２はスイッチ制御回路１２４の制御の下でオン状態及びオフ状態の何れかをとり、オン状態においてのみ所定の定電流Ｉ_Ｐ２をゲートライン１２７から引き込むように動作し、オフ状態において定電流Ｉ_Ｐ２はゲートライン１２７及び放電用定電流回路１２２間に流れずに放電用定電流回路１２２及びゲートライン１２７間が遮断された状態と等価となる。但し、放電用定電流回路１２２のオン状態によるゲートライン１２７の電位の低下はグランドの電位までに制限される。

定電流回路１２３は、電源電圧Ｖｒｅｇ３に基づき、所定の定電流Ｉ_Ｐ３をトランジスタ１１２に向けて供給する。但し、定電流Ｉ_Ｐ３はトランジスタ１１２がオン状態であるときにのみトランジスタ１１２のドレイン電流として流れ、トランジスタ１１２がオフ状態であるときには、トランジスタ１１２のドレインの電圧を電源電圧Ｖｒｅｇ３まで上昇させるように作用する。

具体的な数値例としては、定電流Ｉ_Ｐ１、Ｉ_Ｐ２及びＩ_Ｐ３の電流値は２０μＡ（マイクロアンペア）であり、Ｓ／Ｈ用コンデンサ１１３の静電容量値は４ｐＦ（ピコファラッド）である。これらの数値は変形可能であるが、定電流Ｉ_Ｐ１及びＩ_Ｐ２の電流値は互いに一致している。定電流Ｉ_Ｐ３の電流値は定電流Ｉ_Ｐ１及びＩ_Ｐ２のそれらと一致していても良いし、不一致でも良い。

また、トランジスタ１１１及び１１２は互いに同じ構造を有するＭＯＳＦＥＴであって、トランジスタ１１１及び１１２のゲート閾値電圧は電圧Ｖ_ＴＨにて互いに一致しているものとする。従って、トランジスタ１１１のゲート－ソース間電圧が電圧Ｖ_ＴＨ以上であればトランジスタ１１１はオン状態となる一方でトランジスタ１１１のゲート－ソース間電圧が電圧Ｖ_ＴＨ未満であればトランジスタ１１１はオフ状態となり、トランジスタ１１２のゲート－ソース間電圧が電圧Ｖ_ＴＨ以上であればトランジスタ１１２はオン状態となる一方でトランジスタ１１２のゲート－ソース間電圧が電圧Ｖ_ＴＨ未満であればトランジスタ１１２はオフ状態となる。トランジスタ１１２のゲート－ソース間電圧と一致する、ゲートライン１２７における電圧をＶ_ＳＨＰにて表す。

図８（ａ）に示す如く、充電用定電流回路１２１は、信号ＳＮＳ＿Ｖｔｈ２が“０”であるとき（即ち“Ｖ_ＯＵＴ＜Ｖｔｈ２”であるとき）にオン状態となり、信号ＳＮＳ＿Ｖｔｈ２が“１”であるとき（即ち“Ｖ_ＯＵＴ≧Ｖｔｈ２”であるとき）にオフ状態となる。スイッチ制御回路１２４は、信号Ｓ_ＩＮ及びＳＮＳ＿Ｖｔｈ２に基づき、放電用定電流回路１２２の状態を制御する。図８（ｂ）に示す如く、スイッチ制御回路１２４は、信号Ｓ_ＩＮが“０”であって且つ信号ＳＮＳ＿Ｖｔｈ２が“１”であるときにのみ放電用定電流回路１２２をオン状態とし、それ以外では放電用定電流回路１２２をオフ状態とする。

駆動信号生成回路１２５には、信号Ｓ_ＩＮと共にトランジスタ１１２のドレインの電圧を表す信号１２８が入力され、当該回路１２５は、それらの信号に基づく信号を駆動信号ＤＲＶとして生成及び出力する。トランジスタ１１２がオン状態であるときには信号１２８がローレベルとなり、トランジスタ１１２がオフ状態であるときには信号１２８がハイレベルとなる。故に、駆動信号生成回路１２５は、信号１２８に基づいて、トランジスタ１１２のオン／オフ状態を認識できる。詳細は図９を参照して後述されるが、ソース状態において、駆動信号生成回路１２５は、入力信号Ｓ_ＩＮの“０”から“１”の変化に同期して駆動信号ＤＲＶも“０”から“１”に変化させ、その後、入力信号Ｓ_ＩＮの“１”から“０”への変化を経て、トランジスタ１１２がオン状態からオフ状態に遷移したことを契機に駆動信号ＤＲＶを“１”から“０”に変化させる。

スイッチ１２６は、“１”又は“０”の値をとる信号ＨＩＯＮｓｉｇに基づきオン状態及びオフ状態の何れかとなる。図８（ｃ）に示す如く、スイッチ１２６は、信号ＨＩＯＮｓｉｇが“１”のときにオン状態となり、信号ＨＩＯＮｓｉｇが“０”のときにオフ状態となる。信号ＨＩＯＮｓｉｇは、定電流回路ＩＨｏｎを制御するための信号Ｓ＿ＩＨｏｎに基づいて、出力制御回路１内にて生成される信号である。定電流回路ＩＨｏｎがオフ状態からオン状態に切り替わるタイミング（即ちタイミングＴ_Ａ２；図５及び後述の図９参照）において、信号ＨＩＯＮｓｉｇは“１”から“０”に変化し、その後、定電流回路ＩＨｏｎがオン状態からオフ状態に切り替わるタイミング（タイミングＴ_Ｂ２；図６参照）又は、定電流回路ＩＨｏｎがオン状態からオフ状態に切り替わるタイミングよりも後のタイミング（例えばタイミングＴ_Ｂ３若しくはＴ_Ｂ４；図６参照）において、信号ＨＩＯＮｓｉｇは“０”から“１”に変化する。

スイッチ１２６がオフ状態であるときにおいて、充電用定電流回路１２１がオン状態且つ放電用定電流回路１２２がオフ状態であれば定電流Ｉ_Ｐ１によりＳ／Ｈ用コンデンサ１１３が充電されて電圧Ｖ_ＳＨＰが電源電圧Ｖｒｅｇ３を上限に上昇してゆき、充電用定電流回路１２１がオフ状態且つ放電用定電流回路１２２がオン状態であればＳ／Ｈ用コンデンサ１１３の蓄積電荷が定電流Ｉ_Ｐ２により放電されて電圧Ｖ_ＳＨＰが０Ｖを下限に低下してゆく。

図９を参照し、サンプルホールド回路１０を利用した駆動信号ＤＲＶの生成動作を説明する。図９は、各信号及び各回路の状態についてのタイミングチャートである。図９には出力電圧Ｖ_ＯＵＴの概略的な波形も示されている。

タイミングＴ_Ａ１直前において、信号Ｓ_ＩＮ及びＤＲＶは“０”である。タイミングＴ_Ａ１直前において、信号ＨＩＯＮｓｉｇは“１”であってスイッチ１２６はオン状態であり且つ信号ＳＮＳ＿Ｖｔｈ２は“０”であって充電用定電流回路１２１はオン状態であり且つスイッチ制御回路１２４の働きにより放電用定電流回路１２２はオフ状態となっている。故に、タイミングＴ_Ａ１直前において、電圧Ｖ_ＳＨＰはトランジスタ１１１のゲート閾値電圧Ｖ_ＴＨと一致している。スイッチ１２６がオン状態となっているとき、トランジスタ１１２はオン状態とオフ状態の境界における不定状態となるが、駆動制御生成回路１２５は、タイミングＴ_Ａ１以前において“０”の入力信号Ｓ_ＩＮに基づき駆動信号ＤＲＶも“０”に維持する。

タイミングＴ_Ａ１にて入力信号Ｓ_ＩＮが“０”から“１”に変化する。駆動信号生成回路１２５は、信号１２８に関わらず（即ちトランジスタ１１２の状態に関わらず）、入力信号Ｓ_ＩＮが“０”から“１”に変化したときには、その変化に同期して駆動信号ＤＲＶも“０”から“１”に変化させる。故に、タイミングＴ_Ａ１にて駆動信号ＤＲＶが“０”から“１”に変化する。

タイミングＴ_Ａ１を起点にしてゲート電圧ＬＧが低下してゆき（図５参照）、タイミングＴ_Ａ２において、スイッチ機能付きの定電流回路ＩＨｏｎのターンオンに同期して信号ＨＩＯＮｓｉｇが“１”から“０”に変化し、その変化に応答してスイッチ１２６がオン状態からオフ状態に切り替わる。その後、出力電圧Ｖ_ＯＵＴが上昇してきて、タイミングＴ_Ａ３にて信号ＳＮＳ＿Ｖｔｈ２が“０”から“１”に変化し、信号ＳＮＳ＿Ｖｔｈ２の“０”から“１”への変化に応答して充電用定電流回路１２１がオン状態からオフ状態に切り替わる。そうすると、タイミングＴ_Ａ２及びＴ_Ａ３間では、スイッチ１２６がオフ状態、充電用定電流回路１２１がオン状態且つ放電用定電流回路１２２がオフ状態となるため、定電流Ｉ_Ｐ１によりＳ／Ｈ用コンデンサ１１３が充電されて電圧Ｖ_ＳＨＰが上昇してゆき、タイミングＴ_Ａ３に至った時点で電圧Ｖ_ＳＨＰの上昇は停止する。その後、タイミングＴ_Ｂ１に至るまでは、スイッチ１２６、定電流回路１２１及び１２２の全てがオフ状態に維持されるため、タイミングＴ_Ａ３における電圧Ｖ_ＳＨＰの値は、タイミングＴ_Ｂ１まで維持されることになる。

トランジスタ１１２は、タイミングＴ_Ａ２以降、ゲート閾値電圧Ｖ_ＴＨより高い電圧Ｖ_ＳＨＰをゲートにて受けて安定的にオン状態となり、トランジスタ１１２のオン状態は、後述されるようにタイミングＴ_Ｂ２まで維持される。

タイミングＴ_Ｂ１にて入力信号Ｓ_ＩＮが“１”から“０”に変化する。タイミングＴ_Ｂ１において、信号ＳＮＳ＿Ｖｔｈ２は“１”であるので、入力信号Ｓ_ＩＮが“１”から“０”に変化すると、“０”の入力信号Ｓ_ＩＮと“１”の信号ＳＮＳ＿Ｖｔｈ２を受けて放電用定電流回路１２２がオフ状態からオン状態に切り替わる。また、タイミングＴ_Ｂ１において、信号ＨＩＯＮｓｉｇは“０”であるが故にスイッチ１２６はオフ状態であり、且つ、信号ＳＮＳ＿Ｖｔｈ２は“１”であるが故に充電用定電流回路１２１はオフ状態である。従って、タイミングＴ_Ｂ１を起点にして、定電流Ｉ_Ｐ２によりＳ／Ｈ用コンデンサ１１３の蓄積電荷が放電されて電圧Ｖ_ＳＨＰが低下してゆく。この低下は、次回、信号ＳＮＳ＿Ｖｔｈ２が“１”から“０”に変化するタイミング１１４１まで継続する。図９の例では、タイミング１１４１よりも後のタイミング１１４２において信号ＨＩＯＮｓｉｇが“０”から“１”に変化し、これに同期してスイッチ１２６がオフ状態からオン状態に切り替わっている。

即ち、タイミングＴ_Ｂ１から次回に入力信号Ｓ_ＩＮが“０”から“１”に変化するまでの期間に注目した場合、
信号ＨＩＯＮｓｉｇはタイミングＴ_Ｂ１及び１１４２間で“０”であって且つタイミング１１４２以降で“１”であり、
スイッチ１２６はタイミングＴ_Ｂ１及び１１４２間でオフ状態であって且つタイミング１１４２以降でオン状態であり、
信号ＳＮＳ＿Ｖｔｈ２はタイミングＴ_Ｂ１及び１１４１間で“１”であって且つタイミング１１４１以降で“０”であり、
充電用定電流回路１２１はタイミングＴ_Ｂ１及び１１４１間でオフ状態であって且つタイミング１１４１以降でオン状態であり、
放電用定電流回路１２２はタイミングＴ_Ｂ１及び１１４１間でオン状態であって且つタイミング１１４１以降でオフ状態である。

タイミング１１４１を境に充電用定電流回路１２１がオン状態へ且つ放電用定電流回路１２２がオフ状態へと切り替わるため、電圧Ｖ_ＳＨＰはタイミング１１４１を境に下降から上昇に転じ、タイミング１１４２以降ではスイッチ１２６がオン状態となるため電圧Ｖ_ＳＨＰが電圧Ｖ_ＴＨと一致するようになる。

タイミングＴ_Ｂ１とタイミング１１４１との間に存在するタイミングＴ_Ｂ２は、電圧Ｖ_ＳＨＰが電圧Ｖ_ＴＨより高い状態から電圧Ｖ_ＴＨより低い状態へと遷移するタイミングである。故に、トランジスタ１１２はタイミングＴ_Ｂ２を境にオン状態からオフ状態へと切り替わり、その後、トランジスタ１１２のオフ状態は少なくともタイミング１１４２まで維持される。ソース状態において、駆動信号生成回路１２５は、入力信号Ｓ_ＩＮの“０”から“１”の変化に同期して駆動信号ＤＲＶも“０”から“１”に変化させ、その後、入力信号Ｓ_ＩＮの“１”から“０”への変化を経て、トランジスタ１１２がオン状態からオフ状態に遷移したことを契機に駆動信号ＤＲＶを“１”から“０”に変化させるよう構成されている。故に、タイミングＴ_Ｂ２にて駆動信号ＤＲＶが“１”から“０”に変化することになる。

今、タイミングＴ_Ａ２及びＴ_Ａ３間の期間をサンプリング期間Ｐ１と称し、タイミングＴ_Ｂ１及びＴ_Ｂ２間の期間を調整期間Ｐ２と称する。定電流Ｉ_Ｐ１の値と定電流Ｉ_Ｐ２の値は等しいため、サンプリング期間Ｐ１と調整期間Ｐ２の長さは等しくなる。

サンプリング期間Ｐ１は、入力信号Ｓ_ＩＮが“１”であって且つ定電流回路ＩＨｏｎによりトランジスタＴｒＨをオフ状態からオン状態へ向かわせているが、トランジスタＴｒＨが未だ十分にオン状態になっていない期間であり、トランジスタＴｒＨ及びＴｒＬが共にオフ状態となるデッドタイム期間（以下単にデッドタイムとも称されうる）を含む又はデッドタイム期間に相当する。デッドタイムは貫通電流の防止のために必要なものであるが、デッドタイムの存在を無視してトランジスタＴｒＨ及びＴｒＬから成るハーフブリッジ回路を駆動制御すると、ハーフブリッジ回路の出力デューティが、入力信号Ｓ_ＩＮが示すものから大きく乖離することがある。これを考慮し、出力制御回路１は、サンプルホールド回路１０を用いて、デッドタイムの長さの情報を保持し、入力信号Ｓ_ＩＮが“１”から“０”に変化した後、デッドタイムに相当する時間分だけ、駆動信号ＤＲＶが“１”から“０”に変化するのを遅らせる。遅らせる長さ分の期間が調整期間Ｐ２に相当し、入力信号Ｓ_ＩＮの“０”への切り替わりを受けてハイサイドトランジスタＴｒＨをターンオフさせる動作を開始する前に調整期間Ｐ２が挿入されることになる。

図１０等を参照し、これについて説明を加える。今、入力信号Ｓ_ＩＮが“１”である期間、“０”である期間を、夫々、指定オン期間、指定オフ期間と称する。指定オン期間の長さＴｏｎと指定オフ期間の長さＴｏｆｆの合計に対する指定オン期間の長さＴｏｎの比を指定出力デューティと称し、記号“ＤＵＴＹ_{ＩＤＥＡＬ}”で表す。即ち、ＤＵＴＹ_{ＩＤＥＡＬ}＝Ｔｏｎ／（Ｔｏｎ＋Ｔｏｆｆ）、である。また、出力電圧Ｖ_ＯＵＴが電源電圧ＶＰＷＲの半分（ここでは６Ｖ）以上となっている期間を実オン期間と称し、出力電圧Ｖ_ＯＵＴが電源電圧ＶＰＷＲの半分未満となっている期間を実オフ期間と称する。実オン期間の長さＴｏｎ’と実オフ期間の長さＴｏｆｆ’の合計に対する実オン期間の長さＴｏｎ’の比を、実出力デューティと称し、記号“ＤＵＴＹ_ＲＥＡＬ”で表す。即ち、ＤＵＴＹ_ＲＥＡＬ＝Ｔｏｎ’／（Ｔｏｎ’＋Ｔｏｆｆ’）、である。

入力信号Ｓ_ＩＮが“０”から“１”に変化してから出力電圧Ｖ_ＯＵＴの上昇により出力電圧Ｖ_ＯＵＴが電源電圧ＶＰＷＲの半分に達するまでの時間を“ｄｏｎ”で表す。入力信号Ｓ_ＩＮが“１”から“０”に変化してから出力電圧Ｖ_ＯＵＴの低下により出力電圧Ｖ_ＯＵＴが電源電圧ＶＰＷＲの半分以下となるまでの時間を“ｄｏｆｆ”で表す。更に、“ΔＴｏｎ＝｜ｄｏｎ－ｄｏｆｆ｜”と定義する。

仮に時間ΔＴｏｎがゼロであるならば“ＤＵＴＹ_{ＩＤＥＡＬ}＝ＤＵＴＹ_ＲＥＡＬ”となる。即ち、入力信号Ｓ_ＩＮにて指示された通りの出力デューティが得られる。しかしながら、時間ΔＴｏｎがゼロでなければ“ＤＵＴＹ_{ＩＤＥＡＬ}≠ＤＵＴＹ_ＲＥＡＬ”となり、ＤＵＴＹ_{ＩＤＥＡＬ}及びＤＵＴＹ_ＲＥＡＬ間のずれは入力信号Ｓ_ＩＮの周波数の増大に伴って増大する。

便宜上、入力信号Ｓ_ＩＮをそのまま駆動信号ＤＲＶとして用いるブリッジ出力回路（以下、対比用ブリッジ出力回路と称する）を想定し、対比用ブリッジ出力回路における上記ずれの数値例を説明する（ソース状態において、対比用ブリッジ出力回路では“ｄｏｎ＞ｄｏｆｆ”となる）。即ち例えば、対比用ブリッジ出力回路に関し、時間ΔＴｏｎが０．２μｓ（マイクロ秒）であって且つ“ＤＵＴＹ_{ＩＤＥＡＬ}＝０．６６”である条件下において、
入力信号Ｓ_ＩＮの周波数が５０ｋＨｚ（キロヘルツ）であるならば、Ｔｏｎは１３．２μｓ（＝２０μｓ×０．６６）且つＴｏｎ’は１３．０μｓ（＝２０μｓ×０．６６－０．２μｓ）となるので、“ＤＵＴＹ_{ＩＤＥＡＬ}＝０．６５”となり、ＤＵＴＹ_{ＩＤＥＡＬ}及びＤＵＴＹ_ＲＥＡＬ間のずれはそれほど大きくは無いが、
入力信号Ｓ_ＩＮの周波数が２００ｋＨｚ（キロヘルツ）であるならば、Ｔｏｎは３．３μｓ（＝５μｓ×０．６６）且つＴｏｎ’は３．１μｓ（＝５μｓ×０．６６－０．２μｓ）となるので、“ＤＵＴＹ_{ＩＤＥＡＬ}＝０．６２”となって、ＤＵＴＹ_{ＩＤＥＡＬ}及びＤＵＴＹ_ＲＥＡＬ間のずれが顕著となる。

入力信号Ｓ_ＩＮにてＤＵＴＹ_{ＩＤＥＡＬ}による負荷ＬＤの駆動が指定されているときに、ＤＵＴＹ_{ＩＤＥＡＬ}から大きくずれたＤＵＴＹ_ＲＥＡＬにて負荷ＬＤを駆動するのは、当然に好ましくない。

一方で、第１実施例で想定されるソース状態において対比用ブリッジ出力回路にて“ｄｏｎ＞ｄｏｆｆ”となる原因は、トランジスタＴｒＨをオフ状態からオン状態に切り替える際にデッドタイムが存在することにあり、このデッドタイム（デッドタイム期間）は図９のサンプリング期間Ｐ１に相当すると考えることができる。これを考慮し、上述の如く、出力制御回路１は、サンプルホールド回路１０を用いて、デッドタイムの長さの情報を取得して保持し、入力信号Ｓ_ＩＮが“１”から“０”に変化した後、デッドタイムに相当する時間分だけ駆動信号ＤＲＶが“１”から“０”に変化するのを遅らせる。遅らせる長さ分の期間が調整期間Ｐ２に相当し、入力信号Ｓ_ＩＮの“０”への切り替わりを受けてハイサイドトランジスタＴｒＨをターンオフさせる動作を開始する前に調整期間Ｐ２が挿入されることになる。

図１１（ａ）に、入力信号Ｓ_ＩＮをそのまま駆動信号ＤＲＶとして用いる対比用ブリッジ出力回路での信号Ｓ_ＩＮ及びＤＲＶ並びに出力電圧Ｖ_ＯＵＴの概略波形を表し、図１１（ｂ）に、第１実施例に係るブリッジ出力回路ＢＢでの信号Ｓ_ＩＮ及びＤＲＶ並びに出力電圧Ｖ_ＯＵＴの概略波形を表す。

図１１（ａ）及び（ｂ）において、期間１１６１は、入力信号Ｓ_ＩＮの“１”への変化を受けてローサイドトランジスタＴｒＬをターンオフさせる期間（タイミングＴ_Ａ１及びＴ_Ａ２間の期間に相当；図５及び図９参照）であり、期間１１６２は、トランジスタＴｒＬのターンオフ後、トランジスタＴｒＨ及びＴｒＬが共にオフ状態となっているデッドタイム期間（タイミングＴ_Ａ２及びＴ_Ａ３間の期間、即ちサンプリング期間Ｐ１に相当；図５及び図９参照）であり、期間１１６３は、スルーレート制御ＳＲ_Ａが行われる期間（タイミングＴ_Ａ４及びＴ_Ａ４間の期間に相当；図５参照）である。期間１１６６は、入力信号Ｓ_ＩＮの“０”への変化を受けてハイサイドトランジスタＴｒＨをターンオフさせる期間（タイミングＴ_Ｂ２及びＴ_Ｂ３間の期間に相当；図６参照）であり、期間１１６７は、スルーレート制御ＳＲ_Ｂが行われる期間（タイミングＴ_Ｂ３及びＴ_Ｂ４間の期間に相当；図６参照）である。但し、詳細には、期間１１６６及び１１６７の双方を用いてハイサイドトランジスタＴｒＨをターンオフされることになる。

対比用ブリッジ出力回路では、デッドタイム期間１１６２分の時間が、時間ｄｏｎ及びｄｏｆｆ間の差（ΔＴｏｎ）として現れる。これに対し、第１実施例に係るブリッジ出力回路ＢＢでは、デッドタイム期間１１６２と同じ長さを有する調整期間Ｐ２が設けられ、入力信号Ｓ_ＩＮが“１”から“０”に変化したとき、調整期間Ｐ２分の時間の経過を待ってから駆動信号が“１”から“０”に変化するため、ΔＴｏｎがゼロ又はゼロ近辺に抑えられる。より具体的には例えば（図５及び図６も適宜参照）、タイミングＴ_Ａ１及びＴ_Ａ２間の長さに相当する期間１１６１の長さとタイミングＴ_Ｂ２及びＴ_Ｂ３間の長さに相当する期間１１６６の長さとが互いに同じとなるように、且つ、タイミングＴ_Ａ３及びＴ_Ａ４間の長さに相当する期間１１６３の長さとタイミングＴ_Ｂ３及びＴ_Ｂ４間の長さに相当する期間１１６７の長さとが互いに同じとなるように、ブリッジ出力回路ＢＢを構成しておくことができ、そのような構成を前提として、デッドタイム期間１１６２（タイミングＴ_Ａ２及びＴ_Ａ３間の期間に相当）の長さと同じ長さを有する調整期間Ｐ２（タイミングＴ_Ｂ１及びＴ_Ｂ２間の期間に相当）を設けておくことにより、ΔＴｏｎをゼロ又はゼロ近辺に抑えることが可能となる。尚、ここにおける同じとは、実質的に同じであることを包含する概念であり、多少の誤差を含み得る。

ソース状態について以下のことが言える。

ソース状態において、出力制御回路１は、入力信号Ｓ_ＩＮにおける“０”から“１”への信号変化に応答してトランジスタＴｒＬをターンオフさせてからトランジスタＴｒＨをターンオンさせる第１ソース用遷移動作を行った後、入力信号Ｓ_ＩＮにおける“１”から“０”への信号変化に応答してトランジスタＴｒＨをターンオフさせてからトランジスタＴｒＬをターンオンさせる第２ソース用遷移動作を行う。図１１（ｂ）の期間１１６１～１１６３（図５のタイミングＴ_Ａ１及びＴ_Ａ４間に相当）において第１ソース用遷移動作が行われる。図１１（ｂ）の期間１１６６及び１１６７（図６のタイミングＴ_Ｂ２及びＴ_Ｂ４間に相当）において、第２ソース用遷移動作の一部であるトランジスタＴｒＨのターンオフが実現され、その後において（図６のタイミングＴ_Ｂ４以降において）第２ソース用遷移動作の残部であるトランジスタＴｒＬのターンオンが実現される。

出力制御回路１は、第１ソース用遷移動作の過程でトランジスタＴｒＨ及びＴｒＬが共にオフ状態となるデッドタイムの長さに応じたアナログ信号を取得し、その後、入力信号Ｓ_ＩＮが“１”から“０”に変化したとき、取得したアナログ信号に基づく時間の経過を待ってから第２ソース用遷移動作を開始する。上記アナログ信号は、トランジスタＴｒＨをターンオンさせるための定電流回路ＩＨｏｎによる電流の供給開始タイミングＴ_Ａ２から出力電圧Ｖ_ＯＵＴが所定電圧Ｖｔｈ２に達するタイミングＴ_Ａ３までの時間に応じた信号であり、Ｓ／Ｈ用コンデンサ１１３を用いて取得及び保持される。

即ち、出力制御回路１に設けられたサンプルホールド回路１０は、トランジスタＴｒＨをターンオンさせるための定電流回路ＩＨｏｎによる電流の供給開始タイミングＴ_Ａ２から出力電圧Ｖ_ＯＵＴが閾値電圧Ｖｔｈ２に達するタイミングＴ_Ａ３までコンデンサ１１３に対し定電流Ｉ_Ｐ１を流すことでコンデンサ１１３の端子電圧（即ちコンデンサ１１３の両端子間電圧に相当する電圧Ｖ_ＳＨＰ）を初期電圧（Ｖ_ＴＨ）から変化させ、この変化分をアナログ信号として保持する。その後、サンプルホールド回路１０は入力信号Ｓ_ＩＮの“１”から“０”への変化タイミングＴ_Ｂ１より定電流Ｉ_Ｐ１とは逆向きの定電流Ｉ_Ｐ２をコンデンサ１１３に流し、出力制御回路１はコンデンサ１１３の端子電圧（電圧Ｖ_ＳＨＰ）が初期電圧（Ｖ_ＴＨ）に戻ることを受けて第２ソース用遷移動作を開始する。第２ソース用遷移動作は、タイミングＴ_Ｂ２におけるトランジスタ１１２のターンオフを契機に開始されることになる。

ソース状態において、サンプルホールド回路１０は、デッドタイムに相当するタイミングＴ_Ａ２及びＴ_Ａ３間の時間長さをサンプリングし、サンプリング結果を、タイミングＴ_Ａ２及びＴ_Ａ３間におけるコンデンサ１１３の端子電圧変化量として保持する機能を持つ。保持されたサンプリング結果を用いれば、入力信号Ｓ_ＩＮが“１”から“０”に変化したときに調整期間Ｐ２の挿入が可能となる。

［第２実施例］
第２実施例を説明する。負荷ＬＤから出力端子ＯＵＴを介してノードＮＤに向かう向きに電流Ｉ_ＯＵＴが流れる状態をシンク状態と称する。シンク状態において電流Ｉ_ＯＵＴの極性は負である（図１参照）。第２実施例ではシンク状態であることを前提とし、シンク状態に関わるブリッジ出力回路ＢＢの動作及び構成を説明する。

図１２に、入力信号Ｓ_ＩＮが“１”から“０”に切り替わるときのゲート電圧ＨＧ及びＬＧ並びに出力電圧Ｖ_ＯＵＴの波形を、幾つかの信号の状態等と共に示す。出力制御回路１内で入力信号Ｓ_ＩＮに基づき駆動信号ＤＲＶが生成される（生成方法については後述）。第１実施例でも述べたが、入力信号Ｓ_ＩＮ及び駆動信号ＤＲＶは二値信号であり、各々に、“１”又は“０”の値を持つ。入力信号Ｓ_ＩＮ及び駆動信号ＤＲＶはハイレベル又はローレベルの電位をとり、入力信号Ｓ_ＩＮ及び駆動信号ＤＲＶにおいて、ハイレベルは“１”の値を持ち、ローレベルは“０”の値を持つ。“１”の入力信号Ｓ_ＩＮは、トランジスタＴｒＨをオン状態とし且つトランジスタＴｒＬをオフ状態とすべきことを指示する信号として機能し、“０”の入力信号Ｓ_ＩＮは、トランジスタＴｒＨをオフ状態とし且つトランジスタＴｒＬをオン状態とすべきことを指示する信号として機能する。

図１２において、実線波形１２１１及び１２１２は夫々ゲート電圧ＨＧ及びＬＧの波形を表し、破線波形１２１３は出力電圧Ｖ_ＯＵＴの波形を表す。時間の進行につれて、タイミングＴ_Ｃ１、Ｔ_Ｃ２、Ｔ_Ｃ３、Ｔ_Ｃ４が、この順番で訪れる。図１２において、タイミングＴ_Ｃ２近辺以降では、波形１２１１及び１２１３が重なり合っている（実際にはそれらが多少相違するが図面の煩雑化の防止のため当該相違を図示しない）。

タイミングＴ_Ｃ１直前において、信号Ｓ_ＩＮ及びＤＲＶは共に“１”であり、ゲート電圧ＬＧがローレベル（０Ｖ）となっていてトランジスタＴｒＬはオフ状態であり、ゲート電圧ＨＧがハイレベル（Ｖｒｅｇ１；１７Ｖ）となっていてトランジスタＴｒＨはオン状態であり、出力電圧Ｖ_ＯＵＴは実質的に電源電圧ＶＰＷＲと一致している。また、タイミングＴ_Ｃ１直前において、信号ＳＮＳ＿ＴｒＨ＿ＯＦＦ、ＳＮＳ＿Ｖｔｈ２は夫々“０”、“１”であり、定電流回路ＩＨｏｎ、ＩＨｏｆｆ、ＩＬｏｎ、ＩＬｏｆｆは、夫々、オン状態、オフ状態、オフ状態、オフ状態であり、トランジスタＨｏｎ、Ｈｏｆｆ、Ｌｏｎ、Ｌｏｆｆは、夫々、オン状態、オフ状態、オフ状態、オン状態である。

タイミングＴ_Ｃ１にて入力信号Ｓ_ＩＮが“１”から“０”に変化し、この変化を受けてタイミングＴ_Ｃ１にて駆動信号ＤＲＶも“１”から“０”に変化する。タイミングＴ_Ｃ１において、出力制御回路１は、駆動信号ＤＲＶの“１”から“０”への遷移を契機に、スイッチ機能付きの定電流回路ＩＨｏｎ及びトランジスタＨｏｎをターンオフすると共にスイッチ機能付きの定電流回路ＩＨｏｆｆ及びトランジスタＨｏｆｆをターンオンする。そうすると、タイミングＴ_Ｃ１を起点にして、トランジスタＴｒＨのゲート－ソース間容量の蓄積電荷が定電流回路ＩＨｏｆｆ及びトランジスタＨｏｆｆを通じて放電されてゆき、ゲート電圧ＨＧが低下してゆく。

そして、タイミングＴ_Ｃ２にてゲート電圧ＨＧがゲート閾値電圧Ｖ_ＴＨＨを下回ることで信号ＳＮＳ＿ＴｒＨ＿ＯＦＦが“０”から“１”に変化する。タイミングＴ_Ｃ２において、出力制御回路１は、信号ＳＮＳ＿ＴｒＨ＿ＯＦＦの“０”から“１”への遷移を契機に、スイッチ機能付きの定電流回路ＩＬｏｎをターンオンする一方で、トランジスタＬｏｆｆ及びスイッチ機能付きの定電流回路ＩＨｏｆｆをターンオフする。そうすると、タイミングＴ_Ｃ２を起点にして、トランジスタＴｒＬのゲート－ソース間容量が定電流回路ＩＬｏｎからの電流にて充電されてゆく。この充電によりトランジスタＴｒＬが徐々にオン状態に向かうことになる。

但し、タイミングＴ_Ｃ３までは（又はタイミングＴ_Ｃ３近辺までは）トランジスタＴｒＬが未だオフ状態にあり、トランジスタＴｒＬのドレイン－ソース間抵抗が相当に大きいことから一時的に出力電圧Ｖ_ＯＵＴが上昇する（出力電圧Ｖ_ＯＵＴが電源電圧ＶＰＷＲよりも高くなることもある）。第２実施例に係る負荷ＬＤは、一定の電流を出力電流Ｉ_ＯＵＴとして出力端子ＯＵＴに向けて吐き出す定電流負荷であっても良く（ここでは、そのように考える）、この場合、トランジスタＴｒＨ及びＴｒＬの双方がオフ状態となっている期間では、負荷ＬＤからトランジスタＴｒＨの寄生ダイオードを通じ電源電圧ＶＰＷＲが加わるラインに電流Ｉ_ＯＵＴが流れ込むため、当該寄生ダイオードの電圧降下分だけ、電圧Ｖ_ＯＵＴが電源電圧ＶＰＷＲよりも高くなる。

タイミングＴ_Ｃ３近辺からゲート電圧ＨＧが電源電圧ＶＰＷＲ近辺より０Ｖに向けて徐々に低下してゆくと共に出力電圧Ｖ_ＯＵＴが電源電圧ＶＰＷＲ近辺より０Ｖに向けて徐々に低下してゆく。即ち、タイミングＴ_Ｃ３から後述のタイミングＴ_Ｃ４までにおいてスルーレート制御ＳＲ_Ｃが実行される。

スルーレート制御ＳＲ_Ｃの実行期間では、定電流回路ＩＬｏｎからトランジスタＴｒＬのゲートに向けて定電流が供給されることで、トランジスタＴｒＬのゲート電圧ＬＧが徐々に上昇してゆき、ゲート電圧ＬＧの上昇に伴ってトランジスタＴｒＬのドレイン－ソース間抵抗が徐々に低下してゆく結果、出力電圧Ｖ_ＯＵＴが徐々に低下していく。スルーレート制御ＳＲ_Ｃの実行期間を含むタイミングＴ_Ｃ２及びＴ_Ｃ４間の期間では、定電流回路ＩＨｏｎ、ＩＨｏｆｆ、ＩＬｏｎ及びＩＬｏｆｆの内、定電流回路ＩＬｏｎのみがオン状態とされ、且つ、トランジスタＨｏｎ、Ｈｏｆｆ、Ｌｏｎ及びＬｏｆｆの内、トランジスタＨｏｆｆのみがオン状態とされる。

スルーレート制御ＳＲ_Ｃの実行を通じて低下する出力電圧Ｖ_ＯＵＴがタイミングＴ_Ｃ４にて電圧Ｖｔｈ２を下回ることで、信号ＳＮＳ＿Ｖｔｈ２が“１”から“０”に変化する。タイミングＴ_Ｃ４において、出力制御回路１は、信号ＳＮＳ＿Ｖｔｈ２の“１”から“０”への遷移を契機にトランジスタＬｏｎをターンオンする。そうすると、タイミングＴ_Ｃ４を起点に、速やかにゲート電圧ＬＧが電源電圧Ｖｒｅｇ２に向けて上昇してゆく。

タイミングＴ_Ｃ４直後において、トランジスタＴｒＨはオフ状態且つトランジスタＴｒＬはオン状態であり、定電流回路ＩＨｏｎ、ＩＨｏｆｆ、ＩＬｏｎ、ＩＬｏｆｆは、夫々、オフ状態、オフ状態、オン状態、オフ状態であり、且つ、トランジスタＨｏｎ、Ｈｏｆｆ、Ｌｏｎ、Ｌｏｆｆは、夫々、オフ状態、オン状態、オン状態、オフ状態である。タイミングＴ_Ｃ４直後における、それらの状態は、次回、駆動信号ＤＲＶが“０”から“１”に変化するまで維持される。

図１３に、入力信号Ｓ_ＩＮの値が“０”から“１”に切り替わるときのゲート電圧ＨＧ及びＬＧ並びに出力電圧Ｖ_ＯＵＴの波形を、幾つかの信号の状態等と共に示す。図１３において、実線波形１２２１及び１２２２は夫々ゲート電圧ＨＧ及びＬＧの波形を表し、破線波形１２２３は出力電圧Ｖ_ＯＵＴの波形を表す。時間の進行につれて、タイミングＴ_Ｄ１、Ｔ_Ｄ２、Ｔ_Ｄ３、Ｔ_Ｄ４、Ｔ_Ｄ５が、この順番で訪れる。図１３において、タイミングＴ_Ｄ４近辺より前の部分では、波形１２２１及び１２２３が重なり合っている（実際にはそれらが多少相違するが図面の煩雑化の防止のため当該相違を図示しない）。ここでは、図１２のタイミングＴ_Ｃ１にて入力信号Ｓ_ＩＮが“１”から“０”に変化した後、タイミングＴ_Ｃ４を経て、次に入力信号Ｓ_ＩＮが“０”から“１”に変化するタイミングがタイミングＴ_Ｄ１であると考える。尚、タイミングＴ_Ｄ２の意義は後述の図１６を参照した説明から明らかとなる。

タイミングＴ_Ｄ１直前において、信号Ｓ_ＩＮ及びＤＲＶは共に“０”であり、ゲート電圧ＨＧがローレベル（０Ｖ）となっていてトランジスタＴｒＨはオフ状態であり、ゲート電圧ＬＧがハイレベル（Ｖｒｅｇ２；５Ｖ）となっていてトランジスタＴｒＬはオン状態であり、出力電圧Ｖ_ＯＵＴは実質的に０Ｖとなっている。また、タイミングＴ_Ｄ１直前において、定電流回路ＩＨｏｎ、ＩＨｏｆｆ、ＩＬｏｎ、ＩＬｏｆｆは、夫々、オフ状態、オフ状態、オン状態、オフ状態であり、且つ、トランジスタＨｏｎ、Ｈｏｆｆ、Ｌｏｎ、Ｌｏｆｆは、夫々、オフ状態、オン状態、オン状態、オフ状態である。

タイミングＴ_Ｄ１にて入力信号Ｓ_ＩＮが“０”から“１”に変化し、この変化から、或る程度の時間が経過したタイミングＴ_Ｄ２にて駆動信号ＤＲＶが“０”から“１”に変化する（駆動信号ＤＲＶの生成方法は後述）。タイミングＴ_Ｄ２において、出力制御回路１は、駆動信号ＤＲＶの“０”から“１”への遷移を契機に、スイッチ機能付きの定電流回路ＩＬｏｎ及びトランジスタＬｏｎをターンオフすると共にスイッチ機能付きの定電流回路ＩＬｏｆｆ及びトランジスタＬｏｆｆをターンオンする。そうすると、タイミングＴ_Ｄ２を起点にして、トランジスタＴｒＬのゲート－ソース間容量の蓄積電荷が定電流回路ＩＬｏｆｆ及びトランジスタＬｏｆｆを通じて放電されてゆき、ゲート電圧ＬＧが低下してゆく。

ゲート電圧ＬＧの低下により、トランジスタＴｒＬのドレイン－ソース間抵抗の増大を伴ってトランジスタＴｒＬがオン状態からオフ状態に向かうことになるが、まずタイミングＴ_Ｄ３を境に出力電圧Ｖ_ＯＵＴが閾値電圧Ｖｔｈ２以上に達し、タイミングＴ_Ｄ３にて信号ＳＮＳ＿Ｖｔｈ２が“０”から“１”に変化する。タイミングＴ_Ｄ３における信号ＳＮＳ＿Ｖｔｈ２の“０”から“１”への変化は、トランジスタＴｒＬのドレイン－ソース間抵抗が出力電圧Ｖ_ＯＵＴを０Ｖ近辺に維持できない程度に増加してきて出力電圧Ｖ_ＯＵＴが上昇し始めたことを示す。これを受けて、出力制御回路１は、出力電圧Ｖ_ＯＵＴを徐々に上昇させるべくスルーレート制御ＳＲ_Ｄを実行する。

トランジスタＬｏｆｆがオン状態であるとトランジスタＴｒＬのゲート－ソース間容量の蓄積電荷の放電速度が速く、結果、出力電圧Ｖ_ＯＵＴの上昇速度が速くなりすぎるため、タイミングＴ_Ｄ３において、出力制御回路１は、信号ＳＮＳ＿Ｖｔｈ２の“０”から“１”への遷移を契機にトランジスタＬｏｆｆをターンオフする。そうすると、タイミングＴ_Ｄ３を起点にして、トランジスタＴｒＬのゲート－ソース間容量の蓄積電荷が定電流回路ＩＬｏｆｆによる定電流にて放電されてゆき、ゲート電圧ＬＧが０Ｖに向けて徐々に低下してゆくと共に、その低下に伴うトランジスタＴｒＬのドレイン－ソース間抵抗の増大に沿って出力電圧Ｖ_ＯＵＴが電源電圧ＶＰＷＲに向けて徐々に上昇してゆく。

即ち、タイミングＴ_Ｄ３から後述のタイミングＴ_Ｄ４までにおいて出力電圧Ｖ_ＯＵＴを徐々に上昇させるスルーレート制御ＳＲ_Ｄが実行される。スルーレート制御ＳＲ_Ｄの実行期間では、定電流回路ＩＨｏｎ、ＩＨｏｆｆ、ＩＬｏｎ及びＩＬｏｆｆの内、定電流回路ＩＬｏｆｆのみがオン状態とされ、且つ、トランジスタＨｏｎ、Ｈｏｆｆ、Ｌｏｎ及びＬｏｆｆの内、トランジスタＨｏｆｆのみがオン状態とされる。

スルーレート制御ＳＲ_Ｄの実行を通じ、タイミングＴ_Ｄ４にてトランジスタＴｒＬのゲート－ソース間電圧Ｖ_ＧＳが所定のゲート閾値電圧Ｖ_ＴＨＬを下回ると、信号ＳＮＳ＿ＴｒＬ＿ＯＦＦが“０”から“１”に変化する。タイミングＴ_Ｄ４において、出力制御回路１は、信号ＳＮＳ＿ＴｒＬ＿ＯＦＦの“０”から“１”への遷移を契機に、スイッチ機能付きの定電流回路ＩＬｏｆｆをターンオフすると共にトランジスタＬｏｆｆをターンオンし、且つ、スイッチ機能付きの定電流回路ＩＨｏｎをターンオンすると共にトランジスタＨｏｆｆをターンオフする。そうすると、タイミングＴ_Ｄ４を起点に、ゲート電圧ＨＧが電源電圧Ｖｒｅｇ１に向けて上昇してゆき、トランジスタＴｒＨがオン状態へ向かう。また、ゲート電圧ＨＧの上昇過程において、信号ＳＮＳ＿（ＶＰＷＲ＋Ｖｔｈ１）がタイミングＴ_Ｄ５にて“０”から“１”に変化し、この変化を契機に、出力制御回路１はトランジスタＨｏｎをターンオンする。

尚、タイミングＴ_Ｄ４近辺では、トランジスタＴｒＬのドレイン－ソース間抵抗が相当に大きくなる結果、負荷ＬＤからの電流の一部又は全部がトランジスタＴｒＨの寄生ダイオードを通じ電源電圧ＶＰＷＲが加わるラインに流れ込むため、当該寄生ダイオードの電圧降下分だけ、電圧Ｖ_ＯＵＴが電源電圧ＶＰＷＲよりも高くなる。

タイミングＴ_Ｄ５直後、定電流回路ＩＨｏｎ、ＩＨｏｆｆ、ＩＬｏｎ、ＩＬｏｆｆは、夫々、オン状態、オフ状態、オフ状態、オフ状態であり、且つ、トランジスタＨｏｎ、Ｈｏｆｆ、Ｌｏｎ、Ｌｏｆｆは、夫々、オン状態、オフ状態、オフ状態、オン状態である。タイミングＴ_Ｄ５直後における、それらの状態は、次回、駆動信号ＤＲＶが“１”から“０”に変化するまで維持される。タイミングＴ_Ｄ５以降、トランジスタＴｒＨはオン状態且つトランジスタＴｒＬはオフ状態である。

図１４を参照し、タイミングＴ_Ｄ２を定めるための回路を説明する。図１４は、出力制御回路１に設けられたサンプルホールド回路２０の構成図である。サンプルホールド回路２０は、Ｎチャネル型のＭＯＳＦＥＴとして構成されたトランジスタ２１１及び２１２と、Ｓ／Ｈ用コンデンサ２１３と、定電流回路２２１及び２２２と、定電流回路２２３と、スイッチ制御回路２２４と、駆動信号生成回路２２５と、スイッチ２２６と、ゲートライン２２７と、を備える。ゲートライン２２７はトランジスタ２１２のゲートに接続される配線である。

トランジスタ２１１のドレイン及びゲートはスイッチ２２６の一端に共通接続され、スイッチ２２６の他端はゲートライン２２７に接続される。トランジスタ２１１のソースはグランドに接続される。Ｓ／Ｈ用コンデンサ２１３の一端はゲートライン２２７に接続され、Ｓ／Ｈ用コンデンサ２１３の他端はグランドに接続される。トランジスタ２１２のドレインは定電流回路２２３に接続され、トランジスタ２１２のソースはグランドに接続される。

定電流回路２２１及び２２２は電源電圧Ｖｒｅｇ３に基づき駆動するスイッチ機能付きの定電流回路であり、定電流回路２２１はコンデンサ２１３の充電用定電流回路として、定電流回路２２２はコンデンサ２１３の放電用定電流回路として機能する。電源電圧Ｖｒｅｇ３は、所定の正の直流電圧であり、ここでは１．５Ｖであるとする。詳細には、
充電用定電流回路２２１は信号ＳＮＳ＿（ＶＰＷＲ－Ｖｔｈ３）に応じてオン状態及びオフ状態の何れかをとり、オン状態においてのみ所定の定電流Ｉ_Ｑ１をゲートライン２２７に向けて供給し、オフ状態において当該定電流Ｉ_Ｑ１はゲートライン２２７に供給されずに充電用定電流回路２２１及びゲートライン２２７間が遮断された状態と等価となる。但し、充電用定電流回路２２１のオン状態によるゲートライン２２７の電位の上昇は電源電圧Ｖｒｅｇ３までに制限される。
放電用定電流回路２２２はスイッチ制御回路２２４の制御の下でオン状態及びオフ状態の何れかをとり、オン状態においてのみ所定の定電流Ｉ_Ｑ２をゲートライン２２７から引き込むように動作し、オフ状態において定電流Ｉ_Ｑ２はゲートライン２２７及び放電用定電流回路２２２間に流れずに放電用定電流回路２２２及びゲートライン２２７間が遮断された状態と等価となる。但し、放電用定電流回路２２２のオン状態によるゲートライン２２７の電位の低下はグランドの電位までに制限される。

定電流回路２２３は、電源電圧Ｖｒｅｇ３に基づき、所定の定電流Ｉ_Ｑ３をトランジスタ２１２に向けて供給する。但し、定電流Ｉ_Ｑ３はトランジスタ２１２がオン状態であるときにのみトランジスタ２１２のドレイン電流として流れ、トランジスタ２１２がオフ状態であるときには、トランジスタ２１２のドレインの電圧を電源電圧Ｖｒｅｇ３まで上昇させるように作用する。

具体的な数値例としては、定電流Ｉ_Ｑ１、Ｉ_Ｑ２及びＩ_Ｑ３の電流値は２０μＡ（マイクロアンペア）であり、Ｓ／Ｈ用コンデンサ２１３の静電容量値は４ｐＦ（ピコファラッド）である。これらの数値は変形可能であるが、定電流Ｉ_Ｑ１及びＩ_Ｑ２の電流値は互いに一致している。定電流Ｉ_Ｑ３の電流値は定電流Ｉ_Ｑ１及びＩ_Ｑ２のそれらと一致していても良いし、不一致でも良い。

また、トランジスタ２１１及び２１２は互いに同じ構造を有するＭＯＳＦＥＴであって、トランジスタ２１１及び２１２のゲート閾値電圧は電圧Ｖ_ＴＨにて互いに一致しているものとする。従って、トランジスタ２１１のゲート－ソース間電圧が電圧Ｖ_ＴＨ以上であればトランジスタ２１１はオン状態となる一方でトランジスタ２１１のゲート－ソース間電圧が電圧Ｖ_ＴＨ未満であればトランジスタ２１１はオフ状態となり、トランジスタ２１２のゲート－ソース間電圧が電圧Ｖ_ＴＨ以上であればトランジスタ２１２はオン状態となる一方でトランジスタ２１２のゲート－ソース間電圧が電圧Ｖ_ＴＨ未満であればトランジスタ２１２はオフ状態となる。トランジスタ２１２のゲート－ソース間電圧と一致する、ゲートライン２２７における電圧をＶ_ＳＨＱにて表す。

図１５（ａ）に示す如く、充電用定電流回路２２１は、信号ＳＮＳ＿（ＶＰＷＲ－Ｖｔｈ３）が“０”であるとき（即ち“Ｖ_ＯＵＴ＜（ＶＰＷＲ－Ｖｔｈ３）”であるとき）にオフ状態となり、信号ＳＮＳ＿（ＶＰＷＲ－Ｖｔｈ３）が“１”であるとき（即ち“Ｖ_ＯＵＴ≧（ＶＰＷＲ－Ｖｔｈ３）”であるとき）にオン状態となる。スイッチ制御回路２２４は、信号Ｓ_ＩＮ及びＳＮＳ＿（ＶＰＷＲ－Ｖｔｈ３）に基づき、放電用定電流回路２２２の状態を制御する。図１５（ｂ）に示す如く、スイッチ制御回路２２４は、信号Ｓ_ＩＮが“１”であって且つ信号ＳＮＳ＿（ＶＰＷＲ－Ｖｔｈ３）が“０”であるときにのみ放電用定電流回路２２２をオン状態とし、それ以外では放電用定電流回路２２２をオフ状態とする。

駆動信号生成回路２２５には、信号Ｓ_ＩＮと共にトランジスタ２１２のドレインの電圧を表す信号２２８が入力され、当該回路２２５は、それらの信号に基づく信号を駆動信号ＤＲＶとして生成及び出力する。トランジスタ２１２がオン状態であるときには信号２２８がローレベルとなり、トランジスタ２１２がオフ状態であるときには信号２２８がハイレベルとなる。故に、駆動信号生成回路２２５は、信号２２８に基づいて、トランジスタ２１２のオン／オフ状態を認識できる。詳細は図１６を参照して後述されるが、シンク状態において、駆動信号生成回路２２５は、入力信号Ｓ_ＩＮの“１”から“０”の変化に同期して駆動信号ＤＲＶも“１”から“０”に変化させ、その後、入力信号Ｓ_ＩＮの“０”から“１”への変化を経て、トランジスタ２１２がオン状態からオフ状態に遷移したことを契機に駆動信号ＤＲＶを“０”から“１”に変化させる。

スイッチ２２６は、“１”又は“０”の値をとる信号ＬＯＯＮｓｉｇに基づきオン状態及びオフ状態の何れかとなる。図１５（ｃ）に示す如く、スイッチ２２６は、信号ＬＯＯＮｓｉｇが“１”のときにオン状態となり、信号ＬＯＯＮｓｉｇが“０”のときにオフ状態となる。信号ＬＯＯＮｓｉｇは、定電流回路ＩＬｏｎを制御するための信号Ｓ＿ＩＬｏｎに基づいて、出力制御回路１内にて生成される信号である。定電流回路ＩＬｏｎがオフ状態からオン状態に切り替わるタイミング（即ちタイミングＴ_Ｃ２；図１２及び後述の図１６参照）において、信号ＬＯＯＮｓｉｇは“１”から“０”に変化し、その後、定電流回路ＩＬｏｎがオン状態からオフ状態に切り替わるタイミング（タイミングＴ_Ｄ２；図１３参照）又は、定電流回路ＩＬｏｎがオン状態からオフ状態に切り替わるタイミングよりも後のタイミング（例えばタイミングＴ_Ｄ３若しくはＴ_Ｄ４；図１３参照）において、信号ＬＯＯＮｓｉｇは“０”から“１”に変化する。

スイッチ２２６がオフ状態であるときにおいて、充電用定電流回路２２１がオン状態且つ放電用定電流回路２２２がオフ状態であれば定電流Ｉ_Ｑ１によりＳ／Ｈ用コンデンサ２１３が充電されて電圧Ｖ_ＳＨＱが電源電圧Ｖｒｅｇ３を上限に上昇してゆき、充電用定電流回路２２１がオフ状態且つ放電用定電流回路２２２がオン状態であればＳ／Ｈ用コンデンサ２１３の蓄積電荷が定電流Ｉ_Ｑ２により放電されて電圧Ｖ_ＳＨＱが０Ｖを下限に低下してゆく。

図１６を参照し、サンプルホールド回路２０を利用した駆動信号ＤＲＶの生成動作を説明する。図１６は、各信号及び各回路の状態についてのタイミングチャートである。図１６には出力電圧Ｖ_ＯＵＴの概略的な波形も示されている。

タイミングＴ_Ｃ１直前において、信号Ｓ_ＩＮ及びＤＲＶは“１”である。タイミングＴ_Ｃ１直前において、信号ＬＯＯＮｓｉｇは“１”であってスイッチ２２６はオン状態であり且つ信号ＳＮＳ＿（ＶＰＷＲ－Ｖｔｈ３）は“１”であって充電用定電流回路２２１はオン状態であり且つスイッチ制御回路２２４の働きにより放電用定電流回路２２２はオフ状態となっている。故に、タイミングＴ_Ｃ１直前において、電圧Ｖ_ＳＨＱはトランジスタ２１１のゲート閾値電圧Ｖ_ＴＨと一致している。スイッチ２２６がオン状態となっているとき、トランジスタ２１２はオン状態とオフ状態の境界における不定状態となるが、駆動制御生成回路２２５は、タイミングＴ_Ｃ１以前において“１”の入力信号Ｓ_ＩＮに基づき駆動信号ＤＲＶも“１”に維持する。

タイミングＴ_Ｃ１にて入力信号Ｓ_ＩＮが“１”から“０”に変化する。駆動信号生成回路２２５は、信号２２８に関わらず（即ちトランジスタ２１２の状態に関わらず）、入力信号Ｓ_ＩＮが“１”から“０”に変化したときには、その変化に同期して駆動信号ＤＲＶも“１”から“０”に変化させる。故に、タイミングＴ_Ｃ１にて駆動信号ＤＲＶが“１”から“０”に変化する。

タイミングＴ_Ｃ１を起点にしてゲート電圧ＨＧが低下してゆき（図１２参照）、タイミングＴ_Ｃ２において、スイッチ機能付きの定電流回路ＩＬｏｎのターンオンに同期して信号ＬＯＯＮｓｉｇが“１”から“０”に変化し、その変化に応答してスイッチ２２６がオン状態からオフ状態に切り替わる。その後、出力電圧Ｖ_ＯＵＴが低下してきて、タイミングＴ_Ｃ３にて信号ＳＮＳ＿（ＶＰＷＲ－Ｖｔｈ３）が“１”から“０”に変化し、信号ＳＮＳ＿（ＶＰＷＲ－Ｖｔｈ３）の“１”から“０”への変化に応答して充電用定電流回路２２１がオン状態からオフ状態に切り替わる。そうすると、タイミングＴ_Ｃ２及びＴ_Ｃ３間では、スイッチ２２６がオフ状態、充電用定電流回路２２１がオン状態且つ放電用定電流回路２２２がオフ状態となるため、定電流Ｉ_Ｑ１によりＳ／Ｈ用コンデンサ２１３が充電されて電圧Ｖ_ＳＨＱが上昇してゆき、タイミングＴ_Ｃ３に至った時点で電圧Ｖ_ＳＨＱの上昇は停止する。その後、タイミングＴ_Ｄ１に至るまでは、スイッチ２２６、定電流回路２２１及び２２２の全てがオフ状態に維持されるため、タイミングＴ_Ｃ３における電圧Ｖ_ＳＨＱの値は、タイミングＴ_Ｄ１まで維持されることになる。

トランジスタ２１２は、タイミングＴ_Ｃ２以降、ゲート閾値電圧Ｖ_ＴＨより高い電圧Ｖ_ＳＨＱをゲートにて受けて安定的にオン状態となり、トランジスタ２１２のオン状態は、後述されるようにタイミングＴ_Ｄ２まで維持される。

タイミングＴ_Ｄ１にて入力信号Ｓ_ＩＮが“０”から“１”に変化する。タイミングＴ_Ｄ１において、信号ＳＮＳ＿（ＶＰＷＲ－Ｖｔｈ３）は“０”であるので、入力信号Ｓ_ＩＮが“０”から“１”に変化すると、“１”の入力信号Ｓ_ＩＮと“０”の信号ＳＮＳ＿（ＶＰＷＲ－Ｖｔｈ３）を受けて放電用定電流回路２２２がオフ状態からオン状態に切り替わる。また、タイミングＴ_Ｄ１において、信号ＬＯＯＮｓｉｇは“０”であるが故にスイッチ２２６はオフ状態であり、且つ、信号ＳＮＳ＿（ＶＰＷＲ－Ｖｔｈ３）は“０”であるが故に充電用定電流回路２２１はオフ状態である。従って、タイミングＴ_Ｄ１を起点にして、定電流Ｉ_Ｑ２によりＳ／Ｈ用コンデンサ２１３の蓄積電荷が放電されて電圧Ｖ_ＳＨＱが低下してゆく。この低下は、次回、信号ＳＮＳ＿（ＶＰＷＲ－Ｖｔｈ３）が“０”から“１”に変化するタイミング１２４１まで継続する。図１６の例では、タイミング１２４１よりも後のタイミング１２４２において信号ＬＯＯＮｓｉｇが“０”から“１”に変化し、これに同期してスイッチ２２６がオフ状態からオン状態に切り替わっている。

即ち、タイミングＴ_Ｄ１から次回に入力信号Ｓ_ＩＮが“１”から“０”に変化するまでの期間に注目した場合、
信号ＬＯＯＮｓｉｇはタイミングＴ_Ｄ１及び１２４２間で“０”であって且つタイミング１２４２以降で“１”であり、
スイッチ２２６はタイミングＴ_Ｄ１及び１２４２間でオフ状態であって且つタイミング１２４２以降でオン状態であり、
信号ＳＮＳ＿（ＶＰＷＲ－Ｖｔｈ３）はタイミングＴ_Ｄ１及び１２４１間で“０”であって且つタイミング１２４１以降で“１”であり、
充電用定電流回路２２１はタイミングＴ_Ｄ１及び１２４１間でオフ状態であって且つタイミング１２４１以降でオン状態であり、
放電用定電流回路２２２はタイミングＴ_Ｄ１及び１２４１間でオン状態であって且つタイミング１２４１以降でオフ状態である。

タイミング１２４１を境に充電用定電流回路２２１がオン状態へ且つ放電用定電流回路２２２がオフ状態へと切り替わるため、電圧Ｖ_ＳＨＱはタイミング１２４１を境に下降から上昇に転じ、タイミング１２４２以降ではスイッチ２２６がオン状態となるため電圧Ｖ_ＳＨＱが電圧Ｖ_ＴＨと一致するようになる。

タイミングＴ_Ｄ１とタイミング１２４１との間に存在するタイミングＴ_Ｄ２は、電圧Ｖ_ＳＨＱが電圧Ｖ_ＴＨより高い状態から電圧Ｖ_ＴＨより低い状態へと遷移するタイミングである。故に、トランジスタ２１２はタイミングＴ_Ｄ２を境にオン状態からオフ状態へと切り替わり、その後、トランジスタ２１２のオフ状態は少なくともタイミング１２４２まで維持される。シンク状態において、駆動信号生成回路２２５は、入力信号Ｓ_ＩＮの“１”から“０”の変化に同期して駆動信号ＤＲＶも“１”から“０”に変化させ、その後、入力信号Ｓ_ＩＮの“０”から“１”への変化を経て、トランジスタ２１２がオン状態からオフ状態に遷移したことを契機に駆動信号ＤＲＶを“０”から“１”に変化させるよう構成されている。故に、タイミングＴ_Ｄ２にて駆動信号ＤＲＶが“０”から“１”に変化することになる。

今、タイミングＴ_Ｃ２及びＴ_Ｃ３間の期間をサンプリング期間Ｑ１と称し、タイミングＴ_Ｄ１及びＴ_Ｄ２間の期間を調整期間Ｑ２と称する。定電流Ｉ_Ｑ１の値と定電流Ｉ_Ｑ２の値は等しいため、サンプリング期間Ｑ１と調整期間Ｑ２の長さは等しくなる。

サンプリング期間Ｑ１は、入力信号Ｓ_ＩＮが“０”であって且つ定電流回路ＩＬｏｎによりトランジスタＴｒＬをオフ状態からオン状態へ向かわせているが、トランジスタＴｒＬが未だ十分にオン状態になっていない期間であり、トランジスタＴｒＨ及びＴｒＬが共にオフ状態となるデッドタイム期間（単にデッドタイムとも称されうる）を含む又はデッドタイム期間に相当する。デッドタイムは貫通電流の防止のために必要なものであるが、デッドタイムの存在を無視してトランジスタＴｒＨ及びＴｒＬから成るハーフブリッジ回路を駆動制御すると、ハーフブリッジ回路の出力デューティが、入力信号Ｓ_ＩＮが示すものから大きく乖離することがある。これを考慮し、出力制御回路１は、サンプルホールド回路２０を用いて、デッドタイムの長さの情報を取得して保持し、入力信号Ｓ_ＩＮが“０”から“１”に変化した後、デッドタイムに相当する時間分だけ駆動信号ＤＲＶが“０”から“１”に変化するのを遅らせる。遅らせる長さ分の期間が調整期間Ｑ２に相当し、入力信号Ｓ_ＩＮの“１”への切り替わりを受けてローサイドトランジスタＴｒＬをターンオフさせる動作を開始する前に調整期間Ｑ２が挿入されることになる。

調整期間Ｑ２が挿入されないとき、入力信号Ｓ_ＩＮによる指定出力デューティＤＵＴＹ_{ＩＤＥＡＬ}と、出力電圧Ｖ_ＯＵＴによる指定出力デューティＤＵＴＹ_ＲＥＡＬとの間にずれが生じ、そのずれが入力信号Ｓ_ＩＮの周波数増大に伴って増大する点に関しては、第１実施例にて述べた通りである。入力信号Ｓ_ＩＮにてＤＵＴＹ_{ＩＤＥＡＬ}による負荷ＬＤの駆動が指定されているときに、ＤＵＴＹ_{ＩＤＥＡＬ}から大きくずれたＤＵＴＹ_ＲＥＡＬにて負荷ＬＤを駆動するのは、当然に好ましくない。

図１７（ａ）に、入力信号Ｓ_ＩＮをそのまま駆動信号ＤＲＶとして用いる対比用ブリッジ出力回路での信号Ｓ_ＩＮ及びＤＲＶ並びに出力電圧Ｖ_ＯＵＴの概略波形を表し、図１７（ｂ）に、第２実施例に係るブリッジ出力回路ＢＢでの信号Ｓ_ＩＮ及びＤＲＶ並びに出力電圧Ｖ_ＯＵＴの概略波形を表す。

図１７（ａ）及び（ｂ）において、期間１２６１は、入力信号Ｓ_ＩＮの“０”への変化を受けてハイサイドトランジスタＴｒＨをターンオフさせる期間（タイミングＴ_Ｃ１及びＴ_Ｃ２間の期間に相当；図１２及び図１６参照）であり、期間１２６２は、トランジスタＴｒＨのターンオフ後、トランジスタＴｒＨ及びＴｒＬが共にオフ状態となっているデッドタイム期間（タイミングＴ_Ｃ２及びＴ_Ｃ３間の期間、即ちサンプリング期間Ｑ１に相当；図１２及び図１６参照）であり、期間１２６３は、スルーレート制御ＳＲ_Ｃが行われる期間（タイミングＴ_Ｃ４及びＴ_Ｃ４間の期間に相当；図１２参照）である。期間１２６６は、入力信号Ｓ_ＩＮの“１”への変化を受けてローサイドトランジスタＴｒＬをターンオフさせる期間（タイミングＴ_Ｄ２及びＴ_Ｄ３間の期間に相当；図１３参照）であり、期間１２６７は、スルーレート制御ＳＲ_Ｄが行われる期間（タイミングＴ_Ｄ３及びＴ_Ｄ４間の期間に相当；図１３参照）である。但し、詳細には、期間１２６６及び１２６７の双方を用いてローサイドトランジスタＴｒＬがターンオフされることになる。

対比用ブリッジ出力回路では、デッドタイム期間１２６２分の時間が、時間ｄｏｎ及びｄｏｆｆ間の差（ΔＴｏｎ）として現れる。これに対し、第２実施例に係るブリッジ出力回路ＢＢでは、デッドタイム期間１２６２と同じ長さを有する調整期間Ｑ２が設けられ、入力信号Ｓ_ＩＮが“０”から“１”に変化したとき、調整期間Ｑ２分の時間の経過を待ってから駆動信号が“０”から“１”に変化するため、ΔＴｏｎがゼロ又はゼロ近辺に抑えられる。尚、対比用ブリッジ出力回路において、シンク状態では、ソース状態とは逆に“ｄｏｆｆ＞ｄｏｎ”となる。より具体的には例えば（図１２及び図１３も適宜参照）、タイミングＴ_Ｃ１及びＴ_Ｃ２間の長さに相当する期間１２６１の長さとタイミングＴ_Ｄ２及びＴ_Ｄ３間の長さに相当する期間１２６６の長さとが互いに同じとなるように、且つ、タイミングＴ_Ｃ３及びＴ_Ｃ４間の長さに相当する期間１２６３の長さとタイミングＴ_Ｄ３及びＴ_Ｄ４間の長さに相当する期間１２６７の長さとが互いに同じとなるように、ブリッジ出力回路ＢＢを構成しておくことができ、そのような構成を前提として、デッドタイム期間１２６２（タイミングＴ_Ｃ２及びＴ_Ｃ３間の期間に相当）の長さと同じ長さを有する調整期間Ｑ２（タイミングＴ_Ｄ１及びＴ_Ｄ２間の期間に相当）を設けておくことにより、ΔＴｏｎをゼロ又はゼロ近辺に抑えることが可能となる。尚、ここにおける同じとは、実質的に同じであることを包含する概念であり、多少の誤差を含み得る。

シンク状態について以下のことが言える。

シンク状態において、出力制御回路１は、入力信号Ｓ_ＩＮにおける“１”から“０”への信号変化に応答してトランジスタＴｒＨをターンオフさせてからトランジスタＴｒＬをターンオンさせる第１シンク用遷移動作を行った後、入力信号Ｓ_ＩＮにおける“０”から“１”への信号変化に応答してトランジスタＴｒＬをターンオフさせてからトランジスタＴｒＨをターンオンさせる第２シンク用遷移動作を行う。図１７（ｂ）の期間１２６１～１２６３（図１２のタイミングＴ_Ｃ１及びＴ_Ｃ４間に相当）において第１シンク用遷移動作が行われる。図１７（ｂ）の期間１２６６及び１２６７（図１３のタイミングＴ_Ｄ２及びＴ_Ｄ４間に相当）において、第２シンク用遷移動作の一部であるトランジスタＴｒＬのターンオフが実現され、その後において（図１３のタイミングＴ_Ｄ４以降において）第２シンク用遷移動作の残部であるトランジスタＴｒＨのターンオンが実現される。

出力制御回路１は、第１シンク用遷移動作の過程でトランジスタＴｒＨ及びＴｒＬが共にオフ状態となるデッドタイムの長さに応じたアナログ信号を取得し、その後、入力信号Ｓ_ＩＮが“０”から“１”に変化したとき、取得したアナログ信号に基づく時間の経過を待ってから第２シンク用遷移動作を開始する。上記アナログ信号は、トランジスタＴｒＬをターンオンさせるための定電流回路ＩＬｏｎによる電流の供給開始タイミングＴ_Ｃ２から出力電圧Ｖ_ＯＵＴが所定電圧（ＶＰＷＲ－Ｖｔｈ３）を下回るタイミングＴ_Ｃ３までの時間に応じた信号であり、Ｓ／Ｈ用コンデンサ２１３を用いて取得及び保持される。

即ち、出力制御回路１に設けられたサンプルホールド回路２０は、トランジスタＴｒＬをターンオンさせるための定電流回路ＩＬｏｎによる電流の供給開始タイミングＴ_Ｃ２から出力電圧Ｖ_ＯＵＴが所定電圧（ＶＰＷＲ－Ｖｔｈ３）を下回るタイミングＴ_Ｃ３までコンデンサ２１３に対し定電流Ｉ_Ｑ１を流すことでコンデンサ２１３の端子電圧（即ちコンデンサ２１３の両端子間電圧に相当する電圧Ｖ_ＳＨＱ）を初期電圧（Ｖ_ＴＨ）から変化させ、この変化分をアナログ信号として保持する。その後、サンプルホールド回路２０は入力信号Ｓ_ＩＮの“０”から“１”への変化タイミングＴ_Ｄ１より定電流Ｉ_Ｑ１とは逆向きの定電流Ｉ_Ｑ２をコンデンサ２１３に流し、出力制御回路１はコンデンサ２１３の端子電圧（電圧Ｖ_ＳＨＱ）が初期電圧（Ｖ_ＴＨ）に戻ることを受けて第２シンク用遷移動作を開始する。第２シンク用遷移動作は、タイミングＴ_Ｄ２におけるトランジスタ２１２のターンオフを契機に開始されることになる。

シンク状態において、サンプルホールド回路２０は、デッドタイムに相当するタイミングＴ_Ｃ２及びＴ_Ｃ３間の時間長さをサンプリングし、サンプリング結果を、タイミングＴ_Ｃ２及びＴ_Ｃ３間におけるコンデンサ２１３の端子電圧変化量として保持する機能を持つ。保持されたサンプリング結果を用いれば、入力信号Ｓ_ＩＮが“０”から“１”に変化したときに調整期間Ｑ２の挿入が可能となる。

［第３実施例］
第３実施例を説明する。第１実施例に示す方法はソース状態であることを前提とし、第２実施例に示す方法はシンク状態であることを前提とする。第３実施例では、ソース状態及びシンク状態の双方に適用可能な出力制御回路１の構成を説明する。

ソース状態及びシンク状態はブリッジ出力回路ＢＢの状態であると考えることができる。この場合、負荷ＬＤに電流が流れない期間の存在を無視すれば、ブリッジ出力回路ＢＢは、ソース状態及びシンク状態の何れかをとることになる。但し、ソース状態及びシンク状態は負荷ＬＤの状態であると考えるようにしても良い。この場合、負荷ＬＤに電流が流れない期間の存在を無視すれば、負荷ＬＤはソース状態及びシンク状態の何れかをとることになる。以下では特に記述無き限り、ソース状態及びシンク状態はブリッジ出力回路ＢＢの状態であると考える。

図１８は、第３実施例に係る出力制御回路１Ａのブロック図である。第３実施例では出力制御回路１Ａが図１の出力制御回路１として用いられる。出力制御回路１Ａは、サンプルホールド回路１０Ａ及び２０Ａを備えると共に、ソース判定回路５１、シンク判定回路５２及び選択回路５３を備える。

ソース判定回路５１には信号ＳＮＳ＿Ｖｔｈ２及びＳＮＳ＿ＴｒＬ＿ＯＦＦが入力される。ソース判定回路５１は、信号ＳＮＳ＿Ｖｔｈ２及びＳＮＳ＿ＴｒＬ＿ＯＦＦに基づき、ブリッジ出力回路ＢＢの状態がソース状態であるか否かを判定し、その判定結果を示すソース判定結果信号Ｓｉｇ５１をサンプルホールド回路１０Ａ及び選択回路５３に出力する。ソース状態であると判定されたとき、信号Ｓｉｇ５１は“１”の値を持ち、そうでないとき、信号Ｓｉｇ５１は“０”の値を持つ。

具体的には、ソース判定回路５１は、トランジスタＴｒＬがオフ状態であるときに出力電圧Ｖ_ＯＵＴが所定電圧Ｖｔｈ２より低くなるタイミングが存在する場合にソース状態であると判定して“１”の信号Ｓｉｇ５１を出力する。シンク状態ではトランジスタＴｒＬがオフ状態であるときに出力電圧Ｖ_ＯＵＴが十分に高くなるので、トランジスタＴｒＬがオフ状態であるときに出力電圧Ｖ_ＯＵＴが閾値電圧Ｖｔｈ２より低ければ、シンク状態の逆、即ちソース状態であると考えられる。

より具体的には、ソース判定回路５１は、フリップフロップ回路から成り、信号ＳＮＳ＿ＴｒＬ＿ＯＦＦが“１”であることを条件に（即ちトランジスタＴｒＬがオフ状態であることを条件に）、“０”の信号ＳＮＳ＿Ｖｔｈ２が入力されたとき（即ち“Ｖ_ＯＵＴ＜Ｖｔｈ２”を示す信号が入力されたとき）、その入力をトリガにして信号Ｓｉｇ５１を“１”とし且つ信号Ｓｉｇ５１を“１”にてラッチする（即ち保持する）。“１”の信号Ｓｉｇ５１のラッチは、信号ＳＮＳ＿ＴｒＬ＿ＯＦＦの値が“１”から“０”に変化したときに（即ちトランジスタＴｒＬのオフ状態の解消が検知されたときに）リセットされる、即ち信号Ｓｉｇ５１は“０”となる。尚、信号Ｓｉｇ５１の初期値は“０”である。

シンク判定回路５２には信号ＳＮＳ＿（ＶＰＷＲ－Ｖｔｈ３）及びＳＮＳ＿ＴｒＨ＿ＯＦＦが入力される。シンク判定回路５２は、信号ＳＮＳ＿（ＶＰＷＲ－Ｖｔｈ３）及びＳＮＳ＿ＴｒＨ＿ＯＦＦに基づき、ブリッジ出力回路ＢＢの状態がシンク状態であるか否かを判定し、その判定結果を示すシンク判定結果信号Ｓｉｇ５２をサンプルホールド回路２０Ａ及び選択回路５３に出力する。シンク状態であると判定されたとき、信号Ｓｉｇ５２は“１”の値を持ち、そうでないとき、信号Ｓｉｇ５２は“０”の値を持つ。

具体的には、シンク判定回路５２は、トランジスタＴｒＨがオフ状態であるときに出力電圧Ｖ_ＯＵＴが所定電圧（ＶＰＷＲ－Ｖｔｈ３）以上となるタイミングが存在する場合にシンク状態であると判定して“１”の信号Ｓｉｇ５２を出力する。シンク状態では、トランジスタＴｒＨがオフ状態であっても負荷ＬＤ側からの電流の流れにより出力電圧Ｖ_ＯＵＴが所定電圧（ＶＰＷＲ－Ｖｔｈ３）以上となるタイミングが存在するからである。

より具体的には、シンク判定回路５２は、フリップフロップ回路から成り、信号ＳＮＳ＿ＴｒＨ＿ＯＦＦが“１”であることを条件に（即ちトランジスタＴｒＨがオフ状態であることを条件に）、“１”の信号ＳＮＳ＿（ＶＰＷＲ－Ｖｔｈ３）が入力されたとき（即ち“Ｖ_ＯＵＴ≧（ＶＰＷＲ－Ｖｔｈ３）”を示す信号が入力されたとき）、その入力をトリガにして信号Ｓｉｇ５２を“１”とし且つ信号Ｓｉｇ５２を“１”にてラッチする（即ち保持する）。“１”の信号Ｓｉｇ５２のラッチは、信号ＳＮＳ＿ＴｒＨ＿ＯＦＦの値が“１”から“０”に変化したときに（即ちトランジスタＴｒＨのオフ状態の解消が検知されたときに）リセットされる、即ち信号Ｓｉｇ５２は“０”となる。尚、信号Ｓｉｇ５２の初期値は“０”である。

サンプルホールド回路１０Ａには信号Ｓ_ＩＮ及びＳＮＳ＿Ｖｔｈ２が入力され、サンプルホールド回路２０Ａには信号Ｓ_ＩＮ及びＳＮＳ＿（ＶＰＷＲ－Ｖｔｈ３）が入力される。サンプルホールド回路１０Ａは第１実施例で示した図７のサンプルホールド回路１０と同じ構成を有し、基本的には第１実施例で示したものと同じ動作を行う。同様に、サンプルホールド回路２０Ａは第２実施例で示した図１４のサンプルホールド回路２０と同じ構成を有し、基本的には第２実施例で示したものと同じ動作を行う。

但し、出力制御回路１Ａにおいて、サンプルホールド回路１０Ａから出力される信号ＤＲＶ１は選択回路５３から出力されるべき駆動信号ＤＲＶの第１候補として機能する一方で、サンプルホールド回路２０Ａから出力される信号ＤＲＶ２は選択回路５３から出力されるべき駆動信号ＤＲＶの第２候補として機能し、選択回路５３は、信号Ｓｉｇ５１及びＳｉｇ５２に基づき回路１０Ａからの信号ＤＲＶ１及び回路２０Ａからの信号ＤＲＶ２の何れかを選択的に駆動信号ＤＲＶとして出力する。

即ち、信号Ｓｉｇ５１が“１”であるとき、ソース状態であるため、図７の駆動信号生成回路１２５の出力信号がサンプルホールド回路１０Ａから信号ＤＲＶ１として出力され、その信号ＤＲＶ１が選択回路５３から駆動信号ＤＲＶとして出力される。
逆に、信号Ｓｉｇ５２が“１”であるとき、シンク状態であるため、図１４の駆動信号生成回路２２５の出力信号がサンプルホールド回路２０Ａから信号ＤＲＶ２として出力され、その信号ＤＲＶ２が選択回路５３から駆動信号ＤＲＶとして出力される。

信号Ｓｉｇ５１が“０”であるときにはソース状態ではないため、サンプルホールド回路１０Ａは入力信号Ｓ_ＩＮをそのまま信号ＤＲＶ１として出力し、信号Ｓｉｇ５２が“０”であるときにはシンク状態ではないため、サンプルホールド回路２０Ａは入力信号Ｓ_ＩＮをそのまま信号ＤＲＶ２として出力する。

状況によっては信号Ｓｉｇ５１及びＳｉｇ５２の双方が“０”となることもある。信号Ｓｉｇ５１及びＳｉｇ５２の双方が“０”となる場合には、ソース状態であるのかシンク状態であるのかが不明となるが駆動信号ＤＲＶは必要であるので、信号ＤＲＶ１及びＤＲＶ２の内の任意の一方を駆動信号ＤＲＶとして出力すれば良い。即ち、信号Ｓｉｇ５１及びＳｉｇ５２の双方が“０”であるとき、選択回路５３は、信号ＤＲＶ１及び信号ＤＲＶ２の内、予め定められた一方を駆動信号ＤＲＶとして出力する。原理的に信号Ｓｉｇ５１及びＳｉｇ５２の双方が“１”になることは無いが、仮に、信号Ｓｉｇ５１及びＳｉｇ５２の双方が“１”であった場合には、信号Ｓｉｇ５１及びＳｉｇ５２の双方が“０”である場合と同様に取り扱えば良い。以下では、信号Ｓｉｇ５１及びＳｉｇ５２の双方が“１”になることは無いものとする。

出力制御回路１Ａは、選択回路５３から出力される駆動信号ＤＲＶに基づいて、定電流回ＩＨｏｎ、ＩＨｏｆｆ、ＩＬｏｎ及びＩＬｏｆｆ並びにトランジスタＨｏｎ、Ｈｏｆｆ、Ｌｏｎ及びＬｏｆｆの状態制御を行い、これによってトランジスタＴｒＨ及びＴｒＬを駆動制御する。

即ち、信号Ｓｉｇ５１が“１”であるときには、回路１０Ａからの信号ＤＲＶ１（即ち図７の駆動信号生成回路１２５の出力信号）が駆動信号ＤＲＶとなり、結果、図５、図６及び図９に示した動作を含む、第１実施例に係るブリッジ出力回路ＢＢの動作と同じ動作が実現される。信号Ｓｉｇ５２が“１”であるときには、回路１０Ｂからの信号ＤＲＶ２（即ち図１４の駆動信号生成回路２２５の出力信号）が駆動信号ＤＲＶとなり、結果、図１２、図１３及び図１６に示した動作を含む、第２実施例に係るブリッジ出力回路ＢＢの動作と同じ動作が実現される。信号Ｓｉｇ５１及びＳｉｇ５２の双方が“０”であるときには、入力信号Ｓ_ＩＮそのものが駆動信号ＤＲＶとなるので、上述の調整期間Ｐ２及びＱ２の挿入が行われない。

入力信号Ｓ_ＩＮの周期毎にソース状態であるかシンク状態であるかの判定が行われて、入力信号Ｓ_ＩＮの周期毎に、その判定結果に応じた制御が行われることになる。

［第４実施例］
第４実施例を説明する。第４実施例では、上述のブリッジ出力回路ＢＢを磁気ディスク装置に適用した構成を説明する。

図１９は、第４実施例に係る磁気ディスク装置としてのハードディスク装置（以下ＨＤＤ装置と称する）５００の機構に関わる概略構成図である。

ＨＤＤ装置５００は、記録媒体である磁気ディスク５１０と、磁気ディスク５１０に対して情報の書き込み及び読み込みを行う磁気ヘッド５１１（以下ヘッド５１１とも称されうる）と、磁気ヘッド５１１を磁気ディスク５１０の半径方向に対して移動自在に支持するアーム５１２と、磁気ディスク５１０を支持及び回転させるスピンドルモータ５１３（以下ＳＰＭ５１３とも称されうる）と、アーム５１２を回転駆動及び位置決めすることで磁気ヘッド５１１を磁気ディスク５１０の半径方向に対して移動させ且つ位置決めするボイスコイルモータ５１４（以下ＶＣＭ５１４とも称されうる）と、を備える。

ＨＤＤ装置５００は、更に、一対の圧電素子５１５と、ロードビーム５１６と、磁気ヘッド５１１を磁気ディスク５１０から離間した所定の退避位置に保持するランプ部５１７と、を備える。アーム５１２の先端にロードビーム５１６が取り付けられ、ロードビーム５１６の先端に磁気ヘッド５１１が取り付けられる。アーム５１２の先端部におけるロードビーム５１６の取り付け部付近に一対の圧電素子５１５が配置される。一対の圧電素子５１５に対して互いに逆位相の電圧を加えることで、一対の圧電素子５１５が互いに逆位相で伸縮し、ロードビーム５１６の先端の磁気ヘッド５１１を磁気ディスク５１０の半径方向において変位させることができる。

このように、ＨＤＤ装置５００では、いわゆる２段アクチュエータ方式が採用されている。ＶＣＭ５１４は、アーム５１２を駆動することで磁気ディスク５１０上において磁気ヘッド５１１を荒く位置決めする（相対的に荒い分解能で位置決めする）粗動アクチュエータとして機能し、一対の圧電素子５１５は、アーム５１２の位置を基準にして磁気ヘッド５１１の位置を調整することで磁気ディスク５１０上において磁気ヘッド５１１を精密に位置決めする（ＶＣＭ５１４よりも細かい分解能で位置決めする）微動アクチュエータとして機能する。以下では、一対の圧電素子５１５から成るアクチュエータを、マイクロアクチュエータの略称“ＭＡ”を用い、ＭＡ５１５と称する。

磁気ディスク５１０と、磁気ヘッド５１１と、ＭＡ５１５及びロードビーム５１６が取り付けられたアーム５１２と、ＳＰＭ５１３と、ＶＣＭ５１４と、ランプ部５１７は、ＨＤＤ装置５００の筐体内に収められる。尚、ＶＣＭ５１４又はＭＡ５１５による磁気ヘッド５１１の移動、変位に関し、磁気ディスク５１０の半径方向における移動、変位とは、円盤形状を有する磁気ディスク５１０の外周と中心とを結ぶ方向における移動、変位を意味するが、ＶＣＭ５１４又はＭＡ５１５による磁気ヘッド５１１の移動、変位が、磁気ディスク５１０の半径方向における移動、変位に加えて、他の方向（例えば磁気ディスク５１０の外周の接線方向）における移動、変位の成分を含むこともある。

図２０は、ＨＤＤ装置５００の電気的な概略ブロック図である。ＨＤＤ装置５００には、電気的な構成部品として、ドライバＩＣ６００、信号処理回路５２０、ＭＰＵ（micro-processing unit）５３０及び電源回路５４０が設けられている。電源回路５４０は、ドライバＩＣ６００、信号処理回路５２０及びＭＰＵ５３０を駆動するための電源電圧を、それらに供給する。ＭＰＵ５３０は、信号処理回路５２０及びドライバＩＣ６００の夫々に対し、双方向通信が可能な形態で接続されている。

信号処理回路５２０は、磁気ディスク５１０への情報の書き込み時には、当該情報を書き込むための記録信号を磁気ヘッド５１１に出力し、磁気ディスク５１０から情報を読み出す時には、磁気ディスク５１０から読み出された信号に対して必要な信号処理を施し、これによって得られた信号をＭＰＵ５３０に送る。ＭＰＵ５３０は、信号処理回路５２０の制御を通じて磁気ヘッド５１１による情報の書き込み動作及び読み込み動作を制御する。

ドライバＩＣ６００は、図２１に示すような、半導体集積回路を、樹脂にて構成された筐体（パッケージ）内に封入することで形成された電子部品（ドライバ装置）である。尚、図２１に示されるドライバＩＣ６００のピン数（外部端子の数）は例示に過ぎない。ドライバＩＣ６００には、ＳＰＭ５１３を駆動制御するためのＳＰＭドライバ６３０、ＶＣＭ５１４を駆動制御するためのＶＣＭドライバ６４０及びＭＡ５１５を駆動制御するためのＭＡドライバ６５０が設けられる他、ＭＰＵ５３０及びドライバＩＣ６００間の双方向通信を可能とするためのＩＦ回路（インターフェース回路）６２０や、ＩＦ回路６２０を通じてＭＰＵ５３０から受けた制御データに基づきドライバ６３０、６４０及び６５０の動作を制御する制御回路６１０などが設けられる。

ＭＰＵ５３０は、ドライバＩＣ６００のＳＰＭドライバ６３０を制御することによりＳＰＭ５１３の駆動制御を通じて磁気ディスク５１０の回転制御を行い、ドライバＩＣ６００のＶＣＭドライバ６４０及びＭＡドライバ６５０を制御することによりＶＣＭ５１４及びＭＡ５１５の駆動制御を通じて磁気ヘッド５１１の移動制御及び位置決めを行う。磁気ディスク５１０の各箇所には磁気ディスク５１０上の各々の位置を示す位置情報が記録されており、磁気ディスク５１０上に磁気ヘッド５１１が位置しているとき、この位置情報は磁気ヘッド５１１により読み取られて、信号処理回路５２０を通じてＭＰＵ５３０に伝達される。ＭＰＵ５３０は当該位置情報に基づいてＶＣＭドライバ６４０及びＭＡドライバ６５０を制御でき、この制御を通じて、ＶＣＭドライバ６４０がＶＣＭ５１４に必要な駆動電流を供給することで磁気ヘッド５１１の第１段階の位置決めが実現され且つＭＡドライバ６５０がＭＡ５１５に必要な電圧を供給することで磁気ヘッド５１１の第２段階の位置決めが実現される。尚、磁気ヘッド５１１が磁気ディスク５１０上に位置しているとは、磁気ヘッド５１１が微小な空間を隔てて磁気ディスク５１０の上方に位置していることを意味する。

磁気ヘッド５１１が磁気ディスク５１０の外周の外側に位置している場合など、磁気ヘッド５１１にて位置情報が読み出されていない状態においては、ＭＰＵ５３０は、位置情報に頼らずにＶＣＭドライバ６４０及びＭＡドライバ６５０を制御できる。例えば、磁気ヘッド５１１をランプ部５１７における退避位置から磁気ディスク５１０上に移動させる場合、ＭＰＵ５３０は、その移動に適した所定の駆動電流をＶＣＭ５１４に供給することを指示する信号をドライバＩＣ６００に出力すれば良く、これによりＶＣＭドライバ６４０は当該信号に基づく所定の駆動電流をＶＣＭ５１４に供給する。磁気ヘッド５１１にて位置情報が読み出されていない状態において、磁気ヘッド５１１の精密な位置制御は不要となるため、一対の圧電素子５１５に対する供給電圧はゼロとされて良い又は固定電圧とされて良い。

図２２に、ＳＰＭ５１３及びＳＰＭドライバ６３０の内部構成とそれらの接続関係を示す。ＳＰＭ５１３は、スター結線されたＵ相のコイル５１３ｕ、Ｖ相のコイル５１３ｖ及びＷ相のコイル５１３ｗから成る三相直流モータである。コイル５１３ｕの一端、コイル５１３ｖの一端、コイル５１３ｗの一端は、夫々、ドライバＩＣ６００に設けられた外部端子ＯＵＴｕ、ＯＵＴｖ、ＯＵＴｗに接続され、コイル５１３ｕ、５１３ｖ及び５１３ｗの他端同士は中性点５１３ｎにて共通接続されている。

ＳＰＭドライバ６３０は、Ｕ相用のブリッジ出力回路ＢＢｕと、Ｖ相用のブリッジ出力回路ＢＢｖと、Ｗ相用のブリッジ出力回路ＢＢｗと、ＳＰＭ制御回路６３１と、を備える。ブリッジ出力回路ＢＢｕ、ＢＢｖ及びＢＢｗの夫々は、図１のブリッジ出力回路ＢＢと同じものである。但し、ブリッジ出力回路ＢＢｕ、ＢＢｖ及びＢＢｗの夫々において、出力制御回路１には第３実施例に係る出力制御回路１Ａが用いられる。尚、図面の煩雑化防止のため、図２２では各ブリッジ出力回路の内部構成の一部のみを示している。

ブリッジ出力回路ＢＢｕ、ＢＢｖ、ＢＢｗにおけるノードＮＤが、夫々、Ｕ相用の出力端子ＯＵＴとして機能する出力端子ＯＵＴｕ、Ｖ相用の出力端子ＯＵＴとして機能する出力端子ＯＵＴｖ、Ｗ相用の出力端子ＯＵＴとして機能する出力端子ＯＵＴｗに接続され、ＳＰＭ５１３はブリッジ出力回路ＢＢｕ、ＢＢｖ及びＢＢｗにとっての負荷ＬＤに相当する（図１も適宜参照）。

ＳＰＭ制御回路６３１は、出力端子ＯＵＴｕ、ＯＵＴｖ及びＯＵＴｗの電位、並びに、中性点５１３ｎの電位などに基づいて、Ｕ相用のＰＷＭ信号、Ｖ相用のＰＷＭ信号及びＷ相用のＰＷＭ信号を生成する。Ｕ相用のＰＷＭ信号が信号Ｓ_ＩＮｕとしてブリッジ出力回路ＢＢｕの出力制御回路１Ａに入力され、Ｖ相用のＰＷＭ信号が信号Ｓ_ＩＮｖとしてブリッジ出力回路ＢＢｖの出力制御回路１Ａに入力され、Ｗ相用のＰＷＭ信号が信号Ｓ_ＩＮｗとしてブリッジ出力回路ＢＢｗの出力制御回路１Ａに入力される。

入力信号Ｓ_ＩＮｕ、Ｓ_ＩＮｖ、Ｓ_ＩＮｗは、夫々、ブリッジ出力回路ＢＢｕ、ＢＢｖ、ＢＢｗの出力制御回路１Ａにとっての入力信号Ｓ_ＩＮに相当する。故に、ブリッジ出力回路ＢＢｕ、ＢＢｖ、ＢＢｗでは、夫々、入力信号Ｓ_ＩＮｕ、Ｓ_ＩＮｖ、Ｓ_ＩＮｗに基づき、第３実施例に示した方法によりソース状態及びシンク状態の是非判定を伴いながら駆動信号ＤＲＶが生成される。

第１実施例に係るブリッジ出力回路ＢＢの動作をソース動作と称し、第２実施例に係るブリッジ出力回路ＢＢの動作をシンク動作と称する。そうすると、ブリッジ出力回路ＢＢｕにおいて、ソース状態であると判定されたときにはブリッジ出力回路ＢＢｕにてソース動作が実現され、シンク状態であると判定されたときにはブリッジ出力回路ＢＢｕにてシンク動作が実現される。ブリッジ出力回路ＢＢｖ及びＢＢｗについても同様である。ＳＰＭ５１３が回転駆動される際、コイル５１３ｕ、５１３ｖ及び５１３ｗに流れる電流の向きは周期的に変化してゆくため、ブリッジ出力回路ＢＢｕ、ＢＢｖ及びＢＢｗにて行われる動作はソース動作及びシンク動作間で次々と切り替わることになる（但し、回路ＢＢｕ、ＢＢｖ及びＢＢｗ間で１２０°又は２４０°の位相ずれがある）。

ブリッジ出力回路ＢＢｕ、ＢＢｖ、ＢＢｗの出力制御回路１Ａは、ＳＰＭ制御回路６３１から供給されるＰＷＭ信号としての入力信号（Ｓ_ＩＮｕ、Ｓ_ＩＮｖ、Ｓ_ＩＮｗ）に基づいて、第３実施例に示した方法によりソース状態及びシンク状態の是非判定を伴いながら駆動信号ＤＲＶを生成する。ブリッジ出力回路ＢＢｕ、ＢＢｖ、ＢＢｗは、駆動信号ＤＲＶを用いて、対応する出力トランジスタＴｒＨ及びＴｒＬのオン／オフすることにより、電源電圧ＶＰＷＲをパルス幅変調して得られる電圧であるＵ相用、Ｖ相用、Ｗ相用のスイッチング電圧を生成し、Ｕ相用、Ｖ相用、Ｗ相用のスイッチング電圧を夫々コイル５１３ｕ、５１３ｖ、５１３ｗに供給する。出力端子ＯＵＴｕ、ＯＵＴｖ、ＯＵＴｗに加わるＵ相用、Ｖ相用、Ｗ相用のスイッチング電圧が、夫々、ブリッジ出力回路ＢＢｕ、ＢＢｖ、ＢＢｗについての出力電圧Ｖ_ＯＵＴに相当する。ＳＰＭ制御回路６３１は、例えば、コイル５１３ｕ、５１３ｖ及び５１３ｗに流れる電流が夫々に正弦波状になるように各相のＰＷＭ信号を生成して良い。

入力信号Ｓ_ＩＮｕにて指定される出力デューティＤＵＴＹ_{ＩＤＥＡＬ}が一定であるとの仮定の下、入力信号Ｓ_ＩＮｕの周波数（ＰＷＭ周波数）を変化させることを考える。この際、仮に、ブリッジ出力回路ＢＢｕとして対比用ブリッジ出力回路が用いられたとしたならば、ＴｏｎとＴｏｎ’が一致せずに“ＤＵＴＹ_{ＩＤＥＡＬ}＞ＤＵＴＹ_ＲＥＡＬ”となることから（図１０参照）、Ｕ相のコイル５１３ｕの電流振幅が入力信号Ｓ_ＩＮｕに基づく電流振幅よりずれ（小さくなり）、また、当該ずれはＰＷＭ周波数が高くなるほど大きくなる（図２３（ａ）参照）。本発明に係るブリッジ出力回路を用いれば、ＰＷＭ周波数が高い範囲でも当該ずれを低く抑えることができる（図２３（ｂ）参照）。Ｖ相及びＷ相についても同様である。

図２４に、ＶＣＭ５１４及びＶＣＭドライバ６４０の内部構成とそれらの接続関係を示す。ドライバＩＣ６００に設けられた外部端子には外部端子ＯＵＴａ及びＯＵＴｂが含まれ、外部端子ＯＵＴａはセンス抵抗Ｒｓを介してＶＣＭ５１４の一端に接続され、外部端子ＯＵＴｂはＶＣＭ５１４の他端に直接接続されている。

ＶＣＭドライバ６４０は、外部端子ＯＵＴａに接続されるブリッジ出力回路ＢＢａと、外部端子ＯＵＴｂに接続されるブリッジ出力回路ＢＢｂと、ＶＣＭ制御回路６４１と、を備える。ブリッジ出力回路ＢＢａ及びＢＢｂの夫々は、図１のブリッジ出力回路ＢＢと同じものである。但し、ブリッジ出力回路ＢＢａ及びＢＢｂの夫々において、出力制御回路１には第３実施例に係る出力制御回路１Ａが用いられる。尚、図面の煩雑化防止のため、図２４では各ブリッジ出力回路の内部構成の一部のみを示している。

ブリッジ出力回路ＢＢａにおけるノードＮＤがブリッジ出力回路ＢＢａの出力端子ＯＵＴとして機能する出力端子ＯＵＴａに接続される一方で、ブリッジ出力回路ＢＢｂにおけるノードＮＤがブリッジ出力回路ＢＢｂの出力端子ＯＵＴとして機能する出力端子ＯＵＴｂに接続され、ＶＭＣ５１４はブリッジ出力回路ＢＢａ及びＢＢｂにとっての負荷ＬＤに相当する（図１も適宜参照）。

ＶＣＭ制御回路６４１は、例えば、出力端子ＯＵＴａ及びＯＵＴｂを介してＶＣＭ５１４に流れる電流の大きさ及び向きを表す抵抗Ｒｓの電圧降下の信号と、ＶＣＭ５１４に供給されるべき電流の大きさ及び向きを指定する電流指令信号とに基づいて、ＶＣＭ５１４に流れる電流が電流指令信号に従ったものとなるように、ＶＣＭドライバ６４０内の各ハーフブリッジ回路に対するＰＷＭ信号を生成及び出力する。電流指令信号は例えばＭＰＵ５３０からドライバＩＣ６００に供給される。ブリッジ出力回路ＢＢａ内のハーフブリッジ回路に対するＰＷＭ信号が入力信号Ｓ_ＩＮａとしてＶＣＭ制御回路６４１からブリッジ出力回路ＢＢａに入力され、ブリッジ出力回路ＢＢｂ内のハーフブリッジ回路に対するＰＷＭ信号が入力信号Ｓ_ＩＮｂとしてＶＣＭ制御回路６４１からブリッジ出力回路ＢＢｂに入力される。

入力信号Ｓ_ＩＮａ、Ｓ_ＩＮｂは、夫々、ブリッジ出力回路ＢＢａ、ＢＢｂの出力制御回路１Ａにとっての入力信号Ｓ_ＩＮに相当する。故に、ブリッジ出力回路ＢＢａ、ＢＢｂでは、夫々、入力信号Ｓ_ＩＮａ、Ｓ_ＩＮｂに基づき、第３実施例に示した方法によりソース状態及びシンク状態の是非判定を伴いながら駆動信号ＤＲＶが生成される。

即ち、ブリッジ出力回路ＢＢａ、ＢＢｂの出力制御回路１Ａは、ＶＣＭ制御回路６４１から供給されるＰＷＭ信号としての入力信号（Ｓ_ＩＮａ、Ｓ_ＩＮｂ）に基づき、第３実施例に示した方法によりソース状態及びシンク状態の是非判定を伴いながら駆動信号ＤＲＶを生成する。ブリッジ出力回路ＢＢａ、ＢＢｂは、駆動信号ＤＲＶを用いて、対応する出力トランジスタＴｒＨ及びＴｒＬのオン／オフすることにより、パルス幅変調を利用しつつ、ＶＣＭ５１４に流れる電流を電流指令信号に従ったものに制御する。この際、出力端子ＯＵＴａから出力端子ＯＵＴｂに向けて流れる電流をＶＣＭ５１４に供給することでヘッド１１１は磁気ディスク１１０の外周側から磁気ディスク１１０の中心に向けて移動し、出力端子ＯＵＴｂから出力端子ＯＵＴａに向けて流れる電流をＶＣＭ５１４に供給することでヘッド１１１は磁気ディスク１１０の中心から磁気ディスク１１０の外周側に向けて移動する。

入力信号Ｓ_ＩＮａ及びＳ_ＩＮｂによりＶＣＭ５１４にて発生されるべきトルクが指定されることになるが、本発明に係るブリッジ出力回路を用いれば、入力信号Ｓ_ＩＮａ及びＳ_ＩＮｂに基づく指定出力デューティＤＵＴＹ_{ＩＤＥＡＬ}と、実出力デューティＤＵＴＹ_ＲＥＡＬとのずれを低く抑えることができるため、理想通りに又は理想に近い態様でＶＣＭ５１４を駆動することが可能となる。

尚、ＳＰＭ５１３又はＶＣＭ５１４をＰＷＭ駆動する際、ＳＰＭ５１３又はＶＣＭ５１４に繋がる出力端子（ＯＵＴｕ、ＯＵＴａ等）での電圧を急峻に変化させると、その急峻な電圧変化における高周波成分が、ＨＤＤ装置５００全体の騒音を増大させることが知られている。このため、このような騒音をなるだけ小さくすべく、ＨＤＤ装置では、一般に、パワートランジスタ（ＴｒＨ、ＴｒＬ）のターンオン動作及びターンオフ動作において出力端子の電圧を所望のスルーレートでなだらかに変化させるスルーレート制御が要求される。

また、ＨＤＤ装置に限らず、出力端子（ＯＵＴ）での電圧を急峻に変化させると、その急峻な電圧変化における高周波成分がノイズとして他の回路動作に悪影響を及ぼすことがあり、これを考慮して上述のスルーレート制御が要求されることもある。

［第５実施例］
第５実施例を説明する。

ソース状態について、サンプリング期間Ｐ１では、コンデンサ１１３に第１の向きの定電流を流すことでコンデンサ１１３の端子電圧（Ｖ_ＳＨＰ）を初期電圧（Ｖ_ＴＨ）から変化させ、その後、調整期間Ｐ２では、コンデンサ１１３に第２の向きの定電流を流すことでコンデンサ１１３の端子電圧（Ｖ_ＳＨＰ）を初期電圧（Ｖ_ＴＨ）に戻す。図７の構成において、第１の向きはコンデンサ１１３の端子電圧（Ｖ_ＳＨＰ）が増大させる向きと一致し、第２の向きはコンデンサ１１３の端子電圧（Ｖ_ＳＨＰ）が低下させる向きと一致するが、それらを逆にしても良い。この場合、ソース状態について、サンプリング期間Ｐ１では、コンデンサ１１３の端子電圧を初期電圧から定電流にて低下させてゆき、その後、入力信号Ｓ_ＩＮの“１”から“０”の変化タイミングＴ_Ｂ１よりコンデンサ１１３の端子電圧を定電流にて増加させていってコンデンサ１１３の端子電圧が初期電圧に戻ったタイミングをタイミングＴ_Ｂ２として機能させる。そして、ソース状態において、駆動信号生成回路１２５の出力信号（ＤＲＶ）がタイミングＴ_Ｂ２にて“１”から“０”に変化するよう、図７のサンプルホールド回路１０を変形すれば良い。

シンク状態について、サンプリング期間Ｑ１では、コンデンサ２１３に第１の向きの定電流を流すことでコンデンサ２１３の端子電圧（Ｖ_ＳＨＱ）を初期電圧（Ｖ_ＴＨ）から変化させ、その後、調整期間Ｑ２では、コンデンサ２１３に第２の向きの定電流を流すことでコンデンサ２１３の端子電圧（Ｖ_ＳＨＱ）を初期電圧（Ｖ_ＴＨ）に戻す。図１４の構成において、第１の向きはコンデンサ２１３の端子電圧（Ｖ_ＳＨＱ）が増大させる向きと一致し、第２の向きはコンデンサ２１３の端子電圧（Ｖ_ＳＨＱ）が低下させる向きと一致するが、それらを逆にしても良い。この場合、シンク状態について、サンプリング期間Ｑ１では、コンデンサ２１３の端子電圧を初期電圧から定電流にて低下させてゆき、その後、入力信号Ｓ_ＩＮの“０”から“１”の変化タイミングＴ_Ｄ１よりコンデンサ２１３の端子電圧を定電流にて増加させていってコンデンサ２１３の端子電圧が初期電圧に戻ったタイミングをタイミングＴ_Ｄ２として機能させる。そして、シンク状態において、駆動信号生成回路２２５の出力信号（ＤＲＶ）がタイミングＴ_Ｄ２にて“０”から“１”に変化するよう、図１４のサンプルホールド回路２０を変形すれば良い。

ドライバＩＣ６００の各構成要素は半導体集積回路の形態で形成され、当該半導体集積回路を、樹脂にて構成された筐体（パッケージ）内に封入することで半導体装置が構成される。但し、複数のディスクリート部品を用いてドライバＩＣ６００内の回路と同等の回路を構成するようにしても良い。

また、ブリッジ出力回路ＢＢ単体を半導体集積回路の形態で形成し、当該半導体集積回路を、樹脂にて構成された筐体（パッケージ）内に封入することで半導体装置を構成するようにいても良い。

ブリッジ出力回路ＢＢの負荷ＬＤとしてコイルを含む誘導性負荷が考えられるが、任意の負荷ＬＤに対しソース状態又はシンク状態で電流を流す任意のブリッジ出力回路について本発明を適用することができる。

ブリッジ出力回路ＢＢがソース状態にて駆動されることが分かっている場合には、第３実施例にて示したソース状態であるか否かの判定及びシンク状態であるか否かの判定は不要であり、単に第１実施例に係るブリッジ出力回路ＢＢを用いて負荷ＬＤを駆動すれば良い。同様に、ブリッジ出力回路ＢＢがシンク状態にて駆動されることが分かっている場合には、単に第２実施例に係るブリッジ出力回路ＢＢを用いて負荷ＬＤを駆動すれば良い。

トランジスタＴｒＨ及びＴｒＬから成るハーフブリッジ回路において、トランジスタＴｒＨのドレインは第１電源端子に接続され、トランジススタＴｒＬのソースは第２電源端子に接続されることになるが、第１電源端子及び第２電源端子は固定された電位を有する端子であれば任意である。但し、第１電源端子における電位は第２電源端子における電位よりも高い。

論理値を示す任意の信号又は電圧に関して、上述の主旨を損なわない形で、それらのハイレベルとローレベルの関係を逆にしても良い（即ち論理値“１”にハイレベルを割り当てるのかローレベルを割り当てるのかは任意であって良い）。

トランジスタＴｒＨをＰチャネル型のＭＯＳＦＥＴにて構成するようにしても良く、この場合には、上述のスイッチング制御が実現されるように、トランジスタＴｒＨのゲートに供給される電圧レベルが上述のものから変形される。トランジスタＴｒＬをＰチャネル型のＭＯＳＦＥＴにすることも可能ではある。

トランジスタＴｒＨ及びＴｒＬは電圧制御型のトランジスタであれば任意の種類のトランジスタであって良い。図７のトランジスタ１１１及び１１２並びに図１４のトランジスタ２１１及び２１２についても同様である。それら以外の上述の各トランジスタは、任意の種類のトランジスタであって良い。例えば、ＭＯＳＦＥＴとして上述されたトランジスタを、接合型ＦＥＴ、ＩＧＢＴ（Insulated Gate Bipolar Transistor）又はバイポーラトランジスタに置き換えることも可能である。任意のトランジスタは第１電極、第２電極及び制御電極を有する。ＦＥＴにおいては、第１及び第２電極の内の一方がドレインで他方がソースであり且つ制御電極がゲートである。ＩＧＢＴにおいては、第１及び第２電極の内の一方がコレクタで他方がエミッタであり且つ制御電極がゲートである。ＩＧＢＴに属さないバイポーラトランジスタにおいては、第１及び第２電極の内の一方がコレクタで他方がエミッタであり且つ制御電極がベースである。

＜＜本発明の考察＞＞
上述の実施形態にて具体化された本発明について考察する。

本発明に係る一側面に係るブリッジ出力回路Ｗ_Ａは、矩形波状の入力信号（Ｓ_ＩＮ）の供給を受けて前記入力信号に応じた出力電圧（Ｖ_ＯＵＴ）を出力端子に接続された負荷に供給するブリッジ出力回路において、所定の電源電圧が加わる第１電源端子と前記出力端子との間に設けられた電圧制御型の第１トランジスタ（ＴｒＨ）と、前記出力端子と、前記第１電源端子よりも低い電位を有する第２電源端子との間に設けられた電圧制御型の第２トランジスタ（ＴｒＬ）と、前記第１トランジスタのゲート電圧に基づき前記第１トランジスタがオフ状態であるか否かを検出する第１オフ検出回路（３１）と、前記第２トランジスタのゲート電圧に基づき前記第２トランジスタがオフ状態であるか否かを検出する第２オフ検出回路（３４）と、前記第１トランジスタ及び前記第２トランジスタ間の接続ノードから前記出力端子を介して前記負荷に向かう向きに電流が流れるソース状態において、前記入力信号、前記第１オフ検出回路の検出結果及び前記第２オフ検出回路の検出結果に基づき、前記入力信号での第１信号変化（０→１）に応答して前記第２トランジスタをターンオフさせてから前記第１トランジスタをターンオンさせる第１ソース用遷移動作（図１１（ｂ）の１１６１～１１６３を含む期間に対応）を行った後、前記入力信号での第２信号変化（１→０）に応答して前記第１トランジスタをターンオフさせてから前記第２トランジスタをターンオンさせる第２ソース用遷移動作（図１１（ｂ）の１１６６～１１６７を含む期間に対応）を行う出力制御回路と、を備え、前記出力制御回路は、前記第１ソース用遷移動作の過程で前記第１トランジスタ及び前記第２トランジスタが共にオフ状態となるデッドタイムの長さに応じたアナログ信号を取得し、その後、前記入力信号に前記第２信号変化があったとき、取得した前記アナログ信号に基づく時間の経過を待ってから前記第２ソース用遷移動作を開始することを特徴とする。

具体的には例えば、ブリッジ出力回路Ｗ_Ａは、前記第１ソース用遷移動作において、前記第２トランジスタがオフ状態であることが検出された後（Ｔ_Ａ２）、前記第１トランジスタをターンオンさせるために前記第１トランジスタのゲートに電流を供給するオン用電流供給回路（ＩＨｏｎ）と、前記出力電圧を所定の対比用電圧（Ｖｔｈ２）と比較する電圧比較回路（３３）と、を更に備えており、前記出力制御回路は、前記電圧比較回路の比較結果を示す比較結果信号（ＳＮＳ＿Ｖｔｈ２）を用い、前記オン用電流供給回路による電流の供給開始タイミング（Ｔ_Ａ２）から前記出力電圧が前記対比用電圧に達するタイミング（Ｔ_Ａ３）までの時間に応じた信号を前記アナログ信号として取得すると良い。

更に具体的には例えばブリッジ出力回路Ｗ_Ａにおいて、前記出力制御回路は、前記アナログ信号を取得するためのコンデンサを有し、前記オン用電流供給回路（ＩＨｏｎ）による電流の供給開始タイミング（Ｔ_Ａ２）から前記出力電圧が前記対比用電圧に達するタイミング（Ｔ_Ａ３）まで前記コンデンサに対し第１定電流（Ｉ_Ｐ１）を流すことで前記コンデンサの端子電圧（Ｖ_ＳＨＰ）を初期電圧（Ｖ_ＴＨ）から変化させ、この変化分を前記アナログ信号として保持した後、前記入力信号に前記第２信号変化（１→０）があったタイミング（Ｔ_Ｂ１）から前記第１定電流とは逆向きの第２定電流（Ｉ_Ｐ２）を前記コンデンサに流し、前記コンデンサの端子電圧が前記初期電圧に戻ることを受けて前記第２ソース用遷移動作を開始すると良い。

本発明に係る一側面に係るブリッジ出力回路Ｗ_Ｂは、矩形波状の入力信号（Ｓ_ＩＮ）の供給を受けて前記入力信号に応じた出力電圧（Ｖ_ＯＵＴ）を出力端子に接続された負荷に供給するブリッジ出力回路において、所定の電源電圧が加わる第１電源端子と前記出力端子との間に設けられた電圧制御型の第１トランジスタ（ＴｒＨ）と、前記出力端子と、前記第１電源端子よりも低い電位を有する第２電源端子との間に設けられた電圧制御型の第２トランジスタ（ＴｒＬ）と、前記第１トランジスタのゲート電圧に基づき前記第１トランジスタがオフ状態であるか否かを検出する第１オフ検出回路（３１）と、前記第２トランジスタのゲート電圧に基づき前記第２トランジスタがオフ状態であるか否かを検出する第２オフ検出回路（３４）と、前記負荷から前記出力端子を介して前記接続ノードに向かう向きに電流が流れるシンク状態において、前記入力信号、前記第１オフ検出回路の検出結果及び前記第２オフ検出回路の検出結果に基づき、前記入力信号での第１信号変化（１→０）に応答して前記第１トランジスタをターンオフさせてから前記第２トランジスタをターンオンさせる第１シンク用遷移動作（図１７（ｂ）の１２６１～１２６３を含む期間に対応）を行った後、前記入力信号での第２信号変化（０→１）に応答して前記第２トランジスタをターンオフさせてから前記第１トランジスタをターンオンさせる第２シンク用遷移動作（図１７（ｂ）の１２６６～１２６７を含む期間に対応）を行う出力制御回路と、を備え、前記出力制御回路は、前記第１シンク用遷移動作の過程で前記第１トランジスタ及び前記第２トランジスタが共にオフ状態となるデッドタイムの長さに応じたアナログ信号を取得し、その後、前記入力信号に前記第２信号変化があったとき、取得した前記アナログ信号に基づく時間の経過を待ってから前記第２シンク用遷移動作を開始することを特徴とする。

具体的には例えば、ブリッジ出力回路Ｗ_Ｂは、前記第１シンク用遷移動作において、前記第１トランジスタがオフ状態であることが検出された後（Ｔ_Ｃ２）、前記第２トランジスタをターンオンさせるために前記第２トランジスタのゲートに電流を供給するオン用電流供給回路（ＩＬｏｎ）と、前記出力電圧を所定の対比用電圧（ＶＰＷＲ－Ｖｔｈ３）と比較する電圧比較回路（３５）と、を更に備え、前記出力制御回路は、前記電圧比較回路の比較結果を示す比較結果信号（ＳＮＳ＿（ＶＰＷＲ－Ｖｔｈ３））を用い、前記オン用電流供給回路による電流の供給開始タイミング（Ｔ_Ｃ２）から前記出力電圧が前記対比用電圧を下回るタイミング（Ｔ_Ｃ３）までの時間に応じた信号を前記アナログ信号として取得すると良い。

更に具体的には例えばブリッジ出力回路Ｗ_Ｂにおいて、前記出力制御回路は、前記アナログ信号を取得するためのコンデンサを有し、前記オン用電流供給回路（ＩＬｏｎ）による電流の供給開始タイミング（Ｔ_Ｃ２）から前記出力電圧が前記対比用電圧を下回るタイミング（Ｔ_Ｃ３）まで前記コンデンサに対し第１定電流（Ｉ_Ｑ１）を流すことで前記コンデンサの端子電圧（Ｖ_ＳＨＱ）を初期電圧（Ｖ_ＴＨ）から変化させ、この変化分を前記アナログ信号として保持した後、前記入力信号に前記第２信号変化（０→１）があったタイミング（Ｔ_Ｄ１）から前記第１定電流とは逆向きの第２定電流（Ｉ_Ｑ２）を前記コンデンサに流し、前記コンデンサの端子電圧が前記初期電圧に戻ることを受けて前記第２シンク用遷移動作を開始すると良い。

本発明に係る一側面に係るブリッジ出力回路Ｗ_Ｃは、矩形波状の入力信号（Ｓ_ＩＮ）の供給を受けて前記入力信号に応じた出力電圧を出力端子に接続された負荷に供給するブリッジ出力回路において、所定の電源電圧が加わる第１電源端子と前記出力端子との間に設けられた電圧制御型の第１トランジスタと、前記出力端子と、前記第１電源端子よりも低い電位を有する第２電源端子との間に設けられた電圧制御型の第２トランジスタと、前記第１トランジスタのゲート電圧に基づき前記第１トランジスタがオフ状態であるか否かを検出する第１オフ検出回路と、前記第２トランジスタのゲート電圧に基づき前記第２トランジスタがオフ状態であるか否かを検出する第２オフ検出回路と、前記出力電圧を複数の対比用電圧（Ｖｔｈ２、ＶＰＷＲ－Ｖｔｈ３）と比較する電圧比較回路（３３、３５）と、前記入力信号、前記第１オフ検出回路の検出結果及び前記第２オフ検出回路の検出結果に基づき、前記第１トランジスタ及び前記第２トランジスタのオン／オフ状態を制御する出力制御回路と、を備え、前記出力制御回路は、
前記第１トランジスタ及び前記第２トランジスタ間の接続ノードから前記出力端子を介して前記負荷に向かう向きに電流が流れるソース状態において、前記入力信号での第１信号変化（０→１）に応答して前記第２トランジスタをターンオフさせてから前記第１トランジスタをターンオンさせる第１ソース用遷移動作（図１１（ｂ）の１１６１～１１６３）を含む期間に対応）を行った後、前記入力信号での第２信号変化（１→０）に応答して前記第１トランジスタをターンオフさせてから前記第２トランジスタをターンオンさせる第２ソース用遷移動作（図１１（ｂ）の１１６６～１１６７を含む期間に対応）を行い、
前記負荷から前記出力端子を介して前記接続ノードに向かう向きに電流が流れるシンク状態において、前記入力信号での前記第２信号変化（１→０）に応答して前記第１トランジスタをターンオフさせてから前記第２トランジスタをターンオンさせる第１シンク用遷移動作（図１７（ｂ）の１２６１～１２６３を含む期間に対応）を行った後、前記入力信号での前記第１信号変化（０→１）に応答して前記第２トランジスタをターンオフさせてから前記第１トランジスタをターンオンさせる第２シンク用遷移動作（図１７（ｂ）の１２６６～１２６７を含む期間に対応）を行い、
前記出力制御回路には、前記第１オフ検出回路の検出結果、前記第２オフ検出回路の検出結果及び前記電圧比較回路の比較結果に基づき、前記ソース状態であるか否か及び前記シンク状態であるか否かを判定する判定回路（５１、５２）が設けられ、
前記判定回路により前記ソース状態であると判定される状況において、前記出力制御回路は、前記第１ソース用遷移動作の過程で前記第１トランジスタ及び前記第２トランジスタが共にオフ状態となるデッドタイムの長さに応じた第１アナログ信号を取得し、その後、前記入力信号に前記第２信号変化（１→０）があったとき、取得した前記第１アナログ信号に基づく時間の経過を待ってから前記第２ソース用遷移動作を開始し、
前記判定回路により前記シンク状態であると判定される状況において、前記出力制御回路は、前記第１シンク用遷移動作の過程で前記第１トランジスタ及び前記第２トランジスタが共にオフ状態となるデッドタイムの長さに応じた第２アナログ信号を取得し、その後、前記入力信号に前記第１信号変化（０→１）があったとき、取得した前記第２アナログ信号に基づく時間の経過を待ってから前記第２シンク用遷移動作を開始することを特徴とする。

具体的には例えば、ブリッジ出力回路Ｗ_Ｃは、前記第１トランジスタをターンオンさせる際に前記第１トランジスタのゲートに電流を供給する第１オン用電流供給回路（ＩＨｏｎ）と、前記第２トランジスタをターンオンさせる際に前記第２トランジスタのゲートに電流を供給する第２オン用電流供給回路（ＩＬｏｎ）と、を更に備え、前記電圧比較回路は、前記出力電圧を所定の第１対比用電圧（Ｖｔｈ２）と比較する第１電圧比較回路（３３）と、前記出力電圧を前記第１対比用電圧よりも高い所定の第２対比用電圧（ＶＰＷＲ－Ｖｔｈ３）と比較する第２電圧比較回路（３５）と、を有し、
前記出力制御回路は、前記第１ソース用遷移動作の過程において、前記第１電圧比較回路の比較結果を示す比較結果信号（ＳＮＳ＿Ｖｔｈ２）を用い、前記第１オン用電流供給回路（ＩＨｏｎ）による電流の供給開始タイミング（Ｔ_Ａ２）から前記出力電圧が前記第１対比用電圧に達するタイミング（Ｔ_Ａ３）までの時間に応じた信号を前記第１アナログ信号として取得する第１アナログ信号取得回路（１０、１０Ａ）と、前記第１シンク用遷移動作の過程において、前記第２電圧比較回路の比較結果を示す比較結果信号（ＳＮＳ＿（ＶＰＷＲ－Ｖｔｈ３））を用い、前記第２オン用電流供給回路（ＩＬｏｎ）による電流の供給開始タイミング（Ｔ_Ｃ２）から前記出力電圧が前記第２対比用電圧を下回るタイミング（Ｔ_Ｃ３）までの時間に応じた信号を前記第２アナログ信号として取得する第２アナログ信号取得回路（２０、２０Ａ）と、を有し、
前記判定回路により前記ソース状態であると判定される状況において、前記第１ソース用遷移動作を行った後、前記入力信号に前記第２信号変化（１→０）があったとき、前記第１アナログ信号に基づく時間の経過を待ってから前記第２ソース用遷移動作を開始し、
前記判定回路により前記シンク状態であると判定される状況において、前記第１シンク用遷移動作を行った後、前記入力信号に前記第１信号変化（０→１）があったとき、前記第２アナログ信号に基づく時間の経過を待ってから前記第２シンク用遷移動作を開始すると良い。

更に具体的には例えばブリッジ出力回路Ｗ_Ｃにおいて、
前記第１アナログ信号取得回路は、前記第１アナログ信号を取得するための第１コンデンサを有し、前記第１オン用電流供給回路による電流の供給開始タイミング（Ｔ_Ａ２）から前記出力電圧が前記第１対比用電圧に達するタイミング（Ｔ_Ａ３）まで前記第１コンデンサに対し第１定電流（Ｉ_Ｐ１）を流すことで前記第１コンデンサの端子電圧（Ｖ_ＳＨＰ）を第１初期電圧（Ｖ_ＴＨ）から変化させ、この変化分を前記第１アナログ信号として保持し、前記出力制御回路は、前記判定回路により前記ソース状態であると判定される状況において、前記第１ソース用遷移動作を行った後、前記入力信号に前記第２信号変化（１→０）があったタイミング（Ｔ_Ｂ１）から前記第１定電流とは逆向きの第２定電流（Ｉ_Ｐ２）を前記第１コンデンサに流し、前記第１コンデンサの端子電圧が前記第１初期電圧に戻ることを受けて前記第２ソース用遷移動作を開始し、
前記第２アナログ信号取得回路は、前記第２アナログ信号を取得するための第２コンデンサを有し、前記第２オン用電流供給回路による電流の供給開始タイミング（Ｔ_Ｃ２）から前記出力電圧が前記第２対比用電圧を下回るタイミング（Ｔ_Ｃ３）まで前記第２コンデンサに対し第３定電流（Ｉ_Ｑ１）を流すことで前記第２コンデンサの端子電圧（Ｖ_ＳＨＱ）を第２初期電圧（Ｖ_ＴＨ）から変化させ、この変化分を前記第２アナログ信号として保持し、前記出力制御回路は、前記判定回路により前記シンク状態であると判定される状況において、前記第１シンク用遷移動作を行った後、前記入力信号に前記第１信号変化（０→１）があったタイミング（Ｔ_Ｄ１）から前記第３定電流とは逆向きの第４定電流（Ｉ_Ｑ２）を前記第２コンデンサに流し、前記第２コンデンサの端子電圧が前記第２初期電圧に戻ることを受けて前記第２シンク用遷移動作を開始すると良い。

ブリッジ出力回路Ｗ_Ａ、Ｗ_Ｂ及びＷ_Ｃによれば、入力信号にて指定される出力デューティと実際の出力デューティとのずれを低く抑えることが可能となる。

本発明の実施形態は、特許請求の範囲に示された技術的思想の範囲内において、適宜、種々の変更が可能である。以上の実施形態は、あくまでも、本発明の実施形態の例であって、本発明ないし各構成要件の用語の意義は、以上の実施形態に記載されたものに制限されるものではない。上述の説明文中に示した具体的な数値は、単なる例示であって、当然の如く、それらを様々な数値に変更することができる。

ＢＢブリッジ出力回路
ＴｒＨハイサイドトランジスタ（第１トランジスタ）
ＴｒＬローサイドトランジスタ（第２トランジスタ）
１、１Ａ出力制御回路
３１ハイサイドオフセセンサ
３４ローサイドオフセンサ
１０、１０Ａ、サンプルホールド回路（ソース状態用）
２０、２０Ａ、サンプルホールド回路（シンク状態用）
１１３、２１３Ｓ／Ｈコンデンサ

Claims

第１レベル又は第２レベルの電位を持つ入力信号の供給を受けて前記入力信号に応じた出力電圧を出力端子に接続された負荷に供給するブリッジ出力回路において、
所定の電源電圧が加わる第１電源端子と前記出力端子との間に設けられた電圧制御型の第１トランジスタと、
前記出力端子と、前記第１電源端子よりも低い電位を有する第２電源端子との間に設けられた電圧制御型の第２トランジスタと、
前記第１トランジスタのゲート電圧に基づき前記第１トランジスタがオフ状態であるか否かを検出する第１オフ検出回路と、
前記第２トランジスタのゲート電圧に基づき前記第２トランジスタがオフ状態であるか否かを検出する第２オフ検出回路と、
前記第１トランジスタ及び前記第２トランジスタ間の接続ノードから前記出力端子を介して前記負荷に向かう向きに電流が流れるソース状態において、前記入力信号、前記第１オフ検出回路の検出結果及び前記第２オフ検出回路の検出結果に基づき、前記入力信号の前記第１レベルから前記第２レベルへの変化に応答して前記第２トランジスタをターンオフさせてから前記第１トランジスタをターンオンさせる第１ソース用遷移動作を行った後、前記入力信号の前記第２レベルから前記第１レベルへの変化に応答して前記第１トランジスタをターンオフさせてから前記第２トランジスタをターンオンさせる第２ソース用遷移動作を行う出力制御回路と、を備え、
前記出力制御回路は、前記第１ソース用遷移動作の過程で前記第１トランジスタ及び前記第２トランジスタが共にオフ状態となるデッドタイムに相当する時間をサンプリングしてサンプリング結果を示すアナログ信号を取得するサンプルホールド回路を有し、前記第１ソース用遷移動作の後、前記入力信号にて前記第２レベルから前記第１レベルへの変化があったとき、取得した前記アナログ信号に基づき、サンプリングされた時間の経過を待ってから前記第２ソース用遷移動作を開始する
、ブリッジ出力回路。
前記第１ソース用遷移動作において、前記第２トランジスタがオフ状態であることが検出された後、前記第１トランジスタをターンオンさせるために前記第１トランジスタのゲートに電流を供給するオン用電流供給回路と、
前記出力電圧を所定の対比用電圧と比較する電圧比較回路と、を更に備え、
前記サンプルホールド回路は、前記電圧比較回路の比較結果を示す比較結果信号を用い、前記オン用電流供給回路による電流の供給開始タイミングから前記出力電圧が前記対比用電圧に達するタイミングまでの時間に応じた信号を前記アナログ信号として取得する
、請求項１に記載のブリッジ出力回路。
前記出力制御回路は、前記アナログ信号を取得するためのコンデンサを有し、前記オン用電流供給回路による電流の供給開始タイミングから前記出力電圧が前記対比用電圧に達するタイミングまで前記コンデンサに対し第１定電流を流すことで前記コンデンサの端子電圧を初期電圧から変化させ、この変化分を前記アナログ信号として保持した後、前記入力信号に前記第２レベルから前記第１レベルへの変化があったタイミングから前記第１定電流とは逆向きの第２定電流を前記コンデンサに流し、前記コンデンサの端子電圧が前記初期電圧に戻ることを受けて前記第２ソース用遷移動作を開始する
、請求項２に記載のブリッジ出力回路。
第１レベル又は第２レベルの電位を持つ入力信号の供給を受けて前記入力信号に応じた出力電圧を出力端子に接続された負荷に供給するブリッジ出力回路において、
所定の電源電圧が加わる第１電源端子と前記出力端子との間に設けられた電圧制御型の第１トランジスタと、
前記出力端子と、前記第１電源端子よりも低い電位を有する第２電源端子との間に設けられた電圧制御型の第２トランジスタと、
前記第１トランジスタのゲート電圧に基づき前記第１トランジスタがオフ状態であるか否かを検出する第１オフ検出回路と、
前記第２トランジスタのゲート電圧に基づき前記第２トランジスタがオフ状態であるか否かを検出する第２オフ検出回路と、
前記負荷から前記出力端子を介して前記第１トランジスタ及び前記第２トランジスタ間の接続ノードに向かう向きに電流が流れるシンク状態において、前記入力信号、前記第１オフ検出回路の検出結果及び前記第２オフ検出回路の検出結果に基づき、前記入力信号の前記第２レベルから前記第１レベルへの変化に応答して前記第１トランジスタをターンオフさせてから前記第２トランジスタをターンオンさせる第１シンク用遷移動作を行った後、前記入力信号の前記第１レベルから前記第２レベルへの変化に応答して前記第２トランジスタをターンオフさせてから前記第１トランジスタをターンオンさせる第２シンク用遷移動作を行う出力制御回路と、を備え、
前記出力制御回路は、前記第１シンク用遷移動作の過程で前記第１トランジスタ及び前記第２トランジスタが共にオフ状態となるデッドタイムに相当する時間をサンプリングしてサンプリング結果を示すアナログ信号を取得するサンプルホールド回路を有し、前記第１シンク用遷移動作の後、前記入力信号にて前記第１レベルから前記第２レベルへの変化があったとき、取得した前記アナログ信号に基づき、サンプリングされた時間の経過を待ってから前記第２シンク用遷移動作を開始する
、ブリッジ出力回路。
前記第１シンク用遷移動作において、前記第１トランジスタがオフ状態であることが検出された後、前記第２トランジスタをターンオンさせるために前記第２トランジスタのゲートに電流を供給するオン用電流供給回路と、
前記出力電圧を所定の対比用電圧と比較する電圧比較回路と、を更に備え、
前記サンプルホールド回路は、前記電圧比較回路の比較結果を示す比較結果信号を用い、前記オン用電流供給回路による電流の供給開始タイミングから前記出力電圧が前記対比用電圧を下回るタイミングまでの時間に応じた信号を前記アナログ信号として取得する
、請求項４に記載のブリッジ出力回路。
前記出力制御回路は、前記アナログ信号を取得するためのコンデンサを有し、前記オン用電流供給回路による電流の供給開始タイミングから前記出力電圧が前記対比用電圧を下回るタイミングまで前記コンデンサに対し第１定電流を流すことで前記コンデンサの端子電圧を初期電圧から変化させ、この変化分を前記アナログ信号として保持した後、前記入力信号に前記第１レベルから前記第２レベルへの変化があったタイミングから前記第１定電流とは逆向きの第２定電流を前記コンデンサに流し、前記コンデンサの端子電圧が前記初期電圧に戻ることを受けて前記第２シンク用遷移動作を開始する
、請求項５に記載のブリッジ出力回路。
第１レベル又は第２レベルの電位を持つ入力信号の供給を受けて前記入力信号に応じた出力電圧を出力端子に接続された負荷に供給するブリッジ出力回路において、
所定の電源電圧が加わる第１電源端子と前記出力端子との間に設けられた電圧制御型の第１トランジスタと、
前記出力端子と、前記第１電源端子よりも低い電位を有する第２電源端子との間に設けられた電圧制御型の第２トランジスタと、
前記第１トランジスタのゲート電圧に基づき前記第１トランジスタがオフ状態であるか否かを検出する第１オフ検出回路と、
前記第２トランジスタのゲート電圧に基づき前記第２トランジスタがオフ状態であるか否かを検出する第２オフ検出回路と、
前記出力電圧を複数の対比用電圧と比較する電圧比較回路と、
前記入力信号、前記第１オフ検出回路の検出結果及び前記第２オフ検出回路の検出結果に基づき、前記第１トランジスタ及び前記第２トランジスタのオン／オフ状態を制御する出力制御回路と、を備え、
前記出力制御回路は、
前記第１トランジスタ及び前記第２トランジスタ間の接続ノードから前記出力端子を介して前記負荷に向かう向きに電流が流れるソース状態において、前記入力信号の前記第１レベルから前記第２レベルへの変化に応答して前記第２トランジスタをターンオフさせてから前記第１トランジスタをターンオンさせる第１ソース用遷移動作を行った後、前記入力信号の前記第２レベルから前記第１レベルへの変化に応答して前記第１トランジスタをターンオフさせてから前記第２トランジスタをターンオンさせる第２ソース用遷移動作を行い、
前記負荷から前記出力端子を介して前記接続ノードに向かう向きに電流が流れるシンク状態において、前記入力信号の前記第２レベルから前記第１レベルへの変化に応答して前記第１トランジスタをターンオフさせてから前記第２トランジスタをターンオンさせる第１シンク用遷移動作を行った後、前記入力信号の前記第１レベルから前記第２レベルへの変化に応答して前記第２トランジスタをターンオフさせてから前記第１トランジスタをターンオンさせる第２シンク用遷移動作を行い、
前記出力制御回路には、前記第１オフ検出回路の検出結果、前記第２オフ検出回路の検出結果及び前記電圧比較回路の比較結果に基づき、前記ソース状態であるか否か及び前記シンク状態であるか否かを判定する判定回路が設けられ、
前記出力制御回路は、前記第１ソース用遷移動作の過程で前記第１トランジスタ及び前記第２トランジスタが共にオフ状態となるデッドタイムに相当する時間をサンプリングしてサンプリング結果を示す第１アナログ信号を取得する第１サンプルホールド回路を有し、前記負荷に流れる電流の状態が前記ソース状態に該当すると前記判定回路にて判定されている場合において、前記第１ソース用遷移動作の後に、前記入力信号にて前記第２レベルから前記第１レベルへの変化があったとき、取得した前記第１アナログ信号に基づき、前記第１サンプルホールド回路にてサンプリングされた時間の経過を待ってから前記第２ソース用遷移動作を開始し、
前記出力制御回路は、前記第１シンク用遷移動作の過程で前記第１トランジスタ及び前記第２トランジスタが共にオフ状態となるデッドタイムに相当する時間をサンプリングしてサンプリング結果を示す第２アナログ信号を取得する第２サンプルホールド回路を有し、前記負荷に流れる電流の状態が前記シンク状態に該当すると前記判定回路にて判定されている場合において、前記第１シンク用遷移動作の後に、前記入力信号にて前記第１レベルから前記第２レベルへの変化があったとき、取得した前記第２アナログ信号に基づき、前記第２サンプルホールド回路にてサンプリングされた時間の経過を待ってから前記第２シンク用遷移動作を開始する
、ブリッジ出力回路。
前記第１トランジスタをターンオンさせる際に前記第１トランジスタのゲートに電流を供給する第１オン用電流供給回路と、前記第２トランジスタをターンオンさせる際に前記第２トランジスタのゲートに電流を供給する第２オン用電流供給回路と、を更に備え、
前記電圧比較回路は、前記出力電圧を所定の第１対比用電圧と比較する第１電圧比較回路と、前記出力電圧を前記第１対比用電圧よりも高い所定の第２対比用電圧と比較する第２電圧比較回路と、を有し、
前記第１サンプルホールド回路は、前記第１ソース用遷移動作の過程において、前記第１電圧比較回路の比較結果を示す比較結果信号を用い、前記第１オン用電流供給回路による電流の供給開始タイミングから前記出力電圧が前記第１対比用電圧に達するタイミングまでの時間に応じた信号を前記第１アナログ信号として取得し、
前記第２サンプルホールド回路は、前記第１シンク用遷移動作の過程において、前記第２電圧比較回路の比較結果を示す比較結果信号を用い、前記第２オン用電流供給回路による電流の供給開始タイミングから前記出力電圧が前記第２対比用電圧を下回るタイミングまでの時間に応じた信号を前記第２アナログ信号として取得する
、請求項７に記載のブリッジ出力回路。
前記第１サンプルホールド回路は、前記第１アナログ信号を取得するための第１コンデンサを有し、前記第１オン用電流供給回路による電流の供給開始タイミングから前記出力電圧が前記第１対比用電圧に達するタイミングまで前記第１コンデンサに対し第１定電流を流すことで前記第１コンデンサの端子電圧を第１初期電圧から変化させ、この変化分を前記第１アナログ信号として保持し、
前記出力制御回路は、前記負荷に流れる電流の状態が前記ソース状態に該当すると前記判定回路にて判定されている場合、前記第１ソース用遷移動作を行った後、前記入力信号にて前記第２レベルから前記第１レベルへの変化があったタイミングから前記第１定電流とは逆向きの第２定電流を前記第１コンデンサに流し、前記第１コンデンサの端子電圧が前記第１初期電圧に戻ることを受けて前記第２ソース用遷移動作を開始し、
前記第２サンプルホールド回路は、前記第２アナログ信号を取得するための第２コンデンサを有し、前記第２オン用電流供給回路による電流の供給開始タイミングから前記出力電圧が前記第２対比用電圧を下回るタイミングまで前記第２コンデンサに対し第３定電流を流すことで前記第２コンデンサの端子電圧を第２初期電圧から変化させ、この変化分を前記第２アナログ信号として保持し、
前記出力制御回路は、前記負荷に流れる電流の状態が前記シンク状態に該当すると前記判定回路にて判定されているとき、前記第１シンク用遷移動作を行った後、前記入力信号にて前記第１レベルから前記第２レベルへの変化があったタイミングから前記第３定電流とは逆向きの第４定電流を前記第２コンデンサに流し、前記第２コンデンサの端子電圧が前記第２初期電圧に戻ることを受けて前記第２シンク用遷移動作を開始する
、請求項８に記載のブリッジ出力回路。
第１レベル又は第２レベルの電位を持つ入力信号の供給を受けて前記入力信号に応じた出力電圧を出力端子に接続された負荷に供給するブリッジ出力回路において、
所定の電源電圧が加わる第１電源端子と前記出力端子との間に設けられた電圧制御型の第１トランジスタと、
前記出力端子と、前記第１電源端子よりも低い電位を有する第２電源端子との間に設けられた電圧制御型の第２トランジスタと、
前記第１トランジスタのゲート電圧に基づき前記第１トランジスタがオフ状態であるか否かを検出する第１オフ検出回路と、
前記第２トランジスタのゲート電圧に基づき前記第２トランジスタがオフ状態であるか否かを検出する第２オフ検出回路と、
前記第１トランジスタ及び前記第２トランジスタ間の接続ノードから前記出力端子を介して前記負荷に向かう向きに電流が流れるソース状態において、前記入力信号、前記第１オフ検出回路の検出結果及び前記第２オフ検出回路の検出結果に基づき、前記入力信号の前記第１レベルから前記第２レベルへの変化に応答して前記第２トランジスタをターンオフさせてから前記第１トランジスタをターンオンさせる第１ソース用遷移動作を行った後、前記入力信号の前記第２レベルから前記第１レベルへの変化に応答して前記第１トランジスタをターンオフさせてから前記第２トランジスタをターンオンさせる第２ソース用遷移動作を行う出力制御回路と、
前記第１ソース用遷移動作において、前記第２トランジスタがオフ状態であることが検出された後、前記第１トランジスタをターンオンさせるために前記第１トランジスタのゲートに電流を供給するオン用電流供給回路と、を備え、
前記出力制御回路は、前記第１ソース用遷移動作の過程で前記オン用電流供給回路による電流の供給開始タイミングから前記出力電圧が所定の対比用電圧に達するタイミングまでの時間をサンプリングしてサンプリング結果を示すアナログ信号を取得するサンプルホールド回路を有し、前記第１ソース用遷移動作の後、前記入力信号にて前記第２レベルから前記第１レベルへの変化があったとき、取得した前記アナログ信号に基づき、サンプリングされた時間の経過を待ってから前記第２ソース用遷移動作を開始する
、ブリッジ出力回路。
前記出力電圧を前記対比用電圧と比較する電圧比較回路を更に備え、
前記サンプルホールド回路は、前記電圧比較回路の比較結果を示す比較結果信号を用い、前記オン用電流供給回路による電流の供給開始タイミングから前記出力電圧が前記対比用電圧に達するタイミングまでの時間に応じた信号を前記アナログ信号として取得する
、請求項１０に記載のブリッジ出力回路。
前記出力制御回路は、前記アナログ信号を取得するためのコンデンサを有し、前記オン用電流供給回路による電流の供給開始タイミングから前記出力電圧が前記対比用電圧に達するタイミングまで前記コンデンサに対し第１定電流を流すことで前記コンデンサの端子電圧を初期電圧から変化させ、この変化分を前記アナログ信号として保持した後、前記入力信号に前記第２レベルから前記第１レベルへの変化があったタイミングから前記第１定電流とは逆向きの第２定電流を前記コンデンサに流し、前記コンデンサの端子電圧が前記初期電圧に戻ることを受けて前記第２ソース用遷移動作を開始する
、請求項１１に記載のブリッジ出力回路。
第１レベル又は第２レベルの電位を持つ入力信号の供給を受けて前記入力信号に応じた出力電圧を出力端子に接続された負荷に供給するブリッジ出力回路において、
所定の電源電圧が加わる第１電源端子と前記出力端子との間に設けられた電圧制御型の第１トランジスタと、
前記出力端子と、前記第１電源端子よりも低い電位を有する第２電源端子との間に設けられた電圧制御型の第２トランジスタと、
前記第１トランジスタのゲート電圧に基づき前記第１トランジスタがオフ状態であるか否かを検出する第１オフ検出回路と、
前記第２トランジスタのゲート電圧に基づき前記第２トランジスタがオフ状態であるか否かを検出する第２オフ検出回路と、
前記負荷から前記出力端子を介して前記第１トランジスタ及び前記第２トランジスタ間の接続ノードに向かう向きに電流が流れるシンク状態において、前記入力信号、前記第１オフ検出回路の検出結果及び前記第２オフ検出回路の検出結果に基づき、前記入力信号の前記第２レベルから前記第１レベルへの変化に応答して前記第１トランジスタをターンオフさせてから前記第２トランジスタをターンオンさせる第１シンク用遷移動作を行った後、前記入力信号の前記第１レベルから前記第２レベルへの変化に応答して前記第２トランジスタをターンオフさせてから前記第１トランジスタをターンオンさせる第２シンク用遷移動作を行う出力制御回路と、
前記第１シンク用遷移動作において、前記第１トランジスタがオフ状態であることが検出された後、前記第２トランジスタをターンオンさせるために前記第２トランジスタのゲートに電流を供給するオン用電流供給回路と、を備え、
前記出力制御回路は、前記第１シンク用遷移動作の過程で前記オン用電流供給回路による電流の供給開始タイミングから前記出力電圧が所定の対比用電圧を下回るタイミングまでの時間をサンプリングしてサンプリング結果を示すアナログ信号を取得するサンプルホールド回路を有し、前記第１シンク用遷移動作の後、前記入力信号にて前記第１レベルから前記第２レベルへの変化があったとき、取得した前記アナログ信号に基づき、サンプリングされた時間の経過を待ってから前記第２シンク用遷移動作を開始する
、ブリッジ出力回路。
前記出力電圧を前記対比用電圧と比較する電圧比較回路を更に備え、
前記サンプルホールド回路は、前記電圧比較回路の比較結果を示す比較結果信号を用い、前記オン用電流供給回路による電流の供給開始タイミングから前記出力電圧が前記対比用電圧を下回るタイミングまでの時間に応じた信号を前記アナログ信号として取得する
、請求項１３に記載のブリッジ出力回路。
前記出力制御回路は、前記アナログ信号を取得するためのコンデンサを有し、前記オン用電流供給回路による電流の供給開始タイミングから前記出力電圧が前記対比用電圧を下回るタイミングまで前記コンデンサに対し第１定電流を流すことで前記コンデンサの端子電圧を初期電圧から変化させ、この変化分を前記アナログ信号として保持した後、前記入力信号に前記第１レベルから前記第２レベルへの変化があったタイミングから前記第１定電流とは逆向きの第２定電流を前記コンデンサに流し、前記コンデンサの端子電圧が前記初期電圧に戻ることを受けて前記第２シンク用遷移動作を開始する
、請求項１４に記載のブリッジ出力回路。
第１レベル又は第２レベルの電位を持つ入力信号の供給を受けて前記入力信号に応じた出力電圧を出力端子に接続された負荷に供給するブリッジ出力回路において、
所定の電源電圧が加わる第１電源端子と前記出力端子との間に設けられた電圧制御型の第１トランジスタと、
前記出力端子と、前記第１電源端子よりも低い電位を有する第２電源端子との間に設けられた電圧制御型の第２トランジスタと、
前記第１トランジスタのゲート電圧に基づき前記第１トランジスタがオフ状態であるか否かを検出する第１オフ検出回路と、
前記第２トランジスタのゲート電圧に基づき前記第２トランジスタがオフ状態であるか否かを検出する第２オフ検出回路と、
前記出力電圧を複数の対比用電圧と比較する電圧比較回路と、
前記入力信号、前記第１オフ検出回路の検出結果及び前記第２オフ検出回路の検出結果に基づき、前記第１トランジスタ及び前記第２トランジスタのオン／オフ状態を制御する出力制御回路と、
前記第１トランジスタをターンオンさせる際に前記第１トランジスタのゲートに電流を供給する第１オン用電流供給回路と、
前記第２トランジスタをターンオンさせる際に前記第２トランジスタのゲートに電流を供給する第２オン用電流供給回路と、を備え、
前記出力制御回路は、
前記第１トランジスタ及び前記第２トランジスタ間の接続ノードから前記出力端子を介して前記負荷に向かう向きに電流が流れるソース状態において、前記入力信号の前記第１レベルから前記第２レベルへの変化に応答して前記第２トランジスタをターンオフさせてから前記第１トランジスタをターンオンさせる第１ソース用遷移動作を行った後、前記入力信号の前記第２レベルから前記第１レベルへの変化に応答して前記第１トランジスタをターンオフさせてから前記第２トランジスタをターンオンさせる第２ソース用遷移動作を行い、
前記負荷から前記出力端子を介して前記接続ノードに向かう向きに電流が流れるシンク状態において、前記入力信号の前記第２レベルから前記第１レベルへの変化に応答して前記第１トランジスタをターンオフさせてから前記第２トランジスタをターンオンさせる第１シンク用遷移動作を行った後、前記入力信号の前記第１レベルから前記第２レベルへの変化に応答して前記第２トランジスタをターンオフさせてから前記第１トランジスタをターンオンさせる第２シンク用遷移動作を行い、
前記出力制御回路には、前記第１オフ検出回路の検出結果、前記第２オフ検出回路の検出結果及び前記電圧比較回路の比較結果に基づき、前記ソース状態であるか否か及び前記シンク状態であるか否かを判定する判定回路が設けられ、
前記出力制御回路は、前記第１ソース用遷移動作の過程で前記第１オン用電流供給回路による電流の供給開始タイミングから前記出力電圧が所定の第１対比用電圧に達するタイミングまでの時間をサンプリングしてサンプリング結果を示す第１アナログ信号を取得する第１サンプルホールド回路を有し、前記負荷に流れる電流の状態が前記ソース状態に該当すると前記判定回路にて判定されている場合において、前記第１ソース用遷移動作の後に、前記入力信号にて前記第２レベルから前記第１レベルへの変化があったとき、取得した前記第１アナログ信号に基づき、前記第１サンプルホールド回路にてサンプリングされた時間の経過を待ってから前記第２ソース用遷移動作を開始し、
前記出力制御回路は、前記第１シンク用遷移動作の過程で前記第２オン用電流供給回路による電流の供給開始タイミングから前記出力電圧が所定の第２対比用電圧を下回るタイミングまでの時間をサンプリングしてサンプリング結果を示す第２アナログ信号を取得する第２サンプルホールド回路を有し、前記負荷に流れる電流の状態が前記シンク状態に該当すると前記判定回路にて判定されている場合において、前記第１シンク用遷移動作の後に、前記入力信号にて前記第１レベルから前記第２レベルへの変化があったとき、取得した前記第２アナログ信号に基づき、前記第２サンプルホールド回路にてサンプリングされた時間の経過を待ってから前記第２シンク用遷移動作を開始する
、ブリッジ出力回路。
前記電圧比較回路は、前記出力電圧を前記第１対比用電圧と比較する第１電圧比較回路と、前記出力電圧を前記第１対比用電圧よりも高い前記第２対比用電圧と比較する第２電圧比較回路と、を有し、
前記第１サンプルホールド回路は、前記第１ソース用遷移動作の過程において、前記第１電圧比較回路の比較結果を示す比較結果信号を用い、前記第１オン用電流供給回路による電流の供給開始タイミングから前記出力電圧が前記第１対比用電圧に達するタイミングまでの時間に応じた信号を前記第１アナログ信号として取得し、
前記第２サンプルホールド回路は、前記第１シンク用遷移動作の過程において、前記第２電圧比較回路の比較結果を示す比較結果信号を用い、前記第２オン用電流供給回路による電流の供給開始タイミングから前記出力電圧が前記第２対比用電圧を下回るタイミングまでの時間に応じた信号を前記第２アナログ信号として取得する
、請求項１６に記載のブリッジ出力回路。
前記第１サンプルホールド回路は、前記第１アナログ信号を取得するための第１コンデンサを有し、前記第１オン用電流供給回路による電流の供給開始タイミングから前記出力電圧が前記第１対比用電圧に達するタイミングまで前記第１コンデンサに対し第１定電流を流すことで前記第１コンデンサの端子電圧を第１初期電圧から変化させ、この変化分を前記第１アナログ信号として保持し、
前記出力制御回路は、前記負荷に流れる電流の状態が前記ソース状態に該当すると前記判定回路にて判定されている場合、前記第１ソース用遷移動作を行った後、前記入力信号にて前記第２レベルから前記第１レベルへの変化があったタイミングから前記第１定電流とは逆向きの第２定電流を前記第１コンデンサに流し、前記第１コンデンサの端子電圧が前記第１初期電圧に戻ることを受けて前記第２ソース用遷移動作を開始し、
前記第２サンプルホールド回路は、前記第２アナログ信号を取得するための第２コンデンサを有し、前記第２オン用電流供給回路による電流の供給開始タイミングから前記出力電圧が前記第２対比用電圧を下回るタイミングまで前記第２コンデンサに対し第３定電流を流すことで前記第２コンデンサの端子電圧を第２初期電圧から変化させ、この変化分を前記第２アナログ信号として保持し、
前記出力制御回路は、前記負荷に流れる電流の状態が前記シンク状態に該当すると前記判定回路にて判定されているとき、前記第１シンク用遷移動作を行った後、前記入力信号にて前記第１レベルから前記第２レベルへの変化があったタイミングから前記第３定電流とは逆向きの第４定電流を前記第２コンデンサに流し、前記第２コンデンサの端子電圧が前記第２初期電圧に戻ることを受けて前記第２シンク用遷移動作を開始する
、請求項１７に記載のブリッジ出力回路。
請求項１～１８の何れかに記載のブリッジ出力回路を形成する半導体装置であって、
前記ブリッジ出力回路は集積回路を用いて形成される
、半導体装置。
磁気ディスク装置の磁気ディスクを回転させるスピンドルモータを駆動するＳＰＭドライバを備えたモータドライバ装置において、
前記スピンドルモータを形成する複数相分のコイルに対し、前記コイルごとに請求項７～９及び１６～１８の何れかに記載のブリッジ出力回路が設けられ、前記スピンドルモータが前記負荷として機能する
、モータドライバ装置
請求項２０に記載のモータドライバ装置を形成する半導体装置であって、
前記モータドライバ装置は集積回路を用いて形成される
、半導体装置。